JPH09251841A

JPH09251841A - プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置

Info

Publication number: JPH09251841A
Application number: JP8059283A
Authority: JP
Inventors: Giichi Kanazawa; 義一金澤; Hiroyuki Nakahara; 裕之中原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-03-15
Filing date: 1996-03-15
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】放電が逆スリットでは生じないエージング方
法及びアドレス電極とＹ電極間の放電開始電圧を低下さ
せるエージング方法の実現を目的とする。【解決手段】第１の基板21に設けられ表示ライン毎に
平行に配置された複数の第１の電極11と第２の電極12
と、第１の基板21又は対向する第２の基板28に設けられ
複数の第１の電極と第２の電極に直角な互いに平行に配
置された複数の第３の電極13とを備え、第１の電極と第
２の電極の組と第３の電極とで表示セルが規定されるプ
ラズマディスプレイパネルの製造方法であって、プラズ
マディスプレイパネルの組み立て後に表示セルを規定す
る各組の第１の電極11と第２の電極12間にパルス信号を
印加するエージングを行うプラズマディスプレイパネル
の製造方法において、エージング時に、隣接表示ライン
の表示セルを構成する隣接する第１の電極11と第２の電
極12にパルス信号の同じ電位の信号を印加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリ機能を有す
る表示素子であるセルの集合によって構成された表示パ
ネルを製造する技術に係わり、特にＡＣ（交流）型プラ
ズマディスプレイパネル（Plasma Display Panel:PDP)
の製造方法において第１の基板と第２の基板を組み合わ
せ、放電用ガスを封入した後のパネル製造の最終段階に
おいて、放電セルの安定化、誘電体表面（ＭｇＯ面）の
活性化等のために、パネル全面にわたり長時間所定の電
圧パルスを印加して放電を連続的に行うエージングの手
法及びそのようにして製造されたパネルを使用したプラ
ズマディスプレイ装置に関する。

【０００２】

【従来の技術】上記のＡＣ型ＰＤＰは、２本の維持電極
に、交互に電圧波形を印加することで放電を持続し、発
光表示を行うものである。一度の放電は、パルス印加直
後、１μｓから数μｓで終了する。放電によって発生し
た正電荷であるイオンは、負の電圧が印加されている電
極上の絶縁層の表面に蓄積され、同様に負電荷である電
子は、正の電圧が印加されている電極上の絶縁層の表面
に蓄積される。

【０００３】従って、初めに高い電圧（書き込み電圧）
のパルス（書き込みパルス）で放電させ壁電荷を生成し
た後、極性の異なる前回よりも低い電圧（維持電圧又は
維持放電電圧）のパルス（維持パルス又は維持放電パル
ス）を印加すると、前に蓄積された壁電荷が重複され、
放電空間に対する電圧は大きなものとなり、放電のしき
い値を越えて放電を開始する。つまり、一度書き込み放
電を行って壁電荷を生成したセルは、その後維持パルス
を交互に逆極性で印加することで、放電を持続するとい
う特徴がある。これをメモリ効果、またはメモリ機能と
呼んでいる。一般に、ＡＣ型ＰＤＰは、このメモリ効果
を利用して表示を行うものである。

【０００４】エージングは、組み立て後の放電開始電圧
を下げ、メモリ効果が得られる電圧マージンを拡大する
目的で行われる。エージングの目的及びその手法を明確
にするために、プラズマディスプレイパネルの構造及び
その駆動方法を説明する。カラー表示を行う３電極・面
放電ＡＣ型のＰＤＰとして、図５にその概略平面図を示
すようなものが知られている。また、図６は、図５のパ
ネルの一つの放電セルにおける概略的断面図（垂直方
向）であり、図７は同様に水平方向の概略的断面図であ
る。なお、以下に示す図においては、同一の機能部分に
は同一の参照番号を付与して表すこととする。

【０００５】パネルは、２枚のガラス基板２１、２９に
よって構成されている。第１の基板２１には、平行する
維持電極である第１電極（Ｘ電極）１２及び第２電極
（Ｙ電極）１３が設けられており、これらの電極は透明
電極２２ａ，２２ｂとバス電極２３ａ，２３ｂによって
構成されている。透明電極は蛍光体からの反射光を透過
させる役割があるため、ＩＴＯ（酸化インジウムを主成
分とする透明な導体膜）等によって形成される。また、
バス電極は、電気抵抗による電圧低下を防ぐため、低抵
抗で形成する必要があり、Ｃｒ（クロム）やＣｕ（銅）
によって形成される。更に、それらを、誘電体層（ガラ
ス）２４で被覆し、放電面には保護膜としてＭｇＯ（酸
化マグネシウム）膜２５を形成する。また、第１のガラ
ス基板２１と向かい合う第２の基板２９には、第３の電
極（アドレス電極）１３を、維持電極と直交する形で形
成する。アドレス電極は誘電体層２９で覆い、誘電体層
２９の上のアドレス電極の間に相当する部分に、障壁１
４を形成し、その障壁の間には、誘電体層２９を覆う形
で赤・緑・青の発光特性を有する蛍光体２７を形成す
る。従って、蛍光体２７はアドレス電極１３に対応して
配置されることになる。障壁１４の尾根と、ＭｇＯ面２
５が密着する形で２枚のガラス基板が組み立てられてい
る。蛍光体２７とＭｇＯ面２５の間の空間が放電空間２
６である。

【０００６】セルの選択を行うアドレス放電は、アドレ
ス電極とＹ電極を選択することで実行される。以下、ア
ドレス放電を起こすアドレス電極とＹ電極をまとめてア
ドレス電極と称する。また、維持放電は、Ｘ電極とＹ電
極間で行われる。以下、維持放電を起こすＹ電極とＸ電
極をまとめて維持電極と称する。上記のような構造のパ
ネルでは、維持放電が行われる電極間のギャップが狭い
方（放電スリットと称する。）で維持放電が行われ、広
い方のギャップ（逆スリットと称する。）では、電界強
度が小さいために維持放電が起きない。

【０００７】更に、全面の維持電極の配置は、第１表示
ラインのＸ電極、第１表示ラインのＹ電極、第２表示ラ
インのＸ電極、第２表示ラインのＹ電極、第３表示ライ
ンのＸ電極、第３表示ラインのＹ電極、といった具合に
なる。また、図８は、図５から図７に示したＰＤＰを駆
動するための周辺回路を示した概略的ブロック図であ
る。アドレス電極１３−１、１３−２、…は１本毎にア
ドレスドライバ１０５に接続され、そのアドレスドライ
バによってアドレス放電時のアドレスパルスが印加され
る。また、Ｙ電極１１−１、１１−２、…はＹスキャン
ドライバ１０２に接続される。Ｙスキャンドライバ１０
２はＹ共通ライバ１０３に接続されており、アドレス放
電時のパルスはＹスキャンドライバ１０２から発生し、
維持パルス等はＹ共通ドライバ１０３で発生し、Ｙスキ
ャンドライバ１０２を経由して、Ｙ電極に印加される。
Ｘ電極１２はパネルの全表示ラインにわたって共通に接
続され取り出される。Ｘ共通ドライバ１０４は、書き込
みパルス、維持パルス等を発生する。これらのドライバ
回路は、制御回路１０６によって制御され、制御回路１
０６は、装置の外部より入力される同期信号や表示デー
タ信号によって制御される。

【０００８】制御回路１０６は、表示データ制御部１０
７とパネル駆動制御部１０９を備え、更に表示データ制
御１０７にはフレームメモリ１０８が設けられており、
パネル駆動制御部１０９にはスキャンドライバ制御部１
１０と共通ドライバ制御部１１１とが設けられている。
パネル駆動制御部１０９には、他にタイミング発生部や
アドレスドライバ制御部等が設けられているが、発明に
直接関係しないので、ここでは省略してある。

【０００９】図９は、図５から図７に示すＰＤＰを図８
に示した回路によって駆動する従来の方法を示す波形図
であり、いわゆる従来の「アドレス／維持放電期間分離
型・書き込みアドレス方式」における１サブフィールド
期間を示している。詳細な動作説明は特願平５─３１０
９３７号に示されている。この例では、１サブフィール
ドは、リセット期間とアドレス期間更に維持放電期間に
分割される。リセット期間においては、全面書き込み放
電及び事項消去放電が実行され、パネル内の全セルの状
態が、壁電荷のない均一な状態になる。このリセット期
間は、前のサブフフィールドの点灯状態にかかわらずす
べてのセルを同じ状態にする作用があり、次のアドレス
（書き込み）放電を安定に行うことができるようにする
ために行われる。

【００１０】次に、アドレス期間において、表示データ
に応じたセルのオン／オフを行うために、線順次でアド
レス放電が行われる。まず、Ｙ電極に−ＶＹレベル（約
マイナス１５０Ｖ）のスキャンパルスを印加すると共
に、アドレス電極の内、維持放電を起こすセル、すなわ
ち、点灯させるセルに対応するアドレス電極に電圧Ｖａ
（約５０Ｖ）のアドレスパルスが選択的に印加され、点
灯させるセルのアドレス電極とＹ電極の間で放電が起き
る。次に、これをプライミング（種火）としてＸ電極
（電圧Ｖｘ＝５０Ｖ）とＹ電極間の放電に直ぐに移行す
る。これにより、選択ラインの選択セルのＸ電極とＹ電
極上のＭｇＯ面に維持放電が可能な量の壁電荷が蓄積す
る。

【００１１】以下、順次他の表示ラインについても同様
の動作が行われ、全表示ラインにおいて、新たな表示デ
ータの書き込みが行われる。その後、維持放電期間にな
ると、Ｙ電極とＸ電極に交互に電圧がＶｓ（約１８０
Ｖ）である維持パルスが印加されて維持放電が行われ、
１サブフフィールドの画像表示が行われる。

【００１２】次に、図５から図７に示すようなプラズマ
ディスプレイパネルを製造する際のエージング工程につ
いて説明する。エージングは放電面（ＭｇＯ面）を活性
化し、放電開始電圧を下げてメモリ電圧マージンを拡大
し、安定かつ全面にわたり均一に放電させる作用があ
る。従来のエージング方法及びその効用に関する詳細
は、特開昭５６−３８０８２号公報、特開平２−２８４
３２号公報、特開平４−２４５２９４号公報、特願平６
−１７０６５号等に記載されている。

【００１３】従来のエージングは、図１０の（１）に示
すように、パネル１００のＹ電極Ｙ１，Ｙ２，…，ＹＮ
と、Ｘ電極Ｘ１，Ｘ２，…，ＸＮをエージング装置１２
０に接続し、表示を実行する際に印加する維持パルスと
同様な形態の電圧パルスを印加している。従来技術によ
るエージングにおいては、すべてのＸ電極を共通に接続
し、すべてのＹ電極を共通に接続し、すべてのＸ電極と
すべてのＹ電極間に、図１０の（２）に示すように、位
相の異なるパルスが印加され放電が行われる。図１０の
（２）と図９を比較して明らかなように、従来技術によ
るエージングにおいてＸ電極とＹ電極に印加されるパル
スは、表示装置として使用する際の維持放電時にＸ電極
とＹ電極に印加されるパルスに類似している。但し、維
持放電時のパルスの電圧が１８０Ｖであるのに対して、
エージング開始時点でＸ電極とＹ電極に印加されるパル
スの電圧は約３００Ｖと、放電開始電圧より高くなって
いる。また、エージング時には第３の電極であるアドレ
ス電極１３には、信号が印加されず、フローディング状
態にあるのが一般的である。

【００１４】

【発明が解決しようとする課題】図５から図７に示した
ような構造を有するＰＤＰにおいては、障壁１４が縦方
向のストライプ上に形成されているため、空間的なセル
の結合は、横方向には障壁１４という物理的な構造物に
よって仕切られている。一方の、縦方向の空間には障壁
が存在しないため物理的な構造物で仕切られておらず、
単にＸ電極とＹ電極のギャップが狭い方では放電が発生
し、広い方では放電が生じないといった形でセルが仕切
られる。そのため、このようなＰＤＰにおいては、逆ス
リット側のギャップ（電極間の距離）を放電スリット側
のギャップより大きくし、放電開始電圧に違いを持たせ
ている。

【００１５】図９に示した駆動方法によると、アドレス
放電を実行する場合、第１のステップとしてアドレス電
極とＹ電極間の放電を行い、これをトリガとして第２の
ステップであるＹ電極とＸ電極間の放電を引き起こし、
Ｘ電極とＹ電極のＭｇＯ面に、維持放電を可能にする壁
電荷を形成する。ここで、放電スリットと逆スリット間
の放電開始電圧の差が小さい場合、第２ステップの放電
が逆スリット側で発生し、放電スリットでの放電が生じ
ず、正常な維持放電が行えないという問題が生じる。そ
のため、放電スリットと逆スリット間の放電開始電圧の
差はできるだけ大きいことが望ましい。

【００１６】しかも、パネルの高精細度化が進むに従っ
て、セルピッチはますます小さくなる傾向にあり、放電
スリットと逆スリットのギャップの差を設けにくくなっ
ているため、上記の逆スリット側も放電が発生してしま
うという問題が生じやすくなっている。上記のように、
エージングは放電開始電圧を低下させるという目的も有
する。ここで、エージングによって放電スリット側の放
電開始電圧のみが低下し、逆スリット側についてはエー
ジング時に放電が行われず、高い放電開始電圧がそのま
ま維持されれば放電スリットと逆スリット間の放電開始
電圧の差が拡大することになる。そのため、エージング
時の放電は、放電スリットでのみ生じ、逆スリットでは
生じないことが必要である。

【００１７】一般的に、ＰＤＰの放電開始電圧は、ガス
圧と電極間ギャップによって決定される（パッシェンの
法則）とい特徴がある。よって、正規の放電スリット
（例えば、Ｘ１電極とＹ１電極間）での放電も行われる
が、印加電圧が高いため、一部のセルは逆スリット側で
も放電が開始されることがある。例えば、エージング前
には、放電スリットの放電開始電圧は２２０Ｖから２５
０Ｖであり、逆スリットの放電開始電圧は２９０Ｖから
３２０Ｖである。エージング後には、逆スリットの放電
開始電圧はそのままであり、放電スリットの放電開始電
圧のみが更に低下し、放電スリットと逆スリットの放電
開始電圧の差は更に大きくなる。

【００１８】しかし、エージング時は、放電開始電圧よ
りも高い電圧が連続的に印加されるため、逆スリット側
も放電開始電圧を越えることがある。例えば、エージン
グ時に３００Ｖの電圧のパルスを印加すると、逆スリッ
トの一部で放電が生じる可能性がある。その結果、放電
スリットの放電開始電圧も低下するが、同じように放電
が行われた一部の逆スリット側の放電開始電圧も低下
し、放電スリットとの放電開始電圧の差を広げることが
できないという問題を生じる。

【００１９】また、図１０に示したエージン時の駆動方
法において、全面書き込みと全面自己消去を実施しセル
内を壁電荷のない状態にする際、全面書き込み放電時に
アドレス電極とＹ電極間の放電が発生しにくく、アドレ
ス電極とＹ電極間の放電面の壁電荷の蓄積量が不十分で
あるため、アドレス電極とＹ電極間の積極的な自己消去
放電は期待できない。このような問題を生じないように
するには、全面書き込み時のアドレス電極とＹ電極間の
電位差を大きくするればよく、アドレス電極に高い電圧
を印加すればよいが、アドレスドライバの耐圧から制約
される。

【００２０】更に、自己消去放電にはある程度の壁電荷
が必要であるため、少量の壁電荷の場合、中和されずに
残留する可能性がある。放電スリットに遠いアドレス電
極側や、逆スリット側のＹ電極上では、特にこのような
可能性が大きい。よって、アドレス電極とＹ電極間の放
電を行う際に、アドレス電極とＹ電極間に残留した壁電
荷の作用で、アドレス放電の第１ステップの放電が行え
なかったり、強い放電になったり、自己消去を招いた
り、隣接セルの放電を引き起こす等の弊害が発生する。

【００２１】しかし、従来のエージング方法において
は、アドレス電極には電位信号が印加されないオープン
状態にあるため、アドレス電極と維持電極間の放電は行
われない。そのため、アドレス電極とＹ電極間の放電開
始電圧は変化せず、高いままである。本発明は、上記問
題点に鑑みてなされたものであり、第１の目的は、放電
が放電スリットでのみ生じ逆スリットでは生じないエー
ジング方法を実現することであり、第２の目的はアドレ
ス電極とＹ電極間の放電開始電圧を低下させるエージン
グ方法を実現することである。

【００２２】

【課題を解決するための手段】本発明の第１の態様のプ
ラズマディスプレイパネルの製造方法は、第１の基板に
設けられ表示ライン毎に平行に配置された複数の第１の
電極と第２の電極と、第１の基板又は第１の基板に対向
する第２の基板に設けられ、複数の第１の電極と第２の
電極が延びる方向に直角な方向に延び、互いに平行に配
置された複数の第３の電極とを備え、第１の電極と第２
の電極の組と第３の電極とで表示セルが規定されるプラ
ズマディスプレイパネルの製造方法であって、プラズマ
ディスプレイパネルの組み立て後に表示セルを規定する
各組の第１の電極と第２の電極間にパルス信号を印加す
るエージングを行うプラズマディスプレイパネルの製造
方法において、エージング時に、隣接表示ラインの表示
セルを構成する隣接する第１の電極と第２の電極にパル
ス信号の同じ電位の信号を印加することを特徴とする。
隣接表示ラインの表示セルを構成する隣接する第１の
電極と第２の電極は接続してエージング組とし、更に交
互に配列された該エージング組を２つのグループにグル
ープ化し、この２つのグループ間にパルス信号を印加す
るようにする。

【００２３】更に、各グループに属する第１の電極と第
２の電極を共通に接続する第１の共通接続パターンと第
２の共通接続パターンを設けたプラズマディスプレイパ
ネルを製造し、エージング時はこの第１及び第２の共通
接続パターンを介して上記のようにパルス信号を印加
し、エージング終了後には第１及び第２の共通接続パタ
ーンを取り除くようにする。

【００２４】本発明の第１の態様のプラズマディスプレ
イパネルの製造方法では、放電スリットにのみ印加電圧
による電位差が発生し、逆スリットを形成する隣接する
表示ラインの第１の電極と第２の電極には同じ電位の信
号が印加されるため同電位である。そのため、エージン
グ時には、放電スリットでのみ放電が行われ、逆スリッ
トで放電が行われることはない。従って、エージングで
逆スリット側が活性化されず、放電開始電圧が低下する
ことがない。よって、放電スリットと逆スリットの放電
開始電圧の差を確実に広げることができるため、維持放
電は放電スリットでのみ生じ逆スリットでは生じなくな
る。

【００２５】しかも、各グループに属する第１の電極と
第２の電極を共通に接続する第１の共通接続パターンと
第２の共通接続パターンが設けられているため、エージ
ング時に第１電極と第２電極に印加するパルス信号を発
生するエージング装置への接続が容易に行える。また、
エージング後に第１の共通接続パターンと第２の共通接
続パターンは取り除かれるため、エージング時と表示装
置として動作させる際の電極構成を簡単に変更できる。

【００２６】本発明の第２の態様のプラズマディスプレ
イパネルの製造方法は、第１の基板に設けられ表示ライ
ン毎に平行に配置された複数の第１の電極と第２の電極
と、第１の基板又は第１の基板に対向する第２の基板に
設けられ複数の第１の電極と第２の電極が延びる方向に
直角な方向に延び互いに平行に配置された複数の第３の
電極とを備え、第１の電極と第２の電極の組と第３の電
極とで表示セルが規定されるプラズマディスプレイパネ
ルの製造方法であって、プラズマディスプレイパネルの
組み立て後に表示セルを規定する各組の第１の電極と第
２の電極間にパルス信号を印加するエージングを行うプ
ラズマディスプレイパネルの製造方法において、エージ
ング時に、複数の第３の電極には、第１の電極又は第２
の電極に印加するパルス信号と同相のパルス信号を印加
することを特徴とする。

【００２７】エージング時に、複数の第３の電極に印加
されるパルス信号の電圧は、第１の電極又は第２の電極
に印加するパルス信号の電圧と同じであるか、それより
小さい電圧とする。本発明の第２の態様のプラズマディ
スプレイパネルの製造方法によれば、エージング時はア
ドレス電極とＹ電極間に大きな電位差を持たせ、Ｘ電極
とアドレス電極間の電位差を小さくするため、アドレス
電極とＸ電極間の放電を行うことはなく、Ｙ電極とアド
レス電極間の放電が行われる。その結果、Ｘ電極とＹ電
極間の放電スリットが活性化されると共に、アドレス電
極とＹ電極間の放電を行う面が活性化される。よって、
表示装置として動作させる際に、アドレス電極とＹ電極
間の全面書き込み及び全面自己消去放電が確実に行わ
れ、壁電荷が中和されるため、アドレス放電における放
電ミスを回避できる。また、アドレス電極とＹ電極間の
放電開始電圧を低くすることができるため、アドレス放
電において低電圧での駆動が可能になる。

【００２８】更に、本発明の第２の態様のプラズマディ
スプレイパネルの製造方法によると、エージング時はア
ドレス電極とＹ電極間に大きな電位差を持たせるが、Ｘ
電極とＹ電極間に印加される電圧ほど大きくないため、
蛍光体がイオンによって損傷されることを押さえながら
も、アドレス電極とＹ電極の放電面を活性化できる。

【００２９】

【発明の実施の形態】図１は、本発明の第１実施例のエ
ージング方法を示す図であり、（１）はエージング時の
プラズマディスプレイパネル１００のＸ電極Ｘ１，Ｘ
２，…，ＸＮと、Ｙ電極Ｙ１，Ｙ２，…，ＹＮのエージ
ング装置１２０との接続状態を示し、（２）はエージン
グ装置から出力されるパルス信号を示す図である。

【００３０】図１の（１）に示すように、Ｘ電極Ｘ１、
Ｘ３、…、ＸＮと、Ｙ電極Ｙ２、Ｙ４、…、Ｙ（Ｎ−
１）は、右側に引き出されて共通に接続された上でエー
ジング装置１２０のＸ側端子に接続され、Ｘ電極Ｘ２、
Ｘ４、…、Ｘ（Ｎ−１）と、Ｙ電極Ｙ１、Ｙ３、…、Ｙ
Ｎは、左側に引き出されて共通に接続された上でエージ
ング装置１２０のＹ側端子に接続されている。すなわ
ち、偶数番目のＸ電極と奇数番目のＹ電極が共通にエー
ジング装置１２０のＹ側端子に接続されている。その上
で、エージング装置１２０からは、図１０の（２）に示
した従来のエージング装置と同様の図１の（２）に示す
信号が出力されて、各Ｘ電極とＹ電極に印加される。

【００３１】上記のような接続でエージング装置１２０
からパルス信号を印加すると、放電スリットを形成する
維持電極（Ｘ電極とＹ電極の組）には電位差が生じる
が、逆スリットを形成する維持電極には電位差が生ぜ
ず、同電位となる。従って、エージング時には放電スリ
ットのみで放電が発生し、たとえエージング装置１２０
から高い電圧のパルス信号を出力しても、逆スリットで
は放電を行うことはない。従って、エージングによって
は放電スリットの放電開始電圧のみが低下し、逆スリッ
トの放電開始電圧が低下することはないので、エージン
グ後の放電スリットと逆スリットの放電開始電圧の差は
確実に大きくなる。

【００３２】プラズマディスプレイパネル１００は、表
示装置として使用する場合には、図８に示すように、各
Ｘ電極は共通に接続した上でＸ共通ドライバ１０４に接
続する必要があり、各Ｙ電極はそれぞれＹスキャンドラ
イバ１０２に接続する必要がある。しかし、第１実施例
のエージング方法を行う場合には、Ｘ電極とＹ電極を図
１に示すようにエーイジング装置に接続する必要があ
り、図８の接続とは異なる。そのため、エージング時
と、エージング終了後表示装置に組み立てる時とでＸ電
極とＹ電極の外部との接続を変更する必要がある。

【００３３】通常Ｘ電極とＹ電極はそれぞれ４８０本程
度あり、それらの外部との接続は（フレキシブルケーブ
ル等）によって行われる。Ｘ共通ドライバ１０４とＹス
キャンドライバ１０２をプラズマディスプレイパネル１
００上に同時に形成するのは難しく、効率的でもないた
め、プラズマディスプレイパネル１００のエージング
後、プラズマディスプレイパネル１００の上又はそれが
載置される基板上にＸ共通ドライバ１０４とＹスキャン
ドライバ１０２のＩＣを固定した上で、ＩＣとＸ電極及
びＹ電極の電極パッドをボンディングワイヤ（フレキシ
ブルケーブル等）で接続する。Ｘ電極及びＹ電極の接続
が、エージング時と表示装置に組み立てる時で同じであ
れば問題ないが、Ｘ電極及びＹ電極の接続が、エージン
グ時と表示装置に組み立てる時で異なる時には、エージ
ング用に別の接続を行うのは、エージングに要するコス
トを増加させるために好ましくない。第１実施例のエー
ジング方法を行うのに適したプラズマディスプレイパネ
ル１００の形状及び製造工程を第２実施例に示す。

【００３４】図２は、第２実施例のプラズマディスプレ
イパネル１００の形状を示す図である。図２において、
参照番号１００は完成時のパネル部分であり、１３０ａ
と１３０ｂはエージング時のみ使用する共通接続部分で
あり、エージング終了後は取り除かれる部分である。図
２に示すように、パネル１００の右端には各Ｘ電極の電
極パッド１３２ｂが左端には各Ｙ電極の電極パッド１３
２ａが設けられている。Ｘ電極Ｘ１、Ｘ３、…、ＸＮ
と、Ｙ電極Ｙ２、Ｙ４、…、Ｙ（Ｎ−１）は、右側に引
き出されて共通接続部分１３０ｂの共通接続パターン１
３１ｂに接続され、Ｘ電極Ｘ２、Ｘ４、…、Ｘ（Ｎ−
１）と、Ｙ電極Ｙ１、Ｙ３、…、ＹＮは、右側に引き出
されて共通接続部分１３０ａの共通接続パターン１３１
ａに接続されている。

【００３５】エージング時には、図２に示すように、エ
ージング装置１２０のＸ側接続端子を共通接続パターン
１３１ｂに接続し、Ｙ側接続端子を共通接続パターン１
３１ａに接続して、エージング装置１２０から図１の
（２）に示すパルス信号を印加する。エージング終了後
には、共通接続部分１３０ａと１３０ｂを切断し、その
後表示装置を組み立てる工程で、電極パッド１３２ａを
Ｙスキャンドライバ１０２に接続し、電極パッド１３２
ｂをＸ共通ドライバ１０４に接続する。

【００３６】図３は、本発明の第３実施例のエージング
方法を示す図である。図３に示すように、Ｘ電極Ｘ１、
Ｘ２、…、ＸＮと、第３の電極であるアドレス電極Ａ
１、Ａ２、…、Ａｍは共通に接続された上でエージング
装置１２０のＸ側端子に接続され、Ｙ電極Ｙ１、Ｙ２、
…、ＹＮは共通に接続された上でエージング装置１２０
のＹ側端子に接続されている。エージング装置１２０か
らは、図１の（２）に示したのと同じパルス信号が出力
される。従って、Ｘ電極とＹ電極の間では図１０に示し
た従来例と同じように放電が行われる。第３実施例で
は、更に、アドレス電極Ａ１、Ａ２、…、ＡｍにＸ電極
Ｘ１、Ｘ２、…、ＸＮに印加されるのと同じ位相で同じ
電位のパルス信号が印加されるため、アドレス電極とＹ
電極の間でも放電が行われる。アドレス電極とＸ電極に
は同じ信号が印加されるため、放電は発生しない。すな
わち、第３実施例のエージングでは、Ｙ電極とＸ電極間
及びＹ電極とアドレス電極間で放電が生じ、Ｘ電極とア
ドレス電極間では放電が起きない。これにより、Ｘ電極
とＹ電極間の放電スリットが活性化されると共に、アド
レス電極とＹ電極間の放電を行う面が活性化される。

【００３７】これにより、表示装置として動作させる際
に、アドレス電極とＹ電極間の全面書き込み及び全面自
己消去放電が確実に行われ、壁電荷が中和されるため、
アドレス放電における放電ミスを回避できる。また、ア
ドレス電極とＹ電極間の放電開始電圧を低くすることが
できるため、アドレス放電において低電圧での駆動が可
能になる。

【００３８】しかし、第３実施例ではアドレス電極とＹ
電極間で強力な放電を繰り返すため、アドレス電極側に
形成される蛍光体を損傷する可能性があるという問題が
ある。第４実施例では、この問題が生じないようする。
図４は、本発明の第４実施例のエージング方法を示す図
である。図４の（１）に示すように、第４実施例のエー
ジング方法では、Ｘ電極Ｘ１、Ｘ２、…、ＸＮは共通に
接続された上でエージング装置１２０のＸ側端子に接続
され、Ｙ電極Ｙ１、Ｙ２、…、ＹＮは共通に接続された
上でエージング装置１２０のＹ側端子に接続され、アド
レス電極Ａ１、Ａ２、…、Ａｍは共通に接続された上で
エージング装置１２０のＡ側端子に接続される。エージ
ング装置１２０からは、図３の（２）に示したパルス信
号が出力される。従って、Ｘ電極とＹ電極の間では第３
実施例と同じように放電が行われる。アドレス電極Ａ
１、Ａ２、…、ＡｍとＹ電極Ｙ１、Ｙ２、…、ＹＮの間
には第３実施例より小さい電圧が印加されることにな
り、放電は行われるが放電の強度は、第３実施例に比べ
て小さくなり、蛍光体を損傷することが少なくなる。ま
た、アドレス電極Ａ１、Ａ２、…、ＡｍとＸ電極Ｘ１、
Ｘ２、…、ＸＮの間の電圧は、放電が生じない大きさで
ある。例えば、図４の（２）において、ＶＨは３００Ｖ
であり、アドレス電極に与える電圧は、１００Ｖと２０
０Ｖの間でＸ電極に印加する信号と同じ位相で変化す
る。従って、アドレス電極とＹ電極の間の電圧は常に２
００Ｖであり、アドレス電極とＸ電極の間の電圧は常に
１００Ｖである。

【００３９】以上説明した第１実施例から第４実施例の
エージング方法でエージングされたプラズマディスプレ
イパネルは、従来のパネルと同様に組み立てられ、図８
に示すような構成を有するプラズマディスプレイ装置に
なる。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
エージングにより放電スリットの放電開始電圧を低下さ
せ逆スリット側の放電開始電圧は高いままを維持するた
め、逆スリット側での放電が生じにくく、正確な表示が
行えるプラズマディスプレイ装置が実現できる。また、
アドレス動作に必要な電圧を低減することが可能となる
ため、低消費電力の装置を実現できる。更に、エージン
グ時の作業を簡素化できるため、製造コストを低減でき
る。

【図面の簡単な説明】

【図１】本発明の第１実施例のエージング方法を示す図
である。

【図２】本発明の第２実施例のエージング方法を示す図
である。

【図３】本発明の第３実施例のエージング方法を示す図
である。

【図４】本発明の第４実施例のエージング方法を示す図
である。

【図５】３電極・面放電方式カラープラズマディスプレ
イの概略平面図である。

【図６】３電極・面放電方式カラープラズマディスプレ
イの概略断面図である。

【図７】３電極・面放電方式カラープラズマディスプレ
イのもう一方の概略断面図である。

【図８】３電極・ＡＣ型プラズマディスプレイを駆動す
るための周辺回路のブロック構成図である。

【図９】プラズマディスプレイ装置の従来の駆動波形を
示すタイムチャートである。

【図１０】従来のエージング方法と駆動波形を示す図で
ある。

【符号の説明】

１００…プラズマディスプレイパネル１０２…Ｙスキャンドライバ１０３…Ｙドライバ１０４…Ｘドライバ１０５…アドレスドライバ１０６…制御回路１０７…表示データ制御部１０９…パネル駆動制御部

Claims

【特許請求の範囲】

【請求項１】第１の基板（２１）に設けられ、表示ラ
イン毎に平行に配置された複数の第１の電極（１１）と
第２の電極（１２）と、前記第１の基板（２１）又は前記第１の基板（２１）に
対向する第２の基板（２８）に設けられ、前記複数の第
１の電極（１１）と第２の電極（１２）が延びる方向に
直角な方向に延び、互いに平行に配置された複数の第３
の電極（１３）とを備え、前記第１の電極（１１）と第
２の電極（１２）の組と第３の電極（１３）とで表示セ
ルが規定されるプラズマディスプレイパネルの製造方法
であって、前記プラズマディスプレイパネルの組み立て後に前記表
示セルを規定する各組の第１の電極（１１）と第２の電
極（１２）間にパルス信号を印加するエージングを行う
際に、隣接表示ラインの表示セルを構成する隣接する第
１の電極（１１）と第２の電極（１２）に前記パルス信
号の同じ電位の信号を印加することを特徴とするプラズ
マディスプレイパネルの製造方法。
【請求項２】請求項１に記載のプラズマディスプレイ
パネルの製造方法であって、隣接表示ラインの表示セルを構成する隣接する第１の電
極（１１）と第２の電極（１２）を接続してエージング
組とし、更に交互に配列された該エージング組を２つの
グループにグループ化し、該２つのグループ間に前記パ
ルス信号を印加するプラズマディスプレイパネルの製造
方法。
【請求項３】請求項２に記載のプラズマディスプレイ
パネルの製造方法であって、各グループに属する前記第１の電極（１１）と第２の電
極（１２）を共通に接続する第１の共通接続パターンと
第２の共通接続パターンを設けたプラズマディスプレイ
パネルを製造し、前記エージング終了後前記第１及び第
２の共通接続パターンを取り除くプラズマディスプレイ
パネルの製造方法。
【請求項４】第１の基板（２１）に設けられ、表示ラ
イン毎に平行に配置された複数の第１の電極（１１）と
第２の電極（１２）と、前記第１の基板（２１）又は前記第１の基板（２１）に
対向する第２の基板（２８）に設けられ、前記複数の第
１の電極（１１）と第２の電極（１２）が延びる方向に
直角な方向に延び、互いに平行に配置された複数の第３
の電極（１３）とを備え、前記第１の電極（１１）と第
２の電極（１２）の組と第３の電極（１３）とで表示セ
ルが規定されるプラズマディスプレイパネルの製造方法
であって、前記プラズマディスプレイパネルの組み立て
後に前記表示セルを規定する各組の第１の電極（１１）
と第２の電極（１２）間にパルス信号を印加するエージ
ングを行うプラズマディスプレイパネルの製造方法にお
いて、前記エージング時に、前記複数の第３の電極（１３）に
は、前記第１の電極（１１）に印加するパルス信号と同
相のパルス信号を印加することを特徴とするプラズマデ
ィスプレイパネルの製造方法。
【請求項５】請求項４に記載のプラズマディスプレイ
パネルの製造方法であって、前記エージング時に、前記複数の第３の電極（１３）に
印加される前記パルス信号の電圧は、前記第１の電極
（１１）又は前記第２の電極（１２）に印加するパルス
信号の電圧と同じであるプラズマディスプレイパネルの
製造方法。
【請求項６】請求項４に記載のプラズマディスプレイ
パネルの製造方法であって、前記エージング時に、前記複数の第３の電極（１３）に
印加される前記パルス信号の電圧は、前記第１の電極
（１１）又は前記第２の電極（１２）に印加するパルス
信号の電圧より小さいプラズマディスプレイパネルの製
造方法。
【請求項７】請求項６に記載のプラズマディスプレイ
パネルの製造方法であって、前記エージング時に、前記第３の電極（１３）に印加さ
れる前記パルス信号の低レベルは、前記第１の電極（１
１）に印加するパルス信号の低レベルより高く、高レベ
ルは前記第１の電極（１１）に印加するパルス信号の高
レベルより低く、前記第３の電極（１３）と前記第２の
電極（１２）間の電圧は、前記第１の電極（１１）と前
記第２の電極（１２）間の電圧より常に小さく、前記第
３の電極（１３）と前記第１の電極（１１）間の電圧よ
り大きいプラズマディスプレイパネルの製造方法。