KR100456437B1 - 플라즈마 디스플레이 패널의 에이징 방법 - Google Patents
플라즈마 디스플레이 패널의 에이징 방법 Download PDFInfo
- Publication number
- KR100456437B1 KR100456437B1 KR10-2002-0014515A KR20020014515A KR100456437B1 KR 100456437 B1 KR100456437 B1 KR 100456437B1 KR 20020014515 A KR20020014515 A KR 20020014515A KR 100456437 B1 KR100456437 B1 KR 100456437B1
- Authority
- KR
- South Korea
- Prior art keywords
- display
- electrode
- voltage
- aging
- addr
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
Abstract
본 발명은 각 표시전극(X,Y)에 인가되는 전압 중 어느 하나 이상에 동기시킨 상태에서 어드레스전극(ADDR)에 어드레스전압(+VD)을 인가시킴으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지는 동시에 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하여 에이징 과정을 수행하는 시간을 단축시키고, 에이징 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널의 에이징 방법에 관한 것으로서,
상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하고, 상기 어드레스전극에는 각 표시전극에 인가되는 에이징 전압에 각각 동기된 어드레스전압을 인가함으로써 각 표시전극의 사이에서 방전이 이루어지도록 하거나,
상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하고, 상기 어드레스전극에는 제1 표시전극 또는 제2 표시전극에 인가되는 에이징 전압에 동기된 어드레스전압을 인가하도록 함으로써 각 표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극과 어드레스전극의 사이에서 또는 제1 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 할 수 있다.
Description
본 발명은 플라즈마 디스플레이 패널의 에이징 방법에 관한 것으로서, 더욱 상세하게는 에이징 과정에서 인가되는 파형을 변화시켜 에이징 시간을 단축하고 효율을 높일 수 있도록 개선한 플라즈마 디스플레이 패널의 에이징 방법에 관한 것이다.
일반적으로 PDP는 플라즈마 디스플레이 패널(Plasma Display Panel)의 약자로 서로 대향되는 전면유리와 배면유리 등 2장의 유리기판 사이에서 네온(Ne), 헬륨(He) 및 제논(Xe) 등의 불활성 가스를 방전시키고, 상기 방전시 발생하는 자외선이 형광체를 여기시키도록 하는 기체방전 디스플레이 소자이다.
일반적인 PDP의 개략적인 구성은 도 1에 도시된 바와 같이, 화상의 표시면인 전면패널(front panel)(10)과, 상기 전면패널(10)과 소정 거리를 사이에 두고 평행하게 위치한 배면패널(rear panel)(20)로 이루어진다.
이때, 상기 전면패널(10)은 표면 유리기판(11)과, 상기 표면 유리기판(11) 중 배면패널(20)과의 대향면에 스트라이프형으로 배열 형성되는 복수개의 표시전극(X,Y)과, 상기 표시전극(X,Y)을 덮도록 적층되어 방전시 방전전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층(dielectric layer)(13)과, 산화 마그네슘(MgO)으로 이루어지고 상기 유전체층(13)을 보호하기 위한 유전체 보호층(14)으로 이루어진다.
한편, 상기 배면패널(20)은 배면 유리기판(21)과, 상기 배면 유리기판(21) 상에 상기 표시전극(X,Y)과 직교하도록 스트라이프형으로 배열 형성되어 상기 표시전극(X,Y)과 함께 전체 화면을 매트릭스 형태의 복수개 셀로 구분하고 방전공간을 형성하는 복수개의 어드레스(address)전극(ADDR) 및 격벽(barrier rib)(23)과, 상기 격벽(23)에 의해 형성된 방전공간 내부에 인쇄 도포되어 각 셀의 방전시 자외선에 의해 여기되어 가시광을 방출하는 형광층(phosphor)(24)으로 이루어진다. 이때, 상기 형광층(24)은 적색(R), 녹색(G), 청색(B)으로 구분되어 교대로 도포된다.
여기서, 각 전극(X,Y,ADDR)들은 인쇄방법으로 형성되는 것이 일반적인 바, 인쇄방법은 인쇄 페이스트(paste)로 패턴(pattern)을 인쇄한 뒤 이를 건조 및 소성(燒成)시켜 전극(X,Y,ADDR)을 구성한 것이므로 상당한 불순물이 잔류하고 있어서, PDP의 제조후 정격(政格)전압을 인가해서는 방전이 매우 불균일하게 일어나게된다. 즉, 각 셀의 밝기 상태가 서로 불균일하게 되어 품질을 저하시키게 되는 문제점이 발생한다.
상기와 같은 이유로 인해, PDP는 초기에는 정격전압보다 상당히 높은 전압에서 방전을 일으키며 이 상태로 구동을 개시하면 불순물이 방출되며 점차 그 특성이 안정화되어 정격전압으로 방전이 일어날 수 있게 된다.
이때, 에이징 동작시 서로 인접하는 표시전극(X,Y) 끼리의 사이에서는 주(主)방전이 이루어지고, 서로 대향되는 어드레스전극(ADDR)과 표시전극(X,Y)의 사이에서는 보조방전이 이루어지게 된다.
도 2는 종래 기술에 의하여 도 1의 PDP의 에이징 과정에서 인가되는 전압파형을 나타내는 도면이다.
상기 첨부도면 도 2를 참조하면, 어드레스전극(ADDR)은 접지(GND)에 연결된 상태이며, 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스로 인가하는 형태이다. 이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되는 경우에는 도 3의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되는 경우에는 도 3의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동한다. 상기와 같은 동작에 의해 각 표시전극(X,Y)의 사이에서는 방전이 이루어져 점등되는데 반하여 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않게 된다.
결국, 상기와 같이 종래 기술에 의하여 에이징을 수행하는 경우에 점등동작시 각 표시전극(X,Y)의 전하 일부가 어드레스전극(ADDR)으로 빠지며 이로 인하여 +VS 전압이 상승하게 되는 문제점이 발생된다. 이때, 일반적인 PDP의 정격전압은 통상 150 내지 250V가 사용되는데, 상기 에이징 전압(+VS)이 높아질수록 구동회로가 손상될 위험성이 매우 크게 되고, 제어동작도 어렵게 되는 문제가 발생된다.
또한, 상기와 같이 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않기 때문에 에이징 효과가 저하되는 문제점이 있다.
상기와 같이 에이징 전압(+VS)이 상승하는 문제점을 해결하기 위하여 도 4에 도시된 바와 같이 어드레스전극(ADDR)은 접지(GND)에 연결하고, 표시전극(X,Y)에 -VS를 에이징 전압으로서 교호적인 펄스로 인가하는 방법이 제안되었다.
그러나, 이와 같은 경우에도 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않아서 에이징 과정을 수행하는데 많은 시간이 소요되는 문제점이 발생되고, 그와 동시에 에이징 효율이 저하되는 문제점이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 그 목적은 각 표시전극(X,Y)에 인가되는 전압 중 어느 하나 이상에 동기시킨 상태에서 어드레스전극(ADDR)에 어드레스전압(+VD)을 인가시킴으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지는 동시에 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하여 에이징 과정을 수행하는 시간을 단축시키고, 에이징 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널의 에이징 방법을 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극이 각 표시전극과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데, 상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하고, 상기 어드레스전극에는 각 표시전극에 인가되는 에이징 전압에 각각 동기된 어드레스전압을 인가함으로써 각 표시전극의 사이에서 방전이 이루어지도록 하는 플라즈마 디스플레이 패널의 에이징 방법을 제공한다.
또한, 본 발명의 다른 측면에 따르면, 상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하고, 상기 어드레스전극에는 제1 표시전극 또는 제2 표시전극에 인가되는 에이징 전압에 동기된 어드레스전압을 인가하도록 함으로써 각 표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극과 어드레스전극의 사이에서 또는 제1 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극이 각 표시전극과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데, 상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하고; 상기 어드레스전극에는 제1 소정시간 동안 제1 표시전극에 인가되는 에이징 전압에 동기된 어드레스전압을 인가하고, 그 다음 제2 소정시간 동안에는 제2 표시전극에 인가되는 에이징 전압에 동기된 어드레스전압을 인가하는 과정을 반복함으로써 제1 소정시간 구간에서는 각표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 하고, 제2 소정시간 구간에서는 각 표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극이 각 표시전극과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데. 상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하되, 상기 에이징 전압의 인가동작 개시 전에 제1 표시전극에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 상기 어드레스전극에는 제2 표시전극에 인가되는 에이징 전압에 초기 1회 동기된 어드레스전압을 인가한 후 나머지 구간은 접지 상태를 유지하도록 하여, 상기 에이징 전압의 인가동작 개시 후 초기 1주기 동안에 각 표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 하고, 그 이후에는 각 표시전극의 사이에서 유지방전이 이루어지도록 하여 모두 점등이 되도록 할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극이 각 표시전극과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데, 상기 어드레스전극은 접지 상태를 유지하고, 상기 각 표시전극에 정격전압보다 높은 에이징 전압을 교호적인 펄스형태로 인가하되, 상기 에이징 전압의 인가동작 개시 전에제1 표시전극에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 방전이 이루어지지 않도록 함으로써 모두 미점등이 되도록 할 수 있다.
도 1은 일반적인 3전극 PDP의 개략적인 구성의 일 예를 나타내는 도면
도 2는 종래 기술에 의한 PDP의 에이징 과정에 따라 인가되는 전압파형을 나타내는 도면
도 3은 종래 기술에 의한 에이징 동작시 전하의 흐름을 나타내는 도면
도 4는 종래의 다른 방법에 의한 PDP의 에이징 과정에 따라 인가되는 전압파형을 나타내는 도면
도 5는 본 발명의 제1 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면
도 6은 도 5의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면
도 7은 본 발명의 제2 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면
도 8은 도 7의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면
도 9는 본 발명의 제3 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면
도 10은 도 9의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면
도 11은 본 발명의 제4 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면
도 12는 도 11의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면
도 13은 본 발명에 의하여 PDP의 점등 테스트를 수행하는 경우에 사용되는 전압파형을 나타내는 도면
도 14는 도 13의 파형에 따른 동작시 전하의 흐름을 나타내는 도면
도 15는 본 발명에 의하여 PDP의 미점등 테스트를 수행하는 경우에 사용되는 전압파형을 나타내는 도면
도 16은 도 15의 파형에 따른 동작시 전하의 흐름을 나타내는 도면
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 5는 본 발명의 제1 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 6은 도 5의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 5를 참조하면, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)이 교호적인 펄스형태로 인가되고, 어드레스전극(ADDR)에는 각 표시전극(X,Y)에 인가되는 에이징 전압(+VS)에 각각 동기된 어드레스전압(+VD)이 인가된다.
이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 6의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X) 및 어드레스전극(ADDR)에서 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 6의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동하게 된다.
이와 같은 경우에는 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않지만, 각 표시전극(X,Y)의 사이에서 계속적으로 방전이 이루어져 에이징 과정이 수행되어 진다.
한편, 도 7는 본 발명의 제2 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 8은 도 7의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 7을 참조하면, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)이 교호적인 펄스형태로 인가되고, 상기 어드레스전극(ADDR)에는 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)이 인가된다.
이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 8의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X) 및 어드레스전극(ADDR)에서 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에는 도 8의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동한다. 상기와 같은 전하의 이동에 따라 각 표시전극(X,Y)의 사이에서 방전이 이루어지고, 그와 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어진다.
본 출원인이 상기 도 7에 도시된 파형와 같은 전압을 인가하여 실험한 결과 제2 표시전극(Y)과 어드레스전극(ADDR) 사이의 방전을 확인했으며 제1 및 제2 표시전극(X,Y) 사이의 방전과 비교해본다면 어드레스 방전시 약간 붉은 쪽에 가깝게 방전이 이루어짐을 확인할 수 있었다. 그 이유로는 제2 표시전극(Y)과어드레스전극(ADDR) 사이의 방전 전압 가변시 적색(R)이 가장 먼저 점등되고 모두 점등시 붉은 쪽에 가까운 빛을 표시하기 때문이다.
한편, 도 9는 본 발명의 제3 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 10은 도 9의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 9를 참조하면, 도 7의 경우에는 어드레스전극(ADDR)에 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)이 인가되었는데, 도 9에서는 어드레스전극(ADDR)에 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가한다.
이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에는 도 10의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 10의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동한다.
이와 같은 전하의 이동에 따라 각 표시전극(X,Y)의 사이에서 방전이 이루어지고, 그와 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어진다.
한편, 본 출원인은 상기 도 9에 도시된 파형와 같은 전압을 인가하여 실험한 결과 제1 표시전극(X)과 어드레스전극(ADDR) 사이의 방전을 확인했으며 제1 및 제2표시전극(X,Y) 사이의 방전과 비교해본다면 어드레스 방전시 약간 붉은 쪽에 가깝게 방전이 이루어짐을 확인할 수 있었다. 그 이유로는 제1 표시전극(X)과 어드레스전극(ADDR) 사이의 방전 전압 가변시 적색(R)이 가장 먼저 점등되고 모두 점등시 붉은 쪽에 가까운 빛을 표시하기 때문이다.
한편, 도 11은 본 발명의 제4 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 12는 도 11의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 11을 참조하면, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고; 상기 어드레스전극(ADDR)에는 제1 소정시간 동안 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하고, 그 다음 제2 소정시간 동안에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하는 과정을 반복하게 된다. 즉, 상기 도 7 및 도 9의 방법을 혼용한 것이다.
이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 12의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X) 및 어드레스전극(ADDR)에서 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에는 도 12의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동한다. 결국, 상기 제1 소정시간 구간에서는 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지게 된다.
또한, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 12의 (C구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동하고, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에는 도 12의 (D구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동한다. 결국, 상기 제2 소정시간 구간에서는 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지게 된다.
한편, 도 13은 본 발명에 의하여 PDP의 점등 테스트를 수행하는 경우에 사용되는 전압파형을 나타내는 도면이고, 도 14는 도 13의 파형에 따른 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 13을 참조하면, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)을 교호적인 펄스형태로 인가하되, 상기 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 초기 1회 동기된 어드레스전압(+VD)을 인가한 후 나머지 구간은 접지(GND) 상태를 유지하도록 하여 모두 점등이 되도록 한다.
상기 동작을 각 구간별로 분할하여 살펴보면, 상기 각 표시전극(X,Y)에 에이징 전압(+VS)의 인가동작이 개시되기 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 60㎐로 인가하면 도 14의 (A구간 점등전하)에 도시된 바와 같이 벽전하의 재분포가 이루어진다. 즉, 패널에 쌓여있는 모든 벽전하가 제거되는 동작이 이루어지는 것이다. 이때, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되면 도 14의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동하고, 그후 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 14의 (C구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동한다. 이와 같은 동작에 의해 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지게 된다.
그후 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 14의 (D구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동하면서 유지방전이 이루어진다.
그후 다시 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 14의 (E구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동하면서 유지방전이 이루어진다.
그후 다시 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 14의 (F구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동하면서 유지방전이 이루어진다.
결국, 벽전하 재분포가 이루어진 후 어드레스전극(ADDR)에 펄스인가에 의한 B,C 구간 동작으로 방전을 수반하여 초기 1회 방전을 일으킨다. 상기 1회 방전 후 제1 및 제2 표시전극(X,Y) 사이의 구동 파형에 의해 유지방전을 지속적으로 행하여 메모리 기능 중 "ON"에 해당하는 역할을 수행하게 된다.
한편, 도 15는 본 발명에 의하여 PDP의 미점등 테스트를 수행하는 경우에 사용되는 전압파형을 나타내는 도면이고, 도 16은 도 15의 파형에 따른 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 15를 참조하면, 어드레스전극(ADDR)은 접지(GND) 상태를 유지하고, 상기 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)을 교호적인 펄스형태로 인가하되, 상기 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 모두 미점등이 되도록 한다.
상기 동작을 각 구간별로 분할하여 살펴보면, 상기 각 표시전극(X,Y)에 에이징 전압(+VS)의 인가동작이 개시되기 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 60㎐로 인가하면 도 16의 (A구간 점등전하)에 도시된 바와 같이 벽전하의 재분포가 이루어진다.
이때, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 16의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 제1 표시전극(X) 및 어드레스전극(ADDR)으로 전하가 이동하지만 방전이 이루어지지지 않게 된다. 결국, 벽전하 재분포로 벽전하가 쌓이게 되지만 어드레스전극(ADDR)이 접지(GND) 상태이므로 각 전극 사이에서 방전을 수반하지 못하므로 메모리 기능 중 "OFF"에 해당하는 역할을 수행하게 된다.
그후 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에도 도 14의 (C구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동하지만 방전이 이루어지지 않게 된다.
그후 D,E,F 구간에서도 B,C 구간의 동작을 반복하여 방전이 이루어지지 않게 된다.
상기와 같은 PDP의 점등 테스트 및 미점등 테스트를 적절히 활용하면 PDP의 에이징 종료후 재 에이징 여부를 에이징 라인에서 바로 판단할 수 있으며, "패턴 컷팅 구간 → 검사 구간 → 재에이징 작업 구간" 에 소요되는 작업 비용을 줄일 수 있게 된다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
이상에서 살펴본 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 에이징 방법은 각 표시전극(X,Y)에 인가되는 전압과 어느 하나 이상에 동기시킨 상태에서 어드레스전극(ADDR)에 어드레스전압(+VD)을 인가시킴으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하여 에이징 과정을 수행하는 시간을 단축시키고, 효율을 향상시킬 수 있는 효과가 있다.
Claims (6)
- 삭제
- 삭제
- 삭제
- 삭제
- 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,상기 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하되, 상기 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 초기 1회 동기된 어드레스전압(+VD)을 인가한 후 나머지 구간은 접지(GND) 상태를 유지하도록 하여, 상기 에이징 전압(+VS)의 인가동작 개시 후 초기 1주기 동안에 각 표시전극(X,Y)의사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하고, 그 이후에는 각 표시전극(X,Y)의 사이에서 유지방전이 이루어지도록 하여 모두 점등이 되도록 하는 과정이 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.
- 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,상기 어드레스전극(ADDR)은 접지(GND) 상태를 유지하고, 상기 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)을 교호적인 펄스형태로 인가하되, 상기 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 방전이 이루어지지 않도록 함으로써 모두 미점등이 되도록 하는 과정이 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0014515A KR100456437B1 (ko) | 2002-03-18 | 2002-03-18 | 플라즈마 디스플레이 패널의 에이징 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0014515A KR100456437B1 (ko) | 2002-03-18 | 2002-03-18 | 플라즈마 디스플레이 패널의 에이징 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030075346A KR20030075346A (ko) | 2003-09-26 |
| KR100456437B1 true KR100456437B1 (ko) | 2004-11-09 |
Family
ID=32225184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0014515A KR100456437B1 (ko) | 2002-03-18 | 2002-03-18 | 플라즈마 디스플레이 패널의 에이징 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100456437B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100609512B1 (ko) * | 2004-05-14 | 2006-08-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 에이징 방법 |
| KR101437361B1 (ko) * | 2009-12-23 | 2014-09-04 | 주식회사 오리온 | 플라즈마 디스플레이 패널의 에이징 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245294A (ja) * | 1991-01-31 | 1992-09-01 | Sharp Corp | Ｅｌパネルのエージング方法 |
| JPH07226162A (ja) * | 1994-02-14 | 1995-08-22 | Fujitsu Ltd | Ａｃ型プラズマディスプレイパネルのエージング方法及び装置 |
| JPH09251841A (ja) * | 1996-03-15 | 1997-09-22 | Fujitsu Ltd | プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置 |
| KR19980023348A (ko) * | 1996-09-30 | 1998-07-06 | 엄길용 | 플라즈마 표시소자의 에이징 방법 |
-
2002
- 2002-03-18 KR KR10-2002-0014515A patent/KR100456437B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245294A (ja) * | 1991-01-31 | 1992-09-01 | Sharp Corp | Ｅｌパネルのエージング方法 |
| JPH07226162A (ja) * | 1994-02-14 | 1995-08-22 | Fujitsu Ltd | Ａｃ型プラズマディスプレイパネルのエージング方法及び装置 |
| JPH09251841A (ja) * | 1996-03-15 | 1997-09-22 | Fujitsu Ltd | プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置 |
| KR19980023348A (ko) * | 1996-09-30 | 1998-07-06 | 엄길용 | 플라즈마 표시소자의 에이징 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030075346A (ko) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101078083B1 (ko) | 플라즈마 디스플레이 장치 | |
| JP3075041B2 (ja) | ガス放電表示装置 | |
| KR20060136388A (ko) | 플라즈마 디스플레이 패널 구동 방법 | |
| KR20070000418A (ko) | 플라즈마 디스플레이 패널 구동 방법 | |
| KR20010050705A (ko) | Ａｃ형 플라즈마 디스플레이 패널의 구동방법 | |
| KR20030052940A (ko) | 플라즈마 디스플레이 장치 및 그 구동 방법 | |
| JPH11143425A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| US7629947B2 (en) | Plasma display panel aging method | |
| US20080266211A1 (en) | Plasma Display Panel, Plasma Display Device, and Method for Driving Plasma Display Panel | |
| US6906689B2 (en) | Plasma display panel and driving method thereof | |
| KR100456437B1 (ko) | 플라즈마 디스플레이 패널의 에이징 방법 | |
| JP2001503535A (ja) | プラズマ・ディスプレイ及びその高効率作動方法 | |
| JPH07226162A (ja) | Ａｃ型プラズマディスプレイパネルのエージング方法及び装置 | |
| KR100432375B1 (ko) | 플라즈마 디스플레이 패널의 에이징 방법 | |
| JP5034134B2 (ja) | 画像表示装置の製造方法および製造装置 | |
| KR100315125B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100378619B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR100757420B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동 방법 | |
| KR100736261B1 (ko) | 플라즈마 디스플레이 패널의 에이징방법 | |
| JP4313355B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR100452695B1 (ko) | 플라즈마 디스플레이 패널 및 그 제조방법 | |
| JP2008309826A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| KR100246225B1 (ko) | 보조 방전 영역을 이용한 고휘도 pdp | |
| KR20040072111A (ko) | 플라즈마 디스플레이 패널의 에이징 방법 | |
| KR100577159B1 (ko) | 플라즈마 디스플레이 패널 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111028 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |