JP3630640B2 - プラズマディスプレイパネルおよびその駆動方法 - Google Patents
プラズマディスプレイパネルおよびその駆動方法 Download PDFInfo
- Publication number
- JP3630640B2 JP3630640B2 JP2001107624A JP2001107624A JP3630640B2 JP 3630640 B2 JP3630640 B2 JP 3630640B2 JP 2001107624 A JP2001107624 A JP 2001107624A JP 2001107624 A JP2001107624 A JP 2001107624A JP 3630640 B2 JP3630640 B2 JP 3630640B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- discharge
- electrodes
- address
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はプラズマディスプレイパネルの駆動技術に関し、特に、ＡＬＩＳ方式のプラズマディスプレイパネルおよびその駆動方法に関する。
近年、高精細化および高い開口率が得られるプラズマディスプレイパネル（ＰＤＰ）としてＡＬＩＳ方式（Ａｌｔｅｒｎａｔｅ Ｌｉｇｈｔｉｎｇ ｏｆ Ｓｕｒｆａｃｅｓ Ｍｅｔｈｏｄ）のＰＤＰが提供されている。このようなＡＬＩＳ方式のＰＤＰにおいて、例えば、フリッカを避けるために片方のフィールドだけを繰り返して文字等の情報表示を行う場合があるが、このような場合には、表示パネルに電荷が偏って蓄積して異常放電が発生する危険がある。そこで、このような異常放電を防止することができるＰＤＰの駆動技術の提供が要望されている。
【０００２】
【従来の技術】
図１は本発明が適用されるＡＬＩＳ方式のプラズマディスプレイパネル（ＰＤＰ）を従来のプラズマディスプレイパネルと比較して示す図であり、図１（ａ）は従来のＰＤＰ（例えば、ＶＧＡ：表示ラインが４８０本）を示し、図１（ｂ）はＡＬＩＳ方式のＰＤＰ（例えば、表示ラインが１０２４本）を示している。
【０００３】
図１（ａ）に示されるように、従来のＰＤＰは、２本の表示電極を平行に配置し、この電極間で表示放電を行うため、表示ライン数の２倍の表示電極（維持電極またはサスティン電極とも呼ぶ）が必要であり、例えば、表示ラインが４８０本（ＶＧＡ）の場合には、４８０×２＝９６０本の表示電極が必要であった。
一方、ＡＬＩＳ方式のＰＤＰは、例えば、日本国特許掲載公報第２８０１８９３号（特開平９−１６０５２５号公報）に開示され、図１（ｂ）に示されるように、隣接する全ての電極間で放電を発生させて表示を行うため、表示ライン数＋１本、例えば、表示ラインが１０２４本の場合には、１０２４＋１＝１０２５本の表示電極で済むことになる。
【０００４】
すなわち、ＡＬＩＳ方式のＰＤＰでは、従来と同等の電極数で２倍の精細度を実現することができ、さらに、放電空間を無駄なく使用すると共に、電極等による遮光を最小に留めることによって、高い開口率が可能となり、高輝度を実現することができる。
図２はＡＬＩＳ方式のＰＤＰの表示方法を説明するための図であり、文字『Ａ』を表示する場合の例を示すものである。図２において、Ｘ電極Ｘ１，Ｘ２，…およびＹ電極Ｙ１，Ｙ２，…は表示電極（サスティン電極）であり、また、Ａ１，Ａ２，…はアドレス電極である。
【０００５】
図２に示されるように、ＡＬＩＳ方式の表示方法は、画像の表示を奇数ラインと偶数ラインに時間的に分割し、例えば、Ｘ電極（Ｘ１，Ｘ２，…）とその下のＹ電極（Ｙ１，Ｙ２，…）との間の放電による奇数ライン（表示ライン＜１＞，＜３＞，＜５＞，…）の表示、および、Ｙ電極（Ｙ１，Ｙ２，…）とその下のＸ電極（Ｘ２，Ｘ３，…）との間の放電による偶数ライン（表示ライン＜２＞，＜４＞，＜６＞，…）の表示を合成して全体画像を表示するもので、例えば、ブラウン管のインタレース走査に似たものとなっている。
【０００６】
図３はＡＬＩＳ方式のＰＤＰの動作原理を説明するための図であり、図３（ａ）は奇数ラインの放電（表示）時の動作を示し、また、図３（ｂ）は偶数ラインの放電（表示）時の動作を示している。
図３（ａ）に示されるように、奇数の表示ライン（表示ライン＜１＞，＜３＞，…）で安定に放電を起こすために、例えば、奇数のＸ電極Ｘ１，Ｘ３，…を接地（例えば、０ボルト）して奇数のＹ電極Ｙ１，（Ｙ３），…に対して電圧Ｖｓを与え、且つ、偶数のＸ電極Ｘ２，（Ｘ４），…に対して電圧Ｖｓを与えて偶数のＹ電極Ｙ２，（Ｙ４），…を接地する。これにより、奇数の表示ライン＜１＞，＜３＞，…に放電を発生させ、偶数の表示ライン＜２＞，＜４＞，…には放電を発生させないようにする。すなわち、第１番目の表示ライン＜１＞では、接地された第１番目のＸ電極Ｘ１と電圧Ｖｓが印加された第１番目のＹ電極Ｙ１との間の電圧（Ｖｓ）により放電が生じ、また、第３番目の表示ライン＜３＞でも、電圧Ｖｓが印加された第２番目のＸ電極Ｘ２と接地された第２番目のＹ電極Ｙ２との間の電圧（Ｖｓ）により放電が生じる。このとき、第２番目の表示ライン＜２＞では、電圧Ｖｓが印加された第１番目のＹ電極Ｙ１と電圧Ｖｓが印加された第２番目のＸ電極Ｘ２とにより電位差が生じないので放電は起こらず、また、第４番目の表示ライン＜４＞でも、接地された第２番目のＹ電極Ｙ２と接地された第３番目のＸ電極Ｘ３とにより電位差が生じないので放電は起こらない。
【０００７】
一方、図３（ｂ）に示されるように、偶数の表示ライン（表示ライン＜２＞，＜４＞，…）で安定に放電を起こすために、例えば、奇数のＸ電極Ｘ１，Ｘ３，…および奇数のＹ電極Ｙ１，（Ｙ３），…に対して電圧Ｖｓを与え、且つ、偶数のＸ電極Ｘ２，（Ｘ４），…および偶数のＹ電極Ｙ２，（Ｙ４），…を接地する。これにより、偶数の表示ライン＜２＞，＜４＞，…に放電を発生させ、奇数の表示ライン＜１＞，＜３＞，…には放電を発生させないようにする。すなわち、第２番目の表示ライン＜２＞では、電圧Ｖｓが印加された第１番目のＹ電極Ｙ１と接地された第２番目のＸ電極Ｘ２との間の電圧（Ｖｓ）により放電が生じ、また、第４番目の表示ライン＜４＞でも、接地された第２番目のＹ電極Ｙ２と電圧Ｖｓが印加された第３番目のＸ電極Ｘ３との間の電圧（Ｖｓ）により放電が生じる。このとき、第１番目の表示ライン＜１＞では、電圧Ｖｓが印加された第１番目のＸ電極Ｘ１と電圧Ｖｓが印加された第１番目のＹ電極Ｙ１とにより電位差が生じないので放電は起こらず、また、第３番目の表示ライン＜３＞でも、接地された第２番目のＸ電極Ｘ２と接地された第２番目のＹ電極Ｙ２とにより電位差が生じないので放電は起こらない。
【０００８】
上記の図３（ａ）に示す奇数ラインの放電および図３（ｂ）に示す偶数ラインの放電を交互に繰り返すことにより、奇数ラインの放電および偶数ラインの放電が合成され全体画像が表示されることになる。
図４はＡＬＩＳ方式のＰＤＰの表示シーケンスの一例を示す図である。
前述したように、ＡＬＩＳ方式のＰＤＰにおいては、全画面の表示は、奇数ラインの表示（放電）と偶数ラインの表示に分けて行われるため、図４に示されるように、１フレームは、奇数フィールドと偶数フィールドに分けられる。これらの奇数および偶数フィールドは、それぞれ、さらに複数（ｎ個）のサブフィールド（１ＳＦ〜ｎＳＦ）に分割される。ここで、各フィールドを複数のサブフィールドに分割するのは階調表示を行うために必要であるが、通常、５０〜３００程度の階調を実現するために８〜１２個程度のサブフィールド（ＳＦ）に分割される。
【０００９】
各サブフィールド（１ＳＦ〜ｎＳＦ）は、放電セルの状態を初期化するためのリセット期間（図４では省略：アドレス期間の前にある）、表示データに応じて点灯セルへの書き込みを行うためのアドレス期間、および、アドレス期間で選択されたセルによる表示を行うための表示期間（サスティン期間）に分割される。なお、表示期間では繰り返し放電（維持放電）が行われるが、その回数によって、各サブフィールドの輝度の重みが決定される。
【００１０】
図５はＡＬＩＳ方式の駆動波形の一例を示す図（その１：奇数フィールド）であり、図６はＡＬＩＳ方式の駆動波形の一例を示す図（その２：偶数フィールド）であり、それぞれ１サブフィールドの駆動波形を示すものである。
図５に示されるように、奇数フィールドにおける１サブフィールドの駆動波形において、リセット期間は、全ての隣接するＸ電極Ｘ１，Ｘ２，…とＹ電極Ｙ１，Ｙ２，…との間に電圧パルスを印加して初期化放電（リセット放電）を行い、また、アドレス期間は、Ｙ電極Ｙ１，Ｙ２，…に対して順次選択パルス（スキャンパルス）を印加し、選択セルに対応するアドレス電極（Ａ１，Ａ２，…）にアドレスパルスを印加して書き込み放電（アドレス放電）を実行する。これらリセット放電および書き込み放電を全ての画面に渡って実行した後、サスティンパルスをＸ電極とＹ電極に交互に印加してサスティン放電（維持放電）を行う。図５は、奇数ライン（奇数の表示ライン＜１＞，＜３＞，…）の表示を行う奇数フィールドの駆動波形を示しており、奇数の表示ラインにのみアドレス放電およびサスティン放電が生じるような工夫がなされている。
【００１１】
図６は、偶数ライン（偶数の表示ライン＜２＞，＜４＞，…）の表示を行う偶数フィールドの駆動波形を示しており、図５に示す奇数フィールドにおける駆動波形に対応している。なお、図６では、偶数の表示ラインにのみアドレス放電およびサスティン放電が生じるような工夫がなされている。
図７は本発明が適用されるＡＬＩＳ方式のＰＤＰ（ＰＤＰ装置）の一例を示すブロック回路図である。図７において、参照符号１０１は制御回路、１２１は奇数Ｘ電極用サスティン回路（ＰＸ１）、１２２は偶数Ｘ電極用サスティン回路（ＰＸ２）、１３１は奇数Ｙ電極用サスティン回路（ＰＹ１）、１３２は偶数Ｙ電極用サスティン回路（ＰＹ２）、１０４はアドレス回路（アドレスドライバ）、１０５は走査回路（スキャンドライバ）、そして、１０６は表示パネル（ＰＤＰ）を示している。
【００１２】
制御回路１０１は、外部から供給される表示データＤＡＴＡを表示パネル１０６用のデータに変換してアドレス回路１０４に供給し、さらに、外部から供給されるクロックＣＬＫ、垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣに従って様々な制御信号を発生し、各種回路（１２１，１２２，１３１，１３２，１０４，１０５）を制御する。なお、前述した図５および図６に示すような電圧波形を各電極に印加するために、電源回路（図示しない）から、奇数Ｘ電極用サスティン回路１２１、偶数Ｘ電極用サスティン回路１２２、奇数Ｙ電極用サスティン回路１３１、偶数Ｙ電極用サスティン回路１３２、アドレス回路１０４、および、走査回路１０５に対してそれぞれ所定の電圧が供給される。
【００１３】
図８はＡＬＩＳ方式のＰＤＰにおけるパネル構造の一例を示す図である。表示パネル１０６は、カラーおよびモノクロのいずれの場合もあるが、図８はカラーの表示パネルを示している。
図８に示されるように、前面ガラス基板１６１には、ＩＴ０膜等の透明電極１６３１，１６３２，１６３３，…および銅等の金属電極１６４１，１６４２，１６４３，…により構成されたＸ電極およびＹ電極Ｘ１，Ｙ１，Ｘ２，…が交互に平行に形成されている。ここで、例えば、Ｘ電極Ｘ１において、金属電極１６４１は、透明電極１６３１による電圧低下を低減するために、その透明電極１６３１の長手方向に沿って設けられている。なお、Ｘ電極およびＹ電極Ｘ１，Ｙ１，Ｘ２，…を構成する透明電極１６３１，１６３２，１６３３，…および金属電極１６４１，１６４２，１６４３，…の表面、並びに、前面ガラス基板１６１の内面には、全体に渡って壁電荷保持用の誘電体およびＭｇＯ等の保護膜（図示しない）が設けられている。
【００１４】
後面ガラス基板１６２において、前面ガラス基板１６１のＭｇＯ保護膜と対向する面には、Ｘ電極およびＹ電極Ｘ１，Ｙ１，Ｘ２，…と直交する方向に、アドレス電極Ａ１，Ａ２，Ａ３，…と、これら各アドレス電極を囲む隔壁１６５０が形成されている。そして、隔壁１６５０に囲まれたアドレス電極Ａ１，Ａ２，Ａ３，…上には、放電により生じた紫外線が入射して各色（赤色Ｒ，緑色Ｇ，青色Ｂ）を発する蛍光体１６５１，１６５２，１６５３，…が被着されている。なお、前面ガラス基板１６１のＭｇＯ保護膜（内面）と後面ガラス基板１６２の蛍光体（内面）との間の放電空間には、例えば、Ｎｅ＋Ｘｅ ペニング混合ガスが封入される。
【００１５】
ここで、前面ガラス基板１６１における奇数のＸ電極Ｘ１（Ｘ３，Ｘ５，…）は、図７に示す奇数Ｘ電極用サスティン回路１２１に接続され、偶数のＸ電極Ｘ２（Ｘ４，Ｘ６，…）は、偶数Ｘ電極用サスティン回路１２２に接続され、奇数のＹ電極Ｙ１（Ｙ３，Ｙ５，…）は、走査回路（走査駆動用ＩＣ）１０５を介して奇数Ｙ電極用サスティン回路１３１に接続され、そして、偶数のＹ電極（Ｙ２，Ｙ４，Ｙ６，…）は、走査回路１０５を介して偶数Ｙ電極用サスティン回路１３２に接続され、上述したＡＬＩＳ方式の駆動が行われる。
【００１６】
図９は片フィールド（奇数フィールド）により固定表示を行っている様子を示す図であり、図１０は図９に示す片フィールドだけによる固定表示の点灯シーケンスの一例を示す図である。
前述したように、例えば、ＡＬＩＳ方式のＰＤＰは、図４に示されるように、奇数ラインと偶数ラインを別なフィールドで点灯して駆動している。すなわち、ＡＬＩＳ方式のＰＤＰにおける表示シーケンスは、インタレース表示に類似した表示形態であるため、１ラインの点灯の場合、例えば、３０Ｈｚのフリッカが発生する。通常、映像表示であればブラウン管と同様にさほど問題とはならないが、ＰＤＰを文字等の情報表示に使用する場合には、フリッカが無いほうが好ましく、そのような用途においては、表示するラインを固定し、つまり、常時奇数もしくは偶数のフィールドの繰り返しで表示を行う。
【００１７】
すなわち、ＡＬＩＳ方式のＰＤＰにおいて、解像度は半分でよいがフリッカは避けたいといった要求がある場合（例えば、文字等の情報表示の場合）には、例えば、図１０に示されるように、片方のフィールド（例えば、奇数フィールド）だけを繰り返して表示を行う。この場合、図９からも明らかなように、表示できるライン数は、全ライン数の半分になる。
【００１８】
【発明が解決しようとする課題】
図１１〜図１５はＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図である。図１１〜図１５において、参照符号１６１は前面ガラス基板を示し、１６２は後面ガラス基板を示している。
前述したように、例えば、ＡＬＩＳ方式のＰＤＰにおいて、片方のフィールド（例えば、奇数フィールド）だけを使用して表示（例えば、文字等の情報表示）を行う場合、図１１に示されるように、アドレス放電の向きは常時同じ方向となるため、このような駆動（表示）を繰り返すことにより表示パネル上に図１２（ａ）に示すような電荷の偏りが発生する。
【００１９】
すなわち、図１１はアドレス放電の様子を示すものであるが、例えば、アドレス期間の放電は、後面ガラス基板１６２に設けられたアドレス電極（Ａ）と前面ガラス基板１６１に設けられたＹ電極間の放電をトリガとして、前面ガラス基板１６１のＸ電極とＹ電極との間で放電が発生する。このとき、アドレス電極には、５０〜８０Ｖ程度のパルスを表示データに応じて印加し、また、Ｙ電極には、−１５０Ｖ〜−２００Ｖ程度のスキャンパルスを印加する。これにより、アドレス電極とＹ電極との間の電圧が放電開始電圧を超えて放電が開始する。また、Ｘ電極には、５０〜１００Ｖ程度の電圧を印加しておくことにより、アドレス電極とＹ電極間で発生した放電がＸ電極とＹ電極間に広がり、壁電荷の蓄積によってその放電が収束する。放電によって生じた電子とイオンは、放電空間内の電界によって移動し、電子は陽極であるＸ電極側へ、また、イオンは陰極であるＹ電極側へ移動する。アドレス放電後の維持放電では、逆極性でも放電が行われるが、アドレス時のＸ電極とＹ電極間の電位差である２００Ｖ程度に対してより低い１５０〜１８０Ｖ程度の電圧により維持放電を実施するため、アドレス時に移動した電荷を完全に戻すことはできない。
【００２０】
上記の動作を繰り返すことにより、例えば、電子は、図１２（ａ）における左側（表示パネルの上側）に移動し、また、電子が取り去られた右側（表示パネルの下側）は、イオンが過剰な状態となる。このような現象の詳細は十分解明されていないが、イオンに比べて電子の移動度が大きいことも要因と考えられている。
【００２１】
そして、上記の表示動作が繰り返し行われて堆積した電荷量がある程度以上になると、図１２（ｂ）に示されるように、Ｘ電極とＹ電極の対を越えたかなりの距離で大規模な異常放電が発生することがある。このような異常放電は、その後の正常な動作を阻害したり、大電流により絶縁膜を破壊して回路を損傷することもあり得る。
【００２２】
また、図１３に示されるように、偏りが生じた電荷が、後面ガラス基板１６２のアドレス電極（Ａ）側に蓄積される場合や前面ガラス基板１６１のサスティン電極（Ｘ電極，Ｙ電極）側に蓄積される場合もある。そのような状態は、駆動シーケンス上の時間によっても異なるが、例えば、前述した図５に示す駆動波形の場合、サスティン期間中のアドレス電極は常に０Ｖであるため、サスティン期間終了時点では、アドレス電極側に偏ったプラス電荷が保持される。この場合、次のサブフィールドでアドレス放電を実行（実施）する際に、アドレス電極側の印加電圧に重畳される形で壁電荷が作用するため、アドレス放電が巨大化する場合がある。正常なアドレス放電に比べて、大きな放電の場合には、隣接セルへの書き込みを行ってしまう等の表示異常を引き起こすことにもなる。
【００２３】
さらに、図１４に示されるように、隣接するセルを仕切るための障壁（隔壁）に欠陥があると、異常放電を引き起こす場合がある。図１４において、参照符号１６５は蛍光体（Ｒ１６５１，Ｇ１６５２，Ｂ１６５３）を示し、１６５０は隔壁を示す。また、図１５（ａ）および図１５（ｂ）は、この異常放電が生じる様子を示している。
【００２４】
図１４における中央のセルＣＥ２でアドレス放電を行い、且つ、その両側に隣接するセルＣＥ１，ＣＥ３がオフ状態（つまり、アドレス放電を実施しない）場合、隔壁１６５０に欠陥Ｆがあると、例えば、アドレス放電が行われたセルＣＥ２とその右隣のセルＣＥ３との空間が結合することになって、セルＣＥ２のアドレス放電により生じた電荷が隣接セルＣＥ３へ移動して放電させてしまうことがある。この現象は、例えば、隔壁１６５０の欠陥Ｆが５μｍ程度の隙間であっても起こることがあり、上述したような偏った電荷の蓄積によりアドレス放電が巨大化した場合には、より僅かな隙間であっても隣接セルの放電を引き起こす。なお、前面ガラス基板１６１と後面ガラス基板１６２との空隙は、例えば、１００〜１５０μｍ程度である。
【００２５】
その結果、例えば、図１５（ａ）に示されるような選択セルでの正常なアドレス放電を行った後、さらに、図１５（ｂ）に示されるような隣接セルからの電荷もれによる誤放電が引き続いて生じることになる。ここで、図１５（ａ）は、アドレス電極Ａ２と維持電極（Ｘ電極Ｘ２，Ｙ電極Ｙ２）により構成されるセルＣＥ２を示し、図１５（ｂ）は、アドレス電極Ａ３と維持電極（Ｘ２，Ｙ２）により構成されるセルＣＥ３を示している。
【００２６】
本発明は、上述した従来のプラズマディスプレイパネルの駆動技術が有する課題に鑑み、表示パネル上における偏った電荷の蓄積を無くして異常放電を防止することを目的とする。さらに、本発明は、アドレス期間において、アドレスパルスが印加されなくとも消去パルスのみで放電を開始するようなミスアドレスを防止することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の第１の形態のプラズマディスプレイパネルの駆動方法は、第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成する。さらに、第２の電極と第３の電極との間で行うアドレス放電を、各々の第２の電極毎に表示データに応じて実行した後であって、該第１および第２の電極に交互に維持パルスを印加して維持放電を行う前に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行うようになっている。
【００３０】
本発明の第２の形態のプラズマディスプレイパネルは、複数の第１の電極と、該各第１の電極と交互に隣接して配置された複数の第２の電極と、第１および第２の電極に交わるように配置された複数の第３の電極と、第２の電極と第３の電極との間で行うアドレス放電を、各々の第２の電極毎に表示データに応じて実行させる制御回路とを備える。この制御回路は、アドレス放電を実行した後に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行わせるようになっている。
【００３２】
本発明の第３の形態のプラズマディスプレイパネルは、第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成する。第２の電極は、奇数電極群および偶数電極群に時間的に分かれて駆動され、該奇数電極群または該偶数電極群の何れか一方のアドレスを行う前半アドレス期間と、該奇数電極群または該偶数電極群の何れか他方のアドレスを行う後半アドレス期間とを有し、前半アドレス期間が終了した後の後半アドレス期間において、前半アドレス期間におけるアドレスを終了した何れか一方の電極群の電圧を、後半アドレス期間におけるアドレスを実行中である何れか他方の電極群の非選択電圧よりも低くするようになっている。
【００３３】
本発明の第４の形態のプラズマディスプレイパネルは、第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成する。第１の電極および第２の電極は、奇数電極群および偶数電極群に分離され、該隣接する奇数電極群間および該隣接する偶数電極群間で表示セルを構成し、或いは、該隣接する奇数電極群と偶数電極群との間で表示セルを構成する。さらに、維持放電期間における初期の複数回の放電を、前記各奇数電極または前記各偶数電極で時間的に分離して実行し、維持放電を実行しない側における第１の電極および第２の電極の間の電位差が、維持放電を実行するための電位差よりも小さくなるように、第１および第２の電極の電圧の一方もしくは両方の電圧を設定するようになっている。
【００３４】
すなわち、本発明の第１の形態は、例えば、３電極面放電型のプラズマディスプレイパネルにおいて、第２の電極と第３の電極との間で行うアドレス放電を、各々の第２の電極毎に表示データに応じて実行した後であって、該第１および第２の電極に交互に維持パルスを印加して維持放電を行う前に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させることができるため、誤表示を回避することができる。
【００３５】
本発明の第１および第２の形態によれば、電荷の偏った蓄積による異常放電を回避することができる。
本発明の第３の形態によれば、前半でアドレス放電を行ったセルのＹ電極上には正極性の壁電荷が存在し、この正極性の壁電荷が後半アドレス期間において隣接セルの放電の影響で消滅しないようにすることができる。
【００３６】
本発明の第４の形態によれば、維持放電期間の初期段階（前処理期間）において、各奇数電極または各偶数電極で時間的に分離して実行され、維持放電を実行しない側における第１の電極および第２の電極の間の電位差が、維持放電を実行するための電位差よりも小さくなるように、第１および第２の電極の電圧の一方もしくは両方の電圧が設定される。これにより、奇数電極のセルと偶数電極のセルの放電タイミングを分離して、両者が点灯セルの場合、一方が放電しているときには他方の電圧を低減して影響を受けにくくし、また、一方のセルが点灯で他方のセルが消灯の場合には、一方の点灯セルが放電している時に他方の消灯セルの一部を巻き込んで放電させ、それ以降は、消灯セルが点灯してしまうことが無いような状態を作り出すようになっている。
【００３７】
【発明の実施の形態】
以下、本発明に係るプラズマディスプレイパネル（ＰＤＰ）の駆動方法の各実施例を図面を参照して詳述する。
まず、本発明のＰＤＰの駆動方法の第１実施例における駆動波形を従来のＰＤＰの駆動方法における駆動波形と比較して説明する。
【００３８】
図１６は従来のＰＤＰの駆動方法における駆動波形の一例を示す図であり、図１７は本発明に係るＰＤＰの駆動方法の第１実施例における駆動波形を示す図である。図１６および図１７において、参照符号Ａはアドレス電極（Ａ２）に印加する波形を示し、ＸはＸ電極（Ｘ２）に印加する波形を示し、そして、ＹはＹ電極（Ｙ２）に印加する波形を示している。
【００３９】
図１６と図１７との比較から明らかなように、本第１実施例では、アドレス期間終了後でサスティン放電を開始する前（サスティン期間前）に、アドレス電極（Ａ：Ａ２）およびＸ電極（Ｘ：Ｘ２）に対して追加パルスＰ１，Ｐ２を印加し、誤放電が生じたセルの壁電荷を補助放電によって消滅させるようになっている。
【００４０】
すなわち、図１７に示されるように、本第１実施例では、アドレス期間（アドレス放電期間）とサスティン期間（サスティン放電期間）との間の追加パルス期間において、アドレス電極に対して正極性のパルスＰ１（ここでは、回路の簡素化のためにアドレスパルスと同じ電圧（例えば、５０Ｖ）としている）を印加し、Ｘ電極に負極性のパルス（例えば、−５０Ｖ）を印加する。このようなパルス（追加パルス）を印加することで、誤放電してしまったセルにのみ補助放電を起こすことができる。
【００４１】
図１８は図１７に示すＰＤＰの駆動方法の動作を説明するための図である。ここで、図１８（ａ）は前述した図１５（ａ）の正常なアドレス放電を行った後に図１７に示す追加パルスを印加した直後の状態を示し、図１８（ｂ）は追加パルスの印加による動作を説明するための図である。
図１８（ａ）に示されるように、正常なアドレス放電を行ったセル（ＣＥ２）は、そのアドレス放電によりアドレス電極（Ａ２）側に負の壁電荷が形成されているため、放電を起こすことは無い。一方、前述した図１５（ｂ）に示されるように、隣接セル（ＣＥ２）からの影響でアドレス期間で放電してしまったセル（ＣＥ３）は、その放電時のアドレス電極は非選択電位である０ＶであるためＸ電極（Ｘ２）とＹ電極（Ｙ２）との間で放電しても、比較的電荷を形成していない状態となっている。
【００４２】
そこで、本第１実施例では、図１７および図１８（ｂ）に示されるように、アドレス電極（Ａ２）に対して正極性のパルスＰ１（例えば、５０Ｖ）を印加すると共に、Ｘ電極（Ｘ２）に対して正極性のパルスＰ２（例えば、−５０Ｖ）を印加して、アドレス電極（Ａ２）とＸ電極（Ｘ２）との間で放電を開始する。放電開始後、壁電荷の形成が進むにつれて放電が収束するが、Ｘ電極（Ｘ２）とＹ電極（Ｙ２）との間の電位差が５０Ｖ程度であるため、この放電は正常な維持放電に比べて直ぐに収束し、且つ、形成される壁電荷も微量となる。
【００４３】
そして、この微量の壁電荷では、次に維持パルスが印加されても維持放電を開始することは無いため、消灯状態が実現できる。なお、Ｘ電極に印加する負極性のパルスＰ２の電圧値は、大きすぎると正常なアドレス放電を実施したセルでも放電を起こして電荷を消去してしまう可能性があるため、適切な値とする必要があり、本第１実施例では−５０Ｖ程度が限界であった。また、本第１実施例の効果が現れる負極性のパルスＰ２の最小値は、−３０Ｖ程度であった。
【００４４】
図１９は本発明に係るＰＤＰの駆動方法の第２実施例における駆動波形を示す図である。
上述した図１７に示す第１実施例ではＹ電極（Ｙ２）の電圧が０Ｖであるが、図１８（ａ）および図１８（ｂ）に示されるように、Ｙ電極（Ｙ２）上には正の電荷が存在するため、正常にアドレス放電したセル（ＣＥ２）において、Ｘ電極（Ｘ２）に負の電圧を印加した場合、Ｘ電極（Ｘ２）とＹ電極（Ｙ２）との間で放電を開始して、アドレス放電により形成した壁電荷を消滅させる場合が考えられる。そこで、本第２実施例では、このような壁電荷の消滅を防止するために、Ｙ電極（Ｙ２）に対しても負極性のパルスＰ３を印加するようになっている。なお、大きめの負極性パルスをＸ電極に印加しても正常なアドレス放電を実施したセルへの悪影響を回避して、本発明の効果をより一層引き出すことができた。実験においては、Ｙ電極に印加する負極性のパルス（Ｐ３）の電圧は、アドレス期間中のＹ電極の非選択電位と同等（例えば、−５０Ｖ）とした。
【００４５】
上述した第１および第２の実施例は、アドレス期間では誤放電の発生を防止することはできないが、サスティン期間に入る前に誤放電したセルの壁電荷を消滅させることで、余剰点灯を防ぐことができる。
次に、アドレス期間の余剰点灯そのものを防止する方法に関する実施例について説明する。
【００４６】
前述した図１１〜図１４に示されるように、アドレス放電の巨大化は、常に一定の方向でアドレス放電を行う場合、電荷が一定方向に偏って形成されてしまうために生じる現象であり、特に、図１３および図１４に示されるように、正電荷がアドレス電極側に形成された場合に発生し易い。アドレス電極（Ａ）側には蛍光体１６５があり、サスティン電極（Ｘ電極およびＹ電極）側のＭｇＯ膜（保護膜）と異なって、蛍光体１６５はその材料により様々な形をした数μｍの粒子である。すなわち、蛍光体１６５は、数μｍの粒子が幾重にも重なって１０ミクロン前後の膜となっているため、空洞も至るところに存在し、その表面積の合計はＭｇＯ面に比べて大きなものとなっている。そして、この至るところに空洞が存在する蛍光体１６５に電子やイオン等の荷電粒子が潜り込み付着すると、その荷電粒子は、微弱なリセット放電やサスティン放電の影響等では取り除くことができず、堆積した結果として、巨大な放電を引き起こすことになる。
【００４７】
そこで、上記の荷電粒子を取り除くようにした実施例を次に説明する。
図２０は本発明に係るＰＤＰの駆動方法の第３実施例における駆動波形を示す図である。
図２０と図１６との比較から明らかなように、本第３実施例は、通常の維持放電期間（サスティン期間）が終了した後、Ｙ電極（Ｙ２）に対してスキャンパルスと同等の電圧（例えば、−１５０Ｖ程度）の負極性のパルスＰ５を印加し、アドレス電極（Ａ２）には、アドレスパルスと同等の電圧（例えば、５０Ｖ程度）の正極性のパルスＰ４を印加する。これらの追加パルスＰ４，Ｐ５は、Ｙ電極の正極性のサスティンパルスで放電した後に挿入されるので、Ｘ電極とＹ電極間の放電と共にアドレス電極とＹ電極との間の放電を併発することになり、大きな放電（補助放電）が起きてアドレス電極側に堆積した正電荷を取り去ることが可能となる。
【００４８】
図２１は本発明に係るＰＤＰの駆動方法の第４実施例における駆動波形を示す図である。
図２１と図２０との比較から明らかなように、本第４実施例は、上述した第３実施例に対して、サスティン期間の終了後の追加パルス期間において、Ｘ電極（Ｘ２）に対しても正極性のパルスＰ６を印加するようになっている。これにより、追加パルス期間でより一層大きな放電（補助放電）を引き起こして、アドレス電極側に堆積した電荷をより一層効果的に除去するようになっている。なお、Ｘ電極に加える追加パルスＰ６の電圧としては、例えば、アドレス期間に印加するＸ電極の電圧と同じ電圧（例えば、５０Ｖ程度）とすることができる。
【００４９】
図２２は本発明に係るＰＤＰの駆動方法の第５実施例における駆動波形を示す図である。
上述した図２０の第３実施例および図２１の第４実施例は、アドレス電極（Ａ２）に対して追加パルスＰ４を印加するため、その時のアドレス電極（Ａ２）とＹ電極（Ｙ２）との間の電圧によっては消灯していた全てのセルで放電が生じることがある。
【００５０】
ところで、アドレス電極に印加する追加パルスＰ４をアドレス期間におけるアドレスパルスと同じ電圧（例えば、５０Ｖ程度）とし、且つ、Ｙ電極（Ｙ２）に印加する追加パルスＰ５をスキャンパルスと同じ電圧（例えば、−１５０Ｖ程度）とした場合には、全てのセルで確実に放電が生じる。すなわち、消灯画面（黒表示）であったとしても、全セルで放電するため、黒の輝度が上昇してコントラストを低下させることになる。
【００５１】
そこで、本第５実施例は、図２２に示されるように、アドレス電極（Ａ２）に対する追加パルスＰ４を印加せずに、Ｘ電極（Ｘ２）およびＹ電極（Ｙ２）に対して追加パルスＰ６およびＰ５を印加し、Ｘ電極とＹ電極間でのみ強放電を実施するようになっている。本第５実施例の場合にも、例えば、第４実施例程では無いにしても、追加パルス期間での補助放電により、アドレス電極側に堆積した電荷を除去して異常放電を防止する効果は得られる。
【００５２】
上述した本発明の第３実施例〜第５実施例の駆動方法（追加パルス）は、全てのサブフィールドで実施しても良いが、先に示すようにコントラストの低下を招くため、例えば、１フィールドに１回だけ実施するようにしても効果がある。
以上の説明においては、本発明の適用を主としてＡＬＩＳ方式のＰＤＰ（特に、奇数ラインの表示）を例として説明したが、本発明は、ＡＬＩＳ方式のＰＤＰに限られるものではなく、放電が行われるセルのピッチが短くて隣接（例えば、上下隣接）するセル間で電荷の移動が起こり易いようなＰＤＰに対しても幅広く適用することができる。
【００５３】
図２３は従来のＰＤＰの駆動方法における駆動波形の他の例を示す図であり、図２４を参照して後述する実施例に対応する従来例を示すものである。
図２３に示す従来例において特徴的な点は、リセットのパルス形状にある。すなわち、リセットパルスとして傾きの緩やかなパルスを印加し、全てのセルに渡って書き込み放電を実施し、その後、同様に傾きの緩やかな消去パルスを印加して壁電荷の消去を行う方法である。この特徴は、パルスの傾きが緩やかなので放電強度が非常に小さくて発光量も小さくなり、そのため、全セルで、全てのサブフィールドにおけるリセット（書き込み／消去）放電を実行しても、その輝度は僅かなために暗室コントラストを低下させることが無く、その結果、安定動作と高い表示品質を得ることができる。なお、この駆動技術の詳細は、例えば、日本国特開平１０−１７０８２５号公報に開示されている。
【００５４】
しかしながら、この消去波形は傾きが緩やかなため、放電の規模が小さくなり、そのため、セル内の全てに渡って壁電荷の消去が不十分になるという問題がある。すなわち、Ｘ電極（Ｘ）やＹ電極（Ｙ）、さらには、アドレス電極（Ａ）の真上の蛍光体部分は十分な消去が可能であるとしても、障壁（隔壁）の側面の蛍光体部分等は壁電荷が付着しても十分消去することができず、その結果、アドレス期間において、アドレスパルスが印加されなくとも消去パルスのみで放電を開始してしまうといった課題があった。
【００５５】
図２４は本発明に係るＰＤＰの駆動方法の第６実施例における駆動波形を示す図である。
本第６実施例では、図２４に示されるように、消去パルスの終了時にスキャンパルスと同じ電圧（例えば、−１５０Ｖ程度）の追加パルスＰ７を数マイクロ秒の短時間印加する。これにより、ある程度大規模な放電が生じて壁電荷の中和が行われ、ミスアドレスを回避することができる。
【００５６】
具体的に、例えば、消去パルスの終了時における急峻に印加する追加パルスＰ７の電圧変化分は、例えば、５〜１０Ｖ程度であり、また、追加パルスＰ７を印加する時間としては、例えば、１〜５μｓ程度としても効果が確認された。
上述した消去パルスの終了時に印加する追加パルスＰ７の条件は、セル構造やアドレス期間およびサスティン期間での電圧の加え方等により異なるものであり、それに応じて様々に変化させることができる。
【００５７】
このように、本第６実施例によれば、リセット動作（消去放電）を確実に行わせることにより、アドレス期間において、アドレスパルスが印加されなくとも消去パルスのみで放電を開始するようなミスアドレスを防止することができる。
図２５は本発明に係るＰＤＰの駆動方法の第７実施例における駆動波形を示す図であり、図２６は図２５に示すＰＤＰの駆動方法の動作を説明するための図である。
【００５８】
本第７実施例は、スキャンパルスの印加電圧を−１５０Ｖ程度から１００Ｖ以下（例えば、−８０Ｖ程度）に抑えるために、リセット電圧（Ｖｗ）を高く印加してリセット放電終了時、つまりアドレス期間の開始前にアドレスパルスやスキャンパルスに重畳される壁電荷を残留させる方式での実施例である。
図２６（ａ）はリセット期間終了時の壁電荷の状態を示し、Ｘ電極（Ｘ１，Ｘ２，Ｘ３）側およびアドレス電極（Ａ２）側には正極性の壁電荷を残留させ、Ｙ電極（Ｙ１，Ｙ２，Ｙ３）側には負極性の壁電荷を残留させている。そのため、前述した図５および図６を参照して説明した駆動方式よりも低い電圧でアドレス放電が可能となる。
【００５９】
具体的に、例えば、アドレスパルスの電圧が５０Ｖ、Ｘ電極電圧が１３０Ｖ、Ｙ電極に印加するスキャンパルスの電圧が−８０Ｖであり、アドレス電極とＹ電極間に２００Ｖ以上必要であった印加電圧を１３０Ｖ程度に抑えるようになっている。図２６（ｂ）は電極Ｘ１−Ｙ１および電極Ｘ３−Ｙ３のセルがアドレス放電を実施した後の状態を示し、電極Ｘ２−Ｙ２のセルが消灯（アドレス放電を行わない）状態であれば図２６（ｂ）のようにリセット放電時に形成した壁電荷がそのまま残留してしまう。そして、このまま維持放電に突入すると、消灯セルでも或る程度の壁電荷が存在するため隣接する点灯セルからの種火効果（プライミング効果）で放電を開始してしまう場合があった。
【００６０】
そこで、本第７実施例では、図２５に示されるように、維持放電期間に入る前の追加パルス期間において、アドレス電極にアドレスパルスと同じ電圧（例えば、５０Ｖ）のパルスを印加すると共にＹ電極にスキャンパルスと同じ電圧（例えば、−８０Ｖ）のパルスを印加して、アドレス電極とＹ電極間で放電を実施し、図２６（ｃ）に示すように消灯セルの壁電荷を消去する。この処置によって、図２６（ｄ）に示されるように、維持放電期間において消灯セルが点灯してしまうことを防ぐことができる。
【００６１】
ここで、追加パルス期間としては、例えば、１０〜２０μｓ程度の期間で良い。なお、図２５における追加パルス期間では、Ｘ電極の電圧を０Ｖとしているために、アドレス電極とＹ電極間で放電が起きてもＸ電極間とＹ電極間の壁電荷は少量となる。さらに、追加パルス期間で印加する電圧は、以上のような目的を達成できる値であればアドレスパルスおよびスキャンパルスの電圧と同じでなくとも良いのはもちろんである。
【００６２】
図２７は本発明に係るＰＤＰの駆動方法の第８実施例における駆動波形を示す図である。
上述した図２５の第７実施例では、アドレス期間終了後の消灯セルの壁電荷をアドレス電極とＹ電極間の放電によって処理（低減）したが、本第８実施例では、Ｘ電極とＹ電極間の放電によって処理するようになっている。
【００６３】
すなわち、図２７に示されるように、本第８実施例は、アドレス期間と維持放電期間の間の追加パルス期間において、Ｘ電極に対してアドレス期間のＸ電極の印加電圧よりも高い電圧（例えば、維持放電パルスと同じ電圧：１５０Ｖ）を印加し、Ｙ電極にはスキャンパルスと同じ電圧（例えば、−８０Ｖ）で傾きの緩やかなパルス（例えば、−１Ｖ／μｓｅｃ．の傾きのパルス）を印加する。
【００６４】
この傾きの緩やかなパルス印加による微弱放電によって消灯セルのＸ電極およびＹ電極極間の壁電荷が消滅し、維持放電期間に誤って点灯するのを防止する。ここで、追加パルス期間としては、例えば、８０〜９０μｓ程度の期間となる。また、本第８実施例も上述した第７実施例と同様に、追加パルス期間で印加する電圧は、以上のような目的を達成できる値であれば維持放電パルスおよびスキャンパルスの電圧と同じでなくとも良い。
【００６５】
図２８は本発明に係るＰＤＰの駆動方法の第９実施例における駆動波形を示す図である。
図２５および図２７と図２８との比較から明らかなように、本第９実施例においては、新たに追加パルス期間を設けて消灯セルの壁電荷を専用のパルスで消去するのではなく、維持放電期間において維持放電を行いながら消灯セルの壁電荷を消滅させるようになっている。なお、本第９実施例（図２８）では、維持放電パルスに必要な電圧を１／２ずつＸ電極とＹ電極から交互に印加する形態、すなわち、例えば、Ｘ電極およびＹ電極に対して０Ｖと１６０Ｖを印加するのではなく、８０Ｖと−８０Ｖを印加して駆動する場合を説明している。また、本第９実施例においても、上述した第７および第８実施例と同様に、アドレス放電に必要な印加電圧を低減するための壁電荷を残留させるリセット処理を実施している。
【００６６】
図２８において、期間Ｔ１および期間Ｔ２では、電極Ｘ１−Ｙ１間に正および負の１／２の電圧（−８０Ｖおよび８０Ｖ）を印加して放電を行う。次に、期間Ｔ３において、電極Ｘ２−Ｙ２間のセルが維持放電を行うが、その時、電極Ｘ１の電圧を＋１／２・Ｖｓよりも低いＶ１（例えば、８０Ｖよりも２０〜３０Ｖ程度低い５０〜６０Ｖ）としている。同様に期間Ｔ４，Ｔ５，Ｔ７においても低い電圧としている。
【００６７】
本第９実施例の基本的な考え方は、維持放電期間の初期段階（前処理期間）において、電極Ｘ１−Ｙ１のセルと電極Ｘ２−Ｙ２のセルの放電タイミングを分離して、両者が点灯セルの場合、一方が放電しているときには他方の電圧を低減して影響を受けにくくするものである。また、一方のセルが点灯で他方のセルが消灯の場合には、一方の点灯セルが放電している時に他方の消灯セルの一部を巻き込んで放電させ、それ以降は、消灯セルが点灯してしまうことが無いような状態を作り出すというものである。
【００６８】
以上の様子を図２８の時間軸に沿って説明する。まず、期間Ｔ１および期間Ｔ２は、電極Ｘ１−Ｙ１間のセルの放電を実行するが、電極Ｘ２−Ｙ２間のセルは点灯セルであっても放電を行わずに待機状態とする。この時、アドレス放電直後の放電は小規模であって隣接セルまで拡散しないため、電極Ｘ２およびＹ２に逃げの電圧をつくらなくとも良い。
【００６９】
期間Ｔ３では、電極Ｘ２−Ｙ２間のセルが維持放電を開始するが、この時、電極Ｘ１−Ｙ１間のセルが消灯セルであった場合、Ｘ電極側には、リセット時に形成された正極性の壁電荷が存在する。従って、電極Ｘ１の電圧が高いと、電極Ｘ２に対して電極Ｙ２とそれに隣接する電極Ｘ１が大きな陽極として見えてしまい、電極Ｘ１も巻き込んで放電し、電極Ｘ１にも負電荷（電子）を大量に形成し、それ以降の維持放電パルスで維持放電を引き起こすようになってしまう。なお、図２８では、ＸＹ電極が４本しか記載されていないが、電極Ｙ２の下は電極Ｘ１と同じ動きをする電極Ｘ３が存在する。
【００７０】
そのため、本第９実施例では、電極Ｘ１の電圧を低く（Ｖ１：例えば、５０〜６０Ｖ）設定しており、これにより、電極Ｘ１を巻き込んだ大規模な放電は発生しない。むしろ、適度な負電荷（電子）の飛来によって、電極Ｘ１上の正極性の壁電荷を消滅させる方向に作用する。
次に、期間Ｔ４では、電極Ｘ１−Ｙ１間のセルが３回目の維持放電を行う。その時、電極Ｘ２の電圧をプラス方向に下げ（Ｖ３：例えば、−５０〜−６０Ｖ）て、電極Ｙ１とＸ２間の放電を回避するようになっている。
【００７１】
期間Ｔ５では、電極Ｙ１の電圧を、期間Ｔ７では電極Ｙ２の電圧を下げ（Ｖ２，Ｖ４：例えば、５０〜６０Ｖ）ている。これは、電極Ｙ１またはＹ２のセルが消灯セルであった場合、リセット期間でＹ電極上に形成された負の壁電荷が存在するため、それを消去するためである。具体的に、期間Ｔ５について電極Ｘ１−Ｙ１間のセルが消灯状態にあり、電極Ｙ１上にリセット期間で形成された負の壁電荷が存在する場合、電極Ｙ１の電圧を負の方向に下げる（Ｖ２）ことにより電極Ｘ２−Ｙ１間でも微弱な放電を発生させる。この時、電極Ｙ１側には微弱な正壁電荷が形成されるが、それ以降の放電は開始しないような値となっている。なお、期間Ｔ７の動作に関しても同様である。
【００７２】
以上において、本第９実施例では、電圧Ｖ１〜Ｖ４は電源回路で生成された適切な出力電圧を使用するが、これらの電圧Ｖ１〜Ｖ４は専用の電圧発生回路の出力ではなく、図２８に示すような出力回路をハイインピーダンス状態とすることにより得られる電圧を使用することもできる。
図２９は図２８に示すＰＤＰの駆動方法における電圧発生回路の一構成例を示す図であり、図２８の期間Ｔ３における電圧Ｖ１に注目したものである。
【００７３】
まず、図２８の期間Ｔ２において、スイッチＳＷ１およびＳＷ４をオンしてスイッチＳＷ２およびＳＷ３をオフし、電極Ｘ１に電圧Ｖｓを印加すると共に電極Ｙ１に−Ｖｓを印加して、電極Ｘ１−Ｙ１間のセルに２回目の維持放電を行う。その後、図２８の期間Ｔ２において、スイッチＳＷ１をオフとして電極Ｘ１側の出力回路をハイインピーダンス状態とする。ここで、電極Ｘ１−Ｙ１間のセルには容量Ｃｐが有り、また、スイッチＳＷ１，ＳＷ２にも容量Ｃ１，Ｃ２が存在し、さらに、電極Ｘ１と接地（ＧＮＤ）間にも容量Ｃ５が考えられる。これらの容量Ｃｐ，Ｃ１，Ｃ２，Ｃ３により、電極Ｘ１の電圧（Ｖ１）は、電圧Ｖｓ（例えば、８０Ｖ）よりも所定電圧だけ低い（２０〜３０Ｖ程度低い）電圧となる。なお、他の電圧Ｖ２〜Ｖ４に関しても同様である。すなわち、電圧Ｖ２およびＶ４は、例えば、５０〜６０Ｖ程度とし、また、電圧Ｖ３は、例えば、−５０〜−６０Ｖ程度に設定する。
【００７４】
すなわち、電極Ｘ１に与える電圧Ｖ１を出力するための専用の電源回路を設けることなく、適切な電圧（５０〜６０Ｖ程度）を電圧Ｖ１として電極Ｘ１に与えることができる。なお、パネルの構成等によっては、容量Ｃｐ、Ｃ１，Ｃ２，Ｃ５の大きさが異なるため、例えば、必要に応じて容量Ｃ５の大きさを調整することにより、適切な電圧Ｖ１を電極Ｘ１に印加することが可能となる。
【００７５】
このように、出力回路をハイインピーダンス状態とすることにより、仮にそのハイインピーダンスの電極に電流が多く流れようとする時は電圧が放電を抑止する方向に変動するため、放電成長の抑止効果が得られることになる。
図３０は本発明に係るＰＤＰの駆動方法の第１０実施例における駆動波形を示す図である。なお、図３０は、本発明のさらなる形態も示している。
【００７６】
まず、ＰＤＰの駆動方法の第１０実施例としては、前半アドレス期間が終了した時点でアドレス放電を実施しなかったセルの壁電荷を消去する。具体的に、例えば、アドレス電極を０Ｖに固定し、Ｙ電極に対して電圧もしくはパルス幅がＹスキャンパルスよりも大きなパルス（Ｖ６：例えば、電圧を−１００Ｖとする）を印加する。このパルスＶ６は、そのパルス幅或いは電圧がスキャンパルスよりも大きいためアドレス放電を行わなかったセルでも放電が開始される。その時、Ｘ電極の電圧は略スキャンパルスと同じ値にあるためＸ電極とＹ電極間の壁電荷が大量に形成されることは無く、それ以降点灯することが無い。
【００７７】
ここで、前半アドレス期間と後半アドレス期間の間の中間処理期間において印加するパルス（Ｖ６）は、各サブフィールド毎に印加することができるが、所定数のサブフィールド毎（例えば、フィールド毎）に印加するように構成してもよい。
次に、本発明のさらなる形態としては、後半アドレス期間において、前半のアドレスを行った電極Ｙ１の電圧を０Ｖよりも低く（Ｖ５：例えば、−２０Ｖ）設定するものである。すなわち、前半でアドレス放電を行ったセルのＹ電極上には正極性の壁電荷が存在し、この正極性の壁電荷が後半アドレス期間において隣接セルの放電の影響で消滅しないように電圧を下げている。ただし、電圧Ｖ５を下げ過ぎると、アドレスパルスとの間で放電を開始してしまう可能性があるため、下げ過ぎないようにすることが重要である。
【００７８】
（付記１） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第２の電極と前記第３の電極との間でアドレス放電を実行した後であって該第１および第２の電極に交互に維持パルスを印加して維持放電を行う前に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２） 付記１に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第３の電極側を第１の極性とし、前記第２の電極側を第２の極性として電圧パルスを印加することで選択セルに放電を起こし、
前記第１の電極側を該第２の電極に対して第１の極性とし、少なくとも該第２の電極には第１の極性の壁電荷を形成し、且つ、該第１の電極側には第２の極性の壁電荷を形成するようにアドレス放電を実行し、
前記第３の電極側を第１の極性とし、且つ、該第１の電極側を第２の極性となるような電圧パルスを該第１または第３の電極若しくはその何れにも印加することで、該第３の電極にアドレス放電を引き起こす電圧パルスを印加せずとも放電を開始してしまった放電セルにおいて放電を起こすことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記３） 付記１に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第３の電極に印加する電圧は、アドレス放電を行うためのアドレスパルスと同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００７９】
（付記４） 付記１に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第２の電極に印加する電圧は、前記第１の電極に印加する追加パルスの電圧に対して、電極間の電位差が少なくなるような電圧であることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記５） 付記４に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第２の電極に印加する電圧は、アドレス期間において非選択の前記第２の電極の電圧と同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８０】
（付記６） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第２の電極と前記第３の電極との間でアドレス放電を実行し、
前記第１および第２の電極に交互に維持パルスを印加して維持放電を行った後に、直前に実施していた維持放電以上の規模の補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記７） 付記６に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第３の電極側を第１の極性とし、前記第２の電極側を第２の極性として電圧パルスを印加することで選択セルに放電を起こし、
前記第１の電極側を該第２の電極に対して第１の極性とし、少なくとも該第２の電極には第１の極性の壁電荷を形成し、且つ、該第１の電極側には第２の極性の壁電荷を形成し、
前記第３の電極側を第１の極性とし、且つ、該第２の電極側を第２の極性となるような電圧パルスを該第３または第２の電極若しくはその何れにも印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【００８１】
（付記８） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第３の電極に印加する電圧は、アドレス期間にアドレス放電を実行するために該第３の電極に印加する電圧パルスと同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記９） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第３の電極に印加する電圧は、維持放電期間における前記第２および第３の電極の電位と逆の極性であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８２】
（付記１０） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第２の電極に印加する電圧は、アドレス放電を実行する際に該第２の電極に選択的に印加される電圧と同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記１１） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第１の電極に印加する電圧は、前記第２の電極とは逆極性の電圧であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８３】
（付記１２） 付記１１に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第１の電極に印加する電圧は、アドレス放電を実行する際に該第１の電極に印加する電圧と同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記１３） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を、複数のサブフィールドに対して１回実施することを特徴とするプラズマディスプレイパネルの駆動方法。
【００８４】
（付記１４） 付記１３に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を、１フレームまたは１フィールドに１回実施することを特徴とするプラズマディスプレイパネルの駆動方法。
（付記１５） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成し、スキャンパルスを印加する前記第２の電極に対して傾きの緩やかな消去パルスをリセット時に印加するプラズマディスプレイパネルの駆動方法であって、
前記消去パルスの最終段階で、前記スキャンパルスと同等の電圧になるまでパルス電圧を急峻に変化させることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記１６） 付記１、６および１５のいずれか１項に記載のプラズマディスプレイパネルの駆動方法において、前記第１の電極および前記第２の電極は、交互に平行して配置され、且つ、前記第３の電極は、該第１および第２の電極に直交することを特徴とするプラズマディスプレイパネルの駆動方法。
【００８５】
（付記１７） 複数の第１の電極と、
該各第１の電極と交互に隣接して配置された複数の第２の電極と、
該第１および第２の電極と交わるように配置された複数の第３の電極と、
前記第２の電極と前記第３の電極との間でアドレス放電を実行させる制御回路とを備え、
前記制御回路は、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行わせることを特徴とするプラズマディスプレイパネル。
（付記１８） 複数の第１の電極と、
該各第１の電極と交互に隣接して配置された複数の第２の電極と、
該第１および第２の電極に交わるように配置された複数の第３の電極と、
前記第２の電極と前記第３の電極との間でアドレス放電を実行させる制御回路とを備え、
前記制御回路は、直前に実施していた維持放電以上の規模の補助放電を行わせることを特徴とするプラズマディスプレイパネル。
（付記１９） 付記１７または１８のいずれか１項に記載のプラズマディスプレイパネルにおいて、前記第１の電極および前記第２の電極は、交互に平行して配置され、且つ、前記第３の電極は、該第１および第２の電極に直交することを特徴とするプラズマディスプレイパネル。
【００８６】
（付記２０） 付記１に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第２の電極と前記第３の電極との間にアドレス放電を実行する際に印加した電圧パルスと同じ極性の電圧パルスを印加し、アドレス放電を行わずに維持放電を意図しない表示セルにおける壁電荷を減少させるさらなる補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２１） 付記２０に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第１の電極と前記第２の電極との間にアドレス放電を実行する際に印加した電圧パルスと同じ極性で、且つ、前記第１の電極と前記第２の電極との間の電圧が最終的にアドレス時における前記第１の電極と前記第２の電極との間の電圧以上になる電圧波形を印加し、アドレス放電を行わずに維持放電を意図しない表示セルにおける壁電荷を減少させるさらなる補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
【００８７】
（付記２２） 付記２１に記載のプラズマディスプレイパネルの駆動方法において、
前記さらなる補助放電を行うための前記第１の電極と前記第２の電極との間に印加する電圧波形は、傾きの緩やかな電圧波形であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８８】
（付記２３） 付記１に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第２の電極は、奇数電極群および偶数電極群に時間的に分かれて駆動され、該奇数電極群または該偶数電極群の何れか一方のアドレス期間が終了した後において、
前記第２の電極にアドレス放電を実行する際に印加した電圧パルスと同じ極性で、且つ、スキャンパルスの電圧以上のパルスを印加し、アドレス放電を行わずに維持放電を意図しない表示セルにおける壁電荷を減少させるさらなる補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２４） 付記２３に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記さらなる補助放電を実施する前記第２の電極と表示ラインを形成する前記第１の電極との間の電圧は、前記補助放電を実行する前記第２の電極に印加した電圧と同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８９】
（付記２５） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第２の電極は、奇数電極群および偶数電極群に時間的に分かれて駆動され、該奇数電極群または該偶数電極群の何れか一方のアドレス期間が終了した後の後半アドレス期間において、
アドレス処理を終了した何れかの前記第２の電極の電圧を、アドレスを実行中における当該第２の電極の非選択電圧よりも低くすることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２６） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第１の電極および前記第２の電極は、奇数電極群および偶数電極群に分離され、該隣接する奇数電極群間および該隣接する偶数電極群間で表示セルを構成し、或いは、該隣接する奇数電極群と偶数電極群との間で表示セルを構成し、さらに、
維持放電期間における初期の複数回の放電を、前記各奇数電極または前記各偶数電極で時間的に分離して実行し、
維持放電を実行しない側における前記第１の電極および前記第２の電極の電圧の一方もしくは両方の電圧を低く設定することを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２７） 付記２６に記載のプラズマディスプレイパネルの駆動方法において、さらに、
放電を実行しない電極は、当該電極の駆動回路をハイインピーダンス状態とすることで、該放電を実行しない電極に対する印加電圧を低く設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【００９０】
【発明の効果】
以上、詳述したように、本発明によれば、ＰＤＰの表示パネル上における偏った電荷の蓄積を無くして異常放電を防止することができる。さらに、本発明によれば、アドレス期間において、消去パルスのみで放電を開始するようなミスアドレスを防止することができる。
【図面の簡単な説明】
【図１】本発明が適用されるＡＬＩＳ方式のプラズマディスプレイパネル（ＰＤＰ）を従来のプラズマディスプレイパネルと比較して示す図である。
【図２】ＡＬＩＳ方式のＰＤＰの表示方法を説明するための図である。
【図３】ＡＬＩＳ方式のＰＤＰの動作原理を説明するための図である。
【図４】ＡＬＩＳ方式のＰＤＰの表示シーケンスの一例を示す図である。
【図５】ＡＬＩＳ方式の駆動波形の一例を示す図（その１：奇数フィールド）である。
【図６】ＡＬＩＳ方式の駆動波形の一例を示す図（その２：偶数フィールド）である。
【図７】本発明が適用されるＡＬＩＳ方式のＰＤＰの一例を示すブロック回路図である。
【図８】ＡＬＩＳ方式のＰＤＰにおけるパネル構造の一例を示す図である。
【図９】片フィールド（奇数フィールド）により固定表示を行っている様子を示す図である。
【図１０】図９に示す片フィールドだけによる固定表示の点灯シーケンスの一例を示す図である。
【図１１】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その１）である。
【図１２】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その２）である。
【図１３】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その３）である。
【図１４】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その４）である。
【図１５】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その５）である。
【図１６】従来のＰＤＰの駆動方法における駆動波形の一例を示す図である。
【図１７】本発明に係るプラズマディスプレイパネル（ＰＤＰ）の駆動方法の第１実施例における駆動波形を示す図である。
【図１８】図１７に示すＰＤＰの駆動方法の動作を説明するための図である。
【図１９】本発明に係るＰＤＰの駆動方法の第２実施例における駆動波形を示す図である。
【図２０】本発明に係るＰＤＰの駆動方法の第３実施例における駆動波形を示す図である。
【図２１】本発明に係るＰＤＰの駆動方法の第４実施例における駆動波形を示す図である。
【図２２】本発明に係るＰＤＰの駆動方法の第５実施例における駆動波形を示す図である。
【図２３】従来のＰＤＰの駆動方法における駆動波形の他の例を示す図である。
【図２４】本発明に係るＰＤＰの駆動方法の第６実施例における駆動波形を示す図である。
【図２５】本発明に係るＰＤＰの駆動方法の第７実施例における駆動波形を示す図である。
【図２６】図２５に示すＰＤＰの駆動方法の動作を説明するための図である。
【図２７】本発明に係るＰＤＰの駆動方法の第８実施例における駆動波形を示す図である。
【図２８】本発明に係るＰＤＰの駆動方法の第９実施例における駆動波形を示す図である。
【図２９】図２８に示すＰＤＰの駆動方法における電圧発生回路の一構成例を示す図である。
【図３０】本発明に係るＰＤＰの駆動方法の第１０実施例における駆動波形を示す図である。
【符号の説明】
１０１…制御回路
１０４…アドレス回路（アドレスドライバ）
１０５…走査回路（スキャンドライバ）
１０６…表示パネル（ＰＤＰ）
１２１…奇数Ｘ電極用サスティン回路（ＰＸ１）
１２２…偶数Ｘ電極用サスティン回路（ＰＸ２）
１３１…奇数Ｙ電極用サスティン回路（ＰＹ１）
１３２…偶数Ｙ電極用サスティン回路（ＰＹ２）
１６１…前面ガラス基板
１６２…後面ガラス基板
１６５；１６５１，１６５２，１６５３…蛍光体
１６３１，１６３２，１６３３…透明電極
１６４１，１６４２，１６４３…金属電極
１６５０…隔壁
Ａ１，Ａ２，Ａ３…アドレス電極
ＣＬＫ…クロック
ＤＡＴＡ…表示データ
ＨＳＹＮＣ…水平同期信号
ＶＳＹＮＣ…垂直同期信号
Ｘ１，Ｘ２，Ｘ３，Ｘ４…Ｘ電極
Ｙ１，Ｙ２，Ｙ３，Ｙ４…Ｙ電極
【発明の属する技術分野】
本発明はプラズマディスプレイパネルの駆動技術に関し、特に、ＡＬＩＳ方式のプラズマディスプレイパネルおよびその駆動方法に関する。
近年、高精細化および高い開口率が得られるプラズマディスプレイパネル（ＰＤＰ）としてＡＬＩＳ方式（Ａｌｔｅｒｎａｔｅ Ｌｉｇｈｔｉｎｇ ｏｆ Ｓｕｒｆａｃｅｓ Ｍｅｔｈｏｄ）のＰＤＰが提供されている。このようなＡＬＩＳ方式のＰＤＰにおいて、例えば、フリッカを避けるために片方のフィールドだけを繰り返して文字等の情報表示を行う場合があるが、このような場合には、表示パネルに電荷が偏って蓄積して異常放電が発生する危険がある。そこで、このような異常放電を防止することができるＰＤＰの駆動技術の提供が要望されている。
【０００２】
【従来の技術】
図１は本発明が適用されるＡＬＩＳ方式のプラズマディスプレイパネル（ＰＤＰ）を従来のプラズマディスプレイパネルと比較して示す図であり、図１（ａ）は従来のＰＤＰ（例えば、ＶＧＡ：表示ラインが４８０本）を示し、図１（ｂ）はＡＬＩＳ方式のＰＤＰ（例えば、表示ラインが１０２４本）を示している。
【０００３】
図１（ａ）に示されるように、従来のＰＤＰは、２本の表示電極を平行に配置し、この電極間で表示放電を行うため、表示ライン数の２倍の表示電極（維持電極またはサスティン電極とも呼ぶ）が必要であり、例えば、表示ラインが４８０本（ＶＧＡ）の場合には、４８０×２＝９６０本の表示電極が必要であった。
一方、ＡＬＩＳ方式のＰＤＰは、例えば、日本国特許掲載公報第２８０１８９３号（特開平９−１６０５２５号公報）に開示され、図１（ｂ）に示されるように、隣接する全ての電極間で放電を発生させて表示を行うため、表示ライン数＋１本、例えば、表示ラインが１０２４本の場合には、１０２４＋１＝１０２５本の表示電極で済むことになる。
【０００４】
すなわち、ＡＬＩＳ方式のＰＤＰでは、従来と同等の電極数で２倍の精細度を実現することができ、さらに、放電空間を無駄なく使用すると共に、電極等による遮光を最小に留めることによって、高い開口率が可能となり、高輝度を実現することができる。
図２はＡＬＩＳ方式のＰＤＰの表示方法を説明するための図であり、文字『Ａ』を表示する場合の例を示すものである。図２において、Ｘ電極Ｘ１，Ｘ２，…およびＹ電極Ｙ１，Ｙ２，…は表示電極（サスティン電極）であり、また、Ａ１，Ａ２，…はアドレス電極である。
【０００５】
図２に示されるように、ＡＬＩＳ方式の表示方法は、画像の表示を奇数ラインと偶数ラインに時間的に分割し、例えば、Ｘ電極（Ｘ１，Ｘ２，…）とその下のＹ電極（Ｙ１，Ｙ２，…）との間の放電による奇数ライン（表示ライン＜１＞，＜３＞，＜５＞，…）の表示、および、Ｙ電極（Ｙ１，Ｙ２，…）とその下のＸ電極（Ｘ２，Ｘ３，…）との間の放電による偶数ライン（表示ライン＜２＞，＜４＞，＜６＞，…）の表示を合成して全体画像を表示するもので、例えば、ブラウン管のインタレース走査に似たものとなっている。
【０００６】
図３はＡＬＩＳ方式のＰＤＰの動作原理を説明するための図であり、図３（ａ）は奇数ラインの放電（表示）時の動作を示し、また、図３（ｂ）は偶数ラインの放電（表示）時の動作を示している。
図３（ａ）に示されるように、奇数の表示ライン（表示ライン＜１＞，＜３＞，…）で安定に放電を起こすために、例えば、奇数のＸ電極Ｘ１，Ｘ３，…を接地（例えば、０ボルト）して奇数のＹ電極Ｙ１，（Ｙ３），…に対して電圧Ｖｓを与え、且つ、偶数のＸ電極Ｘ２，（Ｘ４），…に対して電圧Ｖｓを与えて偶数のＹ電極Ｙ２，（Ｙ４），…を接地する。これにより、奇数の表示ライン＜１＞，＜３＞，…に放電を発生させ、偶数の表示ライン＜２＞，＜４＞，…には放電を発生させないようにする。すなわち、第１番目の表示ライン＜１＞では、接地された第１番目のＸ電極Ｘ１と電圧Ｖｓが印加された第１番目のＹ電極Ｙ１との間の電圧（Ｖｓ）により放電が生じ、また、第３番目の表示ライン＜３＞でも、電圧Ｖｓが印加された第２番目のＸ電極Ｘ２と接地された第２番目のＹ電極Ｙ２との間の電圧（Ｖｓ）により放電が生じる。このとき、第２番目の表示ライン＜２＞では、電圧Ｖｓが印加された第１番目のＹ電極Ｙ１と電圧Ｖｓが印加された第２番目のＸ電極Ｘ２とにより電位差が生じないので放電は起こらず、また、第４番目の表示ライン＜４＞でも、接地された第２番目のＹ電極Ｙ２と接地された第３番目のＸ電極Ｘ３とにより電位差が生じないので放電は起こらない。
【０００７】
一方、図３（ｂ）に示されるように、偶数の表示ライン（表示ライン＜２＞，＜４＞，…）で安定に放電を起こすために、例えば、奇数のＸ電極Ｘ１，Ｘ３，…および奇数のＹ電極Ｙ１，（Ｙ３），…に対して電圧Ｖｓを与え、且つ、偶数のＸ電極Ｘ２，（Ｘ４），…および偶数のＹ電極Ｙ２，（Ｙ４），…を接地する。これにより、偶数の表示ライン＜２＞，＜４＞，…に放電を発生させ、奇数の表示ライン＜１＞，＜３＞，…には放電を発生させないようにする。すなわち、第２番目の表示ライン＜２＞では、電圧Ｖｓが印加された第１番目のＹ電極Ｙ１と接地された第２番目のＸ電極Ｘ２との間の電圧（Ｖｓ）により放電が生じ、また、第４番目の表示ライン＜４＞でも、接地された第２番目のＹ電極Ｙ２と電圧Ｖｓが印加された第３番目のＸ電極Ｘ３との間の電圧（Ｖｓ）により放電が生じる。このとき、第１番目の表示ライン＜１＞では、電圧Ｖｓが印加された第１番目のＸ電極Ｘ１と電圧Ｖｓが印加された第１番目のＹ電極Ｙ１とにより電位差が生じないので放電は起こらず、また、第３番目の表示ライン＜３＞でも、接地された第２番目のＸ電極Ｘ２と接地された第２番目のＹ電極Ｙ２とにより電位差が生じないので放電は起こらない。
【０００８】
上記の図３（ａ）に示す奇数ラインの放電および図３（ｂ）に示す偶数ラインの放電を交互に繰り返すことにより、奇数ラインの放電および偶数ラインの放電が合成され全体画像が表示されることになる。
図４はＡＬＩＳ方式のＰＤＰの表示シーケンスの一例を示す図である。
前述したように、ＡＬＩＳ方式のＰＤＰにおいては、全画面の表示は、奇数ラインの表示（放電）と偶数ラインの表示に分けて行われるため、図４に示されるように、１フレームは、奇数フィールドと偶数フィールドに分けられる。これらの奇数および偶数フィールドは、それぞれ、さらに複数（ｎ個）のサブフィールド（１ＳＦ〜ｎＳＦ）に分割される。ここで、各フィールドを複数のサブフィールドに分割するのは階調表示を行うために必要であるが、通常、５０〜３００程度の階調を実現するために８〜１２個程度のサブフィールド（ＳＦ）に分割される。
【０００９】
各サブフィールド（１ＳＦ〜ｎＳＦ）は、放電セルの状態を初期化するためのリセット期間（図４では省略：アドレス期間の前にある）、表示データに応じて点灯セルへの書き込みを行うためのアドレス期間、および、アドレス期間で選択されたセルによる表示を行うための表示期間（サスティン期間）に分割される。なお、表示期間では繰り返し放電（維持放電）が行われるが、その回数によって、各サブフィールドの輝度の重みが決定される。
【００１０】
図５はＡＬＩＳ方式の駆動波形の一例を示す図（その１：奇数フィールド）であり、図６はＡＬＩＳ方式の駆動波形の一例を示す図（その２：偶数フィールド）であり、それぞれ１サブフィールドの駆動波形を示すものである。
図５に示されるように、奇数フィールドにおける１サブフィールドの駆動波形において、リセット期間は、全ての隣接するＸ電極Ｘ１，Ｘ２，…とＹ電極Ｙ１，Ｙ２，…との間に電圧パルスを印加して初期化放電（リセット放電）を行い、また、アドレス期間は、Ｙ電極Ｙ１，Ｙ２，…に対して順次選択パルス（スキャンパルス）を印加し、選択セルに対応するアドレス電極（Ａ１，Ａ２，…）にアドレスパルスを印加して書き込み放電（アドレス放電）を実行する。これらリセット放電および書き込み放電を全ての画面に渡って実行した後、サスティンパルスをＸ電極とＹ電極に交互に印加してサスティン放電（維持放電）を行う。図５は、奇数ライン（奇数の表示ライン＜１＞，＜３＞，…）の表示を行う奇数フィールドの駆動波形を示しており、奇数の表示ラインにのみアドレス放電およびサスティン放電が生じるような工夫がなされている。
【００１１】
図６は、偶数ライン（偶数の表示ライン＜２＞，＜４＞，…）の表示を行う偶数フィールドの駆動波形を示しており、図５に示す奇数フィールドにおける駆動波形に対応している。なお、図６では、偶数の表示ラインにのみアドレス放電およびサスティン放電が生じるような工夫がなされている。
図７は本発明が適用されるＡＬＩＳ方式のＰＤＰ（ＰＤＰ装置）の一例を示すブロック回路図である。図７において、参照符号１０１は制御回路、１２１は奇数Ｘ電極用サスティン回路（ＰＸ１）、１２２は偶数Ｘ電極用サスティン回路（ＰＸ２）、１３１は奇数Ｙ電極用サスティン回路（ＰＹ１）、１３２は偶数Ｙ電極用サスティン回路（ＰＹ２）、１０４はアドレス回路（アドレスドライバ）、１０５は走査回路（スキャンドライバ）、そして、１０６は表示パネル（ＰＤＰ）を示している。
【００１２】
制御回路１０１は、外部から供給される表示データＤＡＴＡを表示パネル１０６用のデータに変換してアドレス回路１０４に供給し、さらに、外部から供給されるクロックＣＬＫ、垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣに従って様々な制御信号を発生し、各種回路（１２１，１２２，１３１，１３２，１０４，１０５）を制御する。なお、前述した図５および図６に示すような電圧波形を各電極に印加するために、電源回路（図示しない）から、奇数Ｘ電極用サスティン回路１２１、偶数Ｘ電極用サスティン回路１２２、奇数Ｙ電極用サスティン回路１３１、偶数Ｙ電極用サスティン回路１３２、アドレス回路１０４、および、走査回路１０５に対してそれぞれ所定の電圧が供給される。
【００１３】
図８はＡＬＩＳ方式のＰＤＰにおけるパネル構造の一例を示す図である。表示パネル１０６は、カラーおよびモノクロのいずれの場合もあるが、図８はカラーの表示パネルを示している。
図８に示されるように、前面ガラス基板１６１には、ＩＴ０膜等の透明電極１６３１，１６３２，１６３３，…および銅等の金属電極１６４１，１６４２，１６４３，…により構成されたＸ電極およびＹ電極Ｘ１，Ｙ１，Ｘ２，…が交互に平行に形成されている。ここで、例えば、Ｘ電極Ｘ１において、金属電極１６４１は、透明電極１６３１による電圧低下を低減するために、その透明電極１６３１の長手方向に沿って設けられている。なお、Ｘ電極およびＹ電極Ｘ１，Ｙ１，Ｘ２，…を構成する透明電極１６３１，１６３２，１６３３，…および金属電極１６４１，１６４２，１６４３，…の表面、並びに、前面ガラス基板１６１の内面には、全体に渡って壁電荷保持用の誘電体およびＭｇＯ等の保護膜（図示しない）が設けられている。
【００１４】
後面ガラス基板１６２において、前面ガラス基板１６１のＭｇＯ保護膜と対向する面には、Ｘ電極およびＹ電極Ｘ１，Ｙ１，Ｘ２，…と直交する方向に、アドレス電極Ａ１，Ａ２，Ａ３，…と、これら各アドレス電極を囲む隔壁１６５０が形成されている。そして、隔壁１６５０に囲まれたアドレス電極Ａ１，Ａ２，Ａ３，…上には、放電により生じた紫外線が入射して各色（赤色Ｒ，緑色Ｇ，青色Ｂ）を発する蛍光体１６５１，１６５２，１６５３，…が被着されている。なお、前面ガラス基板１６１のＭｇＯ保護膜（内面）と後面ガラス基板１６２の蛍光体（内面）との間の放電空間には、例えば、Ｎｅ＋Ｘｅ ペニング混合ガスが封入される。
【００１５】
ここで、前面ガラス基板１６１における奇数のＸ電極Ｘ１（Ｘ３，Ｘ５，…）は、図７に示す奇数Ｘ電極用サスティン回路１２１に接続され、偶数のＸ電極Ｘ２（Ｘ４，Ｘ６，…）は、偶数Ｘ電極用サスティン回路１２２に接続され、奇数のＹ電極Ｙ１（Ｙ３，Ｙ５，…）は、走査回路（走査駆動用ＩＣ）１０５を介して奇数Ｙ電極用サスティン回路１３１に接続され、そして、偶数のＹ電極（Ｙ２，Ｙ４，Ｙ６，…）は、走査回路１０５を介して偶数Ｙ電極用サスティン回路１３２に接続され、上述したＡＬＩＳ方式の駆動が行われる。
【００１６】
図９は片フィールド（奇数フィールド）により固定表示を行っている様子を示す図であり、図１０は図９に示す片フィールドだけによる固定表示の点灯シーケンスの一例を示す図である。
前述したように、例えば、ＡＬＩＳ方式のＰＤＰは、図４に示されるように、奇数ラインと偶数ラインを別なフィールドで点灯して駆動している。すなわち、ＡＬＩＳ方式のＰＤＰにおける表示シーケンスは、インタレース表示に類似した表示形態であるため、１ラインの点灯の場合、例えば、３０Ｈｚのフリッカが発生する。通常、映像表示であればブラウン管と同様にさほど問題とはならないが、ＰＤＰを文字等の情報表示に使用する場合には、フリッカが無いほうが好ましく、そのような用途においては、表示するラインを固定し、つまり、常時奇数もしくは偶数のフィールドの繰り返しで表示を行う。
【００１７】
すなわち、ＡＬＩＳ方式のＰＤＰにおいて、解像度は半分でよいがフリッカは避けたいといった要求がある場合（例えば、文字等の情報表示の場合）には、例えば、図１０に示されるように、片方のフィールド（例えば、奇数フィールド）だけを繰り返して表示を行う。この場合、図９からも明らかなように、表示できるライン数は、全ライン数の半分になる。
【００１８】
【発明が解決しようとする課題】
図１１〜図１５はＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図である。図１１〜図１５において、参照符号１６１は前面ガラス基板を示し、１６２は後面ガラス基板を示している。
前述したように、例えば、ＡＬＩＳ方式のＰＤＰにおいて、片方のフィールド（例えば、奇数フィールド）だけを使用して表示（例えば、文字等の情報表示）を行う場合、図１１に示されるように、アドレス放電の向きは常時同じ方向となるため、このような駆動（表示）を繰り返すことにより表示パネル上に図１２（ａ）に示すような電荷の偏りが発生する。
【００１９】
すなわち、図１１はアドレス放電の様子を示すものであるが、例えば、アドレス期間の放電は、後面ガラス基板１６２に設けられたアドレス電極（Ａ）と前面ガラス基板１６１に設けられたＹ電極間の放電をトリガとして、前面ガラス基板１６１のＸ電極とＹ電極との間で放電が発生する。このとき、アドレス電極には、５０〜８０Ｖ程度のパルスを表示データに応じて印加し、また、Ｙ電極には、−１５０Ｖ〜−２００Ｖ程度のスキャンパルスを印加する。これにより、アドレス電極とＹ電極との間の電圧が放電開始電圧を超えて放電が開始する。また、Ｘ電極には、５０〜１００Ｖ程度の電圧を印加しておくことにより、アドレス電極とＹ電極間で発生した放電がＸ電極とＹ電極間に広がり、壁電荷の蓄積によってその放電が収束する。放電によって生じた電子とイオンは、放電空間内の電界によって移動し、電子は陽極であるＸ電極側へ、また、イオンは陰極であるＹ電極側へ移動する。アドレス放電後の維持放電では、逆極性でも放電が行われるが、アドレス時のＸ電極とＹ電極間の電位差である２００Ｖ程度に対してより低い１５０〜１８０Ｖ程度の電圧により維持放電を実施するため、アドレス時に移動した電荷を完全に戻すことはできない。
【００２０】
上記の動作を繰り返すことにより、例えば、電子は、図１２（ａ）における左側（表示パネルの上側）に移動し、また、電子が取り去られた右側（表示パネルの下側）は、イオンが過剰な状態となる。このような現象の詳細は十分解明されていないが、イオンに比べて電子の移動度が大きいことも要因と考えられている。
【００２１】
そして、上記の表示動作が繰り返し行われて堆積した電荷量がある程度以上になると、図１２（ｂ）に示されるように、Ｘ電極とＹ電極の対を越えたかなりの距離で大規模な異常放電が発生することがある。このような異常放電は、その後の正常な動作を阻害したり、大電流により絶縁膜を破壊して回路を損傷することもあり得る。
【００２２】
また、図１３に示されるように、偏りが生じた電荷が、後面ガラス基板１６２のアドレス電極（Ａ）側に蓄積される場合や前面ガラス基板１６１のサスティン電極（Ｘ電極，Ｙ電極）側に蓄積される場合もある。そのような状態は、駆動シーケンス上の時間によっても異なるが、例えば、前述した図５に示す駆動波形の場合、サスティン期間中のアドレス電極は常に０Ｖであるため、サスティン期間終了時点では、アドレス電極側に偏ったプラス電荷が保持される。この場合、次のサブフィールドでアドレス放電を実行（実施）する際に、アドレス電極側の印加電圧に重畳される形で壁電荷が作用するため、アドレス放電が巨大化する場合がある。正常なアドレス放電に比べて、大きな放電の場合には、隣接セルへの書き込みを行ってしまう等の表示異常を引き起こすことにもなる。
【００２３】
さらに、図１４に示されるように、隣接するセルを仕切るための障壁（隔壁）に欠陥があると、異常放電を引き起こす場合がある。図１４において、参照符号１６５は蛍光体（Ｒ１６５１，Ｇ１６５２，Ｂ１６５３）を示し、１６５０は隔壁を示す。また、図１５（ａ）および図１５（ｂ）は、この異常放電が生じる様子を示している。
【００２４】
図１４における中央のセルＣＥ２でアドレス放電を行い、且つ、その両側に隣接するセルＣＥ１，ＣＥ３がオフ状態（つまり、アドレス放電を実施しない）場合、隔壁１６５０に欠陥Ｆがあると、例えば、アドレス放電が行われたセルＣＥ２とその右隣のセルＣＥ３との空間が結合することになって、セルＣＥ２のアドレス放電により生じた電荷が隣接セルＣＥ３へ移動して放電させてしまうことがある。この現象は、例えば、隔壁１６５０の欠陥Ｆが５μｍ程度の隙間であっても起こることがあり、上述したような偏った電荷の蓄積によりアドレス放電が巨大化した場合には、より僅かな隙間であっても隣接セルの放電を引き起こす。なお、前面ガラス基板１６１と後面ガラス基板１６２との空隙は、例えば、１００〜１５０μｍ程度である。
【００２５】
その結果、例えば、図１５（ａ）に示されるような選択セルでの正常なアドレス放電を行った後、さらに、図１５（ｂ）に示されるような隣接セルからの電荷もれによる誤放電が引き続いて生じることになる。ここで、図１５（ａ）は、アドレス電極Ａ２と維持電極（Ｘ電極Ｘ２，Ｙ電極Ｙ２）により構成されるセルＣＥ２を示し、図１５（ｂ）は、アドレス電極Ａ３と維持電極（Ｘ２，Ｙ２）により構成されるセルＣＥ３を示している。
【００２６】
本発明は、上述した従来のプラズマディスプレイパネルの駆動技術が有する課題に鑑み、表示パネル上における偏った電荷の蓄積を無くして異常放電を防止することを目的とする。さらに、本発明は、アドレス期間において、アドレスパルスが印加されなくとも消去パルスのみで放電を開始するようなミスアドレスを防止することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の第１の形態のプラズマディスプレイパネルの駆動方法は、第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成する。さらに、第２の電極と第３の電極との間で行うアドレス放電を、各々の第２の電極毎に表示データに応じて実行した後であって、該第１および第２の電極に交互に維持パルスを印加して維持放電を行う前に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行うようになっている。
【００３０】
本発明の第２の形態のプラズマディスプレイパネルは、複数の第１の電極と、該各第１の電極と交互に隣接して配置された複数の第２の電極と、第１および第２の電極に交わるように配置された複数の第３の電極と、第２の電極と第３の電極との間で行うアドレス放電を、各々の第２の電極毎に表示データに応じて実行させる制御回路とを備える。この制御回路は、アドレス放電を実行した後に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行わせるようになっている。
【００３２】
本発明の第３の形態のプラズマディスプレイパネルは、第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成する。第２の電極は、奇数電極群および偶数電極群に時間的に分かれて駆動され、該奇数電極群または該偶数電極群の何れか一方のアドレスを行う前半アドレス期間と、該奇数電極群または該偶数電極群の何れか他方のアドレスを行う後半アドレス期間とを有し、前半アドレス期間が終了した後の後半アドレス期間において、前半アドレス期間におけるアドレスを終了した何れか一方の電極群の電圧を、後半アドレス期間におけるアドレスを実行中である何れか他方の電極群の非選択電圧よりも低くするようになっている。
【００３３】
本発明の第４の形態のプラズマディスプレイパネルは、第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成する。第１の電極および第２の電極は、奇数電極群および偶数電極群に分離され、該隣接する奇数電極群間および該隣接する偶数電極群間で表示セルを構成し、或いは、該隣接する奇数電極群と偶数電極群との間で表示セルを構成する。さらに、維持放電期間における初期の複数回の放電を、前記各奇数電極または前記各偶数電極で時間的に分離して実行し、維持放電を実行しない側における第１の電極および第２の電極の間の電位差が、維持放電を実行するための電位差よりも小さくなるように、第１および第２の電極の電圧の一方もしくは両方の電圧を設定するようになっている。
【００３４】
すなわち、本発明の第１の形態は、例えば、３電極面放電型のプラズマディスプレイパネルにおいて、第２の電極と第３の電極との間で行うアドレス放電を、各々の第２の電極毎に表示データに応じて実行した後であって、該第１および第２の電極に交互に維持パルスを印加して維持放電を行う前に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させることができるため、誤表示を回避することができる。
【００３５】
本発明の第１および第２の形態によれば、電荷の偏った蓄積による異常放電を回避することができる。
本発明の第３の形態によれば、前半でアドレス放電を行ったセルのＹ電極上には正極性の壁電荷が存在し、この正極性の壁電荷が後半アドレス期間において隣接セルの放電の影響で消滅しないようにすることができる。
【００３６】
本発明の第４の形態によれば、維持放電期間の初期段階（前処理期間）において、各奇数電極または各偶数電極で時間的に分離して実行され、維持放電を実行しない側における第１の電極および第２の電極の間の電位差が、維持放電を実行するための電位差よりも小さくなるように、第１および第２の電極の電圧の一方もしくは両方の電圧が設定される。これにより、奇数電極のセルと偶数電極のセルの放電タイミングを分離して、両者が点灯セルの場合、一方が放電しているときには他方の電圧を低減して影響を受けにくくし、また、一方のセルが点灯で他方のセルが消灯の場合には、一方の点灯セルが放電している時に他方の消灯セルの一部を巻き込んで放電させ、それ以降は、消灯セルが点灯してしまうことが無いような状態を作り出すようになっている。
【００３７】
【発明の実施の形態】
以下、本発明に係るプラズマディスプレイパネル（ＰＤＰ）の駆動方法の各実施例を図面を参照して詳述する。
まず、本発明のＰＤＰの駆動方法の第１実施例における駆動波形を従来のＰＤＰの駆動方法における駆動波形と比較して説明する。
【００３８】
図１６は従来のＰＤＰの駆動方法における駆動波形の一例を示す図であり、図１７は本発明に係るＰＤＰの駆動方法の第１実施例における駆動波形を示す図である。図１６および図１７において、参照符号Ａはアドレス電極（Ａ２）に印加する波形を示し、ＸはＸ電極（Ｘ２）に印加する波形を示し、そして、ＹはＹ電極（Ｙ２）に印加する波形を示している。
【００３９】
図１６と図１７との比較から明らかなように、本第１実施例では、アドレス期間終了後でサスティン放電を開始する前（サスティン期間前）に、アドレス電極（Ａ：Ａ２）およびＸ電極（Ｘ：Ｘ２）に対して追加パルスＰ１，Ｐ２を印加し、誤放電が生じたセルの壁電荷を補助放電によって消滅させるようになっている。
【００４０】
すなわち、図１７に示されるように、本第１実施例では、アドレス期間（アドレス放電期間）とサスティン期間（サスティン放電期間）との間の追加パルス期間において、アドレス電極に対して正極性のパルスＰ１（ここでは、回路の簡素化のためにアドレスパルスと同じ電圧（例えば、５０Ｖ）としている）を印加し、Ｘ電極に負極性のパルス（例えば、−５０Ｖ）を印加する。このようなパルス（追加パルス）を印加することで、誤放電してしまったセルにのみ補助放電を起こすことができる。
【００４１】
図１８は図１７に示すＰＤＰの駆動方法の動作を説明するための図である。ここで、図１８（ａ）は前述した図１５（ａ）の正常なアドレス放電を行った後に図１７に示す追加パルスを印加した直後の状態を示し、図１８（ｂ）は追加パルスの印加による動作を説明するための図である。
図１８（ａ）に示されるように、正常なアドレス放電を行ったセル（ＣＥ２）は、そのアドレス放電によりアドレス電極（Ａ２）側に負の壁電荷が形成されているため、放電を起こすことは無い。一方、前述した図１５（ｂ）に示されるように、隣接セル（ＣＥ２）からの影響でアドレス期間で放電してしまったセル（ＣＥ３）は、その放電時のアドレス電極は非選択電位である０ＶであるためＸ電極（Ｘ２）とＹ電極（Ｙ２）との間で放電しても、比較的電荷を形成していない状態となっている。
【００４２】
そこで、本第１実施例では、図１７および図１８（ｂ）に示されるように、アドレス電極（Ａ２）に対して正極性のパルスＰ１（例えば、５０Ｖ）を印加すると共に、Ｘ電極（Ｘ２）に対して正極性のパルスＰ２（例えば、−５０Ｖ）を印加して、アドレス電極（Ａ２）とＸ電極（Ｘ２）との間で放電を開始する。放電開始後、壁電荷の形成が進むにつれて放電が収束するが、Ｘ電極（Ｘ２）とＹ電極（Ｙ２）との間の電位差が５０Ｖ程度であるため、この放電は正常な維持放電に比べて直ぐに収束し、且つ、形成される壁電荷も微量となる。
【００４３】
そして、この微量の壁電荷では、次に維持パルスが印加されても維持放電を開始することは無いため、消灯状態が実現できる。なお、Ｘ電極に印加する負極性のパルスＰ２の電圧値は、大きすぎると正常なアドレス放電を実施したセルでも放電を起こして電荷を消去してしまう可能性があるため、適切な値とする必要があり、本第１実施例では−５０Ｖ程度が限界であった。また、本第１実施例の効果が現れる負極性のパルスＰ２の最小値は、−３０Ｖ程度であった。
【００４４】
図１９は本発明に係るＰＤＰの駆動方法の第２実施例における駆動波形を示す図である。
上述した図１７に示す第１実施例ではＹ電極（Ｙ２）の電圧が０Ｖであるが、図１８（ａ）および図１８（ｂ）に示されるように、Ｙ電極（Ｙ２）上には正の電荷が存在するため、正常にアドレス放電したセル（ＣＥ２）において、Ｘ電極（Ｘ２）に負の電圧を印加した場合、Ｘ電極（Ｘ２）とＹ電極（Ｙ２）との間で放電を開始して、アドレス放電により形成した壁電荷を消滅させる場合が考えられる。そこで、本第２実施例では、このような壁電荷の消滅を防止するために、Ｙ電極（Ｙ２）に対しても負極性のパルスＰ３を印加するようになっている。なお、大きめの負極性パルスをＸ電極に印加しても正常なアドレス放電を実施したセルへの悪影響を回避して、本発明の効果をより一層引き出すことができた。実験においては、Ｙ電極に印加する負極性のパルス（Ｐ３）の電圧は、アドレス期間中のＹ電極の非選択電位と同等（例えば、−５０Ｖ）とした。
【００４５】
上述した第１および第２の実施例は、アドレス期間では誤放電の発生を防止することはできないが、サスティン期間に入る前に誤放電したセルの壁電荷を消滅させることで、余剰点灯を防ぐことができる。
次に、アドレス期間の余剰点灯そのものを防止する方法に関する実施例について説明する。
【００４６】
前述した図１１〜図１４に示されるように、アドレス放電の巨大化は、常に一定の方向でアドレス放電を行う場合、電荷が一定方向に偏って形成されてしまうために生じる現象であり、特に、図１３および図１４に示されるように、正電荷がアドレス電極側に形成された場合に発生し易い。アドレス電極（Ａ）側には蛍光体１６５があり、サスティン電極（Ｘ電極およびＹ電極）側のＭｇＯ膜（保護膜）と異なって、蛍光体１６５はその材料により様々な形をした数μｍの粒子である。すなわち、蛍光体１６５は、数μｍの粒子が幾重にも重なって１０ミクロン前後の膜となっているため、空洞も至るところに存在し、その表面積の合計はＭｇＯ面に比べて大きなものとなっている。そして、この至るところに空洞が存在する蛍光体１６５に電子やイオン等の荷電粒子が潜り込み付着すると、その荷電粒子は、微弱なリセット放電やサスティン放電の影響等では取り除くことができず、堆積した結果として、巨大な放電を引き起こすことになる。
【００４７】
そこで、上記の荷電粒子を取り除くようにした実施例を次に説明する。
図２０は本発明に係るＰＤＰの駆動方法の第３実施例における駆動波形を示す図である。
図２０と図１６との比較から明らかなように、本第３実施例は、通常の維持放電期間（サスティン期間）が終了した後、Ｙ電極（Ｙ２）に対してスキャンパルスと同等の電圧（例えば、−１５０Ｖ程度）の負極性のパルスＰ５を印加し、アドレス電極（Ａ２）には、アドレスパルスと同等の電圧（例えば、５０Ｖ程度）の正極性のパルスＰ４を印加する。これらの追加パルスＰ４，Ｐ５は、Ｙ電極の正極性のサスティンパルスで放電した後に挿入されるので、Ｘ電極とＹ電極間の放電と共にアドレス電極とＹ電極との間の放電を併発することになり、大きな放電（補助放電）が起きてアドレス電極側に堆積した正電荷を取り去ることが可能となる。
【００４８】
図２１は本発明に係るＰＤＰの駆動方法の第４実施例における駆動波形を示す図である。
図２１と図２０との比較から明らかなように、本第４実施例は、上述した第３実施例に対して、サスティン期間の終了後の追加パルス期間において、Ｘ電極（Ｘ２）に対しても正極性のパルスＰ６を印加するようになっている。これにより、追加パルス期間でより一層大きな放電（補助放電）を引き起こして、アドレス電極側に堆積した電荷をより一層効果的に除去するようになっている。なお、Ｘ電極に加える追加パルスＰ６の電圧としては、例えば、アドレス期間に印加するＸ電極の電圧と同じ電圧（例えば、５０Ｖ程度）とすることができる。
【００４９】
図２２は本発明に係るＰＤＰの駆動方法の第５実施例における駆動波形を示す図である。
上述した図２０の第３実施例および図２１の第４実施例は、アドレス電極（Ａ２）に対して追加パルスＰ４を印加するため、その時のアドレス電極（Ａ２）とＹ電極（Ｙ２）との間の電圧によっては消灯していた全てのセルで放電が生じることがある。
【００５０】
ところで、アドレス電極に印加する追加パルスＰ４をアドレス期間におけるアドレスパルスと同じ電圧（例えば、５０Ｖ程度）とし、且つ、Ｙ電極（Ｙ２）に印加する追加パルスＰ５をスキャンパルスと同じ電圧（例えば、−１５０Ｖ程度）とした場合には、全てのセルで確実に放電が生じる。すなわち、消灯画面（黒表示）であったとしても、全セルで放電するため、黒の輝度が上昇してコントラストを低下させることになる。
【００５１】
そこで、本第５実施例は、図２２に示されるように、アドレス電極（Ａ２）に対する追加パルスＰ４を印加せずに、Ｘ電極（Ｘ２）およびＹ電極（Ｙ２）に対して追加パルスＰ６およびＰ５を印加し、Ｘ電極とＹ電極間でのみ強放電を実施するようになっている。本第５実施例の場合にも、例えば、第４実施例程では無いにしても、追加パルス期間での補助放電により、アドレス電極側に堆積した電荷を除去して異常放電を防止する効果は得られる。
【００５２】
上述した本発明の第３実施例〜第５実施例の駆動方法（追加パルス）は、全てのサブフィールドで実施しても良いが、先に示すようにコントラストの低下を招くため、例えば、１フィールドに１回だけ実施するようにしても効果がある。
以上の説明においては、本発明の適用を主としてＡＬＩＳ方式のＰＤＰ（特に、奇数ラインの表示）を例として説明したが、本発明は、ＡＬＩＳ方式のＰＤＰに限られるものではなく、放電が行われるセルのピッチが短くて隣接（例えば、上下隣接）するセル間で電荷の移動が起こり易いようなＰＤＰに対しても幅広く適用することができる。
【００５３】
図２３は従来のＰＤＰの駆動方法における駆動波形の他の例を示す図であり、図２４を参照して後述する実施例に対応する従来例を示すものである。
図２３に示す従来例において特徴的な点は、リセットのパルス形状にある。すなわち、リセットパルスとして傾きの緩やかなパルスを印加し、全てのセルに渡って書き込み放電を実施し、その後、同様に傾きの緩やかな消去パルスを印加して壁電荷の消去を行う方法である。この特徴は、パルスの傾きが緩やかなので放電強度が非常に小さくて発光量も小さくなり、そのため、全セルで、全てのサブフィールドにおけるリセット（書き込み／消去）放電を実行しても、その輝度は僅かなために暗室コントラストを低下させることが無く、その結果、安定動作と高い表示品質を得ることができる。なお、この駆動技術の詳細は、例えば、日本国特開平１０−１７０８２５号公報に開示されている。
【００５４】
しかしながら、この消去波形は傾きが緩やかなため、放電の規模が小さくなり、そのため、セル内の全てに渡って壁電荷の消去が不十分になるという問題がある。すなわち、Ｘ電極（Ｘ）やＹ電極（Ｙ）、さらには、アドレス電極（Ａ）の真上の蛍光体部分は十分な消去が可能であるとしても、障壁（隔壁）の側面の蛍光体部分等は壁電荷が付着しても十分消去することができず、その結果、アドレス期間において、アドレスパルスが印加されなくとも消去パルスのみで放電を開始してしまうといった課題があった。
【００５５】
図２４は本発明に係るＰＤＰの駆動方法の第６実施例における駆動波形を示す図である。
本第６実施例では、図２４に示されるように、消去パルスの終了時にスキャンパルスと同じ電圧（例えば、−１５０Ｖ程度）の追加パルスＰ７を数マイクロ秒の短時間印加する。これにより、ある程度大規模な放電が生じて壁電荷の中和が行われ、ミスアドレスを回避することができる。
【００５６】
具体的に、例えば、消去パルスの終了時における急峻に印加する追加パルスＰ７の電圧変化分は、例えば、５〜１０Ｖ程度であり、また、追加パルスＰ７を印加する時間としては、例えば、１〜５μｓ程度としても効果が確認された。
上述した消去パルスの終了時に印加する追加パルスＰ７の条件は、セル構造やアドレス期間およびサスティン期間での電圧の加え方等により異なるものであり、それに応じて様々に変化させることができる。
【００５７】
このように、本第６実施例によれば、リセット動作（消去放電）を確実に行わせることにより、アドレス期間において、アドレスパルスが印加されなくとも消去パルスのみで放電を開始するようなミスアドレスを防止することができる。
図２５は本発明に係るＰＤＰの駆動方法の第７実施例における駆動波形を示す図であり、図２６は図２５に示すＰＤＰの駆動方法の動作を説明するための図である。
【００５８】
本第７実施例は、スキャンパルスの印加電圧を−１５０Ｖ程度から１００Ｖ以下（例えば、−８０Ｖ程度）に抑えるために、リセット電圧（Ｖｗ）を高く印加してリセット放電終了時、つまりアドレス期間の開始前にアドレスパルスやスキャンパルスに重畳される壁電荷を残留させる方式での実施例である。
図２６（ａ）はリセット期間終了時の壁電荷の状態を示し、Ｘ電極（Ｘ１，Ｘ２，Ｘ３）側およびアドレス電極（Ａ２）側には正極性の壁電荷を残留させ、Ｙ電極（Ｙ１，Ｙ２，Ｙ３）側には負極性の壁電荷を残留させている。そのため、前述した図５および図６を参照して説明した駆動方式よりも低い電圧でアドレス放電が可能となる。
【００５９】
具体的に、例えば、アドレスパルスの電圧が５０Ｖ、Ｘ電極電圧が１３０Ｖ、Ｙ電極に印加するスキャンパルスの電圧が−８０Ｖであり、アドレス電極とＹ電極間に２００Ｖ以上必要であった印加電圧を１３０Ｖ程度に抑えるようになっている。図２６（ｂ）は電極Ｘ１−Ｙ１および電極Ｘ３−Ｙ３のセルがアドレス放電を実施した後の状態を示し、電極Ｘ２−Ｙ２のセルが消灯（アドレス放電を行わない）状態であれば図２６（ｂ）のようにリセット放電時に形成した壁電荷がそのまま残留してしまう。そして、このまま維持放電に突入すると、消灯セルでも或る程度の壁電荷が存在するため隣接する点灯セルからの種火効果（プライミング効果）で放電を開始してしまう場合があった。
【００６０】
そこで、本第７実施例では、図２５に示されるように、維持放電期間に入る前の追加パルス期間において、アドレス電極にアドレスパルスと同じ電圧（例えば、５０Ｖ）のパルスを印加すると共にＹ電極にスキャンパルスと同じ電圧（例えば、−８０Ｖ）のパルスを印加して、アドレス電極とＹ電極間で放電を実施し、図２６（ｃ）に示すように消灯セルの壁電荷を消去する。この処置によって、図２６（ｄ）に示されるように、維持放電期間において消灯セルが点灯してしまうことを防ぐことができる。
【００６１】
ここで、追加パルス期間としては、例えば、１０〜２０μｓ程度の期間で良い。なお、図２５における追加パルス期間では、Ｘ電極の電圧を０Ｖとしているために、アドレス電極とＹ電極間で放電が起きてもＸ電極間とＹ電極間の壁電荷は少量となる。さらに、追加パルス期間で印加する電圧は、以上のような目的を達成できる値であればアドレスパルスおよびスキャンパルスの電圧と同じでなくとも良いのはもちろんである。
【００６２】
図２７は本発明に係るＰＤＰの駆動方法の第８実施例における駆動波形を示す図である。
上述した図２５の第７実施例では、アドレス期間終了後の消灯セルの壁電荷をアドレス電極とＹ電極間の放電によって処理（低減）したが、本第８実施例では、Ｘ電極とＹ電極間の放電によって処理するようになっている。
【００６３】
すなわち、図２７に示されるように、本第８実施例は、アドレス期間と維持放電期間の間の追加パルス期間において、Ｘ電極に対してアドレス期間のＸ電極の印加電圧よりも高い電圧（例えば、維持放電パルスと同じ電圧：１５０Ｖ）を印加し、Ｙ電極にはスキャンパルスと同じ電圧（例えば、−８０Ｖ）で傾きの緩やかなパルス（例えば、−１Ｖ／μｓｅｃ．の傾きのパルス）を印加する。
【００６４】
この傾きの緩やかなパルス印加による微弱放電によって消灯セルのＸ電極およびＹ電極極間の壁電荷が消滅し、維持放電期間に誤って点灯するのを防止する。ここで、追加パルス期間としては、例えば、８０〜９０μｓ程度の期間となる。また、本第８実施例も上述した第７実施例と同様に、追加パルス期間で印加する電圧は、以上のような目的を達成できる値であれば維持放電パルスおよびスキャンパルスの電圧と同じでなくとも良い。
【００６５】
図２８は本発明に係るＰＤＰの駆動方法の第９実施例における駆動波形を示す図である。
図２５および図２７と図２８との比較から明らかなように、本第９実施例においては、新たに追加パルス期間を設けて消灯セルの壁電荷を専用のパルスで消去するのではなく、維持放電期間において維持放電を行いながら消灯セルの壁電荷を消滅させるようになっている。なお、本第９実施例（図２８）では、維持放電パルスに必要な電圧を１／２ずつＸ電極とＹ電極から交互に印加する形態、すなわち、例えば、Ｘ電極およびＹ電極に対して０Ｖと１６０Ｖを印加するのではなく、８０Ｖと−８０Ｖを印加して駆動する場合を説明している。また、本第９実施例においても、上述した第７および第８実施例と同様に、アドレス放電に必要な印加電圧を低減するための壁電荷を残留させるリセット処理を実施している。
【００６６】
図２８において、期間Ｔ１および期間Ｔ２では、電極Ｘ１−Ｙ１間に正および負の１／２の電圧（−８０Ｖおよび８０Ｖ）を印加して放電を行う。次に、期間Ｔ３において、電極Ｘ２−Ｙ２間のセルが維持放電を行うが、その時、電極Ｘ１の電圧を＋１／２・Ｖｓよりも低いＶ１（例えば、８０Ｖよりも２０〜３０Ｖ程度低い５０〜６０Ｖ）としている。同様に期間Ｔ４，Ｔ５，Ｔ７においても低い電圧としている。
【００６７】
本第９実施例の基本的な考え方は、維持放電期間の初期段階（前処理期間）において、電極Ｘ１−Ｙ１のセルと電極Ｘ２−Ｙ２のセルの放電タイミングを分離して、両者が点灯セルの場合、一方が放電しているときには他方の電圧を低減して影響を受けにくくするものである。また、一方のセルが点灯で他方のセルが消灯の場合には、一方の点灯セルが放電している時に他方の消灯セルの一部を巻き込んで放電させ、それ以降は、消灯セルが点灯してしまうことが無いような状態を作り出すというものである。
【００６８】
以上の様子を図２８の時間軸に沿って説明する。まず、期間Ｔ１および期間Ｔ２は、電極Ｘ１−Ｙ１間のセルの放電を実行するが、電極Ｘ２−Ｙ２間のセルは点灯セルであっても放電を行わずに待機状態とする。この時、アドレス放電直後の放電は小規模であって隣接セルまで拡散しないため、電極Ｘ２およびＹ２に逃げの電圧をつくらなくとも良い。
【００６９】
期間Ｔ３では、電極Ｘ２−Ｙ２間のセルが維持放電を開始するが、この時、電極Ｘ１−Ｙ１間のセルが消灯セルであった場合、Ｘ電極側には、リセット時に形成された正極性の壁電荷が存在する。従って、電極Ｘ１の電圧が高いと、電極Ｘ２に対して電極Ｙ２とそれに隣接する電極Ｘ１が大きな陽極として見えてしまい、電極Ｘ１も巻き込んで放電し、電極Ｘ１にも負電荷（電子）を大量に形成し、それ以降の維持放電パルスで維持放電を引き起こすようになってしまう。なお、図２８では、ＸＹ電極が４本しか記載されていないが、電極Ｙ２の下は電極Ｘ１と同じ動きをする電極Ｘ３が存在する。
【００７０】
そのため、本第９実施例では、電極Ｘ１の電圧を低く（Ｖ１：例えば、５０〜６０Ｖ）設定しており、これにより、電極Ｘ１を巻き込んだ大規模な放電は発生しない。むしろ、適度な負電荷（電子）の飛来によって、電極Ｘ１上の正極性の壁電荷を消滅させる方向に作用する。
次に、期間Ｔ４では、電極Ｘ１−Ｙ１間のセルが３回目の維持放電を行う。その時、電極Ｘ２の電圧をプラス方向に下げ（Ｖ３：例えば、−５０〜−６０Ｖ）て、電極Ｙ１とＸ２間の放電を回避するようになっている。
【００７１】
期間Ｔ５では、電極Ｙ１の電圧を、期間Ｔ７では電極Ｙ２の電圧を下げ（Ｖ２，Ｖ４：例えば、５０〜６０Ｖ）ている。これは、電極Ｙ１またはＹ２のセルが消灯セルであった場合、リセット期間でＹ電極上に形成された負の壁電荷が存在するため、それを消去するためである。具体的に、期間Ｔ５について電極Ｘ１−Ｙ１間のセルが消灯状態にあり、電極Ｙ１上にリセット期間で形成された負の壁電荷が存在する場合、電極Ｙ１の電圧を負の方向に下げる（Ｖ２）ことにより電極Ｘ２−Ｙ１間でも微弱な放電を発生させる。この時、電極Ｙ１側には微弱な正壁電荷が形成されるが、それ以降の放電は開始しないような値となっている。なお、期間Ｔ７の動作に関しても同様である。
【００７２】
以上において、本第９実施例では、電圧Ｖ１〜Ｖ４は電源回路で生成された適切な出力電圧を使用するが、これらの電圧Ｖ１〜Ｖ４は専用の電圧発生回路の出力ではなく、図２８に示すような出力回路をハイインピーダンス状態とすることにより得られる電圧を使用することもできる。
図２９は図２８に示すＰＤＰの駆動方法における電圧発生回路の一構成例を示す図であり、図２８の期間Ｔ３における電圧Ｖ１に注目したものである。
【００７３】
まず、図２８の期間Ｔ２において、スイッチＳＷ１およびＳＷ４をオンしてスイッチＳＷ２およびＳＷ３をオフし、電極Ｘ１に電圧Ｖｓを印加すると共に電極Ｙ１に−Ｖｓを印加して、電極Ｘ１−Ｙ１間のセルに２回目の維持放電を行う。その後、図２８の期間Ｔ２において、スイッチＳＷ１をオフとして電極Ｘ１側の出力回路をハイインピーダンス状態とする。ここで、電極Ｘ１−Ｙ１間のセルには容量Ｃｐが有り、また、スイッチＳＷ１，ＳＷ２にも容量Ｃ１，Ｃ２が存在し、さらに、電極Ｘ１と接地（ＧＮＤ）間にも容量Ｃ５が考えられる。これらの容量Ｃｐ，Ｃ１，Ｃ２，Ｃ３により、電極Ｘ１の電圧（Ｖ１）は、電圧Ｖｓ（例えば、８０Ｖ）よりも所定電圧だけ低い（２０〜３０Ｖ程度低い）電圧となる。なお、他の電圧Ｖ２〜Ｖ４に関しても同様である。すなわち、電圧Ｖ２およびＶ４は、例えば、５０〜６０Ｖ程度とし、また、電圧Ｖ３は、例えば、−５０〜−６０Ｖ程度に設定する。
【００７４】
すなわち、電極Ｘ１に与える電圧Ｖ１を出力するための専用の電源回路を設けることなく、適切な電圧（５０〜６０Ｖ程度）を電圧Ｖ１として電極Ｘ１に与えることができる。なお、パネルの構成等によっては、容量Ｃｐ、Ｃ１，Ｃ２，Ｃ５の大きさが異なるため、例えば、必要に応じて容量Ｃ５の大きさを調整することにより、適切な電圧Ｖ１を電極Ｘ１に印加することが可能となる。
【００７５】
このように、出力回路をハイインピーダンス状態とすることにより、仮にそのハイインピーダンスの電極に電流が多く流れようとする時は電圧が放電を抑止する方向に変動するため、放電成長の抑止効果が得られることになる。
図３０は本発明に係るＰＤＰの駆動方法の第１０実施例における駆動波形を示す図である。なお、図３０は、本発明のさらなる形態も示している。
【００７６】
まず、ＰＤＰの駆動方法の第１０実施例としては、前半アドレス期間が終了した時点でアドレス放電を実施しなかったセルの壁電荷を消去する。具体的に、例えば、アドレス電極を０Ｖに固定し、Ｙ電極に対して電圧もしくはパルス幅がＹスキャンパルスよりも大きなパルス（Ｖ６：例えば、電圧を−１００Ｖとする）を印加する。このパルスＶ６は、そのパルス幅或いは電圧がスキャンパルスよりも大きいためアドレス放電を行わなかったセルでも放電が開始される。その時、Ｘ電極の電圧は略スキャンパルスと同じ値にあるためＸ電極とＹ電極間の壁電荷が大量に形成されることは無く、それ以降点灯することが無い。
【００７７】
ここで、前半アドレス期間と後半アドレス期間の間の中間処理期間において印加するパルス（Ｖ６）は、各サブフィールド毎に印加することができるが、所定数のサブフィールド毎（例えば、フィールド毎）に印加するように構成してもよい。
次に、本発明のさらなる形態としては、後半アドレス期間において、前半のアドレスを行った電極Ｙ１の電圧を０Ｖよりも低く（Ｖ５：例えば、−２０Ｖ）設定するものである。すなわち、前半でアドレス放電を行ったセルのＹ電極上には正極性の壁電荷が存在し、この正極性の壁電荷が後半アドレス期間において隣接セルの放電の影響で消滅しないように電圧を下げている。ただし、電圧Ｖ５を下げ過ぎると、アドレスパルスとの間で放電を開始してしまう可能性があるため、下げ過ぎないようにすることが重要である。
【００７８】
（付記１） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第２の電極と前記第３の電極との間でアドレス放電を実行した後であって該第１および第２の電極に交互に維持パルスを印加して維持放電を行う前に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２） 付記１に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第３の電極側を第１の極性とし、前記第２の電極側を第２の極性として電圧パルスを印加することで選択セルに放電を起こし、
前記第１の電極側を該第２の電極に対して第１の極性とし、少なくとも該第２の電極には第１の極性の壁電荷を形成し、且つ、該第１の電極側には第２の極性の壁電荷を形成するようにアドレス放電を実行し、
前記第３の電極側を第１の極性とし、且つ、該第１の電極側を第２の極性となるような電圧パルスを該第１または第３の電極若しくはその何れにも印加することで、該第３の電極にアドレス放電を引き起こす電圧パルスを印加せずとも放電を開始してしまった放電セルにおいて放電を起こすことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記３） 付記１に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第３の電極に印加する電圧は、アドレス放電を行うためのアドレスパルスと同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００７９】
（付記４） 付記１に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第２の電極に印加する電圧は、前記第１の電極に印加する追加パルスの電圧に対して、電極間の電位差が少なくなるような電圧であることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記５） 付記４に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第２の電極に印加する電圧は、アドレス期間において非選択の前記第２の電極の電圧と同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８０】
（付記６） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第２の電極と前記第３の電極との間でアドレス放電を実行し、
前記第１および第２の電極に交互に維持パルスを印加して維持放電を行った後に、直前に実施していた維持放電以上の規模の補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記７） 付記６に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第３の電極側を第１の極性とし、前記第２の電極側を第２の極性として電圧パルスを印加することで選択セルに放電を起こし、
前記第１の電極側を該第２の電極に対して第１の極性とし、少なくとも該第２の電極には第１の極性の壁電荷を形成し、且つ、該第１の電極側には第２の極性の壁電荷を形成し、
前記第３の電極側を第１の極性とし、且つ、該第２の電極側を第２の極性となるような電圧パルスを該第３または第２の電極若しくはその何れにも印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【００８１】
（付記８） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第３の電極に印加する電圧は、アドレス期間にアドレス放電を実行するために該第３の電極に印加する電圧パルスと同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記９） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第３の電極に印加する電圧は、維持放電期間における前記第２および第３の電極の電位と逆の極性であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８２】
（付記１０） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第２の電極に印加する電圧は、アドレス放電を実行する際に該第２の電極に選択的に印加される電圧と同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記１１） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第１の電極に印加する電圧は、前記第２の電極とは逆極性の電圧であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８３】
（付記１２） 付記１１に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第１の電極に印加する電圧は、アドレス放電を実行する際に該第１の電極に印加する電圧と同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記１３） 付記６に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を、複数のサブフィールドに対して１回実施することを特徴とするプラズマディスプレイパネルの駆動方法。
【００８４】
（付記１４） 付記１３に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を、１フレームまたは１フィールドに１回実施することを特徴とするプラズマディスプレイパネルの駆動方法。
（付記１５） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成し、スキャンパルスを印加する前記第２の電極に対して傾きの緩やかな消去パルスをリセット時に印加するプラズマディスプレイパネルの駆動方法であって、
前記消去パルスの最終段階で、前記スキャンパルスと同等の電圧になるまでパルス電圧を急峻に変化させることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記１６） 付記１、６および１５のいずれか１項に記載のプラズマディスプレイパネルの駆動方法において、前記第１の電極および前記第２の電極は、交互に平行して配置され、且つ、前記第３の電極は、該第１および第２の電極に直交することを特徴とするプラズマディスプレイパネルの駆動方法。
【００８５】
（付記１７） 複数の第１の電極と、
該各第１の電極と交互に隣接して配置された複数の第２の電極と、
該第１および第２の電極と交わるように配置された複数の第３の電極と、
前記第２の電極と前記第３の電極との間でアドレス放電を実行させる制御回路とを備え、
前記制御回路は、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行わせることを特徴とするプラズマディスプレイパネル。
（付記１８） 複数の第１の電極と、
該各第１の電極と交互に隣接して配置された複数の第２の電極と、
該第１および第２の電極に交わるように配置された複数の第３の電極と、
前記第２の電極と前記第３の電極との間でアドレス放電を実行させる制御回路とを備え、
前記制御回路は、直前に実施していた維持放電以上の規模の補助放電を行わせることを特徴とするプラズマディスプレイパネル。
（付記１９） 付記１７または１８のいずれか１項に記載のプラズマディスプレイパネルにおいて、前記第１の電極および前記第２の電極は、交互に平行して配置され、且つ、前記第３の電極は、該第１および第２の電極に直交することを特徴とするプラズマディスプレイパネル。
【００８６】
（付記２０） 付記１に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第２の電極と前記第３の電極との間にアドレス放電を実行する際に印加した電圧パルスと同じ極性の電圧パルスを印加し、アドレス放電を行わずに維持放電を意図しない表示セルにおける壁電荷を減少させるさらなる補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２１） 付記２０に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第１の電極と前記第２の電極との間にアドレス放電を実行する際に印加した電圧パルスと同じ極性で、且つ、前記第１の電極と前記第２の電極との間の電圧が最終的にアドレス時における前記第１の電極と前記第２の電極との間の電圧以上になる電圧波形を印加し、アドレス放電を行わずに維持放電を意図しない表示セルにおける壁電荷を減少させるさらなる補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
【００８７】
（付記２２） 付記２１に記載のプラズマディスプレイパネルの駆動方法において、
前記さらなる補助放電を行うための前記第１の電極と前記第２の電極との間に印加する電圧波形は、傾きの緩やかな電圧波形であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８８】
（付記２３） 付記１に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記第２の電極は、奇数電極群および偶数電極群に時間的に分かれて駆動され、該奇数電極群または該偶数電極群の何れか一方のアドレス期間が終了した後において、
前記第２の電極にアドレス放電を実行する際に印加した電圧パルスと同じ極性で、且つ、スキャンパルスの電圧以上のパルスを印加し、アドレス放電を行わずに維持放電を意図しない表示セルにおける壁電荷を減少させるさらなる補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２４） 付記２３に記載のプラズマディスプレイパネルの駆動方法において、さらに、
前記さらなる補助放電を実施する前記第２の電極と表示ラインを形成する前記第１の電極との間の電圧は、前記補助放電を実行する前記第２の電極に印加した電圧と同等であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８９】
（付記２５） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第２の電極は、奇数電極群および偶数電極群に時間的に分かれて駆動され、該奇数電極群または該偶数電極群の何れか一方のアドレス期間が終了した後の後半アドレス期間において、
アドレス処理を終了した何れかの前記第２の電極の電圧を、アドレスを実行中における当該第２の電極の非選択電圧よりも低くすることを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２６） 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第１の電極および前記第２の電極は、奇数電極群および偶数電極群に分離され、該隣接する奇数電極群間および該隣接する偶数電極群間で表示セルを構成し、或いは、該隣接する奇数電極群と偶数電極群との間で表示セルを構成し、さらに、
維持放電期間における初期の複数回の放電を、前記各奇数電極または前記各偶数電極で時間的に分離して実行し、
維持放電を実行しない側における前記第１の電極および前記第２の電極の電圧の一方もしくは両方の電圧を低く設定することを特徴とするプラズマディスプレイパネルの駆動方法。
（付記２７） 付記２６に記載のプラズマディスプレイパネルの駆動方法において、さらに、
放電を実行しない電極は、当該電極の駆動回路をハイインピーダンス状態とすることで、該放電を実行しない電極に対する印加電圧を低く設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【００９０】
【発明の効果】
以上、詳述したように、本発明によれば、ＰＤＰの表示パネル上における偏った電荷の蓄積を無くして異常放電を防止することができる。さらに、本発明によれば、アドレス期間において、消去パルスのみで放電を開始するようなミスアドレスを防止することができる。
【図面の簡単な説明】
【図１】本発明が適用されるＡＬＩＳ方式のプラズマディスプレイパネル（ＰＤＰ）を従来のプラズマディスプレイパネルと比較して示す図である。
【図２】ＡＬＩＳ方式のＰＤＰの表示方法を説明するための図である。
【図３】ＡＬＩＳ方式のＰＤＰの動作原理を説明するための図である。
【図４】ＡＬＩＳ方式のＰＤＰの表示シーケンスの一例を示す図である。
【図５】ＡＬＩＳ方式の駆動波形の一例を示す図（その１：奇数フィールド）である。
【図６】ＡＬＩＳ方式の駆動波形の一例を示す図（その２：偶数フィールド）である。
【図７】本発明が適用されるＡＬＩＳ方式のＰＤＰの一例を示すブロック回路図である。
【図８】ＡＬＩＳ方式のＰＤＰにおけるパネル構造の一例を示す図である。
【図９】片フィールド（奇数フィールド）により固定表示を行っている様子を示す図である。
【図１０】図９に示す片フィールドだけによる固定表示の点灯シーケンスの一例を示す図である。
【図１１】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その１）である。
【図１２】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その２）である。
【図１３】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その３）である。
【図１４】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その４）である。
【図１５】ＡＬＩＳ方式のＰＤＰにおける固定表示の課題を説明するための図（その５）である。
【図１６】従来のＰＤＰの駆動方法における駆動波形の一例を示す図である。
【図１７】本発明に係るプラズマディスプレイパネル（ＰＤＰ）の駆動方法の第１実施例における駆動波形を示す図である。
【図１８】図１７に示すＰＤＰの駆動方法の動作を説明するための図である。
【図１９】本発明に係るＰＤＰの駆動方法の第２実施例における駆動波形を示す図である。
【図２０】本発明に係るＰＤＰの駆動方法の第３実施例における駆動波形を示す図である。
【図２１】本発明に係るＰＤＰの駆動方法の第４実施例における駆動波形を示す図である。
【図２２】本発明に係るＰＤＰの駆動方法の第５実施例における駆動波形を示す図である。
【図２３】従来のＰＤＰの駆動方法における駆動波形の他の例を示す図である。
【図２４】本発明に係るＰＤＰの駆動方法の第６実施例における駆動波形を示す図である。
【図２５】本発明に係るＰＤＰの駆動方法の第７実施例における駆動波形を示す図である。
【図２６】図２５に示すＰＤＰの駆動方法の動作を説明するための図である。
【図２７】本発明に係るＰＤＰの駆動方法の第８実施例における駆動波形を示す図である。
【図２８】本発明に係るＰＤＰの駆動方法の第９実施例における駆動波形を示す図である。
【図２９】図２８に示すＰＤＰの駆動方法における電圧発生回路の一構成例を示す図である。
【図３０】本発明に係るＰＤＰの駆動方法の第１０実施例における駆動波形を示す図である。
【符号の説明】
１０１…制御回路
１０４…アドレス回路（アドレスドライバ）
１０５…走査回路（スキャンドライバ）
１０６…表示パネル（ＰＤＰ）
１２１…奇数Ｘ電極用サスティン回路（ＰＸ１）
１２２…偶数Ｘ電極用サスティン回路（ＰＸ２）
１３１…奇数Ｙ電極用サスティン回路（ＰＹ１）
１３２…偶数Ｙ電極用サスティン回路（ＰＹ２）
１６１…前面ガラス基板
１６２…後面ガラス基板
１６５；１６５１，１６５２，１６５３…蛍光体
１６３１，１６３２，１６３３…透明電極
１６４１，１６４２，１６４３…金属電極
１６５０…隔壁
Ａ１，Ａ２，Ａ３…アドレス電極
ＣＬＫ…クロック
ＤＡＴＡ…表示データ
ＨＳＹＮＣ…水平同期信号
ＶＳＹＮＣ…垂直同期信号
Ｘ１，Ｘ２，Ｘ３，Ｘ４…Ｘ電極
Ｙ１，Ｙ２，Ｙ３，Ｙ４…Ｙ電極
Claims (7)
- 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第２の電極と前記第３の電極との間で行うアドレス放電を、各々の前記第２の電極毎に表示データに応じて実行した後であって、該第１および第２の電極に交互に維持パルスを印加して維持放電を行う前に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。 - 請求項１に記載のプラズマディスプレイパネルの駆動方法において、
前記第３の電極側を第１の極性とし、前記第２の電極側を第２の極性として電圧パルスを印加することで選択セルに放電を起こし、さらに、
前記第１の電極側を該第２の電極に対して第１の極性とし、少なくとも該第２の電極には第１の極性の壁電荷を形成し、且つ、該第１の電極側には第２の極性の壁電荷を形成するように前記アドレス放電を実行し、
前記第３の電極側を第１の極性とし、且つ、該第１の電極側を第２の極性となるような電圧パルスを該第１または第３の電極若しくはその何れにも印加することで、前記補助放電を実行することを特徴とするプラズマディスプレイパネルの駆動方法。 - 複数の第１の電極と、
該各第１の電極と交互に隣接して配置された複数の第２の電極と、
該第１および第２の電極に交わるように配置された複数の第３の電極と、
前記第２の電極と前記第３の電極との間で行うアドレス放電を、各々の前記第２の電極毎に表示データに応じて実行させる制御回路とを備え、
前記制御回路は、前記アドレス放電を実行した後に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行わせることを特徴とするプラズマディスプレイパネル。 - 請求項１に記載のプラズマディスプレイパネルの駆動方法において、
前記第２の電極と前記第３の電極との間に、前記アドレス放電を実行する際に印加した電圧パルスと同じ極性の電圧パルスを印加し、前記補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。 - 請求項１に記載のプラズマディスプレイパネルの駆動方法において、
前記第２の電極は、奇数電極群および偶数電極群に時間的に分かれて駆動され、該奇数電極群または該偶数電極群の何れか一方のアドレスが終了した後において、
前記第２の電極に、前記アドレス放電を実行する際に印加した電圧パルスと同じ極性で、且つ、スキャンパルスの電圧以上のパルスを印加し、前記補助放電を行うことを特徴とするプラズマディスプレイパネルの駆動方法。 - 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第２の電極は、奇数電極群および偶数電極群に時間的に分かれて駆動され、該奇数電極群または該偶数電極群の何れか一方のアドレスを行う前半アドレス期間と、該奇数電極群または該偶数電極群の何れか他方のアドレスを行う後半アドレス期間とを有し、前記前半アドレス期間が終了した後の後半アドレス期間において、
前記前半アドレス期間におけるアドレスを終了した前記何れか一方の電極群の電圧を、前記後半アドレス期間におけるアドレスを実行中である前記何れか他方の電極群の非選択電圧よりも低くすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 第１の電極および第２の電極を交互に隣接させて複数配置し、該第１および第２の電極に交わるように第３の電極を形成したプラズマディスプレイパネルの駆動方法であって、
前記第１の電極および前記第２の電極は、奇数電極群および偶数電極群に分離され、該 隣接する奇数電極群間および該隣接する偶数電極群間で表示セルを構成し、或いは、該隣接する奇数電極群と偶数電極群との間で表示セルを構成し、さらに、
維持放電期間における初期の複数回の放電を、前記各奇数電極または前記各偶数電極で時間的に分離して実行し、
維持放電を実行しない側における前記第１の電極および前記第２の電極の間の電位差が、維持放電を実行するための電位差よりも小さくなるように、前記第１および前記第２の電極の電圧の一方もしくは両方の電圧を設定することを特徴とするプラズマディスプレイパネルの駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001107624A JP3630640B2 (ja) | 2000-06-22 | 2001-04-05 | プラズマディスプレイパネルおよびその駆動方法 |
| US09/998,897 US7006060B2 (en) | 2000-06-22 | 2001-12-03 | Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000188256 | 2000-06-22 | ||
| JP2000-188256 | 2000-06-22 | ||
| JP2001107624A JP3630640B2 (ja) | 2000-06-22 | 2001-04-05 | プラズマディスプレイパネルおよびその駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004227015A Division JP4099466B2 (ja) | 2000-06-22 | 2004-08-03 | プラズマディスプレイパネルおよびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002082648A JP2002082648A (ja) | 2002-03-22 |
| JP3630640B2 true JP3630640B2 (ja) | 2005-03-16 |
Family
ID=26594485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001107624A Expired - Fee Related JP3630640B2 (ja) | 2000-06-22 | 2001-04-05 | プラズマディスプレイパネルおよびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630640B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003330411A (ja) | 2002-05-03 | 2003-11-19 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法及び装置 |
| JP4617052B2 (ja) * | 2002-07-22 | 2011-01-19 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP2004191530A (ja) * | 2002-12-10 | 2004-07-08 | Nec Plasma Display Corp | プラズマディスプレイパネルの駆動方法 |
| JP4496703B2 (ja) * | 2002-12-19 | 2010-07-07 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法 |
| KR100490631B1 (ko) | 2003-05-14 | 2005-05-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이의 구동방법 |
| KR100537624B1 (ko) * | 2004-06-30 | 2005-12-19 | 삼성에스디아이 주식회사 | 4-전극 방전 디스플레이 패널 구동 방법 |
| JP4956911B2 (ja) * | 2005-04-26 | 2012-06-20 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法 |
| KR100793101B1 (ko) * | 2006-01-04 | 2008-01-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100739596B1 (ko) | 2006-03-13 | 2007-07-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 장치 |
| EP2085957B1 (en) | 2006-11-14 | 2011-10-05 | Panasonic Corporation | Plasma display panel drive method and plasma display device |
| WO2009081448A1 (ja) * | 2007-12-20 | 2009-07-02 | Hitachi, Ltd. | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
-
2001
- 2001-04-05 JP JP2001107624A patent/JP3630640B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002082648A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100807488B1 (ko) | 플라즈마 디스플레이 장치의 구동 방법 | |
| KR20040007711A (ko) | 플라즈마 디스플레이 장치 및 그 구동방법 | |
| KR100346810B1 (ko) | 플라즈마 디스플레이 패널 구동방법 및 구동장치 | |
| JP2001184021A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002215085A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP3630640B2 (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| US7006060B2 (en) | Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio | |
| US20080316147A1 (en) | Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated | |
| JP4332585B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4223541B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4099466B2 (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| KR100647689B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2006258924A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| KR20010046350A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR19980046358A (ko) | 플라즈마 디스플레이 패널 구조 및 그 구동방법 | |
| JP2004013168A (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP2007133291A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3259713B2 (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| KR100488158B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2006031040A (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| US20060244683A1 (en) | Method of driving plasma display panel | |
| JP2001013918A (ja) | 放電式表示パネルの駆動方法と表示装置 | |
| JP2008015058A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040803 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |