KR100722612B1 - 플라즈마 디스플레이 패널의 제조 방법 - Google Patents

플라즈마 디스플레이 패널의 제조 방법 Download PDF

Info

Publication number
KR100722612B1
KR100722612B1 KR1020057008821A KR20057008821A KR100722612B1 KR 100722612 B1 KR100722612 B1 KR 100722612B1 KR 1020057008821 A KR1020057008821 A KR 1020057008821A KR 20057008821 A KR20057008821 A KR 20057008821A KR 100722612 B1 KR100722612 B1 KR 100722612B1
Authority
KR
South Korea
Prior art keywords
electrode
pulse voltage
voltage
address
sustain
Prior art date
Application number
KR1020057008821A
Other languages
English (en)
Other versions
KR20050067236A (ko
Inventor
고지 아키야마
고지 아오토
마사아키 야마우치
다카시 아오키
아키히로 마츠다
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20050067236A publication Critical patent/KR20050067236A/ko
Application granted granted Critical
Publication of KR100722612B1 publication Critical patent/KR100722612B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/44—Factory adjustment of completed discharge tubes or lamps to comply with desired tolerances
    • H01J9/445—Aging of tubes or lamps, e.g. by "spot knocking"
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

주사 전극, 유지 전극, 어드레스 전극을 갖는 플라즈마 디스플레이 패널에 대해 적어도 주사 전극과 유지 전극의 사이에 주사 전극용 펄스 전압과 유지 전극용 펄스 전압을 번갈아 인가하여 에이징 방전을 행하는 에이징 공정에 있어서, 적어도, 상승 타이밍이 주사 전극용 펄스 전압의 상승 타이밍과 동기하고 또한 펄스 폭이 주사 전극용 펄스 전압보다 좁은 제1 어드레스 전극용 펄스 전압, 또는, 상승 타이밍이 유지 전극용 펄스 전압의 상승 타이밍과 동기하고 또한 펄스 폭이 유지 전극용 펄스 전압보다 좁은 제2 어드레스 전극용 펄스 전압을, 어드레스 전극에 인가하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 제조 방법{METHOD FOR MANUFACTURING PLASMA DISPLAY PANEL}
본 발명은, 표시 디바이스로서 알려진 플라즈마 디스플레이 패널의 제조 방법에 관한 것이다.
플라즈마 디스플레이 패널(이하, 「PDP」라고 약기한다)은, 대 화면, 박형, 또한 경량인 것을 특징으로 하는 시인성(視認性)이 뛰어난 표시 디바이스이다. PDP의 방전방식으로서는 AC형과 DC형이 있고, 전극 구조로서는 3전극 면방전형과 대향 방전형이 있다. 그리고 현재는, 고 정세화(精細化)에 적합하고, 게다가 제조가 용이하다는 점에서 AC형 또한 면방전형인 AC 면방전형 PDP가 주류가 되어 있다.
AC 면방전형 PDP는, 일반적으로, 대향 배치된 전면판과 배면판의 사이에 다수의 방전 셀을 형성한 것이다. 전면판은, 전면측의 유리 기판 상에 표시 전극으로서 주사 전극과 유지 전극을 서로 병행으로 복수 쌍 형성하고, 이 표시 전극을 덮도록 유전체층 및 보호층을 형성한 것이다. 배면판은, 배면측 유리의 기판 상에 어드레스 전극을 서로 병행으로 복수 형성하고, 이들을 덮도록 유전체층을 형성하고, 이 유전체층 상에 어드레스 전극과 병행으로 격벽을 복수 형성하고, 유전체층의 표면과 격벽의 측면에 형광체층을 형성한 것이다. 그리고, 표시 전극과 데이터 전극이 직교하도록 전면판과 배면판을 대향시켜 기밀하게 접합하는, 소위 봉착을 행하고, 그 후 내부의 방전 공간에 방전 가스를 봉입함으로써 PDP를 구성한다.
이상과 같이 하여 조립한 PDP는, 패널을 전체면 균일하게 점등시키기 위해서 필요한 전압(이하, 「동작 전압」이라고 약기한다)이 높고, 방전 자체도 불안정하다. 그 원인은, MgO로 형성되는 보호층의 표면에 H2O, CO2, 탄화수소계 가스 등의 불순 가스가 흡착하고 있기 때문이다. 그래서, PDP의 제조 공정에서는 에이징을 행하여, 이들 흡착 가스를 에이징 방전에 의한 스퍼터에 의해 제거함으로써, 동작 전압을 저하시키는 동시에, 방전 특성을 균일화하고 안정화시키고 있다.
이러한 에이징의 방법으로서는, 종래부터, 주사 전극과 유지 전극의 사이에 교번(交番, alternating) 전압으로서 역위상의 직사각형파의 펄스 전압을 장시간에 걸쳐 인가하는 방법이 취해져 왔다. 그러나, 에이징 시간을 단축하기 위해서, 예를 들면, 표시 전극간에 역위상의 직사각형파의 펄스 전압을 인가하는 동시에, 어드레스 전극에도 유지 전극에 인가하는 전압 파형과 동상의 파형의 펄스 전압을 인가하여, 주사 전극과 유지 전극의 사이에서의 방전과 동시에, 주사 전극과 어드레스 전극의 사이에서의 방전도 적극적으로 발생시키는 방법(예를 들면, 일본 특허 공개 공보 2002-231141호 참조)이 제안되어 있다.
그러나 상술한 에이징 방법에 의해서도, 에이징을 완료시키기까지, 즉 동작전압을 내리고 또한 방전을 안정시키기까지는 10시간 정도 필요했다. 이러한 장시간의 에이징 공정은, 소비 전력이 방대해져 PDP 제조시의 운전 비용을 증가시키는 동시에, 공장의 부지 면적을 증대시키거나, 또는 공조 설비 등의 공장의 환경을 유 지하기 위한 설비가 증대하는 등의 요인으로도 되고 있다. 그리고 이러한 문제는, 금후의 PDP의 대 화면화, 생산량 증대에 따라, 한층 커질 것은 명백하다.
본 발명은, 상기 문제점을 감안하여 이루어진 것이며, 에이징 시간을 단축하여, 전력 효율이 좋은 에이징을 행하는 것이 가능한 PDP의 제조 방법을 실현하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 플라즈마 디스플레이 패널의 제조방법은, 주사 전극, 유지 전극, 어드레스 전극을 갖는 플라즈마 디스플레이 패널에 대해 적어도 주사 전극과 유지 전극의 사이에 주사 전극용 펄스 전압과 유지 전극용 펄스 전압을 번갈아 인가하여 에이징 방전을 행하는 에이징 공정에 있어서, 적어도, 상승 타이밍이 주사 전극용 펄스 전압의 상승 타이밍과 동기하고 또한 펄스 폭이 주사 전극용 펄스 전압보다 좁은 제1 어드레스 전극용 펄스 전압, 또는 상승 타이밍이 유지 전극용 펄스 전압의 상승 타이밍과 동기하고 또한 펄스 폭이 유지 전극용 펄스 전압보다 좁은 제2 어드레스 전극용 펄스 전압을, 어드레스 전극에 인가하는 것을 특징으로 한다.
도 1은 본 발명의 실시형태에서의 PDP의 제조 방법을 사용해 제조되는 PDP의 구성을 나타낸 단면 사시도,
도 2는 본 발명의 실시형태에서의 에이징 공정에서의 PDP와 에이징 장치의 접속 상태를 나타낸 도면,
도 3은 본 발명의 실시형태에서의 PDP의 제조 방법의 펄스 전압의 파형을 나타낸 도면,
도 4는 비교예에서의 펄스 전압의 파형을 모식적으로 나타낸 도면,
도 5는 에이징 공정에서의 방전 개시 전압의 시간 변화를 나타낸 도면,
도 6은 본 발명의 실시형태에서의 PDP의 에이징 공정에서의 방전 셀 내의 벽전하의 예상도,
도 7은 비교예에서의 에이징 공정에서의 방전 셀 내의 벽전하의 예상도,
도 8은 본 발명의 실시형태에서의 PDP의 제조 방법의 다른 펄스 전압의 파형을 나타낸 도면,
도 9는 본 발명의 실시형태에서의 PDP의 제조 방법의 또 다른 펄스 전압의 파형을 나타낸 도면,
도 10은 본 발명의 실시형태에서의 PDP의 제조 방법에 사용하는 에이징 장치로부터 출력되는 펄스 전압을 나타낸 도면,
도 11은 본 발명의 실시형태에서의 에이징 공정에서의 펄스 전압의 전압값의 시간 변화를 나타낸 도면이다.
이하, 본 발명의 일 실시형태에서의 플라즈마 디스플레이 패널의 제조 방법에 관해, 도면을 참조하면서 설명한다.
(실시형태)
도 1은, 본 발명의 실시형태에서의 PDP의 제조 방법을 사용해 제조되는 PDP 의 구성을 나타낸 단면 사시도이다.
PDP(1)의 전면판(2)은, 유리 등의 기판(3) 상에 주사 전극(4)과 유지 전극(5)으로 이루어지는 표시 전극(6)을 복수 형성하고, 표시 전극(6)을 덮도록 저융점 유리 재료에 의한 유전체층(7)을 형성하고, 유전체층(7) 상에 보호층(8)을 더 형성함으로써 구성하고 있다. 보호층(8)은, 플라즈마에 의한 손상으로부터 유전체층(7)을 보호하기 위해서, 예를 들면 MgO를 사용해 형성된다. 또한, 주사 전극(4) 및 유지 전극(5)은, 각각, 방전 전극이 되는 투명 전극(4a, 5a), 및 이 투명 전극(4a, 5a)에 전기적으로 접속된, 예를 들면 Cr-Cu-Cr이나 Ag 등으로 이루어지는 버스 전극(4b, 5b)으로 구성되어 있다.
또, 배면판(9)은, 유리 등의 기판(10) 상에, 어드레스 전극(11)을 복수 형성하고, 어드레스 전극(11)을 덮도록 유전체층(12)을 형성하고 있다. 그리고 유전체층(12) 상의, 인접하는 어드레스 전극(11) 사이의 위치에는 격벽(13)을 설치하고 있고, 유전체층(12)의 표면과 격벽(13)의 측면에 걸쳐, 적(R), 녹(G), 청(B)의 각 색의 형광체층(14R, 14G, 14B)이 설치되어 있다.
그리고 표시 전극(6)과 어드레스 전극(11)이 직교하고, 또한 방전 공간(15)을 형성하도록, 전면판(1)과 배면판(9)이 격벽(13)을 사이에 두고 대향하여 배치되어 있다. 그리고 방전 공간(15)에는, 방전 가스로서, 헬륨, 네온, 아르곤, 크세논 중, 적어도 1종류의 희가스가 66500Pa(500Torr) 정도의 압력으로 봉입되어 있다. 이렇게 해서, 어드레스 전극(11)과 표시 전극(6)의 교차부가 각각 격벽(13)에 의해 구획되어, 방전 셀(16)을 형성한다. 그리고, PDP(1)의 어드레스 전극(11) 및 표시 전극(6)에 구동 전압을 인가함으로써 방전을 발생시켜, 이 때 발생하는 자외선이 형광체층(14R, 14G, 14B)에 의해 가시광으로 변환되어, 화상 표시를 행한다.
이러한 PDP(1)의 제조 직후에는, 동작 전압이 높고 방전 자체도 불안정하다. 그 원인은, 보호층(8)인 MgO 표면에, H2O, CO2, 탄화수소계 가스등의 불순 가스가 흡착하고 있기 때문이다. 그래서, 에이징 방전(이하, 「방전」이라고 약기한다)에 의한 스퍼터에 의해 이들 흡착 가스를 제거하여, 동작 전압을 저하시키는 동시에 방전 특성을 균일화하고 안정화시키기 위해서 에이징 공정을 행한다. 에이징 공정에서는, 표시 전극(6)이나 어드레스 전극(11)에 소정의 펄스 전압을 인가하여 방전 공간(15) 내에서 방전을 발생시킨다. 여기서, 펄스 전압의 전압은, 패널을 전체면 점등시킬 필요가 있으므로, 적어도 그 때의 패널의 동작 전압 이상으로 설정된다.
이하에, 본 발명의 실시형태에 의한 PDP의 제조 방법에서의 에이징 공정에 관해 설명한다. 또한, 에이징 공정 이외의 PDP(1)의 제조 공정은, 종래의 PDP의 제조 공정과 같다.
도 2는 본 발명의 실시형태에서의 에이징 공정에서의 PDP와 에이징 장치의 접속 상태를 나타낸 도면이다. 에이징시에는, 각각의 주사 전극(X1∼Xn)(도 1의 주사 전극(4))을 단락 전극(101)을 사용해 단락하여, 에이징 장치(104)에 접속되어 있다. 각각의 유지 전극(Y1∼Yn)(도 1의 유지 전극(5)) 및 각각의 어드레스 전극(A1∼An)(도 1의 어드레스 전극(11))에 대해서도 동일하게 단락 전극(102 및 103)을 사용해 단락하여, 에이징 장치(104)에 접속되어 있다.
도 3은, 에이징 장치(104)부터 주사 전극(4), 유지 전극(5) 및 어드레스 전 극(11)에 인가하는 주사 전극용 펄스 전압, 유지 전극용 펄스 전압, 어드레스 전극용 펄스 전압(이하, 각각을 「펄스 전압」이라고 약기한다)의 파형을 나타낸 도면이다. 주사 전극(4)과 유지 전극(5)에는 펄스 전압으로서 전압 Vs의 사다리꼴파 또는 직사각형파를 반복하여 주기 T로 번갈아 인가한다. 또, 어드레스 전극(11)에는, 주사 전극용 펄스 전압의 상승 타이밍과 동기하고, 또한 주사 전극용 펄스 전압보다 펄스 폭이 좁은 사다리꼴 또는 직사각형의 펄스 전압, 즉 제1 어드레스 전극용 펄스 전압을 인가한다. 따라서, 어드레스 전극(11)에 인가하는 펄스 전압의 하강 타이밍은 주사 전극(4)에 인가하는 펄스 전압의 하강 타이밍보다도 빨라진다. 또, 유지 전극(5)에 펄스 전압을 인가할 때는 어드레스 전극(11)에는 펄스 전압을 인가하지 않으므로, 어드레스 전극(11)에 연속하여 펄스 전압을 인가하는 경우는 없다. 또한, 이 때의 어드레스 전극용 펄스 전압의 전압은 전압 Vs보다도 낮은 전압 Vd로 설정했다.
또한, 어드레스 전극(11)에, 유지 전극용 펄스 전압의 상승 타이밍과 동기하고, 또한 유지 전극용 펄스 전압보다 펄스 폭이 좁은 사다리꼴 또는 직사각형의 펄스 전압, 즉 제2 어드레스 전극용 펄스 전압을 인가해도 이하에 설명하는 결과와 같은 결과가 얻어진다.
다음에, 이러한 에이징 공정에 의해 에이징을 행한 결과에 관해 설명한다. 또한, 이하의 설명에 있어서는, 대각 42인치, 화소수 1028×768의 PDP를 사용해 에이징을 행했다. 또, 전압 Vs는 350V, 전압 Vd는 100V로 각각 일정하게 하고, 주사전극용 펄스 전압 및 유지 전극용 펄스 전압의 반복 주기 T는 25㎲로 했다. 또, 비교를 위해, 도 4에 나타낸 것과 같은, 주사 전극(4)과 유지 전극(5)의 양쪽의 펄스 전압에 대해, 매회, 상승은 동기시키고 하강은 빠르게 한 펄스 전압, 즉 제1 어드레스 전극용 펄스 전압과 제2 어드레스 전극용 펄스 전압을 연속하여 어드레스 전극에 인가한 경우에 관해서도 검토했다.
도 5는, 에이징 공정에 있어서, 방전 셀 내에서 에이징 방전이 발생하는 최저 전압(이하, 「방전 개시 전압」이라고 약기한다)의 시간 변화를 나타낸 도면이고, 가로축은 에이징 시간, 세로축은 주사 전극(4)과 유지 전극(5)의 사이에서의 방전 개시 전압이다. 도 5에는 도 3 및 도 4에 나타낸 펄스 전압에 의한 에이징의 결과를 나타내고 있다. 또한, 방전 개시 전압이 소정의 설정 전압 이하로까지 저하하고, 또한 안정된 시점이 에이징 공정의 종료라고 판단한다. 도 4에 나타낸 펄스 전압에 의한 에이징(도 5의 「비교예」)에서는, 12시간 경과해도 방전 개시 전압은 다 내려가지 않고, 또한 안정적이지도 않으므로, 에이징은 종료되어 있지 않다. 한편, 도 3에 나타낸 펄스 전압에 의한 에이징(도 5의 「본 발명」)에서는, 약 6시간에서 에이징이 종료한다. 이렇게, 본 발명의 실시형태에 의하면 에이징시 간의 단축이 가능하고, 이에 의해 전력 효율이 좋은 에이징을 행하는 것이 가능하다.
본 발명의 실시형태에서의 PDP의 제조 방법의 에이징 공정에 의해 에이징 시간을 단축할 수 있는 이유는 이하와 같이 생각할 수 있다.
도 6a∼도 6f는, 도 3에 나타낸 펄스 전압을 사용해 에이징을 행했을 때의 방전 셀(16) 내의 벽전하의 예상도이다. 도 6a는, 주기 T의 에이징 방전이 종료한 직후, 바꿔 말하면 다음 주기 T의 에이징 방전이 시작되기 직전의 벽전하의 배치를 나타내고 있고, 주사 전극(4)측에는 양의 벽전하, 유지 전극(5)측에는 음의 벽전하가 축적되고, 어드레스 전극(11)측에는 약간의 양의 벽전하가 축적되어 있다.
유지 전극(5)은 전압 0V로 접지된 상태로, 주사 전극(4) 및 어드레스 전극(11)에는 동기한 펄스 전압이 인가된다. 펄스 전압의 전압이 상승하는 과정에서, 도 6a 중에 화살표 A로 나타낸 바와 같이, 유지 전극(5)측의 전자가 어드레스 전극(11)의 양의 전하 및 양의 전위에 끌어당겨져 약한 방전이 발생한다. 유지 전극측 전자는 양이온보다 가볍고, 또 MgO 보호층은 2차 전자 방출 계수가 커서 전자가 튀어나오기 쉬운 것도 이 약한 방전을 발생시키는 이유라고 생각된다. 이 약한 방전이 트리거되어 주사 전극(4)과 유지 전극(5) 사이의 거리가 가까운 영역에서 강한 방전이 발생하여, 화살표 B로 나타낸 바와 같이 양이온과 전자가 서로 반대의 방향으로 이동한다. 그 결과, 도 6b에 나타낸 바와 같이, 방전이 발생한 영역에서 벽전하의 극성이 반전한다. 인가 전압을 더 상승시켜, 주사 전극(4)의 전압값이 Vs, 어드레스 전극(11)의 전압값이 Vd에 달하면, 최초의 방전에서 발생한 하전 입자, 여기 원자, 여기 분자, 라디칼 등의 입자(이하, 「프라이밍 입자」라고 약기한다)가 트리거되어, 주사 전극(4)과 유지 전극(5) 사이의 거리가 먼 영역에서 강한 방전이 발생하여, 화살표 C로 나타낸 바와 같이 전자와 양이온이 서로 반대 방향으로 이동한다. 그리고, 도 6c에 나타낸 바와 같이, 주사 전극(4), 유지 전극(5) 상의 벽전하가 반전하여, 주사 전극(4) 상에는 음의 벽전하, 유지 전극(5) 상에는 양의 벽전하가 축적된다. 또, 어드레스 전극(11)에 전압 Vd가 인가되어 있으므로, 어드 레스 전극(11) 상에는 약간의 음의 벽전하가 축적된다.
이어서 어드레스 전극(11)의 인가 전압을 Vd에서 0V로 감소시키는데, 형광체의 2차 전자 방출 계수는 작고 MgO에 비해 전자가 튀어나오기 힘들므로, 형광체 표면의 전자가 유지 전극(5)측으로 이동하기 어려워 약한 방전은 발생하기 힘들다. 그리고 어드레스 전극의 인가 전압이 0V가 된 후, 주사 전극(4)의 인가 전압을 Vs에서 0V로 감소시킨다. 이 때는, 어드레스 전극(11)측에 축적된 음의 벽전하에 의해 주사 전극(4)과 어드레스 전극(11) 사이의 전계가 약해지므로 약한 방전은 발생하기 힘들어, 주사 전극(4)-유지 전극(5)간의 방전에는 이르지 않는다. 또한, 어드레스 전극용 펄스 전압이 하강한 후에 주사 전극용 펄스 전압이 하강하는 것은, 상승 타이밍이 주사 전극용 펄스 전압의 상승 타이밍과 동기하고, 또한 펄스 폭이 주사 전극용 펄스 전압보다 좁아지도록, 어드레스 전극용 펄스 전압을 설정하고 있기 때문이다.
다음에 도 6d에 나타낸 바와 같이, 주사 전극(4) 및 어드레스 전극(11)을 0V로 하고, 유지 전극(5)에 전압 Vs의 펄스 전압을 인가하면, 화살표 D로 나타낸 바와 같이, 어드레스 전극(11) 상의 전자가 유지 전극(5)측으로 끌어당겨져 약한 방전이 발생한다. 이 방전이 트리거되어 주사 전극(4)과 유지 전극(5) 사이의 거리가 가까운 영역에서 강한 방전이 발생하여, 화살표 E로 나타낸 바와 같이 양이온과 전자가 서로 반대 방향으로 이동한다. 그 결과, 도 6E에 나타낸 바와 같이, 방전이 발생한 영역에서 벽전하의 극성이 반전한다. 또한 유지 전극(5)으로의 인가 전압을 상승시켜, 전압값이 Vs에 달하면, 프라이밍 입자의 영향을 받아, 주사 전극(4) 과 유지 전극(5) 사이의 거리가 먼 영역에서도 강한 방전이 발생하여, 화살표 F로 나타낸 바와 같이 전자와 양이온이 서로 반대 방향으로 이동한다. 유지 전극(5)의 전압값이 Vs에 도달하여 방전이 종료한 상태에서는 유지 전극(5)에 대해 어드레스 전극(11)은 음극이 되므로, 도 6f에 나타낸 바와 같이, 어드레스 전극(11) 상에는 양의 벽전하가 축적되어 있다. 또, 주사 전극(4) 상에는 양의 벽전하, 유지 전극(5) 상에는 음의 벽전하가 축적되어 있다.
이어서 유지 전극(5)의 전압값을 Vs에서 0V로 감소시키면, MgO 보호층의 2차 전자 방출 계수가 크기 때문에, 유지 전극측에 쌓인 전자가 어드레스 전극측에 쌓인 정전하에 끌어당겨져 유지 전극(5)과 어드레스 전극(11) 사이에서 약한 방전이 발생해, 주사 전극(4)-유지 전극(5)간의 방전에 이른다. 계속해서 도 6a에 나타낸 바와 같이 주사 전극(4)의 전압값을 Vs로 증가시키는 동시에 어드레스 전극의 전압값을 Vd로 증가시킨다. 그 후, 도 6b, 도 6c, …가 되어, 상기의 동작을 반복한다. 이상의 설명에서는, 편의상 도 6a에서, 어드레스 전극에 펄스 전압 Vd가 인가된 후, 유지 전극-어드레스 전극간의 약한 방전이 발생하는 것으로 했으나, 정확하게는 도 6a의 전의 상태, 즉 도 6f의 시점에서 약한 방전은 발생하고 있다.
도 7a∼도 7f는, 도 4에 나타낸 비교예의 경우의 펄스 전압을 사용해 에이징을 행했을 때의 방전 셀(16) 내에서의 각 전극의 벽전하의 움직임을 예상한 도면이다. 도 7a는 주기 T의 에이징 방전이 종료한 직후, 바꿔 말하면 다음 주기 T의 에이징 방전이 시작되기 직전의 벽전하의 배치를 나타내고, 주사 전극(4)측에는 양의 벽전하, 유지 전극(5)측에는 음의 벽전하가 축적되고, 어드레스 전극(11)측에는 에 이징 방전시에 Vd의 전압을 인가했으므로 음의 벽전하가 축적되어 있다.
유지 전극(5)을 전압 0V로 접지한 상태로, 주사 전극(4) 및 어드레스 전극(11)에, 동기한 펄스 전압을 인가한다. 이 때, 어드레스 전극(11) 상의 음의 벽전하가 어드레스 전극(11)과 유지 전극(5) 사이의 전계를 완화하기 때문에, 도 6a에 화살표 A로 나타낸 것 같은 어드레스 전극(11)과 유지 전극(5) 사이에서의 약한 방전은 도 7a에서는 발생하지 않는다. 그리고, 주사 전극(4)과 유지 전극(5) 사이의 전위차가 커지고 나서야 비로소, 주사 전극(4)과 유지 전극(5) 사이의 거리가 가까운 영역에서 강한 방전이 발생해, 화살표 B'로 나타낸 것 같은 전하의 이동이 발생한다. 그 결과, 도 7b에 나타낸 바와 같이, 방전이 발생한 영역에서 벽전하의 극성이 반전한다. 인가 전압을 더 상승시켜, 주사 전극(4)의 전압값이 Vs, 어드레스 전극(11)의 전압값이 Vd에 달하면, 화살표 C'로 나타낸 바와 같이, 최초의 방전에서 발생한 프라이밍 입자가 트리거되어, 주사 전극(4)과 유지 전극(5) 사이의 거리가 먼 영역에서 강한 방전이 발생하려 하지만, 어드레스 전극(11) 상의 음의 벽전하가 전자의 이동을 방해하여, 이 강한 방전을 방해하도록 작용한다. 그 때문에, 주사 전극(4)과 유지 전극(5) 사이의 거리가 보다 먼 영역까지 방전이 확대되지 않고, 주사 전극(4) 및 유지 전극(5) 상의 벽전하는 도 7c에 나타낸 바와 같이 일부를 남기고 반전한다.
다음에 주사 전극(4)이 0V로 접지된 상태로, 유지 전극(5)에 전압 Vs의 펄스전압을, 어드레스 전극(11)에 전압 Vd의 펄스 전압을 인가하면, 도 7a에서, 주사 전극(4)과 유지 전극(5)을 교체한 것과 동일한 동작을 행한다. 즉, 어드레스 전극 (11) 상의 음의 벽전하가 어드레스 전극(11)과 주사 전극(4) 사이의 전계를 완화하여, 어드레스 전극(11)과 주사 전극(4) 사이에서의 약한 방전은 발생하지 않는다. 그리고, 주사 전극(4)과 유지 전극(5) 사이의 전위차가 커지고 난 후, 도 7d에 나타낸 바와 같이, 주사 전극(4)과 유지 전극(5) 사이의 거리가 가까운 영역에서 강한 방전이 발생하여 전하의 이동이 일어난다. 인가 전압을 더 상승시켜, 유지 전극(5)의 전압값이 Vs, 어드레스 전극(11)의 전압값이 Vd에 달하면, 도 7e에 나타낸 바와 같이, 주사 전극(4)과 유지 전극(5) 사이의 거리가 먼 영역에서 강한 방전이 발생하려 한다. 그러나, 어드레스 전극(11) 상의 음의 벽전하가 이 강한 방전을 방해하기 때문에, 주사 전극(4)과 유지 전극(5) 사이의 거리가 보다 먼 영역까지 방전이 확대되지 않고, 주사 전극(4) 및 유지 전극(5) 상의 벽전하는 도 7f에 나타낸 바와 같이 일부를 남기고 반전한다.
에이징은, 주사 전극(4) 및 유지 전극(5) 상의 보호층(8) 표면에 흡착된 불순 가스를 방전에 의한 스퍼터로 제거하여, 방전 셀(16)의 방전 개시 전압을 저감하는 동시에 방전을 안정시키는 것을 목적으로 해서 행하는 것이다. 이 관점에서 도 6 및 도 7을 비교해 보면, 도 6에 나타낸 바와 같이 실시형태에 있어서는, 주사 전극(4) 및 유지 전극(5) 상에서의 전하의 이동이 방전 셀 내의 넓은 영역에 걸쳐 균일하게 행해지고 있다고 생각된다. 그러나, 도 7에 나타낸 비교예의 경우에서는, 주사 전극(4)과 유지 전극(5) 사이의 거리가 먼 영역에서는 충분한 전하의 이동이 행해지고 있지 않다고 생각된다. 즉, 본 발명의 실시형태에 의하면, 주사 전극(4) 및 유지 전극(5) 상의 보호층(8)의 표면이, 비교예에 비해 균일성 높게 스퍼 터되어, 그 결과, 비교예에 비해 에이징 시간을 짧게 하는 것이 가능해지는 것으로 생각된다.
또, 형광체층 표면(14R, 14G, 14B)에는 배기 공정에서 다 제거할 수 없는 H2O나 CO2, 탄화수소 가스등의 불순물 가스가 흡착하고 있어, 이들 흡착 가스를 스퍼터로 제거해 두지 않으면, 사용중에 서서히 이들 가스가 방전 공간으로 방출되어 MgO 표면에 흡착하여, 동작 전압을 불안정하게 하다. 본 발명의 실시형태에 있어서는 도 6a∼도 6f에서 나타낸 바와 같이 형광체층 표면(14R, 14G, 14B)의 벽전하가 양과 음으로 번갈아 변화하고 있다. 그리고 벽전하의 극성이 음에서 양으로 변할 때 형광체층 표면(14R, 14G, 14B)이 양이온에 의해 때려져, 형광체층 표면에 흡착하고 있는 불순물 가스가 효율적으로 제거되고 있는 것도 동작 전압을 빠르게 안정시키는 요인의 하나이다. 한편, 비교예의 경우는 도 7a∼도 7f에 나타낸 바와 같이 항상 형광체층(14R, 14G, 14B)은 음으로 대전하고 있어 전하의 이동이 없다. 그 때문에 양이온이 형광체층을 때리는 기회가 적어 동작 전압이 안정될 때까지 시간을 요하는 것으로 생각된다.
이렇게 에이징 공정에서는, 주사 전극(4) 및 유지 전극(5)에 펄스 전압을 인가하고, 어드레스 전극(11)에도 펄스 전압을 인가하는 에이징 방전(도 6a, 도 6b, 도 6c에 대응)과, 어드레스 전극(11)에는 펄스 전압을 인가하지 않는 에이징 방전(도 6d, 도 6e, 도 6f)을 번갈아 반복하는 것이 중요하다. 이에 의해, 보호층(8)의 MgO 표면을 균일하게 스퍼터하는 동시에 형광체 표면을 이온이 때려, 보호층(8)의 표면 및 형광체 표면에 흡착되어 있는 불순 가스를 제거할 수 있어, 효율적인 에이 징을 실시할 수 있다.
여기서, 펄스 전압의 파형으로서는, 주사 전극(4)에는 주사 전극용 펄스 전압, 유지 전극에는 유지 전극용 펄스 전압을 번갈아 인가하고, 어드레스 전극(11)에 어드레스 전극용 펄스 전압을 인가하지 않는 에이징 방전과, 어드레스 전극용 펄스 전압을 인가하는 에이징 방전을 반복하는, 즉 제1 어드레스 전극용 펄스 전압의 어드레스 전극으로의 인가를 중지하는 경우, 또는 제2 어드레스 전극용 펄스 전압의 어드레스 전극으로의 인가를 중지하는 경우가 존재하면, 도 3에 나타낸 파형 이외의 파형이어도 된다. 상술한 바와 같이, 상승 타이밍이 주사 전극용 펄스 전압의 상승 타이밍과 동기하고, 또한 펄스 폭이 주사 전극용 펄스 전압보다 좁은 제1 어드레스 전극용 펄스 전압을 어드레스 전극에 인가해도 된다. 또한, 상승 타이밍이 유지 전극용 펄스 전압의 상승 타이밍과 동기하고, 또한 펄스 폭이 유지 전극용 펄스 전압보다 좁은 제2 어드레스 전극용 펄스 전압을 어드레스 전극에 인가하는 방법이어도 된다. 또한, 제1 어드레스 전극용 펄스 전압과 제2 어드레스 전극용 펄스 전압을 어드레스 전극에 인가하는 경우에는, 적어도, 제1 어드레스 전극용 펄스 전압을 3회 이상 연속하지 않도록 어드레스 전극에 인가하거나, 또는 제2 어드레스 전극용 펄스전압을 3회 이상 연속하지 않도록 어드레스 전극에 인가함으로써도 실현할 수 있다.
도 8은 본 발명의 다른 실시형태에서의 플라즈마 디스플레이 패널의 제조 방법에서의 에이징 공정의 다른 펄스 전압의 파형을 나타낸 도면이다. 도 8(a)는, 주사 전극(4)에 인가하는 펄스 전압의 상승에 동기시켜 어드레스 전극(11)에 펄스 전압을 인가시키는 경우와, 유지 전극(5)에 인가하는 펄스 전압의 상승에 동기시켜 어드레스 전극(1)에 펄스 전압을 인가시키는 경우를 번갈아 반복하고, 또한, 어드레스 전극에 펄스 전압을 가하지 않는 기간을 2회 연속하여 설정한 예이다. 즉, 어드레스 전극에, 제1 어드레스 전극용 펄스 전압과 제2 어드레스 전극용 펄스 전압을 연속시키지 않고 번갈아 인가한 예이다. 또, 도 8(b)는, 어드레스 전극(11)에 펄스 전압을 인가시키는 기간을 2회 연속하고, 어드레스 전극에 펄스 전압을 가하지 않는 기간을 1회 설정한 예이다. 즉, 어드레스 전극에, 제1 어드레스 전극용 펄스 전압과 제2 어드레스 전극용 펄스 전압을 3회 이상 연속시키지 않고 번갈아 인가한 예이다. 또한, 도 8(c)는, 어드레스 전극(11)에 펄스 전압을 인가시키는 기간을 2회 연속하고, 어드레스 전극에 펄스 전압을 가하지 않은 기간도 2회 연속하여 설정한 예이다. 이러한 펄스 전압의 파형이어도 상기와 같은 효과가 얻어진다.
또한, 어드레스 전극에 펄스 전압을 연속하여 인가하는 경우는, 20회 이하로 하는 것이 바람직하고, 그 이상 연속시키면 상술한 효과는 작아진다. 또, 어드레스 전극에 펄스 전압을 인가하지 않는 타이밍도 20회 이하로 하는 것이 바람직하며, 그 이상 길어지면, 역시 상술한 효과는 작아진다.
또, 어드레스 전극용 펄스 전압의 형상은, 상승 타이밍에서는 주사 전극용 펄스 전압 또는 유지 전극용 펄스 전압의 상승 타이밍에 동기시켜, 주사 전극용 펄스 전압 또는 유지 전극용 펄스 전압이 하강하기 전에 하강하는 것이다.
또, 어드레스 전극용 펄스 전압의 전압값 Vd의 크기는, 상한으로서는 주사 전극(4)과 유지 전극(5) 사이의 방전에 영향을 주지 않도록, 주사 전극 및 유지 전극용 펄스 전압의 전압값 Vs를 초과하지 않도록 설정하는 것이 바람직하다. 한편, 하한으로서는 유지 전극(5)과 어드레스 전극(11) 사이에서 적어도 약한 방전을 발생시키는 전압이다. 이 전압은, 도 6a처럼 각 전극에는 전하가 축적되어 있기 때문에, 방전 개시 전압의 반 정도이다. 또한, 방전 개시 전압은 PDP 방전 셀의 형상에 의존하며, 전형적인 PDP에서는, 전압값 Vd의 크기는 50V∼150V의 범위이다.
또, 어드레스 전극(11)은, 펄스 전압을 가할 때는 접지 상태로 했지만, 예를 들면 도 9에 나타낸 바와 같이, 음의 전압 Vd-를 인가하면, 도 6d에 나타낸 상태에 있어서, 유지 전극(5)과 어드레스 전극(11) 사이에서의 약한 방전이 발생하기 쉬워지고, 또한 방전 후, 보다 많은 양의 전하가 어드레스 전극(11)측에 축적되어, 도 6a에 나타낸 상태에서의 유지 전극(5)과 어드레스 전극(11) 사이에서의 약한 방전이 발생하기 쉬워지므로, 보다 바람직하다. 단, 주사 전극(4)과 유지 전극(5) 사이의 방전에 영향을 주지 않도록 하기 위해서, Vd+와 ｜Vd-｜의 합이 Vs를 초과하지 않도록 설정할 필요가 있다.
또, 도 2에 있어서, 에이징 장치(104)와 PDP(1) 사이의 배선을 최대한 짧게 함으로써, 배선의 인덕턴스를 가능한한 작게 한 경우에는, 도 3에 나타낸 펄스 전압의 파형이 거의 그대로의 형태로 PDP(1)에 인가된다. 그러나, 에이징 장치(104)와 PDP(1)의 사이에 인덕터를 삽입한 경우, 또는 배선 길이가 길어 배선의 부유 인덕턴스가 큰 경우에는, PDP(1)의 정전용량과의 공진에 의해 펄스 전압에 링잉(ringing)이 중첩된다. 도 10a는, 에이징 장치(104)로부터 출력되는 주사 전극용 펄스 전압을 나타내고, 도 10b는 에이징 장치(104)로부터 출력되는 유지 전극용 펄스 전압을 나타내고 있다. 또, 도 10c는 주사 전극(X1∼Xn)을 단락하는 단락 전극(101)에서의 링잉이 중첩된 주사 전극용 펄스 전압을 나타내고, 도 10d는 유지 전극(Y1∼Yn)을 단락하는 단락 전극(102)에서의 링잉이 중첩된 유지 전극용 펄스 전압을 나타낸다. 이렇게, 에이징 전압의 파형에 링잉이 중첩하고 있는 경우에는, 에이징 전압의 피크 전압이 Vs를 훨씬 초과하므로, 에이징 장치(104)의 출력단에서의 펄스 전압의 전압값 Vs는 작게 설정할 수 있다. 또, 이 경우, 어드레스 전극에 인가되는 펄스 전압에도 링잉이 중첩하는데, 주사 전극 또는 유지 전극의 전압 파형의 펄스 전압에 중첩된 링잉의 상승에 동기시켜 어드레스 전극의 펄스 전압의 링잉을 상승시키고, 주사 전극 또는 유지 전극용 펄스 전압의 최초의 링잉의 골(trough)에 맞춰 어드레스 전극의 전압 파형이 하강하도록 하면, 어드레스 전극에 펄스 전압을 인가하는 효과는 상기의 직사각형파의 경우와 동일하게 얻어진다.
또, 본 발명에 의하면, 어드레스 전극(11)에 펄스 전압을 인가함으로써, 유지 전극(5) 또는 주사 전극(4)과 어드레스 전극(11)의 사이에서 약한 방전을 발생시키고, 유지 전극(5)과 주사 전극(4) 사이에서 강한 방전을 발생시키고 있다. 즉 약한 방전을 트리거로 해서, 유지 전극(5)과 주사 전극(4)의 사이에서 강한 방전을 발생시키므로, 작은 펄스 전압 Vs에서의 에이징 방전을 가능하게 하고 있다. 이에 대해, 종래의 에이징 방법에서는, 어드레스 전극(11)은 접지한 상태로 주사 전극(4)과 유지 전극(5)의 사이에 펄스 전압을 인가하는 방식이고, 이 경우, 항상 어드레스 전극(11)측에는 양의 전하가 축적된 상태가 되기 때문에, Vs를 내리는 효과는 없다. 그리고 Vs가 높으면, 에이징에 필요한 소비 전력이 증대할 뿐만 아니라, PDP(1) 내부에서 절연 파괴가 발생하기 쉬워진다는 문제도 있어 바람직하지 않다.
또, 상기 구성에 있어서는, 주사 전극(4) 및 유지 전극(5)에 인가하는 펄스 전압(Vs, Vd)의 전압값은 일정하게 했으나, 도 11에 일례로서 나타낸 바와 같이, 펄스 전압 Vs, 펄스 전압 Vd의 한쪽 또는 양쪽의 전압값을, 에이징의 진행에 의한 방전 개시 전압의 저하에 따라 감소시키면 에이징 전력을 저감할 수 있으므로, 보다 바람직하다. 여기서, 도 11a는, 연속적으로 전압을 변화시킨 경우의 일례이고, 변화시키는 방법은 직선적이어도 된다. 또 도 11b는 에이징 개시 후, 소정 시간은 일정값으로 하고, 그 후 전압값을 감소시킨 예이다. 감소시키는 방법은 계단형태여도 되고 서서히 전압을 내리는 형태여도 된다. 전압을 변화시키는 방법은, 에이징시의 동작 전압의 변화에 따라, 프로파일을 결정하면 된다. 여기서, 방전 개시 전압보다도 큰 인가 전압 Vs가 인가되면 PDP(1) 내부에서의 절연 파괴가 발생하기 쉬워지므로, 방전 개시 전압의 감소에 맞춰 Vs를 내리는 것이 바람직하다.
상기 실시형태에서는 주파수를 40kHz로 했으나, 수 kHz∼100kHz의 범위에서 사용 가능하다. 그리고 펄스 전압의 전압값 Vs, Vd도, PDP(1)의 구조에 맞춰 최적의 값으로 설정하면 된다.
본 발명에 의하면, 에이징 시간을 단축하여, 전력 효율이 좋은 에이징을 행하는 것이 가능한 PDP의 제조 방법을 실현하는 것이 가능해진다.
이상 설명한 바와 같이 본 발명에 의하면, 에이징 시간을 단축하여, 전력 효 율이 좋은 에이징을 행하는 것이 가능한 PDP의 제조 방법을 실현하는 것이 가능해진다.

Claims (6)

  1. 주사 전극, 유지 전극, 어드레스 전극을 갖는 플라즈마 디스플레이 패널에 대해 적어도 상기 주사 전극과 상기 유지 전극의 사이에 주사 전극용 펄스 전압과 유지 전극용 펄스 전압을 번갈아 인가하여 에이징 방전을 행하는 에이징 공정에 있어서, 적어도, 상승 타이밍이 상기 주사 전극용 펄스 전압의 상승 타이밍과 동기하고, 또한 펄스 폭이 상기 주사 전극용 펄스 전압보다 좁은 제1 어드레스 전극용 펄스 전압, 또는, 상승 타이밍이 상기 유지 전극용 펄스 전압의 상승 타이밍과 동기하고, 또한 펄스 폭이 상기 유지 전극용 펄스 전압보다 좁은 제2 어드레스 전극용 펄스 전압을, 상기 제1 어드레스 전극용 펄스 전압의 상기 어드레스 전극으로의 인가를 중지하는 경우, 또는, 상기 제2 어드레스 전극용 펄스 전압의 상기 어드레스 전극으로의 인가를 중지하는 경우가 존재하도록 상기 어드레스 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 적어도, 상기 제1 어드레스 전극용 펄스 전압을 3회 이상 연속하지 않도록 상기 어드레스 전극에 인가하거나, 또는 상기 제2 어드레스 전극용 펄스 전압을 3회 이상 연속하지 않도록 상기 어드레스 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  4. 제1항 또는 제3항에 있어서, 상기 제1 어드레스 전극용 펄스 전압 및 상기 제2 어드레스 전극용 펄스 전압의 전압값은, 상기 주사 전극용 펄스 전압의 전압값 및 상기 유지 전극용 펄스 전압의 전압값을 초과하지 않는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  5. 제1항 또는 제3항에 있어서, 상기 에이징 공정에 있어서, 적어도, 상기 주사 전극용 펄스 전압, 상기 유지 전극용 펄스 전압, 상기 어드레스 전극용 펄스 전압 중 어느 한 전압값을, 에이징의 진행에 의한 방전 개시 전압의 저하에 따라 감소시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  6. 주사 전극, 유지 전극, 어드레스 전극을 갖는 플라즈마 디스플레이 패널에 대해 적어도 상기 주사 전극과 상기 유지 전극의 사이에 주사 전극용 펄스 전압과 유지 전극용 펄스 전압을 번갈아 인가하고, 적어도, 상승 타이밍이 상기 주사 전극용 펄스 전압의 상승 타이밍과 동기하고, 또한 펄스 폭이 상기 주사 전극용 펄스 전압보다 좁은 제1 어드레스 전극용 펄스 전압, 또는, 상승 타이밍이 상기 유지 전극용 펄스 전압의 상승 타이밍과 동기하고, 또한 펄스 폭이 상기 유지 전극용 펄스 전압보다 좁은 제2 어드레스 전극용 펄스 전압을, 상기 제1 어드레스 전극용 펄스 전압의 상기 어드레스 전극으로의 인가를 중지하는 경우, 또는, 상기 제2 어드레스 전극용 펄스 전압의 상기 어드레스 전극으로의 인가를 중지하는 경우가 존재하도록 상기 어드레스 전극에 인가하여 에이징 방전을 행하는 에이징 공정에 있어서,
    상기 주사 전극과 상기 어드레스 전극의 사이 또는 상기 유지 전극과 상기 어드레스 전극의 사이에서 방전을 발생시켜, 이 방전을 트리거로 해서 상기 주사 전극과 상기 유지 전극의 사이에서 방전을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
KR1020057008821A 2003-06-18 2004-06-17 플라즈마 디스플레이 패널의 제조 방법 KR100722612B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00173206 2003-06-18
JP2003173206 2003-06-18

Publications (2)

Publication Number Publication Date
KR20050067236A KR20050067236A (ko) 2005-06-30
KR100722612B1 true KR100722612B1 (ko) 2007-05-28

Family

ID=33534711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057008821A KR100722612B1 (ko) 2003-06-18 2004-06-17 플라즈마 디스플레이 패널의 제조 방법

Country Status (4)

Country Link
US (1) US7288012B2 (ko)
KR (1) KR100722612B1 (ko)
CN (1) CN100463095C (ko)
WO (1) WO2004114349A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093118A1 (ja) * 2003-04-18 2004-10-28 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルのエージング方法およびエージング装置
KR20070095489A (ko) * 2005-09-22 2007-10-01 엘지전자 주식회사 플라즈마 디스플레이 장치
KR101437361B1 (ko) * 2009-12-23 2014-09-04 주식회사 오리온 플라즈마 디스플레이 패널의 에이징 방법
CN103295860A (zh) * 2013-06-04 2013-09-11 四川虹欧显示器件有限公司 一种pdp屏老炼方法及寻址电极短接装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251841A (ja) * 1996-03-15 1997-09-22 Fujitsu Ltd プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置
KR19990009961A (ko) * 1997-07-14 1999-02-05 엄길용 플라즈마 표시패널의 에이징 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318424B2 (ja) * 1994-02-14 2002-08-26 富士通株式会社 Ａｃ型プラズマディスプレイパネルのエージング方法及び装置
US6369781B2 (en) * 1997-10-03 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Method of driving plasma display panel
DE69910576T2 (de) * 1998-06-25 2004-03-04 Matsushita Electric Industrial Co., Ltd., Kadoma Herstellungsverfahren einer plasma-anzeigetafel zur erzielung gewisser lumineszenz eigenschaften
JP2000112430A (ja) * 1998-10-08 2000-04-21 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP3365324B2 (ja) * 1998-10-27 2003-01-08 日本電気株式会社 プラズマディスプレイ及びその駆動方法
US6376995B1 (en) * 1998-12-25 2002-04-23 Matsushita Electric Industrial Co., Ltd. Plasma display panel, display apparatus using the same and driving method thereof
EP1022713A3 (en) * 1999-01-14 2000-12-06 Nec Corporation Method of driving AC-discharge plasma display panel
KR100297700B1 (ko) * 1999-06-28 2001-11-01 김순택 플라즈마 표시 패널의 구동방법
JP2002075210A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ用エージング方法およびエージング装置およびそれらを用いて製造したプラズマディスプレイパネル
JP3439462B2 (ja) 2001-02-06 2003-08-25 鹿児島日本電気株式会社 プラズマディスプレイパネルのエージング方法
JP4205865B2 (ja) * 2001-02-13 2009-01-07 株式会社日立製作所 Ａｃ型プラズマディスプレイ装置
JP5063841B2 (ja) * 2001-06-27 2012-10-31 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP4698077B2 (ja) * 2001-07-18 2011-06-08 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP2003187702A (ja) * 2001-12-18 2003-07-04 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の製造方法
KR100444512B1 (ko) * 2002-01-25 2004-08-16 엘지전자 주식회사 플라즈마 디스플레이 패널의 불순물 제거방법
JP4385117B2 (ja) * 2003-07-17 2009-12-16 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR20060033242A (ko) * 2004-10-14 2006-04-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251841A (ja) * 1996-03-15 1997-09-22 Fujitsu Ltd プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置
KR19990009961A (ko) * 1997-07-14 1999-02-05 엄길용 플라즈마 표시패널의 에이징 방법

Also Published As

Publication number Publication date
CN100463095C (zh) 2009-02-18
US7288012B2 (en) 2007-10-30
US20060166585A1 (en) 2006-07-27
KR20050067236A (ko) 2005-06-30
WO2004114349A1 (ja) 2004-12-29
CN1706021A (zh) 2005-12-07

Similar Documents

Publication Publication Date Title
KR20030052940A (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100743041B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
JP2003263127A (ja) プラズマディスプレイ装置
JPH03291830A (ja) プラズマディスプレイパネル
KR100722612B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
KR100708519B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
JPH11273576A (ja) プラズマディスプレィパネル及びその駆動装置
JP3318424B2 (ja) Ａｃ型プラズマディスプレイパネルのエージング方法及び装置
JP3404329B2 (ja) 高周波を利用したプラズマディスプレーパネルとその駆動方法及び装置
JP4466220B2 (ja) プラズマディスプレイパネルの製造方法
KR101437361B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
JP4375039B2 (ja) プラズマディスプレイパネルのエージング方法
KR100357236B1 (ko) 고주파를이용한플라즈마디스플레이패널및그구동방법
JP2007066523A (ja) プラズマディスプレイパネルの製造方法およびエージング装置
KR100389021B1 (ko) 고주파 플라즈마 디스플레이 패널의 구동방법
KR100370491B1 (ko) 고주파 플라즈마 디스플레이 패널의 구동방법
KR100432375B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
KR100397433B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100658722B1 (ko) 플라스마 디스플레이 패널
KR100365507B1 (ko) 고주파 플라즈마 디스플레이 패널의 제조방법
KR100757571B1 (ko) 플라즈마 디스플레이 패널
JP2005327730A (ja) プラズマディスプレイパネルのエイジング方法
JP2004363008A (ja) プラズマディスプレイパネルのエージング方法
KR20020056445A (ko) 고주파 플라즈마 디스플레이 패널의 구동방법
KR19990069138A (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee