WO2004090915A1 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
WO2004090915A1
WO2004090915A1 PCT/JP2004/005038 JP2004005038W WO2004090915A1 WO 2004090915 A1 WO2004090915 A1 WO 2004090915A1 JP 2004005038 W JP2004005038 W JP 2004005038W WO 2004090915 A1 WO2004090915 A1 WO 2004090915A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistor
insulating layer
electrode
thickness
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/005038
Other languages
English (en)
French (fr)
Inventor
Torayuki Tsukada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US10/552,301 priority Critical patent/US20060273423A1/en
Publication of WO2004090915A1 publication Critical patent/WO2004090915A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips

Definitions

  • the present invention relates to a chip resistor and a method for manufacturing the same.
  • FIG. 11 of the present application shows a conventional chip resistor disclosed in Japanese Patent Application Publication No. 2002-57009.
  • This resistor includes a metal resistor 90 and a pair of electrodes 91 attached to the lower surface of the resistor. These electrodes 91 are separated from each other by a predetermined distance S6. On the lower surface of each electrode 91, a solder layer 92 is formed. ,
  • the above-mentioned conventional chip resistor is manufactured by the method shown in FIG. First, two metal plates 90 'and 91' are prepared (ST1), and the metal plate 90 'is joined to the upper surface of the metal plate 91' (ST2). Next, a part of the metal plate 91 ′ is cut by machining to form a void 93 (ST3). Next, a solder layer 92, is formed on the lower surface of the metal plate 91 '(ST4). This gives an intermediate assembly consisting of the metal plates 90 ', 91' and the solder layer 92 '. Finally, by cutting the intermediate assembly, a desired chip resistor is obtained (ST5).
  • the above chip resistor has the following problems. As shown in FIG.
  • the resistor 90 of the above chip resistor is supported by electrodes 91 that are spaced apart from each other. Due to such a structure, the resistor 90 may bend or break when an impact force is applied to the central portion thereof. Such an impact force can be generated, for example, when the chip resistor is automatically mounted on a circuit board using a suction collet. Disclosure of the invention
  • a chip resistor provided according to a first aspect of the present invention includes: a resistor including an electrode forming surface; at least two electrodes provided on the electrode forming surface; and an insulating layer provided on the electrode forming surface.
  • the electrode forming surface includes an inter-electrode region located between the two electrodes and covered by the insulating layer.
  • the insulating layer has a thickness that is the same or substantially the same as the thickness of the electrode.
  • the thickness of the insulating layer is smaller than the thickness of the electrode.
  • the difference between the thickness of the insulating layer and the thickness of the electrode is such that, when the resistor is deflected by receiving a load, the insulating layer contacts the flat mounting surface before the resistor is damaged. Is set to.
  • the thickness of the insulating layer is smaller than the thickness of the electrode.
  • the insulating layer is formed by thick film printing.
  • the method for manufacturing a chip resistor provided by the second aspect of the present invention includes: a step of patterning an insulating layer on an electrode forming surface of a resistor material member; Forming a conductive layer having the same or substantially the same thickness as the insulating layer in a region where the insulating material is not formed; and dividing the resistor material member into a plurality of chip-shaped resistors. ing. The division of the resistor material is performed such that each of the plurality of chip-shaped resistors includes a part of the insulating layer and an electrode part separated by the part of the insulating layer.
  • the pattern formation of the insulating layer is performed by thick film printing.
  • the formation of the conductive layer is performed by a plating process.
  • the division of the resistor material member is performed by punching or cutting.
  • FIG. 1 is a perspective view showing a chip resistor according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along line II-II in FIG. 3A to 3C are perspective views showing a part of the steps of the method of manufacturing the chip resistor.
  • FIG. 4A to 4B are perspective views showing a step performed after the step of FIG. 3C.
  • FIG. 5 is a perspective view showing a part of the steps of another manufacturing method of the chip resistor.
  • 6A to 6B are perspective views showing a step performed after the step of FIG.
  • FIG. 7 is a sectional view showing a chip resistor according to the second embodiment of the present invention.
  • FIG. 8A is a sectional view showing a chip resistor according to the third embodiment of the present invention.
  • FIG. 8B is a bottom view showing the chip resistor of the third embodiment.
  • FIG. 9A is a sectional view showing a chip resistor according to a fourth embodiment of the present invention.
  • FIG. 9B is a bottom view showing the chip resistor of the fourth embodiment.
  • FIG. 10 is a perspective view showing a chip resistor according to a fifth embodiment of the present invention.
  • FIG. 11 is a perspective view showing a conventional chip resistor.
  • FIG. 12 shows a method for manufacturing the above-mentioned conventional chip resistor.
  • the illustrated chip resistor A1 includes a resistor 1, a first insulating layer 2A, a second insulating layer 2B, and a pair of electrodes 3.
  • the resistor 1 has an elongated rectangular shape and a constant thickness.
  • the resistor 1 can be formed using a metal material such as a Ni—Cu-based alloy, a ⁇ 11-3 ⁇ 4 ⁇ 11-based alloy, or a Ni—Cr-based alloy.
  • a metal material such as a Ni—Cu-based alloy, a ⁇ 11-3 ⁇ 4 ⁇ 11-based alloy, or a Ni—Cr-based alloy.
  • the metal material for forming the resistor is not limited to these, and another metal material having a resistivity suitable for the size and the target resistance value of the chip resistor A1 may be used.
  • the first and second insulating layers 2A, 2B are made of, for example, epoxy resin.
  • the first insulating layer 2A is provided on the lower surface (electrode formation surface) 10b of the resistor 1, and the second insulating layer 2B is provided on the upper surface 10a of the resistor 1. More specifically, the lower surface 10b of the resistor 1 can be divided into a region where the two electrodes 3 are formed and a region other than the region (hereinafter, referred to as an "inter-electrode region").
  • the first insulating layer 2A covers the entire area between the electrodes.
  • the second insulating layer 2B covers the entire upper surface 10a of the resistor 1 Is covered.
  • the pair of electrodes 3 are provided apart from each other in the longitudinal direction of the resistor 1.
  • Each electrode 3 is made of, for example, copper.
  • each electrode 3 is in contact with the end face 20 of the first insulating layer 2A. Therefore, the distance between the two electrodes 3 is the same as the length s1 of the first insulating layer 2A.
  • a solder layer 39 for improving solderability is formed on the lower surface of each electrode 3.
  • the resistance value of the chip resistor A1 (the resistance value between the pair of electrodes 3) is set, for example, in the range of 1 ⁇ to 10 ° ⁇ .
  • the thickness t1 of the electrode 3 and the thickness t2 of the first insulating layer 2 ⁇ are the same or substantially the same.
  • the resistor 1 can be supported by the two electrodes 3 and the insulating layer 2A. Therefore, compared to the conventional chip resistor (FIG. 11), the chip resistor A 1 of the present invention is less likely to be damaged even when an impact force is applied to the center of the resistor 1.
  • a metal plate 1A having a uniform thickness throughout is prepared.
  • the plate 1A has such a size (length ⁇ width) that a plurality of resistors 1 can be obtained.
  • an insulating layer 2B ' is formed so as to cover the entire upper surface 10a of the plate 1A.
  • the formation of the insulating layer 2B is performed, for example, by printing a thick film of epoxy resin. If necessary, a step of marking the surface of the formed insulating layer 2B 'may be performed.
  • FIG. 3C a plurality of insulating strips 2A 'extending parallel to each other are formed on the lower surface 10b of the plate 1A.
  • each insulating strip 2A ' is separated from each other by a predetermined distance in the horizontal direction of the figure.
  • the insulating strip 2A ' is formed by thick film printing using the same resin and apparatus as used for forming the insulating layer 2B'. According to the thick film printing, the size (especially the width) of each insulating strip 2A 'can be accurately finished to a predetermined dimension. In addition, the thickness of each insulating strip 2A 'can be easily increased or decreased.
  • a conductive layer 3A ' is formed in a region between the plurality of insulating strips 2A', and a solder layer 39A 'is formed on each conductive layer 3A'.
  • the conductive layer 3A ' is a portion that becomes the original shape of the electrode 3, and is formed by, for example, copper plating. According to the plating process, each conductive layer 3 A ′ and its adjacent It is possible to avoid creating a gap between the insulating strip 2A '. Therefore, the distance between adjacent conductive layers 3A 'is the same as the width of insulating strip 2A'. As described above, the width of the insulating strip 2A 'can be accurately finished to a predetermined dimension by thick film printing.
  • the distance between the adjacent conductive layers 3A '(and thus the distance between the pair of electrodes 3) can be accurately finished to a predetermined size. Further, in the plating process, the thickness of each conductive layer 3A 'can be adjusted by adjusting the processing time. Therefore, the thickness of each electrode 3 and the first insulating layer 2A can be easily made substantially the same.
  • the formation of the solder layer 39 A can also be performed by plating.
  • the plate 1A is repeatedly punched as shown in FIG. 4B.
  • one punching die (not shown) is used repeatedly for this punching.
  • the punching operation is performed on each of a plurality of rectangular areas (indicated by dashed lines) shown in FIG. 4B. These rectangular areas are arranged in a matrix state, and adjacent rectangular areas are separated from each other by a predetermined distance S2. As shown in the figure, the center of each rectangular area overlaps with the insulating strip 2A ', and the two ends adjacent to the center overlap with the solder layer 39A ,. I'm wrapping. By punching such a rectangular area, a desired chip resistor A1 can be obtained.
  • the above-mentioned method of manufacturing a chip resistor has the following advantages over the conventional manufacturing method (Fig. 12). That is, in the conventional method, the metal plate 9 1 ′ was mechanically cut when the pair of electrodes 91 separated from each other was provided (ST 3 in FIG. 12). The distance between the two electrodes 91 (S6 in Fig. 11) affects the resistance of the chip resistor. For this reason, in order to finish the resistance value to a desired value, it is necessary to accurately perform a cutting operation of the metal plate 9 1 ′. However, such work requires careful and time-consuming work that can hinder chip resistor productivity. On the other hand, in the manufacturing method of the present invention, as described above with reference to FIG. 4A, the setting of the separation distance between the pair of electrodes 3 can be extremely easily and accurately performed by the plating process. it can.
  • a shearing machine or a rotary cutter is used as means for obtaining a plurality of resistors from the plate 1A.
  • Any cutting means may be used.
  • the plate 1A shown in FIG. 4A is cut along a cutting line C1 shown in FIG. 5 (each cutting line C1 is an insulating strip 2A 'and a conductive layer 3A'). Extending at right angles to the longitudinal direction).
  • a plurality of bar-shaped resistor aggregates A 1 ′ shown in FIG. 6A are obtained.
  • each resistor assembly A 1 ′ is cut along a cutting line C 2.
  • one resistor assembly A 1 ′ force ⁇ a plurality of chip resistors A 1 are obtained.
  • the chip resistor A1 of the present invention can be surface-mounted on a circuit board using, for example, a solder reflow technique. Specifically, the chip resistor A1 is mounted on the circuit board so that each electrode 3 (solder layer 39) contacts a terminal provided on the circuit board. In this state, the circuit board and the chip resistor A1 are heated in the reflow furnace. Thereafter, the chip resistor A1 is fixed to the circuit board by cooling and solidifying the molten solder.
  • molten solder may protrude from between the electrode of the resistor and the circuit board.
  • the molten solder may adhere to the lower surface of the resistor 90 (between the electrodes), and the expected resistance may not be obtained.
  • the chip resistor A 1 FIGGS. 1 and 2) of the present invention, the region between the electrodes of the resistor 1 is covered with the first insulating layer 2A. Therefore, the molten solder does not adhere to the region between the electrodes.
  • the upper surface 10a of the chip resistor A1 is covered with the second insulating layer 2B. With this configuration, the upper surface 10a is prevented from coming into improper contact with other conductive members.
  • the thickness t2 of the first insulating layer 2A and the thickness tl of the electrode 3 are the same or substantially the same.
  • t2 is greater than tl (t2> tl) and vice versa (t2 ⁇ tl).
  • the size of t2 is, for example, such that the first insulating layer 2A does not protrude downward beyond the lower surface of the solder layer 39.
  • the size of t2 is within the range described below.
  • the chip resistor A 1 is regarded as a simple support beam (both ends of the antibody 1 are supported by a pair of electrodes 3), and furthermore, the resistor 1 is regarded as being elastically deformed under an evenly distributed load.
  • the maximum bending stress ⁇ max and maximum The radius ⁇ max is given by Equations 1 and 2 below.
  • w is an evenly distributed load applied to the resistor 1
  • E is the modulus of longitudinal elasticity of the resistor 1
  • si is the dimension between the electrodes 3
  • Z and I are the resistors 1 defined by the following equation 34. Are the section modulus and second moment of area.
  • Equation 14 when the maximum radius ⁇ max at which the maximum bending stress ⁇ max reaches the elastic limit ⁇ y is obtained, it is obtained as expressed in Equation 5.
  • the relationship of the following Expression 6 may be established. That is, if the difference between the thicknesses tlt 2 is within the range shown in Expression 6, the inter-electrode portion of the resistor 1 is bent until the surface of the first insulating layer 2A is at the same height as the electrode 3, and thereafter Will be supported by the mounting surface of the circuit board (assuming that the mounting surface of the circuit board is flat). Therefore, the maximum bending stress ⁇ max generated in the resistor 1 does not reach the elastic limit ⁇ y, and the effect of preventing the resistor 1 from being damaged can be obtained. - ⁇ —- ⁇ - ⁇ - ⁇ ⁇ ⁇ ⁇ (6)
  • the elastic limit referred to in the present invention means the yield stress in the case of a steel material or the like, and means 0.2% resistance in the case of a non-ferrous material.
  • the Ni_Cu-based alloy, the Cu-Mn-based alloy, the Ni-Cr-based alloy, etc. forming the resistor 1 are non-ferrous materials. Therefore, it is appropriate to use 0.2% resistance to these materials as the ⁇ life limit ⁇ y.
  • An example of a numerical value substituted into the right side of the above Expression 6 is as follows.
  • t 1 ⁇ t 2 is less than about 30 ⁇ .
  • the numerical value setting includes, for example, the material of the resistor 1, the size of the chip resistor, the relative positional relationship with the mounting object (such as a circuit board), the reference amount (the amount of radius, Stress value).
  • FIG. 7 shows a chip resistor A2 according to a second embodiment of the present invention.
  • the chip resistor A2 has the same configuration as the chip resistor A1 of the first embodiment, except for the following points. That is, in the first embodiment, the thickness of the first insulating layer 2A is uniform, but in the second embodiment, the thickness of the first insulating layer 2A is non-uniform.
  • the first insulating layer 2A of the second embodiment has a trapezoidal cross section.
  • the thickness at the center of the trapezoid that is, the maximum thickness of the first insulating layer) t 2
  • the impact force applied to the chip resistor A2 can be borne by the pair of electrodes 3 and the first insulating layer 2A.
  • FIG. 8A and 8B show a chip resistor A3 according to a third embodiment of the present invention.
  • the chip resistor A3 in the chip resistor A3, four electrodes 3 are provided on the lower surface of the resistor 1. A region of the lower surface of the resistor 1 where the four electrodes 3 are not provided is covered with the first insulating layer 2A.
  • the chip resistor A3 is substantially the same as the chip resistor A1 of the first embodiment.
  • the chip resistor A3 can be used as follows. That is, of the four electrodes 3, two electrodes 3 are used as current electrodes, and the remaining two electrodes 3 are used as voltage electrodes.
  • the pair of current electrodes 3 is connected in series to the current path of the electric circuit.
  • a voltmeter is connected to the pair of voltage electrodes 3. Since the resistance value of the chip resistor A3 is known, the voltage drop in the resistor 1 of the chip resistor A3 is measured using the voltmeter. By applying this measured value to the Ohm equation, it is possible to know the value of the current flowing through the resistor 1.
  • more than four electrodes may be provided. If the total number of electrodes is increased, for example, it is possible to use only some of them.
  • FIG. 9A and 9B show a chip resistor A4 according to a fourth embodiment of the present invention.
  • three pairs of electrodes 3a, 3b, 3c are provided on the lower surface of the resistor 1.
  • the first pair of electrodes 3a are separated from each other by a distance s3.
  • the second pair of electrodes 3b are separated from each other by a distance s4, and the third pair of electrodes 3c are separated from each other by a distance s5.
  • s 3> s 4> S 5 is set, but the present invention is not limited to this.
  • the right electrodes 3a to 3c are arranged along the right end of the resistor 1, but may be arranged differently.
  • the above-described chip resistors A3 and A4 can be manufactured in the same manner as the chip resistor A1 of the first embodiment.
  • the insulating layer 2A ' which forms the basis of the insulating layer 2A, is patterned by thick film printing. For this reason, it is possible to easily cope with different patterns such as the number, shape and arrangement of the electrodes 3.
  • FIG. 10 shows a chip resistor A5 according to a fifth embodiment of the present invention.
  • This chip resistor A5 is the same as the chip resistor A1 of the first embodiment except that a third insulating layer 2C covering the two opposing side surfaces 10c of the resistor 1 is provided. It has substantially the same configuration. According to such a configuration, it is possible to prevent the molten solder or the like from adhering to the side surface 10c.
  • the third insulating layer 2C can be easily provided by forming an insulating layer on the side surface of the bar-shaped resistor material 1A 'shown in FIG. 6A.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

 チップ抵抗器(A1)は、電極形成面(10b)を含む抵抗体(1)と、電極形成面(10b)に設けられた2つの電極(3)と、電極形成面(10b)に設けられた絶縁層(2A)と、を具備している。電極形成面(10b)は、2つの電極(3)の間に位置するとともに絶縁層(2A)によって覆われた電極間領域を含んでいる。絶縁層(2A)は、電極(3)の厚み(t1)と同一あるいは略同一である厚み(t2)を有している。

Description

明細書 チップ抵抗器およびその製造方法 . 技術分野
本発明は、 チップ抵抗器およびその製造方法に関する。 背景技術
本願の図 1 1は、 日本国特許出願公開第 2002- 57009号公報に開示 された従来のチップ抵抗器を示す。 この抵抗器は、 金属製の抵抗体 90と、 こ の抵抗体の下面に取り付けられた一対の電極 9 1とを含んでいる。 これら電極 91は、 所定の距離 S6だけ相互に離間している。 各電極 9 1の下面には、 ハン ダ層 92が形成されている。 ,
上記従来のチップ抵抗器は、 図 1 2に示す方法により製造される。 まず、 2 枚の金属板 90' , 9 1 ' を準備し (ST 1) 、 金属板 90' を金属板 9 1 ' の上面に接合する (ST2) 。 次いで、 金属板 9 1 ' の一部を機械加工によつ て切削し、 空隙部 93を形成する (ST 3) 。 次いで、 金属板 9 1 ' の下面に ハンダ層 92, を形成する (ST4) 。 これにより、 金属板 90' , 9 1 ' お よびハンダ層 92' からなる中間アセンブリが得られる。 最後に、 この中間ァ センプリを切断することにより、 所望のチップ抵抗器が得られる (ST5) 。 上記チップ抵抗器には、 次のような問題があった。 図 1 1に示すように、 上 記チップ抵抗器の抵抗体 90は、 相互に離間した電極 9 1によつて支持されて いる。 このような構造のために、 抵抗体 90は、 その中央部分に衝撃力が加わ つた場合に曲がったり、 もしくは破断したりするおそれがあった。 このような 衝撃力は、 例えば吸着コレットを用いて上記チップ抵抗器を回路基板に自動実 装する場合に発生しうる。 発明の開示
本発明は、上記した事情のもとで考え出されたものである。そこで本発明は、 上述したような衝撃力が抵抗体に加わつた場合でも破損することのないチップ 抵抗器を提供することをその課題とする。 また本発明の別の課題は、 そのよう なチップ抵抗器の製造方法を提供することにある。
本発明の第 1の側面により提供されるチップ抵抗器は、 電極形成面を含む抵 抗体と、 前記電極形成面に設けられた少なくとも 2つの電極と、 前記電極形成 面に設けられた絶縁層と、 を具備している。 前記電極形成面は、 前記 2つの電 極の間に位置するとともに前記絶縁層によって覆われた電極間領域を含んでい る。 前記絶縁層は、 前記電極の厚みと同一あるいは略同一である厚みを有して いる。
好ましくは、 前記絶縁層の厚みは前記電極の厚みよりも小さい。 前記絶縁層 の厚みと前記電極の厚みとの差は、 前記抵抗体が荷重を受けて橈む場合におい て、 前記抵抗体が破損する前に、 前記絶縁層が平坦な実装面に当接するように 設定されている。
好ましくは、 前記絶縁層の厚みは前記電極の厚みよりも小さい。 前記絶縁層 と前記電極との厚みの差は、 前記抵抗体に発生する最大曲げ応力 σ maxが前記抵 抗体の弾性限度 σ yに達するときの前記抵抗体の最大橈み δ maxよりも小さくな るように設定されている。
好ましくは、 前記絶縁層は、 厚膜印刷により形成されたものである。
本発明の第 2の側面により提供されるチップ抵抗器の製造方法は、 抵抗体材 料部材の電極形成面に絶縁層をパターン形成する工程と、 前記電極形成面のう ち、 前記絶縁層が形成されていない領域に、 前記絶縁層の厚みと同一あるいは 略同一の厚みを有する導電層を形成する工程と、 前記抵抗体材料部材を複数の チップ状抵抗体に分割する工程と、を具備している。前記抵抗体材料の分割は、 前記複数のチップ状抵抗体の各々が、 前記絶縁層の一部と、 この絶縁層の一部 によって離間された電極部とを含むように行われる。
好ましくは、 前記絶縁層のパターン形成は、 厚膜印刷により行なわれる。 好ましくは、 前記導電層の形成は、 メツキ処理により行なわれる。
好ましくは、 前記抵抗体材料部材の分割は、 打ち抜き、 又は、 切断により行 われる。 図面の簡単な説明
図 1は、 本発明の第 1実施例に基づくチップ抵抗器を示す斜視図である。 図 2は、 図 1の II- I I線に沿って見た場合の断面図である。 図 3 A〜 3 Cは、 上記チップ抵抗器の製造方法の工程の一部を示す斜視図で ある。
図 4 A〜4 Bは、 図 3 Cの工程に続いて行われる工程を示す斜視図である。 図 5は、上記チップ抵抗器の他の製造方法の工程の一部を示す斜視図である。 図 6 A〜6 Bは、 図 5の工程に続いて行われる工程を示す斜視図である。 図 7は、 本発明の第 2実施例に基づくチップ抵抗器を示す断面図である。 図 8 Aは、 本発明の第 3実施例に基づくチップ抵抗器を示す断面図である。 図 8 Bは、 第 3実施例のチップ抵抗器を示す底面図である。
図 9 Aは、 本発明の第 4実施例に基づくチップ抵抗器を示す断面図である。 図 9 Bは、 第 4実施例のチップ抵抗器を示す底面図である。
図 1 0は、 本発明の第 5実施例に基づくチップ抵抗器を示す斜視図である。 図 1 1は、 従来のチップ抵抗器を示す斜視図である。
図 1 2は、 上記従来のチップ抵抗器の製造方法を示す。 発明を実施するための最良の形態
以下、 本発明の好適な実施例につき、 添付図面を参照しつつ具体的に説明す る。
図 1および図 2は、本発明の第 1実施例に基づくチップ抵抗器を示している。 図示されたチップ抵抗器 A 1は、抵抗体 1、第 1絶縁層 2 A、第 2絶縁層 2 B、 および一対の電極 3を具備している。
抵抗体 1は、 長矩形状でかつ一定の厚みを有している。 抵抗体 1は、 N i— C u系合金、 〇11ー¾^ 11系合金、 N i— C r系合金などの金属材料を用いて形 成することができる。 もちろん、 抵抗体形成用の金属材料はこれらに限定され るものではなく、 チップ抵抗器 A 1のサイズや目標抵抗値に適する抵抗率を有 する他の金属材料を用いてもよい。
第 1およぴ第 2の絶縁層 2 A, 2 Bは、 例えばエポキシ樹脂からなる。 第 1 絶縁層 2 Aは抵抗体 1の下面 (電極形成面) 1 0 bに設けられており、 第 2絶 縁層 2 Bは抵抗体 1の上面 1 0 aに設けられている。 より詳細には、 抵抗体 1 の下面 1 0 bは、 2つの電極 3が形成された領域と、 それ以外の領域(以下「電 極間領域」 とレ、う) に分けることができる。 第 1絶縁層 2 Aは、 この電極間領 域の全体を覆っている。 一方、 第 2絶縁層 2 Bは、 抵抗体 1の上面 1 0 a全体 を覆っている。
上記一対の電極 3は、抵抗体 1の長手方向に相互に離間して設けられている。 各電極 3は、 例えば銅からなる。 図 2に示されるように、 各電極 3は、 第 1絶 縁層 2 Aの端面 2 0に接している。 従って、 2つの電極 3の離間距離は、 第 1 絶縁層 2 Aの長さ s 1と同じである。 各電極 3の下面には、 ハンダ付け性を良 好にするためのハンダ層 3 9が形成されている。チップ抵抗器 A 1の抵抗値(一 対の電極 3間の抵抗値) は、 例えば 1 πι Ω〜 1 0 Ο πι Ωの範囲に設定される。 電極 3の厚み t 1と第 1絶縁層 2 Αの厚み t 2と、 同一あるいは略同一である。 このような構成によれば、 抵抗体 1を 2つの電極 3と絶縁層 2 Aとによって支 持することができる。 従って、 従来のチップ抵抗器 (図 1 1 ) に比べて、 本発 明のチップ抵抗器 A 1は、 抵抗体 1の中央部に衝撃力が加わった場合でも破損 しにくい。
次に、 チップ抵抗器 A 1の製造方法について、 図 3 A〜3 Cおよび図 4 A〜 4 Bを参照して説明する。
まず、 図 3 Aに示すように、 全体にわたって均一な厚みを有する金属製のプ レート 1 Aを準備する。 このプレート 1 Aは、 抵抗体 1を複数個得ることがで きるほどのサイズ (長さ X幅) を有している。 図 3 Bに示すように、 絶縁層 2 B ' をプレート 1 Aの上面 1 0 a全体を覆うように形成する。 絶縁層 2 B, の 形成は、 例えば、 エポキシ樹脂の厚膜印刷により行なう。 必要に応じて、 形成 された絶縁層 2 B ' の表面に標印を施す工程を行なってもよい。 次いで、 図 3 Cに示すように、 プレート 1 Aの下面 1 0 bに、 相互に平行に延びる複数の絶 縁ストリップ 2 A ' を形成する。 これら絶縁ストリップ 2 A ' は、 図の横方向 に所定の距離だけ相互に離間している。 絶縁ストリップ 2 A ' の形成は、 上記 絶縁層 2 B ' の形成に用いたのと同一の榭脂および装置を用レ、て厚膜印刷によ り行なう。 厚膜印刷によれば、 各絶縁ストリップ 2 A ' のサイズ (特に幅) を 所定の寸法に正確に仕上げることができる。 また、 各絶縁ストリップ 2 A ' の 厚みの増減を容易に行なうことができる。
次いで、 図 4 Aに示すように、 上記複数の絶縁ストリップ 2 A ' の間の領域 に導電層 3 A ' を形成し、 さらに各導電層 3 A ' の上にハンダ層 3 9 A ' を形 成する。 導電層 3 A ' は電極 3の原形となる部分であり、 その形成は例えば銅 メツキにより行なう。 メツキ処理によれば、 各導電層 3 A ' とこれに隣接する 絶縁ストリップ 2 A ' との間に隙間を生じさせないようすることが可能である。 従って、 隣接する導電層 3 A ' の間の離間距離は、 絶縁ストリップ 2 A ' の幅 と同一となる。 上述したように、 絶縁ストリップ 2 A ' の幅は、 厚膜印刷によ り所定の寸法に正確に仕上げることができる。 従って、 隣接する導電層 3 A ' の間の離間距離 (延いては一対の電極 3の離間距離) も、 所定の寸法に正確に 仕上げることができる。 さらには、 メツキ処理にお 'いては、 処理時間を調整す ることにより、 各導電層 3 A ' の厚みを調節することが可能である。 従って、 各電極 3と第 1絶縁層 2 Aとの厚みを略同一にすることも容易に行える。 ハン ダ層 3 9 A, の形成もメツキ処理によって行なうことができる。
上記したメツキ処理後には、 図 4 Bに示すように、 プレート 1 Aに打ち抜き 加工を繰り返して施す。 好ましくは、 この打ち抜きには、 1つの打ち抜き用型 (図示略) を繰り返し使用する。 これにより、 プレート 1 Aから同一の抵抗体 を複数個得ることができる。 打ち抜き作業は、 図 4 Bに示された複数の矩形領 域 (一点鎖線で示す) の各々に対して行われる。 これらの矩形領域は、 マトリ タス状に配置されており、 隣接する矩形領域どうしは、 所定の間隔 S 2を隔てて 離間している。 同図に示されるように、 各矩形領域の中央部は、 絶縁ストリツ プ 2 A ' にオーバーラップしており、 当該中央部に隣接する 2つの端部は、 ハ ンダ層 3 9 A, にオーバーラップしている。 このような矩形領域に対して打ち 抜きを行うことにより、 所望のチップ抵抗器 A 1を得ることができる。
上記したチップ抵抗器の製造方法は、 従来の製造方法 (図 1 2 ) に対して以 下のような利点がある。 すなわち、 従来の方法においては、 相互に離間した一 対の電極 9 1を設けるに際して、 金属板 9 1 ' を機械的に切削していた (図 1 2の S T 3 ) 。 2つの電極 9 1の離間距離 (図 1 1の S 6 ) は、 チップ抵抗器 の抵抗値に影響する。 このため、 当該抵抗値を所望の値に仕上げるためには、 金属板 9 1 ' の切削作業を精度良く行う必要がある。 しかしながら、 このよう な作業は、 時間をかけて慎重に行う必要があるため、 チップ抵抗器の生産性向 上を妨げる原因となる。 一方、 本発明の製造方法においては、 図 4 Aを参照し て上で説明したように、 一対の電極 3間の離間距離の設定は、 メツキ処理によ り極めて容易に且つ正確に行うことができる。
本発明によれば、 プレート 1 Aから複数の抵抗体を得るための手段としては、 上述した打ち抜き (図 4 B参照) に代えて、 せん断機やロータリ式カッターな どの切断手段を用いてもよい。 この場合には、 まず、 図 4 Aに示すプレート 1 Aを、 図 5に示す切断線 C 1に沿って切断する (各切断線 C 1は、 絶縁ストリ ップ 2A' および導電層 3 A' の長手方向に対して直角に延びている) 。 これ により、 図 6 Aに示すバー状の抵抗器集合体 A 1 ' が複数個得られる。 次に、 図 6 Bに示すように、 各抵抗器集合体 A 1 ' を切断線 C 2に沿って切断する。 これにより、 1つの抵抗器集合体 A 1 ' 力 ^複数個のチップ抵抗器 A 1が得ら れる。
本発明のチップ抵抗器 A 1は、 例えばハンダリフローの手法を用いて回路基 板に面実装することができる。 具体的には、 回路基板に設けられた端子に各電 極 3 (ハンダ層 39) が接触するように、 チップ抵抗器 A 1を当該回路基板上 に載置する。 この状態で回路基板およびチップ抵抗器 A1をリフロー炉内で加 熱する。 その後、 溶融したハンダを冷却固化することにより、 チップ抵抗器 A 1を回路基板に固定する。
一般に、 ハンダリフローによるチップ抵抗器の面実装時には、 抵抗器の電極 と回路基板との間から、 溶融したハンダがはみ出すことがある。 このような場 合、 従来のチップ抵抗器 (図 1 1) では、 溶融ハンダが抵抗体 90の下面 (電 極間領域) に付着してしまい、 所期の抵抗値が得られないおそれがある。 しか しながら、 本発明のチップ抵抗器 A 1 (図 1、 図 2) においては、 抵抗体 1の 電極間領域は、 第 1絶縁層 2 Aにより覆われている。 このため、 溶融ハンダが 電極間領域に付着することはない。
また、 チップ抵抗器 A 1の上面 1 0 aは、 第 2絶縁層 2 Bにより覆われてい る。 この構成により、 上面 1 0 aが他の導電性部材と不当に接触することが防 止される。
本発明においては、 第 1絶縁層 2 Aの厚み t 2と電極 3との厚み tlは、 同一 又は略同一とされる。 後者の場合には、 t2が tlよりも大きい (t2> tl) 場合 と、 その逆の場合 (t 2< tl) がある。 t2> t 1の場合において、 t 2の大きさ は、 例えば、 第 1絶縁層 2 Aがハンダ層 39の下面を越えて下方に突出しない 程度とする。 一方、 t2く tlの場合には、 t2の大きさは以下に述べる範囲内と する。 まず、 チップ抵抗器 A 1を単純支持梁とみなし (一対の電極 3により抵 抗体 1の両端が支持されている) 、 さらに抵抗体 1が、 等分布荷重を受けて弾 性変形するとみなす。 この場合、 抗体 1に生じる最大曲げ応力 σ maxおよび最大 橈み δ maxは、 以下の数式 1および 2により与えられる。 σ =^ (1)
^max =^ - · · · (2)
max 384E7
ここで、 wは抵抗体 1に負荷される等分布荷重、 Eは抵抗体 1の縦弾性係数、 s iは電極 3間の寸法、 Z, Iは以下の数式 3 4により定義される抵抗体 1の 断面係数、 および断面二次モーメントである。
Z^-b-t3 2 · · · (3)
0
I=—b-t3 3 · · · (4)
12 3
ここで、 bは抵抗体 1の幅、 t 3は抵抗体 1の厚みである。 数式 1 4より、 最大曲げ応力 σ maxが弾性限度 σ yに達するときの最大橈み δ maxを求めると数 式 5に表されるものとして得られる。
Figure imgf000009_0001
そして、 厚み t 2が厚み t 1よりも小さい場合には、 以下の数式 6の関係が成 立すればよい。 すなわち、 厚み t l t 2の差が数式 6に示される範囲内にあれ ば、 抵抗体 1の電極間部分は、 第 1絶縁層 2 Aの表面が電極 3と同一高さとな るまで橈み、 その後は、 回路基板の実装面に支持されることとなる (回路基板 の実装面がフラットであると仮定している) 。 したがって、 抵抗体 1に生じる 最大曲げ応力 σ maxが弾性限度 σ yに達することは無く、 抵抗体 1の損傷防止効 果が得られる。 - <— -^-^- · · · (6)
1 2 24 E t3
本発明でいう弾性限度とは、 鉄鋼材料などの場合には降伏応力の意であり、 また非鉄材料の場合には 0. 2%耐カを意味している。 上述の実施例において は、 抵抗体 1を形成する N i _C u系合金、 Cu— Mn系合金、 N i —C r系 合金などは非鉄材料である。従って、弹十生限度 σ yとしてはこれらの材料の 0. 2%耐カを用いるのが適切である。 上記数式 6の右辺に代入される数値の一例は以下のとおりである。 電極 3間 の寸法 s 1 = 5 mm、 抵抗体 1の厚み t 3= 0 . 5 mm、 抵抗体 1の縦弾性係数 E = 1 3 0 G P a、 および 0 . 2 %耐カ σ y = 3 6 0 M P a。 この場合には、 数式 6より、 t 1ー t 2は約 3 0 μ πι未満となる。 なお、 ここに挙げた数値は単 なる一例にすぎず、 個々のチップ抵抗器について適宜設定されるべきものであ る。 数値設定には、 例えば、 抵抗体 1の材質、 チップ抵抗器のサイズ、 実装対 象物 (回路基板など) との相対的位置関係、 抵抗体 1の損傷を規定する基準量 (橈み量、 応力値) などが考慮される。
図 7は、 本発明の第 2実施例に基づくチップ抵抗器 A 2を示す。 このチップ 抵抗器 A 2は、 以下で述べる点を除き、 上記第 1実施例のチップ抵抗器 A 1と 同じ構成を有している。 すなわち、 第 1実施例においては、 第 1絶縁層 2 Aの 厚みは均一とされているが、 第 2実施例においては、 第 1絶縁層 2 Aの厚みは 非均一である。 具体的には、 図 7に示すように、 第 2実施例の第 1絶縁層 2 A は、 台形状断面を有している。 台形の中央部の厚み (すなわち第 1絶縁層の最 大厚み) t 2, は、 電極 3の厚み t 1と同一あるいは略同一である。 このような 構成によっても、 チップ抵抗器 A 2に加えられる衝撃力を、 一対の電極 3と第 1絶縁層 2 Aとによつて負担することができる。
図 8 Aおよび 8 Bは、本発明の第 3実施例に基づくチップ抵抗器 A 3を示す。 図 8 Bから理解されるように、 チップ抵抗器 A 3においては、 抵抗体 1の下面 に 4つの電極 3が設けられている。 抵抗体 1の下面の領域のうち、 4つの電極 3が設けられていない領域は、 第 1絶縁層 2 Aによって覆われている。 その他 の構成については、 チップ抵抗器 A 3は、 第 1実施例のチップ抵抗器 A 1と実 質的に同一である。
チップ抵抗器 A 3は、 例えば次のような使用が可能となる。 すなわち、 4つ の電極 3のうち、 2つの電極 3を電流用電極として用いるとともに、 残りの 2 つ電極 3を電圧用電極として用いる。 電気回路の電流検出を行なう場合、 一対 の電流用電極 3については電気回路の電流路に直列に接続する。 一対の電圧用 電極 3には電圧計を接続する。 チップ抵抗器 A 3の抵抗値は既知であるため、 このチップ抵抗器 A 3の抵抗体 1における電圧降下を上記電圧計を利用して測 定する。 この測定値をオームの式にあてはめることにより、 抵抗体 1に流れる 電流の値を知ることが可能となる。 本発明のチップ抵抗器において、 4つより多くの電極を設けるようにしても よい。 電極の総数を多くした場合、 例えばそれらのうちの一部の電極のみを使 用することも可能である。
図 9 Aおよび 9 Bは、本発明の第 4実施例に基づくチップ抵抗器 A 4を示す。 図 9 Bに示すように、 抵抗体 1の下面には、 3対の電極 3 a , 3 b , 3 cが設 けられている。第 1対の電極 3 aは、距離 s 3だけ相互に離間している。同様に、 第 2対の電極 3 bは距離 s 4だけ、 第 3対の電極 3 cは距離 s 5だけ相互に離間 している。 図に示した例では、 s 3 > s 4 > S 5となるように設定されているが、 本発明がこれに限定されるわけではない。 また、 各ペアのうち、 右側の電極 3 a 〜3 cは、 抵抗体 1の右側端部に沿って配されているが、 別の配置としてもよ レ、。
上述したチップ抵抗器 A 3, A 4も、 第 1実施例のチップ抵抗器 A 1と同様 の方法で製造することができる。 同方法によれば、 絶縁層 2 Aの基となる絶縁 層 2 A ' は厚膜印刷によりパターン形成される。 このために、 電極 3の個数、 形状および配置などの異なるパターンに、 容易に対応することができる。
図 1 0は、 本発明の第 5実施例に基づくチップ抵抗器 A 5を示す。 このチッ プ抵抗器 A 5は、 抵抗体 1の 2つの対向する側面 1 0 cを覆う第 3絶縁層 2 C が設けられていることを除けば、 第 1実施例のチップ抵抗器 A 1と実質的に同 じ構成を有している。 このような構成によれば、 上記側面 1 0 cに溶融ハンダ 等が付着することを防止することができる。 第 3絶縁層 2 Cは、 図 6 Aに示す バー状の抵抗体材料 1 A ' の側面に絶縁層を形成することにより、 容易に設け ることができる。 . 本発明につき、 以上のように説明したが、 これを他の様々な態様に改変し得 ることは明らかである。 このような改変は、 本発明の思想及び範囲から逸脱す るものではなく、 当業者に自明な全ての変更は、 以下における請求の範囲に含 まれるべきものである。

Claims

請求の範囲
1 . 電極形成面を含む抵抗体と、
前記電極形成面に設けられた少なくとも 2つの電極と、
前記電極形成面に設けられた絶縁層と、 を具備しており、
前記電極形成面は、 前記 2つの電極の間に位置するとともに前記絶縁層に よって覆われた電極間領域を含んでおり、 前記絶縁層は、 前記電極の厚みと同 一あるいは略同一である厚みを有している、 チップ抵抗器。
2 . 前記絶縁層の厚みは前記電極の厚みよりも小さく、 前記絶縁層の厚みと前 記電極の厚みとの差は、 前記抵抗体が荷重を受けて橈む場合において、 前記抵 抗体が破損する前に、 前記絶縁層が平坦な実装面に当接するように設定されて いる、 請求項 1に記載のチップ抵抗器。
3 . 前記絶縁層の厚みは前記電極の厚みよりも小さく、 前記絶縁層と前記電極 との厚みの差は、 前記抵抗体に発生する最大曲げ応力 σ maxが前記抵抗体の弾性 限度 σ yに達するときの前記抵抗体の最大橈み δ maxよりも小さくなるように設 定されている、 請求項 1に記載のチップ抵抗器。
4 . 前記絶縁層は、 厚膜印刷により形成されたものである、 請求項 1に記載の チップ抵抗器。
5 . 抵抗体材料部材の電極形成面に、 絶縁層をパターン形成する工程と、
前記電極形成面のうち、 前記絶縁層が形成されていない領域に、 前記絶縁 層の厚みと同一あるいは略同一の厚みを有する導電層を形成する工程と、
前記抵抗体材料部材を複数のチップ状抵抗体に分割する工程と、 を具備し ており、
前記抵抗体材料の分割は、 前記複数のチップ状抵抗体の各々が、 前記絶縁層 の一部と、 この絶縁層の一部によって離間された電極部とを含むように行われ ることを特徴とする、 チップ抵抗器の製造方法。
6 . 前記絶縁層のパターン形成は、 厚膜印刷により行なわれる、 請求項 5に記 載の製造方法。
7 . 前記導電層の形成は、 メツキ処理により行なわれる、 請求項 5に記載の製 造方法。
8 . 前記抵抗体材料部材の分割は、 打ち抜きにより行われる、 請求項 5に記載 の製造方法。
9 . 前記抵抗体材料部材の分割は、 切断により行われる、 請求項 5に記載の製 造方法。
PCT/JP2004/005038 2003-04-08 2004-04-07 チップ抵抗器およびその製造方法 Ceased WO2004090915A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/552,301 US20060273423A1 (en) 2003-04-08 2004-04-07 Chip resistor and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003103843A JP3971335B2 (ja) 2003-04-08 2003-04-08 チップ抵抗器およびその製造方法
JP2003-103843 2003-04-08

Publications (1)

Publication Number Publication Date
WO2004090915A1 true WO2004090915A1 (ja) 2004-10-21

Family

ID=33156836

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005038 Ceased WO2004090915A1 (ja) 2003-04-08 2004-04-07 チップ抵抗器およびその製造方法

Country Status (5)

Country Link
US (1) US20060273423A1 (ja)
JP (1) JP3971335B2 (ja)
KR (1) KR100730851B1 (ja)
CN (1) CN100568406C (ja)
WO (1) WO2004090915A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377782A (zh) * 2012-04-20 2013-10-30 乾坤科技股份有限公司 电阻装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
JP4640952B2 (ja) * 2005-05-27 2011-03-02 ローム株式会社 チップ抵抗器およびその製造方法
WO2009028215A1 (ja) * 2007-08-30 2009-03-05 Kamaya Electric Co., Ltd. 金属板チップ抵抗器の製造方法及び製造装置
JP4537465B2 (ja) * 2008-02-18 2010-09-01 釜屋電機株式会社 抵抗金属板低抵抗チップ抵抗器の製造方法
CN102379012B (zh) * 2009-04-01 2014-05-07 釜屋电机株式会社 电流检测用金属板电阻器及其制造方法
US9305687B2 (en) 2010-05-13 2016-04-05 Cyntec Co., Ltd. Current sensing resistor
JP2013055130A (ja) * 2011-09-01 2013-03-21 Rohm Co Ltd ジャンパー抵抗器
CN104376938B (zh) * 2013-08-13 2018-03-13 乾坤科技股份有限公司 电阻装置
US10312317B2 (en) 2017-04-27 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Chip resistor and chip resistor assembly
CN110520942B (zh) 2017-05-23 2021-08-10 松下知识产权经营株式会社 金属板电阻器及其制造方法
JPWO2019017237A1 (ja) * 2017-07-19 2020-05-28 パナソニックIpマネジメント株式会社 チップ抵抗器
CN110114843B (zh) 2017-12-01 2021-07-23 松下知识产权经营株式会社 金属板电阻器及其制造方法
JP7270386B2 (ja) * 2018-01-11 2023-05-10 北陸電気工業株式会社 チップ状金属抵抗器及びその製造方法
JP7703972B2 (ja) * 2021-09-22 2025-07-08 株式会社大真空 温度センサ付き水晶振動デバイス
CN114388208B (zh) * 2022-01-28 2023-12-15 株洲中车奇宏散热技术有限公司 一种蛇形电阻弯制方法及撬棒电阻
US12068092B2 (en) * 2022-04-08 2024-08-20 Cyntec Co., Ltd. Structure of resistor device and system for measuring resistance of same
DE102022113553A1 (de) * 2022-05-30 2023-11-30 Isabellenhütte Heusler Gmbh & Co. Kg Herstellungsverfahren für einen elektrischen Widerstand

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4727876Y1 (ja) * 1969-10-11 1972-08-24
JPH0864401A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd チップ状電子部品
JPH08236324A (ja) * 1994-12-07 1996-09-13 Dale Electronics Inc 表面取付けレジスターおよびその製造方法
JP2001118701A (ja) * 1999-10-19 2001-04-27 Koa Corp 電流検出用低抵抗器及びその製造方法
JP2002057009A (ja) * 2000-08-07 2002-02-22 Koa Corp 抵抗器の製造方法および抵抗器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706060A (en) * 1986-09-26 1987-11-10 General Electric Company Surface mount varistor
KR0130869B1 (ko) * 1994-06-02 1998-05-15 김정덕 칲 저항기의 외부 전극 제조 방법
KR980005074A (ko) * 1996-06-10 1998-03-30 이형도 다면형 칩 저항기
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Industrial Co Ltd Resistor and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4727876Y1 (ja) * 1969-10-11 1972-08-24
JPH0864401A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd チップ状電子部品
JPH08236324A (ja) * 1994-12-07 1996-09-13 Dale Electronics Inc 表面取付けレジスターおよびその製造方法
JP2001118701A (ja) * 1999-10-19 2001-04-27 Koa Corp 電流検出用低抵抗器及びその製造方法
JP2002057009A (ja) * 2000-08-07 2002-02-22 Koa Corp 抵抗器の製造方法および抵抗器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377782A (zh) * 2012-04-20 2013-10-30 乾坤科技股份有限公司 电阻装置
CN103377782B (zh) * 2012-04-20 2016-04-06 乾坤科技股份有限公司 电阻装置

Also Published As

Publication number Publication date
KR100730851B1 (ko) 2007-06-20
JP2004311747A (ja) 2004-11-04
CN1771568A (zh) 2006-05-10
CN100568406C (zh) 2009-12-09
KR20050120703A (ko) 2005-12-22
US20060273423A1 (en) 2006-12-07
JP3971335B2 (ja) 2007-09-05

Similar Documents

Publication Publication Date Title
WO2004090915A1 (ja) チップ抵抗器およびその製造方法
US7378937B2 (en) Chip resistor and method of making the same
JP4358664B2 (ja) チップ抵抗器およびその製造方法
JP3848286B2 (ja) チップ抵抗器
US20060097340A1 (en) Chip resistor, process for producing the same, and frame for use therein
JP3930390B2 (ja) チップ抵抗器の製造方法
JP3848247B2 (ja) チップ抵抗器およびその製造方法
US9530954B2 (en) Piezoelectric element
JP4460564B2 (ja) チップ抵抗器
JP2004186248A (ja) チップ抵抗器およびその製造方法
CN103201801B (zh) 金属板低电阻芯片电阻器的制造方法
JP5037288B2 (ja) チップ抵抗器およびその製造方法
JP2004153160A (ja) チップ抵抗器およびその製造方法
JP2004319874A (ja) チップ抵抗器およびその製造方法
JP3653076B2 (ja) チップ抵抗器の製造方法およびそれに用いられるフレーム
CN110911069B (zh) 电子组件及其制造方法
TW201705157A (zh) 微電阻器
JP2006157064A (ja) チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057018907

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006273423

Country of ref document: US

Ref document number: 10552301

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048093049

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057018907

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10552301

Country of ref document: US