WO2004086488B1 - 半導体エピタキシャルウェーハ - Google Patents

半導体エピタキシャルウェーハ

Info

Publication number
WO2004086488B1
WO2004086488B1 PCT/JP2004/004167 JP2004004167W WO2004086488B1 WO 2004086488 B1 WO2004086488 B1 WO 2004086488B1 JP 2004004167 W JP2004004167 W JP 2004004167W WO 2004086488 B1 WO2004086488 B1 WO 2004086488B1
Authority
WO
WIPO (PCT)
Prior art keywords
epitaxial
semiconductor substrate
impurity concentration
epitaxial layer
semiconductor
Prior art date
Application number
PCT/JP2004/004167
Other languages
English (en)
French (fr)
Other versions
WO2004086488A1 (ja
Inventor
Hiroshi Jiken
Yuuichi Nasu
Takeshi Masuda
Original Assignee
Komatsu Denshi Kinzoku Kk
Hiroshi Jiken
Yuuichi Nasu
Takeshi Masuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Denshi Kinzoku Kk, Hiroshi Jiken, Yuuichi Nasu, Takeshi Masuda filed Critical Komatsu Denshi Kinzoku Kk
Priority to JP2005504098A priority Critical patent/JPWO2004086488A1/ja
Priority to US10/550,325 priority patent/US20060226514A1/en
Priority to DE112004000527T priority patent/DE112004000527T5/de
Publication of WO2004086488A1 publication Critical patent/WO2004086488A1/ja
Publication of WO2004086488B1 publication Critical patent/WO2004086488B1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Claims

補正書の請求の範囲 [2004年 8月 13日 (13.08.04) 国際事務局受理：出願当初の請求の範囲 1-4は取り下げられた； 新しい請求の範囲 5-10が加えられた。 ]
1 . (削除）
2 . (削除）
3 . (削除）
4 . (削除）
5 . (追加） 半導体基板にェピタキシャル層を積層した半導体ェピタキシャル ゥエーハにおいて、
前記半導体基板の表面側に複数層のェピタキシャル層を積層すると共に、 前記複数層のェピタキシャル層のうちの何れかのェピタキシャル層の不純物濃 度が、 耐ラッチアップ性と高周波数適応性を有する程度であり且つ前記半導体基 板及び他のェピタキシャル層の不純物濃度よりも高濃度であること
を特徴とする半導体ェピタキシャルゥエーハ。
6 . (追加） 半導体基板にェピタキシャル層を積層した半導体ェピタキシャル ゥエーノヽにおいて、
前記半導体基板の表面側に複数層のェピタキシャル層を積層すると共に、 前記複数層のェピタキシャル層のうちの何れかのェピタキシャル層の不純物濃 度が、 ゲッタリングサイ トが形成される程度であり且つ前記半導体基板及び他の ェピタキシャル層の不純物濃度よりも高濃度であって、
前記半導体基板の不純物濃度が、 当該半導体基板からの不純物の放出が抑制さ れる程度であること
を特徴とする半導体ェピタキシャルゥエーハ。
7 . (追加） 前記複数層のェピタキシャル層のうち前記半導体基板と接するェ ピタキシャル層の不純物濃度が前記半導体基板及び他のェピタキシャル層の不純 物濃度よりも高濃度であること
を特徴とする請求の範囲 5乃至 6記載の半導体ェピタキシャルゥヱ一ハ。
8 . (追加） 半導体基板にェピタキシャル層を積層した半導体ェピタキシャル ゥエーハにおいて、
前記半導体基板の表面側に複数層のェピタキシャル層を積層すると共に、
14 捕正された用紙 （条約第 19条） 前記複数層のェピタキシャル層のうちの高濃度のェピタキシャル層の不純物濃 度が、 2. 77 X 1017〜5. 49 X 1019 (atoms/cm3) であって、
前記半導体基板の不純物濃度が、 1. 33 X 1014〜 1. 46 X 1016 (atoms/cm
3) であること
を特徴とする半導体ェピタキシャルゥ ーハ。
9. (追加） 半導体基板にェピタキシャル層を積層した半導体ェピタキシャル ゥエーノ、において、
前記半導体基板の表面側に複数層のェピタキシャル層を積層すると共に、 前記複数層のェピタキシャル層のうちの高濃度のェピタキシャル層の抵抗率が 0. 002〜0. 1 (Ω · αη) であって、
前記半導体基板の抵抗率が 1〜 1◦ 0 (Ω · αη) であること
を特徴とする半導体ェピタキシャルゥエーハ。
10. (追加） 前記複数層のェピタキシャル層のうちの高濃度のェピタキシャ ル層はボロンを含むこと
を特徴とする請求の範囲 5乃至 9記載の半導体ェピタキシャルゥエーハ。
15
捕正された用紙 （条約第 I9条)

条約 Ί 9条に基づく説明書

( 1 ) 請求の範囲 5に係る発明によると、 耐ラッチアップ性と高周波数適応性 (高周波ノイズ低減） を有するェピタキシャル層の不純物濃度は、 半導体基板及 び他のェピタキシャル層よりも高濃度になります。 高濃度のェピタキシャル層の 不純物濃度が耐ラッチアツプ性と高周波数適応性を有する程度であると、 そのェ ピタキシャル層は同時にゲッタリングサイ トとしても機能します。 つまりェピタ キシャル層が高濃度でありその濃度が所定範囲にあると、 ェピタキシャルゥエー ハはゲッタリング機能と耐ラッチアツプ性及び高周波数適応性とを両立します。 文献 1には耐ラッチアツプ性及び高周波数適応性に関しては何ら開示されてい ません。 また文献 2には耐ラッチアップ性と高周波数適応性を有する程度不純物 濃度であるェピタキシャル層が記載されていません。

( 2 ) 請求の範囲 6に係る発明によると、 ゲッタリングサイ トが形成されたェ ピタキシャル層の不純物濃度は半導体基板及び他のェピタキシャル層よりも高濃 度になります。 ェピタキシャルゥエーハをこのような構造にすると、 ェピタキシ ャルゥエーハがゲッタリング機能を有することは勿論のこと、高周波数適応性（高 周波ノイズ低減）、 耐ラッチアップ性に関して優れた特性を有する、 といった効 果が期待できます。

文献 1には半導体基板の不純物濃度と、 ゲッタリングサイ トが形成されたェピ. タキシャル層及び他のェピタキシャル層の不純物濃度との高低関係は記載されて いません。 また文献 2にはゲッタリングサイ トが形成されたェピタキシャル層が 記載されていません。

( 3 ) 請求の範囲 8に係る発明によると、 高濃度であるェピタキシャルゥエー ハの不純物濃度が 2 . 7 7 Χ 1 0 1 7〜 5 . 4 9 X 1 0 1 9 (atoms/cm 3 ) になりま す。 このような濃度によると、 ェピタキシャルゥエーハはゲッタリング機能と耐 ラッチアツプ性及び高周波数適応性とを両立します。

文献 1で開示されたェピタキシャル層の不純物濃度 （1 0 2 ° (atoms/cm 3 ) 以 上） ではゲッタリング機能と耐ラッチアップ性及び高周波数適応性とを両立でき ません。また文献 2にはェピタキシャル層の不純物濃度自体の記載がありません。 なお請求の範囲 9は、 ゲッタリング機能と耐ラッチアツプ性及び高周波数適応 性とを両立できる抵抗率を示すものです。

PCT/JP2004/004167 2003-03-26 2004-03-25 半導体エピタキシャルウェーハ WO2004086488A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005504098A JPWO2004086488A1 (ja) 2003-03-26 2004-03-25 半導体エピタキシャルウェーハ
US10/550,325 US20060226514A1 (en) 2003-03-26 2004-03-25 Semiconductor epitaxial wafer
DE112004000527T DE112004000527T5 (de) 2003-03-26 2004-03-25 Halbleiter-Epitaxial-Wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-085089 2003-03-26
JP2003085089 2003-03-26

Publications (2)

Publication Number Publication Date
WO2004086488A1 WO2004086488A1 (ja) 2004-10-07
WO2004086488B1 true WO2004086488B1 (ja) 2004-12-16

Family

ID=33095012

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/004167 WO2004086488A1 (ja) 2003-03-26 2004-03-25 半導体エピタキシャルウェーハ

Country Status (6)

Country Link
US (1) US20060226514A1 (ja)
JP (1) JPWO2004086488A1 (ja)
CN (1) CN100485887C (ja)
DE (1) DE112004000527T5 (ja)
TW (1) TWI244117B (ja)
WO (1) WO2004086488A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134623B2 (en) 2003-11-14 2015-09-15 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5458599B2 (ja) * 2009-02-24 2014-04-02 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ、およびその製造方法
JPWO2014041736A1 (ja) * 2012-09-13 2016-08-12 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128563A (ja) * 1985-11-29 1987-06-10 Nec Corp 半導体素子とその製造方法
JPS6466932A (en) * 1987-09-07 1989-03-13 Fujitsu Ltd Epitaxial silicon wafer
JP2527628B2 (ja) * 1989-11-16 1996-08-28 三洋電機株式会社 半導体装置の製造方法
JP3579069B2 (ja) * 1993-07-23 2004-10-20 株式会社東芝 半導体装置の製造方法
JP3170561B2 (ja) * 1996-01-12 2001-05-28 株式会社日立製作所 半導体装置の製造方法
JP4061418B2 (ja) * 1996-07-30 2008-03-19 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
WO1999057344A1 (fr) * 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
JP2001177086A (ja) * 1999-12-21 2001-06-29 Sony Corp 撮像素子及びその製造方法
JP2002043557A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 固体撮像素子を有する半導体装置およびその製造方法
JP2002118261A (ja) * 2000-10-05 2002-04-19 Seiko Epson Corp 半導体装置及びその製造方法
JP4342142B2 (ja) * 2002-03-22 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体受光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134623B2 (en) 2003-11-14 2015-09-15 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method

Also Published As

Publication number Publication date
JPWO2004086488A1 (ja) 2006-06-29
CN1762046A (zh) 2006-04-19
TWI244117B (en) 2005-11-21
TW200426908A (en) 2004-12-01
CN100485887C (zh) 2009-05-06
US20060226514A1 (en) 2006-10-12
DE112004000527T5 (de) 2006-01-26
WO2004086488A1 (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
EP3136421B1 (en) Bonded soi wafer manufacturing method
Liang et al. Highly efficient vertical outgassing channels for low-temperature InP-to-silicon direct wafer bonding on the silicon-on-insulator substrate
JP2011524650A (ja) 高抵抗率を有する低コストの基板の特性および製造方法
US9349804B2 (en) Composite wafer for bonding and encapsulating an SiC-based functional layer
KR101984697B1 (ko) 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
JP2005532679A (ja) Ｒｆ集積回路用の絶縁膜上シリコン・ウェハ
JP2005011915A (ja) 半導体装置、半導体回路モジュールおよびその製造方法
WO2018156357A1 (en) Rf device integrated on an engineered substrate
Kageshima et al. Theoretical study of epitaxial graphene growth on SiC (0001) surfaces
FR2874745A1 (fr) Plaque semiconductrice presentant une structure stratifiee avec de faibles warp et bow, et procedes pour sa preparation
JP6863423B2 (ja) 電子デバイス用基板およびその製造方法
TW201234500A (en) Semiconductor Device Having Insulating Film With Increased Tensile Stress and Manufacturing Method Thereof
US11587824B2 (en) Method for manufacturing semiconductor structure
TW200705696A (en) Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP5230116B2 (ja) 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子
CN105938794A (zh) 制造半导体器件的方法、复合晶圆和半导体器件
JP2008147311A (ja) 電界効果トランジスタおよびその製造方法
WO2009007943A4 (en) Hetero-structure field effect transistor, integrated circuit including a hetero-structure field effect transistor and method for manufacturing a hetero-structure field effect transistor
KR101473209B1 (ko) 단결정 ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻어진 단결정 ＳｉＣ 기판
TWI485750B (zh) 具薄膜之基板結構製造方法及其基板結構
US20100193900A1 (en) Soi substrate and semiconductor device using an soi substrate
WO2004086488B1 (ja) 半導体エピタキシャルウェーハ
CN100527357C (zh) 半导体材料基板的键合方法
CN112567506A (zh) 半导体结构及其形成方法
JP6774452B2 (ja) グラフェン含有構造体、半導体装置、およびグラフェン含有構造体の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
B Later publication of amended claims

Effective date: 20040813

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 20048074230

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2005504098

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2006226514

Country of ref document: US

Ref document number: 10550325

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10550325

Country of ref document: US