JP3170561B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3170561B2
JP3170561B2 JP00413496A JP413496A JP3170561B2 JP 3170561 B2 JP3170561 B2 JP 3170561B2 JP 00413496 A JP00413496 A JP 00413496A JP 413496 A JP413496 A JP 413496A JP 3170561 B2 JP3170561 B2 JP 3170561B2
Authority
JP
Japan
Prior art keywords
aluminum
heat treatment
ion implantation
diffusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00413496A
Other languages
English (en)
Other versions
JPH09199439A (ja
Inventor
宰豪 崔
武司 横田
佐藤  裕
篤雄 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP00413496A priority Critical patent/JP3170561B2/ja
Publication of JPH09199439A publication Critical patent/JPH09199439A/ja
Application granted granted Critical
Publication of JP3170561B2 publication Critical patent/JP3170561B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン基板にp
型拡散層を形成して構成される半導体装置の製造方法に
係り、特に、アルミニウムを不純物とするp型拡散層を
有する半導体装置の製造方法に関する。
【0002】
【従来の技術】一般に、半導体基板にp型導電性領域を
形成する場合、ボロン、アルミニウム、ガリウム等の周
期律表の3b族元素を不純物として使用し、これらの元
素を熱拡散によりまたはイオン注入により半導体基板内
に形成する方法が使用されている。アルミニウムは、拡
散係数が最も大きいため、アルミニウムを不純物として
使用すると、ボロンまたはガリウムを用いる場合に比較
して、拡散時間を短縮することができ、低濃度で深い拡
散層を形成することが容易である等の利点を得ることが
できる。
【0003】最近、電力用半導体素子の大容量化及び高
耐圧化が進み、不純物濃度が低く、かつ、深いp型拡散
層を形成したいという要求が高まっている。これは、不
純物濃度が低く、かつ、深いp型拡散層を有する半導体
素子は、表面電界強度を低減することができ、高耐圧化
を図ることができる等の利点があるからである。従っ
て、このような低濃度でかつ深いp型拡散層を得るため
に、均一にアルミニウムの拡散を行うことの重要性が益
々増大している。
【0004】アルミニウムの拡散法としては、イオン注
入法、閉管法、外管法、真空外管法等が一般に知られて
いる。
【0005】イオン注入法は、アルミニウム原子を加速
して半導体内に打ち込み、その後、高温で熱処理し、所
定の不純物濃度分布を得る方法である。この方法に関す
る従来技術として、例えば、特開昭54−101663
号公報、特開昭61−251130号公報等に記載され
た技術が知られている。
【0006】閉管法は、シリコン基板とアルミニウム供
給源とを同一の石英管の中に置き、この石英管を真空と
した後、溶封することによりアンプル状となった石英管
を電気炉に挿入し、所定の温度で加熱するものである。
この方法に関する従来技術として、例えば、特開昭54
−73557号公報、特開昭57−10229号公報等
に記載された技術が知られている。
【0007】外管法は、石英管に酸化アルミニウムの円
板とシリコン基板とを数mm間隔で交互に厚さ方向に対向
するように立てて並べ、または、アルミニウム供給源を
配置し、不活性ガス雰囲気中で加熱することにより、酸
化アルミニウムからアルミニウムを飛散させ、飛散した
アルミニウムをシリコン基板表面に付着させながら内部
に侵入拡散させる方法である。この方法に関する従来技
術として、例えば、特開昭54−112473号公報等
に記載された技術が知られている。
【0008】真空外管法は、シリコン基板とアルミニウ
ム供給源とを同一の石英管の中に置き、この石英管を真
空排気装置で排気し、石英管の内部を真空状態に保ちな
がら熱処理を行うものである。この方法に関する従来技
術として、例えば、特開昭57−36830号公報等に
記載された技術が知られている。
【0009】
【発明が解決しようとする課題】前述した従来技術は、
それぞれ次のような問題点を有している。
【0010】閉管法は、シリコン基板とアルミニウム供
給源とが同一の石英管の中に置かれるため、作業性が悪
く、拡散終了後に石英管を割ってシリコン基板を取り出
さなければならないため、高価な石英管の材料費の負担
が多くなって低コストの製品を提供することが困難であ
るという問題点を有している。
【0011】外管法は、酸化アルミニウムに含まれてい
る重金属がアルミニウムと一緒に飛散し、その重金属が
シリコン基板中に拡散されるため、半導体基板のライフ
タイムを低下させてしまうという問題点を有している。
【0012】真空外管法は、シリコン基板とアルミニウ
ム供給源とが同一の石英管の中に置かれるため、シリコ
ン基板の枚数を増加させて拡散枚数を増加させようとす
ると、石英管を長くしなければならず、これにより、石
英管内部の温度分布が均一でなくなり、拡散後の半導体
基板のウェハ面内での拡散濃度のバラツキ及びロッド間
での拡散濃度のバラツキが大きくなるという問題点を有
している。
【0013】前述した各従来技術の問題は、アルミニウ
ムをイオン注入法を用いて半導体基板に拡散させること
によって解決することができる。しかし、従来技術によ
るアルミニウムのイオン注入法は、注入エネルギーが3
00keV以下であり、イオン注入時のアルミニウム原
子分布のピークの深さRpが、シリコン基板の表面より
0.5μm以下であった。このため、シリコン基板にイ
オン注入されたアルミニウムは、その後のこれらを活性
化させるための熱処理工程で追い出される、いわゆる、
アウトディーヒュウジョンが生じる。このため、従来技
術によるアルミニウムのイオン注入法は、所望の不純物
濃度分布を得ることができないという問題点を有し、従
来、アルミニウムのイオン注入法を使用した後の不純物
の拡散は、非常に困難とされていた。
【0014】また、アウトディーヒュウジョンを防止す
るため、その防止膜として酸化膜と窒化膜との組み合わ
せ膜を成形し、熱処理を行う方法があるが、この方法に
よっても、拡散層の100μm以上の拡散深さと100
0Ω/□以下のシート抵抗を得ることができず、また、
この場合、熱処理中にシリコン基板と窒化膜とが反応
し、酸化膜と窒化膜との除去を行う工程が増えるという
問題点を生じてしまう。
【0015】本発明の目的は、前述した従来技術の問題
点を解決し、アルミニウムの高エネルギーイオン注入法
を用いることにより、アウトディーヒュウジョン防止膜
を使用することなく熱処理を行うことを可能にし、熱処
理後、所定の拡散プロフィルを得ることができる半導体
装置の製造方法を提供することにある。
【0016】
【課題を解決するための手段】本発明によれば前記目的
は、シリコン半導体基板内にp型拡散層を形成する半導
体装置の製造方法において、注入エネルギーを0.5M
eV以上、ドーズ量を1×1015ケ/cm2 以上とし、ア
ルミニウムのイオンを前記シリコン基板に注入してp型
拡散層を形成することにより、また、アルミニウムイオ
ン注入時、汚れ防止膜として0.1μm以下の酸化膜を
前記シリコン半導体基板の表面に形成しておくことによ
り達成される。
【0017】また、前記目的は、前記アルミニウムイオ
ンの注入後、窒素、ヘリウム、ネオン等の不活性ガス雰
囲気内、または、酸素を含むガス雰囲気内で熱処理を行
うことにより達成される。
【0018】前述により、本発明によれば、熱処理時、
アウトディーヒュウジョン防止膜を用いなくても、65
μm以上の拡散深さと、700Ω/□以下のシート抵抗
とを持つp型拡散層を得ることができる。
【0019】さらに、本発明は、注入エネルギー0.8
MeV以上、ドーズ量1×1015ケ/cm2 のアルミニウ
ムのイオンを注入することによって、熱処理時、アウト
ディーヒュウジョン防止膜を用いなくても、100μm
以上の拡散深さと、1000Ω/□以下のシート抵抗と
を持つp型拡散層を得ることができる。
【0020】
【発明の実施の形態】以下、本発明による半導体装置の
製造方法の実施形態を図面により詳細に説明する。
【0021】一般に、p型拡散層を形成する場合、イオ
ン注入したままの状態での不純物原子は、結晶格子の隙
間、あるいは、イオン注入時に発生した結晶欠陥の中に
入り込んでいてほとんどキャリアとして活性化していな
いため、熱処理を行って注入した不純物の活性化を図る
必要がある。
【0022】本発明の実施形態の説明の前に、まず、イ
オン注入の後、所定の熱処理を行った場合のイオン注入
エネルギーと形成された拡散層のシート抵抗との関係、
及び、不純物の拡散深さと不純物濃度との関係について
説明する。
【0023】図1はイオン注入エネルギーと形成された
拡散層のシート抵抗との関係を説明する実験結果を示す
図である。
【0024】図1に示す例は、1200℃、75時間、
酸素雰囲気の熱処理条件で、ドーズ量を1×1015ケ/
cm2 と一定にし、イオン注入エネルギーを種々に変化さ
せた場合の各アルミニウムイオン注入深さにおける熱処
理後のシート抵抗値を測定したものである。
【0025】図1から、従来と同様の注入条件であるイ
オン注入エネルギーが120KeVでの場合のシート抵
抗値は29800Ω/□であるのに対して、イオン注入
エネルギーを増加させて0.8MeVとした場合、シー
ト抵抗値は965Ω/□となり、拡散深さは107μm
となることが判った。そして、イオン注入エネルギーを
0.8MeVからさらに増加させても、シート抵抗値は
イオン注入エネルギーが0.8MeVの場合とほとんど
同一であった。
【0026】図2は不純物の拡散深さと不純物濃度との
関係を説明する実験結果を示す図である。
【0027】図2に示す例は、イオンの注入エネルギー
を1MeV、ドーズ量を1×1015ケ/cm2 としてアル
ミニウムイオンを注入し、1200°C、75時間、酸
素雰囲気の条件で熱処理を行った後のアルミニウム不純
物の深さ方向の濃度分布の実験結果とFickの拡散方
程式で解いた計算結果とを示すものである。
【0028】図2において、丸印で示す曲線が実験値
で、実線で示す曲線がアウトディーヒュウジョンが生じ
ないとした場合の計算値である。そして、アルミニウム
の場合、図2に斜線を施した部分が熱処理中にアウトデ
ィーヒュウジョンされることを意味する。そして、アル
ミニウムは拡散係数が大きく、深い接合をもつp形半導
体の形成に適した不純物であるが、熱処理中におけるア
ルミニウムのアウトディーヒュウジョンが大きいため、
熱処理後の電気特性として測定できる基板内の不純物濃
度は熱処理前に注入されたアルミニウムの10%以下と
なってしまう。また、図2から、ある拡散深さ以上にま
で注入されたアルミニウムは、殆どアウトディーヒュウ
ジョンされないことが判る。
【0029】一般に、半導体中の不純物拡散は、Fic
kの拡散方程式にある一定の境界条件を設定することに
より計算を行うことができる。すなわち、熱処理中のア
ルミニウムのアウトディーヒュウジョンのメカニズム
は、以下のような式を用いることにより解析することが
できる。
【0030】 Fickの拡散方程式: ∂N/∂t=D(∂2N/∂x2) ここで、t:時刻、N:濃度、x:距離、D:拡散係数
である。
【0031】また、境界条件としては、アウトディーヒ
ュウジョンが表面濃度に比例することにすると、境界条
件は次のように表わされる。
【0032】 境界条件:Ds(∂N(0,t)/∂x)=KN(0,t) ここで、Ds:表面での拡散係数、N(0,t):時刻
tでの表面濃度K:アウトディーヒュウジョン係数であ
る。
【0033】前記式において、アルミニウムのアウトデ
ィーヒュウジョン量を決めるDsとKとの条件を選ぶこ
とにより、実験結果と計算結果とをほぼ一致させること
ができる。従って、まず、アウトディーフュウジョンに
与えるKとDsとの影響を調べることにする。
【0034】アウトディーフュウジョン係数Kについて
考えて見ると、Kがある程度以上大きくなると濃度が変
化しなくなり、実験結果と計算結果とが一致しない。す
なわち、Kをいくら大きくとしも全体のアウトディーヒ
ュウジョン量を説明することはできない。そこで、表面
付近での拡散係数Dsを大きくするとシリコン基板表面
に到るアルミニウム不純物量が増加し、アウトディーヒ
ュウジョンが増加することになる。そこで、表面での拡
散係数の増加部分の深さを0.1μmにすると表面での
拡散係数をいくら大きくしても不純物濃度はほとんど低
下しなかった。これに対して、表面での拡散係数の増加
部分の深さを0.7μmにすると表面での拡散係数の増
加に対して濃度が低下し始めた。
【0035】前述で説明したことから、アルミニウムの
アウトディーヒュウジョンの主な原因は、熱処理中アウ
トディーヒュウジョン係数のみならず、表面近傍でのア
ルミニウムの拡散係数が大きくなることにある。すなわ
ち、従来のアルミニウムのイオン注入により形成される
拡散層は、注入エネルギーが300KeV以下であった
ため、イオン打込みが浅い不純物濃度プロフィルをもつ
ため、アウトディーヒュウジョンが大きくなり、図1に
示すように120KeVでのシート抵抗値が29800
Ω/□になったと考えられる。
【0036】この結果、イオン注入時のドーズ量が1×
1015ケ/cm2 以上とし、イオン注入時のアルミニウム
原子分布のピーク深さRpを、基板表面近傍での拡散係
数が大きくなる0.7μmより深くすることによって、
アウトディーヒュウジョン防止膜なしに熱処理を行っ
て、アルミニウムのイオンの拡散を行うことが可能にな
り、さらに、光サイリスタのような50μm以上の深い
拡散層を必要とするパワーデバイスに応用可能なアルミ
ニウムの拡散プロフィルを得ることができることが判っ
た。
【0037】従って、本発明は、イオン注入エネルギー
を0.5MeV以上にすることにより、すなわち、イオ
ン注入時のアルミニウム原子分布のピーク深さRpを
0.8μm以上とすることにより、熱処理後に所定の拡
散濃度を持つ拡散層を形成することができるようにし
た。
【0038】以下、本発明による半導体装置の製造方法
の第1の実施形態を図面により詳細に説明する。
【0039】図3は本発明の第1の実施形態を説明する
注入エネルギーによるイオン注入時のアルミニウム原子
分布のピーク深さRpと熱処理後のシリコン基板表面の
シート抵抗値との関係を説明する図、図4は熱処理部の
拡散深さとRpとの関係を説明する図である。
【0040】本発明の第1の実施形態に用いたシリコン
基板は、基板製法がFZ型で、n型導電性の抵抗率が4
00Ω−cm、直径150mm、厚さが1000μmのもの
である。アルミニウムイオンの注入条件は、ドーズ量を
1×1015ケ/cm2 一定にし、注入エネルギーを0.0
9、0.2、0.5、0.8、1.0、2.0、3.0、5.
0、7.0MeVとした。前述の条件でアルミニウムイ
オンの注入を行った後、シリコン基板を熱処理した。そ
の条件は、1200℃、酸素雰囲気内での熱処理時間が
30時間である。
【0041】このような処理後の結果を示す図3、図4
から判るように、注入エネルギーが0.5MeV場合、
拡散深さ67μm、シート抵抗674Ω/□となり、注
入エネルギーが2.0MeV場合、拡散深さ75μm、
シート抵抗は331Ω/□を得ることができた。このこ
とは、熱処理後の拡散深さとシート抵抗値とが注入エネ
ルギーに依存していることを意味し、熱処理時間30時
間の場合、イオン注入エネルギーを多くすることによっ
てイオン注入時の注入深さを大きくすることができ、熱
処理後も低いシート抵抗値を得ることができた。
【0042】図5は熱処理後のシート抵抗値の時間変化
を説明する図、図6は本発明の第2の実施形態を説明す
る注入エネルギーによるイオン注入時のアルミニウム原
子分布のピーク深さRpと熱処理後のシリコン基板表面
のシート抵抗値との関係を説明する図である。
【0043】図5に示す例は、アルミニウムイオンの注
入条件として、ドーズ量1×1015ケ/cm2 、注入エネ
ルギー1MeVとし、熱処理の条件として、1200
℃、酸素雰囲気中で30時間とした。そして、この例で
は、汚れ防止膜として酸化膜を形成せずにイオン注入を
行った。
【0044】この例の場合、図5に示すように、熱処理
後、熱処理中に形成された酸化膜を除去した後、時間の
経過によりシート抵抗が変動している。これは、この例
が、汚れ防止膜として酸化膜を形成せずにイオン注入を
行ったので、イオン注入時、シリコン基板を固定するホ
ルダー部分にシリコン基板が触れ、油などの汚れがシリ
コン基板に付着し、これが熱処理中のシリコン基板と反
応し、シート抵抗値が変動したものと考えられる。この
ため、イオン注入の前処理として0.06μmの厚みの
酸化膜を形成して、アルミニウムのイオン注入を行い、
イオン注入時の汚れを取る目的で酸化膜を0.01μm
除去した後、シリコン基板の熱処理を行った。この場
合、熱処理後のシート抵抗値の変動は見られなかった。
【0045】次に、このイオン注入前にシリコン基板に
酸化膜を形成し、その後にイオン注入を行った本発明の
第2の実施形態について図6により説明する。
【0046】本発明の第2の実施形態に用いたシリコン
基板は、基板製法がFZ型で、n型導電性の抵抗率が4
00Ω−cm、直径150mm、厚さが1000μmのもの
である。イオン注入前のシリコン基板に対する処理とし
て、熱酸化法により0.06μmの厚みの酸化膜を形成
し、その後にアルミニウムイオンの注入を行った。アル
ミニウムイオンの注入条件は、図3により説明した本発
明の第1の実施形態の場合と同様に、ドーズ量を1×1
15ケ/cm2 一定とし、注入エネルギーを0.09、0.
2、0.5、0.8、1.0、2.0、3.0、5.0、7.
0MeVとした。前述の条件でアルミニウムイオンの注
入を行った後、さらに、イオン注入時の汚れを取る目的
で酸化膜を0.01μm除去し、その後、シリコン基板
の熱処理を行った。その条件は、第1の実施形態の場合
と同様に、1200℃、酸素雰囲気内での熱処理時間が
30時間である。
【0047】この本発明の第2の実施形態の場合も、図
6に示すように、図3に示した本発明の第1の実施形態
の酸化膜を付けない状態でイオン注入を行った場合との
とほぼ同様の結果を得ることができた。すなわち、酸化
膜の厚みが0.05μm程度に薄く、また、アルミニウ
ムイオン注入を高エネルギーで行う場合、注入後のアル
ミニウムの深さの差は、ほとんど誤差の範囲であり、注
入後のアルミニウムのプロフィルには影響を与えない。
【0048】なお、熱処理による拡散中の雰囲気を、窒
素、ヘリウムあるいはネオンとた場合にも、ほぼ同様の
拡散結果を得ることができた。
【0049】図7は本発明の方法により製作したダイオ
ードの耐圧特性を説明する図であり、次に、前述したア
ルミニウムイオン注入法を用いたダイオードの製作につ
いて説明する。
【0050】この例に用いたシリコン基板は、基板製法
がFZ型で、n型導電性の抵抗率が400Ω−cm、直径
150mm、厚さが1000μmのものである。イオン注
入前のシリコン基板に対する処理として、熱酸化法によ
り0.06μmの厚みの酸化膜を形成し、その後にアル
ミニウムイオンの注入を行った。アルミニウムイオンの
注入条件は、ドーズ量を1×1015ケ/cm2 一定にし、
注入エネルギーを1.0MeVとした。前述の条件でア
ルミニウムイオンの注入を行った後、さらに、イオン注
入時の汚れを取る目的で酸化膜を0.01μm除去し、
その後、シリコン基板の熱処理を行った。その条件は、
1200℃、酸素雰囲気内での熱処理時間が30時間で
ある。
【0051】前述で形成されたアルミニウムを不純物と
するp型拡散層には、さらにボロンのイオン注入を行
い、p+層を形成し、n型拡散層にはリンのイオン注入
を行い、n+層を形成した後、スパッタ法を用いてアル
ミニウム電極形成後、ホト工程と断面加工工程とを行っ
てダイオードを作製した。
【0052】前述のように作製したダイオードは、イオ
ン注入によるシリコン基板へのダメージが懸念された
が、図7に示すこのダイオードの耐圧特性に示すよう
に、イオン注入時のダメージが、熱処理中に回復し、耐
圧特性には影響を与えていないことが判る。
【0053】図8は本発明の方法により製作したサイリ
スタの耐圧特性を説明する図であり、次に、前述したア
ルミニウムイオン注入法を用いたサイリスタの製作につ
いて説明する。
【0054】この例に用いたシリコン基板は、基板製法
がFZ型で、n型導電性の抵抗率が400Ω−cm、直径
150mm、厚さが1000μmのものである。イオン注
入前のシリコン基板に対する処理として、熱酸化法によ
り0.06μmの厚みの酸化膜を形成し、その後にアル
ミニウムイオンの注入を行った。アルミニウムイオンの
注入条件は、ドーズ量を1×1015ケ/cm2 一定にし、
注入エネルギーを0.5、1.0、3.0、5.0、7.0
MeVとした。前述の条件でアルミニウムイオンの注入
を行った後、さらに、イオン注入時の汚れを取る目的で
酸化膜を0.01μm除去し、その後、シリコン基板の
熱処理を行った。その条件は、1200℃、酸素雰囲気
内での熱処理時間が50時間である。
【0055】前述で形成されたアルミニウムを不純物と
する一方のp型拡散層には、リンのイオン注入を行って
n層を形成し、また、他方のp型拡散層には、さらにボ
ロンのイオン注入を行ってp+層を形成し、n型拡散層
にはリンのイオン注入を行ってn+層を形成した後、ス
パッタ法を用いてアルミニウム電極形成後、ホト工程と
断面加工工程とを行ってダイオードを作製した。
【0056】前述のように作製したサイリスタは、図8
に示すような耐圧特性となった、この図8において、イ
オン注入エネルギー0.5MeVの場合が■印で、7.0
MeVの場合が□印で示されている。そして、1.0、
3.0、5.0MeVの場合、前述の間に収まった。
【0057】図8から判るように、アルミニウムの注入
エネルギーが変化した場合にも、サイリスタの耐圧特性
が同程度となり、ほぼ同一の拡散深さが得られている。
注入エネルギーが異なってもサイリスタの特性に影響を
与えていないことから、イオン注入時のダメージは、熱
処理中に回復し、耐圧特性に影響を与えていないことが
判る。
【0058】
【発明の効果】以上説明したように本発明の方法によれ
ば、熱処理時にアウトディーヒュウジョン防止膜を用い
ることなく、アルミニウムを不純物とする拡散層を所定
のプロフィルで形成することができる。
【図面の簡単な説明】
【図1】イオン注入エネルギーと形成された拡散層のシ
ート抵抗との関係を説明する実験結果を示す図である。
【図2】不純物の拡散深さと不純物濃度との関係を説明
する実験結果を示す図である。
【図3】本発明の第1の実施形態を説明する注入エネル
ギーによるイオン注入時のアルミニウム原子分布のピー
ク深さRpと熱処理後のシリコン基板表面のシート抵抗
値との関係を説明する図である。
【図4】熱処理部の拡散深さとRpとの関係を説明する
図である。
【図5】熱処理後のシート抵抗値の時間変化を説明する
図である。
【図6】本発明の第2の実施形態を説明する注入エネル
ギーによるイオン注入時のアルミニウム原子分布のピー
ク深さRpと熱処理後のシリコン基板表面のシート抵抗
値との関係を説明する図である。
【図7】本発明の方法により製作したダイオードの耐圧
特性を説明する図である。
【図8】本発明の方法により製作したサイリスタの耐圧
特性を説明する図である。
フロントページの続き (72)発明者 渡辺 篤雄 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平3−4524(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/265

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン半導体基板内にp型拡散層を形
    成する半導体装置の製造方法において、注入エネルギー
    0.5MeV以上、ドーズ量1×1015ケ/cm2 以上
    で、アルミニウムのイオンを前記シリコン基板に注入し
    てp型拡散層を形成し、その後、アウトディーヒュウジ
    ョン防止膜を使用することなく熱処理を行うことを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 前記アルミニウムイオン注入時、汚れ防
    止膜として0.1μm以下の酸化膜を前記シリコン半導
    体基板の表面に形成しておくことを特徴とする請求項1
    記載の半導体装置の製造方法。
  3. 【請求項3】 前記熱処理は、ヘリウムまたはネオンに
    よる不活性ガス雰囲気内、または、酸素または窒素によ
    るガス雰囲気内で行われることを特徴とする請求項1ま
    たは2記載の半導体装置の製造方法。
  4. 【請求項4】 前記アルミニウムイオン注入時のアルミ
    ニウム原子分布のピーク深さを、0.7μmより深くす
    ることを特徴とする請求項1、2または3記載の半導体
    装置の製造方法。
  5. 【請求項5】 前記熱処理を行った後の拡散層は、その
    拡散深さが65μm以上、シート抵抗1000Ω/□以
    下であることを特徴とする請求項1ないし4のうち1記
    載の半導体装置の製造方法。
  6. 【請求項6】 請求項1ないし5のうち1記載の半導体
    装置の製造方法を使用してサイリスタまたはダイオード
    のp型拡散層を形成することを特徴とする半導体装置の
    製造方法。
JP00413496A 1996-01-12 1996-01-12 半導体装置の製造方法 Expired - Fee Related JP3170561B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00413496A JP3170561B2 (ja) 1996-01-12 1996-01-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00413496A JP3170561B2 (ja) 1996-01-12 1996-01-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09199439A JPH09199439A (ja) 1997-07-31
JP3170561B2 true JP3170561B2 (ja) 2001-05-28

Family

ID=11576321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00413496A Expired - Fee Related JP3170561B2 (ja) 1996-01-12 1996-01-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3170561B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244117B (en) * 2003-03-26 2005-11-21 Komatsu Denshi Kinzoku Kk Semiconductor epitaxy wafer

Also Published As

Publication number Publication date
JPH09199439A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
JP5594336B2 (ja) 半導体装置およびその製造方法
KR101023666B1 (ko) 반도체장치 및 그 제조 방법
US3796929A (en) Junction isolated integrated circuit resistor with crystal damage near isolation junction
EP2015348B1 (en) Method for manufacturing a SiC semiconductor device
JPS6242418A (ja) ド−パントの拡散及びド−パントの電気的活性化を制御する方法
JP2013247248A (ja) 半導体装置の製造方法
JPS6338859B2 (ja)
US4151011A (en) Process of producing semiconductor thermally sensitive switching element by selective implantation of inert ions in thyristor structure
JP3311210B2 (ja) 半導体装置およびその製造方法
JP3170561B2 (ja) 半導体装置の製造方法
Ginley Modification of grain boundaries in polycrystalline silicon with fluorine and oxygen
JPS6392030A (ja) 半導体装置の製造方法
JP3450163B2 (ja) 半導体装置の製造方法
Wegrzecka et al. Technology of silicon charged-particle detectors developed at the Institute of Electron Technology (ITE)
JP2008004704A (ja) 半導体素子の製造方法
JP3459050B2 (ja) Mosトランジスタの製造方法
KR100203129B1 (ko) 소오스/드레인 접합 잔류 결함 제거방법
JP7537356B2 (ja) 半導体エピタキシャルウェーハの製造方法
JPH08148501A (ja) シリコン半導体装置の製造方法
JP4045642B2 (ja) 半導体デバイスの製造方法
JPS6142911A (ja) イオン注入による導電層形成方法
JP2680448B2 (ja) 耐放射線半導体装置の製造方法
JP2744022B2 (ja) 半導体装置の製造方法
KR100434960B1 (ko) 반도체소자의제조방법
JPS6030112B2 (ja) トランジスタの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees