WO2004086065A1

WO2004086065A1 - 電圧測定装置

Info

Publication number: WO2004086065A1
Application number: PCT/JP2004/003944
Authority: WO
Inventors: Akio Iwabuchi; Masaki Kanazawa; Kazuya Aizawa; Norimasa Yamada; Toshiaki Ariyoshi; Takafumi Tsurumi; Yoshikazu Nomoto
Original assignee: Sanken Electric Co. Ltd.; Honda Motor Co. Ltd.
Priority date: 2003-03-24
Filing date: 2004-03-23
Publication date: 2004-10-07
Also published as: EP1617229A4; EP1617229B1; US20060186894A1; JPWO2004086065A1; EP1617229A1; US7126342B2; JP4095089B2

Abstract

第１スイッチ群Ｑ１、Ｑ２と、第２スイッチ群Ｑ７、Ｑ８と、第３スイッチ群Ｑ５、Ｑ６とを備え、第３スイッチ群Ｑ５、Ｑ６がオンされることにより第１スイッチ群Ｑ１、Ｑ２がオンされて電圧入力端子Ａと電圧入力端子Ｂとの間に印加される電圧でコンデンサＣ１が充電され、第３スイッチ群Ｑ５、Ｑ６がオフされることにより第１スイッチ群Ｑ１、Ｑ２がオフされている期間に第２スイッチ群Ｑ７、Ｑ８がオンされることによりコンデンサＣ１に保持されている電圧が電圧出力端子Ｇと電圧出力端子Ｈとの間に出力される。

Description

明細書電圧測定装置技術分野

本発明は、電圧源の電圧を測定する電圧測定装置に関し、特に測定精度を向上させる技術に関する。背景技術

従来、環境保護という観点から車両走行用の駆動源としてモータを備えた電気自動車、あるいはモータとエンジンを備えたハイプリッド車両が知られている。

これらモ一夕を駆動するための電源として、数百個の蓄電池や燃料電池 (以下、「電池」と総称する）を直列に接続して使用することが多い。走行中に時々刻々変化する電池の充電状況、放電状況、各電池の寿命、異常等をモニタするために、直列に接続され数百ボル卜の電圧が印加されている各電池セルの ΐポル卜前後の端子電圧を高精度で測定する必要性が高まってきている。

このような要求に応えるために、特開 2 0 0 1 - 1 1 6 7 7 7公報に記載の技術においては、電池の端子電圧の測定は、電池を構成する電池セルを複数個まとめてモジュール化し、各モジュールの電圧を第 1スィッチ群を介して蓄電素子に充電し、次に第 1スィッチ群をオフにした後、第 2スィッチ群を介して蓄電素子を電圧測定器に接続することにより行われている。

上記技術では、スィツチ素子としてフォ卜 M O S F Ε Τあるいはこれに相当する素子を使用している。このため、スィッチ駆動信号系と測定電圧信号系の分離が容易で、スィッチ駆動信号も測定電圧による影響を受け難く、スィツチ駆動回路に特別な工夫を必要としないという利点がある。発明の開示

しかしながら、上述技術には、以下のような問題がある。即ち、 (1 ) フ才卜 MOS F ETは応答速度が遅く、応答速度のばらつきも大きいために、各スィツチの切リ換えタイミングに余裕を確保する必要があリ、蓄電素子を充放電するための切り換えを正確且つ素早く行うことが困難である。

(2) フォト MOS F E Tは、その構造上、小型化、高集積化が困難であるので、測定装置が大型化して高価になる。

(3)フォト MOS F E Tを駆動するための電源が必要であり、測定個所が増えると、大きな電流が必要になる。

(4)蓄電池に比べて運転温度が高くなる燃料電池の電圧を測定する場合には、その回路の動作温度を高温に耐え得るようにする必要があるが、フォト

MO S F E Tでは耐高温化が困難である。

(5)各スィツチは保護機能を備えていないため、スィツチの切り換え時間に余裕を十分確保することにより、短絡電流が流れない様に設計しても、モ一夕やエンジンからの大きなノイズで駆動信号が誤動作すると、各スィツチが誤動作し、短絡電流が流れ、電圧測定回路に悪影響を及ぼす。

本発明は、上述した諸問題を解決するためになされたものであり、その課題は、特別の電源を必要とせずに電池セルの端子電圧を高速且つ高精度で測定でき、しかも耐ノイズ性に鐸れた小型且つ低価格な電圧測定装置を提供するしとにのる。

本発明の主要な側面は、直列に接続された複数の電圧源を、少なくとも 1 つの電圧源からなる複数のブロックに分割し、ブロックの電圧を測定する電圧測定装置において、前記ブロックの一方の端子に接続される第 1電圧入力端子に第 1主電極が接続され第 1主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオン/オフする第 1導電型の第 1 MOS F E Tと、前記ブロックの他方の端子に接続される第 2電圧入力端子に第 1主電極が接続され第 1主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオン/オフする第 1導電型の第 2 MOS F E Tとを有する第 1スィッチ群と、各ブロック毎に設けられ、前記第 1導電型の第 1 MOS F ETの第 2主電極と前記第 1導電型の第 2 MO S F ETの第 2主電極との間に接続された第 1蓄電素子と、前記第 1蓄電素子の一方の端子に第 2主電極が接続され且つ第 1主電極が第 1電圧出力端子に接続され制御電極に入力された信号に応じてオン/オフする前記第 1導電型とは反対導電型となる第 2導電型の第 1 M O S F E Tと、前記第 1蓄電素子の他方の端子に第 2 主電極が接続され且つ第 1主電極が第 2電圧出力端子に接続され制御電極に入力された信号に応じてオン/オフする第 2導電型の第 2 M O S F E T とを有する第 2スィッチ群と、前記第 1導電型の第 1 M O S F E Tの制御電極に第 2主電極が接続され制御電極に入力された信号に応じてオン Zオフする第 2導電型の第 3 M O S F E Tと、前記第 1導電型の第 2 M O S F E T の制御電極に第 2主電極が接続され制御電極に入力された信号に応じて才ン /オフする第 2導電型の第 4 M O S F E Tとを有する第 3スィッチ群と、前記第 3スィツチ群をオンさせることによリ前記第 1スィツチ群をオンさせ、前記第 3スィッチ群をオフさせることにより前記第 1スィッチ群がオフしている期間に前記第 2スィツチ群をオンさせる制御手段とを備えることを特徴とする。図面の簡単な説明

図 1 は、本発明の第 1〜第 3の実施の形態に係る電圧測定装置の構成を示すプロック図である。

図 2は、本発明の第 1の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。

図 3 A〜 3 Cは、本発明の第〗の実施の形態に係る電圧測定装置内の電圧測定回路の動作を説明するための図である。

図 4は、本発明の第 1の実施の形態に係る電圧測定装置の変形例を示すブ口ック図である。

図 5 A， 5 Bは、図 4に示した変形例の動作を説明するためのタイミングチャートである。

図 6 A， 6 Bは、図 4に示した変形例の他の動作を説明するための夕イミングチャートである。

図 7は、本発明の第 2の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。 P 聰 004趣 944

4 図 8は、本発明の第 3の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。

図 9は、本発明の第 4の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。発明を実施するための最良の形態

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。

図 1は本発明の実施の形態に係る電圧測定装置の構成を示す図である。この電圧測定装置は、電池 1、電圧測定部 2、電圧変換部 3及び制御装置 4から構成されている。

電池 1は、 π個（nは 1以上の整数）のブロック 1 0,〜 1 0_nが直列に接続されて構成されており、各ブロック 1 0は、本発明の電圧源に対応し、複数の電池セルが直列に接続されて搆成されている。この電池 1 は、例えば 1 00 ~ 200 Vといった高い電圧を出力する。

電圧測定部 2は、 π個の電圧測定回路 2 0,〜2 0_nから構成されている。電圧測定回路 2 0,〜2 0_nの各々は同一の構成を有する。電圧測定回路 20 , Οηは、制御装置 4からの制御信号に応じて、電池 1のブロック 1 0 , ~ 1 0„からの電圧をそれぞれ取り込んで保持する。そして、制御装置 4からの制御信号に応じて、保持している電圧を電圧変換部 3に送る。

電圧変換部 3は、例えば η個の A/D変換器 3 0,-3 Ο_πから構成されている。 A/D変換器 3 (^〜ョ 0„の各々は同一の構成を有する。 A/D変換器 30,~30„は、電圧測定回路 20,〜2 Ο_ηからアナログ信号として供給される電圧をデジタル信号に変換して制御装置 4に送る。

制御装置 4は、電圧測定回路 20,〜20„に制御信号を供給して、それらの動作を制御すると共に、 AZD変換器 3 0,-3 Ο_πから送られてくるデジタル信号を加算し、電池 1の全体の電圧やブロック毎の電圧を算出する。算出された電圧は、電池 1の充電状況、放電状況、電池の寿命、異常等をモニ夕するために使用される。

(第 1の実施の形態）図 2は本発明の第 1の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。この電圧測定回路は、図 1 に示す電圧測定回路 2 0，〜20_nに対応する。

電圧測定回路は、電圧入力端子 A及び B、制御信号入力端子 C、 D、 E及び F、並びに電圧出力端子 G及び Hを備えている。電圧入力端子 Aは電池 1 を構成する複数のブロック 1 0,〜 1 0_Πの中の 1つのブロックの一方の端子（正極端子）に接続され、電圧入力端子 Βはそのプロックの他方の端子（負極端子）に接続される。電圧出力端子 G及び Ηは、複数の AZD変換器 3 0 ,~ 1 0_ηの中の 1つの A/D変換器に接続される。また、制御信号入力端子 C、 D、 E及び Fは制御装置 4に接続される。

この電圧測定装置は、第 1 スィッチ群を構成する Pチャンネル MO S電界効果トランジスタ（以下、 r p _c h _MO S F E Tj といい、本発明の第 1 導電型の MO S F E Tに対応する。） Q 1及び P c h— MO S F E TQ 2、第 2のスィツチ群を構成する Nチヤンネル M 0 S電界効果卜ランジス夕（以下、「N c h— MO S F E TJ といい、本発明の第 2導電型の MO S F E T に対応する。） Q 7及び N c h— MO S F ETQ 8、並びに第 3のスィツチ群を構成する N c h— MO S F ETQ 5及び N c h—MO S F ETQ 6を備えている。これら P c h— MOS F E TQ 1 、 P c h— MO S F E TQ 2、 N c h— MO S F E TQ 5、 N c h -MO S F E TQ 6, N c h -MO S F E T Q 7及び N c h—MO S F ETQ 8としては、電池 1の電圧によって異なるが、例えば 5 00 Vに耐え得る高耐圧の素子が使用される。

P c h -MO S F E TQ 2のソース（本発明の第 1主電極に対応）は抵抗 R 2を介して電圧入力端子 Aに接続され、ドレイン（本発明の第 2主電極に対応）は抵抗 R 9を介してコンデンサ C 1 (本発明の第 1蓄電素子に対応）の一方の端子に接続されている。また、 P c h— MO S F E TQ 2のゲート (本発明の制御電極に対応）は N c h -MO S F E TQ 6のドレインに接続され、更に、バックゲ一卜（サブストレート）は電圧入力端子 Aに接続されている。

P c h -MO S F ETQ 2のバックゲー卜（電圧入力端子 A)とゲー卜との間には、 P c h— MOS F ETQ 2のゲート電圧を確定させるために、ッェナーダイ才ードと同様にゲー卜電圧のリミッタとして機能するように接続された N P Nトランジスタ Q 4と抵抗 R 4とが並列に接続されている。即ち、 N P N トランジスタ Q 4のコレクタ及びエミッ夕は P c h— MO S F E TQ 2のバックゲート（電圧入力端子 A) に接続され、ベースは P c h -M 〇 S F E TQ 2のゲ一卜に接続されている。

抵抗 R 2は本発明の電流制限部を構成する抵抗素子に、 N P N 卜ランジス夕 Q 4は本発明の電流制限部を構成する電圧制限素子にそれぞれ対応し、これら抵抗 R 2及び N P N卜ランジス夕 Q4により、 P c h— MO S F E TQ 2に流れる電流が制限されてその破壊が防止される。

抵抗 R 9は予期せぬ事態によリ、蓄積素子側から電池側に電流が流れても、過大な電流が流れないよう、抵抗 R 9により過電流を防止し P c h— M〇 S F E T Q 2の破壊を防止するためのもので、 P c h— MO S F E TQ 2や使用条件によって抵抗 R 9は無くてもよい。

また、 P c h— MO S F ETQ 1のソースは、抵抗 R 1を介して電圧入力端子 Bに接続され、ドレインは抵抗 R 8を介してコンデンサ C〗の他方の端子に接続されている。また、 P c h— MO S F E TQ 1のゲー卜は N c h— MO S F E TQ 5のドレインに接続され、更に、バックゲー卜は電圧入力端子 Bに接続されている。

P c h— MO S F E TQ 1のバックゲート（電圧入力端子 B) とゲー卜との間には、 P c h— MO S F E TQ 1のゲー卜電圧を確定させるために、ッェナ一ダイ才ードと同様にゲー卜電圧のリミッタとして機能するように接続された N P Nトランジスタ Q 3と抵抗 R 3とが並列に接続されている。即ち、 N P Nトランジスタ Q 3のコレクタ及びエミッ夕は P c h— MO S F E TQ 1のバックゲー卜（電圧入力端子 A) に接続され、ベースは P c h— M 0 S F E T Q 1のゲートに接続されている。

抵抗 R 1 は本発明の電流制限部を構成する抵抗素子に、 N P N卜ランジス夕 Q 3は本発明の電流制限部を構成する電圧制限素子にそれぞれ対応し、これら抵抗 R 1及び N P N卜ランジス夕 Q 3により、 P c h— MO S F E TQ 1 に流れる電流が制限されてその破壊が防止される。抵抗 R 8は予期せぬ事態により、蓄積素子側から電池側に電流が流れても、過大な電流が流れないよう、抵抗 R 8により過電流を防止し P c h - OS F E T Q 1の破壊を防止するためのもので、 P c h— MO S F ETQ 1や使用条件によって抵抗 R 8は無くてもよい。

N c h— MOS F ETQ 6は、 P c h— MOS F E TQ 2を駆動するために用いられる。 N c h— MO S F ETQ 6のドレインは、上述したように P c h— MO S F ETQ 2のゲ一卜に接続されている。また、 N c h— M 0 S F ETQ 6のソースは抵抗 R 6を介してグランドに接続されておりックゲート (サブス卜レ一卜）もグランドに接続されている。抵抗 R 6は本発明の電流制限部を構成する抵抗素子に対応する。抵抗 R 6により、 N c h— M OS F ETQ 6に流れる電流が制限され、その破壊が防止される。

更に、 N c h _MOS F ETQ 6のゲー卜は制御信号入力端子 Eに接続されている。制御信号入力端子 Eに外部から高レベル（以下、 ΓΗレベル」という）の電圧が印加されることにより N c h— MO S F E TQ 6はオンになる。その結果、 P c h— MOS F ETQ 2もオンになり、電圧入力端子 Aからの電圧がコンデンサ C 1の一方の端子に印加される。

N c h— MOS F ETQ 5は、 P c h— MOS F ETQ 1を駆動するために用いられる。 N c h— MO S F ETQ 5のドレインは、上述したように P c h -MO S F ETQ lのゲー卜に接続されている。また、 N c h -MO S F E TQ 5のソースは抵抗 R 5を介してグランドに接続されックゲ一卜 (サブス卜レー卜）もグランドに接続されている。抵抗 R 5は本発明の電流制限部を構成する抵抗素子に対応する。抵抗 R 5により、 N c h— MO S F ETQ 5に流れる電流が制限され、その破壊が防止される。

更に、 N c h— MOS F ET Q 5のゲートは制御信号入力端子 Fに接続されている。制御信号入力端子 Fに外部から Hレベルの電圧が印加されることにより N c h— MO S F ETQ5はオンになる。その結果、 P c h— M 0 S F ETQ 1 もオンになり、電圧入力端子 Bからの電圧がコンデンサ C〗の他方の端子に印加される。

N c h -MOS F ETQ 8のドレインはコンデンサ C 1の一方の端子に接続され、ソースは電圧出力端子 G及びツエナーダイ才ード Z D 1のカソードに接続され、ツエナ一ダイォード Z D 1のアノードはグランドに接続されている。 A/D変換器の入力インピーダンスは非常に高いため、静電容量やリ一ク電流のために電圧出力端子の電圧が上昇し第 2スィツチ群の M O S F E Tが破壊することがないよう保護のために、ツエナーダイオード Z D 1 が挿入されている。 N c h— MO S F E TQ 8のバックゲー卜（サブストレ一卜）はグランドに接続され、ゲートは制御信号入力端子 Cに接続されている。制御信号入力端子 Cに外部から Hレベルの電圧が印加されることにより N c h -MO S F E TQ8はオンになり、コンデンサ C 1の一方の端子の電位が電圧出力端子 Gに出力される。

N c h -MO S F E TQ 7のドレインはコンデンサ C 1の他方の端子に接続され、ソースは抵抗 R 7を介して電圧出力端子 H及びグランドに接続されている。

N c h -MO S F E TQ 7のバックゲ一卜（サブス卜レー卜）はグランドに接続され、ゲ一卜は制御信号入力端子 Dに接続されている。制御信号入力端子 Dに外部から Hレベルの電圧が印加されることにより N c h— MO S F ETQ 7はオンになり、コンデンサ C 1の他方の端子の電位が電圧出力端子 Hに出力される。

上述した P c h— MOS F ETQ 1及び Q 2は高耐圧のトランジスタから構成されており.、電圧入力端子 A及び Bに接続された被測定電圧源をそのまま P c h— MO S F ETQ 1及び Q 2のゲー卜駆動用電源として利用でさる。

即ち、高耐圧の P c h— MO S F E TQ 2のゲ一卜—ソース間には、抵抗 R 2を介して、抵抗 R 4及びツエナーダイ才一ドとして機能する N P Nトランジス夕 Q 4が並列に接続されており、高耐圧の N c h -MO S F E TQ 6 がオン状態の期間は、 N P Nトランジスタ Q4がツエナー降伏を起こし、 P c h— MO S F ETQ 2のゲー卜一ソース間電圧を降伏電圧に保つことができる。また、 N c h— MO S F E TQ 6がオフ状態の期間は、 P c h— M O S F E TQ 2のゲート一ソース間が抵抗 R 4によって短絡され、オン状態の期間に蓄積された P c h - OS F E TQ 2のゲー卜電荷を放出すると共に、 P c h— MOS F ETQ 2のゲートの電位をソース電位に固定する。同様に、高耐圧の P c h— M0S F ETQ 1のゲ一卜一ソース間には、抵抗 R 1を介して、抵抗 R 3及びツエナ一ダイオードとして機能する N P N卜ランジスタ Q 3が並列に接続されており、高耐圧の N c h -MOS F E TQ 5がオン状態の期間は、 N P Nトランジスタ Q 3がツエナ一降伏を起こし、 P c h -MOS F E TQ Iのゲート—ソース間電圧を降伏電圧に保つことができる。また、 N c h—MO S F E TQ 5がオフ状態の期間は、 P c h— MO S F E TQ〗のゲート一ソース間が抵抗 R 3によって短絡され、オン状態の期間に蓄積された P c h -MOS F ETQ 1のゲ一卜電荷を放出すると共に、 P c h— MOS F ETQ 1のゲー卜の電位をソース電位に固定する。従って、 P c h— MO S F ETQ 1及び Q 2をオン及びオフさせるためにゲートに印加する電圧を特別の電源で生成する必要がなく、電圧測定装置を安価且つ小型に構成することができる。

なお、上述した第 1スィツチ群は、高耐圧の N c h -MO S F E Tで構成することもできる。しかしながら、高耐圧の P c h— M0 S F ETQ 1及び Q 2を用いることにより、高耐圧の N c h— MO S F ETで同じ目的の回路を構成するよりも簡素な回路構成とすることができる。つまり、高耐圧の P c h -MO S F ETQ 1及び Q 2の代わリに高耐圧の N c h— MOS F E Tを使用した場合、 N c h— MOS F E Tがオンするためには、ゲー卜電位をソース電位より閾電圧分だけ高くする必要がある。また、 N c h -MOS F E Tがオンした場合には、ソース電位がドレイン側の被測定電圧源の電位の近くまで上昇するので、ゲー卜電位を被測定電圧源の電位より高い電位に上げないと、 N c h—MOS F E Tはオン状態を続けることができない。従って、 P c h— MOS F ETを使用した場合のように、被測定電圧源をそのままゲー卜駆動用電源として利用することができず、電圧入力端子 A及び Bの被測定電圧源の電位よりも閾電圧分だけ高いゲー卜駆動用電圧を生成する回路が別途必要になる。このようなゲ一卜駆動用電圧を生成するためには、フローティング電源駆動、ブー卜ストラップ駆動、チャージポンプ駆動等を用いることができるが、回路構成が複雑になってしまう。

次に、以上のように構成される本発明の第 1の実施の形態に係る電圧測定装置の動作を、図 3を参照しながら説明する。まず、制御装置 4から制御信号入力端子 C及び Dに低レベル（以下、「L レベル」という）の制御信号が供給されると共に、制御信号入力端子 E及び Fに Hレベルの制御信号が供給される。これにより、図 3 Aに示すように、 N c h -MOS F ETQ 6及び Q 5がオンされ、その結果、 P c h— MO S F E TQ 2及び Q 1がオンされる。また、 N c h— MOS F E TQ 8及び Q 7はオフされる。この状態で、電池 1の 1つのブロック 1 0からの電流 Iが図示するように流れてコンデンサ C 1を充電する。この充電は、コンデンサ C 1 の両端子間の電圧がブロック 1 0の両端子間の電圧に等しくなるまで、制御信号入力端子 E及び Fに供給される制御信号を Hレベルに保つことにより行われる。

次に、図 3 Aに示す状態において、制御装置 4から制御信号入力端子 E及び Fに Lレベルの制御信号が供給される。これによリ、図 3 Bに示すように、 N c h -MOS F E TQ 6及び Q 5がオフされ、その結果、 P c h— MO S F E TQ 2及び Q 1がオフされる。また、 N c h— MO S F E TQ 8及び Q 7はオフ状態を維持する。この状態では、コンデンサ C 1 は先の充電に基づく電圧を保持している。

次に、図 3 Bに示す状態において、制御装置 4から制御信号入力端子 C及び Dに Hレベルの制御信号が供給される。これにより、図 3 Cに示すように、 N c h -MOS F E TQ8及び Q 7がオンされる。その結果、電圧出力端子 Gと電圧出力端子 Hとの間にコンデンサ C 1の両端の電圧が出力される。その後、図 3 Bに示す状態を経て図 3 Aに示す状態に至り、以下、上述した測定サイクルが繰り返される。

以上説明したように、第 1の実施の形態に係る電圧測定装置によれば、第 1〜第 3スィッチ群を構成するスィッチとしてフォ卜 MOS F ETではなく P c h— MOS F E T及び N c h -MO S F E Tを使用しているので、応答速度が速く、コンデンサを充放電するための切リ換えを正確且つ素早く行うことができ、その結果、高精度且つ高速で電圧を測定できる。

また、第 1スィッチ群を構成する P c h— MO S F ETは電圧源からの電圧に基づき制御電極に印加される電圧に応じてオン/オフし、第 2及び第 3 スィッチ群を構成する N c h -MO S F E Tは外部からの信号に応じて才 2004/003944

11 ン /オフするので、特別の電源を必要とせず、安価且つ小型の電圧測定装置を実現できる。

また、 P c h -MO S F ET及び N c h— MO S F ETは小型化、高集積化が容易であるので、安価且つ小型の電圧測定装置を実現できる。更に、 P c h -MO S F E T及び N c h -MO S F E Tは耐高温化がフォ卜 MO S F Ε Τに比べて容易であるので、燃料電池等の運転温度が高くなる電池に適用できる。

以上説明した電圧測定装置は、図 1 に示す電圧測定回路 20,~20„として使用される。即ち、制御装置 4は、電圧測定回路 20,~20。に制御信号を送る以下の動作を行わせる。即ち、まず、電圧測定回路 20,〜20_ηに含まれる第 1スィッチ群をオンさせる。これにより、電圧測定回路 20 ,〜 2 0„に含まれる各コンデンサ C 1が充電される。次に、電圧測定回路 20，〜20。に含まれる第 1スィッチ群をオフさせた後、第 2スィッチ群をオンさせる。

これにより、電圧測定回路 20,〜20_ηの各々の電圧出力端子 G及び Ηから一斉に電圧が出力され、 A/D変換器 30,〜30„に供給される。 A/D 変換器 30,-30_ηは、入力されたアナログの電圧をデジタル信号に変換して制御装置 4に送る。制御装置 4は、 AZD変換器 30,〜30_ηから送られてくるデジタル信号を加算し、電池 1の全体の電圧やブロック毎の電圧を算出する。算出された電圧は、電池 1の充電状況、放電状況、電池の寿命、異常等をモニタするために使用される。

図 1 に示した本発明の電圧測定装置は、図 4に示すように変形することができる。即ち、電圧変換部 3を 1個の A/D変換器 30で構成する。この場合、制御装置 4は、電圧測定回路 20,~ 20„を以下のように制御する。即ち、制御装置 4は、まず、図 5 Αに示すように、電圧測定回路 20〗〜2 On に含まれる第 1スィッチ群を同時にオンさせるような制御信号 I N 1〜！ N nを送る。これにより、電圧測定回路 20,-20。に含まれる各コンデンサ C 1が充電される。

次に、電圧測定回路 20,〜20_nに含まれる第〗スィッチ群をオフさせた後、図 5 Bに示すように、電圧測定回路 20,-20_Πに含まれる第 2スイツチ群を順次にオンにさせるような制御信号 OUT 1〜OUT ηを送る。これにより、電圧測定回路 20,〜20_ηからは電圧が順次に出力されて A_ D変換器 30に供給される。制御装置 4は、 A/D変換器 30から送られてくるデジタル信号を追跡的に加算し、電池 1の全体の電圧を算出する。場合によつては、所望のタイミングで送られてくるデジタル信号のみを処理し、所望の 1又は複数のプロックの電圧を算出する。

このような構成によれば、 A/D変換器の数を減らすことができるので、電圧測定装置を安価且つ小型に構成できる。また、全ての電圧測定回路 20 ,〜20„に含まれるコンデンサ C 1への充電は同時に行い、計測は任意のブロック毎に順次に実施することができるので、電池が車両に搭載される場合、急加速時や、ブレーキ時などの、ある瞬間の電池電圧を正確に計測することができる。

更に、制御装置 4から出力する制御信号により、電圧測定回路 20，〜2 0_nに含まれるコンデンサ C 1への充電を異なるタイミングで行うように構成できる。

制御装置 4は、まず、図 6 Aに示すように、電圧測定回路 20,〜20_n に含まれる第 1スィッチ群を順次にオンさせるような制御信号 I N 1〜 I N nを送る。これにより、電圧測定回路 20,-20_nに含まれる各コンデンサ C 1が順次に充電される。充電が済んだコンデンサ C 1を含む電圧測定回路 20,〜20„の第 1スィッチ群はオフされる。

次に、図 6 Bに示すように、充電中でない電圧測定回路 20,〜20_nに含まれる第 2スィッチ群をオンさせるような制御信号 OUT 1〜OUT nを送る。

これにより、充電中でない電圧測定回路 20,〜20„から電圧が順次に出力されて A/D変換器 30に供給される。制御装置 4は、 A/D変換器 30から送られてくるデジタル信号を追跡的に加算し、電池 1の全体の電圧を算出する。場合によっては、所望のタイミングで送られてくるデジタル信号のみを処理し、所望の 1又は複数のブロックの電圧を算出する。

このような構成によれば、電圧測定回路 20,-20_Πに含まれるコンデンサ C 1への充電を順次に行い、充電中でないコンデンサ C〗から電圧が取り出されるので、異なる電圧測定回路 20,〜20_nの間で充電と電圧の取り出しとを同時に行うことができ、計測時間を短縮できる。

なお、この変形例では、 n個の電圧測定回路に対して 1個の A/D変換器を設ける構成としたが、 m個（mは Ί以上の整数で、 m<n) の A/D変換器を設けるように構成することもできる。この場合も、制御装置 4が電圧測定装置 20,-20„に含まれる第 1スィッチ群及び第 2スィッチ群を適宜制御することにより、上述したのと同等又はそれ以上の効果を奏する。

(第 2の実施の形態）

本発明の第 2の実施の形態に係る電圧測定装置は、スィッチ等の浮遊容量に起因して発生する誤差電圧を補正し、測定サイクルの高速化を図るものである。

図 7はこの第 2の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。この電圧測定回路は、図 2に示した第 1の実施の形態に係る電圧測定回路に、制御信号入力端子 I、制御信号入力端子」、電圧出力端子 K、ダミーコンデンサ C 2 (本発明の第 2蓄電素子に対応）が追加されると共に、第 1スィッチ群に高耐圧の P c h— MO S F ETQ 9、第 3 スィッチ群に高耐圧の N c h -MOS F ETQ 1 1、及び第 2スィッチ群に N c h -MOS F ETQ l 2が追加されて構成されている。ダミーコンデンサ C 2の一方の端子は、コンデンサ C 1の他方の端子に接続されている。

P c h— MOS F E TQ 9のソースは抵抗 R 1 0を介して電圧入力端子 Bに接続され、ドレインは抵抗 R 1 4を介してダミーコンデンサ C 2の他方の端子に接続されている。また、 P c h -MOS F ETQ 9のゲートは N c h— MO S F ETQ 1 1のドレインに接続され、更に、バックゲー卜は電圧入力端子 Bに接続されている。

P c h— MO S F E TQ 9のバックゲート（電圧入力端子 B) とゲー卜との間には、 P c h— MOS F ETQ 9のゲー卜電圧を確定させるために、ッェナ一ダイ才ードと同様にゲー卜電圧のリミッタとして機能するように接続された N P N トランジスタ Q 1 0と抵抗 R 1 1 とが並列に接続されている。即ち、 N PNトランジスタ Q 1 0のコレクタ及びエミッタは P c h— M O S F E TQ 9のバックゲート（電圧入力端子 B) に接続され、ベースは P c h -MO S F ETQ 9のゲー卜に接続されている。

抵抗 R 1 0は本発明の電流制限部を構成する抵抗素子に、 N P N卜ランジスタ Q 1 0は本発明の電流制限部を構成する電圧制限素子にそれぞれ対応し、これら抵抗 R 1 0及び N P Nトランジスタ Q 1 0により、 P c h— MO S F E TQ 9に流れる電流が制限されてその破壊が防止される。

N c h— MOS F E TQ 1 1は、 P c h— MO S F ETQ 2を駆動するために用いられる。 N c h— MOS F ETQ 1 1のドレインは、上述したように P c h— MOS F E TQ 9のゲー卜に接続されている。また、 N c h— M O S F ETQ 1 1のソースは抵抗 R 1 2を介してグランドに接続されており、バックゲート（サブストレート）もグランドに接続されている。抵抗 R 1 2は本発明の電流制限部を構成する抵抗素子に対応する。抵抗 R 1 2によリ、 N c h— MOS F ETQ〗 1に流れる電流が制限され、その破壊が防止される。

更に、 N c h— MO S F ETQ 1 1のゲー卜は制御信号入力端子」に接続されている。制御信号入力端子」に外部から Hレベルの電圧が印加されることにより N c h— MO S F ETQ 1 Iはオンになる。その結果、 P c h— M OS F ETQ 9もオンになり、電圧入力端子 Bからの電圧がダミーコンデンサ C 2の他方の端子に印加される。

N c h— MOS F E TQ 1 2 ドレインはダミーコンデンサ C 2の他方の端子に接続され、ソースは抵抗 R 1 3を介して電圧出力端子 K及びグランドに接続されている。 N c h— MOS F ETQ 1 2のバックゲート（サブス卜レー卜）はグランドに接続され、ゲートは制御信号入力端子 I に接続されている。制御信号入力端子 I に Hレベルの電圧が印加されることにより N c h -MO S F ETQ 1 2はオンになり、ダミーコンデンサ C 2の他方の端子の電位が電圧出力端子 Kに出力される。

N c h -MOS F E TQ 7のソースは電圧出力端子 H及びツエナーダイオード Z D 3の力ソードに接続され、ツエナ一ダイ才ード Z D 3のアノードはグランドに接続されている。 AZD変換器の入力インピーダンスは非常に高いため、静電容量やリーク電流のために電圧出力端子の電圧が上昇し第 2 スィッチ群の MOS F ETが破壊することがないよう保護のために、ツエナ一ダイ才ード Z D 3が挿入されている。

この例では、電圧出力端子 Gとグランド間にツエナーダイオード Z D 1を挿入し、電圧出力端子 Hとグランド間にツエナーダイオード Z D 3を挿入しているが、例えば、電圧出力端子 Gに第 1ツエナ一ダイ才ードのカソードを接続し、電圧出力端子 Hに第 2ツエナーダイ才ードのカソードを接続し、第 1及び第 2ツエナーダイ才一ドのアノードを共通接続し、この接続点に第 3 ツエナーダイ才ードのカソードを接続し、第 3ツエナ一ダイ才ードのァノードを電圧出力端子 Kに接続しても良い。

上述した第 1の実施の形態に係る電圧測定装置（図 2参照）の場合、 P c h— MOS F ETQ 1及び Q 2をオンすると、コンデンサ C 1 に電荷が蓄積されるが、それと同時に N c h -MO S F E TQ 7及び Q 8の寄生容量にも電荷が蓄積される。 N c h— MOS F £丁 8及び07を才ンすると、電圧出力端子 Gと電圧出力端子 Hとの間には、それらの間に存在する容量に保持された電圧が現れる。ところが、電圧出力端子 Hはグランド電位として使用されるため、 N c h— MOS F ETQ 7の寄生容量に蓄積された電荷は、グランドに放出されてしまい、電圧出力端子 Gにはコンデンサ C 1 と N c h— MOS F ETQ8の寄生容量とに蓄積された電荷に対応する電圧、つまり N c h -MOS F ETQ8の寄生容量の電荷分だけ被測定電圧よリも大きな電圧が現れてしまう。従って、コンデンサ C 1 としては、 N c h— MOS F ETQ8の寄生容量による誤差分を無視できる容量のコンデンサ、つまり N c h -MOS F ETQ8の寄生容量よリ十分大きな容量のコンデンサを使用しなければならない。このため、コンデンサ C 1の電荷の充放電時間が長くなつてしまい、測定サイクルを高速化できない。

第 2の実施の形態に係る電圧測定装置は、このような問題を解消するものである。ポイントは、電圧入力端子 Aから見た回路と電圧入力端子 Bから見た回路の対象性を考慮してダミーコンデンサ C 2を設けたことである。つまり、 P c h— MOS F ETQ 1、 Q 2及び Q 9をオンすると、電圧入力端子 A及び電圧入力端子 Bから供給される電圧に基づく電荷は、それぞれコンデンサ C 1 とダミーコンデンサ C 2に蓄積されるのと同時に、 N c h— MOS F ETQ 8及び Q 7の寄生容量にも蓄積される。

この電圧測定回路の場合、電圧出力端子 Kがグランド端子として使用される。

従って、同じコンデンサ容量、同じ寄生容量に電荷が蓄積され、且つ N c h 一 MOS F E T Q 8及び Q 7をオンしても寄生容量に蓄積された電荷の逃げ道がないため、電圧出力端子 Gと電圧出力端子 Hとの間には電圧入力端子 Aと電圧入力端子 Bとの電位差に相当する正確な電圧値が現れる。

もっと具体的に説明すると、 N c h— MO S F ETQ8から電圧出力端子 Gへは、コンデンサ容量 C 1 と Q 8の寄生容量（a 1 ) との総和容量に応じた電圧が出力され、 N c h -MOS F E TQ 7から電圧出力端子 Hへは Q 7 の寄生容量（α 2) に応じた電圧が出力される。ここで、ダミーコンデンサ C 2の両端電圧はゼロであり、 α 1 と α 2とが略同一値であるので、電圧出力端子 Gと電圧出力端子 Ηとの間の電位差は、コンデンサ容量 C 1 に対応した電圧となる。従って、誤差を考慮してコンデンサ C 1の容量を大きくする必要がないので、充放電時間の短縮化が可能であり、測定サイクルを高速化することができる。

(第 3の実施の形態）

本発明の第 3の実施の形態に係る電圧測定装置は、負電圧の測定を可能にするものである。

國 8は第 3の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。この電圧測定回路は、図 2に示した第〗の実施の形態に係る電圧測定回路に対して、 N c h -MOS F E TQ 8のソースとバックゲ一卜（サブストレート）とを接続すると共に、電圧出力端子 Hをツエナーダィ才一ド Z D 2を介してグランドに接続したものである。

ツエナーダイオード Z D 2を用いることにより、後段で基準電位として使用される電圧出力端子 Hの電位を、図示していない電源を用いてグランド電位に対して一定電圧値分だけ持ち上げることが可能になる。これにより、被測定電圧源に接続されている電圧に電圧入力端子 A及び Bの電位差が、負電位となる場合であっても計測が可能になる。また、第 1の実施の形態に係る電圧測定回路（國 2参照）では、コンデンサ C〗に蓄積された電圧を電圧出力端子 G及び Hに出力する際に、 N c h— MO S F E TQ 8をオンにするが、この時被測定電源の電圧が N c h— M 0 S F E TQ 8のソース一バックゲー卜耐圧よりも高い電圧であると、電圧出力端子 Gとグランドとの間でブレイクダウンしてしまい、電圧測定ができない。

また、基板バイアス効果により N c h— MO S F E TQ 8の閾値が上昇するため、より高いゲート電圧が必要となる。

これに対し、第 3の実施の形態に係る電圧測定回路のように N c h -MO S F E TQ 8のソースとバックゲー卜をショー卜すると、そのような問題は生じない。この構成により、バックゲ一卜の耐圧に依存せずに、より高い電圧の測定が可能になる。

また、基板バイアス効果もなく N c h -MO S F E TQ 8の閾値が上昇することがないため、高いゲート電圧を印加することなくオン/オフができる。また、 N c h— MO S F ETQ 7のソースは抵抗 R 7を介して電圧出力端子 H及びツエナ一ダイ才一ド Z D 2の力ソードに接続され、ツエナ一ダイォード Z D 2のァノ一ドはグランドに接続されている。 A/D変換器の入カインピ一ダンスは非常に高いため、静電容量やリーク電流のために電圧出力端子の電圧が上昇し第 2スィッチ群の MOS F E Tが破壊することがないよう保護のために、ツエナーダイオード Z D 2が挿入されている。

なお、第 3の実施の形態は、第 1の実施の形態に係る電圧測定装置における N c h— MO S F ET Q 8のソースとバックゲ一卜（サブス卜レー卜）とを接続すると共に、電圧出力端子 Hをツエナ一ダイ才一ド Z D 2を介してグランドに接続したものであるが、第 2の実施の形態に係る電圧測定装置における N c h— MO S F E TQ 8のソースとバックゲート（サブストレート）とを接続すると共に、電圧出力端子 Hをツエナーダイ才ード Z D 3を介してグランドに接続するように構成することもできる。この場合も上述したものと同様の作用及び効果を奏する。

(第 4の実施の形態）図 9は第 4の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。図 2に示す電圧測定回路は、複数の電圧源が正電圧の場合で、第 1スィッチ群が P c h -MO S F ETから構成され、第 2スィッチ群及び第 3スィツチ群が、 c h - OS F E丁から構成されていたのに対して、図 9に示す電圧測定回路は、複数の電圧源が負電圧の場合で、第 1スイッチ群が N c h -MOS F ETから構成され、第 2スィッチ群及び第 3スイッチ群が P c h -MO S F ETから構成されることを特徴とする。

ここでは、図 2に示す構成に対して、相違する構成のみを説明する。電圧入力端子 Aは 1つのブロックの一方の端子（負極端子）に接続され、電圧入力端子 Bはそのブロックの他方の端子（正極端子）に接続される。 P c h— MOS F ETQ 2に代えて、 N c h— MO S F E TQ2を設け、 N P Nトランジス夕 Q 4に代えて、 P N Pトランジスタ Q 24を設け、 P c h— MOS F E T Q 1 に代えて、 N c h— MO S F E TQ 2 1を設け、 N P N卜ランジスタ Q 3に代えて、 P N Pトランジスタ Q 23を設けている。また、 N c h -MO S F ETQ 5に代えて、 P c h— MOS F ETQ25を設け、 N c h -MO S F ETQ 6に代えて、 P c h— MOS F ETQ26を設け、 N c h -MOS F ETQ 7に代えて、 P c h— MOS F ETQ27を設け、 N c h -MO S F ETQ 8に代えて、 P c h _MOS F ETQ 28を設けている。ツエナ一ダイォード Z D 1 に代えて、ツエナ一ダイオード Z D4を設けている。

以上のように構成された第 4の実施の形態に係る電圧測定装置によれば、制御装置 4から制御信号入力端子 C及 Dに Hレベルの制御信号が供給されると共に、制御信号入力端子 E及び Fに Lレベルの制御信号が供給される。これにより、図 3 Aに示すように、 P c h— MOS F ETQ26及び Q 25 がオンされ、その結果、 N c h— MO S F ETQ22及び Q2 Ίがオンされる。また、 P c h— MOS F E TQ 28及び Q 27はオフされる。この状態で、電池 1の〗つのブロック 1 0からの電流 Iが図示するように流れてコンデンサ C 1を充電する。この充電は、コンデンサ C 1の両端子間の電圧がブロック 1 0の両端子間の電圧に等しくなるまで、制御信号入力端子 E及び F に供給される制御信号を Lレベルに保つことにより行われる。次に、図 3 Aに示す状態において、制御装置 4から制御信号入力端子 E及び Fに Hレベルの制御信号が供給される。これにより、図 3 Bに示すように、 P c h— MO S F ETQ26及び Q 25がオフされ、その結果、 N c h— M 0 S F E T Q 22及び Q 2 1がオフされる。また、 P c h— MOS F ETQ 28及び Q 27はオフ状態を維持する。この状態では、コンデンサ C 1 は先の充電に基づく電圧を保持している。

次に、図 3 Bに示す状態において、制御装置 4から制御信号入力端子 C及び Dに Lレベルの制御信号が供給される。これにより、図 3 Cに示すように、 P c h -MOS F ETQ 28及び Q 27がオンされる。その結果、電圧出力端子 Gと電圧出力端子 Hとの間にコンデンサ C 1の両端の電圧が出力される。その後、図 3 Bに示す状態を経て図 3 Aに示す状態に至り、以下、上述した測定サイクルが繰り返される。

即ち、第 4の実施の形態に係る電圧測定装置においても、第 1の実施の形態に係る電圧測定装置の作用及び効果と同様な作用及び効果を奏する。なお、第 1の実施の形態に係る電圧測定装置の変形例及びその他の変形例 (図 4〜図 6 A， 6 B) 、第 2の実施の形態に係る電圧測定装置（図 7) 、第 3の実施の形態に係る電圧測定装置（図 8) のそれぞれにおいても、第 4 の実施の形態に係る電圧測定装置と同様に、複数の電圧源を負電圧とし、第 1スィツチ群を N c h -MO S F E Tから構成し、第 2スィツチ群及び第 3 スィッチ群を P c h -MOS F ETから構成するようにしても良い。このように構成しても同様な作用及び効果を奏する。産業上の利用可能性

以上説明したように、本発明によれば、第 3スィツチ群がオンされることにより第〗スィッチ群がオンされて第 1電圧入力端子と第 2電圧入力端子との間に印加される電圧で第 1蓄電素子が充電され、第 3スィッチ群がオフされることによリ第 1スィッチ群がオフされている期間に第 2スィツチ群がオンされることによリ第 1蓄電素子に保持されている電圧が第 1電圧出力端子と第 2電圧出力端子との間に出力される。即ち、第 1〜第 3スィッチ群を構成するスィッチとしてフォ卜 MOS F ETではなく、第 1導電型の M 2004/003944

20

O S F ET (例えば P c h -MOS F E T )及び第 2導電型の M O S F ET (例えば N c h -MO S F E T) を使用しているので、応答速度が速く、第 1蓄電素子を充放電するための切り換えを正確且つ素早く行うことができ、その結果、高精度且つ高速で電圧を測定できる。また、 P c h— MO S F E T及び N c h— MO S F ETは、小型化、高集積化が容易であるので、安価且つ小型の電圧測定装置を実現できる。更に、 P c h— MO S F E T及び N c h -MO S F E Tは、耐高温化がフォ卜 MO S F E Tに比べて容易であるので、燃料電池等の運転温度が高くなる電池に適用できる。

また、本発明によれば、第 3スィツチ群がオンされることによリ第 1スィツチ群がオンされて第 1電圧入力端子と第 2電圧入力端子との間に印加される電圧で第 1蓄電素子及び第 2蓄電素子を充電し、第 3スィッチ群がオフされることによリ第〗スイツチ群がオフされている期間に第 2スイツチ群がオンされることによリ第 1蓄電素子に保持されている電圧を第 1電圧出力端子と第 2電圧出力端子との間に出力し、且つ第 3電圧出力端子がグランド電位に保持されているので、第 2スィツチ群を構成する第 1及び第 2 N c h -MOS F E Tの浮遊容量に基づいて第 1電圧出力端子及び第 2電圧出力端子間に出現する電圧誤差を補正することができる。その結果、第 1蓄電素子の容量を小さくすることができるので、第 1蓄電素子の充放電時間を短くすることができ、更に高速で高精度な電圧の測定が可能になる。

更に、本発明によれば、例えばバッテリ不良等で被測定電圧源に接続されている第 1電圧入力端子と第 2電圧入力端子との間の電位差が負電位になる場合であっても電圧の計測が可能になる。

また、本発明によれば、外部からの信号等にノイズが重畳されて、例えば第 1スィッチ群を構成する P c h— MO S F E Tと第 2スィツチ群を構成する N c h— MO S F ETが同時にオンされる状態が生じても、当該電圧測定装置を構成している各素子や第 1及び第 2電圧出力端子に接続される機器を破壊するといつた事態を回避できる。

更に、本発明によれば、安価な抵抗素子や電圧制限素子のみで第 1〜第 3 スイツチ群を構成する MO S F E Tに流れる電流を制限して定電流特性を持たせることができるので、定電流化のため例えば F E Tといつた高価な部品を必要としない。その結果、電圧測定装置を安価に構成できる。

また、本発明によれば、全ての第 1蓄電素子への充電は同時に行い、計測は任意のブロック毎に順次に実施することができるので、電池が車両に適用される場合、急加速時や、ブレーキ時などの、ある瞬間の電池電圧を正確に計測することができる。

更に、本発明によれば、第 1蓄電素子に充電する動作と、第〗蓄電素子からの出力を計測する動作とが互いに重ならないよう第〗スィッチ群と第 2 スィッチ群を制御することにより、任意のブロック毎の充電と計測とが可能になるので、計測時間を短縮できる。

また、本発明によれば、第 1スィツチ群を構成する P c h— MO S F ET は、電圧源からの電圧に基づき制御電極に印加される電圧に応じてオン才フし、第 2及び第 3スィッチ群を構成する N c h— MOS F ETは、入力された信号に応じてオン/オフするので、特別の電源を必要とせず、安価且つ小型の電圧測定装置を実現できる。

更に、本発明によれば、第 1スィッチ群を構成する N c h— MO S F ET は、電圧源からの電圧に基づき制御電極に印加される電圧に応じてオン/才フし、第 2及び第 3スィツチ群を構成する P c h— MOS F ETは、入力された信号に応じて才ンオフするので、特別の電源を必要とせず、安価且つ小型の電圧測定装置を実現できる。

加えて、本発明によれば、電圧制限素子を設けたので、静電容量やリーク電流によリ電圧出力端子の電圧が上昇しなくなリ、第 2スィッチ群の M 0 S F ETを破損することがなくなる。

Claims

請求の範囲

1. 直列に接続された複数の電圧源を、少なくとも 1つの電圧源からなる複数のブロックに分割し、プロックの電圧を測定する電圧測定装置であって、前記ブロックの一方の端子に接続される第〗電圧入力端子に第〗主電極が接続され第〗主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオンオフする第 1導電型の第 1 MO S F E Tと、前記ブロックの他方の端子に接続される第 2電圧入力端子に第 1主電極が接続され第 1 主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオン /オフする第 1導電型の第 2 MOS F ETとを有する第 1スィッチ群と、各ブロック毎に設けられ、前記第 1導電型の第 1 MOS F E Tの第 2主電極と前記第〗導電型の第 2 MO S F E Tの第 2主電極との間に接続された第 1蓄電素子と、

前記第 1蓄電素子の一方の端子に第 2主電極が接続され且つ第 1主電極が第 1電圧出力端子に接続され制御電極に入力された信号に応じてオン/ オフする前記第 1導電型とは反対導電型となる第 2導電型の第 1 MO S F E Tと、前記第 1蓄電素子の他方の端子に第 2主電極が接続され且つ第 1主電極が第 2電圧出力端子に接続され制御電極に入力された信号に応じて才ン /オフする第 2導電型の第 2 MO S F ETとを有する第 2スィッチ群と、前記第 1導電型の第 1 MO S F ETの制御電極に第 2主電極が接続され制御電極に入力された信号に応じてオン/オフする第 2導電型の第 3 MO 3「 £丁と、前記第1導電型の第 2 MO S F ETの制御電極に第 2主電極が接続され制御電極に入力された信号に応じてオンオフする第 2導電型の第 4 MO S F E Tとを有する第 3スィッチ群と、

前記第 3スィッチ群をオンさせることにより前記第 1スィッチ群をオンさせ、前記第 3スィッチ群をオフさせることにより前記第 1スイツチ群が才フしている期間に前記第 2スィッチ群をオンさせる制御手段と、を備えることを特徴とする。

2. 請求項 1記載の電圧測定装置であって、一方の端子が前記第 1蓄電素子の他方の端子に接続された第 2蓄電素子を備え、

前記第 1スイツチ群は、前記第 2蓄電素子の他方の端子に第 2主電極が接続され、前記第 2電圧入力端子に第 1主電極が接続され第 1主電極に印加される電圧に基づき才ン Zオフする第 1導電型の第 3 MO S F ETを備え、前記第 2スィツチ群は、前記第 2蓄電素子の他方の端子に第 2主電極が接続され且つ第 1主電極がグランド電位に保持された第 3電圧出力端子に接続され制御電極に入力される信号に応じてオンノオフする第 2導電型の第 5 MO S F E Tを備え、

前記第 3スィッチ群は、前記第 Ί導電型の第 3 MO S F E Tの制御電極に第 2主電極が接続され制御電極に入力される信号に応じてオン/オフする第 2導電型の第 6 MO S F E丁を備えることを特徴とする。

3. 請求項 1記載の電圧測定装置であって、

前記第 2導電型の第 2 MO S F E Tの第 1主電極から前記第 2電圧出力端子に出力される電位をグランド電位に対して一定電圧値分だけ持ち上げることのできる手段を備えることを特徴とする。

4. 請求項 1記載の電圧測定装置であって、

前記第 1スィッチ群、第 2スィッチ群及び第 3スィッチ群のうち少なくとも 1つに含まれる複数の M O S F E Tに流れる電流を制限する電流制限部を備えることを特徴とする。

5. 請求項 4記載の電圧測定装置であつて、

前記電流制限部は、前記第 1スィッチ群に含まれる前記第 1導電型の第 1 MOS F E T及び前記第 2 MO S F E丁の各々の第 1主電極と制御電極間に直列に挿入された抵抗素子及び電圧制限素子から構成されることを特徵とする。請求項 4記載の電圧測定装置であつて、前記電流制限部は、前記第 3スィツチ群に含まれる前記第 2導電型の第 3 M O S F E T及び前記第 4 M O S F E Tの各々の第〗主電極に接続された抵抗素子から構成されることを特徴とする。

7 . 請求項 1記載の電圧測定装置であって、

前記制御手段は、前記複数のプロックの前記第 1スィツチ群を同時にオンさせて各プロックの両端電圧を各プロックに対応する各々の第 1蓄電素子に保持させ、前記複数のプロックの前記第 1スィッチ群がオフされている期間に、前記複数のプロックの前記第 2スィツチ群の中の 1以上の前記第 2スイッチ群を同時にオンさせ、 1以上の前記第 2スィッチ群に対応する 1以上の前記第 1蓄電素子に保持されている電圧を、 1以上の前記第 2スィッチ群に対応する 1以上の電圧出力端子から出力させることを特徴とする。

8 . 請求項 1記載の電圧測定装置であって、

前記制御手段は、前記複数のブロックの前記第 1スィッチ群の中の 1以上の前記第 1 スィツチ群を同時にオンさせて 1以上の前記第 1スィツチ群に対応する 1以上のブロックの両端電圧を 1以上のブロックに対応する 1以上の第 1蓄電素子に保持させ、 1以上の前記第〗スィッチ群がオフされている期間に、前記 1以上の第 1スィッチ群に対応する 1以上の第 2スィッチ群を同時にオンさせて前記 1以上の第 1蓄電素子に保持されている電圧を前記 1以上の第 2スィッチ群に対応する 1以上の前記電圧出力端子から出力させることを特徴とする。

9 . 請求項 1記載の電圧測定装置であって、

前記複数の電圧源が正電圧の場合には、前記第〗スィツチ群は、 P c h— M O S F E Tから構成され、前記第 2スィツチ群及び前記第 3スィッチ群は、 N c h - M O S F E Tから構成されることを特徴とする。

1 0 . 請求項 1記載の電圧測定装置であって、前記複数の電圧源が負電圧の場合には、前記第 1スィツチ群は、 N c h— MOS F E Tから構成され、前記第 2スィツチ群及び前記第 3スィッチ群は、 P c h -MOS F E Tから構成されることを特徴とする。

1 1. 請求項 1記載の電圧測定装置であって、

前記電圧出力端子間、及び/又は前記電圧出力端子とグランド間に電圧制限素子を設けたことを特徴とする。