JP4095089B2 - 電圧測定装置 - Google Patents

Description

本発明は、電圧源の電圧を測定する電圧測定装置に関し、特に測定精度を向上させる技術に関する。

従来、環境保護という観点から車両走行用の駆動源としてモータを備えた電気自動車、あるいはモータとエンジンを備えたハイブリッド車両が知られている。

これらモータを駆動するための電源として、数百個の蓄電池や燃料電池（以下、「電池」と総称する）を直列に接続して使用することが多い。走行中に時々刻々変化する電池の充電状況、放電状況、各電池の寿命、異常等をモニタするために、直列に接続され数百ボルトの電圧が印加されている各電池セルの１ボルト前後の端子電圧を高精度で測定する必要性が高まってきている。

このような要求に応えるために、特開２００１−１１６７７７公報に記載の技術においては、電池の端子電圧の測定は、電池を構成する電池セルを複数個まとめてモジュール化し、各モジュールの電圧を第１スイッチ群を介して蓄電素子に充電し、次に第１スイッチ群をオフにした後、第２スイッチ群を介して蓄電素子を電圧測定器に接続することにより行われている。

上記技術では、スイッチ素子としてフォトＭＯＳＦＥＴあるいはこれに相当する素子を使用している。このため、スイッチ駆動信号系と測定電圧信号系の分離が容易で、スイッチ駆動信号も測定電圧による影響を受け難く、スイッチ駆動回路に特別な工夫を必要としないという利点がある。

しかしながら、上述技術には、以下のような問題がある。即ち、
（１）フォトＭＯＳＦＥＴは応答速度が遅く、応答速度のばらつきも大きいために、各スイッチの切り換えタイミングに余裕を確保する必要があり、蓄電素子を充放電するための切り換えを正確且つ素早く行うことが困難である。

（２）フォトＭＯＳＦＥＴは、その構造上、小型化、高集積化が困難であるので、測定装置が大型化して高価になる。

（３）フォトＭＯＳＦＥＴを駆動するための電源が必要であり、測定個所が増えると、大きな電流が必要になる。

（４）蓄電池に比べて運転温度が高くなる燃料電池の電圧を測定する場合には、その回路の動作温度を高温に耐え得るようにする必要があるが、フォトＭＯＳＦＥＴでは耐高温化が困難である。

（５）各スイッチは保護機能を備えていないため、スイッチの切り換え時間に余裕を十分確保することにより、短絡電流が流れない様に設計しても、モータやエンジンからの大きなノイズで駆動信号が誤動作すると、各スイッチが誤動作し、短絡電流が流れ、電圧測定回路に悪影響を及ぼす。

本発明は、上述した諸問題を解決するためになされたものであり、その課題は、特別の電源を必要とせずに電池セルの端子電圧を高速且つ高精度で測定でき、しかも耐ノイズ性に優れた小型且つ低価格な電圧測定装置を提供することにある。

本発明の主要な側面は、直列に接続された複数の電圧源を、少なくとも１つの電圧源からなる複数のブロックに分割し、ブロックの電圧を測定する電圧測定装置において、前記ブロックの一方の端子に接続される第１電圧入力端子に第１主電極が接続され第１主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第１ＭＯＳＦＥＴと、前記ブロックの他方の端子に接続される第２電圧入力端子に第１主電極が接続され第１主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第２ＭＯＳＦＥＴとを有する第１スイッチ群と、各ブロック毎に設けられ、前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第１ＭＯＳＦＥＴの第２主電極と前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第２ＭＯＳＦＥＴの第２主電極との間に接続された第１蓄電素子と、前記第１蓄電素子の一方の端子に第２主電極が接続され且つ第１主電極が第１電圧出力端子に接続され制御電極に入力された信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第１ＭＯＳＦＥＴと、前記第１蓄電素子の他方の端子に第２主電極が接続され且つ第１主電極が第２電圧出力端子に接続され制御電極に入力された信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第２ＭＯＳＦＥＴとを有する第２スイッチ群と、前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第１ＭＯＳＦＥＴの制御電極に第２主電極が接続され制御電極に入力された信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第３ＭＯＳＦＥＴと、前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第２ＭＯＳＦＥＴの制御電極に第２主電極が接続され制御電極に入力された信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第４ＭＯＳＦＥＴとを有する第３スイッチ群と、前記第３スイッチ群をオンさせることにより前記第１スイッチ群をオンさせ、前記第３スイッチ群をオフさせることにより前記第１スイッチ群がオフしている期間に前記第２スイッチ群をオンさせる制御手段とを備えることを特徴とする。

図１は、本発明の第１〜第３の実施の形態に係る電圧測定装置の構成を示すブロック図である。 図２は、本発明の第１の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。 図３Ａ〜３Ｃは、本発明の第１の実施の形態に係る電圧測定装置内の電圧測定回路の動作を説明するための図である。 図４は、本発明の第１の実施の形態に係る電圧測定装置の変形例を示すブロック図である。 図５Ａ，５Ｂは、図４に示した変形例の動作を説明するためのタイミングチャートである。 図６Ａ，６Ｂは、図４に示した変形例の他の動作を説明するためのタイミングチャートである。 図７は、本発明の第２の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。 図８は、本発明の第３の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。 図９は、本発明の第４の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。

図１は本発明の実施の形態に係る電圧測定装置の構成を示す図である。この電圧測定装置は、電池１、電圧測定部２、電圧変換部３及び制御装置４から構成されている。

電池１は、ｎ個（ｎは１以上の整数）のブロック１０_１〜１０_ｎが直列に接続されて構成されており、各ブロック１０は、本発明の電圧源に対応し、複数の電池セルが直列に接続されて構成されている。この電池１は、例えば１００〜２００Ｖといった高い電圧を出力する。

電圧測定部２は、ｎ個の電圧測定回路２０_１〜２０_ｎから構成されている。電圧測定回路２０_１〜２０_ｎの各々は同一の構成を有する。電圧測定回路２０_１〜２０_ｎは、制御装置４からの制御信号に応じて、電池１のブロック１０_１〜１０_ｎからの電圧をそれぞれ取り込んで保持する。そして、制御装置４からの制御信号に応じて、保持している電圧を電圧変換部３に送る。

電圧変換部３は、例えばｎ個のＡ／Ｄ変換器３０_１〜３０_ｎから構成されている。Ａ／Ｄ変換器３０_１〜３０_ｎの各々は同一の構成を有する。Ａ／Ｄ変換器３０_１〜３０_ｎは、電圧測定回路２０_１〜２０_ｎからアナログ信号として供給される電圧をデジタル信号に変換して制御装置４に送る。

制御装置４は、電圧測定回路２０_１〜２０_ｎに制御信号を供給して、それらの動作を制御すると共に、Ａ／Ｄ変換器３０_１〜３０_ｎから送られてくるデジタル信号を加算し、電池１の全体の電圧やブロック毎の電圧を算出する。算出された電圧は、電池１の充電状況、放電状況、電池の寿命、異常等をモニタするために使用される。

（第１の実施の形態）
図２は本発明の第１の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。この電圧測定回路は、図１に示す電圧測定回路２０_１〜２０_ｎに対応する。

電圧測定回路は、電圧入力端子Ａ及びＢ、制御信号入力端子Ｃ、Ｄ、Ｅ及びＦ、並びに電圧出力端子Ｇ及びＨを備えている。電圧入力端子Ａは電池１を構成する複数のブロック１０_１〜１０_ｎの中の１つのブロックの一方の端子（正極端子）に接続され、電圧入力端子Ｂはそのブロックの他方の端子（負極端子）に接続される。電圧出力端子Ｇ及びＨは、複数のＡ／Ｄ変換器３０_１〜１０_ｎの中の１つのＡ／Ｄ変換器に接続される。また、制御信号入力端子Ｃ、Ｄ、Ｅ及びＦは制御装置４に接続される。

この電圧測定装置は、第１スイッチ群を構成するＰチャンネルＭＯＳ電界効果トランジスタ（以下、「Ｐｃｈ−ＭＯＳＦＥＴ」という。）Ｑ１及びＰｃｈ−ＭＯＳＦＥＴＱ２、第２のスイッチ群を構成するＮチャンネルＭＯＳ電界効果トランジスタ（以下、「Ｎｃｈ−ＭＯＳＦＥＴ」という。）Ｑ７及びＮｃｈ−ＭＯＳＦＥＴＱ８、並びに第３のスイッチ群を構成するＮｃｈ−ＭＯＳＦＥＴＱ５及びＮｃｈ−ＭＯＳＦＥＴＱ６を備えている。これらＰｃｈ−ＭＯＳＦＥＴＱ１、Ｐｃｈ−ＭＯＳＦＥＴＱ２、Ｎｃｈ−ＭＯＳＦＥＴＱ５、Ｎｃｈ−ＭＯＳＦＥＴＱ６、Ｎｃｈ−ＭＯＳＦＥＴＱ７及びＮｃｈ−ＭＯＳＦＥＴＱ８としては、電池１の電圧によって異なるが、例えば５００Ｖに耐え得る高耐圧の素子が使用される。

Ｐｃｈ−ＭＯＳＦＥＴＱ２のソース（本発明の第１主電極に対応）は抵抗Ｒ２を介して電圧入力端子Ａに接続され、ドレイン（本発明の第２主電極に対応）は抵抗Ｒ９を介してコンデンサＣ１（本発明の第１蓄電素子に対応）の一方の端子に接続されている。また、Ｐｃｈ−ＭＯＳＦＥＴＱ２のゲート（本発明の制御電極に対応）はＮｃｈ−ＭＯＳＦＥＴＱ６のドレインに接続され、更に、バックゲート（サブストレート）は電圧入力端子Ａに接続されている。

Ｐｃｈ−ＭＯＳＦＥＴＱ２のバックゲート（電圧入力端子Ａ）とゲートとの間には、Ｐｃｈ−ＭＯＳＦＥＴＱ２のゲート電圧を確定させるために、ツェナーダイオードと同様にゲート電圧のリミッタとして機能するように接続されたＮＰＮトランジスタＱ４と抵抗Ｒ４とが並列に接続されている。即ち、ＮＰＮトランジスタＱ４のコレクタ及びエミッタはＰｃｈ−ＭＯＳＦＥＴＱ２のバックゲート（電圧入力端子Ａ）に接続され、ベースはＰｃｈ−ＭＯＳＦＥＴＱ２のゲートに接続されている。

抵抗Ｒ２は本発明の電流制限部を構成する抵抗素子に、ＮＰＮトランジスタＱ４は本発明の電流制限部を構成する電圧制限素子にそれぞれ対応し、これら抵抗Ｒ２及びＮＰＮトランジスタＱ４により、Ｐｃｈ−ＭＯＳＦＥＴＱ２に流れる電流が制限されてその破壊が防止される。

抵抗Ｒ９は予期せぬ事態により、蓄積素子側から電池側に電流が流れても、過大な電流が流れないよう、抵抗Ｒ９により過電流を防止しＰｃｈ−ＭＯＳＦＥＴＱ２の破壊を防止するためのもので、Ｐｃｈ−ＭＯＳＦＥＴＱ２や使用条件によって抵抗Ｒ９は無くてもよい。

また、Ｐｃｈ−ＭＯＳＦＥＴＱ１のソースは、抵抗Ｒ１を介して電圧入力端子Ｂに接続され、ドレインは抵抗Ｒ８を介してコンデンサＣ１の他方の端子に接続されている。また、Ｐｃｈ−ＭＯＳＦＥＴＱ１のゲートはＮｃｈ−ＭＯＳＦＥＴＱ５のドレインに接続され、更に、バックゲートは電圧入力端子Ｂに接続されている。

Ｐｃｈ−ＭＯＳＦＥＴＱ１のバックゲート（電圧入力端子Ｂ）とゲートとの間には、Ｐｃｈ−ＭＯＳＦＥＴＱ１のゲート電圧を確定させるために、ツェナーダイオードと同様にゲート電圧のリミッタとして機能するように接続されたＮＰＮトランジスタＱ３と抵抗Ｒ３とが並列に接続されている。即ち、ＮＰＮトランジスタＱ３のコレクタ及びエミッタはＰｃｈ−ＭＯＳＦＥＴＱ１のバックゲート（電圧入力端子Ａ）に接続され、ベースはＰｃｈ−ＭＯＳＦＥＴＱ１のゲートに接続されている。

抵抗Ｒ１は本発明の電流制限部を構成する抵抗素子に、ＮＰＮトランジスタＱ３は本発明の電流制限部を構成する電圧制限素子にそれぞれ対応し、これら抵抗Ｒ１及びＮＰＮトランジスタＱ３により、Ｐｃｈ−ＭＯＳＦＥＴＱ１に流れる電流が制限されてその破壊が防止される。

抵抗Ｒ８は予期せぬ事態により、蓄積素子側から電池側に電流が流れても、過大な電流が流れないよう、抵抗Ｒ８により過電流を防止しＰｃｈ−ＭＯＳＦＥＴＱ１の破壊を防止するためのもので、Ｐｃｈ−ＭＯＳＦＥＴＱ１や使用条件によって抵抗Ｒ８は無くてもよい。

Ｎｃｈ−ＭＯＳＦＥＴＱ６は、Ｐｃｈ−ＭＯＳＦＥＴＱ２を駆動するために用いられる。Ｎｃｈ−ＭＯＳＦＥＴＱ６のドレインは、上述したようにＰｃｈ−ＭＯＳＦＥＴＱ２のゲートに接続されている。また、Ｎｃｈ−ＭＯＳＦＥＴＱ６のソースは抵抗Ｒ６を介してグランドに接続されており、バックゲート（サブストレート）もグランドに接続されている。抵抗Ｒ６は本発明の電流制限部を構成する抵抗素子に対応する。抵抗Ｒ６により、Ｎｃｈ−ＭＯＳＦＥＴＱ６に流れる電流が制限され、その破壊が防止される。

更に、Ｎｃｈ−ＭＯＳＦＥＴＱ６のゲートは制御信号入力端子Ｅに接続されている。制御信号入力端子Ｅに外部から高レベル（以下、「Ｈレベル」という）の電圧が印加されることによりＮｃｈ−ＭＯＳＦＥＴＱ６はオンになる。その結果、Ｐｃｈ−ＭＯＳＦＥＴＱ２もオンになり、電圧入力端子Ａからの電圧がコンデンサＣ１の一方の端子に印加される。

Ｎｃｈ−ＭＯＳＦＥＴＱ５は、Ｐｃｈ−ＭＯＳＦＥＴＱ１を駆動するために用いられる。Ｎｃｈ−ＭＯＳＦＥＴＱ５のドレインは、上述したようにＰｃｈ−ＭＯＳＦＥＴＱ１のゲートに接続されている。また、Ｎｃｈ−ＭＯＳＦＥＴＱ５のソースは抵抗Ｒ５を介してグランドに接続され、バックゲート（サブストレート）もグランドに接続されている。抵抗Ｒ５は本発明の電流制限部を構成する抵抗素子に対応する。抵抗Ｒ５により、Ｎｃｈ−ＭＯＳＦＥＴＱ５に流れる電流が制限され、その破壊が防止される。

更に、Ｎｃｈ−ＭＯＳＦＥＴＱ５のゲートは制御信号入力端子Ｆに接続されている。制御信号入力端子Ｆに外部からＨレベルの電圧が印加されることによりＮｃｈ−ＭＯＳＦＥＴＱ５はオンになる。その結果、Ｐｃｈ−ＭＯＳＦＥＴＱ１もオンになり、電圧入力端子Ｂからの電圧がコンデンサＣ１の他方の端子に印加される。

Ｎｃｈ−ＭＯＳＦＥＴＱ８のドレインはコンデンサＣ１の一方の端子に接続され、ソースは電圧出力端子Ｇ及びツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードはグランドに接続されている。Ａ／Ｄ変換器の入力インピーダンスは非常に高いため、静電容量やリーク電流のために電圧出力端子の電圧が上昇し第２スイッチ群のＭＯＳＦＥＴが破壊することがないよう保護のために、ツェナーダイオードＺＤ１が挿入されている。Ｎｃｈ−ＭＯＳＦＥＴＱ８のバックゲート（サブストレート）はグランドに接続され、ゲートは制御信号入力端子Ｃに接続されている。制御信号入力端子Ｃに外部からＨレベルの電圧が印加されることによりＮｃｈ−ＭＯＳＦＥＴＱ８はオンになり、コンデンサＣ１の一方の端子の電位が電圧出力端子Ｇに出力される。

Ｎｃｈ−ＭＯＳＦＥＴＱ７のドレインはコンデンサＣ１の他方の端子に接続され、ソースは抵抗Ｒ７を介して電圧出力端子Ｈ及びグランドに接続されている。

Ｎｃｈ−ＭＯＳＦＥＴＱ７のバックゲート（サブストレート）はグランドに接続され、ゲートは制御信号入力端子Ｄに接続されている。制御信号入力端子Ｄに外部からＨレベルの電圧が印加されることによりＮｃｈ−ＭＯＳＦＥＴＱ７はオンになり、コンデンサＣ１の他方の端子の電位が電圧出力端子Ｈに出力される。

上述したＰｃｈ−ＭＯＳＦＥＴＱ１及びＱ２は高耐圧のトランジスタから構成されており、電圧入力端子Ａ及びＢに接続された被測定電圧源をそのままＰｃｈ−ＭＯＳＦＥＴＱ１及びＱ２のゲート駆動用電源として利用できる。

即ち、高耐圧のＰｃｈ−ＭＯＳＦＥＴＱ２のゲート−ソース間には、抵抗Ｒ２を介して、抵抗Ｒ４及びツェナーダイオードとして機能するＮＰＮトランジスタＱ４が並列に接続されており、高耐圧のＮｃｈ−ＭＯＳＦＥＴＱ６がオン状態の期間は、ＮＰＮトランジスタＱ４がツェナー降伏を起こし、Ｐｃｈ−ＭＯＳＦＥＴＱ２のゲート−ソース間電圧を降伏電圧に保つことができる。また、Ｎｃｈ−ＭＯＳＦＥＴＱ６がオフ状態の期間は、Ｐｃｈ−ＭＯＳＦＥＴＱ２のゲート−ソース間が抵抗Ｒ４によって短絡され、オン状態の期間に蓄積されたＰｃｈ−ＭＯＳＦＥＴＱ２のゲート電荷を放出すると共に、Ｐｃｈ−ＭＯＳＦＥＴＱ２のゲートの電位をソース電位に固定する。

同様に、高耐圧のＰｃｈ−ＭＯＳＦＥＴＱ１のゲート−ソース間には、抵抗Ｒ１を介して、抵抗Ｒ３及びツェナーダイオードとして機能するＮＰＮトランジスタＱ３が並列に接続されており、高耐圧のＮｃｈ−ＭＯＳＦＥＴＱ５がオン状態の期間は、ＮＰＮトランジスタＱ３がツェナー降伏を起こし、Ｐｃｈ−ＭＯＳＦＥＴＱ１のゲート−ソース間電圧を降伏電圧に保つことができる。また、Ｎｃｈ−ＭＯＳＦＥＴＱ５がオフ状態の期間は、Ｐｃｈ−ＭＯＳＦＥＴＱ１のゲート−ソース間が抵抗Ｒ３によって短絡され、オン状態の期間に蓄積されたＰｃｈ−ＭＯＳＦＥＴＱ１のゲート電荷を放出すると共に、Ｐｃｈ−ＭＯＳＦＥＴＱ１のゲートの電位をソース電位に固定する。

従って、Ｐｃｈ−ＭＯＳＦＥＴＱ１及びＱ２をオン及びオフさせるためにゲートに印加する電圧を特別の電源で生成する必要がなく、電圧測定装置を安価且つ小型に構成することができる。

なお、上述した第１スイッチ群は、高耐圧のＮｃｈ−ＭＯＳＦＥＴで構成することもできる。しかしながら、高耐圧のＰｃｈ−ＭＯＳＦＥＴＱ１及びＱ２を用いることにより、高耐圧のＮｃｈ−ＭＯＳＦＥＴで同じ目的の回路を構成するよりも簡素な回路構成とすることができる。つまり、高耐圧のＰｃｈ−ＭＯＳＦＥＴＱ１及びＱ２の代わりに高耐圧のＮｃｈ−ＭＯＳＦＥＴを使用した場合、Ｎｃｈ−ＭＯＳＦＥＴがオンするためには、ゲート電位をソース電位より閾電圧分だけ高くする必要がある。また、Ｎｃｈ−ＭＯＳＦＥＴがオンした場合には、ソース電位がドレイン側の被測定電圧源の電位の近くまで上昇するので、ゲート電位を被測定電圧源の電位より高い電位に上げないと、Ｎｃｈ−ＭＯＳＦＥＴはオン状態を続けることができない。

従って、Ｐｃｈ−ＭＯＳＦＥＴを使用した場合のように、被測定電圧源をそのままゲート駆動用電源として利用することができず、電圧入力端子Ａ及びＢの被測定電圧源の電位よりも閾電圧分だけ高いゲート駆動用電圧を生成する回路が別途必要になる。このようなゲート駆動用電圧を生成するためには、フローティング電源駆動、ブートストラップ駆動、チャージポンプ駆動等を用いることができるが、回路構成が複雑になってしまう。

次に、以上のように構成される本発明の第１の実施の形態に係る電圧測定装置の動作を、図３を参照しながら説明する。

まず、制御装置４から制御信号入力端子Ｃ及びＤに低レベル（以下、「Ｌレベル」という）の制御信号が供給されると共に、制御信号入力端子Ｅ及びＦにＨレベルの制御信号が供給される。これにより、図３Ａに示すように、Ｎｃｈ−ＭＯＳＦＥＴＱ６及びＱ５がオンされ、その結果、Ｐｃｈ−ＭＯＳＦＥＴＱ２及びＱ１がオンされる。また、Ｎｃｈ−ＭＯＳＦＥＴＱ８及びＱ７はオフされる。この状態で、電池１の１つのブロック１０からの電流Ｉが図示するように流れてコンデンサＣ１を充電する。この充電は、コンデンサＣ１の両端子間の電圧がブロック１０の両端子間の電圧に等しくなるまで、制御信号入力端子Ｅ及びＦに供給される制御信号をＨレベルに保つことにより行われる。

次に、図３Ａに示す状態において、制御装置４から制御信号入力端子Ｅ及びＦにＬレベルの制御信号が供給される。これにより、図３Ｂに示すように、Ｎｃｈ−ＭＯＳＦＥＴＱ６及びＱ５がオフされ、その結果、Ｐｃｈ−ＭＯＳＦＥＴＱ２及びＱ１がオフされる。また、Ｎｃｈ−ＭＯＳＦＥＴＱ８及びＱ７はオフ状態を維持する。この状態では、コンデンサＣ１は先の充電に基づく電圧を保持している。

次に、図３Ｂに示す状態において、制御装置４から制御信号入力端子Ｃ及びＤにＨレベルの制御信号が供給される。これにより、図３Ｃに示すように、Ｎｃｈ−ＭＯＳＦＥＴＱ８及びＱ７がオンされる。その結果、電圧出力端子Ｇと電圧出力端子Ｈとの間にコンデンサＣ１の両端の電圧が出力される。その後、図３Ｂに示す状態を経て図３Ａに示す状態に至り、以下、上述した測定サイクルが繰り返される。

以上説明したように、第１の実施の形態に係る電圧測定装置によれば、第１〜第３スイッチ群を構成するスイッチとしてフォトＭＯＳＦＥＴではなくＰｃｈ−ＭＯＳＦＥＴ及びＮｃｈ−ＭＯＳＦＥＴを使用しているので、応答速度が速く、コンデンサを充放電するための切り換えを正確且つ素早く行うことができ、その結果、高精度且つ高速で電圧を測定できる。

また、第１スイッチ群を構成するＰｃｈ−ＭＯＳＦＥＴは電圧源からの電圧に基づき制御電極に印加される電圧に応じてオン／オフし、第２及び第３スイッチ群を構成するＮｃｈ−ＭＯＳＦＥＴは外部からの信号に応じてオン／オフするので、特別の電源を必要とせず、安価且つ小型の電圧測定装置を実現できる。

また、Ｐｃｈ−ＭＯＳＦＥＴ及びＮｃｈ−ＭＯＳＦＥＴは小型化、高集積化が容易であるので、安価且つ小型の電圧測定装置を実現できる。更に、Ｐｃｈ−ＭＯＳＦＥＴ及びＮｃｈ−ＭＯＳＦＥＴは耐高温化がフォトＭＯＳＦＥＴに比べて容易であるので、燃料電池等の運転温度が高くなる電池に適用できる。

以上説明した電圧測定装置は、図１に示す電圧測定回路２０_１〜２０_ｎとして使用される。即ち、制御装置４は、電圧測定回路２０_１〜２０_ｎに制御信号を送る以下の動作を行わせる。即ち、まず、電圧測定回路２０_１〜２０_ｎに含まれる第１スイッチ群をオンさせる。これにより、電圧測定回路２０_１〜２０_ｎに含まれる各コンデンサＣ１が充電される。次に、電圧測定回路２０_１〜２０_ｎに含まれる第１スイッチ群をオフさせた後、第２スイッチ群をオンさせる。

これにより、電圧測定回路２０_１〜２０_ｎの各々の電圧出力端子Ｇ及びＨから一斉に電圧が出力され、Ａ／Ｄ変換器３０_１〜３０_ｎに供給される。Ａ／Ｄ変換器３０_１〜３０_ｎは、入力されたアナログの電圧をデジタル信号に変換して制御装置４に送る。制御装置４は、Ａ／Ｄ変換器３０_１〜３０_ｎから送られてくるデジタル信号を加算し、電池１の全体の電圧やブロック毎の電圧を算出する。算出された電圧は、電池１の充電状況、放電状況、電池の寿命、異常等をモニタするために使用される。

図１に示した本発明の電圧測定装置は、図４に示すように変形することができる。即ち、電圧変換部３を１個のＡ／Ｄ変換器３０で構成する。この場合、制御装置４は、電圧測定回路２０_１〜２０_ｎを以下のように制御する。即ち、制御装置４は、まず、図５Ａに示すように、電圧測定回路２０１〜２０ｎに含まれる第１スイッチ群を同時にオンさせるような制御信号ＩＮ１〜ＩＮｎを送る。これにより、電圧測定回路２０_１〜２０_ｎに含まれる各コンデンサＣ１が充電される。

次に、電圧測定回路２０_１〜２０_ｎに含まれる第１スイッチ群をオフさせた後、図５Ｂに示すように、電圧測定回路２０_１〜２０_ｎに含まれる第２スイッチ群を順次にオンにさせるような制御信号ＯＵＴ１〜ＯＵＴｎを送る。これにより、電圧測定回路２０_１〜２０_ｎからは電圧が順次に出力されてＡ／Ｄ変換器３０に供給される。制御装置４は、Ａ／Ｄ変換器３０から送られてくるデジタル信号を追跡的に加算し、電池１の全体の電圧を算出する。場合によっては、所望のタイミングで送られてくるデジタル信号のみを処理し、所望の１又は複数のブロックの電圧を算出する。

このような構成によれば、Ａ／Ｄ変換器の数を減らすことができるので、電圧測定装置を安価且つ小型に構成できる。また、全ての電圧測定回路２０_１〜２０_ｎに含まれるコンデンサＣ１への充電は同時に行い、計測は任意のブロック毎に順次に実施することができるので、電池が車両に搭載される場合、急加速時や、ブレーキ時などの、ある瞬間の電池電圧を正確に計測することができる。

更に、制御装置４から出力する制御信号により、電圧測定回路２０_１〜２０_ｎに含まれるコンデンサＣ１への充電を異なるタイミングで行うように構成できる。

制御装置４は、まず、図６Ａに示すように、電圧測定回路２０_１〜２０_ｎに含まれる第１スイッチ群を順次にオンさせるような制御信号ＩＮ１〜ＩＮｎを送る。これにより、電圧測定回路２０_１〜２０_ｎに含まれる各コンデンサＣ１が順次に充電される。充電が済んだコンデンサＣ１を含む電圧測定回路２０_１〜２０_ｎの第１スイッチ群はオフされる。

次に、図６Ｂに示すように、充電中でない電圧測定回路２０_１〜２０_ｎに含まれる第２スイッチ群をオンさせるような制御信号ＯＵＴ１〜ＯＵＴｎを送る。

これにより、充電中でない電圧測定回路２０_１〜２０_ｎから電圧が順次に出力されてＡ／Ｄ変換器３０に供給される。制御装置４は、Ａ／Ｄ変換器３０から送られてくるデジタル信号を追跡的に加算し、電池１の全体の電圧を算出する。場合によっては、所望のタイミングで送られてくるデジタル信号のみを処理し、所望の１又は複数のブロックの電圧を算出する。

このような構成によれば、電圧測定回路２０_１〜２０_ｎに含まれるコンデンサＣ１への充電を順次に行い、充電中でないコンデンサＣ１から電圧が取り出されるので、異なる電圧測定回路２０_１〜２０_ｎの間で充電と電圧の取り出しとを同時に行うことができ、計測時間を短縮できる。

なお、この変形例では、ｎ個の電圧測定回路に対して１個のＡ／Ｄ変換器を設ける構成としたが、ｍ個（ｍは１以上の整数で、ｍ＜ｎ）のＡ／Ｄ変換器を設けるように構成することもできる。この場合も、制御装置４が電圧測定装置２０_１〜２０_ｎに含まれる第１スイッチ群及び第２スイッチ群を適宜制御することにより、上述したのと同等又はそれ以上の効果を奏する。

（第２の実施の形態）
本発明の第２の実施の形態に係る電圧測定装置は、スイッチ等の浮遊容量に起因して発生する誤差電圧を補正し、測定サイクルの高速化を図るものである。

図７はこの第２の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。この電圧測定回路は、図２に示した第１の実施の形態に係る電圧測定回路に、制御信号入力端子Ｉ、制御信号入力端子Ｊ、電圧出力端子Ｋ、ダミーコンデンサＣ２（本発明の第２蓄電素子に対応）が追加されると共に、第１スイッチ群に高耐圧のＰｃｈ−ＭＯＳＦＥＴＱ９、第３スイッチ群に高耐圧のＮｃｈ−ＭＯＳＦＥＴＱ１１、及び第２スイッチ群にＮｃｈ−ＭＯＳＦＥＴＱ１２が追加されて構成されている。ダミーコンデンサＣ２の一方の端子は、コンデンサＣ１の他方の端子に接続されている。

Pｃｈ−ＭＯＳＦＥＴＱ９のソースは抵抗Ｒ１０を介して電圧入力端子Ｂに接続され、ドレインは抵抗Ｒ１４を介してダミーコンデンサＣ２の他方の端子に接続されている。また、Ｐｃｈ−ＭＯＳＦＥＴＱ９のゲートはＮｃｈ−ＭＯＳＦＥＴＱ１１のドレインに接続され、更に、バックゲートは電圧入力端子Ｂに接続されている。

Ｐｃｈ−ＭＯＳＦＥＴＱ９のバックゲート（電圧入力端子Ｂ）とゲートとの間には、Ｐｃｈ−ＭＯＳＦＥＴＱ９のゲート電圧を確定させるために、ツェナーダイオードと同様にゲート電圧のリミッタとして機能するように接続されたＮＰＮトランジスタＱ１０と抵抗Ｒ１１とが並列に接続されている。即ち、ＮＰＮトランジスタＱ１０のコレクタ及びエミッタはＰｃｈ−ＭＯＳＦＥＴＱ９のバックゲート（電圧入力端子Ｂ）に接続され、ベースはＰｃｈ−ＭＯＳＦＥＴＱ９のゲートに接続されている。

抵抗Ｒ１０は本発明の電流制限部を構成する抵抗素子に、ＮＰＮトランジスタＱ１０は本発明の電流制限部を構成する電圧制限素子にそれぞれ対応し、これら抵抗Ｒ１０及びＮＰＮトランジスタＱ１０により、Ｐｃｈ−ＭＯＳＦＥＴＱ９に流れる電流が制限されてその破壊が防止される。

Ｎｃｈ−ＭＯＳＦＥＴＱ１１は、Ｐｃｈ−ＭＯＳＦＥＴＱ２を駆動するために用いられる。Ｎｃｈ−ＭＯＳＦＥＴＱ１１のドレインは、上述したようにＰｃｈ−ＭＯＳＦＥＴＱ９のゲートに接続されている。また、Ｎｃｈ−ＭＯＳＦＥＴＱ１１のソースは抵抗Ｒ１２を介してグランドに接続されており、バックゲート（サブストレート）もグランドに接続されている。抵抗Ｒ１２は本発明の電流制限部を構成する抵抗素子に対応する。抵抗Ｒ１２により、Ｎｃｈ−ＭＯＳＦＥＴＱ１１に流れる電流が制限され、その破壊が防止される。

更に、Ｎｃｈ−ＭＯＳＦＥＴＱ１１のゲートは制御信号入力端子Ｊに接続されている。制御信号入力端子Ｊに外部からＨレベルの電圧が印加されることによりＮｃｈ−ＭＯＳＦＥＴＱ１１はオンになる。その結果、Ｐｃｈ−ＭＯＳＦＥＴＱ９もオンになり、電圧入力端子Ｂからの電圧がダミーコンデンサＣ２の他方の端子に印加される。

Ｎｃｈ−ＭＯＳＦＥＴＱ１２ドレインはダミーコンデンサＣ２の他方の端子に接続され、ソースは抵抗Ｒ１３を介して電圧出力端子Ｋ及びグランドに接続されている。Ｎｃｈ−ＭＯＳＦＥＴＱ１２のバックゲート（サブストレート）はグランドに接続され、ゲートは制御信号入力端子Ｉに接続されている。制御信号入力端子ＩにＨレベルの電圧が印加されることによりＮｃｈ−ＭＯＳＦＥＴＱ１２はオンになり、ダミーコンデンサＣ２の他方の端子の電位が電圧出力端子Ｋに出力される。

Ｎｃｈ−ＭＯＳＦＥＴＱ７のソースは電圧出力端子Ｈ及びツェナーダイオードＺＤ３のカソードに接続され、ツェナーダイオードＺＤ３のアノードはグランドに接続されている。Ａ／Ｄ変換器の入力インピーダンスは非常に高いため、静電容量やリーク電流のために電圧出力端子の電圧が上昇し第２スイッチ群のＭＯＳＦＥＴが破壊することがないよう保護のために、ツェナーダイオードＺＤ３が挿入されている。

この例では、電圧出力端子Ｇとグランド間にツェナーダイオードＺＤ１を挿入し、電圧出力端子Ｈとグランド間にツェナーダイオードＺＤ３を挿入しているが、例えば、電圧出力端子Ｇに第１ツェナーダイオードのカソードを接続し、電圧出力端子Ｈに第２ツェナーダイオードのカソードを接続し、第１及び第２ツェナーダイオードのアノードを共通接続し、この接続点に第３ツェナーダイオードのカソードを接続し、第３ツェナーダイオードのアノードを電圧出力端子Ｋに接続しても良い。

上述した第１の実施の形態に係る電圧測定装置（図２参照）の場合、Ｐｃｈ−ＭＯＳＦＥＴＱ１及びＱ２をオンすると、コンデンサＣ１に電荷が蓄積されるが、それと同時にＮｃｈ−ＭＯＳＦＥＴＱ７及びＱ８の寄生容量にも電荷が蓄積される。Ｎｃｈ−ＭＯＳＦＥＴＱ８及びＱ７をオンすると、電圧出力端子Ｇと電圧出力端子Ｈとの間には、それらの間に存在する容量に保持された電圧が現れる。ところが、電圧出力端子Ｈはグランド電位として使用されるため、Ｎｃｈ−ＭＯＳＦＥＴＱ７の寄生容量に蓄積された電荷は、グランドに放出されてしまい、電圧出力端子ＧにはコンデンサＣ１とＮｃｈ−ＭＯＳＦＥＴＱ８の寄生容量とに蓄積された電荷に対応する電圧、つまりＮｃｈ−ＭＯＳＦＥＴＱ８の寄生容量の電荷分だけ被測定電圧よりも大きな電圧が現れてしまう。従って、コンデンサＣ１としては、Ｎｃｈ−ＭＯＳＦＥＴＱ８の寄生容量による誤差分を無視できる容量のコンデンサ、つまりＮｃｈ−ＭＯＳＦＥＴＱ８の寄生容量より十分大きな容量のコンデンサを使用しなければならない。このため、コンデンサＣ１の電荷の充放電時間が長くなってしまい、測定サイクルを高速化できない。

第２の実施の形態に係る電圧測定装置は、このような問題を解消するものである。ポイントは、電圧入力端子Ａから見た回路と電圧入力端子Ｂから見た回路の対象性を考慮してダミーコンデンサＣ２を設けたことである。つまり、Ｐｃｈ−ＭＯＳＦＥＴＱ１、Ｑ２及びＱ９をオンすると、電圧入力端子Ａ及び電圧入力端子Ｂから供給される電圧に基づく電荷は、それぞれコンデンサＣ１とダミーコンデンサＣ２に蓄積されるのと同時に、Ｎｃｈ−ＭＯＳＦＥＴＱ８及びＱ７の寄生容量にも蓄積される。

この電圧測定回路の場合、電圧出力端子Ｋがグランド端子として使用される。

従って、同じコンデンサ容量、同じ寄生容量に電荷が蓄積され、且つＮｃｈ−ＭＯＳＦＥＴＱ８及びＱ７をオンしても寄生容量に蓄積された電荷の逃げ道がないため、電圧出力端子Ｇと電圧出力端子Ｈとの間には電圧入力端子Ａと電圧入力端子Ｂとの電位差に相当する正確な電圧値が現れる。

もっと具体的に説明すると、Ｎｃｈ−ＭＯＳＦＥＴＱ８から電圧出力端子Ｇへは、コンデンサ容量Ｃ１とＱ８の寄生容量（α１）との総和容量に応じた電圧が出力され、Ｎｃｈ−ＭＯＳＦＥＴＱ７から電圧出力端子ＨへはＱ７の寄生容量（α２）に応じた電圧が出力される。ここで、ダミーコンデンサＣ２の両端電圧はゼロであり、α１とα２とが略同一値であるので、電圧出力端子Ｇと電圧出力端子Ｈとの間の電位差は、コンデンサ容量Ｃ１に対応した電圧となる。従って、誤差を考慮してコンデンサＣ１の容量を大きくする必要がないので、充放電時間の短縮化が可能であり、測定サイクルを高速化することができる。

（第３の実施の形態）
本発明の第３の実施の形態に係る電圧測定装置は、負電圧の測定を可能にするものである。

図８は第３の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。この電圧測定回路は、図２に示した第１の実施の形態に係る電圧測定回路に対して、Ｎｃｈ−ＭＯＳＦＥＴＱ８のソースとバックゲート（サブストレート）とを接続すると共に、電圧出力端子ＨをツェナーダイオードＺＤ２を介してグランドに接続したものである。

ツェナーダイオードＺＤ２を用いることにより、後段で基準電位として使用される電圧出力端子Ｈの電位を、図示していない電源を用いてグランド電位に対して一定電圧値分だけ持ち上げることが可能になる。これにより、被測定電圧源に接続されている電圧に電圧入力端子Ａ及びＢの電位差が、負電位となる場合であっても計測が可能になる。

また、第１の実施の形態に係る電圧測定回路（図２参照）では、コンデンサＣ１に蓄積された電圧を電圧出力端子Ｇ及びＨに出力する際に、Ｎｃｈ−ＭＯＳＦＥＴＱ８をオンにするが、この時被測定電源の電圧がＮｃｈ−ＭＯＳＦＥＴＱ８のソース−バックゲート耐圧よりも高い電圧であると、電圧出力端子Ｇとグランドとの間でブレイクダウンしてしまい、電圧測定ができない。

また、基板バイアス効果によりＮｃｈ−ＭＯＳＦＥＴＱ８の閾値が上昇するため、より高いゲート電圧が必要となる。

これに対し、第３の実施の形態に係る電圧測定回路のようにＮｃｈ−ＭＯＳＦＥＴＱ８のソースとバックゲートをショートすると、そのような問題は生じない。この構成により、バックゲートの耐圧に依存せずに、より高い電圧の測定が可能になる。

また、基板バイアス効果もなくＮｃｈ−ＭＯＳＦＥＴＱ８の閾値が上昇することがないため、高いゲート電圧を印加することなくオン／オフができる。

また、Ｎｃｈ−ＭＯＳＦＥＴＱ７のソースは抵抗Ｒ７を介して電圧出力端子Ｈ及びツェナーダイオードＺＤ２のカソードに接続され、ツェナーダイオードＺＤ２のアノードはグランドに接続されている。Ａ／Ｄ変換器の入力インピーダンスは非常に高いため、静電容量やリーク電流のために電圧出力端子の電圧が上昇し第２スイッチ群のＭＯＳＦＥＴが破壊することがないよう保護のために、ツェナーダイオードＺＤ２が挿入されている。

なお、第３の実施の形態は、第１の実施の形態に係る電圧測定装置におけるＮｃｈ−ＭＯＳＦＥＴＱ８のソースとバックゲート（サブストレート）とを接続すると共に、電圧出力端子ＨをツェナーダイオードＺＤ２を介してグランドに接続したものであるが、第２の実施の形態に係る電圧測定装置におけるＮｃｈ−ＭＯＳＦＥＴＱ８のソースとバックゲート（サブストレート）とを接続すると共に、電圧出力端子ＨをツェナーダイオードＺＤ３を介してグランドに接続するように構成することもできる。この場合も上述したものと同様の作用及び効果を奏する。

（第４の実施の形態）
図９は第４の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。図２に示す電圧測定回路は、複数の電圧源が正電圧の場合で、第１スイッチ群がＰｃｈ−ＭＯＳＦＥＴから構成され、第２スイッチ群及び第３スイッチ群が、Ｎｃｈ−ＭＯＳＦＥＴから構成されていたのに対して、図９に示す電圧測定回路は、複数の電圧源が負電圧の場合で、第１スイッチ群がＮｃｈ−ＭＯＳＦＥＴから構成され、第２スイッチ群及び第３スイッチ群がＰｃｈ−ＭＯＳＦＥＴから構成されることを特徴とする。

ここでは、図２に示す構成に対して、相違する構成のみを説明する。電圧入力端子Ａは１つのブロックの一方の端子（負極端子）に接続され、電圧入力端子Ｂはそのブロックの他方の端子（正極端子）に接続される。Ｐｃｈ−ＭＯＳＦＥＴＱ２に代えて、Ｎｃｈ−ＭＯＳＦＥＴＱ２を設け、ＮＰＮトランジスタＱ４に代えて、ＰＮＰトランジスタＱ２４を設け、Ｐｃｈ−ＭＯＳＦＥＴＱ１に代えて、Ｎｃｈ−ＭＯＳＦＥＴＱ２１を設け、ＮＰＮトランジスタＱ３に代えて、ＰＮＰトランジスタＱ２３を設けている。また、Ｎｃｈ−ＭＯＳＦＥＴＱ５に代えて、Ｐｃｈ−ＭＯＳＦＥＴＱ２５を設け、Ｎｃｈ−ＭＯＳＦＥＴＱ６に代えて、Ｐｃｈ−ＭＯＳＦＥＴＱ２６を設け、Ｎｃｈ−ＭＯＳＦＥＴＱ７に代えて、Ｐｃｈ−ＭＯＳＦＥＴＱ２７を設け、Ｎｃｈ−ＭＯＳＦＥＴＱ８に代えて、Ｐｃｈ−ＭＯＳＦＥＴＱ２８を設けている。ツェナーダイオードＺＤ１に代えて、ツェナーダイオードＺＤ４を設けている。

以上のように構成された第４の実施の形態に係る電圧測定装置によれば、制御装置４から制御信号入力端子Ｃ及ＤにＨレベルの制御信号が供給されると共に、制御信号入力端子Ｅ及びＦにＬレベルの制御信号が供給される。これにより、図３Ａに示すように、Ｐｃｈ−ＭＯＳＦＥＴＱ２６及びＱ２５がオンされ、その結果、Ｎｃｈ−ＭＯＳＦＥＴＱ２２及びＱ２１がオンされる。また、Ｐｃｈ−ＭＯＳＦＥＴＱ２８及びＱ２７はオフされる。この状態で、電池１の１つのブロック１０からの電流Ｉが図示するように流れてコンデンサＣ１を充電する。この充電は、コンデンサＣ１の両端子間の電圧がブロック１０の両端子間の電圧に等しくなるまで、制御信号入力端子Ｅ及びＦに供給される制御信号をＬレベルに保つことにより行われる。

次に、図３Ａに示す状態において、制御装置４から制御信号入力端子Ｅ及びＦにＨレベルの制御信号が供給される。これにより、図３Ｂに示すように、Ｐｃｈ−ＭＯＳＦＥＴＱ２６及びＱ２５がオフされ、その結果、Ｎｃｈ−ＭＯＳＦＥＴＱ２２及びＱ２１がオフされる。また、Ｐｃｈ−ＭＯＳＦＥＴＱ２８及びＱ２７はオフ状態を維持する。この状態では、コンデンサＣ１は先の充電に基づく電圧を保持している。

次に、図３Ｂに示す状態において、制御装置４から制御信号入力端子Ｃ及びＤにＬレベルの制御信号が供給される。これにより、図３Ｃに示すように、Ｐｃｈ−ＭＯＳＦＥＴＱ２８及びＱ２７がオンされる。その結果、電圧出力端子Ｇと電圧出力端子Ｈとの間にコンデンサＣ１の両端の電圧が出力される。その後、図３Ｂに示す状態を経て図３Ａに示す状態に至り、以下、上述した測定サイクルが繰り返される。

即ち、第４の実施の形態に係る電圧測定装置においても、第１の実施の形態に係る電圧測定装置の作用及び効果と同様な作用及び効果を奏する。

なお、第１の実施の形態に係る電圧測定装置の変形例及びその他の変形例（図４〜図６Ａ，６Ｂ）、第２の実施の形態に係る電圧測定装置（図７）、第３の実施の形態に係る電圧測定装置（図８）のそれぞれにおいても、第４の実施の形態に係る電圧測定装置と同様に、複数の電圧源を負電圧とし、第１スイッチ群をＮｃｈ−ＭＯＳＦＥＴから構成し、第２スイッチ群及び第３スイッチ群をＰｃｈ−ＭＯＳＦＥＴから構成するようにしても良い。このように構成しても同様な作用及び効果を奏する。

以上説明したように、本発明によれば、第３スイッチ群がオンされることにより第１スイッチ群がオンされて第１電圧入力端子と第２電圧入力端子との間に印加される電圧で第１蓄電素子が充電され、第３スイッチ群がオフされることにより第１スイッチ群がオフされている期間に第２スイッチ群がオンされることにより第１蓄電素子に保持されている電圧が第１電圧出力端子と第２電圧出力端子との間に出力される。即ち、第１〜第３スイッチ群を構成するスイッチとしてフォトＭＯＳＦＥＴではなく、例えばＰｃｈ−ＭＯＳＦＥＴ及び例えばＮｃｈ−ＭＯＳＦＥＴを使用しているので、応答速度が速く、第１蓄電素子を充放電するための切り換えを正確且つ素早く行うことができ、その結果、高精度且つ高速で電圧を測定できる。また、Ｐｃｈ−ＭＯＳＦＥＴ及びＮｃｈ−ＭＯＳＦＥＴは、小型化、高集積化が容易であるので、安価且つ小型の電圧測定装置を実現できる。更に、Ｐｃｈ−ＭＯＳＦＥＴ及びＮｃｈ−ＭＯＳＦＥＴは、耐高温化がフォトＭＯＳＦＥＴに比べて容易であるので、燃料電池等の運転温度が高くなる電池に適用できる。

また、本発明によれば、第３スイッチ群がオンされることにより第１スイッチ群がオンされて第１電圧入力端子と第２電圧入力端子との間に印加される電圧で第１蓄電素子及び第２蓄電素子を充電し、第３スイッチ群がオフされることにより第１スイッチ群がオフされている期間に第２スイッチ群がオンされることにより第１蓄電素子に保持されている電圧を第１電圧出力端子と第２電圧出力端子との間に出力し、且つ第３電圧出力端子がグランド電位に保持されているので、第２スイッチ群を構成する第１及び第２Ｎｃｈ−ＭＯＳＦＥＴの浮遊容量に基づいて第１電圧出力端子及び第２電圧出力端子間に出現する電圧誤差を補正することができる。その結果、第１蓄電素子の容量を小さくすることができるので、第１蓄電素子の充放電時間を短くすることができ、更に高速で高精度な電圧の測定が可能になる。

更に、本発明によれば、例えばバッテリ不良等で被測定電圧源に接続されている第１電圧入力端子と第２電圧入力端子との間の電位差が負電位になる場合であっても電圧の計測が可能になる。

また、本発明によれば、外部からの信号等にノイズが重畳されて、例えば第１スイッチ群を構成するＰｃｈ−ＭＯＳＦＥＴと第２スイッチ群を構成するＮｃｈ−ＭＯＳＦＥＴが同時にオンされる状態が生じても、当該電圧測定装置を構成している各素子や第１及び第２電圧出力端子に接続される機器を破壊するといった事態を回避できる。

更に、本発明によれば、安価な抵抗素子や電圧制限素子のみで第１〜第３スイッチ群を構成するＭＯＳＦＥＴに流れる電流を制限して定電流特性を持たせることができるので、定電流化のため例えばＦＥＴといった高価な部品を必要としない。その結果、電圧測定装置を安価に構成できる。

また、本発明によれば、全ての第１蓄電素子への充電は同時に行い、計測は任意のブロック毎に順次に実施することができるので、電池が車両に適用される場合、急加速時や、ブレーキ時などの、ある瞬間の電池電圧を正確に計測することができる。

更に、本発明によれば、第１蓄電素子に充電する動作と、第１蓄電素子からの出力を計測する動作とが互いに重ならないよう第１スイッチ群と第２スイッチ群を制御することにより、任意のブロック毎の充電と計測とが可能になるので、計測時間を短縮できる。

また、本発明によれば、第１スイッチ群を構成するＰｃｈ−ＭＯＳＦＥＴは、電圧源からの電圧に基づき制御電極に印加される電圧に応じてオン／オフし、第２及び第３スイッチ群を構成するＮｃｈ−ＭＯＳＦＥＴは、入力された信号に応じてオン／オフするので、特別の電源を必要とせず、安価且つ小型の電圧測定装置を実現できる。

更に、本発明によれば、第１スイッチ群を構成するＮｃｈ−ＭＯＳＦＥＴは、電圧源からの電圧に基づき制御電極に印加される電圧に応じてオン／オフし、第２及び第３スイッチ群を構成するＰｃｈ−ＭＯＳＦＥＴは、入力された信号に応じてオン／オフするので、特別の電源を必要とせず、安価且つ小型の電圧測定装置を実現できる。

加えて、本発明によれば、電圧制限素子を設けたので、静電容量やリーク電流により電圧出力端子の電圧が上昇しなくなり、第２スイッチ群のＭＯＳＦＥＴを破損することがなくなる。

Claims (11)

1. 直列に接続された複数の電圧源を、少なくとも１つの電圧源からなる複数のブロックに分割し、ブロックの電圧を測定する電圧測定装置であって、
   前記ブロックの一方の端子に接続される第１電圧入力端子に第１主電極が接続され第１主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第１ＭＯＳＦＥＴと、前記ブロックの他方の端子に接続される第２電圧入力端子に第１主電極が接続され第１主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第２ＭＯＳＦＥＴとを有する第１スイッチ群と、
   各ブロック毎に設けられ、前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第１ＭＯＳＦＥＴの第２主電極と前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第２ＭＯＳＦＥＴの第２主電極との間に接続された第１蓄電素子と、
   前記第１蓄電素子の一方の端子に第２主電極が接続され且つ第１主電極が第１電圧出力端子に接続され制御電極に入力された信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第１ＭＯＳＦＥＴと、前記第１蓄電素子の他方の端子に第２主電極が接続され且つ第１主電極が第２電圧出力端子に接続され制御電極に入力された信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第２ＭＯＳＦＥＴとを有する第２スイッチ群と、
   前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第１ＭＯＳＦＥＴの制御電極に第２主電極が接続され制御電極に入力された信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第３ＭＯＳＦＥＴと、前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第２ＭＯＳＦＥＴの制御電極に第２主電極が接続され制御電極に入力された信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第４ＭＯＳＦＥＴとを有する第３スイッチ群と、
   前記第３スイッチ群をオンさせることにより前記第１スイッチ群をオンさせ、前記第３スイッチ群をオフさせることにより前記第１スイッチ群がオフしている期間に前記第２スイッチ群をオンさせる制御手段と、を備えることを特徴とする。
2. 請求項１記載の電圧測定装置であって、
   一方の端子が前記第１蓄電素子の他方の端子に接続された第２蓄電素子を備え、
   前記第１スイッチ群は、前記第２蓄電素子の他方の端子に第２主電極が接続され、前記第２電圧入力端子に第１主電極が接続され第１主電極に印加される電圧に基づきオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第３ＭＯＳＦＥＴを備え、
   前記第２スイッチ群は、前記第２蓄電素子の他方の端子に第２主電極が接続され且つ第１主電極がグランド電位に保持された第３電圧出力端子に接続され制御電極に入力される信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第５ＭＯＳＦＥＴを備え、
   前記第３スイッチ群は、前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの一方の第３ＭＯＳＦＥＴの制御電極に第２主電極が接続され制御電極に入力される信号に応じてオン／オフするＰｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第６ＭＯＳＦＥＴを備えることを特徴とする。
3. 請求項１記載の電圧測定装置であって、
   前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第２ＭＯＳＦＥＴの第１主電極から前記第２電圧出力端子に出力される電位をグランド電位に対して一定電圧値分だけ持ち上げることのできる手段を備えることを特徴とする。
4. 請求項１記載の電圧測定装置であって、
   前記第１スイッチ群、第２スイッチ群及び第３スイッチ群のうち少なくとも１つに含まれる複数のＭＯＳＦＥＴに流れる電流を制限する電流制限部を備えることを特徴とする。
5. 請求項４記載の電圧測定装置であって、
   前記電流制限部は、前記第１スイッチ群に含まれる前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃ ｈ−ＭＯＳＦＥＴの一方の第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴの各々の第１主電極と制御電極間に直列に挿入された抵抗素子及び電圧制限素子から構成されることを特徴とする。
6. 請求項４記載の電圧測定装置であって、
   前記電流制限部は、前記第３スイッチ群に含まれる前記Ｐｃｈ−ＭＯＳＦＥＴ又はＮｃｈ−ＭＯＳＦＥＴの他方の第３ＭＯＳＦＥＴ及び前記第４ＭＯＳＦＥＴの各々の第１主電極に接続された抵抗素子から構成されることを特徴とする。
7. 請求項１記載の電圧測定装置であって、
   前記制御手段は、前記複数のブロックの前記第１スイッチ群を同時にオンさせて各ブロックの両端電圧を各ブロックに対応する各々の第１蓄電素子に保持させ、前記複数のブロックの前記第１スイッチ群がオフされている期間に、前記複数のブロックの前記第２スイッチ群の中の１以上の前記第２スイッチ群を同時にオンさせ、１以上の前記第２スイッチ群に対応する１以上の前記第１蓄電素子に保持されている電圧を、１以上の前記第２スイッチ群に対応する１以上の電圧出力端子から出力させることを特徴とする。
8. 請求項１記載の電圧測定装置であって、
   前記制御手段は、前記複数のブロックの前記第１スイッチ群の中の１以上の前記第１スイッチ群を同時にオンさせて１以上の前記第１スイッチ群に対応する１以上のブロックの両端電圧を１以上のブロックに対応する１以上の第１蓄電素子に保持させ、１以上の前記第１スイッチ群がオフされている期間に、前記１以上の第１スイッチ群に対応する１以上の第２スイッチ群を同時にオンさせて前記１以上の第１蓄電素子に保持されている電圧を前記１以上の第２スイッチ群に対応する１以上の前記電圧出力端子から出力させることを特徴とする。
9. 請求項１記載の電圧測定装置であって、
   前記複数の電圧源が正電圧の場合には、前記第１スイッチ群は、Ｐｃｈ−ＭＯＳＦＥＴから構成され、前記第２スイッチ群及び前記第３スイッチ群は、Ｎｃｈ−ＭＯＳＦＥＴから構成されることを特徴とする。
10. 請求項１記載の電圧測定装置であって、
    前記複数の電圧源が負電圧の場合には、前記第１スイッチ群は、Ｎｃｈ−ＭＯＳＦＥＴから構成され、前記第２スイッチ群及び前記第３スイッチ群は、Ｐｃｈ−ＭＯＳＦＥＴから構成されることを特徴とする。
11. 請求項１記載の電圧測定装置であって、
    前記電圧出力端子間、及び／又は前記電圧出力端子とグランド間に電圧制限素子を設けたことを特徴とする。

Images