JP4241567B2

JP4241567B2 - 電圧測定装置

Info

Publication number: JP4241567B2
Application number: JP2004293932A
Authority: JP
Inventors: 昭夫岩渕; 和也相沢
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2004-10-06
Filing date: 2004-10-06
Publication date: 2009-03-18
Anticipated expiration: 2024-10-06
Also published as: US20060087329A1; JP2006105824A; US7550945B2

Description

本発明は、直列に接続された複数の電圧源（数百個の蓄電池や燃料電池等）の各ブロック毎の端子電圧を第１のスイッチ群（半導体素子）を介して測定用容量素子に蓄積させてその蓄積電圧として第２のスイッチ群（半導体素子）を介して測定する電圧測定装置に係り、とくに第２のスイッチ群を成す半導体素子に内在する寄生容量に起因する測定電圧の誤差を補正する演算回路に関する。

環境保護の立場より車両走行用の駆動源としてモータを備えた電気自動車、あるいはモータとエンジンを備えたハイブリッド車両が知られている。これらモータを駆動するための電源として、数百個の蓄電池や燃料電池（以下、単に「電池」と呼称する）を直列に接続して使用することが多い。走行中、時々刻々変化する電池の充電状況、放電状況及び各電池の寿命や異常をモニターするために、直列に接続され数百ボルトの電圧が印加されている各電池セルの端子電圧を高精度に測定する必要性が高まってきている。

図１３は、このような電池の端子電圧をコンデンサの充放電を用いて測定する電圧測定システムの従来例を示す。

図１３に示す電圧測定システムは、電池１に接続される電圧測定部２と、この電圧測定部２の出力側に接続される電圧変換部３と、この電圧変換部３の出力に基づいて電圧測定部２のスイッチ・オン／オフ動作等を制御する制御部（図示しない）とから構成されている。

電池１は、ｎ個（ｎは１以上の整数）のブロック（図中の例ではブロックＮ−１、Ｎ、Ｎ＋１のみ例示）が直列に接続されて構成されており、各ブロックには、複数の電池セルが直列に接続されており、それぞれ被測定電圧源（図中の例ではブロックＮ−１、Ｎ、Ｎ＋１に対応する被測定電圧源Ｖｃｎ−１、Ｖｃｎ、Ｖｃｎ＋１のみ例示）を構成する。この電池１は、例えば１００〜２００Ｖといった高い電圧を出力する。

電圧測定部２は、電池１の各ブロック毎に配置されるｎ個の電圧測定回路から構成されている。各電圧測定回路は、第１のスイッチ群（図中の例ではブロックＮに対応するスイッチＰ１、Ｐ２）と、測定用容量素子であるコンデンサ（図中の例ではブロックＮ−１、Ｎ、Ｎ＋１に対応するＣｎ−１、Ｃｎ、Ｃｎ＋１のみ例示）と、第２のスイッチ群（図中の例ではブロックＮに対応するスイッチＮ３、Ｎ４）を含み、制御部からの制御信号に応じて、電池１の各ブロックからの電圧を第１のスイッチ群を介してコンデンサに取り込んで保持し、制御部からの制御信号に応じて、コンデンサに保持している電圧を第２のスイッチ群を介して電圧変換部３に送る。

電圧変換部３は、例えばＡ／Ｄ変換器から構成され、電圧測定部２からアナログ信号として供給される電圧をデジタル信号に変換して制御部に送る。

制御部（図示しない）は、電圧測定部２に制御信号を供給して、それらの動作を制御すると共に、電圧変換部３から送られてくるデジタル信号を加算し、電池１の全体の電圧やブロック毎の電圧を算出する。算出された電圧は、電池１の充電状況、放電状況、電池の寿命、異常等をモニタするために使用される。

上記構成の電圧測定システムは、直列に接続された複数の電池Ｖｃｎ−１、Ｖｃｎ、Ｖｃｎ＋１の一つ一つの電圧を第１のスイッチ群ＳＷ１のスイッチＰ１、Ｐ２を介して蓄電素子Ｃｎに充電し、次に第１のスイッチ群ＳＷ１のスイッチＰ１、Ｐ２をオフにした後、第２のスイッチ群ＳＷ２のスイッチＮ３、Ｎ４を介して蓄電素子Ｃｎを電圧測定器Ｖに接続することにより各電池の端子電圧を測定するものである。

このような電圧測定システムを実際に用いた例として、本出願人が先に特許出願した先行技術の電圧測定装置がある（特許文献１参照）。この先行技術では、特別の電源を必要とせずに電池の端子電圧を高速且つ高精度に測定し、しかも耐ノイズに優れた小型且つ低価格な電圧測定装置を提供することを目的としている。このため、充電を制御する第１のスイッチ群ＳＷ１のスイッチＰ１、Ｐ２は、Ｐｃｈ−ＭＯＳＦＥＴで、また出力を制御する第２のスイッチ群ＳＷ２のスイッチＮ３、Ｎ４をＮｃｈ−ＭＯＳＦＥＴでそれぞれ構成されている。この構成によれば、第１のスイッチ群ＳＷ１のＰｃｈ−ＭＯＳＦＥＴＰ１、Ｐ２をＯＮして、電池Ｖｃｎを外付けコンデンサＣｎに充電し、Ｐｃｈ−ＭＯＳＦＥＴＰ１、Ｐ２をＯＦＦした後、第２のスイッチ群ＳＷ２のＮｃｈ−ＭＯＳＦＥＴＮ３、Ｎ４をＯＮして、その電圧を出力端子のＳ端子に出力することにより、電池の電圧測定が可能となっている。
特願２００３−８０４０６号

しかしながら、特許文献１に示す電圧測定装置は、その目的から０〜数十Ｖまでの電圧を高速且つ正確に測定できなければならないが、従来の手法では、電圧測定回路を構成する半導体素子に内在する寄生容量に起因して、直列接続された電池のうち、高電位側の電池（特に、１Ｖ以下の小さな電圧）の測定精度がより低くなり、その結果、精度の高いデータが得られないといった不都合があった。

その対策として、コンデンサＣｎの容量を大きくすることにより、測定電圧の誤差を軽減する方法が考えられる。しかし、コンデンサＣｎの容量を大きくすると、コンデンサＣｎの容量と半導体素子の寄生容量との両者に蓄えられる電荷量に差が開くため、測定電圧の真の電池電圧からのシフト量は小さくなるが、より高価な大容量コンデンサが必要となるために回路全体がより高価なものになると共に、充電時間をより長く必要とするので、電圧測定のより一層の高速化を図ることができず、好ましくない。

本発明は、このような従来の事情を考慮してなされたもので、高価な大容量コンデンサを必要とせずに、電圧測定回路を構成する半導体素子に内在する寄生容量による測定誤差を低減すると共に、測定のより一層の高速化を図ることを目的とする。

上記目的を達成するため、請求項１記載の発明に係る電圧測定装置は、直列に接続された複数の電圧源を、少なくとも１つの電圧源からなる複数のブロックに分割し、各ブロックの電圧を測定用容量素子に接続する第１のスイッチ群と、前記測定用容量素子に蓄積されたブロック電圧を測定用出力端子に接続する第２のスイッチ群とを有する電圧測定装置において、前記測定用出力端子に接続される演算手段を備え、前記演算手段は、前記第２のスイッチ群の寄生容量を含む浮遊容量を予め測定し、前記測定用容量素子の容量と測定した前記浮遊容量と前記複数のブロックの合計電圧であるオフセット電圧とに基づいて該浮遊容量に蓄積された電荷による誤差電圧を算出し、該誤差電圧の算出値を前記測定用出力端子の端子電圧の測定値から差し引いて前記各ブロックの測定電圧の真値を算出することを特徴とする。

また、請求項２記載の発明に係る電圧測定装置は、直列に接続された複数の電圧源を、少なくとも１つの電圧源からなる複数のブロックに分割し、各ブロックの電圧を測定用容量素子に接続するための第１のスイッチ群と、測定用容量素子に蓄積されたブロック電圧を測定用出力端子に接続する第２のスイッチ群とを有する電圧測定装置において、前記測定用出力端子に接続される演算手段と、前記演算手段に接続される記憶手段とを有し、前記演算手段は、前記複数のブロックの各々に対して既知の電圧値を設定した場合における前記測定用出力端子に出力された出力電圧に基づいて前記第２のスイッチ群の寄生容量を含む浮遊容量に蓄積している電荷による誤差電圧を算出し、該誤差電圧の算出値と前記測定用容量素子の容量と前記複数のブロックの合計電圧であるオフセット電圧とに基づいて前記各ブロックの浮遊容量を算出し、該浮遊容量の算出値を前記記憶手段に記憶し、前記各ブロックの電圧測定時に、前記記憶手段から前記浮遊容量の算出値を読み出すとともに、読み出した前記浮遊容量の算出値と前記測定用容量素子の容量と前記複数のブロックの合計電圧であるオフセット電圧とに基づいて前記誤差電圧を算出し、該誤差電圧の算出値を前記測定用出力端子の端子電圧の測定値から差し引いて前記各ブロックの測定電圧の真値を算出することを特徴とする。

また、請求項３記載の発明に係る電圧測定装置は、直列に接続された複数の電圧源を、少なくとも１つの電圧源からなる複数のブロックに分割し、ブロックの電圧を測定用容量素子に接続するための第１のスイッチ群と、測定用容量素子に蓄積されたブロック電圧を測定用出力端子に接続する第２のスイッチ群とを有する電圧測定装置において、前記測定用出力端子に接続される演算手段と、前記演算手段に接続される記憶手段とを有し、前記演算手段は、前記複数のブロックの各々に対して既知の電圧値を設定した場合における前記測定用出力端子に出力された出力電圧に基づいて前記第２のスイッチ群の寄生容量を含む浮遊容量に蓄積している電荷による誤差電圧を算出し、該誤差電圧の算出値を前記記憶手段に記憶し、前記各ブロックの電圧測定時に、該記憶手段に記憶された前記誤差電圧の算出値を前記測定用出力端子の端子電圧の測定値から差し引いて前記各ブロックの測定電圧の真値を算出することを特徴とする。

さらに、請求項４記載の発明は、請求項１乃至３のいずれか１項に記載の電圧測定装置において、前記第２のスイッチ群をオンした後、所定時間経過後に前記測定用出力端子の端子電圧をサンプリングしてその測定値として前記演算手段に出力する手段をさらに有することを特徴とする。

請求項１記載の発明によれば、寄生容量による測定電圧の誤差量を予め算出することが可能であるため、誤差を含んだ測定データから真値を計算することが可能となり、測定電圧を補正することによって、精度の高いデータを得られると共に、高価な大容量コンデンサを必要としないために回路全体を安価に提供でき、コンデンサ容量を小さくすることができるため、測定の高速化が図れる等のメリットがある。

請求項２記載の発明によれば、量産時や動作確認時に各ブロックの既知電圧を測定して浮遊容量による誤差電圧を算出し、誤差電圧の算出値から各ブロックの浮遊容量を算出し記憶し、測定時に、記憶手段から読み出し誤差電圧を算出し、この誤差電圧の算出値を測定用出力端子の端子電圧から差し引いて各ブロックの測定電圧の真値を得るため、請求項１記載の発明のように特別に浮遊容量を測定する必要がなくなる。

請求項３記載の発明によれば、各ブロックの測定電圧から直接各ブロックの誤差電圧を差し引くため、測定ブロックの電圧が変化した場合、誤差電圧が変化するため正確な電圧は測定できないものの、処理工程が少ないため簡単な計算でよく、測定のより一層の高速化が可能となる。

請求項４記載の発明によれば、前記第２のスイッチ群をオン直後の前記測定用出力端子の端子電圧波形による測定誤差を回避することができ、より一層の精度向上を図ることができる。

以下、本発明に係る電圧測定装置を実施するための最良の形態を添付図面を参照して説明する。

まず、図１〜図６を参照して、本発明に係る電圧測定装置の測定原理を説明する。なお、本発明で言う浮遊容量とは、半導体素子の寄生容量に加え、配線容量等も含むものであるが、以下の説明では、半導体素子の寄生容量のみについて説明する。

図１は、前述の特許文献１で提案されている電圧測定装置を適用したものである。図１に示す電圧測定装置のうち、前述の図１３に示す電圧測定システムと同様の構成についてはその説明を簡略又は省略する。

図１に示す電圧測定装置は、電池１、電圧測定部２、電圧変換部３、及び制御部を備える。図中の例では、ブロックＮの被測定電圧源Ｖｃｎに対応する電圧測定部２の構成を説明するが、他のブロックに対応する電圧測定部２はこれと同一の構成である。

このうち、電圧測定部２は、第１〜第３のスイッチ群を含む電圧測定回路２１と、測定用容量素子を成す充電用コンデンサＣｎ及びその両端子ＣｎＡ、ＣｎＢを含むコンデンサ回路２２と、電圧出力端子Ｓ、ＧＮＤを含む出力端子２３とを有する。

第１のスイッチ群は、ＰチャンネルＭＯＳ電界効果トランジスタ（以下、「Ｐｃｈ−ＭＯＳＦＥＴ」と呼ぶ）Ｐ１及びＰ２を有する。第２のスイッチ群は、充電用コンデンサＣｎを介し第１のスイッチ群に接続されるＮチャンネルＭＯＳ電界効果トランジスタ（以下、「Ｎｃｈ−ＭＯＳＦＥＴ」と呼ぶ）Ｎ３及びＮ４を有する。第３のスイッチ群は、Ｐｃｈ−ＭＯＳＦＥＴＰ１及びＰ２のゲートに接続されるＮｃｈ−ＭＯＳＦＥＴＮ２及びＮ１を有する。これらＭＯＳＦＥＴ（Ｐｃｈ−ＭＯＳＦＥＴＰ１及びＰ２、Ｎｃｈ−ＭＯＳＦＥＴＮ１〜Ｎ４）には、電池１の電圧によって異なるが、例えば６００Ｖに耐え得る高耐圧の素子が使用される。

以下、第１〜第３のスイッチ群の詳細を説明する。

（第１のスイッチ群）
被測定電圧源Ｖｃｎの両電圧入力端子Ｂｎ、Ｂｎ−１に接続される第１のスイッチ群は、Ｐｃｈ−ＭＯＳＦＥＴＰ１及びＰ２から構成される。Ｐｃｈ−ＭＯＳＦＥＴＰ１は、被測定電圧源Ｖｃｎの一方の電圧入力端子Ｂｎに、またＰｃｈ−ＭＯＳＦＥＴＰ２は、被測定電圧源Ｖｃｎの他方の電圧入力端子Ｂｎ−１にそれぞれ接続される。

Ｐｃｈ−ＭＯＳＦＥＴＰ１においては、ソースは抵抗Ｒ２を介して被測定電圧源Ｖｃｎの電圧入力端子Ｂｎに、ドレインは充電用コンデンサＣｎの一方の端子ＣｎＡに、ゲートはＮｃｈ−ＭＯＳＦＥＴＮ２のドレインに、バックゲート（サブストレート）はＰｃｈ−ＭＯＳＦＥＴＰ１のソースにそれぞれ接続される。Ｐｃｈ−ＭＯＳＦＥＴＰ１のバックゲートとゲートとの間には、Ｐｃｈ−ＭＯＳＦＥＴＰ１のゲート電圧を確定させるために、ゲート電圧のリミッタとして機能するツェナーダイオードＺＤ１と抵抗Ｒ１とが互いに並列に接続される。即ち、ツェナーダイオードＺＤ１においては、カソードはＰｃｈ−ＭＯＳＦＥＴＰ１のバックゲートに、アノードはＰｃｈ−ＭＯＳＦＥＴＰ１のゲートにそれぞれ接続される。抵抗Ｒ２及びツェナーダイオードＺＤ１により、Ｐｃｈ−ＭＯＳＦＥＴＰ１に流れる電流を制限してその破壊を防止する。

Ｐｃｈ−ＭＯＳＦＥＴＰ２においては、ソースは抵抗Ｒ５を介して電圧入力端子Ｂｎ−１に、ドレインは充電用コンデンサＣｎの他方の端子ＣｎＢに、ゲートはＮｃｈ−ＭＯＳＦＥＴＮ１のドレインに、バックゲートは被測定電圧源Ｖｃｎの電圧入力端子Ｂｎ−１にそれぞれ接続される。Ｐｃｈ−ＭＯＳＦＥＴＰ２のバックゲートとゲートとの間には、Ｐｃｈ−ＭＯＳＦＥＴＰ２のゲート電圧を確定させるために、ゲート電圧のリミッタとして機能するツェナーダイオードＺＤ２と抵抗Ｒ４とが互いに並列に接続される。即ち、ツェナーダイオードＺＤ２においては、カソードはＰｃｈ−ＭＯＳＦＥＴＰ２のバックゲートに、アノードはＰｃｈ−ＭＯＳＦＥＴＰ２のゲートにそれぞれ接続される。抵抗Ｒ５及びツェナーダイオードＺＤ２により、Ｐｃｈ−ＭＯＳＦＥＴＰ２に流れる電流を制限してその破壊を防止する。

（第３のスイッチ群）
Ｎｃｈ−ＭＯＳＦＥＴＮ１は、Ｐｃｈ−ＭＯＳＦＥＴＰ２を駆動するために用いられる。Ｎｃｈ−ＭＯＳＦＥＴＮ１においては、ドレインは上述したようにＰｃｈ−ＭＯＳＦＥＴＰ２のゲートに、ソースは抵抗Ｒ６を介してグランド（ＧＮＤ）に、バックゲート（サブストレート）はグランドにそれぞれ接続される。抵抗Ｒ６により、Ｎｃｈ−ＭＯＳＦＥＴＮ１に流れる電流を制限してその破壊を防止する。

また、Ｎｃｈ−ＭＯＳＦＥＴＮ１のゲートは、制御信号入力端子ＣＳ１に接続される。この制御信号入力端子ＣＳ１に制御部（図示しない）から高レベル（以下、「Ｈレベル」という）の電圧が印加されることにより、Ｎｃｈ−ＭＯＳＦＥＴＮ１はオンになる。その結果、Ｐｃｈ−ＭＯＳＦＥＴＰ２もオンになり、電圧入力端子Ｂｎ−１からの電圧が充電用コンデンサＣｎの他方の端子ＣｎＢに印加される。

Ｎｃｈ−ＭＯＳＦＥＴＮ２は、Ｐｃｈ−ＭＯＳＦＥＴＰ１を駆動するために用いられる。Ｎｃｈ−ＭＯＳＦＥＴＮ２においては、ドレインは上述したようにＰｃｈ−ＭＯＳＦＥＴＰ１のゲートに、ソースは抵抗Ｒ３を介してグランド（ＧＮＤ）に、バックゲート（サブストレート）はグランドにそれぞれ接続されている。抵抗Ｒ３により、Ｎｃｈ−ＭＯＳＦＥＴＮ２に流れる電流を制限してその破壊を防止する。

また、Ｎｃｈ−ＭＯＳＦＥＴＮ２のゲートは、制御信号入力端子ＣＳ２に接続される。この制御信号入力端子ＣＳ２に制御部（図示しない）からＨレベルの電圧が印加されることにより、Ｎｃｈ−ＭＯＳＦＥＴＮ２はオンになる。その結果、Ｐｃｈ−ＭＯＳＦＥＴＰ１もオンになり、電圧入力端子Ｂｎからの電圧が充電用コンデンサＣｎの一方の端子ＣｎＡに印加される。

（第２のスイッチ群）
Ｎｃｈ−ＭＯＳＦＥＴＮ３においては、ドレインはコンデンサＣｎの他方の端子ＣｎＢに接続され、ソースは抵抗Ｒ７を介してグランドに、バックゲートはグランドに、ゲートは制御信号入力端子ＣＳ３にそれぞれ接続される。これにより、制御信号入力端子ＣＳ３に制御部（図示しない）からＨレベルの電圧が印加されることにより、Ｎｃｈ−ＭＯＳＦＥＴＮ３はオンになり、充電用コンデンサＣｎの他方の端子の電位が、他方の電圧出力端子を兼ねるグランド（ＧＮＤ）に出力される。

Ｎｃｈ−ＭＯＳＦＥＴＮ４においては、ドレインはコンデンサＣｎの一方の端子ＣｎＡに、ソースは一方の電圧出力端子Ｓ及びツェナーダイオードＺＤ３のカソードにそれぞれ接続される。ツェナーダイオードＺＤ３のアノードはグランド（ＧＮＤ）に接続される。ツェナーダイオードＺＤ３は、前述の図１に示す電圧変換部３内のＡ／Ｄ変換器の入力インピーダンスが非常に高いため、静電容量やリーク電流のために一方の電圧出力端子Ｓの電圧が上昇して第２スイッチ群のＭＯＳＦＥＴが破壊することがないよう保護のために、挿入される。

また、Ｎｃｈ−ＭＯＳＦＥＴＮ４において、バックゲートはグランドに接続され、ゲートは制御信号入力端子ＣＳ４にそれぞれ接続される。これにより、制御信号入力端子ＣＳ４に制御部（図示しない）からＨレベルの電圧が印加されることにより、Ｎｃｈ−ＭＯＳＦＥＴＮ４はオンになり、充電用コンデンサＣｎの一方の端子ＣｎＡの電位が電圧出力端子Ｓに出力される。

上述したＰｃｈ−ＭＯＳＦＥＴＰ１及びＰ２は、高耐圧のトランジスタから構成されており、電圧入力端子Ｂｎ、Ｂｎ−１に接続された被測定電圧源ＶｃｎをそのままＰｃｈ−ＭＯＳＦＥＴＰ１、Ｐ２のゲート駆動用電源として利用できる。

即ち、高耐圧のＰｃｈ−ＭＯＳＦＥＴＰ１のゲート−ソース間には、抵抗Ｒ２を介して、抵抗Ｒ１及びツェナーダイオードＺＤ１が並列に接続されており、高耐圧のＮｃｈ−ＭＯＳＦＥＴＮ２がオン状態の期間は、ツェナーダイオードＺＤ１がツェナー降伏を起こし、Ｐｃｈ−ＭＯＳＦＥＴＰ１のゲート−ソース間電圧を降伏電圧に保つことができる。また、Ｎｃｈ−ＭＯＳＦＥＴＮ２がオフ状態の期間は、Ｐｃｈ−ＭＯＳＦＥＴＰ１のゲート−ソース間が抵抗Ｒ１によって短絡され、オン状態の期間に蓄積されたＰｃｈ−ＭＯＳＦＥＴＰ１のゲート電荷を放出すると共に、Ｐｃｈ−ＭＯＳＦＥＴＰ１のゲート電位をソース電位に固定する。

同様に、高耐圧のＰｃｈ−ＭＯＳＦＥＴＰ２のゲート−ソース間には、抵抗Ｒ５を介して、抵抗Ｒ４及びツェナーダイオードＺＤ２が並列に接続されており、高耐圧のＮｃｈ−ＭＯＳＦＥＴＮ１がオン状態の期間は、ツェナーダイオードＺＤ２がツェナー降伏を起こし、Ｐｃｈ−ＭＯＳＦＥＴＰ２のゲート−ソース間電圧を降伏電圧に保つことができる。また、Ｎｃｈ−ＭＯＳＦＥＴＮ１がオフ状態の期間は、Ｐｃｈ−ＭＯＳＦＥＴＰ２のゲート−ソース間が抵抗Ｒ４によって短絡され、オン状態の期間に蓄積されたＰｃｈ−ＭＯＳＦＥＴＰ２のゲート電荷を放出すると共に、Ｐｃｈ−ＭＯＳＦＥＴＰ２のゲートの電位をソース電位に固定する。

従って、Ｐｃｈ−ＭＯＳＦＥＴＰ１及びＰ２をオン及びオフさせるためにゲートに印加する電圧を特別の電源で生成する必要がなく、電圧測定装置を安価且つ小型に構成することができる。

なお、上述した第１のスイッチ群は、高耐圧のＮｃｈ−ＭＯＳＦＥＴで構成することもできる。しかしながら、高耐圧のＰｃｈ−ＭＯＳＦＥＴＰ１及びＰ２を用いることにより、高耐圧のＮｃｈ−ＭＯＳＦＥＴで同じ目的の回路を構成するよりも簡素な回路構成とすることができる。つまり、高耐圧のＰｃｈ−ＭＯＳＦＥＴＰ１及びＰ２の代わりに高耐圧のＮｃｈ−ＭＯＳＦＥＴを使用した場合、Ｎｃｈ−ＭＯＳＦＥＴがオンするためには、ゲート電位をソース電位より閾値電圧分だけ高くする必要がある。また、Ｎｃｈ−ＭＯＳＦＥＴがオンした場合には、ソース電位がドレイン側の被測定電圧源の電位の近くまで上昇するので、ゲート電位を被測定電圧源の電位より高い電位に上げないと、Ｎｃｈ−ＭＯＳＦＥＴはオン状態を続けることができない。従って、Ｐｃｈ−ＭＯＳＦＥＴを使用した場合のように、被測定電圧源をそのままゲート駆動用電源として利用することができず、電圧入力端子Ｂｎ、Ｂｎ−１の被測定電圧源Ｖｃｎの電位よりも閾値電圧分だけ高いゲート駆動用電圧を生成する回路が別途必要になる。このようなゲート駆動用電圧を生成するためには、フローティング電源駆動、ブートストラップ駆動、チャージポンプ駆動等を用いることができるが、回路構成が複雑になってしまう。

次に、上記電圧測定部２の動作を説明する。

まず、制御部から制御信号入力端子ＣＳ３及びＣＳ４に低レベル（以下、「Ｌレベル」という）の制御信号が供給されると共に、制御信号入力端子ＣＳ１及びＣＳ２にＨレベルの制御信号が供給される。これにより、Ｎｃｈ−ＭＯＳＦＥＴＮ１及びＮ２がオンされ、その結果、Ｐｃｈ−ＭＯＳＦＥＴＰ２及びＰ１がオンされる。また、Ｎｃｈ−ＭＯＳＦＥＴＮ３及びＮ４はオフされる。

この状態で、被測定電圧源Ｖｃｎからの電流が流れて充電用コンデンサＣｎを充電する。この充電は、コンデンサＣｎの両端子間の電圧が被測定電圧源Ｖｃｎの両端子Ｂｎ、Ｂｎ−１間の電圧に等しくなるまで、制御信号入力端子ＣＳ１及びＣＳ２に供給される制御信号をＨレベルに保つことにより行われる。

次に、制御部から制御信号入力端子ＣＳ１及びＣＳ２にＬレベルの制御信号が供給される。これにより、Ｎｃｈ−ＭＯＳＦＥＴＮ１及びＮ２がオフされ、その結果、Ｐｃｈ−ＭＯＳＦＥＴＰ２及びＰ１がオフされる。また、Ｎｃｈ−ＭＯＳＦＥＴＮ３及びＮ４はオフ状態を維持する。この状態では、充電用コンデンサＣｎは先の充電に基づく電圧を保持している。

次に、制御部から制御信号入力端子ＣＳ３及びＣＳ４にＨレベルの制御信号が供給される。これにより、Ｎｃｈ−ＭＯＳＦＥＴＮ３及びＮ４がオンされる。その結果、一方の電圧出力端子Ｓと、他方の電圧出力端子を兼ねたグランド（ＧＮＤ）との間にコンデンサＣｎの両端の電圧が出力される。

ここで、電圧測定回路２１を構成する半導体素子には、ＰＮ接合によって形成される接合容量が寄生的に存在している。この寄生容量を考慮した電圧測定回路及びその等価回路を図２及び図３に示す（図３はスイッチ類は省略してある）。

図２及び図３において、Ｃｐ３、Ｃｐ４は、それぞれＮｃｈ−ＭＯＳＦＥＴＮ３、Ｎ４のドレイン−ＧＮＤ間の寄生容量、Ｃｎは、コンデンサ回路２２の充電用コンデンサ（測定用容量素子）である。

図２及び図３に示す電圧測定回路２１において、出力電圧に影響を与える寄生容量は、Ｎｃｈ−ＭＯＳＦＥＴＮ４のドレイン−ＧＮＤ間に内在するＣｐ４（電圧依存性があり、例えば０．５Ｖ〜２００Ｖで３０〜７ｐＦ）である。電圧充電時には、図２中の経路ＲＴ１で充電用コンデンサＣｎを充電するのと同時に、図２中の経路ＲＴ２で、Ｎｃｈ−ＭＯＳＦＥＴＮ３、Ｎ４のドレイン−ＧＮＤ間に内在する寄生容量Ｃｐ３、Ｃｐ４にも電荷が貯まる。そして、電圧測定時には、Ｎｃｈ−ＭＯＳＦＥＴＮ４のドレイン−ＧＮＤ間に内在する寄生容量Ｃｐ４に充電された電圧が、充電用コンデンサＣｎに充電された電圧と合計されて出力端子２３のＳ端子に現れる（Ｎｃｈ−ＭＯＳＦＥＴＮ３のドレイン−ＧＮＤ間に内在する寄生容量Ｃｐ３に充電された電圧は出力端子２３のＧＮＤ端子に放電され、出力端子２３のＳ端子には現れない）。

このため、出力端子２３の測定電圧Ｖｏｕｔは、真の電池電圧（請求項に記載されたブロックの電圧に相当する）Ｖｃｎよりも、寄生容量Ｃｐ４に貯まった電圧分だけプラスにシフトし、そのシフト量が測定誤差ΔＶｏｕｔとなる。

図４は、充電用コンデンサＣｎの容量値をＣ＝０．１μＦと一定とし、電池１の各ブロックの電池電圧をＶｃ＝０．２５Ｖ、０．５Ｖ、１Ｖ、５Ｖと変化させた場合の、各ブロックの電池電圧の合計電圧であるオフセット電圧Ｖｏｆｆ（横軸）と、測定誤差ΔＶｏｕｔ（縦軸）との関係を示す。図４の関係から、測定誤差ΔＶｏｕｔは、オフセット電圧Ｖｏｆｆに比例して大きくなり、その変化量は、電池電圧が小さい程、大きくなることが読み取れる。

図５は、図４の場合とは逆に、電池１の各ブロックの電池電圧がＶｃ＝０．２５Ｖと一定で、充電用コンデンサＣｎの容量値をＣ＝０．１μＦ、０．２μＦ、０．３μＦと変化させた場合の、オフセット電圧Ｖｏｆｆ（横軸）と、測定誤差ΔＶｏｕｔ（縦軸）との関係を示す。図５の関係から、測定誤差ΔＶｏｕｔは、オフセット電圧Ｖｏｆｆに比例して大きくなり、その変化量は、充電用コンデンサＣｎの容量が大きくなる程、小さくなることが読み取れる。

ここで、充電用コンデンサＣｎの容量を大きくすると、両者に蓄えられる電荷量に差が開くため、測定電圧Ｖｏｕｔのシフト量、即ち測定誤差ΔＶｏｕｔは小さくなるが、充電時間を長く必要とするので、測定のより一層の高速化を図ることができず、好ましくない。

そこで、本発明では、電圧のシフト量をマイクロコンピュータで計算して、電池電圧の真値を演算によって算出する手法を着想した。以下、これについて述べる。

図３に示す等価回路から、電池電圧Ｖｃｎの計算式を求める。

まず、電圧測定回路２１のＮｃｈ−ＭＯＳＦＥＴＮ３のドレイン−ＧＮＤ間に内在する寄生容量Ｃｐ３に貯まった電荷は、Ｎｃｈ−ＭＯＳＦＥＴＮ３がＯＮすることで出力端子２３のＧＮＤ端子に放出されるので、以下の計算では無視する。ここでは、充電用コンデンサＣｎと、Ｎｃｈ−ＭＯＳＦＥＴＮ４のドレイン−ＧＮＤ間に内在する寄生容量Ｃｐ４とに貯まった電荷をそれぞれＱｎ、Ｑｐ４とすると、ブロックｎの電池電圧Ｖｃｎは、以下のように計算できる。

Ｑｎ＋Ｑｐ４＝（Ｃｎ＋Ｃｐ４）Ｖｏｕｔ（１）
ＣｎＶｃｎ＋Ｃｐ４（Ｖｃｎ＋Ｖｏｆｆ）＝（Ｃｎ＋Ｃｐ４）Ｖｏｕｔ（２）

これによれば、Ｎｃｈ−ＭＯＳＦＥＴＮ４の寄生容量Ｃｐ４をあらかじめ測定しておけば、出力端子２３の出力電圧Ｖｏｕｔから、上記（４）式の右辺第二項の誤差分を差し引くことにより、ブロックｎの電池電圧Ｖｃｎを計算によって求めることができる。

図６は、Ｎｃｈ−ＭＯＳＦＥＴＮ４の寄生容量Ｃｐ４の実測結果を示す片対数グラフであり、横軸（対数）にオフセット電圧（Bias Voltage）Ｖｏｆｆ（Ｖ）を、縦軸に寄生容量（Total Parasitic Capacitance）Ｃｐ４をそれぞれ設定している。図６に示すオフセット電圧Ｖｏｆｆと寄生容量Ｃｐ４との関係から、寄生容量Ｃｐ４には電圧依存性があることが分かる。Ｃｐ４とＶｏｆｆの関係式は、例えば片対数グラフのプロット点から最小二乗法を用いて、
Ｃｐ４＝ａｌｎ（Ｖｏｆｆ）＋ｂ
で表すことができ、図６に示す実測値の例では、
Ｃｐ４＝−３．８１１７ｌｎ（Ｖｏｆｆ）＋２６．７４５
（決定係数Ｒ^２＝０．９９６８）
となっている。

したがって、まず電池１を構成する各ブロックのうち、ブロック１の測定電圧Ｖｏｕｔを測定し、上記（３）式から、オフセット電圧Ｖｏｆｆを計算する。ブロック１の場合、上記（３）式から、
Ｖｏｆｆ＝Ｖｃ０（例：Ｖｃ０＝０Ｖ）
となる。なお、ブロック２の場合には、
Ｖｏｆｆ＝Ｖｃ０＋Ｖｃ１
となり、下記のように計算で求められたブロック１の電池電圧Ｖｃ１が加算され、以後同様に、ブロック３の場合には、
Ｖｏｆｆ＝Ｖｃ０＋Ｖｃ１＋Ｖｃ２
となり、ブロックｎの場合には、
Ｖｏｆｆ＝Ｖｃ０＋Ｖｃ１＋Ｖｃ２＋…＋Ｖｃｎ−１
となる。

次いで、図６に示すオフセット電圧Ｖｏｆｆと寄生容量Ｃｐ４との関係から、上記で計算されたオフセット電圧Ｖｏｆｆに対応した寄生容量Ｃｐ４を求める。

最後に、測定電圧Ｖｏｕｔ、オフセット電圧Ｖｏｆｆ、寄生容量Ｃｐ４、充電用コンデンサＣｎの容量値を上記（４）式に代入することにより、ブロック１の電池電圧Ｖｃ１を計算する。

ここで、オフセット電圧Ｖｏｆｆは、電池電圧の合計電圧であるので、ブロック１から順に測定電圧Ｖｏｕｔを計算してゆくことで、ブロックｎの電池電圧Ｖｃｎを精度よく計算することができる。

従って、上記手法によれば、寄生容量による測定電圧の誤差量を予め算出することができるので、外部のマイクロコンピュータ等の演算回路によって、誤差を含んだ測定データから真値を計算することが可能である。よって、このような測定原理に基づく電圧補正型電圧測定システムを用いると、（１）高価な大容量コンデンサを必要としない、（２）コンデンサ容量を小さくすることができるため、装置の小型化と測定の高速化が図れる、（３）測定電圧を補正することによって、精度の高いデータを得られる等のメリットがある。

以下、図７〜図１２を参照して、上述した本発明の電圧測定装置の測定原理を実施した実施例１〜３を説明する。

図７は、本実施例に係る電圧補正型電圧測定システムの全体構成を示す図である。

図７に示す電圧補正型電圧測定システムは、電池１の各ブロック（例：ｎ−１、ｎ、ｎ＋１）の被測定電圧源（例：Ｖｃｎ−１、Ｖｃｎ、Ｖｃｎ＋１）にそれぞれの両電圧入力端子を介して並列に接続される電圧測定回路を成す充電回路１００と、各充電回路１００内のスイッチＯＮ／ＯＦＦ動作を制御する制御回路（Control Logic）１１０と、各充電回路１００の出力端子に並列に接続される電圧変換部を成すＡ／Ｄ変換器（Analog to Digital Converter）１２０と、制御回路１１０及びＡ／Ｄ変換器１２０の動作を制御しＡ／Ｄ変換器１２０により変換されたデジタル量の測定データを入力する外部の演算回路（演算手段）を成すＣＰＵ（Central Processing Unit）１３０と、ＣＰＵ１３０による電池１の測定電圧の計算結果を表示する表示器であるＬＣＤ（液晶ディスプレイ）１４０とを有する。

充電回路１００は、前述した電圧測定部と同様の構成であり、第１のスイッチ群を成す半導体素子Ｐ１、Ｐ２、充電用コンデンサＣｎ、及び第２のスイッチ群を成す半導体素子Ｎ３、Ｎ４と、図示されない前記Ｐ１、Ｐ２を制御するための第２のスイッチ群を成すスイッチ素子Ｎ２、Ｎ１を有する。

制御回路１１０は、各充電回路１００内の第１のスイッチ群を成す半導体素子Ｐ１、Ｐ２、を制御する第３のスイッチ群を成す半導体素子Ｎ２、Ｎ１、及び第２のスイッチ群を成す半導体素子Ｎ３、Ｎ４のそれぞれのゲートに接続され、ＣＰＵからの動作タイミング制御信号に基づいて、半導体素子Ｐ１、Ｐ２、Ｎ３、Ｎ４の各ゲートにスイッチＯＮ／ＯＦＦの制御信号を与える。

Ａ／Ｄ変換器１２０は、前述した電圧変換部と同様の構成であり、各ブロックの充電回路１００の出力端子の両端子Ｓ、ＧＮＤ間の端子電圧を入力し、ＣＰＵ１３０からの動作タイミング制御信号に基づくサンプリングクロックに応じて、そのアナログ量の端子電圧をデジタル量に変換し、そのデジタル量の測定データをＣＰＵ１３０に出力する。

ＣＰＵ１３０は、内部に制御プログラム及び制御データを格納するＲＯＭ（図示しない）及び演算結果を入力する内部記憶回路（記憶手段）であるＲＡＭ（Random Access Memory）１３１を有する。このＣＰＵ１３０は、ＲＯＭの制御プログラムを実行することにより、例えば、Ａ／Ｄ変換器１２０に対してサンプリングクロックの動作タイミングを制御する制御信号を与えると共に、制御回路１１０に対して、各充電回路１００の半導体素子Ｐ１、Ｐ２、Ｎ３、Ｎ４のスイッチＯＮ／ＯＦＦの動作タイミングを制御する制御信号を与え、Ａ／Ｄ変換器１２０にて変換されたデジタル量の測定データを入力して前述した測定原理に基づく各種演算（後述参照）を実行しその演算結果をＬＣＤ１４０に出力してその画面上に表示させる。

次に、図８に示すフローチャートを参照して、本実施例に係る電圧補正型電圧測定システムの全体動作を説明する。図８に示すフローチャートは、ＣＰＵ１３０が実行する制御プログラムの処理手順を模式的に表す制御フローチャートである。この制御プログラムは、ＣＰＵ１３０内のＲＯＭ（図示しない）内に記憶されている。

図８において、まず、ＣＰＵ１３０は、ＲＯＭ内の制御プログラムを実行することにより、ブロック数Ｍの定義（例：Ｍ＝１００）（ステップＳｔ１）、オフセット電圧Ｖｏｆｆの初期化（Ｖｏｆｆ＝０）（ステップＳｔ２）、及び測定ブロックＮの初期化（Ｎ＝０）（ステップＳｔ３）をそれぞれ行う。

次いで、第Ｎブロックの測定電圧Ｖｏｕｔを測定する（ステップＳｔ４）。この測定に際し、ＣＰＵ１３０は、次の手順（１）〜（８）にて制御回路１１０及びＡ／Ｄ変換器１２０の動作タイミングを制御する。

即ち、（１）第１のスイッチ群の半導体素子Ｐ１、Ｐ２をスイッチＯＮする。（２）充電用コンデンサＣｎを充電する。（３）第１のスイッチ群の半導体素子Ｐ１、Ｐ２をＯＦＦする。（４）第２のスイッチ群の半導体素子Ｎ３、Ｎ４をスイッチＯＮする。（５）所定時間Δｔウエイトする。（６）Ａ／Ｄ変換器１２０にて出力端子の端子電圧のサンプリングを実行する。（７）Ａ／Ｄ変換器１２０にて得られたデジタル量の測定データをＣＰＵ１３０のＲＡＭ１３１に記憶する。（８）第２のスイッチ群の半導体素子Ｎ３、Ｎ４をＯＦＦする。

図９は、上記（４）〜（８）の期間における充電回路１００の出力端子の端子電圧Ｖｏｕｔ（＝電圧の真値Ｖｃｎ＋誤差電圧ΔＶｎ）の波形データの時系列変化を模式的に示す。半導体素子Ｎ３、Ｎ４のスイッチＯＮの直後には（時刻ｔ１）、寄生容量Ｃｐ４に充電されていた電荷が充電用コンデンサＣｎに急激に充電されるので、時刻ｔ１において端子電圧Ｖｏｕｔにオーバーシュートが発生する。このオーバーシュートを回避して時刻ｔ１から所定時間Δｔ遅らせてサンプリングすることによって、より一層の精度向上を図ることができる。

次いで、上記（３）式より、オフセット電圧Ｖｏｆｆを計算する（ステップＳｔ５）。第１ブロックの場合は、
Ｖｏｆｆ＝Ｖｃ０＝０Ｖ
となり、以下、第２ブロックの場合は、
Ｖｏｆｆ＝Ｖｃ０＋Ｖｃ１
となり、第３ブロックの場合は、
Ｖｏｆｆ＝Ｖｃ０＋Ｖｃ１＋Ｖｃ２
となり、以下同様に、第Ｎブロックの場合は、
Ｖｏｆｆ＝Ｖｃ０＋Ｖｃ１＋…＋Ｖｃｎ−１
となる。

次いで、オフセット電圧Ｖｏｆｆと、寄生容量Ｃｐ４との関係（Ｃｐ４＝ａｌｎ（Ｖｏｆｆ）＋ｂ）から、寄生容量Ｃｐ４を計算する（ステップＳｔ６）。

次いで、上記（４）式より、測定電圧Ｖｏｕｔを補正して第Ｎブロックの電池電圧Ｖｃｎを算出する（ステップＳｔ７）。

次いで、電池電圧ＶｃｎをＣＰＵ１３０のＲＡＭ１３１に記憶し、ＬＣＤ１４０の画面上に表示する（ステップＳｔ８）。

次いで、Ｎ＝Ｍ（全ブロックの測定が終了）か否かを判断し（ステップＳｔ９）、ＮＯ（Ｎ＝Ｍでない）、即ち全ブロックの測定が終了していない場合は、Ｎ＝Ｎ＋１として（ステップＳｔ１０）、ステップＳｔ４の処理に戻り、次のブロックに対し同様の処理を繰り返し実行し、ＹＥＳ（Ｎ＝Ｍである）、即ち全ブロックの測定が終了した場合は、全ての処理を終了する。

図１０（ａ）は、充電用コンデンサＣｎの容量値を変えた場合の各ブロックの電池電圧Ｖｏｕｔの測定結果、図１０（ｂ）は、その電池電圧を上記演算処理にて補正した補正結果をそれぞれ示す。図１０（ａ）では、横軸にオフセット電圧Ｖｏｆｆを、縦軸に測定電圧Ｖｏｕｔを、また図１０（ｂ）では、横軸にオフセット電圧Ｖｏｆｆ、縦軸に補正された電圧（＝Ｖｏｕｔ−ΔＶｎ：ΔＶｎは上記（４）式の右辺第二項の誤差分、即ち誤差電圧）をそれぞれとっている。

図１０（ａ）及び（ｂ）から、充電用コンデンサＣｎの容量値の大小、及びオフセット電圧Ｖｏｆｆの大小に関わらず、寄生容量Ｃｐ４に起因する測定電圧Ｖｏｕｔの測定誤差ΔＶｎを大幅に低減できることが確認された。

本実施例に係る電圧補正型電圧測定システムは、前述の図７に示す実施例１と同様の回路構成を有するが、その動作が相違するため、以下に実施例１との相違点のみ説明する。

図１１は、本実施例に係る電圧補正型電圧測定システムの全体動作を説明するフローチャートである。図１１に示すフローチャートは、ＣＰＵ１３０が実行する制御プログラムの処理手順を模式的に表す制御フローチャートである。この制御プログラムは、ＣＰＵ１３０内のＲＯＭ（図示しない）内に記憶されている。

図１１において、まず、ＣＰＵ１３０は、ＲＯＭ内の制御プログラムを実行することにより、ブロック数Ｍの定義（例：Ｍ＝１００）（ステップＳｔ１１）、オフセット電圧Ｖｏｆｆの初期化（Ｖｏｆｆ＝０）（ステップＳｔ１２）、すべての電池電圧を最大値Ｖｃｍａｘに設定（ステップＳｔ１３）、及び測定ブロックＮの初期化（Ｎ＝０）（ステップＳｔ１４）をそれぞれ行う。

次いで、第Ｎブロックの測定電圧Ｖｏｕｔを測定する（ステップＳｔ１５）。この測定に際し、ＣＰＵ１３０は、上記手順（１）〜（８）にて制御回路１１０及びＡ／Ｄ変換器１２０の動作タイミングを制御する。

次いで、上記（３）式より、オフセット電圧Ｖｏｆｆを計算する（ステップＳｔ１６）。第１ブロックの場合は、
Ｖｏｆｆ＝Ｖｃ０＝０Ｖ
となり、以下、第２ブロックの場合は、
Ｖｏｆｆ＝Ｖｃ０＋Ｖｃ１
第３ブロックの場合は、
Ｖｏｆｆ＝Ｖｃ０＋Ｖｃ１＋Ｖｃ２
となり、以下同様に、第Ｎブロックの場合は、
Ｖｏｆｆ＝Ｖｃ０＋Ｖｃ１＋…＋Ｖｃｎ−１
となる。

次いで、電池電圧Ｖｃｎ＝Ｖｃｍａｘより、誤差電圧ΔＶｎ（上記（４）式の右辺第二項の誤差分）及び寄生容量Ｃｐ４を計算する（ステップＳｔ１７）。

次いで、誤差電圧ΔＶｎ、オフセット電圧Ｖｏｆｆ、及び寄生容量Ｃｐ４をＲＡＭ１３１に記憶する（ステップＳｔ１８）。

次いで、Ｎ＝Ｍ（全ブロックの測定が終了）か否かを判断し（ステップＳｔ１９）、ＮＯ（Ｎ＝Ｍでない）、即ち全ブロックの測定が終了していない場合は、Ｎ＝Ｎ＋１として（ステップＳｔ２０）、ステップＳｔ１５の処理に戻り、次のブロックに対し同様の処理を繰り返し実行し、ＹＥＳ（Ｎ＝Ｍである）、即ち全ブロックの測定が終了した場合は、オフセット電圧Ｖｏｆｆと、寄生容量Ｃｐ４との関係から、最小二乗法により、Ｃｐ４＝ａｌｎ（Ｖｏｆｆ）＋ｂの関係式を算出し（ステップＳｔ２１）、得られたオフセット電圧Ｖｏｆｆと、寄生容量Ｃｐ４との関係式をＲＡＭ１３１に記憶する（ステップＳｔ２２）。

これによれば、各ブロックの既知電圧を測定することにより、予め第２のスイッチ群の寄生容量Ｃｐ４を含む浮遊容量による誤差電圧ΔＶｎを算出し、誤差電圧ΔＶｎの算出値から各ブロックの浮遊容量を算出しＲＡＭ１３１に記憶するので、上記実施例１のように特別に浮遊容量を測定する必要がなく、量産時及び動作確認時に各ブロックの既知電圧を測定することにより浮遊容量を算出し、その浮遊容量の算出値をＲＡＭ１３１に記憶しておき、測定時、ＲＡＭ１３１から寄生容量の算出値を読み出して第２のスイッチ群の寄生容量Ｃｐ４を含む浮遊容量による誤差電圧ΔＶｎを算出し、その誤差電圧ΔＶｎの算出値を各ブロックの電圧の測定値から差し引いて各ブロックの電圧の真値を求めることができる。

なお、本実施例においても、前述した図１０（ａ）及び（ｂ）と同様の結果が得られることが確認された。

図１２は、本実施例に係る電圧補正型電圧測定システムの全体動作を説明するフローチャートである。図１２に示すフローチャートは、ＣＰＵ１３０が実行する制御プログラムの処理手順を模式的に表す制御フローチャートである。この制御プログラムは、ＣＰＵ１３０内のＲＯＭ（図示しない）内に記憶されている。

図１２において、まず、ＣＰＵ１３０は、ＲＯＭ内の制御プログラムを実行することにより、ブロック数Ｍを定義する（例：Ｍ＝１００）（ステップＳｔ３１）。

次いで、任意の第Ｎブロックの測定電圧Ｖｏｕｔを測定する（ステップＳｔ３２）。この測定に際し、ＣＰＵ１３０は、上記手順（１）〜（８）にて制御回路１１０及びＡ／Ｄ変換器１２０の動作タイミングを制御する。

次いで、上記（３）式より、第Ｎブロックの補正値（誤差電圧）ΔＶｎをＲＡＭ１３１から読み出し、第Ｎブロックの電池電圧Ｖｃｎを算出する（Ｖｃｎ＝Ｖｏｕｔ−ΔＶｎ）。

次いで、電池電圧ＶｃｎをＣＰＵ１３０のＲＡＭ１３１に記憶し、ＬＣＤ１４０の画面上に表示する（ステップＳｔ３４）。

次いで、全ブロックの測定が終了したか否かを判断し（ステップＳｔ３５）、ＮＯ、即ち全ブロックの測定が終了していない場合は、ステップＳｔ３２の処理に戻り、次のブロックに対し同様の処理を繰り返し実行し、ＹＥＳ、即ち全ブロックの測定が終了した場合は、全ての処理を終了する。

これによれば、各ブロックの測定端子電圧から直接各ブロックの誤差電圧を差し引くもので、この場合は測定ブロックの電圧が変化した場合、誤差電圧が変化するため正確な電圧は測定できないものの、処理工程が少ないため簡単な計算でよく、早い測定が可能である。

以上説明したように、本発明は、直列に接続され且つ数百ボルトの電圧が印加されている電気自動車やハイブリッド車両等に搭載される数百個の蓄電池や燃料電池等の各電池セルの端子電圧を高精度に測定する電圧測定装置にも適用できる。

本発明に係る電圧測定装置の測定原理を説明する図で、電圧測定装置の全体構成を示す概略回路図である。本発明に係る電圧測定装置の測定原理を説明する図で、実施形態による電圧測定装置の全体構成を示す概略回路図である。本発明に係る電圧測定装置の測定原理を説明する図で、第２のスイッチ群を成す半導体素子の寄生容量を考慮した電圧測定回路の概略回路図である。図３に示す電圧測定回路の等価回路図である。本発明に係る電圧測定装置の測定原理を説明する図で、電池電圧を変えたときの寄生容量による誤差電圧とオフセット電圧との関係を示すグラフである。本発明に係る電圧測定装置の測定原理を説明する図で、充電用コンデンサの容量値を変えたときの寄生容量による誤差電圧とオフセット電圧との関係を示すグラフである。実施例１に係る電圧補正型電圧測定システムの全体構成を示す概略ブロック図である。実施例１に係る電圧補正型電圧測定システムの全体動作を説明するフローチャートである。測定データのサンプリングの動作タイミングを説明する波形図である。（ａ）は電池電圧の測定結果を示すグラフ、（ｂ）は、電池電圧の補正結果を示すグラフである。実施例２に係る電圧補正型電圧測定システムの全体動作を説明するフローチャートである。実施例３に係る電圧補正型電圧測定システムの全体動作を説明するフローチャートである。従来例の電池の端子電圧をコンデンサの充放電を用いて測定する電圧測定システムの全体構成を示す概略回路図である。

符号の説明

１電池
２電池測定部
３電池変換部
２１電池測定回路
２２コンデンサ回路
２３出力端子
１００充電回路
１１０制御回路
１２０Ａ／Ｄ変換器
１３０ＣＰＵ
１３１ＲＡＭ
１４０ＬＣＤ

Claims

直列に接続された複数の電圧源を、少なくとも１つの電圧源からなる複数のブロックに分割し、各ブロックの電圧を測定用容量素子に接続する第１のスイッチ群と、
前記測定用容量素子に蓄積されたブロック電圧を測定用出力端子に接続する第２のスイッチ群とを有する電圧測定装置において、
前記測定用出力端子に接続される演算手段を備え、
前記演算手段は、前記第２のスイッチ群の寄生容量を含む浮遊容量を予め測定し、前記測定用容量素子の容量と測定した前記浮遊容量と前記複数のブロックの合計電圧であるオフセット電圧とに基づいて該浮遊容量に蓄積された電荷による誤差電圧を算出し、該誤差電圧の算出値を前記測定用出力端子の端子電圧の測定値から差し引いて前記各ブロックの測定電圧の真値を算出することを特徴とする電圧測定装置。
直列に接続された複数の電圧源を、少なくとも１つの電圧源からなる複数のブロックに分割し、各ブロックの電圧を測定用容量素子に接続するための第１のスイッチ群と、
測定用容量素子に蓄積されたブロック電圧を測定用出力端子に接続する第２のスイッチ群とを有する電圧測定装置において、
前記測定用出力端子に接続される演算手段と、
前記演算手段に接続される記憶手段とを有し、
前記演算手段は、前記複数のブロックの各々に対して既知の電圧値を設定した場合における前記測定用出力端子に出力された出力電圧に基づいて前記第２のスイッチ群の寄生容量を含む浮遊容量に蓄積している電荷による誤差電圧を算出し、該誤差電圧の算出値と前記測定用容量素子の容量と前記複数のブロックの合計電圧であるオフセット電圧とに基づいて前記各ブロックの浮遊容量を算出し、該浮遊容量の算出値を前記記憶手段に記憶し、前記各ブロックの電圧測定時に、前記記憶手段から前記浮遊容量の算出値を読み出すとともに、読み出した前記浮遊容量の算出値と前記測定用容量素子の容量と前記複数のブロックの合計電圧であるオフセット電圧とに基づいて前記誤差電圧を算出し、該誤差電圧の算出値を前記測定用出力端子の端子電圧の測定値から差し引いて前記各ブロックの測定電圧の真値を算出することを特徴とする電圧測定装置。
直列に接続された複数の電圧源を、少なくとも１つの電圧源からなる複数のブロックに分割し、ブロックの電圧を測定用容量素子に接続するための第１のスイッチ群と、
測定用容量素子に蓄積されたブロック電圧を測定用出力端子に接続する第２のスイッチ群とを有する電圧測定装置において、
前記測定用出力端子に接続される演算手段と、
前記演算手段に接続される記憶手段とを有し、
前記演算手段は、前記複数のブロックの各々に対して既知の電圧値を設定した場合における前記測定用出力端子に出力された出力電圧に基づいて前記第２のスイッチ群の寄生容量を含む浮遊容量に蓄積している電荷による誤差電圧を算出し、該誤差電圧の算出値を前記記憶手段に記憶し、前記各ブロックの電圧測定時に、該記憶手段に記憶された前記誤差電圧の算出値を前記測定用出力端子の端子電圧の測定値から差し引いて前記各ブロックの測定電圧の真値を算出することを特徴とする電圧測定装置。
前記第２のスイッチ群をオンした後、所定時間経過後に前記測定用出力端子の端子電圧をサンプリングしてその測定値として前記演算手段に出力する手段をさらに有することを特徴とする請求項１乃至３のいずれか１項に記載の電圧測定装置。