WO2004034446A1 - 露光装置、アライメント方法および半導体装置の製造方法 - Google Patents

露光装置、アライメント方法および半導体装置の製造方法 Download PDF

Info

Publication number
WO2004034446A1
WO2004034446A1 PCT/JP2003/012825 JP0312825W WO2004034446A1 WO 2004034446 A1 WO2004034446 A1 WO 2004034446A1 JP 0312825 W JP0312825 W JP 0312825W WO 2004034446 A1 WO2004034446 A1 WO 2004034446A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
alignment
pattern
mask
exposure
Prior art date
Application number
PCT/JP2003/012825
Other languages
English (en)
French (fr)
Inventor
Shinichiro Nohdo
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Publication of WO2004034446A1 publication Critical patent/WO2004034446A1/ja

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the stencil mask used in the LEEPL technology has a pattern shape that cannot be formed due to the nature of the stencil mask, such as a donut-shaped pattern, due to dropouts and the like. Also, for example, a line-and-space pattern may collapse depending on its length. May not be possible. For this reason, it is indispensable for a stencil mask to complementarily divide an unformable pattern shape and use the divided patterns in combination. Specifically, as shown in FIGS. 3A and 3B, for example, the original pattern 10 to be transferred onto the wafer is complementarily divided into four parts, and the divided patterns are arranged in 2 ⁇ 2.
  • an alignment for aligning the positions is required.
  • the alignment is usually an alignment previously assigned to a predetermined location on the wafer.
  • An alignment mark hereinafter, referred to as a “wafer mark” and an alignment mark (hereinafter, referred to as a “mask mark”) attached to a quadruple-intercept mask similarly, are optically detected and detected. This is performed by controlling the position of the wafer or the quadrant capture mask based on the results.
  • the present invention is not limited to this, and may be used in a lithography step of a semiconductor manufacturing process.
  • the complementary division is not limited to the quadrant capture exposure described in the present embodiment.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

相補分割によるパターン形成を行う場合に、例えば下地ショット回転が発生しても、相補分割領域間でのつなぎ精度を良好に保つことができ、しかも収率悪化を極力抑制できるようにする。相補分割マスク(4)を用いてパターン転写を行うのにあたり、被露光体であるウエハ(1)のスクライブライン(2)上にアライメントマーク(3a,3b)を配するとともに、隣り合う原パターン領域同士でスクライブライン(2)上のアライメントマーク(3a,3b)を共有する。そして、これらのアライメントマーク(3a,3b)と、相補分割マスク(4)に配されたアライメントマーク(5a,5b)とを、それぞれ光学的に検出して、ウエハ(1)と相補分割マスク(4)との相対的な位置合わせを行うようにする。

Description

露光装置、 ァライメント方法および半導体装置の製造方法 明
技術分野
本発明は、 半導体装置の製造プロ田セスにおけるリ ソグラフイエ程にて 用いられる露光装置およびァライメント方法、 並びにこれらを用いて行 う半導体装置の製造方法に関する。
背景技術
近年、 半導体装置の製造プロセスにおいては、 形成すべき集積回路パ ターンの微細化に伴い、 これまでの一般的な紫外線を用いたフォ トリソ グラフィ法では光学系の解像度限界を超えてしまうため、 電子線ゃィォ ンビーム等の荷電粒子線を用いて描画する微細加工技術が開発されてい る。 微細加工技術としては、 例えば L E E P L (Low Energy E-beam Proximity Projection Lithography;低カロ速電子線近接転写) 技術力 知 られている。 この L E E P L技術では、 電子線透過型のステンシルマス クを被露光体であるウェハの直上約 5 0 μ mの位置に設置して近接露光 を行い、 これにより ウェハ上への微細パターンの転写を行うようになつ ている。
ところで、 L E E P L技術で用いられるステンシルマスクは、 その性 質上、 例えばドーナツ形状パターンのように、 中落ち等が生じるために 形成不可能なパターン形状がある。 また、 例えばラインアン ドスペース パターンについても、 その長さによってはパターン倒壊を招いてしまう ために形成不可能な場合がある。 このことから、 ステンシルマスクにつ いては、 形成不可能なパターン形状を相補的に分割し、 その分割後のパ ターンを組み合わせて用いることが必須となる。 具体的には、 例えば図 3 Aと図 3 Bに示すように、 ウェハ上に転写すべき原パターン 1 0を、 相補的に四分割するとともに、 その分割後の各パターンを 2 X 2に並べ て、 それぞれのパターン領域に当該パターンに対応する開口部 1 1を配 置し、 さらにマスク捕強のために梁構造 1 2を採り入れた、 いわゆる四 分割相捕マスクが、 L E E P L技術で用いられるステンシルマスクとし て提案されている。
四分割相補マスクを用いてパターン転写を行う場合の転写シークェン スは、 例えば図 4 Aから図 4 Dに示す通りである。 すなおち、 図 4 Aに 示すように、 2 X 2に並ぶ各パターンを一度に転写した後(ステップ 1 )、 ウェハと四分割相補マスクとの相対的位置を一パターン領域分だけ移動 させて (例えば分割相捕マスクを右方向にずらして) 、 図 4 Bに示すよ うに、 再び 2 X 2の各パターンを一度に転写する (ステヅプ 2 ) 。 その 後は、 別方向にウェハと四分割相補マスクとの相対的位置を一パターン 領域分だけ移動させて (例えば分割相補マスクを上方向にずらして) 、 図 4 Cに示すように、 2 X 2の各パターンを一度に転写し(ステップ 3 )、 さらに別な方向にウェハと四分割相補マスクとの相対的位置を一パター ン領域分だけ移動させて(例えば分割相補マスクを左方向にずらして)、 図 4 Dに示すように、 再び 2 X 2の各パターンを一度に転写する (ステ ップ 4 ) 。 これにより、 四回の露光が行われた部分には、 原パターン 1 0が復元されて転写される。
このとき、 ウェハと四分割相捕マスク との間では、 その相対的位置を 移動させる度に、 互いの位置を合わせるためのァライメントが必要とな る。 ァライメントは、 通常、 予めウェハ上の所定箇所に付されたァライ 3 メントマーク (以下 「ウェハマーク」 という) と、 これと同様に四分割 相捕マスクに付されたァライメントマーク (以下 「マスクマーク」 とい う) とを、 それぞれ光学的に検出し、 その検出結果に基づいてウェハま たは四分割相捕マスクの位置を制御することで行われる。
光学的な検出は、 三軸の S L A ( Scattered-Light Al ignment) 光学系 を用いて行われる。 S L A光学系は、 例えば図 5 Aに示すように、 光源 2 1、ミラー 2 2、対物レンズ 2 3およぴ C C D ( Charge Coupl ed Devi ce) 撮像部 2 4とを備えたもので、 ウェハ 3 0上のウェハマークおよぴ四分 割相補マスク 4 0上のマスクマークを光学的に検出するものである。 そ して、 このような S L A光学系が、 例えば図 5 Bに示すように、 四分割 相捕マスク 4 0の上面から見て X 1, y 1 , y 2の三軸に配されていれ ば、 各軸毎にァライメントマークを検出することにより、 y lおよび y 2の二軸で y方向のオフセッ トと回転成分を、 X 1の一軸で X方向のォ フセッ トを、 それぞれ認識し得るようになる。 すなわち、 各軸では、 C C D撮像部 2 4が例えば図 5 Cに示すように一対のウェハマーク 3 1 と その間に位置し得るマスクマーク 4 1 とを検出するので、 それぞれの重 心位置の認識によりオフセッ ト量や回転量等がわかる。 したがって、 そ の認識結果を基にウェハ 3 0または四分割相補マスク 4 0の位置を制御 すれば、 これらの間にオフセッ トゃ回転等が生じないように位置合わせ (ァライメント) を行うことができる。
ただし、 このような光学的な検出を行うためには、 ァライメントマ一 ク (ウェハマークおょぴマスクマーク) も、 2 X 2の各パターン領域に て x l, y 1 , y 2の各軸に対応するように配する必要がある。 ウェハ 3 0と四分割相捕マスク 4 0との相対的位置は、 2 X 2に並ぶ各パター ン領域を一つの単位として移動するからである。 なお、 パターン領域毎 に配するァライメントマークのうち、 ウェハマークについては、 例えば P T/JP2003/012825
4 ウェハ 3 0に対して一般的な光リ ソグラフィでパターン形成し、 ドライ エッチングで 0 . 3 m程度の段差をつけた後、 レジス トを除去すると いった手順を経ることで、各軸に対応する配置を実現することができる。 以上のようなァライメ ン トを行いつつ、 上述した露光動作 (パターン 転写処理)を被露光体であるウェハ 3 0の全面について繰り返し行えば、 そのウェハ 3 0上には、 原パターン 1 0が規則的に並ぶような状態 (具 体的には、 マトリクス配置された状態) で転写されることになる。 そし て、 規則的に並んだ各パターンの間は、 各パターンの部分 (半導体装置 のチップとなる部分) をダイシングするためスクライブライン (典型的 には 1 0 0 // m幅) として用いる。 一般的には、 このスクライブライン と呼ばれる領域上に、 ウェハマーク 3 1が付されるようになっている。 ところが、 従来のァライメ ン トマークのうち、 ウェハ 3 0上のウェハ マーク 3 1は、 各パターン領域のそれぞれに個別に対応するように配さ れている。 例えば、 三軸 S L Aァライメントの各軸について考えると、 各パターン領域のそれぞれに X 1, y 1 , y 2の各軸に対応する一対の ウェハマークが配されている。 したがって、 スクライブライン上では、 図 6 A及ぴ図 6 Bに示すように、 互いに隣り合うパターン領域の境界線 3 2を挟んで、 例えば一方の領域の y 1に対応するウェハマーク 3 1 a と他方の領域の y 2に対応するウェハマーク 3 1 b とが並ぶといったよ うに、 それぞれのパターン領域についてのウェハマーク 3 1 a , 3 1 b が並んで配されることになる。 そのために、 従来のァライメントマーク では、 以下に述べるような難点が生じてしまうことが考えられる。
ウェハマーク 3 1 a, 3 1 bは、 既に説明したように、 ウェハ 3 0に 対する光リ ソグラフィによりパターエングすることで形成すればよいが、 その光リ ソグラフィによるパターニングの際に形成する下地パターンで ショ ッ ト回転が発生すると、 その後に四分割相補マスク 4 0を用いてパ ターン転写を行う場合に、 各相補分割領域間における転写パターンのつ なぎ精度が悪化してしまうおそれがある。 すなわち、 図 7 Aに示すよう に、 下地パターンが正しく配列されていれば、 その後に四分割相補マス ク 4 0を用いたパターン転写を行っても、 相補間のつなぎ精度は良好と なる。 しかしながら、 図 7 Bに示すように、 例えば下地パターンのバタ 一ユングの際にショ ッ ト回転が 1 μ rad生じたとすると、その後に四分割 相補マスク 4 0を用いてパターン転写を行った場合に、 その回転成分が 悪影響を及ぼし、 各相補分割領域間での合わせずれが生じてしまう。 具 体的には、 2 0 m mのチップサイズを想定した場合、最大で 4 0 n m 1 0— 2m X 1 0— 6rad X 2 ) の相補ずれが発生してしまい、 結果として 5 0 n m世代の半導体装置についての相補露光には対応できなくなってし まつ。
また、 一般に半導体装置を製造するためのリソグラフイエ程では何十 層ものレイヤーに対するプロセスを経るが、 そのプロセスマージンを考 慮した複数個のウェハマークをスクライブライン上に配すると、 マーク 配置領域が足りなくなってしまうことも懸念される。 つまり、 マーク配 置領域が足りない場合には、 スクライプラインを拡張しなければならな いので、 一枚のウェハから得られる半導体装置の数が減ってしまい、 結 果として半導体装置の収率の悪化を招いてしまうおそれがある。
そこで、 本発明は、 相補分割によるパターン形成を行う場合に、 例え ばそのための下地パターンでショッ ト回転が発生しても、 相捕分割領域 間でのつなぎ精度を良好に保つことができ、 しかも収率悪化を極力抑制 することのできる露光装置、 ァライメント方法および半導体装置の製造 方法を提供することを目的とする。 発明の開示 03 012825
6 本発明は、 上記目的を達成するために案出された露光装置である。 す なわち、 原パターンを相補的に分割したパターンを有する露光用マスク を用い、 当該露光用マスクと被露光体であるウェハとの相対位置を移動 させつつ複数回の露光を行って、 前記ウェハ上にて前記原パターンが規 則的に並ぶようにパターン転写を行う露光装置であって、 前記ウェハ上 にて規則的に並ぶ前記パターン同士の間に位置するスクライブライン領 域に、 前記露光用マスクと前記ウェハとの位置合わせを行うためのァラ ィメ ントマークを配するとともに、 隣り合う前記パターン領域同士で前 記スクライブライン領域のァライメン トマークを共有することを特徴と するものである。
また、 本発明は、 上記目的を達成するために案出されたァライメ ン ト 方法である。 すなわち、 原パターンを相補的に分割したパターンを有す る露光用マスクを用い、 当該露光用マスクと被露光体であるウェハとの 相対位置を移動させつつ複数回の露光を行って、 前記ウェハ上にて前記 パターンが規則的に並ぶようにパターン転写を行う ときに、 前記露光用 マスクと前記ウェハとの位置合わせのために用いられるァライメント方 法であって、 前記ウェハ上にて規則的に並ぶパターンを配された各領域 同士の間に位置するスクライブライン領域に、 前記露光用マスクと前記 ウェハとの位置合わせを行うためのァライメントマークを配するととも に、 隣り合うパターンを配された各領域同士で前記スクライブライン領 域にあるァライメントマークを共有し、 前記スクライブライン領域に配 されたァライメントマークおよび前記露光用マスクに配されたァライメ ントマークをそれぞれ光学的に検出し、 その検出結果を基に前記露光用 マスクと前記ウェハとの相対的な位置合わせを行うことを特徴とする。 また、 本発明は、 上記目的を達成するために案出された半導体装置の 製造方法である。 すなわち、 原パターンを相補的に分割したパターンを 有する露光用マスクを用い、 当該露光用マスクと被露光体であるウェハ との相対位置を移動させつつ複数回の露光を行って、 前記ウェハ上にて 前記パターンを配された各領域が規則的に並ぶようにパターン転写を行 う リ ソグラフイエ程を経て、 半導体装置を製造する製造方法であって、 前記リ ソグラフィ工程にて前記露光用マスクと前記ウェハとの位置合わ せを行う際に、 当該位置合わせのためのァライメ ン トマークを、 前記ゥ ェハ上にて規則的に並ぶパターンを配された各領域同士の間に位置する スクライブライン領域に配するとともに、 隣り合う原パターン領域同士 で前記スクライブライン領域にあるァライメ ン トマークを共有すること を特徴とする。
上記構成の露光装置、 上記手順のァライメント方法および上記手順の 半導体装置の製造方法によれば、 パターンを配された隣り合う各領域同 士でスクライブライン上のァライメントマークを共有していることから、 例えばそのァライメントマークのパターユングの際にショ ッ ト回転が生 じたとしても、 その回転成分はキャンセルされることになる。 したがつ て、 その共有するァライメントマークを基に露光用マスクとウェハとの 相対的な位置合わせを行えば、 相補分割によるパターン形成を行う場合 であっても、 良好な相捕間のパターンつなぎ精度が得られる。 また、 ァ ライメントマークの共有によって、 そのァライメントマーク数の削減が 可能となり、 これによりマーク配置領域であるスクライプラインも縮小 化することが可能になる。 図面の簡単な説明
図 1 A〜図 1 Cは、 本発明が適用されたァライメントマークの配置例 を示す説明図であり、 図 1 Aはスクライブライン上のウェハマークの例 を示す図、 図 1 Bおよぴ図 1 Cはウェハマークとマスクマークとの例を 8 示す図である。
図 2 Aと図 2 Bは、 本発明が適用されたァライメントマークについて パターユング時にショ ッ ト回転が生じた場合の配置例を示す説明図であ る。 図 2 Aはその一例を示す図、 図 2 Bは他の例を示す図である。
図 3 Aと図 3 Bは、 四分割相捕マスクの一具体例を示す説明図である。 図 4 Aから図 4 Dは、 四分割相補マスクを用いてパターン転写を行う 場合の転写シークェンスの一例を示す説明図である。
図 5 Aから図 5 Cは、 三軸 S L A光学系の一例を示す説明図である。 図 5 Aはその概略構成を示す図、 図 5 Bは三軸の配置例を示す図、 図 5 Cはァライメントマークの検出例を示す図である。
図 6 Aと図 6 Bは、 従来におけるァライメントマークの配置例を示す 説明図である。
図 7 Aと図 7 Bは、 下地パターンの配列例を示す説明図である。 図 7 Aは下地パターンが正しく配列されている状態を示す図、 図 7 Bは下地 パターンにショ ット回転が生じている状態を示す図である。 発明を実施するための最良の形態
以下、 図面に基づき本発明に係る露光装置、 ァライメント方法おょぴ 半導体装置の製造方法について説明する。 ここでは、 L E E P L技術に よる四分割相補露光を行う場合を例に挙げて説明する。
先ず、露光装置の概要について説明する。ここで説明する露光装置は、 半導体装置の製造プロセスにおけるリ ソグラフイエ程にて用いられるも のである。さらに詳しくは、電子線透過型のステンシルマスクを用いて、 そのステンシルマスク上に形成されたパターンを半導体ウェハ上に転写 し、 これにより半導体ウェハ上に微細な回路パターンを形成するために 用いられるものである。 この露光装置で用いられるステンシルマスクは、 L E E P L技術に対 応したものである。 すなわち、 ウェハ上に転写すべき原パターンを相捕 的に分割したパターンを有するもので、 分割後の各パターンが 2 X 2に 並べて配置されており、 さらにはマスク捕強のための梁構造を採り入れ た、 四分割相捕マスクである。
露光装置では、 この四分割相捕マスクを用いて、 ウェハとの相対位置 を移動させつつ複数回の露光を行うようになっている。 したがって、 こ の露光装置での露光を行った後には、 露光対象物であるウェハ上に、 転 写すべき原パターンが規則的 (例えばマトリクス状) に並んだ状態で転 写されることになる。
また、 露光装置では、 ウェハと四分割相補マスク との相対的位置を移 動させつつ複数回の露光を行うので、 その都度ァラィメントを行って互 いの位置合わせを行うための機能を有している。 具体的には、 既に説明 した従来の場合と略同様に、 三軸の S L A光学系を備えており、 その S L A光学系を用いて、 予めウェハ上に付されたウェハマークおよび分割 相補マスクに付されたマスクマークとをそれぞれ光学的に検出するよう になっている。
ところで、 ここで説明する露光装置では、 ァライメントを行う際に基 にするァライメントマーク、 特にそのうちのウェハマークに大きな特徴 がある。図 1 A〜図 1 Cは、ウェハマークの配置例を示す説明図である。 図 1 Aに示すように、 本実施形態で説明するウェハマークは、 ウェハ 1 上にて規則的に並ぶ各パターン領域の間のスクライブライン 2上に位置 する点では従来のものと略同様であるが、 従来のように各パターン領域 のそれぞれに個別に対応して配されているのではなく、 隣り合うパター ン領域同士で一対のウェハマーク 3 a, 3 bを共有するように配されて いる。 このとき、 共有するウェハマーク 3 a, 3 bは、 三軸の S L A光学系 のうち、 少なく とも y 1および y 2の各軸に対応するものだけでよい。 すなわち、各パターン領域の対向する端縁近傍に分けて配置される y 1, y 2の各軸についてのウェハマーク 3 a , 3 bはスクライブライン 2上 で共有するが、 X 1に対応するウェハマーク (ただし不図示) について は、 隣り合うパターン領域同士で共有せずに、 従来と同様に各パターン 領域毎に配置しても構わない。
このようなウェハマーク 3は、 以下に述べるような手順で形成すれば よい。 具体的には、 従来と略同様に、 例えばウェハ 1に対して一般的な 光リ ソグラフィでパターン形成し、 ドライエッチングで 0 . 3 μ πι程度 の段差をつけた後、 レジス トを除去するといつた手順を経ればよい。 た だし、 パターン形成に際しては、 隣り合うパターン領域同士で一対のゥ ェハマーク 3 a, 3 bを共有することから、 一方のパターン領域につい てのパターニング時に、 一対のウェハマーク 3のうちの一方についてパ ターニングを行い、 他方のパターン領域についてのパターニング時に、 一対のウェハマーク 3のうちの他方についてパターユングを行うように する。 さらに具体的には、 例えば、 図 1 A中の左側の領域のパターニン グ時にウェハマーク 3 aを形成し、 同図中の右側の領域のパターユング 時にウェハマーク 3 bを形成する。
次に、 以上のように形成されたウェハマーク 3 a, 3 bを用いて露光 装置がァライメントを行う場合の手順、 すなわち本発明に係るァライメ ント方法について説明する。 なお、 ァライメントが必要となる四分割相 捕マスクを用いた転写シークェンスについては、 従来の場合と略同様で あるため (図 4 Aから図 4 D参照) 、 ここではその説明を省略する。 ァライメントは、 図 1 Bおよび図 1 Cに示すように、 三軸の S L A光 学系を用いて、 ウェハ 1上のウェハマーク 3 a , 3 bおよぴ四分割相補 マスク 4上のマスクマーク 5 a, 5 bを光学的に検出し、 それぞれの重 心位置を合わせるようにウェハ 1または四分割相捕マスク 4を移動させ ることによって行う。
ただし'、 このとき、 スクライブライン 2上では、 隣り合うパターン領 域同士で一対のウェハマーク 3 a, 3 bを共有している。 したがって、 ァライメントの際にも、 隣り合うパターン領域同士で一対のウェハマー ク 3 a , 3 bを共有することになる。 具体的には、 隣り合うパターン領 域同士のうち、 一方の領域のァライメントの際には、 図 1 Bに示すよう に、 スクライブライン 2上の一対のウェハマーク 3 a, 3 bに対して、 四分割相補マスク 4上における例えば y 1についてのマスクマーク 5 a の重心位置を合わせ、 他方の領域のァライメントの際には、 図 1 Cに示 すように、 スクライブライン 2上の一対のウェハマーク 3 a, 3 bに対 して、 四分割相補マスク 4上における例えば y 2についてのマスクマー ク 5 bの重心位置を合わせるようにする。
このようにして、 ウェハマーク 3 a, 3 bとマスクマーク 5 a, 5 b との重心位置を合わせれば、 ウェハ 1 と四分割相補マスク 4 との間にォ フセッ トや回転等が生じないように位置合わせ (ァライメ ント) を行う ことができる。 しかも、 そのァライメントの際に用いるウェハマーク 3 a , 3 bは、 隣り合うパターン領域同士で共有しているものである。 し たがって、 そのウェハマーク 3 a , 3 bを基にしてァライメントを行え ば、 単にウェハ 1 と四分割相補マスク 4との間の位置合わせを行えるだ けではなく、 以下に述べる利点が得られるようにもなる。
既に説明したように、 ウェハマーク 3 a, 3 bを形成するための下地 パターンのパターユングの際には、 ショ ッ ト回転が発生することも考え られる (図 7 B参照) 。 ところが、 このような場合であっても、 隣り合 うパターン領域同士でスクライブライン 2上のウェハマーク 3 a, 3 b P T/JP2003/012825
12 を共有すれば、 そのショ ッ ト回転によって生じた回転成分は、 キャンセ ノレされることになる。
図 2 Aと図 2 Bは、 パターユング時にショッ ト回転が生じた場合のゥ ェハマークの配置例を示す説明図である。 図 2 Aに示すように、 スクラ イブライン 2上でウェハマーク 3 a, 3 bを共有する場合には、 下地パ ターンのパターエングの際にショ ッ ト回転が生じても、 各ウェハマーク 3 a , 3 bがいずれも相反する方向にずれる。 つまり、 各ウェハマーク 3 a , 3 bの重心位置は変わらない。 そのため、 ショ ッ ト回転が生じた としても、 その回転成分はキャンセルされることになる。 このことは、 図 2 Bに示すように、ウェハマークの分割方法を変えた場合であっても、 全く同様である。
したがって、 上述したように共有するウェハマーク 3 a, 3 bを基に してァライメントを行った場合には、 下地パターンのパターユング時に ショ ッ ト回転が発生しても、 その回転成分はキャンセルされるので、 各 相補分割領域間における転写パターンのつなぎ精度に回転ずれの影響が 及ぶことがなくなる。 すなわち、 相補分割によるパターン形成を行う場 合であっても、 良好な相補間のパターンつなぎ精度が得られ、 結果とし て高精度な四分割相補露光を実現できるという利点が得られる。 これに より、 例えば 5 0 n m世代の半導体装置の相捕露光についても、 これに 十分に対応し得るようになる。
また、 スクライブライン 2上でウェハマーク 3 a, 3 bを共有した場 合には、 その共有によってウェハマーク数を削減でき、 これによりマー ク配置領域であるスクライブライン 2の縮小化も可能となる。 つまり、 ウェハ 1上におけるスクライブライン 2のための領域を縮小して、 パタ ーン領域を十分に確保し得るようになるので、 一枚のウェハ 1から得ら れる半導体装置の数が減ってしまうことがなくなり、 結果として半導体 装置の収率悪化を回避することができるという利点が得られる。
なお、 上述した実施の形態では、 本発明を L E E P L技術に適用した 場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、 半導体製造プロセスのリ ソグラフィ工程にて用いられる他の微細加工技 術であっても、 全く同様に適用可能であることは勿論である。 また、 こ れと同様に、 相補分割も本実施形態で説明した四分割相捕露光に限定さ れるものではない。 産業上の利用可能性
以上に説明したように、 本発明に係る露光装置、 ァライメ ン ト方法お よび半導体装置の製造方法によれば、 隣り合う原パターン領域同士でス クライブライン上のァライメントマークを共有していることから、 相補 分割によるパターン形成を行う場合に、 例えばそのための下地パターン でショ ッ ト回転が発生しても、 そのショッ ト回転ずれによる悪影響を回 避でき、 相補分割領域間でのつなぎ精度を良好に保つことができる。 し かも、 ウェハマーク数の削減を通じて、 マーク配置領域であるスクライ ブラインの縮小化も可能となる。 これらのことから、 相補分割によるパ ターン形成を行う場合に本発明を適用すれば、 高精度な相補つなぎ精度 が実現可能となるとともに、 半導体装置の収率悪化を極力抑制すること ができるようになる。

Claims

14 請 求 の 範 囲
1 . 原パターンを相捕的に分割したパターンを有する露光用マスクを 用い、 当該露光用マスクと被露光体であるウェハとの相対位置を移動さ せつつ複数回の露光を行って、 前記ウェハ上にて前記パターンを配され た各領域が規則的に並ぶようにパターン転写を行う露光装置であって、 前記ウェハ上にて規則的に並ぶ前記パターンを配された各領域同士の 間に位置するスクライブライン領域に、 前記露光用マスクと前記ウェハ との位置合わせを行うためのァライメントマークを配するとともに、 隣 り合う前記パターンを配された各領域同士で前記スクライブライン領域 のァライメ ントマークを共有する
ことを特徴とする露光装置。
2 . 前記ァライメントマークは対となるマークであることを特徴とす る請求項 1に記載の露光装置。
3 . 前記ァライメントマークはァライメントに使用する三軸の光学系 の う ちの 1軸に対応するウェハマークであることを特徴とする請求項 1 に記載の露光装置。
4 . 前記ァライメ ン トマークは S L A光学系を用いて行われるウェハ マークであることを特徴とする請求項 1に記載の露光装置。
5 . 前記ァライメ ン トマークは前記パターン領域の対向する端縁近傍 に分けて配置されていることを特徴とする請求項 1に記載の露光装置。
6 . 前記露光マスクはステンシルマスクであることを特徴とする請求 項 1に記載の露光装置。
7 . 前記露光マスクは荷電粒子線を露光線として用いられるマスクで あることを特徴とする請求項 1に記載の露光装置。
8 . 原パターンを相補的に分割したパターンを有する露光用マスクを 用い、 当該露光用マスクと被露光体であるウェハとの相対位置を移動さ せつつ複数回の露光を行って、 前記ウェハ上にて前記パターンを配され た各領域が規則的に並ぶようにパターン転写を行う ときに、 前記露光用 マスクと前記ウェハとの位置合わせのために用いられるァライメ ン ト方 法であって、
前記ウェハ上にて規則的に並ぶ前記パターンを配された各領域同士の 間に位置するスクライブライン領域に、 前記露光用マスクと前記ウェハ との位置合わせを行うためのァライメントマークを配するとともに、 隣 り合う前記パターンを配された各領域同士で前記スクライブライン領域 にあるァライメントマークを共有し、
前記スクライブライン領域に配されたァライメ ン トマークおよび前記 露光用マスクに配されたァライメントマークをそれぞれ光学的に検出し、 その検出結果を基に前記露光用マスクと前記ウェハとの相対的な位置合 わせを行う
ことを特徴とするァライメ ン ト方法。
9 . 前記ァライメントマークは対となるマークであることを特徴とす る請求項 8に記載のァライメン ト方法。
1 0 . 前記ァライメン トマークはァライメ ン トに使用する三軸の光学 系のうち 1軸に対応するウェハマークであることを特徴とする請求項 8 に記載のァライメント方法。
1 1 . 前記位置合わせは S L A光学系を用いて行われることを特徴と する請求項 8に記載のァラィメント方法。
1 2 . 前記ァラィメントマークは前記各パターン領域の対向する端縁 近傍に分けて配置されていることを特徴とする請求項 8に記載のァライ メ ン ト方法。
1 3 . 前記それぞれのァライメントマークの重心位置を合わせるよう にウェハまたはマスクを移動させることを特徴とする請求項 8に記載の ァライメント方法。
1 4 . 前記露光用マスクはステンシルマスクであることを特徴とする 請求項 8に記載のァライメント方法。
1 5 . 前記露光用マスクは荷電粒子線を露光線として用いられるマス クであることを特徴とする請求項 8に記載の露光装置。
1 6 . 原パターンを相補的に分割したパターンを有する露光用マスク を用い、 当該露光用マスクと被露光体であるウェハとの相対位置を移動 させつつ複数回の露光を行って、 前記ウェハ上にて前記パターンを配さ れた各領域が規則的に並ぶように前記パターン転写を行う リ ソグラフィ 工程を経て、 半導体装置を製造する製造方法であって、
前記リソグラフイエ程にて前記露光用マスクと前記ウェハとの位置合 わせを行う際に、 当該位置合わせのためのァライメ ン トマークを、 前記 ウェハ上にて規則的に並ぶ前記パターンを配された各領域同士の間に位 置するスクライブライン領域に配するとともに、 隣り合う原パターン領 域同士で前記スクライブライン領域にあるァライメン トマークを共有す る
ことを特徴とする半導体装置の製造方法。
1 7 . 前記ァライメントマークは対となるマークであることを特徴と する請求項 1 6に記載の半導体装置の製造方法。
1 8 . 前記パターン領域のうち一方についてのパターユング時に、 前 記対となるマークのうちの一方についてパターユングを行い、 前記パタ ーン領域のうち他方のパターン領域についてのパターユング時に、 前記 対となるマークのうちの他方についてパターニングを行なうことを特徴 とする請求項 1 7に記載の半導体装置の製造方法。
1 9 . 前記それぞれのァライメントマークの重心位鬵を合わせるよう にウェハまたはマスクを移動させ、 前記リ ソグラフィ工程を行うことを 特徴とする請求項 1 6に記載の半導体製造装置の製造方法。
2 0 . 前記露光用マスクは荷電粒子線を露光線として用いられるマス クであることを特徴とする請求項 1 6に記載の露光装置。
PCT/JP2003/012825 2002-10-09 2003-10-07 露光装置、アライメント方法および半導体装置の製造方法 WO2004034446A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002295670A JP2004134476A (ja) 2002-10-09 2002-10-09 露光装置、アライメント方法および半導体装置の製造方法
JP2002/295670 2002-10-09

Publications (1)

Publication Number Publication Date
WO2004034446A1 true WO2004034446A1 (ja) 2004-04-22

Family

ID=32089219

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/012825 WO2004034446A1 (ja) 2002-10-09 2003-10-07 露光装置、アライメント方法および半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2004134476A (ja)
TW (1) TW200416820A (ja)
WO (1) WO2004034446A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106125517A (zh) * 2015-05-06 2016-11-16 三星显示有限公司 显示基板曝光方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4657646B2 (ja) * 2004-07-30 2011-03-23 ソニー株式会社 マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム
JP5062992B2 (ja) * 2005-11-22 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179745A (ja) * 1984-02-28 1985-09-13 Nippon Kogaku Kk <Nikon> パターン転写方法、及び転写装置
JPS63271618A (ja) * 1987-04-30 1988-11-09 Nec Corp 位置合せマ−クおよび位置合せ方法
JPH08220481A (ja) * 1995-02-20 1996-08-30 Sony Corp 映像投影用レチクル及び投影映像の位置合わせ方法
JPH09167734A (ja) * 1995-12-15 1997-06-24 Hitachi Ltd 電子線描画方法及び装置
JP2000194119A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン配置方法、レチクル、及び半導体装置の製造方法
US6114072A (en) * 1998-01-14 2000-09-05 Mitsubishi Denki Kabushiki Kaisha Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same
US20020070356A1 (en) * 2000-12-11 2002-06-13 Nobuo Shimazu Electron beam proximity exposure apparatus and mask unit therefor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179745A (ja) * 1984-02-28 1985-09-13 Nippon Kogaku Kk <Nikon> パターン転写方法、及び転写装置
JPS63271618A (ja) * 1987-04-30 1988-11-09 Nec Corp 位置合せマ−クおよび位置合せ方法
JPH08220481A (ja) * 1995-02-20 1996-08-30 Sony Corp 映像投影用レチクル及び投影映像の位置合わせ方法
JPH09167734A (ja) * 1995-12-15 1997-06-24 Hitachi Ltd 電子線描画方法及び装置
US6114072A (en) * 1998-01-14 2000-09-05 Mitsubishi Denki Kabushiki Kaisha Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same
JP2000194119A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン配置方法、レチクル、及び半導体装置の製造方法
US20020070356A1 (en) * 2000-12-11 2002-06-13 Nobuo Shimazu Electron beam proximity exposure apparatus and mask unit therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106125517A (zh) * 2015-05-06 2016-11-16 三星显示有限公司 显示基板曝光方法

Also Published As

Publication number Publication date
TW200416820A (en) 2004-09-01
JP2004134476A (ja) 2004-04-30

Similar Documents

Publication Publication Date Title
WO1999066370A1 (fr) Procede relatif a l&#39;elaboration d&#39;un masque
US9513552B2 (en) Multiple-patterning photolithographic mask and method
JP2008098311A (ja) 露光装置及びデバイス製造方法
US7108946B1 (en) Method of lithographic image alignment for use with a dual mask exposure technique
US6426508B1 (en) Surface-position detection device, a projection exposure apparatus using the device, and a device manufacturing method using the apparatus
JPH11191530A (ja) アライメントマーク装置
WO2004034446A1 (ja) 露光装置、アライメント方法および半導体装置の製造方法
JP2005311145A (ja) 露光装置、露光方法、デバイス製造方法、パターン形成装置および位置合わせ方法
JP2005537507A (ja) 細線印刷のためのリソグラフィ方法
JP2001358063A (ja) リソグラフィ投影装置のためのオブジェクト位置決め方法およびデバイス
JP3015224B2 (ja) 露光方法
JP2004071767A (ja) マスク、露光方法および半導体装置の製造方法
KR100281214B1 (ko) 개선된 오버레이 정밀도의 믹스 앤드 매치 노광을 통한패턴 이미지 전사 방법
JP2000021714A (ja) 露光方法および装置、ならびにデバイス製造方法
JP2008294352A (ja) 露光方法及び露光用フォトマスク
JPH1174190A (ja) X線露光装置
JP2003086496A (ja) 転写マスク、その製造方法及び投影露光方法
JP2005167030A (ja) マスクおよび露光方法
JP3104636B2 (ja) 露光方法
US20070072128A1 (en) Method of manufacturing an integrated circuit to obtain uniform exposure in a photolithographic process
JP2000195784A (ja) 露光装置およびデバイス製造方法
WO2021233121A1 (zh) 一种晶圆边缘曝光装置、方法及光刻设备
JP4529099B2 (ja) レチクル、露光方法および半導体装置の製造方法
JP2000260690A (ja) X線露光装置
JP2987899B2 (ja) 位置合わせ方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase