WO2004030062A1 - 研磨剤組成物、その製造方法及び研磨方法 - Google Patents

研磨剤組成物、その製造方法及び研磨方法 Download PDF

Info

Publication number
WO2004030062A1
WO2004030062A1 PCT/JP2003/012258 JP0312258W WO2004030062A1 WO 2004030062 A1 WO2004030062 A1 WO 2004030062A1 JP 0312258 W JP0312258 W JP 0312258W WO 2004030062 A1 WO2004030062 A1 WO 2004030062A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
semiconductor integrated
integrated circuit
copper
abrasive
Prior art date
Application number
PCT/JP2003/012258
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Kamiya
Katsuyuki Tsugita
Original Assignee
Seimi Chemical Co., Ltd.
Asahi Glass Company, Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seimi Chemical Co., Ltd., Asahi Glass Company, Limited filed Critical Seimi Chemical Co., Ltd.
Priority to AU2003266619A priority Critical patent/AU2003266619A1/en
Priority to EP03798500A priority patent/EP1544901B1/en
Priority to AT03798500T priority patent/ATE452422T1/de
Priority to CN038224232A priority patent/CN1682354B/zh
Priority to DE60330578T priority patent/DE60330578D1/de
Priority to JP2004539536A priority patent/JPWO2004030062A1/ja
Publication of WO2004030062A1 publication Critical patent/WO2004030062A1/ja
Priority to US11/088,788 priority patent/US20050194565A1/en
Priority to US12/564,169 priority patent/US20100009540A1/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Definitions

  • the present invention relates to an abrasive, particularly to an abrasive used in a manufacturing process of a semiconductor integrated circuit substrate, and more particularly to an abrasive suitable for forming embedded copper wiring using intar or an intar compound as a barrier film material.
  • the present invention relates to a method for manufacturing a semiconductor integrated circuit substrate using an abrasive. Background art
  • planarization technology for interlayer insulating films and buried wiring is important.
  • the unevenness of the surface in each layer tends to increase, and the formation of multilayer wiring to prevent the problem that the step exceeds the depth of focus of lithography, etc.
  • High planarization technology in the process becomes important.
  • Copper is attracting attention as a wiring material because of its lower specific resistance and better electromigration resistance than the conventionally used A1 alloy. Copper has a low vapor pressure of chloride gas, and it is difficult to process it into a wiring shape using the conventional reactive ion etching (RIE) method.
  • RIE reactive ion etching
  • the Dama scene method is used. This involves forming recesses such as wiring groove patterns and vias in the insulating film, forming a barrier film, and then forming a film by sputtering or plating to fill the trenches with copper. Unnecessary copper and barrier film are removed by chemical mechanical polishing (CMP) until the surface of the insulating film is exposed, and the surface is planarized. It is.
  • CMP chemical mechanical polishing
  • the dual damascene method in which a copper interconnect and a via portion in which copper is buried in a recess as described above, is formed at the same time, has become mainstream.
  • a film made of tantalum, a tantalum alloy, or a tantalum compound such as tantalum nitride is formed as a barrier film in order to prevent copper from diffusing into the insulating film. Therefore, it is necessary to planarize the surface and remove the exposed barrier film by CMP except for the wiring portion where copper is buried.
  • the barrier film is very hard compared to copper, a sufficient polishing rate cannot be obtained in many cases. Therefore, as shown in FIG. 1, a two-step polishing method has been proposed which includes a first polishing step of removing a wiring metal film and a second polishing step of removing a barrier film.
  • FIGS. 1A and 1B are cross-sectional views showing a method of forming a buried wiring by CMP, wherein FIG. 1A shows a state before polishing, FIG. 1B shows a state after a first polishing step for removing the wiring metal film 4, and FIG. This shows a state after the completion of the second polishing step for removing the barrier film 3.
  • FIG. 1 (a) an insulating film 2 having a groove for forming an embedded wiring 5 is formed on an Si substrate 1, a barrier film 3 is formed thereon, and a wiring metal film is formed thereon. 4 (Cu film) is formed, the wiring metal film 4 is removed in the first polishing step, and the barrier film 3 is removed in the second polishing step.
  • the conventional CMP using the abrasive has a problem that the dishing of copper embedded wiring 5 becomes large.
  • dishing is liable to occur in a wide wiring portion, and refers to a state in which the wiring metal film 4 in the wiring portion is excessively polished and the central portion is depressed as shown in FIG. Erosion is likely to occur in a dense wiring area, and as shown in Fig. 3, the insulating film 2 in the dense wiring area is excessively polished and the insulating film 2 becomes thinner compared to a part with a low wiring density.
  • the barrier film 3 is omitted.
  • the first polishing step described above is further divided into two steps, the first step of removing copper near the barrier film material at a high polishing rate, and then the polishing step is changed so that dishing erosion does not occur In some cases, the second step is to polish the surface of the material of the barrier film.
  • the copper wiring, the barrier film, and the insulating film are usually polished at substantially the same speed. Therefore, when a flat surface cannot be obtained in the first polishing step for removing copper other than the wiring portion, However, even in the second polishing step, dishing erosion is induced at the wiring portion, and a wiring structure having a flat surface is not finally formed. Therefore, the polishing composition for the first polishing step has a high polishing rate against copper and is suitable for a barrier film. It is required that the polishing rate is extremely low and that dishing and erosion hardly occur, and various abrasives have been proposed (for example, Japanese Patent Application Laid-Open No. 2002-170790). See.)
  • inorganic materials such as SiO 2 have conventionally been mainly used for the insulating film on the semiconductor substrate, but in recent years, with the increase in wiring density for high integration of semiconductor integrated circuits, L A new material with a low dielectric constant called ow-k material is attracting attention.
  • low-k materials are composed of organic materials or organic-inorganic mixed materials, the problem of unevenness and scratches on the surface of the semiconductor integrated circuit substrate when polished in the same CMP process as before is the problem.
  • the insulating film itself peels off.
  • a CMP process capable of performing CMP at a low polishing pressure and obtaining a high polishing rate as in the past, and a polishing agent composition therefor. Disclosure of the invention
  • the present invention suppresses wiring defects such as dicing, erosion, and peeling of an insulating film in a CMP process of a manufacturing process of a semiconductor integrated circuit substrate in which a buried wiring of copper is formed. Polished at a high polishing rate and has a low polishing rate for tantalum and tantalum compounds that form a barrier film, and is particularly suitable for polishing semiconductor integrated circuit substrates. It is an object of the present invention to provide a polishing composition, and a method for producing a semiconductor integrated circuit substrate using the polishing composition.
  • the present invention is a chemical mechanical polishing abrasive for polishing a substrate, characterized by containing the following (A), (B), (C), (D) and (E).
  • the present invention provides an abrasive composition to be used.
  • (E) at least one member selected from the group consisting of malonic acid and maleic acid.
  • the polishing composition of the present invention (hereinafter referred to as the present polishing composition) was polished at a low pressure. Even in this case, the polishing rate for copper is high and suitable for polishing copper. Also, in this case, erosion dishing is unlikely to occur. In addition, since the polishing rate for evening compounds or tantalum nitrides or other tantalum compounds is low, the first polishing step in the manufacture of a semiconductor integrated circuit substrate for forming embedded wiring of copper using evening films or evening compounds as a barrier film. In this case, the use of the present abrasive composition is preferred because of its excellent selectivity such that the polishing rate of copper is high and the polishing rate of the barrier film is low.
  • the present invention is a method for manufacturing a semiconductor integrated circuit substrate, wherein an insulating film is formed on a wafer, and a buried wiring of copper is formed in the insulating film via a barrier film made of tantalum or a tantalum compound.
  • a method for manufacturing a semiconductor integrated circuit substrate BRIEF DESCRIPTION OF THE FIGURES
  • Figure 1 Process cross-sectional view showing the method of forming embedded wiring by CMP
  • Figure 2 Cross-sectional view showing the process of forming dicing
  • the abrasive composition contains the following components (A) to (E).
  • the abrasive grains of the component (A) contained in the present abrasive composition include aluminum oxides such as alumina, ⁇ -alumina, ⁇ -alumina, ⁇ -alumina, and 0-alumina. Other examples include ceria and silica. These abrasive grains may be used alone or in appropriate combination, and may include abrasive grains made of other inorganic or organic materials as long as they do not adversely affect the semiconductor integrated circuit.
  • the average particle size is preferably from 0.001 to 0.5 Aim, more preferably from 0.01 to 0.3 m. Of the aluminas, ⁇ 5-alumina is particularly preferred. Further, the amount of alumina contained in the present abrasive composition is preferably 0.05 to 5% by mass, more preferably 0.09 to 3%.
  • the average particle diameter is preferably from 0.001 to 0.5 m, more preferably from 0.01 to 0.3 m.
  • the mass ratio of ceria contained in the present abrasive composition is preferably 0.1 to 10%, and more preferably 1 to 5%.
  • the average particle size is preferably from 0.001 to 0.5 zm, more preferably from 0.01 to 0.3 zm.
  • the silica content in the present abrasive composition is preferably 0.5 to 15% by mass, more preferably 1 to L 0%.
  • the average particle size of the abrasive grains refers to a value measured by dispersing the abrasive grains in water before mixing with other components and using laser scattering, for example, MICROTRAC HRA MODEL 9320 manufactured by Nikkiso Co., Ltd. -Can be measured with XI 00.
  • the polishing rate tends to decrease. If the content of the abrasive grains is too large, the viscosity of the abrasive composition becomes high and handling becomes difficult. In addition, the number of scratches may increase. If alumina, silica, and ceria each have an abrasive content within the above range, a high polishing rate can be maintained and the viscosity of the abrasive composition will not be too high.
  • the abrasive in the present abrasive composition is preferably a high-purity oxide having a purity of at least 99%, more preferably at least 99.5%.
  • the abrasive grains are composed of a plurality of types of abrasive grains, it is preferable to use a mixture of abrasive grains each having a purity of 99% or more. From the viewpoint of purity, it is preferable that sodium ions or the like, which have a bad influence on the semiconductor integrated circuit, are not mixed in the abrasive grains.
  • the component (B) it is preferable to use high-purity water such as ion-exchanged water alone. However, a mixture of water and a water-soluble organic solvent, such as alcohols, is dispersed. It may be a medium.
  • the alcohols are not particularly limited, and include, for example, aliphatic alcohols having an alkyl group having 1 to 5 carbon atoms, such as ethanol, propanol and butanol. Considering the ease of cleaning the object to be polished after polishing and the effect of volatile components on the working environment, it is preferable that the component (B) is composed only of water.
  • the three components, tartaric acid of component (C), THMAM of component (D), and one or more selected from the group consisting of malonic acid and maleic acid of component (E), are obtained by combining the three components. Improve polishing characteristics. If only one or two of the above three components are contained in the abrasive composition, the polishing rate for copper is high, the polishing rate for tantalum or the compound is low, and dishing etc. The characteristic that the problem does not easily occur cannot be obtained. The above characteristics can be obtained only when all three components are used.
  • the polishing rate for tantalum or a tantalum compound tends to be low. It is necessary to add the above components (C) and (E) in order to maintain the above characteristics, increase the polishing rate for copper, and prevent the problem of dishing erosion.
  • the content of tartaric acid in the present abrasive composition is based on the total mass of the present abrasive composition.
  • the mass ratio is preferably from 0.01 to 10%, more preferably from 0.1 to 2%.
  • the THMAM is preferably 0.1 to 10%, and more preferably 1 to 8%.
  • the total content of malonic acid and Z or maleic acid is preferably 0.01 to 10%, more preferably 0.1 to 2%. If the content of each of these components is too small, the above-mentioned effects cannot be sufficiently obtained, and a sufficient polishing rate may not be obtained. On the other hand, the effect of adding does not increase even if the contents are respectively more than the above ranges.
  • the present polishing composition preferably contains, in addition to the components (A) to (E), a compound having a function of forming a protective film on the surface of the wiring metal in order to prevent dishing of the wiring metal portion.
  • a compound having a function of forming a protective film on the surface of the wiring metal in order to prevent dishing of the wiring metal portion.
  • the compound represented by Formula 1 suppresses the elution of copper by forming a film by physical adsorption or chemical adsorption on the copper surface.
  • R is a hydrogen atom, an alkyl group having 1 to 4 carbon atoms, an alkoxy group having 1 to 4 carbon atoms, or a carboxylic acid group.
  • benzotriazole hereinafter referred to as BTA
  • toltriazole TTA
  • benzotriazole substituted with a carboxylic acid group Rubric acid and the like.
  • BTA benzotriazole
  • TTA toltriazole
  • carboxylic acid group Rubric acid and the like.
  • the compound having a function of forming the above-mentioned protective film is preferably contained in a mass ratio of 0.001 to 5% with respect to the total mass of the present polishing composition from the viewpoint of polishing properties, It is more preferably contained at 5%, more preferably 0.005 to 0.1%.
  • the present abrasive composition contains an oxidizing agent.
  • an oxidizing agent it is believed that an oxide film is formed on the surface of the copper to be polished and the polishing is promoted by removing the oxide film from the substrate surface with mechanical force.
  • the content is preferably 0.1 to 10% with respect to the total mass of the abrasive composition, and 0.1 to 10%. More preferably, the content is 5 to 5%.
  • the oxidizing agent hydrogen peroxide, urea peroxide, peracetic acid, iron nitrate, iodate, and the like can be used, but hydrogen peroxide is particularly preferable because of less contamination of the semiconductor substrate.
  • the abrasive composition may further contain a pH adjuster, a surfactant, a chelating agent, a reducing agent, and the like, as necessary.
  • ⁇ ⁇ ⁇ ⁇ ⁇ of the present abrasive composition is preferably from 5 to 8. Within this range, corrosion of the copper surface is small and a high polishing rate for copper can be maintained.
  • the pH can be adjusted by the amounts of the acid and THMAM in the polishing composition, but a pH adjusting agent may be contained.
  • the pH adjuster is not particularly limited as long as the polishing performance is not hindered, and a known acid or alkali is used.
  • examples of the pH adjuster for the acidic side include inorganic acids such as nitric acid, sulfuric acid, and hydrochloric acid, and organic acids such as acetic acid, propionic acid, lactic acid, citric acid, oxalic acid, and succinic acid.
  • inorganic acids such as nitric acid, sulfuric acid, and hydrochloric acid
  • organic acids such as acetic acid, propionic acid, lactic acid, citric acid, oxalic acid, and succinic acid.
  • Examples of the pH adjuster for the basic side include alkali metal compounds such as hydroxyl chloride, primary to tertiary amine, hydroxylamine, and tetramethylammonium hydroxide. And quaternary ammonium salts such as tetraethylammonium oxide ammonium.
  • the pH can be adjusted to the basic side by adjusting the amount of THMAM.
  • ammonia is often used. However, when ammonia is contained, the polishing rate for tantalum or the like tends to increase, and selectivity may decrease.
  • a small amount of ammonia is preferably contained in the polishing composition, even if it is contained. In some cases, it is preferable not to include them.
  • ammonia when ammonia is contained in the present polishing composition, the polishing rate for copper tends to increase. Therefore, in the case where tantalum or a tantalum compound is used for polishing a semiconductor integrated circuit substrate of copper wiring as a barrier film, and when it is desired to increase the polishing rate of copper even if the selectivity is slightly reduced, ammonia Is preferably contained in the present polishing agent so that the polishing rate for tantalum or the like does not increase. Specifically, when ammonia is contained in the present abrasive, the ammonia is preferably contained in an amount of 0.05 to 0.4%, particularly 0.1 to 0.3% of the total mass of the present abrasive.
  • a surfactant may be added for the purpose of improving the dispersibility of the abrasive composition and preventing the copper surface from being roughened after polishing.
  • a surfactant any of an anionic surfactant, a cationic surfactant, a nonionic surfactant, and an amphoteric surfactant can be used.
  • anionic surfactant examples include ammonium lauryl sulfate, polyacrylic acid, alkyl sulfate, alkylbenzene sulfonate and the like.
  • cationic surfactant examples include an alkylamine salt and a quaternary ammonium salt.
  • nonionic surfactant examples include a polyoxyethylene derivative, a polyoxyethylene sorbitan fatty acid ester, and a glycerin fatty acid ester.
  • amphoteric surfactant examples include alkyl betaine and amine oxide.
  • the chelating agent examples include amino acids such as glycine, alanine, glutamine, and asparagine; peptides such as glycylglycine and glycylaranine; polyaminocarboxylic acids such as EDTA; oxycarboxylic acids such as citric acid; and condensed phosphoric acid.
  • amino acids such as glycine, alanine, glutamine, and asparagine
  • peptides such as glycylglycine and glycylaranine
  • polyaminocarboxylic acids such as EDTA
  • oxycarboxylic acids such as citric acid
  • condensed phosphoric acid condensed phosphoric acid.
  • a metal chelate may be contained. For example, when polishing copper, a copper anthranilate chelate or a copper quinalzinate chelate can be used.
  • hydrogen compounds such as hydrogen iodide and hydrogen sulfide, and known organic compounds such as aldehydes, saccharides, formic acid, and oxalic acid can be used.
  • the polishing composition is useful for polishing copper.
  • the polishing composition for polishing a semiconductor integrated circuit substrate has a barrier film composed of a tantalum or an indium compound between an insulating film and copper.
  • Useful for The method for polishing a semiconductor integrated circuit substrate using the present abrasive composition is not particularly limited. For example, a semiconductor integrated circuit is formed on the surface of a semiconductor wafer, and the back surface of the substrate is held on a rotatable polishing head.
  • a method in which the semiconductor integrated circuit is rotated while being pressed against a polishing pad fixed on a possible support table, or the back surface of a substrate on which a semiconductor integrated circuit is formed on a semiconductor wafer surface is fixed on the rotatable support table For example, a method in which a polishing head having a polishing pad attached to the surface thereof is brought into contact with and rotated is employed. At this time, a method is preferred in which the surface of the substrate is brought into contact with a polishing pad, the present polishing composition is supplied between the surface of the substrate and the polishing pad, and the copper formed on the surface of the substrate is polished.
  • the semiconductor integrated circuit board may be attached to the support via a cushion material so as to buffer the pressure during polishing and apply a uniform pressure to the surface of the semiconductor integrated circuit board.
  • the polishing pad may be provided with a channel or a supply hole so that the slurry-type abrasive composition can be uniformly supplied to the surface of the semiconductor integrated circuit substrate.
  • Examples of the material of the polishing pad include polyester, polyurethane, and the like.
  • K-1 Groo Ved polyurethane material, manufactured by Rodel Co., Ltd.
  • the material is not limited to this, and can be appropriately selected according to the abrasive composition to be used.
  • the polishing pressure can be set according to the type of polishing pad, the presence or absence and type of the cushion material, the polishing rate, and the physical properties such as the viscosity of the slurry of the polishing composition. High polishing rate can be obtained. Therefore, low dielectric constant
  • an insulating film made of an organic material or an organic Z inorganic composite material e.g., having a dielectric constant of 1.0 to 3.5
  • a barrier film made of tantalum or tantalum compound it is very useful to use the present polishing composition for polishing a semiconductor integrated circuit substrate on which wiring is formed.
  • the strength is lower than that of an insulating material made of an inorganic material such as SiO 2 , and the insulating film may peel off from the substrate when polished at a high polishing pressure. For this reason, it is preferable to perform polishing with a low polishing pressure.
  • the polishing pressure 0. 7X 10 3 ⁇ 3. 5X 10 4 P a is rather preferable, and particularly preferably 0. 35 X 10 4 ⁇ 2. 1 X 10 4 P a. If the polishing pressure is smaller than 0.7 ⁇ 10 3 Pa, a sufficient polishing rate cannot be obtained. Conversely, if the polishing pressure is larger than 2.1 ⁇ 10 4 Pa, dating, erosion, scratches, or organic matter will occur during the polishing process.
  • the insulating film derived from the insulating film made of the material or the organic-inorganic composite material may be peeled off, which may adversely affect a circuit formed on the semiconductor wafer or a multilayer circuit after polishing.
  • the semiconductor integrated circuit substrate is subjected to the second polishing step of polishing the copper and the barrier film after the first polishing step of polishing copper using the polishing composition of the present invention as described above.
  • the first polishing step is a first step of removing copper up to near the insulating film material at a high polishing rate, and then the polishing step is changed to polish the surface of the insulating film material so that dishing erosion does not occur.
  • the present abrasive composition is particularly effective when used in the first step.
  • the semiconductor integrated circuit substrate is usually sufficiently washed with running water and dried. Ultrasonic cleaning is often performed.
  • Copper (wiring metal film) Wafer for polishing rate evaluation An 8-inch wafer in which a 150 nm thick Cu layer was formed on a substrate by plating.
  • Tantalum (barrier film) Wafer for polishing rate evaluation An 8-inch wafer formed by sputtering a 200-nm-thick Ta layer on a substrate.
  • a wiring having a wiring density of 50% and a wiring width of 50 m is formed on the insulating film formed on the substrate, and a thickness of 2 mm is formed on the insulating film on which the wiring pattern is formed.
  • Polishing was performed on each of the copper polishing rate evaluation wafer and the patterned wafer using the polishing composition of each composition shown in Table 1.
  • the unit of the numerical value described in Table 1 is the mass ratio of each component to the total mass of the jf abrasive composition, and the unit is%.
  • the polishing conditions were as described below, and the polishing rate when polishing the copper polishing rate evaluation wafer with each polishing composition using a film thickness measuring device (RT80-RG80, manufactured by Nabson) was determined. It was measured.
  • RT80-RG80 film thickness measuring device
  • Dating at a position with a wiring width of 50 m was measured using a device (Deck Tack V200 Si manufactured by VEECO).
  • Table 2 shows the results. In Table 2, the unit of the polishing rate is nm / min, and the unit of the dishing is nm.
  • Polishing machine 6 EC manufactured by S tras s b a ugh company
  • Polishing pad I C—1000 K—Grooved (manufactured by Mouth Dell Inc.), supply amount of abrasive composition: 200 mL_ / min (0.082 mL / (min x cm)
  • Polishing pad rotation speed Head (substrate holder) 97 rpm, platen (platen) 10
  • each pattern wafer was polished. Polishing was also performed on the wafer for copper polishing rate evaluation in Examples 4 and 5, and polishing was also performed on the wafer for tantalum polishing rate evaluation in Examples 4 and 6.Comparing the polishing rate for copper and the polishing rate for tantalum, respectively
  • the polishing conditions were as described below, and the wafer for copper polishing rate evaluation and the wafer for tantalum polishing rate evaluation were polished using a film thickness measuring device (Tencor or RS-75 manufactured by KLA Tencor). The polishing rate at that time was measured.
  • dishing was measured at a wiring width of 50 m using a step measurement device (Tencor HRP-100 manufactured by KLA Tencor). Table 2 shows the results.
  • Polishing machine Applied material polishing machine Mirra,
  • Polishing pad IC 1000 K—Groove d (manufactured by Kuchi Dale), supply amount of abrasive composition: 200 mL / min (0.099 mL / (min x cm)
  • Polishing pad rotation speed Head 137 rpm, platen 143 rpm.
  • Polishing was performed on a copper polishing rate evaluation wafer and a tantalum polishing rate evaluation wafer in the same manner as in Example 4 using the polishing composition of each composition shown in Table 1. Polishing was performed in the same manner as in Example 4, except that the supply amount of the polishing composition was changed to 10 OmLZmin. Table 2 shows the results.
  • copper wiring on the surface of a semiconductor integrated circuit substrate can be polished at a high polishing rate while suppressing the generation of scratches as defects during the polishing step.
  • the first of polishing copper wiring having a film made of tantalum or a tantalum compound as a barrier film.
  • the semiconductor substrate has excellent selectivity, is less likely to cause dishing and erosion due to polishing, and can obtain a highly accurate flat surface of a semiconductor integrated circuit substrate.
  • a high polishing rate and a high selectivity can be obtained even when the polishing pressure is reduced in the polishing step of the surface of the semiconductor integrated circuit substrate. Even when a film made of a low-k material such as a material or an organic-Z inorganic composite material is used, problems such as peeling of the insulating film hardly occur.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Disintegrating Or Milling (AREA)

Description

研磨剤組成物、 その製造方法及び研磨方法 技術分野
本発明は研磨剤に関し、 特に半導体集積回路基板の製造工程に用いられる研磨 剤に関し、 より詳しくはバリァ膜材料として夕ンタル又は夕ンタル化合物を用い た埋め込み銅配線の形成に好適な研磨剤及び該研磨剤を用いた半導体集積回路基 板の製造方法に関する。 背景技術
近年、 半導体集積回路の高集積化-高機能化にともない、 微細化 ·高密度化の ための微細加工技術の開発が求められている。 半導体集積回路の製造工程、 特に 多層配線形成工程においては、 層間絶縁膜や埋め込み配線の平坦化技術が重要で ある。 すなわち、 半導体製造プロセスの微細化 ·高密度化により配線が多層化す るにつれ、 各層での表面の凹凸が大きくなりやすく、 その段差がリソグラフィの 焦点深度を越える等の問題を防ぐために、 多層配線形成工程での高平坦化技術が 重要となってくる。
配線材料としては、 従来使われてきた A 1合金に比べて比抵抗が低く、 エレク トロマイグレーション耐性に優れることから、 銅が着目されている。 銅はその塩 化物ガスの蒸気圧が低く、 従来から用いられてきた反応性イオンエッチング法 （ R I E： Re ac t i ve I on E t c h i n ) では配線形状への加工 が難しいため、 配線の形成にはダマシーン法 （D ama s c e n e) が用いられ る。 これは絶縁膜に配線用の溝パターンやビア等の凹部を形成し、 次にバリア膜 を形成した後に、 銅を溝部に埋め込むようにスパッタ法ゃメツキ法等で成膜し、 その後凹部以外の絶縁膜表面が露出するまで余分な銅とバリア膜を化学的機械的 研磨法 （CMP： C h em i c a 1 Me chan i c a l Po l i s h i n g、 以下 CMPという。 ） で除去して、 表面を平坦化する方法である。 近年は、 このように凹部に銅が埋め込まれた銅配線とビア部を同時に形成するデュアルダ マシーン法 (Dua l Dama s c ene) が主流となっている。 このような銅埋め込み配線形成においては、 銅の絶縁膜中への拡散防止のため に、 バリア膜としてタンタル、 タンタル合金又は窒化タンタル等のタンタル化合 物からなる膜が形成される。 したがって、 表面を平坦化するとともに、 銅を埋め 込む配線部分以外では、 露出したバリア膜を C M Pにより取り除く必要がある。 しかしバリァ膜は銅に比べて非常に硬いために、 十分な研磨速度が得られない場 合が多い。 そこで図 1に示すように配線金属膜を除去する第 1研磨工程とバリア 膜を除去する第 2研磨工程からなる 2段階研磨法が提案されている。
図 1は、 埋め込み配線を CM Pにより形成する方法を示す断面図であり、 （a ) は研磨前、 （b ) は配線金属膜 4を除去する第 1研磨工程の終了後、 （c ) は バリア膜 3を除去する第 2研磨工程終了後を示す。 図 1 ( a) に示すように、 S i基板 1上に埋め込み配線 5を形成するための溝が形成された絶縁膜 2が形成さ れ、 その上にバリア膜 3、 その上に配線金属膜 4 (C u膜） が形成されており、 第 1研磨工程で配線金属膜 4を、 第 2研磨工程でバリァ膜 3を除去する。
しかし、 従来の研磨剤を用いた CM Pでは、 銅の埋め込み配線 5のディッシン グゃエロ一ジョンが大きくなる問題があつた。 ここでディッシングとは、 幅の広 い配線部で発生しやすいもので、 図 2に示すように配線部の配線金属膜 4が過剰 に研磨され中央部が窪んだ状態をいう。 エロージョンとは、 密集した配線部で発 生しやすいもので、 図 3に示すように配線密度の低い部分に比べ、 密集した配線 部の絶縁膜 2が過剰に研磨され、 絶縁膜 2が薄くなる現象をいう。 なお、 図 2、 3においてはバリァ膜 3は省略している。
上述の第 1研磨工程は、 さらに二つの段階にわけ、 高研磨レー卜でバリア膜材 料近傍までの銅を除去する一段目の工程と、 次いで研磨工程を変えてディッシン グゃエロージョンが起きないようにパリア膜材料の表面まで研磨する二段目のェ 程とにする場合もある。
第 2研磨工程では、 通常銅配線とバリァ膜と絶縁膜がほぼ同じ速度で研磨され るようにするので、 配線部位以外の銅を除去する第 1研磨工程において平坦面が 得られない場合には、 第 2研磨工程でも配線部位でディッシングゃェロージョン を誘発し、 最終的に表面が平坦な配線構造が形成されない。 そのため、 第 1研磨 工程用の研磨剤組成物としては、 銅に対する研磨レートが高く、 かつバリア膜に 対する研磨レートがきわめて低いという選択性を有するとともに、 ディッシング やエロージョンが起こりにくいことが必要とされ、 各種研磨剤が提案されている (例えば特開 2 0 0 2— 1 7 0 7 9 0号公報参照。 ） 。
一方、 半導体基板上の絶縁膜には、 従来は主として S i 02等の無機材料が使 用されてきたが、 近年半導体集積回路の高集積化のための配線の高密度化に伴い 、 L o w— k材料といわれる低誘電率の新たな材料が注目されている。 しカ し、 L o w— k材料の多くは有機材料又は有機無機の混合材料からなるため、 従来と 同様の C M P工程にて研磨した場合、 半導体集積回路基板表面上の凹凸ゃキズの 発生の問題に加え、 絶縁膜そのものが剥離する問題も生じる。 この剥離を制御す るため、 低い研磨圧力にて CM Pを行い、 かつ従来同様に高い研磨レートを得る ことが可能な C M P工程、 及びそのための研磨剤組成物が求められている。 発明の開示
そこで本発明は、 特に銅の埋め込み配線が形成された半導体集積回路基板の製 造工程の CMP工程において、 デイツシング、 エロ一ジョン、 絶縁膜の剥離等の 配線欠損を抑制し、 低研磨圧力でも銅を高い研磨レー卜で研磨することが可能で 、 かつバリァ膜となるタンタルやタンタル化合物に対しては研磨レー卜が低いと いう研磨選択性を併せ持つ、 特に半導体集積回路基板の研磨に適した研磨剤組成 物、 及び当該研磨剤組成物を用いた半導体集積回路基板の製造方法を提供するこ とを目的とする。
本発明は、 基材を研磨するための化学的機械的研磨用研磨剤であって、 下記 ( A) 、 (B) 、 (C) 、 (D) 及び （E) を含有することを特徴とする研磨剤組 成物を提供する。
(A) 砥粒、
(B) 水系媒体、
(C) 酒石酸、
(D) トリスヒドロキシメチルァミノメタン、
(E) マロン酸及びマレイン酸からなる群から選ばれる 1種以上。
本発明の研磨剤組成物 （以下、 本研磨剤組成物という） は、 低圧力で研磨した 場合でも銅に対する研磨レートが高く銅の研磨に適している。 またこの場合エロ ージョンゃディッシングもおこりにくい。 さらに夕ン夕ルや窒化タンタル等の夕 ンタル化合物に対する研磨レー卜が低いので、 夕ンタル又は夕ンタル化合物をバ リア膜として銅の埋め込み配線を形成する半導体集積回路基板の製造における第 1研磨工程において本研磨剤組成物を用いると、 銅の研磨レートが高くかつバリ ァ膜の研磨レートは低いという選択性に優れ好ましい。
また、 本発明は、 ウェハ上に絶縁膜を形成し、 絶縁膜中にタンタル又はタンタ ル化合物からなるバリァ膜を介して銅の埋め込み配線を形成する半導体集積回路 基板の製造方法であって、 前記ウェハの表面を研磨パッドに接触させ、 上述の研 磨剤組成物を前記基板と前記研磨パッドの間に供給して、 前記ウェハ表面に形成 された銅を研磨する工程を含むことを特徴とする半導体集積回路基板の製造方法 を提供する。 図面の簡単な説明
図 1 ： CM Pによる埋め込み配線の形成方法を示す工程断面図
( a ) 研磨前、 ( b ) 配線金属膜を除去する第 1研磨工程終了後、 （c ) バリア 膜を除去する第 2研磨工程終了後
図 2 ：デイツシングの形成過程を示す断面図
( a ) 研磨前、 （b ) 研磨後
図 3 ：エロージョンの形成過程を示す断面図
( a ) 研磨前、 （b ) 研磨後 発明を実施するための最良の形態
本研磨剤組成物は、 下記 （A) 〜 （E) の成分を含む。 （A) 砥粒、 (B) 水 系媒体、 （C) 酒石酸、 （D) トリスヒドロキシメチルァミノメタン （以下、 T HMAMという） 、 （E) マロン酸及びマレイン酸からなる群から選ばれる 1種 以上。
本研磨剤組成物に含まれる成分 （A) の砥粒としては、 ひ一アルミナ、 β—ァ ルミナ、 δ—アルミナ、 ァーアルミナ、 0—アルミナ等のアルミニウム酸化物の 他、 セリア、 シリカ等が挙げられる。 これらの砥粒は単独でも適宜組み合わせて 用いてもよく、 また半導体集積回路に悪影響のない範囲で他の無機材料又は有機 材料からなる砥粒が含まれていてもよい。
砥粒がアルミナである場合、 その平均粒子径は 0. 001〜0. 5Aimが好ま しく、 0. 01〜0. 3 mであるとより好ましい。 アルミナのなかでは <5—ァ ルミナが特に好ましい。 また、 本研磨剤組成物中に'含まれるアルミナは質量比で 0. 05〜 5%であることが好ましく、 0. 09〜3 %であるとより好ましい。 また、 砥粒がセリアである場合は、 平均粒子径は 0. 001〜0. 5 mであ ることが好ましく、 0. 01〜0. 3 mであるとより好ましい。 また、 本研磨 剤組成物中に含まれるセリアは質量比で 0. 1〜10%であることが好ましく、 1〜5%であるとより好ましい。
また、 砥粒がシリカである場合は、 平均粒子径は 0. 001〜0. 5 zmであ ることが好ましく、 0. 01〜0. 3 zmであるとより好ましい。 また、 本研磨 剤組成物中に含まれるシリカは質量比で 0. 5〜15%であることが好ましく、 1〜： L 0 %であるとより好ましい。
砥粒の粒子径が小さすぎると充分な研磨レートが得られず、 また粒子径が大き すぎると被研磨表面において傷の発生の要因となる。 アルミナ、 シリカ、 セリア がそれぞれ上述の範囲内の平均粒子径を有していれば、 高研磨レートを維持でき かつ被研磨表面の傷も発生しにくい。 なお、 ここで砥粒の平均粒子径は、 他成分 と混合する前の状態の砥粒を水に分散させてレーザー散乱を用いて測定した値を いい、 例えば日機装社製の M I CROTRAC HRA MODEL 9320 - XI 00で測定できる。
また、 研磨剤組成物中の砥粒の含有量が少なすぎると研磨レートが低くなる傾 向があり、 砥粒の含有量が多すぎると、 研磨剤組成物の粘度が高くなり取り扱い にくくなる。 また傷の発生が多くなるおそれがある。 アルミナ、 シリカ、 セリア がそれぞれ上述の範囲内の砥粒の含有量を有していれば、 高研磨レートを維持で きかつ研磨剤組成物の粘度も高くなりすぎない。
また、 半導体集積回路基板を製造する場合、 回路に悪影響を及ぼす不純物の混 入を避ける必要がある。 そのため、 特に半導体集積回路基板の研磨に用いる場合 、 本研磨剤組成物中の砥粒は、 9 9 %以上の純度を有する高純度酸化物であるこ とが好ましく、 9 9 . 5 %以上の純度であればさらに好ましい。 砥粒が複数の種 類の砥粒からなる場合は、 それぞれ 9 9 %以上の純度を有する各砥粒を混合して 用いることが好ましい。 純度の観点では、 特に半導体集積回路に悪影響を及ぼす ナトリウムイオン等が砥粒中に混入していないことが好ましい。
成分 （B) としては、 イオン交換水等高純度の水を単独で用いることが好まし レ^ しかし、 水を主成分とし、 水に可溶なアルコール類等の有機溶剤との混合系 の分散媒であってもよい。 当該アルコール類としては特に限定されないが、 例え ばエタノール、 プロパノール、 ブ夕ノール等炭素数が 1〜5のアルキル基を有す る脂肪族アルコールが挙げられる。 研磨後の被研磨物の洗浄の容易性や、 揮発成 分による作業環境への影響等を考慮すると、 成分 （B) は水のみからなることが 好ましい。
成分 （C) の酒石酸と、 成分 （D) の THMAMと、 成分 （E) のマロン酸及 びマレイン酸からなる群から選ばれる 1種以上と、 の 3つの成分は、 当該 3成分 の組合せにより研磨特性を高める。 研磨剤組成物中に上記 3成分のうちいずれか 1成分又は 2成分のみ含まれるのでは、 銅に対する研磨レートが高く、 タンタル 又は夕ン夕ルイヒ合物に対する研磨レー卜が低く、 かつディッシングなどの問題が 起こりにくいという特性は得られない。 3成分そろつて初めて上記特性が得られ る。
研磨剤組成物中に THMAMを含有させることにより、 タンタル又はタンタル 化合物に対する研磨レー卜が低くなる傾向がある。 この特性を維持したままかつ 銅に対する研磨レートを高めかつディッシングゃェロージョンの問題を起こりに くくするためには、 上記成分 （C) と成分 （E) を加えることが必要である。 T
HMAMを含む研磨剤組成物に成分 （C) の酒石酸を加えただけではデイツシン グの問題は起こりにくくなるものの充分な研磨レートが得られない。 研磨剤組成 物中に成分 （C) 、 (D) 、 (E) の 3成分がそろって初めて低研磨圧力でも銅 に対する研磨レー卜が高くかつタンタル等に対する研磨レートが低くディッシン グ等の問題も起こりにくくなる。
ここで、 本研磨剤組成物中の酒石酸の含有量は本研磨剤組成物全質量に対して 質量比で 0. 01〜10%であることが好ましく、 0. 1〜2%あるとさらに好 ましい。 また、 THMAMは 0. 1〜10%であること力《好ましく、 1〜8%で あるとさらに好ましい。 またマロン酸及び Z又はマレイン酸は合計で 0. 01〜 10%であることが好ましく、 0. 1〜2%あるとさらに好ましい。 これらの成 分の含有量がそれぞれ少なすぎると上述の効果が充分に得られず充分な研磨レー 卜が得られないおそれがある。 一方含有量をそれぞれ上述の範囲より多くしても 添加する効果は高まらない。
本研磨剤組成物には、 成分 (A) 〜 （E) のほかに、 配線金属部のディッシン グを防止するために配線金属表面に保護膜を形成する機能を有する化合物を含む ことが好ましい。 具体的には式 1で表される化合物を含むことが好ましい。 式 1 で表される化合物は、 配線金属が銅からなる場合、 銅表面に物理吸着又は化学吸 着して皮膜を形成することにより銅の溶出を抑制する。 ここで、 式 1中、 Rは水 素原子、 炭素数 1〜4のアルキル基、 炭素数 1〜4のアルコキシ基又はカルボン 酸基である。
• · ·式 1
Figure imgf000008_0001
具体的にはべンゾトリアゾ一ル （以下、 BTAという） 、 BTAのベンゼン環 の 4又は 5位置の H原子一つがメチル基と置換されたトリル卜リァゾール （T T A) 、 カルボン酸基で置換されたべンゾトリァゾ一ルー 4一力ルボン酸等が挙げ られる。 これらは単独で使用してもよく、 2種以上を混合して使用してもよい。 上述の保護膜を形成する機能を有する化合物は、 研磨特性の点から本研磨剤組成 物の全質量に対し、 質量比で 0. 001〜5%含まれることが好ましく、 0. 0 05〜0. 5%含まれることがより好ましく、 0. 005〜0. 1%であるとさ らに好ましい。
また、 本研磨剤組成物には酸化剤が含まれることが好ましい。 酸化剤の作用は 必ずしも明確ではないが、 被研磨物である銅表面に酸ィ匕皮膜を形成させ、 機械的 な力で基板表面から酸化皮膜を除去することにより研磨を促進しているものと思 われる。 しかし、 酸化剤の含有量が多すぎると銅の腐食速度が高くなるおそれが あるので、 本研磨剤組成物の全質量に対し、 0 . 1〜1 0 %含まれることが好ま しく、 0 . 5〜5 %含まれることがより好ましい。 酸化剤としては、 過酸化水素 、 過酸化尿素、 過酢酸、 硝酸鉄、 ヨウ素酸塩等が使用できるが、 特に半導体基板 の汚染が少ない点から過酸化水素が好ましい。
本研磨剤組成物には、 さらに必要に応じて、 p H調整剤、 界面活性剤、 キレー 卜化剤、 還元剤等を適宜含有させてもよい。
本研磨剤組成物の ρ Ηは 5〜8であることが好ましい。 その範囲であれば銅表 面の腐食が少なくかつ銅に対する高研磨レートを維持できる。 通常、 p Hは研磨 剤組成物中の酸と THM AMの配合量により調整できるが、 p H調整剤を含有さ せてもよい。 その場合 p H調整剤は研磨性能を阻害しない限り特に限定されず、 既知の酸やアルカリが用いられる。 具体的には例えば、 酸性側への p H調整剤と しては、 硝酸、 硫酸、 塩酸等の無機酸、 酢酸、 プロピオン酸、 乳酸、 クェン酸、 シユウ酸、 コハク酸等の有機酸が挙げられる。
また、 塩基性側への P H調整剤としては水酸ィ匕カリゥム等のアル力リ金属化合 物、 1〜3級ァミン、 ヒドロキシルァミン、 水酸化テ卜ラメチルァンモニゥムァ ンモニゥムゃ水酸化テトラエチルアンモニゥムアンモニゥム等の 4級アンモニゥ ム塩が挙げられる。 本発明では T HM AMの量を調整して p Hを塩基性側に調整 することもできる。 アルカリ金属を含まない方が望ましい場合にはアンモニアが 使用されることが多いが、 アンモニアを含有するとタンタル等に対する研磨レー トが高まる傾向があり、 選択性が低下することがある。 特にタンタル又はタン夕 ル化合物をバリア膜とする銅配線の半導体集積回路基板の研磨に用いる場合は、 研磨剤組成物中にアンモニアは含まれたとしても少量であることが好ましく、 ァ ンモニァを実質的に含まないことが好ましい場合がある。
一方、 アンモニアを本研磨剤組成物中に含有させると、 銅に対する研磨レート は高まる傾向にある。 したがって、 タンタル又はタンタル化合物をパリア膜とす る銅配線の半導体集積回路基板の研磨に用いる場合であって、 上記の選択性を多 少低下させてでも銅の研磨レートを高めたい場合は、 アンモニアをタンタル等に 対する研磨レートが高まらない程度に本研磨剤中に含有させることが好ましい。 具体的には、 本研磨剤中にアンモニアを含ませる場合は、 アンモニアは本研磨剤 全質量の 0 . 0 5〜0 . 4 %、 特に 0 . 1〜0 . 3 %であることが好ましい。 また、 研磨剤組成物の分散性の向上や研磨後の銅表面の荒れの防止を目的とし て界面活性剤を添加してもよい。 界面活性剤としては陰イオン性界面活性剤、 陽 イオン性界面活性剤、 非イオン性界面活性剤、 両性界面活性剤のいずれも使用で きる。
陰イオン性界面活性剤としては、 ラウリル硫酸アンモニゥム、 ポリアクリル酸 、 アルキル硫酸エステル塩、 アルキルベンゼンスルフォン酸塩等が挙げられる。 陽イオン性界面活性剤としては、 アルキルアミン塩、 第四級アンモニゥム塩等が 挙げられる。 非イオン性界面活性剤としては、 ポリオキシエチレン誘導体、 ポリ ォキシエチレンソルピ夕ン脂肪酸エステル、 グリセリン脂肪酸エステル等が挙げ ちれる。 両性界面活性剤としては、 アルキルべタイン、 ァミンオキサイド等が挙 げられる。
キレート化剤としては、 グリシン、 ァラニン、 グルタミン、 ァスパラギン等の アミノ酸、 グリシルグリシン、 グリシルァラニン等のペプチド、 E D TA等のポ リアミノカルボン酸、 クェン酸等のォキシカルボン酸、 縮合リン酸等が挙げられ る。 また、 金属キレートを含有してもよく、 例えば銅を研磨する場合にはアント ラニル酸銅キレート、 キナルジン酸銅キレート等が使用できる。
また、 還元剤としては、 ヨウ化水素、 硫化水素等の水素化合物やアルデヒド類 、 糖類、 ギ酸、 シユウ酸等既知の有機化合物が使用できる。
本研磨剤組成物は銅を研磨するのに有用で、 特にバリア膜としてタンタル又は 夕ンタルイ匕合物からなる膜を絶縁膜と銅の間に有する、 半導体集積回路基板の製 造のための研磨に有用である。 本研磨剤組成物を使用して半導体集積回路基板を 研磨する方法は特に限定されないが、 例えば半導体ウェハ表面に半導体集積回路 が形成され基板の裏面を回転可能な研磨へッドに保持させ、 回転可能な支持台上 に固定された研磨パッドに押し当てながら回転させる方法や、 半導体ウェハ表面 に半導体集積回路が形成された基板の裏面を回転可能な支持台上に固定し、 該半 導体集積回路の表面に研磨パッドが取り付けられた研磨へッドを当接し回転させ る方法等が採用される。 このとき、 基板の表面を研磨パッドに接触させ、 本研磨剤組成物を基板の表面 と研磨パッドとの間に供給して、 基板表面に形成された銅を研磨する方法が好ま しい。
ここで支持台には、 研磨時の圧力を緩衝し、 半導体集積回路基板表面に対して 均一に圧力をかけるように、 クッション材を介して半導体集積回路基板を取り付 けてもよい。 また、 この際研磨パッドにはスラリー状の研磨剤組成物が半導体集 積回路基板の表面に対して均一に供給可能なようにチャネルや供給孔が設けられ ていてもよい。
研磨パッドの材質としては、 ポリエステルやポリウレタン等があり、 本発明の 実施例では、 I C一 1000の K一 G r o o V e d (ポリウレタン材質、 ロデー ル社製） を用いたが、 用いられる研磨パッドの材質はこれに限定されず、 使用さ れる研磨剤組成物に応じて適宜選択することができる。
研磨圧力は、 研磨パッドの種類、 上記クッション材の有無や種類、 研磨速度、 研磨剤組成物のスラリ一の粘性等の物性により設定できるが、 本研磨剤組成物は 研磨圧力が低くても銅に対する高研磨レートが得られる。 したがって、 低誘電率
(例えば比誘電率が 1. 0〜3. 5) の有機材料又は有機 Z無機複合材料からな る絶縁膜中にタンタル又はタン夕ルイ匕合物からなるバリア膜を介して銅の埋め込 み配線を形成する半導体集積回路基板の研磨に本研磨剤組成物を使用すると非常 に有用である。 有機材料又は有機 Z無機複合材料からなる絶縁膜の場合、 S i O 2等の無機材料からなる絶縁膜に比べて強度が弱く、 高研磨圧力で研磨すると基 板から絶縁膜が剥離するおそれがあるため、 低研磨圧力で研磨することが好まし いからである。
この場合、 研磨圧力としては 0. 7X 103 〜3. 5X 104 P aが好まし く、 特に 0. 35 X 104 〜2. 1 X 104 P aであることが好ましい。 研磨 圧力が 0. 7X 103 P aより小さいと充分な研磨レートが得られず、 逆に、 2. 1 X 104 Paより大きいと、 研磨過程でデイツシング、 エロージョン、 キズが発生したり、 有機材料又は有機 無機複合材料からなる絶縁膜に由来する 絶縁膜の剥離等が起こることがあり、 半導体ウェハ上に形成された回路や、 研磨 後の回路の多層化に悪影響を与えるおそれがある。 半導体集積回路基板に対しては、 上述のとおり本発明研磨剤組成物を使用して 銅を研磨する第 1研磨工程を終えた後、 銅及びバリァ膜を研磨する第 2研磨工程 が行われる。 また、 第 1研磨工程を高研磨レートで絶縁膜材料近傍までの銅を除 去する一段目の工程と、 次いで研磨工程を変えてディッシングゃェロージョンが 起きないように絶縁膜材料の表面まで研磨する二段目の工程とに分ける場合は、 本研磨剤組成物は一段目の工程で使用すると特に効果が高い。
CM Pによる第 2研磨工程まで終了すると、 通常、 半導体集積回路基板は流水 により十分に洗浄し乾燥される。 超音波洗浄が実施されることも多い。
以下、 実施例 （例 1、 2、 4) 及び比較例 （例 3、 5、 6 ) を用いて本発明を 詳細に説明するが、 本発明はこれらに限定されない。
[被研磨物]
(ブランケッ卜ウェハ）
( 1 ) 銅 （配線金属膜） 研磨速度評価用ウェハ：基板上に厚さ 1 5 0 0 n mの C u層をメツキで成膜した 8インチウェハ。
( 2 ) タンタル （バリア膜） 研磨速度評価用ウェハ：基板上に厚さ 2 0 0 nmの T a層をスパッタで成膜した 8インチウェハ。
(パターンウェハ）
基板上に形成された絶縁膜に対し、 配線密度 5 0 %で、 配線幅 5 0 mのパタ ーンを有する配線を形成し、 その配線パターンの形成された絶縁膜の上に、 厚さ 2 5 nmの T a層をスパッ夕で成膜し、 さらにその上に厚さ 1 5 0 0 ]1111の 11 層をメツキで成膜した 8インチウェハ （商品名： 8 3 1 CMP 0 0 0、 S e m a t e c h製） 。
[例 1〜3 ]
表 1に示す各組成の研磨剤組成物を用い、 銅研磨速度評価用ウェハとパターン ウェハについて、 それぞれ研磨を行った。 表 1中に記載の数値の単位は、 jf磨剤 組成物全質量に対する各成分の質量割合であり、 単位は％である。
研磨条件は下記に記載のとおりの条件とし、 膜厚測定装置 （ナブソン社製 R T 8 0 - R G 8 0 ) を用いて各研磨組成物で銅研磨速度評価用ウェハを研磨した際 の研磨レートを測定した。 また、 パターンウェハの研磨については、 段差測定装 置 （VEECO社製デックタック V200 S i) を用いて配線幅 50 mの位置 のデイツシングを測定した。 結果を表 2に示す。 なお表 2において、 研磨レート の単位は nm/m i nであり、 ディッシングの単位は nmである。
<研磨条件 >
研磨機： S t r a s b a u g h社製研磨機 6 E C、
研磨パッド： I C— 1000 K— Gr ooved (口デ一ル社製） 、 研磨剤組成物供給量： 200mL_/mi n (0. 082mL/ (m i nX cm
2 ) 相当） 、
研磨時間： 1分、
研磨圧力： 1. 7 X 104 P a、
研磨パッドの回転数：へッド （基板保持部） 97 r pm、 プラテン （定盤） 10
3 r pm。
[例 4〜6]
表 1に示す各組成の研磨剤組成物を用い、 パターンウェハについて、 それぞれ 研磨を行った。 例 4と例 5については銅研磨速度評価用ウェハについても研磨を 行い、 例 4と例 6についてはタンタル研磨速度評価用ウェハについても研磨を行 レ それぞれ銅に対する研磨レート及びタンタルに対する研磨レートを比較した 研磨条件は下記に記載のとおりの条件とし、 膜厚測定装置 （KLAテンコール 社製、 t enc o r RS-75) を用いて銅研磨速度評価用ウェハ及びタンタ ル研磨速度評価用ウェハを研磨した際の研磨レートを測定した。 また、 パターン ウェハの研磨については、 段差測定装置 （KLAテンコール社製 t enc o r HRP— 100) を用いて配線幅 50 mの位置のディッシングを測定した。 結 果を表 2に示す。
<研磨条件 >
研磨機：アプライドマテリアル社製研磨機 M i r r a、
研磨パッド： I C一 1000 K— Gr oove d (口デール社製） 、 研磨剤組成物供給量： 200mL/m i n (0. 099mL/ (m i nX cm
2 ) 相当） 、 研磨時間： 1分、
研磨圧力： 0. 7 X 104 P a、
研磨パッドの回転数：へッド 137 r pm、 プラテン 143 r pm。
[例 7、 8]
表 1に示す各組成の研磨剤組成物を用い、 例 4と同様に銅研磨速度評価用ゥェ ハ及びタンタル研磨速度評価用ウェハについて研磨を行った。 研磨条件として、 研磨剤組成物供給量を 10 OmLZm i nに変更した以外は例 4と同様にして研 磨を行った。 結果を表 2に示す。
[表 1]
Figure imgf000014_0001
[表 2]
Figure imgf000014_0002
[産業上の利用の可能性]
本発明によれば、 研磨工程時における欠陥であるキズの発生を抑制しつつ半導 体集積回路基板表面の銅配線を高研磨レー卜で研磨することができる。 特にバリ ァ膜としてタンタル又はタンタル化合物からなる膜を有する銅配線の研磨の第 1 研磨工程において、 優れた選択性を有しており、 研磨によるディッシング、 エロ —ジョンの発生が少なく、 極めて高精度の平坦な半導体集積回路基板表面を得る ことができる。
また、 本発明によれば、 半導体集積回路基板表面の研磨工程において研磨圧力 を低くした場合であっても、 高い研磨レートと高選択性を得ることができるので 、 絶縁膜として低誘電率の有機材料や有機 Z無機複合材料の L o w— k材料から なる膜が使用された場合でも、 絶縁膜の剥離等の問題が生じにくい。

Claims

請求の範囲
1. 基材を研磨するための化学的機械的研磨用研磨剤であって、 下記 （A) 、 (B) 、 (C) 、 (D) 及び （E) を含有することを特徴とする研磨剤組成物。
(A) 砥粒、
(B) .水系媒体、
(C) 酒石酸、
(D) トリスヒドロキシメチルァミノメタン、
(E) マロン酸及びマレイン酸からなる群から選ばれる 1種以上。
2. 研磨剤組成物の全質量に対し、 質量比で前記 （C) が 0. 01〜10%含 まれ、 前記 （D) が 0. 01〜10%含まれ、 かつ前記 （E) が 0. 01〜： L 0 %含まれる請求の範囲 1に記載の研磨剤組成物。
3. さらに式 1で表される化合物 （ただし、 Rは水素原子、 炭素数 1〜4のァ ルキル基、 炭素数 1〜4のアルコキシ基又はカルボン酸基である） を含む請求の 範囲 1又は 2に記載の研磨剤組成物。
式 1
Figure imgf000016_0001
4. さらに酸化剤を質量比で 0 1 0 %含む請求の範囲 1〜 3のいずれか に記載の研磨剤組成物。
5. さらにアンモニアを質量比で 0. 05〜0. 4%含む請求の範囲 1〜4の いずれかに記載の研磨剤組成物。
6. 前記基材が銅である請求の範囲 1〜 5のいずれかに記載の研磨剤組成物。
7. 前記基材は半導体集積回路基板であり、 前記半導体集積回路基板は、 絶縁 膜に銅の埋め込み配線が形成されたものであり絶縁膜と銅の間にはタンタル又は タンタル化合物からなるバリァ膜が配置されている請求の範囲 5に記載の研磨剤 組成物。
8. ウェハ上に絶縁膜を形成し、 絶縁膜中にタンタル又はタンタル化合物から なるバリア膜を介して銅の埋め込み配線を形成する半導体集積回路基板の製造方 法であって、 前記ウェハの表面を研磨パッドに接触させ、 下記 （A) 、 (B) 、
(C) 、 (D) 及び （E) を含有する化学的機械的研磨用研磨剤組成物を前記基 板と前記研磨パッドの間に供給して、 前記ウェハ表面に形成された銅を研磨する 工程を含むことを特徴とする半導体集積回路基板の製造方法。
(A) 砥粒、
(B) 水系媒体、
(C) 酒石酸、
(E) マロン酸及びマレイン酸からなる群から選ばれる 1種以上
9 . 前記研磨剤組成物の全質量に対し、 質量比で前記 （C) が 0 . 0 1〜1 0 %含まれ、 前記 （D) が 0 . 0 1〜1 0 %含まれ、 かつ前記 （E) が 0 . 0 1〜 1 0 %含まれる請求の範囲 8に記載の半導体集積回路基板の製造方法。
1 0 . 前記研磨剤組成物には、 さらに式 1で表される化合物 （ただし、 Rは水 素原子、 炭素数 1〜4のアルキル基、 炭素数 1〜4のアルコキシ基又はカルボン 酸基である） が含まれる請求の範囲 8又は 9に記載の半導体集積回路基板の製造 方法。
式 1
Figure imgf000017_0001
1 1 . 前記研磨剤組成物には、 さらに酸化剤が質量比で 0 . 1〜 1 0 %含まれ る請求の範囲 8〜 1 0のいずれかに記載の半導体集積回路基板の製造方法。
1 2 . 前記研磨剤組成物には、 さらにアンモニアが質量比で 0 . 0 5〜0 . 4 %含まれる請求の範囲 8〜： L 1のいずれかに記載の半導体集積回路基板の製造方 法。
1 3 . 前記絶縁膜は低誘電率の有機材料又は有機 Z無機複合材料からなる請求 の範囲 8〜 1 2のいずれかに記載の半導体集積回路基板の製造方法。
PCT/JP2003/012258 2002-09-25 2003-09-25 研磨剤組成物、その製造方法及び研磨方法 WO2004030062A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
AU2003266619A AU2003266619A1 (en) 2002-09-25 2003-09-25 Polishing compound composition, method for producing same and polishing method
EP03798500A EP1544901B1 (en) 2002-09-25 2003-09-25 Polishing compound composition and polishing method
AT03798500T ATE452422T1 (de) 2002-09-25 2003-09-25 Poliermittelzusammensetzung und polierverfahren
CN038224232A CN1682354B (zh) 2002-09-25 2003-09-25 研磨剂组合物、其制备方法及研磨方法
DE60330578T DE60330578D1 (de) 2002-09-25 2003-09-25 Poliermittelzusammensetzung und Polierverfahren
JP2004539536A JPWO2004030062A1 (ja) 2002-09-25 2003-09-25 研磨剤組成物、その製造方法及び研磨方法
US11/088,788 US20050194565A1 (en) 2002-09-25 2005-03-25 Polishing compound, its production process and polishing method
US12/564,169 US20100009540A1 (en) 2002-09-25 2009-09-22 Polishing compound, its production process and polishing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002279193 2002-09-25
JP2002-279193 2002-09-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/088,788 Continuation US20050194565A1 (en) 2002-09-25 2005-03-25 Polishing compound, its production process and polishing method

Publications (1)

Publication Number Publication Date
WO2004030062A1 true WO2004030062A1 (ja) 2004-04-08

Family

ID=32040447

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/012258 WO2004030062A1 (ja) 2002-09-25 2003-09-25 研磨剤組成物、その製造方法及び研磨方法

Country Status (10)

Country Link
US (1) US20050194565A1 (ja)
EP (1) EP1544901B1 (ja)
JP (1) JPWO2004030062A1 (ja)
KR (1) KR20050057209A (ja)
CN (1) CN1682354B (ja)
AT (1) ATE452422T1 (ja)
AU (1) AU2003266619A1 (ja)
DE (1) DE60330578D1 (ja)
TW (1) TW200409808A (ja)
WO (1) WO2004030062A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158970A (ja) * 2003-11-25 2005-06-16 Fujimi Inc 研磨用組成物
JP2008091569A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp 研磨用組成物及び研磨方法
JP2009510779A (ja) * 2005-09-30 2009-03-12 キャボット マイクロエレクトロニクス コーポレイション 表面を平坦化するための組成物及び方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1702965A3 (en) * 2005-03-17 2007-07-25 FUJIFILM Corporation Metal chemical mechanical polishing solution and polishing method
EP1879223A4 (en) * 2005-05-06 2009-07-22 Asahi Glass Co Ltd COPPER WIRING POLISHING COMPOSITION AND SEMICONDUCTOR INTEGRATED CIRCUIT SURFACE POLISHING METHOD
US20090209103A1 (en) * 2006-02-03 2009-08-20 Freescale Semiconductor, Inc. Barrier slurry compositions and barrier cmp methods
US8778217B2 (en) * 2006-07-05 2014-07-15 Hitachi Chemical Company, Ltd. Polishing slurry for CMP, and polishing method
US20080020680A1 (en) * 2006-07-24 2008-01-24 Cabot Microelectronics Corporation Rate-enhanced CMP compositions for dielectric films
CN102528638A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(上海)有限公司 一种铜化学机械研磨方法及设备
KR20140019372A (ko) * 2011-06-03 2014-02-14 아사히 가라스 가부시키가이샤 연마제 및 연마 방법
CN103649373B (zh) * 2011-07-04 2017-04-12 三菱瓦斯化学株式会社 铜或以铜为主要成分的化合物的蚀刻液
WO2014175397A1 (ja) * 2013-04-25 2014-10-30 日立化成株式会社 Ｃｍｐ用研磨液及びこれを用いた研磨方法
CN103484866B (zh) * 2013-09-23 2016-05-18 无锡阳工机械制造有限公司 一种抛光防腐浆料
CN103484865B (zh) * 2013-09-23 2016-04-13 无锡阳工机械制造有限公司 一种金属抛光防腐浆料
US9281210B2 (en) * 2013-10-10 2016-03-08 Cabot Microelectronics Corporation Wet-process ceria compositions for polishing substrates, and methods related thereto
WO2016089660A1 (en) * 2014-12-05 2016-06-09 3M Innovative Properties Company Abrasive composition
US10685935B2 (en) * 2017-11-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023940A (ja) * 1999-07-09 2001-01-26 Seimi Chem Co Ltd 半導体集積回路の平坦化方法及びそのための化学的機械研磨スラリ
JP2001031950A (ja) * 1999-07-19 2001-02-06 Tokuyama Corp 金属膜用研磨剤
JP2001127020A (ja) * 1999-10-29 2001-05-11 Hitachi Chem Co Ltd 金属用研磨液及びそれを用いた基板の研磨方法
JP2002170790A (ja) * 2000-11-30 2002-06-14 Showa Denko Kk 半導体基板研磨用組成物、半導体配線基板およびその製造方法
JP2002201462A (ja) * 2000-10-23 2002-07-19 Kao Corp 研磨液組成物
JP2002270546A (ja) * 2001-03-07 2002-09-20 Hitachi Chem Co Ltd 導体用研磨液及びこれを用いた研磨方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190237B1 (en) * 1997-11-06 2001-02-20 International Business Machines Corporation pH-buffered slurry and use thereof for polishing
US6063306A (en) * 1998-06-26 2000-05-16 Cabot Corporation Chemical mechanical polishing slurry useful for copper/tantalum substrate
TWI268286B (en) * 2000-04-28 2006-12-11 Kao Corp Roll-off reducing agent
US6740589B2 (en) * 2000-11-30 2004-05-25 Showa Denko Kabushiki Kaisha Composition for polishing semiconductor wafer, semiconductor circuit wafer, and method for producing the same
US6612911B2 (en) * 2001-01-16 2003-09-02 Cabot Microelectronics Corporation Alkali metal-containing polishing system and method
US20030104770A1 (en) * 2001-04-30 2003-06-05 Arch Specialty Chemicals, Inc. Chemical mechanical polishing slurry composition for polishing conductive and non-conductive layers on semiconductor wafers
CN1306562C (zh) * 2001-10-26 2007-03-21 旭硝子株式会社 研磨剂、研磨剂的制造方法以及研磨方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023940A (ja) * 1999-07-09 2001-01-26 Seimi Chem Co Ltd 半導体集積回路の平坦化方法及びそのための化学的機械研磨スラリ
JP2001031950A (ja) * 1999-07-19 2001-02-06 Tokuyama Corp 金属膜用研磨剤
JP2001127020A (ja) * 1999-10-29 2001-05-11 Hitachi Chem Co Ltd 金属用研磨液及びそれを用いた基板の研磨方法
JP2002201462A (ja) * 2000-10-23 2002-07-19 Kao Corp 研磨液組成物
JP2002170790A (ja) * 2000-11-30 2002-06-14 Showa Denko Kk 半導体基板研磨用組成物、半導体配線基板およびその製造方法
JP2002270546A (ja) * 2001-03-07 2002-09-20 Hitachi Chem Co Ltd 導体用研磨液及びこれを用いた研磨方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158970A (ja) * 2003-11-25 2005-06-16 Fujimi Inc 研磨用組成物
JP2009510779A (ja) * 2005-09-30 2009-03-12 キャボット マイクロエレクトロニクス コーポレイション 表面を平坦化するための組成物及び方法
JP2008091569A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp 研磨用組成物及び研磨方法

Also Published As

Publication number Publication date
DE60330578D1 (de) 2010-01-28
AU2003266619A8 (en) 2004-04-19
ATE452422T1 (de) 2010-01-15
EP1544901A1 (en) 2005-06-22
US20050194565A1 (en) 2005-09-08
KR20050057209A (ko) 2005-06-16
AU2003266619A1 (en) 2004-04-19
TWI294456B (ja) 2008-03-11
EP1544901B1 (en) 2009-12-16
JPWO2004030062A1 (ja) 2006-01-26
CN1682354A (zh) 2005-10-12
TW200409808A (en) 2004-06-16
CN1682354B (zh) 2010-10-06
EP1544901A4 (en) 2007-04-11

Similar Documents

Publication Publication Date Title
US20050194565A1 (en) Polishing compound, its production process and polishing method
JP5472049B2 (ja) 化学機械研磨用研磨剤
JP4095731B2 (ja) 半導体装置の製造方法及び半導体装置
CN1319132C (zh) 钽阻挡层去除溶液
JP5620673B2 (ja) ケミカルメカニカル研磨組成物およびそれに関する方法
TWI396730B (zh) 用於化學機械研磨之選擇性阻障層漿液
WO2005086213A1 (ja) 研磨剤および研磨方法
JP4206233B2 (ja) 研磨剤および研磨方法
JP2005167219A (ja) バリヤ除去のための組成物及び方法
JP3780767B2 (ja) 金属用研磨液及び基板の研磨方法
US20100009540A1 (en) Polishing compound, its production process and polishing method
JPWO2003005431A1 (ja) 半導体集積回路用化学機械的研磨スラリー、研磨方法、及び半導体集積回路
JP4683681B2 (ja) 金属用研磨液及びそれを用いた基板の研磨方法
JP4684121B2 (ja) 化学機械研磨用研磨剤及び基板の研磨法
JP2009152647A (ja) 金属用研磨液及びそれを用いた基板の研磨方法
JP3902896B2 (ja) 金属用研磨液及びそれを用いた基板の研磨方法
JP2004193488A (ja) バリア金属用研磨液及び研磨方法
JP2001144050A (ja) 研磨方法
JP2004006810A (ja) 銅系金属研磨液用酸、それを用いた銅系金属用研磨液及び研磨方法
TWI471923B (zh) 化學機械拋光液
JP2006191132A (ja) 化学機械研磨用研磨剤及び基板の研磨法
JP2009259950A (ja) Ｃｍｐ用研磨液及びこれを用いた基板の研磨方法
JP2004014998A (ja) 基板の研磨方法
JP2006216828A (ja) 金属用研磨液を使用する研磨方法
JP2001144042A (ja) 金属研磨方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004539536

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020057003822

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038224232

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11088788

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003798500

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057003822

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003798500

Country of ref document: EP