WO2004021458A1 - 発光素子およびその製造方法 - Google Patents

発光素子およびその製造方法 Download PDF

Info

Publication number
WO2004021458A1
WO2004021458A1 PCT/JP2003/010961 JP0310961W WO2004021458A1 WO 2004021458 A1 WO2004021458 A1 WO 2004021458A1 JP 0310961 W JP0310961 W JP 0310961W WO 2004021458 A1 WO2004021458 A1 WO 2004021458A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
film
fesi
type
light emitting
Prior art date
Application number
PCT/JP2003/010961
Other languages
English (en)
French (fr)
Inventor
Shucheng Chu
Hirofumi Kan
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to AU2003261803A priority Critical patent/AU2003261803A1/en
Publication of WO2004021458A1 publication Critical patent/WO2004021458A1/ja
Priority to US11/066,318 priority patent/US20050186435A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Definitions

  • the present invention relates to a light emitting device and a method for manufacturing the same.
  • ⁇ -F e S i 2 has attracted attention.
  • ⁇ -F e Si 2 is a resource-rich, harmless and chemically stable semiconductor.
  • ⁇ -F e S i 2 is a direct transition semiconductor with a band gap of about 0.85 eV.
  • beta-F e S i 2 is capable Epitakisharu growth of S i on the substrate. Therefore, (3- F e S i 2 are not small environmental load, and is expected as a material for the next generation of light-emitting and receiving elements.
  • the present invention aims to provide a light emitting device having a beta-F e S i 2 film on S i substrate.
  • the present invention relates to a light emitting device.
  • This light emitting device includes a Si substrate, a ⁇ -FeSi 2 film that is in contact with the Si substrate, and first and second electrodes provided on both sides of the Si substrate.
  • the p_F e Si 2 film has a conductivity type different from the conductivity type of the Si substrate.
  • First and second electrodes are sandwiching the S i substrate and beta-F e S i 2 film.
  • a pn junction is formed between the Si substrate and the ⁇ -FeSi 2 film.
  • the ⁇ -FeSi 2 film emits light. Since ⁇ -FeSi 2 continuously arranged on the Si substrate functions as a light emitting layer, the light emitting characteristics of the light emitting element are hardly affected by the type and purity of the substrate.
  • the present invention relates to a method for manufacturing a light-emitting element.
  • a light emitting device including a Si substrate, a ⁇ -FeSi 2 film in contact with the Si substrate, and first and second electrodes provided on both sides of the Si substrate is manufactured.
  • beta-F e S i 2 film has a different conductivity type as that of the S i substrate.
  • First and second electrodes are sandwiching the S i substrate and beta-F e S i 2 film.
  • This method includes heating and cleaning the Si substrate, forming an initial layer of ( ⁇ —FeSi 2) at the first temperature on the Si substrate, and forming the initial layer at the first temperature. more grown in high second temperature beta-F e S i 2 film to form a, and to ⁇ Neil the second higher than the temperature the third at a temperature of beta-F e S i 2 film Have.
  • the above light emitting element can be manufactured.
  • a highly crystalline ⁇ -FeSi 2 film is formed on the Si substrate.
  • FIG. 1 is a cross-sectional view illustrating a light emitting device according to an embodiment. [001 2]
  • FIG. 2 is a plan view of the light emitting device shown in FIG.
  • FIG. 3 is a graph showing the EL intensity when a current is injected into the luminous element shown in FIG.
  • FIG. 4 is a graph showing a result of an X-ray diffraction analysis of a non-annealed ⁇ -FeSi 2 film on a Si substrate.
  • FIG. 5 is a graph showing the relationship between the photon energy and the absorption coefficient of a non-annealed ⁇ -FeSi 2 film on a Si substrate.
  • FIG. 1 is a sectional view showing a light emitting device 10 according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of the light emitting device 10.
  • the light emitting element 10 includes a Si substrate 1, a ⁇ -FeSi 2 film 2, a lower electrode 3, and an upper electrode 4.
  • the p_FeSi 2 film 2 and the upper electrode 4 are provided on the front side of the substrate 1.
  • the lower electrode 3 is provided on the back side of the substrate 1.
  • the lower electrode 3 and the upper electrode 4 sandwich the substrate 1 and the ⁇ -FeSi 2 film 2.
  • the Si substrate 1 is an n-type Si (1 1 1) substrate manufactured by the Czochra sk i (CZ) method, that is, a substrate having a main surface with a plane orientation (1 1 1). The size of the substrate 1 is 2 inches.
  • Substrate 1 has a front surface 1A and a back surface 1B located on opposite sides of each other.
  • the p_F e Si 2 film 2 is provided on the Si substrate 1 so as to cover the entire surface 1 A of the Si substrate 1.
  • ⁇ - F e S i 2 l trillions 2 has a surface 2 A and the back 2 B located opposite each other.
  • the back surface 2B is in contact with the front surface 1A of the Si substrate 1.
  • the thickness of the ⁇ -FeSi 2 film 2 is preferably 100 to 250 nm, more preferably Or 100-200 nm. In the present embodiment, the thickness of the ⁇ -FeSi 2 film 2 is 200 nm.
  • the conductivity type of the ⁇ -FeSi 2 film 2 is p-type, unlike the Si substrate 1.
  • the first electrode 3 is provided on the Si substrate 1 so as to cover the entire back surface 18 of the 31 substrate 1, as shown in FIG. Electrode 3 is made of A1 metal
  • the second electrodes 4 are provided at equal intervals on the surface 2A of the ⁇ -FeSi 2 film 2, as shown in FIGS.
  • the planar shape of the electrode 4 is circular.
  • Electrode 4 is made of A1 metal, like electrode 3.
  • the temperature of the Si substrate 1 is increased, and the substrate 1 is heated and cleaned.
  • the cleaning step 2 ⁇ 10- 7 To rr raised under the background pressure up to 8 50 ° C the temperature of the substrate 1, the temperature is maintained for 30 minutes.
  • a thin initial layer of ⁇ -FeSi 2 is formed on the surface 1A of the substrate 1 that has been subjected to the heat cleaning.
  • a high vacuum sputtering machine To form the initial layer, use a high vacuum sputtering machine
  • an RF magnetron sputtering device equipped with a load lock device is used.
  • a known RF magnetron sputtering device can be used.
  • the RF magneto sputtering system can form a ⁇ -FeSi 2 film at low temperature and high speed.
  • the growth temperature is preferably 440 to 550 ° C, more preferably 480 to 520 ° C. In this embodiment, the growth temperature is 500 ° C. At this temperature, a 99.99% pure Fe target is sputtered to form a p-FeSi 2 initial layer.
  • the conductivity type of this initial layer is p-type.
  • the thickness of the initial layer is preferably between 5 and 80 nm. In this embodiment, the thickness of the initial layer is 20 nm.
  • the argon pressure is controlled at 31 CT 3 Torr.
  • the temperature of the substrate 1 on which the initial layer is formed is changed by the RF magnetron.
  • the sputtering apparatus was increased to 730 ⁇ 760 ° C, to grow a ⁇ - F e S i 2 initial layer at a rate of 35 nm / hour to a thickness of 200 nm.
  • the film thickness of ⁇ -FeS is measured by observing the cross section of the film using a scanning electron microscope (SEM).
  • SEM scanning electron microscope
  • the obtained ⁇ -FeSi 2 film has a substantially flat surface. Its conductivity type is p-type.
  • hole concentration of ⁇ - F e S i 2 film, Ri 10 18 cm- 3 units der at room temperature, the hole mobility is about 20 cm 2 / V ⁇ s at room temperature.
  • the Aniru the ⁇ - F e S i 2 film is obtained.
  • the temperature of the thermal annealing is preferably from 790 to 850 ° C. In this embodiment, the annealing temperature is 800 ° C.
  • the Si substrate 1 on which the ⁇ -FeSi 2 film is formed is exposed to a nitrogen atmosphere at 800 ° C. for 20 hours. This thermal annealing is performed in a quartz tube.
  • the conductivity type of the ⁇ _FeSi 2 film remains p-type.
  • a pn junction is formed between the n-type Si substrate 1 and the p-type ⁇ -FeSi 2 film 2.
  • electrodes are formed on the front and back sides of the Si substrate 1. Specifically, A 1 metal is vacuum-deposited on the back surface 1 B of the Si substrate 1 to form the lower electrode 3. Also, the A 1 metal is vacuum deposited using a mask on beta-F e S i 2 film 2 on the surface 2 A, to form the upper electrode 4. Either the lower electrode 3 or the upper electrode 4 may be formed first. When these electrodes 3 and 4 are formed, the light emitting device 10 of the present embodiment is completed.
  • FIG. 3 shows the dependence of the EL spectrum on the forward current. As is evident from Fig. 3, the higher the current injected, the higher the EL intensity.
  • the light emitting element 10 has a ⁇ -FeSi 2 film 2 provided continuously on the Si substrate 1 as a light emitting layer. Therefore, the light emission characteristics are hardly affected by the type and purity of the substrate. Therefore, it is easy to control the manufacturing process of the light emitting element 10.
  • a large area wafer having a plurality of uniform light emitting elements 10 can be manufactured by using sputtering. Since sputtering is simple and low-cost, the light-emitting element 10 can be mass-produced at low cost.
  • the present inventors have found that, when the annealing of the ⁇ -FeSi 2 film is performed at a higher temperature, the conductivity type of the ⁇ -FeSi 2 film changes from p-type to n-type.
  • a light emitting device having an n-type ⁇ -FeSi 2 film on a p-type Si substrate is manufactured by utilizing the change in conductivity type.
  • the light emitting element 20 of the present embodiment has the configuration shown in FIG. 1, as in the first embodiment. However, the type and conductivity type of the substrate 1 and the conductivity type of the ⁇ -FeSi 2 film 2 are different from those of the first embodiment.
  • the Si substrate 1 is a p-type Si (1 1 1) substrate manufactured by the floating zone (F Z) method.
  • the size of the substrate is 2 inches.
  • This method includes a cleaning step, an initial layer forming step, a growing step, and an erroring step, as in the first embodiment.
  • the cleaning step as in the first embodiment, to raise the temperature of the substrate 1 to 8 5 0 ° C under a background pressure of 2 x 1 0- 7 T orr, temperature For 30 minutes.
  • an Fe target having a purity of 99.9% is sputtered to form a ⁇ -FeSi 2 initial layer having a thickness of 5 to 80 nm.
  • the growth temperature is 450 ° C.
  • the conductivity type of the initial layer is ⁇ type.
  • an RF magnetron sputtering device is used for the sputtering.
  • the argon pressure is controlled at 3 ⁇ 10 " 3 Torr.
  • the temperature of the substrate 1 on which the initial layer was formed was raised to 700 to 720 ° C. in an RF magnet sputtering apparatus, and the ⁇ -FeSi 2 initial The layer is grown to a thickness of 250 nm.
  • the conductivity type of the ⁇ -FeSi 2 film remains p-type.
  • the hole concentration of the ⁇ -FeSi 2 film is 2 ⁇ 10 18 cm— 3 at room temperature, and its hole mobility is 20 cm 2 / V ⁇ s at room temperature.
  • the ⁇ -FeSi 2 film is annealed.
  • the temperature of the thermal annealing is preferably from 880 to 900 ° C. In this embodiment, the airing temperature is 890 ° C.
  • the Si substrate 1 on which the ⁇ -FeSi 2 film is formed is exposed to a nitrogen atmosphere at 890 ° C. for 20 hours. This thermal annealing is performed in a quartz tube. Due to the thermal annealing, the conductivity type of the ⁇ -FeSi 2 film changes from p-type to n-type. As a result, a pn junction is formed between the p-type Si substrate 1 and the ⁇ -type ⁇ -FeSi 2 film 2.
  • the 890 ° C annealing lowers the carrier concentration and increases the mobility. Specifically, an electron concentration of 3 to 10 ⁇ 10 16 cm— 3 and a mobility of at most 230 cm 2 / V ⁇ s are obtained.
  • the lower electrode 3 and the upper electrode 4 are formed in the same manner as in the first embodiment. Thereby, the light emitting element 20 of the present embodiment is completed.
  • the light emitting element 2 at room temperature is obtained. 0 can emit light.
  • a light emitting device 20 having, as a light emitting layer, the ⁇ -FeSi 2 film 2 continuously provided on the Si substrate 1.
  • the present inventors performed an X-ray diffraction analysis on the pre-anneal ⁇ -FeSi 2 film grown on the Si substrate 1.
  • Figure 4 is a graph showing the results. The X-ray diffraction analysis was performed using a four-crystal diffractometer.
  • the ⁇ -FeSi 2 film 2 shows only one peak over a wide range of diffraction angles. That is, a ⁇ -FeSi 2 (2 20) or (202) peak was detected next to the substrate signal. Therefore, the ⁇ -FeSi 2 film has a high (110) or (101) orientation.
  • the rocking curve ( ⁇ scan) of the ⁇ -FeSi 2 peak has a half width (FWHM) of 15 arcm in. This indicates that the ⁇ -FeSi 2 peak is extremely narrow. Therefore, the ⁇ -FeSi 2 film has high crystallinity.
  • the present inventors examined the in-plane epitaxy of the sample of FIG. 4 ( ⁇ lj in—p 1 anaeitaxialarrang ements). As a result, the [00 1] direction (rather than [0 10]) of ⁇ -FeS was parallel to the [1 10] direction of the Si substrate. This, ⁇ -F e S i 2 film growth direction (
  • Figure 5 is a graph showing the results.
  • the straight line indicated by the broken line indicates that direct transition is possible. This straight line gives a band gap of 0.82 eV at the intersection with the energy axis (horizontal axis).
  • the continuous high-orientation ⁇ -FeSi 2 film can be directly grown on the Si substrate without forming an initial layer immediately after heating and cleaning.
  • the half-width of the ⁇ scan of the ⁇ -FeSi 2 peak when the initial layer is not formed is 30% or more wider than when the initial layer is formed. Therefore, it can be seen that the formation of the initial layer gives a ⁇ -FeSi 2 film with higher crystallinity.
  • the ⁇ _FeSi 2 film is formed on the p-type FZ—Si substrate.
  • a ⁇ -FeSi 2 film having high crystallinity can be obtained by forming and growing the initial layer.
  • the present invention has been described in detail based on the embodiments. However, the present invention is not limited to the above embodiment. The present invention can be variously modified without departing from the gist thereof.
  • the electrode 4 is provided so as to be in contact with the surface 2A of the ⁇ _FeSi 2 film.
  • an Si cap layer may be formed on the ⁇ -FeSi 2 film, and an electrode may be provided on the cap layer.
  • an RF magnetron sputtering device is used as a high vacuum sputtering device for producing a ⁇ -FeSi 2 film on a substrate.
  • other types of magnetron sputtering equipment may be used.
  • RF magnetron sputtering deposition method, continuous Heavily tropism of ⁇ - F e S 1 2 film 3 i (1 1 1) Industrial Applicability can be suitably used to provide on a substrate
  • the light emitting device of the present invention has a ⁇ -FeSi 2 film provided on a Si substrate as a light emitting layer. Since the light emitting layer is not a microcrystal in the substrate but a continuous film on the substrate, the light emitting characteristics of the light emitting device of the present invention are not easily affected by the type and purity of the substrate. For this reason, the light emitting device of the present invention can be manufactured by a manufacturing process that is easily controlled.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

発光素子（１０）は、Ｓｉ基板（１）の表面上に設けられたβ−ＦｅＳｉ2膜（２）と、Ｓｉ基板（１）の裏面側に設けられた第１の電極（３）と、β−ＦｅＳｉ2膜（２）の表面側に設けられた第２の電極４とを備える。β−ＦｅＳｉ2膜（２）は、Ｓｉ基板（１）と異なる導電型を有する。Ｓｉ基板（１）とβ−ＦｅＳｉ2膜（２）との間にはｐｎ接合が形成される。β−ＦｅＳｉ2膜（２）は発光層として機能する。その発光特性は、基板の種類や純度の影響を受けにくい。

Description

糸田 β
発光素子およびその製造方法
技術分野
【000 1】 本発明は、 発光素子およびその製造方法に関する。
背景技術
【0002】 近年、 β—F e S i 2が注目されている。 β—F e S i 2は、 資源的 に豊富であり、 無害で化学的に安定な半導体である。 β— F e S i 2は、 禁止帯幅 が約 0. 85 e Vの直接遷移型半導体である。 β— F e S i 2は、 S i基板上への ェピタキシャル成長が可能である。 このため、 （3— F e S i 2は、 環境負荷の小さ い、 次世代の発光 ·受光素子用の材料として期待されている。
【0003】 し力、し、 β— F e S i 2の特性に関しては不明な点が多い。 連続的 な β— F e S i 2膜から発光が観測されたという報告は、 これまでされていない。 イオン注入法または分子ェピタキシャル （MBE) 法によって S i (100) 基 板に埋め込まれた F e S i 2微結晶から、 フォ トルミネッセンス （PL) 発光が観 測されたとの報告はある。 しカゝし、 その発光は、 基板を昇温するとすぐ消滅して しまう。 このため、 発光素子への応用は難しい。 また、 その発光は、 基板の種類 (FZまたは CZ) および微結晶の大きさに強く依存する。 このため、 発光の制 御が難しい。
発明の開示
【0004】 本発明は、 S i基板上に β— F e S i 2膜を有する発光素子の提供 を課題とする。
【0005】 一つの側面において、 本発明は発光素子に関する。 この発光素子 は、 S i基板と、 S i基板と接触する β— F e S i 2膜と、 S i基板の両側に設け られた第 1および第 2の電極とを備えている。 p_F e S i 2膜は、 S i基板の導 電型と異なる導電型を有する。 第 1および第 2電極は、 S i基板および β— F e S i 2膜を挟んでいる。 【0 0 0 6】 本発明の発光素子では、 S i基板と β— F e S i 2膜との間に p n 接合が形成される。 この発光素子に第 1および第 2の電極を介して電流が注入さ れると、 β— F e S i 2膜が発光する。 S i基板上に連続的に配置された β— F e S i 2が発光層として機能するので、 この発光素子の発光特性は、 基板の種類や純 度の影響を受けにくい。
【0 0 0 7】 別の側面において、 本発明は発光素子の製造方法に関する。 この 方法は、 S i基板と、 S i基板と接触する β—F e S i 2膜と、 S i基板の両側に 設けられた第 1および第 2の電極とを備える発光素子を製造する。 β— F e S i 2 膜は、 S i基板の導電型と異なる導電型を有する。 第 1および第 2電極は、 S i 基板および β— F e S i 2膜を挟んでいる。 この方法は、 S i基板を加熱クリー二 ングすることと、 （¾— F e S i 2からなる初期層を第 1の温度で S i基板上に形成 すること、 初期層を第 1の温度より高い第 2の温度で成長させて β— F e S i 2膜 を形成すること、 および第 2の温度よりも高い第 3の温度で β— F e S i 2膜をァ ニールすることを備えている。
【0 0 0 8】 この方法は、 上記の発光素子を製造できる。 初期層を形成し、 そ の後、 それを成長させることにより、 高い結晶性を有する β—F e S i 2膜が S i 基板上に形成される。
【0 0 0 9】 この発明は、 以下の詳細な説明および添付図面から、 より十分に 理解されるようになる。 添付図面は、 単なる例示に過ぎない。 したがって、 添付 図面がこの発明を限定するものと考えるべきではない。
【0 0 1 0】 この発明のさらなる適用範囲は、 以下の詳細な説明から明らかに なる。 しかし、 この詳細な説明および特定の例は、 この発明の好適な形態を示し てはいるが、 単なる例示に過ぎない。 この発明の趣旨と範囲内における様々な変 形およぴ変更が、 この詳細な説明から当業者には明らかになるからである。
図面の簡単な説明
【0 0 1 1】 図 1は、 実施形態に係る発光素子を示す断面図である。 【001 2】 図 2は、 図 1に示される発光素子の平面図である。
【001 3】 図 3は、 図 1に示される発光率子に電流を注入したときの E L強 度を示すグラフである。
【0014】 図 4は、 S i基板上のァニールされていない β—F e S i 2膜に関 する X線回折解析の結果を示すグラフである。
【001 5】 図 5は、 S i基板上のァニールされていない β— F e S i 2膜につ いて光子エネルギーと吸収係数との関係を示すグラフである。
発明を実施するための最良の形態
【0016】 以下、 添付図面を参照しながら本発明の実施形態を詳細に説明す る。 なお、 図面の説明において同一の要素には同一の符号を付し、 重複する説明 を省略する。
【001 7】 第 1実施形態
図 1は、 本発明の第 1実施形態に係る発光素子 10を示す断面図である。 図 2 は、 発光素子 1 0の平面図である。 発光素子 10は、 S i基板 1、 β— F e S i 2 膜 2、 下部電極 3および上部電極 4から構成されている。 p_F e S i2膜 2およ び上部電極 4は、 基板 1の表側に設けられている。 下部電極 3は、 基板 1の裏側 に設けられている。 下部電極 3および上部電極 4は、 基板 1および β— F e S i 2 膜 2を挾んでいる。
【0018】 S i基板 1は、 C z o c h r a s k i (CZ) 法により製造され た n型の S i (1 1 1) 基板、 すなわち面方位 （1 1 1) の主面を有する基板で ある。 基板 1のサイズは、 2インチである。 基板 1は、 互いに反対側に位置する 表面 1 Aおよび裏面 1 Bを有する。
【001 9】 p_F e S i 2膜 2は、 S i基板 1の表面 1 Aの全体を覆うように S i基板 1上に設けられている。 β— F e S i 2l莫 2は、 互いに反対側に位置する 表面 2 Aおよび裏面 2 Bを有する。 裏面 2 Bは S i基板 1の表面 1 Aと接触して いる。 β— F e S i 2膜 2の厚さは、 好ましくは 100〜 250 n m、 より好まし くは 100〜 200 nmである。 本実施形態では、 β— F e S i 2膜 2の厚さは、 200 nmである。 β— F e S i 2膜 2の導電型は、 S i基板 1と異なり、 p型で ある。
【0020】 第 1の電極 3は、 図 1に示されるように、 3 1基板1の裏面18 の全体を覆うように S i基板 1上に設けられている。 電極 3は A 1金属からなる
【002 1】 第 2の電極 4は、 図 1および図 2に示されるように、 β— F e S i 2膜 2の表面 2 A上に等間隔に設けられている。電極 4の平面形状は円形である 。 電極 4は、 電極 3と同様に A 1金属からなる。
【0022】 次に、 発光素子 10の製造方法について説明する。 まず、 S i基 板 1の温度を上昇させて、 基板 1の加熱クリーニングを行う。 このクリーニング 工程では、 2χ 10— 7To r rのバックグラウンド圧力のもとで基板 1の温度を 8 50°Cまで上昇させ、 その温度を 30分間維持する。
【0023】 次に、 加熱クリーニングを施した基板 1の表面 1 A上に、 β— F e S i 2の薄い初期層を形成する。初期層の形成には、 高真空スッパタリング装置
、 具体的にはロードロック装置を備える RFマグネトロンスパッタリング装置を 用いる。 公知の RFマグネトロンスパッタリング装置を用いることができる。 R Fマグネト口ンスパッタリング装置は、 低温かつ高速に β— F e S i 2膜を形成で さる。
【0024】 成長温度は、 440〜550°Cが好ましく、 480〜520°Cが より好ましい。 この実施形態では、 成長温度は、 500°Cである。 この温度下で 純度 99. 99%の F eターゲットをスパッタリングし、 p—F e S i 2初期層を 形成する。 この初期層の導電型は、 p型である。 初期層の厚さは、 好ましくは 5 〜80 nmである。 この実施形態では、 初期層の厚さは、 20 nmである。 初期 層の形成中は、 アルゴン圧を 3 1 CT3T o r rに制御する。
【0025】 続いて、 初期層が形成された基板 1の温度を、 RFマグネ トロン スパッタリング装置内で 730〜760°Cまで上昇させ、 35 nm/h o u rの 速度で β— F e S i 2初期層を 200 n mの厚さまで成長させる。 β— F e S の 膜厚は、 走査型電子顕微鏡 (SEM) を用いて膜の断面を観察することにより測 定される。 得られた β— F e S i 2膜は、 ほぼ平坦な表面を有している。 その導電 型は、 p型である。 β— F e S i 2膜のホール濃度は、 室温で 1018c m— 3台であ り、 そのホール移動度は、 室温で約 20 c m2/V · sである。
【0026】 次に、 β— F e S i 2膜をァニールする。 これにより本実施形態の 発光素子 10の β— F e S i 2膜 2が得られる。 熱アニーリングの温度は、 790 〜850°Cが好ましい。 この実施形態では、 ァニーリング温度は 800°Cである 。 この熱アニーリングでは、 β—F e S i 2膜が形成された S i基板 1を 800°C の窒素雰囲気に 20時間さらす。 この熱アニーリングは、 石英管の中で行う。 β _F e S i 2膜の導電型は、 p型のままである。 この結果、 n型の S i基板 1と p 型の β—F e S i 2膜 2との間に p n接合が形成される。 β— F e S i 2膜 2を 80 0°Cでァニールした後では、 そのホール濃度が室温で 1 016 cm—3台に減少し、 そのホール移動度が室温で 100 c m2/V · sに増加する。
【0027】 続いて、 S i基板 1の表側および裏側に電極を形成する。 具体的 には、 S i基板 1の裏面 1 B上に A 1金属を真空蒸着して下部電極 3を形成する 。 また、 β— F e S i 2膜 2の表面 2 A上にマスクを用いて A 1金属を真空蒸着し 、 上部電極 4を形成する。 下部電極 3と上部電極 4は、 どちらを先に形成しても 良い。 これらの電極 3および 4が形成されると、 本実施形態の発光素子 10が完 成する。
【0028】 このようにして得られた p型 β—F 6 3 膜2 11型〇2— 3 1 基板 1ヘテロ構造に A 1電極 3および 4を通じて直流電流を注入すると、 室温で 1. 5μιη帯の発光が確認された。 図 3に、 エレク ト口ルミネッセンス （EL) スペク トルの順方向電流依存性を示す。 図 3から明らかなように、 高い電流を注 入するほど E L強度は強くなる。 【0 0 2 9】 発光素子 1 0は、 S i基板 1上に連続的に設けられた β— F e S i 2膜 2を発光層として有している。 このため、 その発光特性が基板の種類や純度 の影響を受けにくい。 したがって、 発光素子 1 0の製造工程の制御が容易である 【0 0 3 0】 均一な複数の発光素子 1 0を有する大面積のゥヱーハを、 スパッ タリングを用いて製造することが可能である。 スパッタリングは簡易で低コスト なので、 発光素子 1 0も低コストで量産できる。
【0 0 3 1】 第 2実施形態
以下では、 本発明の第 2の実施形態を説明する。 本発明者らは、 β— F e S i 2 膜のアニーリングをより高温で行うと、 β— F e S i 2膜の導電型が p型から n型 に変わることを見出した。 本実施形態では、 この導電型の変化を利用して、 p型 の S i基板上に n型の β— F e S i 2膜を有する発光素子を製造する。
【0 0 3 2】 本実施形態の発光素子 2 0は、 第 1実施形態と同様に、 図 1に示 される構成を有している。 ただし、 基板 1の種類および導電型と β— F e S i 2膜 2の導電型が第 1実施形態と異なっている。
【0 0 3 3】 S i基板 1は、 浮遊帯域 （F Z ) 法により製造された p型の S i ( 1 1 1 ) 基板である。 基板のサイズは、 2インチである。
【0 0 3 4】 （¾— F e S i 2膜 2の導電型は、 S i基板 1と異なり、 n型である 。 β— F e S i 2膜 2は、 S i基板 1の表面 1 Aの全体を覆うように S i基板 1上 に設けられている。
【0 0 3 5】 次に、 発光素子 2 0の製造方法について説明する。 この方法は、 上述の第 1実施形態と同様に、 クリーニング工程、 初期層形成工程、 成長工程お よびァ-ーリング工程を有する。
【0 0 3 6】 クリーニング工程では、 第 1実施形態と同様に、 2 x 1 0— 7 T o r rのバックグラウンド圧力のもとで基板 1の温度を 8 5 0 °Cまで上昇させ、 その 温度を 3 0分間維持する。 【0 0 3 7】 初期層形成工程では、 純度 9 9 . 9 9 %の F eターゲットをスパ ッタリングし、 厚さ 5〜 8 0 n mの β— F e S i 2初期層を形成する。 成長温度は 、 4 5 0 °Cである。 初期層の導電型は、 ρ型である。 スパッタリングは、 R Fマ グネトロンスパッタリング装置を用いる。 初期層の形成中は、 アルゴン圧を 3 χ 1 0 "3 T o r rに制御する。
【0 0 3 8】 成長工程では、 初期層が形成された基板 1の温度を R Fマグネト 口ンスパッタリング装置内で 7 0 0〜 7 6 0 °Cまで上昇させ、 β— F e S i 2初期 層を 2 5 0 n mの厚さまで成長させる。 β— F e S i 2膜の導電型は、 p型のまま である。 β— F e S i 2膜のホール濃度は、 室温で 2 X 1 0 18 c m— 3台であり、 その ホール移動度は、 室温で 2 0 c m2/ V · sである。
【0 0 3 9】 次に、 β— F e S i 2膜をァニールする。 熱ァニーリングの温度は 、 8 8 0〜 9 0 0 °Cが好ましい。 この実施形態では、 ァエーリング温度は 8 9 0 °Cである。 この熱アニーリングでは、 β— F e S i 2膜が形成された S i基板 1を 8 9 0 °Cの窒素雰囲気に 2 0時間さらす。 この熱アニーリングは、 石英管の中で 行う。 熱アニーリングにより、 β— F e S i 2膜の導電型は p型から n型に変わる 。 この結果、 p型の S i基板 1と η型の β— F e S i 2膜 2との間に p n接合が形 成される。 8 9 0 °Cアニーリングによって、 キャリア濃度が低下し、 移動度が上 昇する。 具体的には、 3〜 1 0 χ 1 0 16 c m— 3の電子濃度と、 最大で 2 3 0 c m2 /V · sの移動度が得られる。
【0 0 4 0】 アニーリング工程後、 第 1実施形態と同様にして下部電極 3およ び上部電極 4を形成する。 これにより、 本実施形態の発光素子 2 0が完成する。 【0 0 4 1】 このようにして得られた n型 β— F e S 膜2 型 2— 3 i 基板 1ヘテロ構造に A 1電極 3および 4を通じて直流電流を注入すると、 室温で 発光素子 2 0を発光させることができる。 このように、 本実施形態でも、 S i基 板 1上に連続的に設けられた β— F e S i 2膜 2を発光層として有する発光素子 2 0を得ることができる。 【004 2】 本発明者らは、 S i基板 1上に成長させたァニール前の β— F e S i 2膜について X線回折解析を行った。 図 4は、 その結果を示すグラフである。 この X線回折解析は、 4結晶回折計を用いて行った。
【004 3】 図 4に示されるように、 β—F e S i 2膜 2については、 広範囲の 回折角にわたって一つのピークしか現れていない。 すなわち、 基板信号の隣に、 β-F e S i 2 (2 20) または （20 2) のピークが検出された。 したがって、 β-F e S i 2膜は、 高い （1 1 0) または （1 0 1) 配向性を有している。
【0 044】 β— F e S i 2ピークのロッキングカーブ （ωスキャン） は、 1 5 a r cm i nの半値幅 （FWHM) を有している。 これは、 β—F e S i 2ピーク が極めて狭いことを示す。 したがって、 β— F e S i 2膜は、 高い結晶性を有して いる。
【0 04 5】 本発明者らは、 図 4のサンプルについて、 面内ェピタキシャル配 ^lj i n— p 1 a n a e i t a x i a l a r r a n g eme n t s ) を調 ベた。 その結果、 β—F e S の 〔00 1〕 方向 （〔0 1 0〕 ではなく） は、 S i 基板の 〔1 1 0〕 方向と平行であった。 これは、 β—F e S i 2膜の成長方向の （
1 1 0) 配向性を強く支持するものである。
【004 6】 また、 本発明者らは、 β— F e S i 2膜の室温での光子エネルギー と吸収係数との関係を調べた。 図 5は、 その結果を示すグラフである。 図 5にお いて、 破線で示される直線は、 直接遷移が可能なことを示している。 この直線は 、 エネルギー軸 （横軸） との交差点において 0. 8 2 e Vのバンドギャップを与 える。
【004 7】 連続した高配向性の β— F e S i 2膜は、 加熱クリ一ユングの直後 に初期層を形成せずに、 S i基板上に直接成長させることもできる。 しかし、 X 線回折解析の結果によれば、 初期層を形成しない場合の β— F e S i 2ピークの ω スキャン半値幅は、 初期層を形成した場合と比べ 30%以上広い。 したがって、 初期層を形成した方が、 より結晶性の高い β— F e S i 2膜が得られることが分か る。
【0 0 4 8】 上記実施形態では、 p型 F Z— S i基板上に β _ F e S i 2膜を形 成する。 しかし、 p型 C Z— S i基板を用いても、 初期層の形成および成長によ つて高い結晶性を有する β— F e S i 2膜が得られると考えられる。
【0 0 4 9】 以上、 本発明をその実施形態に基づいて詳細に説明した。 しかし 、 本発明は上記実施形態に限定されるものではない。 本発明は、 その要旨を逸脱 しない範囲で様々な変形が可能である。
【0 0 5 0】 例えば、 上記実施形態では、 β _ F e S i 2膜の表面 2 Aに接触す るように電極 4を設けている。 しかし、 β— F e S i 2膜上に S iキャップ層を形 成し、 そのキャップ層上に電極を設けてもよい。 キャップ層を設けることで、 発 光効率の向上が期待できる。
【0 0 5 1】 また、 上記実施形態では、 基板上に β— F e S i 2膜を製造するた めの高真空スパッタリング装置として R Fマグネトロンスパッタリング装置を使 用する。 しかし、 他の方式によるマグネトロンスパッタリング装置を使用するこ ともできる。 ただし、 R Fマグネトロンスパッタリング堆積法は、 連続的な高配 向性の β— F e S 1 2膜を3 i ( 1 1 1 ) 基板上に設けるために好適に使用できる 産業上の利用可能性
【0 0 5 2】 本発明の発光素子は、 S i基板上に設けられた β— F e S i 2膜を 発光層として有する。 発光層が基板内の微結晶ではなく基板上の連続的な膜なの で、 本発明の発光素子の発光特性は、 基板の種類や純度の影響を受けにくレ、。 こ のため、 本発明の発光素子は、 制御の容易な製造工程によって製造できる。

Claims

請求の範囲
1. S i基板と、
前記 S i基板と接触し、 前記 S i基板の導電型と異なる導電型を有する β— F e S i 2膜と、
前記 S i基板の両側に設けられ、 前記 S i基板および前記 β— F e S i 2膜を挟 む第 1および第 2の電極と、
を備える発光素子。
2. 前記 S i基板の導電型は、 n型であり、
前記 β— Fe S i 2膜の導電型は、 p型である
請求の範囲第 1項に記載の発光素子。
3. 前記 S i基板の導電型は、 p型であり、
前記 β—F e S i 2膜の導電型は、 n型である
請求の範囲第 1項に記載の発光素子。
4. 前記 S i基板の面方位は、 （1 1 1) であり、
前記 β— F e S i 2膜は、 （1 10) または （ 101 ) 配向性を有している 請求の範囲第 1項〜第 3項のいずれかに記載の発光素子。
5. S i基板と、 前記 S i基板と接触し、 前記 S i基板の導電型と異な る導電型を有する β— F e S i 2膜と、 前記 S i基板の両側に設けられ、 前記 S i 基板および前記 β— F e S i 2膜を挟む第 1および第 2の電極とを備える発光素子 の製造方法であって、
前記 S i基板を加熱クリーユングし、
β-F e S i 2からなる初期層を第 1の温度で前記 S i基板上に形成し、 前記初期層を前記第 1の温度より高い第 2の温度で成長させて β—F e S i 2膜 を形成し、
前記第 2の温度よりも高い第 3の温度で前記 β—F e S i 2膜をァニールする ことを備える発光素子の製造方法。
6. 前記第 1の温度は、 440〜 550°Cである、 請求の範囲第 5項に 記載の方法。
7. 前記第 2の温度は、 700〜760°Cである、 請求の範囲第 5項ま たは第 6項に記載の方法。
8. 前記第 3の温度は、 790〜850°Cである、 請求の範囲第 5項〜 第 7項のいずれかに記載の方法。
9. 前記第 3の温度は、 880〜900°Cである、 請求の範囲第 5項〜 第 7項のいずれかに記載の方法。
10. 前記 S i基板を加熱クリーニングすることは、 n型の前記 S i基 板を加熱クリーニングすることを含んでおり、
前記初期層を前記 S i基板上に形成することは、 p型の前記初期層を前記 S i 基板上に形成することを含んでおり、
前記初期層を成長させることは、 前記初期層を成長させて P型の β— F e S i 2 膜を形成することを含んでいる
請求の範囲第 5項に記載の方法。
1 1. 前記 S i基板を加熱クリーニングすることは、 p型の前記 S i基 板を加熱クリ一ユングすることを含んでおり、
前記初期層を前記 S i基板上に形成することは、 p型の前記初期層を形成する ことを含んでおり、
前記初期層を成長させることは、 前記初期層を成長させて P型の β— F e S i 2 膜を形成することを含んでおり、
前記 β— F e S i 2膜をァニールすることは、 前記 β— F e S i 2膜の導電型を p 型から n型に変えることを含んでいる
請求の範囲第 5項に記載の方法。
1 2. 前記 S i基板の面方位は、 （1 1 1) である、 請求の範囲第 5項
〜第 1 1項のいずれかに記載の方法。
1 3 . 前記初期層を前記 S i基板上に形成することは、 R Fマグネト口 ンスパッタリング法により前記 β— F e S i 2膜を形成することを含んでいる、 請求の範囲第 5項〜第 1 2項のいずれかに記載の方法。
1 4 . 前記初期層を成長させることは、 R Fマグネトロンスパッタリン グ法により前記 β— F e S i 2膜を成長させることを含んでいる、
請求の範囲第 5項〜第 1 3項のいずれかに記載の方法。
PCT/JP2003/010961 2002-08-30 2003-08-28 発光素子およびその製造方法 WO2004021458A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003261803A AU2003261803A1 (en) 2002-08-30 2003-08-28 Light emitting element and process for producing the same
US11/066,318 US20050186435A1 (en) 2002-08-30 2005-02-25 Light emitting device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002255007A JP4142374B2 (ja) 2002-08-30 2002-08-30 発光素子
JP2002-255007 2002-08-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/066,318 Continuation-In-Part US20050186435A1 (en) 2002-08-30 2005-02-25 Light emitting device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2004021458A1 true WO2004021458A1 (ja) 2004-03-11

Family

ID=31972862

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010961 WO2004021458A1 (ja) 2002-08-30 2003-08-28 発光素子およびその製造方法

Country Status (4)

Country Link
JP (1) JP4142374B2 (ja)
CN (1) CN100364118C (ja)
AU (1) AU2003261803A1 (ja)
WO (1) WO2004021458A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312734C (zh) * 2005-01-28 2007-04-25 华中科技大学 飞秒脉冲激光制备β－FeSi2半导体薄膜的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4920343B2 (ja) 2006-08-24 2012-04-18 浜松ホトニクス株式会社 半導体素子
JP5687606B2 (ja) 2011-11-14 2015-03-18 トヨタ自動車株式会社 太陽光−熱変換部材、太陽光−熱変換装置、及び太陽熱発電装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998018167A1 (en) * 1996-10-24 1998-04-30 University Of Surrey Optoelectronic semiconductor devices
JP2001127338A (ja) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2001244199A (ja) * 2000-03-01 2001-09-07 Matsushita Electric Ind Co Ltd ベータ鉄シリサイドの成膜方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992117B2 (ja) * 1996-07-18 2007-10-17 昭和電工株式会社 ＧａＰ発光素子用基板
JP2001064099A (ja) * 1999-08-26 2001-03-13 Matsushita Electronics Industry Corp 薄膜の形成方法
JP3401594B2 (ja) * 1999-09-29 2003-04-28 独立行政法人産業技術総合研究所 半導体デバイスおよびその製造方法
JP4080822B2 (ja) * 2002-08-27 2008-04-23 浜松ホトニクス株式会社 β−ＦｅＳｉ２膜の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998018167A1 (en) * 1996-10-24 1998-04-30 University Of Surrey Optoelectronic semiconductor devices
JP2001127338A (ja) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2001244199A (ja) * 2000-03-01 2001-09-07 Matsushita Electric Ind Co Ltd ベータ鉄シリサイドの成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312734C (zh) * 2005-01-28 2007-04-25 华中科技大学 飞秒脉冲激光制备β－FeSi2半导体薄膜的方法

Also Published As

Publication number Publication date
JP2004095858A (ja) 2004-03-25
CN100364118C (zh) 2008-01-23
JP4142374B2 (ja) 2008-09-03
AU2003261803A1 (en) 2004-03-19
CN1679175A (zh) 2005-10-05

Similar Documents

Publication Publication Date Title
JP4613373B2 (ja) Ｉｉｉ族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
Kim et al. Fabrication of the hybrid ZnO LED structure grown on p-type GaN by metal organic chemical vapor deposition
JP3945782B2 (ja) 半導体発光素子及びその製造方法
JP2009506529A (ja) 酸化亜鉛を用いたｐ型−真性−ｎ型構造の発光ダイオード製造方法
US6358378B2 (en) Method for fabricating ZnO thin film for ultraviolet detection and emission source operated at room temperature, and apparatus therefor
JP3441059B2 (ja) 半導体素子及びその製造方法
KR20100055098A (ko) 대면적 그래핀 층을 포함하는 전자 장치 및 이의 제조방법
JPH0152910B2 (ja)
CN114335274B (zh) 一种发光二极管的外延结构及其制备方法
US20050186435A1 (en) Light emitting device and method for manufacturing the same
JP4019136B2 (ja) ダイヤモンド紫外光発光素子
JP4398310B2 (ja) 発光素子およびその製造方法
JP4142374B2 (ja) 発光素子
CN111223918B (zh) P型半导体低阻欧姆接触结构及其制备方法
JP2004189541A (ja) ＺｎＯ系ｐ型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
JP5451320B2 (ja) ＺｎＯ系化合物半導体素子
JP2007129271A (ja) 半導体発光素子及びその製造方法
JP4080822B2 (ja) β−ＦｅＳｉ２膜の製造方法
JP2004186245A (ja) カーボンナノチューブの製造方法とカーボンナノチューブ・デバイス
Das et al. Properties of a nanocrystalline GaN p–n homojunction prepared by a high pressure sputtering technique
JP3976543B2 (ja) ＺｎＴｅ系化合物半導体の製造方法およびＺｎＴｅ系化合物半導体並びに半導体装置
JP4048316B2 (ja) 単結晶シリコン基板上の酸化亜鉛単結晶膜の製造方法及び製造装置並びに積層構造
JP5547989B2 (ja) ＺｎＯ系半導体素子の製造方法
JP2761759B2 (ja) ダイヤモンド電子装置
JP5727208B2 (ja) ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11066318

Country of ref document: US

Ref document number: 20038201828

Country of ref document: CN

122 Ep: pct application non-entry in european phase