JP2009506529A - 酸化亜鉛を用いたp型−真性−n型構造の発光ダイオード製造方法 - Google Patents

酸化亜鉛を用いたp型−真性−n型構造の発光ダイオード製造方法 Download PDF

Info

Publication number
JP2009506529A
JP2009506529A JP2008527828A JP2008527828A JP2009506529A JP 2009506529 A JP2009506529 A JP 2009506529A JP 2008527828 A JP2008527828 A JP 2008527828A JP 2008527828 A JP2008527828 A JP 2008527828A JP 2009506529 A JP2009506529 A JP 2009506529A
Authority
JP
Japan
Prior art keywords
zinc oxide
type
emitting diode
thin film
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008527828A
Other languages
English (en)
Inventor
ウォン キュク チェ
ヨン シック チョン
Original Assignee
コリア インスティテュート オブ サイエンス アンド テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コリア インスティテュート オブ サイエンス アンド テクノロジー filed Critical コリア インスティテュート オブ サイエンス アンド テクノロジー
Publication of JP2009506529A publication Critical patent/JP2009506529A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0083Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H01L33/285Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本発明は酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法に関するものの、特に銅金属が添加されたp型酸化亜鉛薄膜製作技術とこれを用いた発光ダイオード、電気及び磁気デバイスなどの応用に関する。
本発明の酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法はサファイア単結晶基板の上に低温酸化亜鉛バッファ層を蒸着する第1工程、上記蒸着された低温酸化亜鉛バッファ層上にn型ガリウムドープ酸化亜鉛層を蒸着する第2工程、上記蒸着されたn型ガリウムドープ酸化亜鉛層上に真性酸化亜鉛薄膜を蒸着する第3工程、上記蒸着された真性酸化亜鉛薄膜の上にp型酸化亜鉛薄膜層を形成する第4工程、湿式エッチングを通じて上記p型酸化亜鉛薄膜層上にMESA構造を形成する第5工程、及び上記結果物を後熱処理する第6工程、を含むことを特徴とする。

Description

本発明は酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法に関するものの、特に新しい銅金属が添加されたp型酸化亜鉛薄膜製作技術とこれを用いた発光ダイオード、電気及び磁気デバイスなどの応用に関するものである。
酸化亜鉛(ZnO)は常温で3.37eVの近紫外線領域の光学的バンドギャップと60meVの大きいエキシトン結合エネルギーを持っているためZnSe(21meV)、GaN(28meV)などに比べて光効率が優れたエキシトンを用いた光素子用として重要な材料で注目されている。そして、光利得が300cm-1として既存のGaNの100cm-1に比べて3倍以上大きく、飽和速度(saturation velocity(Vs))もGaNに比べて大きいため実際の電子素子応用において長所を持っている。また、レージングに必要な閾値エネルギー(Jth(W/cm2))も同じく小さく効率的であることが知られている。このような優れた光特性を持っているため、現在青色または近紫外線領域での新しい光源として脚光を浴びているが、発光ダイオードやレーザダイオードの応用に必要な基本的なp-n接合構造のための安定的なp型製造技術がいまだ確立されておらず、その実用化には時間が必要な状況である。
2〜6族化合物の中で酸化物半導体に属する酸化亜鉛は、製作の時酸素欠乏または過多亜鉛金属などで生ずる酸素空孔(vacancy)または侵入型(interstitial)亜鉛欠陥等に起因して電気的にn型を有するn型半導体として製作される。このような性質によって、p型の半導体を製作するためにはこのようなn型の電気を帯びさせるようにする欠陥、不純物などによる電気的性質を相殺補償(compensation)により中性化させた後に、残余ドープされた不純物によるp型半導体の製作を期待することができる。このようなp型酸化亜鉛半導体製作のための不純物ソース材料では、5族元素が6族の酸素を置き換えて正孔(hole)による電気伝導が起きるような状況を作るべきである。このことで一般的に5族元素であるN、P、As、Sbなどの元素がp型酸化亜鉛製作に好適なドープ物質と知られている。
しかし、酸化亜鉛を用いた高効率発光ダイオードまたはレーザダイオードを製作するためには再現性のある優れた性質のp型酸化亜鉛薄膜を製作できる技術開発が必須である。現在、5族元素を用いたp型酸化亜鉛薄膜の製作における問題点になっているものは次のものである。
第一に、N、P、As及びSbなどの5族元素は低い温度で溶解度(solubility)が高いが、高い温度では急激に減少する。従って、高品位の酸化亜鉛製作のためには、高温での結晶成長による優れた結晶構造を有する電気移動度が優れた酸化亜鉛薄膜を製作するのが一般的に知られた方法であるが、高温での成長の時5族元素の低い溶解度によって高濃度のp型不純物を制作しにくい難点がある。
第二に、酸化亜鉛薄膜は主にブルチァイト(Wurzite)結晶構造を持っているから他の元素とのドープが容易な状況である。然し、5族元素が不純物でドープされる場合に、比較的低い温度で様々な結晶構造を持つ化合物の形態またはクラスタなどで存在するようになる。このような相違する結晶構造は電気的な性質及び工学的性質を変化させるだけでなく、n型ドーパントの役目になる場合もあって、相殺補償よりは逆相殺補償効果をもたらす結果となり、これを調節することが難しい。
したがって、本発明は上記問題点を解決するための、5族元素の短所を改善することができる高温かつ高密度で溶解ができるドーパントの選択と、これの溶解によりp型酸化亜鉛薄膜技術を開発し、これを用いたダイオード構造の製造方法を提供することを目的とする。
本発明は、サファイア単結晶基板の上に低温酸化亜鉛バッファ層を蒸着する第1工程;上記蒸着された低温酸化亜鉛バッファ層上にn型ガリウムドープ酸化亜鉛層を蒸着する第2工程;上記蒸着されたn型ガリウムドープ酸化亜鉛層上に真性酸化亜鉛薄膜を蒸着する第3工程;上記蒸着された真性酸化亜鉛薄膜の上にp型酸化亜鉛薄膜層を形成する第4工程;湿式エッチングを通じて上記p型酸化亜鉛薄膜層上にMESA構造を形成する第5工程;及び上記結果物を後熱処理する第6工程;を含む酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法を提供する。
以上のように、本発明による酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法は、既存のp型酸化亜鉛ドープ物質で知られたV族のN、P、As、Sbなどの元素が持っている高温での低い溶解度、比較的低い温度での様々な中間相の形成などで再現性のあるp型酸化亜鉛薄膜を製作することに困難であったが、銅不純物を用いて比較的高い圧力での酸素雰囲気で後熱処理を通じたp型酸化亜鉛の製作が可能になった。このような安定的なp型酸化亜鉛を製作できることにより、新しい近紫外線領域、可視光線で高効率の発光ダイオード及びレーザダイオードを製作することだけではなく、高温で作動する電子素子などへの応用が可能である。
また、早い回答時間を持つp-i-n、p-n形態の紫外線受光素子(UVdetectors)の製造により火災報知機、水中での通信及び可視、不可視(visible blind)検知器(detectors)が製造ができる。
また、透明な薄膜型トランジスタの製作ができ、Si素子の代わりに半導体市場及び新しいディスプレイ市場の開拓ができる。
以下、本発明の実施例に対する構成及びその作用を添付した図面を参照して詳しく説明する。
サファイア単結晶は、その価格が比較的低廉でSiC等とともにGaNなどの光素子を製作するために多く使われている。然し、酸化亜鉛との基板不一致が18.6%程度で非常に大きく、これによる境界面での欠陥(defects)、転位(dislocation)などの形成率が高いため、光素子で使われる酸化亜鉛薄膜の結晶特性を減少させる主要原因になる。従って、これを減少させることができる方法で低温で同種の材料を用いたバッファ層を利用することは既に公知である。
図1A及び1Bは、本発明の分子線蒸着法を用いた高純度酸化亜鉛薄膜蒸着のための低温バッファ層の高エネルギー電子回折反射パターンである。図1A及び1Bに図示されたようにサファイア単結晶面の上に高品格の酸化亜鉛薄膜を成長させるために、500℃の比較的低温でサファイア基板の温度を維持し、Knudsen cellを用いて亜鉛金属を分子線蒸着法で成長しながら高周波放電を用いて生成された酸素ラジカルを同時に基板の方へ吹き入れるラジカルビーム補助分子線蒸着法(Radical beam Assisted Molecular Beam Epitaxy
: RA-MBE)で成長させた低温バッファ酸化亜鉛の成長形態を示した図である。即ち、多層のn、p型酸化亜鉛薄膜層の成長のためにバッファ層が持たなければならない大きい2種の性質は、上位層の結晶性増大及び多層薄膜の間の境界面での理想的物理的接合特性のための表面の非常に低い粗さである。
高エネルギー電子ビーム回折反射パターン(RHEED:Reflection of High Energy Electron Diffraction)により、バッファ層の厚さを5〜20nmに変化させることによって、その成長モードが決定できる。図1Aのように厚さが8nmになると非常に縞状で(streaky)、鮮明なRHEEDパターンによる2次元成長モードになることが分かるが、その上に成長された酸化亜鉛薄膜の結晶性はあまり完璧ではないことが分かる。
然し、図1Bのように15nm厚さになるとRHEEDパターンでドット模様が測定されて3次元の成長モードが観測されるが、これを真空で800℃で30分間熱処理するとRHEEDパターンの縞状(streaks)が変わる。したがって、720〜760℃の基板温度で蒸着されたドープされない酸化亜鉛(ZnO)薄膜は、86〜92arcsecの、X線回折ピークで中でZnOに対するωロッキング(rocking)曲線の半幅(half height)値の非常に優れた薄膜が得られる。また、ドープされない酸化亜鉛薄膜の表面粗さは1.9nm未満で非常に平坦なことが分かる。即ち、酸化亜鉛薄膜を用いたバッファ層の厚さ及び真空熱処理が酸化亜鉛薄膜の結晶性を大きく向上させたことが分かる。
図2A〜2Cは、本発明の分子線蒸着法を用いた高濃度n型ガリウムドープされた酸化亜鉛薄膜の高エネルギー電子回折反射パターンである。図2A〜2Cに図示されたように、15nmの同種バッファ層上に発光ダイオードに必要な高濃度n型酸化亜鉛薄膜の成長のために、ドープ不純物ではガリウム(Ga)を用いてその濃度による表面粗さの変化が示されている。ガリウムを用いた理由は、イオン半径62pm(1pm=10-12m)でAl(50pm)、In(81pm)などに比べて、Zn金属(74pm)に非常に類似しているだけでなく、Ga-Oの共有結合長さが1.92ÅでAl-O(2.3Å)、In-O(2.1Å)に比べてZn-O(1.97Å)に非常に類似して、最も効果的にZnを置き換えることができる元素だからである。
図2Aは電子濃度ne=1×1018/cm3であるGa:ZnO薄膜の成長の時の表面平坦度を示す高エネルギー電子回折反射パターンである。非常に明るく輝き長い線模様の回折反射柄から、成長するGa:ZnO薄膜の表面が非常に平坦に成長する姿が示されている。即ち、2次元でよく成長することが示されている。
図2Bと2Cは、それぞれne=1×1019/cm3、ne=2.5×1020/cm3であるGa:ZnO薄膜に対する回折反射パターンである。図2Aの場合とは異なって線模様の柄に明るい点模様の柄が重なって見えるのに、このような点模様の柄は薄膜成長の時3次元粒子から電子ビームが回折された柄であって、これは薄膜蒸着の時原子が小さな核を形成して粒形で成長しながら2次元的な成長ではなく、3次元的な成長になっていることを直接的に示している。このような3次元成長モードは多層薄膜層からなる発光ダイオード(LED)の構造形成には非常に悪い影響を及ぼす。すなわち、電界の強さが集中されるか電流が集中されて電気素子の短絡を起こし、光の放出の時散乱されて光の強さを弱化させる短所を誘発する。従って、図2Aのような2次元的に非常に平坦なGa:ZnO(ne=1×1018/cm3)薄膜がn型酸化亜鉛層で有利に使用される。
図3A〜3Dは、本発明の分子線蒸着法を用いた高濃度n型ガリウムドープされた酸化亜鉛薄膜の電荷濃度によるX線ZnOピークに対するωロッキング曲線である。図3A〜3Dに図示されたように、ZnOX線回折ピークに対するωロックキング曲線が示されてその半幅値を測定して比べた。
Gaを含んでない薄膜の場合には図3Aのように85arcsecの小さい値が示されていることが分かり、これはZnO薄膜がほとんど単結晶水準でサファイア基板の上に積層成長されていることが示されている。
一方、Ga:ZnO(ne=1×1018/cm3)の場合には図3Bのように、図3Aの薄いフィルムの1/2の高さでピーク幅の約4倍程度である316arcsecまで大きく増加していることが分かる。これは、GaがZnと置き換えながら部分的に酸素との結合距離が変わり、全体的にZnOの結晶性が少し悪くなっていることが分かる。このような半幅値の増加は大部分ドープの場合によく観察される現象である。電子の濃度が図3Cのne=1×1019/cm3と図3Dのne=2.5×1020/cm3に増大し、ωロッキング曲線の半幅値はそれぞれ324arcsec、366arcsecでもう少し増加していることが示されている。
図4A及び4Bは、本発明の分子線蒸着法を用いた高濃度n型ガリウムドープされた酸化亜鉛薄膜の電子濃度と電気移動度の変化曲線である。図4A及び4Bに示されているように、比抵抗値の変化と電子の濃度による電気移動度の変化が示されている。
図4Aは比抵抗値の変化を示し、Ga:ZnO(ne=1×1018/cm3)の場合には0.15Ωcm程度の値が示される一方、電荷濃度が増加するほど急激に低くなってGa:ZnO(ne=2.5×1020/cm3)の場合には10-3Ωcmまで減少することが分かる。
このような比抵抗の減少は電子の濃度が多くなるにつれて余剰の電子が伝導帯を占めるようになり、このような伝導帯に位置した電子は容易に電気伝導度に貢献するようになるバースタインーモース(Burstein-Moss)効果によって比抵抗が急激に減少することが分かる。
図4Bは電子の濃度による電気移動度(mobility)の変化を示す図であって、Ga:ZnO(ne=1×1018/cm3)の場合には約45cm2/Vs程度の比較的高い値が示されているが、電子の濃度が増加すると電子との衝突が増加して電気移動度の値が少々減りGa:ZnO(ne=1×1020/cm3)の薄膜の場合には30cm2/Vs程度まで減少することが分かる。
図2乃至図4から、多層構造の発光ダイオード製作のためのn型酸化亜鉛薄膜では表面粗さが非常に小さく、比抵抗が0.1Ωcmであり、電気移動度が45cm2/Vsで優れたGa:ZnO(ne=1×1018/cm3)が最も適切な薄膜に用いられることが分かる。
図5A〜5Cは、本発明の分子線蒸着及びイオン注入を用いた発光ダイオード(LED)製造方法及び概略的なダイオードの構造である。図5A〜5Cに図示されたように、酸化亜鉛を用いたp型-真性(intrinsic)-n型(p-i-n)構造の発光ダイオード製造方法が示されている。
先ず、サファイア単結晶基板(100)の上に、図1A及び1Bと同じ低温酸化亜鉛バッファ層(200)を蒸着して、その上に図2AのGa:ZnO(ne=1×1018/cm3)を約550〜650nm程度に蒸着する。望ましい低温酸化亜鉛バッファ層(300)の厚さは600nmである。
また、約350〜450nm程度の厚さの真性酸化亜鉛薄膜(400)、即ち、他のn、p型不純物が入らない酸化亜鉛薄膜を蒸着するのに、望ましい真性酸化亜鉛縛膜(400)の厚さは400nmである。
次に図5Bのように、真性酸化亜鉛薄膜層(400)にp型ドープのために銅(Cu)イオンをイオン注入によってドープすることによりドープ層(500)を形成する。この時、銅イオンはSNICS(Sputtered Negative Ion Cesium exchange Source)から抽出されて80〜120keVに加速してイオン注入された。ここで、銅イオンが浸透された平均距離はコンピュータコード(SRIM-2003)を用いると約100〜120nm程度になる。
次に上記のように注入された銅イオンがp型酸化亜鉛としての役目を果たすためには、銅イオンが亜鉛金属席を置き換えてCu2+の化学的状態(CuO)の代わりにCu+の形態(Cu2O)で存在しなければならない。このために後熱処理過程が必要であって、本発明では様々な熱処理条件の中で酸素雰囲気での後熱処理により銅イオンのp型ドープ性質が得られる。すなわち、真性酸化亜鉛の場合でも一般的に酸素の量が十分ではなくて酸素空孔が多めに存在し、酸素空孔がn型特性を示す主な原因で作用する。このような真性酸化亜鉛薄膜に銅イオンを注入すると、イオン注入時に真性酸化亜鉛薄膜内の酸素が真空中へ抜ける確率もある。加えて、イオン注入によって優れた結晶性が破壊される欠陥がn型特性となり得る。このようなn型要因(factors)を補償(compensation)し、結晶性回復のために酸素雰囲気での急速後熱処理により、銅不純物のp型性質を回復できるようにする。後熱処理は800℃で1〜10分間に、そして酸素部分圧100〜300Torr程度の雰囲気で行った。
発光ダイオードの形成確認のために図5Cに示すように湿式エッチングによりMESA構造を製作する。この場合、n型とp型の電気的接点材料として働くTi/Au層(700)及びNi/Au層(600)のオーミック接点は夫々電子ビーム蒸着機で確認(comfirmed)され、その後電流-電圧特性が測定される。
図6は、本発明の後熱処理した後に測定した電流-電圧特性曲線である。図6に図示されたように、夫々2、4分の間に酸素部分圧100Torrで熱処理した後に測定した電流-電圧特性曲線が示されている。2種の場合とも線状的なI-V特性曲線が示されているので銅イオンがp型ドープ物質で成功的に作用していることが分かる。2分間熱処理した場合には、逆電圧-3V程度で漏洩電流が急激に増加して、優れたp-n接合素子特性は見られないが、4分間熱処理した場合には、逆電圧特性が非常に優れた順方向でのturn-on電圧が約4V程度であり、10Vの電圧が付加した場合に5mA程度の多めの電流が流れる優れた電流-電圧特性が示されている。電流-電圧特性曲線から、今まで全く知られていない銅不純物が電気的にp型酸化亜鉛の特性を示す優れたドープ物質であることが確認された。これをp型酸化亜鉛化するために電気的に活性化させる方法では、比較的高い圧力下の酸素雰囲気での後熱処理が必ず必要であることが分かった。
以上、説明した内容を通して本業界に従事する当業者なら本発明の技術思想を離脱しない範囲内で多様な変更及び修正ができることが分かる。従って、本発明の技術的範囲は実施例に記載された内容だけで限定されず特許請求範囲によって決めるべきである。
図1A及び1Bは、本発明の分子線蒸着法を用いた高純度酸化亜鉛薄膜蒸着のための低温バッファ層の高エネルギー電子回折反射パターンである。 図2A〜2Cは、本発明の分子線蒸着法を用いた高濃度n型ガリウムドープされた酸化亜鉛薄膜の高エネルギー電子回折反射パターンである。 図3A〜3Dは、本発明の分子線蒸着法を用いた高濃度n型ガリウムドープされた酸化亜鉛薄膜の電荷濃度によるX線ZnOピークに対するωロッキング曲線である。 図4A及び4Bは、本発明の分子線蒸着法を用いた高濃度n型ガリウムドープされた酸化亜鉛薄膜の電子濃度と電気移動度の変化曲線である。 図5A〜5Cは、本発明の分子線蒸着及びイオン注入を用いた発光ダイオード製造方法及び概略的なダイオードの構造である。 図6は、本発明の後熱処理した後に測定した電流-電圧特性曲線である。

Claims (7)

  1. サファイア単結晶基板の上に低温酸化亜鉛バッファ層を蒸着する第1工程、
    上記蒸着された低温酸化亜鉛バッファ層上にn型ガリウムドープ酸化亜鉛層を蒸着する第2工程、
    上記蒸着されたn型ガリウムドープ酸化亜鉛層上に真性酸化亜鉛薄膜を蒸着する第3工程、
    上記蒸着された真性酸化亜鉛薄膜の上にp型酸化亜鉛薄膜層を形成する第4工程、
    湿式エッチングを通じて上記p型酸化亜鉛薄膜層上にMESA構造を形成する第5工程、及び
    上記結果物を後熱処理する第6工程、
    を含む酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法。
  2. 請求項1記載の発光ダイオード製造方法において、
    上記n型ガリウムドープ酸化亜鉛層の厚さは550〜650nmであることを特徴とする酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法。
  3. 請求項1記載の発光ダイオード製造方法において、
    上記真性酸化亜鉛薄膜の厚さは350〜450nmであることを特徴とする酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法。
  4. 請求項1記載の発光ダイオード製造方法において、
    上記p型酸化亜鉛薄膜層は銅金属であることを特徴とする酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法。
  5. 請求項1記載の発光ダイオード製造方法において、
    上記後熱処理は酸素雰囲気で行うことを特徴とする酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法。
  6. 請求項5記載の発光ダイオード製造方法において、
    上記後熱処理は100〜300Torrの雰囲気で行うことを特徴とする酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法。
  7. 請求項1記載の発光ダイオード製造方法において、
    上記後熱処理は800℃で1〜10分間行うことを特徴とする酸化亜鉛を用いたp型-真性-n型構造の発光ダイオード製造方法。
JP2008527828A 2005-08-23 2005-12-09 酸化亜鉛を用いたp型−真性−n型構造の発光ダイオード製造方法 Pending JP2009506529A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050077109A KR100711203B1 (ko) 2005-08-23 2005-08-23 산화아연을 이용한 p형-진성-n형 구조의 발광 다이오드제조방법
PCT/KR2005/004212 WO2007024041A1 (en) 2005-08-23 2005-12-09 Method of fabricating a p-i-n light emitting diode using cu-doped p-type zno

Publications (1)

Publication Number Publication Date
JP2009506529A true JP2009506529A (ja) 2009-02-12

Family

ID=37771765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008527828A Pending JP2009506529A (ja) 2005-08-23 2005-12-09 酸化亜鉛を用いたp型−真性−n型構造の発光ダイオード製造方法

Country Status (4)

Country Link
US (1) US20080233670A1 (ja)
JP (1) JP2009506529A (ja)
KR (1) KR100711203B1 (ja)
WO (1) WO2007024041A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027137A (ja) * 2012-07-27 2014-02-06 Stanley Electric Co Ltd p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP2014207396A (ja) * 2013-04-16 2014-10-30 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP2014207397A (ja) * 2013-04-16 2014-10-30 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP2015012248A (ja) * 2013-07-02 2015-01-19 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2009683A3 (en) 2007-06-23 2011-05-04 Gwangju Institute of Science and Technology Zinc oxide semiconductor and method of manufacturing the same
JP2011054866A (ja) * 2009-09-04 2011-03-17 Stanley Electric Co Ltd ZnO系半導体発光素子の製造方法
FR2962123A1 (fr) 2010-07-02 2012-01-06 Centre Nat Rech Scient Oxyde de zinc dope
KR101129421B1 (ko) * 2010-07-12 2012-03-26 고려대학교 산학협력단 Ga 이온 임플란테이션된 질소 극성 표면을 포함하는 수직형 구조의 그룹 Ⅲ족 n형 질화물계 반도체 소자 및 이를 포함하는 발광다이오드 소자
US20120104383A1 (en) * 2010-11-02 2012-05-03 Industrial Technology Research Institute Semiconductor device having zinc oxide thin film and manufacturing method thereof
KR20130044916A (ko) * 2011-10-25 2013-05-03 삼성전자주식회사 산화아연계 투명도전성 박막, 그의 제조 방법, 산화아연계 투명도전성 박막을 포함하는 반도체 발광소자 및 그 제조 방법
JP2013191824A (ja) * 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子
CN103715234B (zh) 2012-09-28 2016-05-04 财团法人工业技术研究院 p型金属氧化物半导体材料
TWI566417B (zh) 2015-12-04 2017-01-11 財團法人工業技術研究院 p型金屬氧化物半導體材料與電晶體
US10439101B2 (en) * 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329888A (ja) * 2001-04-27 2002-11-15 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2004153211A (ja) * 2002-11-01 2004-05-27 Sharp Corp 酸化物半導体発光素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625202A (en) * 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
JP4365530B2 (ja) * 1998-09-10 2009-11-18 ローム株式会社 半導体発光素子およびその製法
JP3399392B2 (ja) * 1999-02-19 2003-04-21 株式会社村田製作所 半導体発光素子、およびその製造方法
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
US6716479B2 (en) * 2002-01-04 2004-04-06 Rutgers, The State University Of New Jersey Tailoring piezoelectric properties using MgxZn1-xO/ZnO material and MgxZn1-xO/ZnO structures
JP2004228401A (ja) * 2003-01-24 2004-08-12 Sharp Corp 酸化物半導体発光素子およびその製造方法
US7141489B2 (en) * 2003-05-20 2006-11-28 Burgener Ii Robert H Fabrication of p-type group II-VI semiconductors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329888A (ja) * 2001-04-27 2002-11-15 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2004153211A (ja) * 2002-11-01 2004-05-27 Sharp Corp 酸化物半導体発光素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027137A (ja) * 2012-07-27 2014-02-06 Stanley Electric Co Ltd p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP2014207396A (ja) * 2013-04-16 2014-10-30 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP2014207397A (ja) * 2013-04-16 2014-10-30 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP2015012248A (ja) * 2013-07-02 2015-01-19 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造

Also Published As

Publication number Publication date
WO2007024041A1 (en) 2007-03-01
US20080233670A1 (en) 2008-09-25
KR20070022991A (ko) 2007-02-28
KR100711203B1 (ko) 2007-04-24

Similar Documents

Publication Publication Date Title
JP2009506529A (ja) 酸化亜鉛を用いたp型−真性−n型構造の発光ダイオード製造方法
EP1388597B1 (en) METHOD FOR MANUFACTURING n-type ZnTe COMPOUND SEMICONDUCTOR SINGLE CRYSTAL ON A ZNTE SUBSTRATE AND SEMICONDUCTOR DEVICE
US7622398B2 (en) Semiconductor device, semiconductor layer and production method thereof
JP3078611B2 (ja) Iib−via族半導体層を含む発光半導体デバイス
US8546797B2 (en) Zinc oxide based compound semiconductor device
JPH04199752A (ja) 化合物半導体発光素子とその製造方法
US7456445B2 (en) Group III nitride semiconductor light emitting device
Le et al. Gallium and indium co-doping of epitaxial zinc oxide thin films grown in water at 90° C
JP4233570B2 (ja) 半導体材料およびこれを用いた半導体素子
JP2004304166A (ja) ZnO系半導体素子
KR101030823B1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
CN109166910B (zh) 一种p型AlGaN半导体材料及其外延制备方法
US7786550B2 (en) P-type semiconductor and semiconductor hetero material and manufacturing methods thereof
KR100745811B1 (ko) p형 산화아연(ZnO) 박막 제조방법 및 이를 이용한산화아연계 광전소자 제조방법
JP2004189541A (ja) ZnO系p型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
JP2005286319A (ja) 窒化ガリウム系半導体素子
JP5426315B2 (ja) ZnO系化合物半導体素子
JP2006261620A (ja) 固溶半導体発光素子用材料および発光素子
KR100705995B1 (ko) 발광소자용 은 도핑된 산화아연 반도체 및 이의 제조방법
KR100586974B1 (ko) In 첨가 n형 질화물 반도체층을 갖는 질화물 반도체발광소자
US9209349B2 (en) Method of fabricating nitride semiconductor light emitting device
JP3736401B2 (ja) 化合物半導体素子、その製造方法、発光素子、ランプおよび光源
Lugo Synthesis and characterization of Silver doped Zinc Oxide thin films for optoelectronic devices
Lu et al. RESEARCHES OF GROWTH AND DEVICE BASED ON ZNO BY PLASMA ASSISTED MOLECULAR BEAM EPITAXY
JPH0783139B2 (ja) ZnSeを主成分としたpn接合の製造方法並びにpn接合デバイスの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110301

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110629