WO2004017396A1 - 半導体基体上の絶縁膜を形成する方法 - Google Patents

半導体基体上の絶縁膜を形成する方法 Download PDF

Info

Publication number
WO2004017396A1
WO2004017396A1 PCT/JP2003/010357 JP0310357W WO2004017396A1 WO 2004017396 A1 WO2004017396 A1 WO 2004017396A1 JP 0310357 W JP0310357 W JP 0310357W WO 2004017396 A1 WO2004017396 A1 WO 2004017396A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
film
plasma
semiconductor substrate
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/010357
Other languages
English (en)
French (fr)
Inventor
Toshiaki Hongoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004528882A priority Critical patent/JPWO2004017396A1/ja
Priority to AU2003255034A priority patent/AU2003255034A1/en
Publication of WO2004017396A1 publication Critical patent/WO2004017396A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials

Definitions

  • the present invention relates to an insulating film of a semiconductor device, particularly a thin film transistor ( ⁇ ).
  • the present invention relates to the formation of a gate oxide film of TFT for LCD.
  • Insulating films are used in various semiconductor devices, and various methods such as oxidation or nitridation of semiconductor substrates, CVD (chemical vapor deposition), PVD (physical vapor deposition), and coating are used to form insulating films.
  • CVD chemical vapor deposition
  • PVD physical vapor deposition
  • coating are used to form insulating films.
  • Technology is used.
  • a modification treatment such as oxidation or nitridation by heat or plasma for modifying the underlying film is used.
  • a deposition process such as CVD is often used.
  • the film quality obtained by these treatments is different, for example, the surface order density of the insulating film obtained by such a modification treatment is relatively large, for example, about 5 ⁇ 10 1 Q e V— 1 cm— 2.
  • small and interface state density obtained Te cowpea deposition process Unaryo of CVD is example if by 5 XI 0 12 e V "relatively large as 1 ⁇ cm 2 or so. Also, provided by this good UNA modification treatment The fact that the film formation rate of the film is relatively low and the film formation rate of the film obtained by the deposition process is relatively high.
  • a plasma processing apparatus for the film may be used.
  • an object to be processed such as a semiconductor wafer or an LCD substrate is placed by passing a microwave of about 2.45 GHz through a slot electrode.
  • Microwaves convert these reactant gases into plasmas and radicals, which are highly active, and react with the workpiece to form a film.
  • a rare gas such as argon, which promotes plasma excitation, and a reactant gas are introduced into the processing chamber.
  • this reactant gas is, for example, oxygen and possibly hydrogen in an oxidation treatment of a semiconductor substrate called field oxidation, and in a CVD, tetraethyl orthosilicate (TEOS). And oxygen.
  • plasma CVD processing is generally performed to form a gate insulating film of a transistor.
  • a high temperature of about 100 ° C is required, but a plasma silicon oxide film is required. Can be grown at lower temperatures than the thermal oxidation method. Therefore, it is preferable for a device that dislikes high temperature, and has characteristics such that the growth rate is large, a compressive stress film can be easily obtained, the film is dense, and the oxidation rate does not depend on the surface orientation.
  • parameters representing the properties of an insulating film include a tundling bond represented by an interface state density, a dielectric strength voltage, a film density, a film forming speed, and the like.
  • Membrane Methods and apparatus are still needed.
  • the present invention provides a method for meeting the requirements regarding the parameters used in the evaluation of insulating films.
  • LCD TFT switches used amorphous silicon, and their gate oxide films were manufactured using a CVD process. However, it is considered that it is difficult to achieve the film quality required for the gate oxide film of the recently developed polysilicon and continuous grain silicon (CGS) TFT switches by CVD.
  • CGS continuous grain silicon
  • the film forming process proceeds by diffusing oxygen in the formed oxide film, so that the film forming speed becomes slower as the film thickness increases.
  • the present invention provides a method for obtaining an insulating film having a required film quality in a short time.
  • the present invention provides a method for manufacturing a semiconductor device, comprising: performing a modification process on a semiconductor substrate to form a first insulating film; and performing a deposition process for depositing a second insulating film on the first insulating film.
  • This is a method for forming an insulating film.
  • the insulating film on the semiconductor substrate is, in particular, a gate insulating film, more particularly, a TFT gate. Oxide film, and more particularly a TFT oxide film for a display such as an LCD.
  • the semiconductor substrate is a silicon substrate, such as a polysilicon substrate, a continuous grain boundary crystal silicon substrate or a single crystal silicon substrate.
  • both the first insulating film and the second insulating film are oxide films.
  • the first insulating film is an oxide film
  • the second insulating film is a nitride film
  • the thickness of the first insulating film is 10 to 100 A, particularly 10 to 30 °.
  • the thickness of the first insulating film may be a thickness sufficient to satisfy the requirement on the interface between the semiconductor substrate and the first insulating film, for example, the interface between the silicon substrate and the silicon oxide.
  • the thickness of the second insulating film is 100 to 2,000, particularly 500 to 1, 000. Further, the thickness of the second insulating film may be a thickness that satisfies the requirements regarding the dielectric strength voltage of the insulating film including the first insulating film and the second insulating film.
  • the interface state density between the first insulating film and the semiconductor substrate 1 0 12 e V -. 1 ⁇ cm less than 2, for example 1 0 12 ⁇ 1 0 10 e V "1 cm a 2 - L 0 9 e V ' !!!: 2, preferably less than 1 O ⁇ e V- 1 ⁇ cm 2, for example 1 0 10 ⁇ ..
  • the insulation withstand voltage of an insulation film on a semiconductor substrate including a first insulation film and a second insulation film has an insulation withstand voltage suitable for a desired application.
  • the voltage is more than 10 V, more than 20 V, or more than 30 V.
  • the modification treatment is a heat or plasma oxidation or nitridation treatment of the semiconductor substrate, and the deposition treatment is a CVD treatment.
  • This deposition process may be a PVD, coating.
  • the modification process is a plasma oxidation process
  • the deposition process is a plasma CVD process
  • the atmosphere of the plasma oxidation treatment contains a rare gas and oxygen.
  • the flow ratio of the rare gas to oxygen is 100: 3 or less.
  • the noble gas is, for example, krypton.
  • the plasma CVD processing atmosphere contains oxygen and a silicon-containing gas.
  • the Kei-containing gas for example, a monosilane SH 4.
  • the average film forming rate of the first insulating film is 10 to 100 AZ minutes, particularly 10 to 50 AZ minutes, and the average film forming rate of the second insulating film is Is from 100 to 100 A / min, especially from 500 to 1.0 OA / min.
  • the present invention also provides a method for forming an insulating film including a first insulating film and a second insulating film on a semiconductor substrate, the method comprising: forming an average film forming rate of the first insulating film adjacent to the semiconductor substrate. And the ratio of the deposition rate of the second insulating film adjacent to the first insulating film on the opposite side of the semiconductor substrate is 1: 1, 0 ⁇ 0 to 1: 1, particularly 1:10.
  • a method for producing a method for forming an insulating film including a first insulating film and a second insulating film on a semiconductor substrate, which is 0 to 1: 10 is provided by, for example, an inductively coupled plasma (ICP) generator, Or a microwave-excited plasma generator such as a slot emission type microwave-excited plasma generator, particularly a radial line slot antenna (RLSA) microwave-excited plasma generator.
  • ICP inductively coupled plasma
  • a microwave-excited plasma generator such as a slot emission type microwave-excited plasma generator, particularly a radial line slot antenna (RLSA) microwave-excited plasma generator.
  • the method can have any other features that can be understood from the description herein.
  • FIG. 1 is a diagram illustrating a process of forming an insulator film formed according to one embodiment of the present invention.
  • FIG. 2 is a schematic block diagram showing the structure of the RLSA microwave plasma processing apparatus used in one embodiment of the present invention.
  • FIG. 3 is a plan view of an antenna used in the RLSA microwave plasma processing apparatus of FIG.
  • FIG. 4 is a top view of a cluster tool using the plasma processing apparatus of FIG.
  • FIG. 5 is a diagram showing the time dependence of the film formation rate by direct oxidation of the silicon surface.
  • FIG. 6 is a diagram showing the deposition rate of the CVD oxide film.
  • Cluster tool 3 0 0 ... antenna 4 0 0... Cluster tool
  • FIG. 2 is a schematic block diagram of a radial line slot antenna (RLSA) plasma processing apparatus 200 capable of forming an insulating film of the present invention.
  • RLSA radial line slot antenna
  • the present invention will be described below with reference to an RLSA plasma processing apparatus, the insulating film of the present invention can be obtained by using any apparatus other than the plasma processing apparatus.
  • the present invention uses a plasma processing apparatus. This is because the plasma processing apparatus can achieve film formation at a relatively low temperature and achieve good film quality.
  • a microwave plasma apparatus such as an RLSA plasma processing apparatus capable of generating high-density plasma, an ICP (inductively coupled) plasma apparatus, an ECR plasma apparatus, or the like is used.
  • the microwave plasma processing apparatus 200 of the present embodiment includes a gate pulp 201 connected to a cluster tool 400 and a susceptor on which a workpiece W such as a semiconductor wafer substrate or an LCD substrate is placed.
  • the control system of the plasma processing apparatus 200 is not shown.
  • the processing chamber 202 has a side wall and a bottom made of a conductor such as aluminum.
  • the processing chamber 202 has, for example, a cylindrical shape, but the shape is arbitrary.
  • a susceptor 204 and a workpiece W are supported thereon.
  • the top plate 208 is a cylindrical plate-like body made of a dielectric material such as quartz-nitride aluminum that blocks the upper part of the processing chamber 202.
  • the antenna 300 has a plurality of slots 310 on a concentric circle.
  • the antenna 300 is made of, for example, a copper plate having a thickness of 1 mm or less, and is disposed on the upper surface of the top plate 208.
  • Each slot 310 is a substantially rectangular through hole, and adjacent slots are orthogonal to each other to form an alphabet “T” shape.
  • the arrangement, shape, and the like of the slot 310 are determined depending on the wavelength of the microphone mouth wave generated by the microwave generation source 210, the required plasma, and the like.
  • As the optional slow wave member 222 a predetermined material having a predetermined dielectric constant and a high thermal conductivity in order to shorten the wavelength of the microwave is selected.
  • the microwave source 210 is made of, for example, a magnetron, and can generate a microwave of 2.45 GHz (for example, 5 kW). The microwave then passes through the rectangular waveguide 2 11 1, the mode converter 2 12, and the circular coaxial waveguide 2 13 to reach the antenna member 300. In FIG. 2, devices such as an isolator that absorbs reflected microwaves returning to the magnetron are omitted.
  • the susceptor 204 can control the temperature of the processing object W in the processing chamber 202 as desired.
  • a temperature controller (not shown) controls the temperature of the susceptor 204.
  • the susceptor 204 can be configured to be able to move up and down in the processing chamber 202, and any technique known to those skilled in the art can be applied.
  • the gas supply pipes 240 and 270 are connected to a gas supply source, a pulp, a controller for a mashu opening, and the like (not shown).
  • the processing gas is directly supplied to the processing chamber 202, but it is also possible to supply the processing gas uniformly through a shower plate (not shown) at the upper part of the processing chamber 202. .
  • the inside of the processing chamber 202 can be maintained at a predetermined reduced pressure by the vacuum pump 206.
  • the vacuum pump 206 uniformly evacuates the processing chamber 202 to maintain a uniform plasma density and to prevent the processing density of the workpiece W from becoming uneven due to a partial concentration of the plasma density. .
  • the cluster tool 400 may be a cluster tool as shown in FIG.
  • the cluster tool 400 includes a processing system section 410 for performing processing such as film forming processing, diffusion processing, and etching processing on a wafer W as a substrate to be processed; And a transfer system unit 450 for loading and unloading wafers W from and to the wafer.
  • the processing system 410 is composed of a transfer chamber 4101, which can be evacuated, and four processing chambers 200A, connected via a pulp pulp 201A to 201D. In each of the champers 200 A to 200 D, the same type or different types of processing can be performed on the channel W. Further, a transfer arm 412 configured to be able to bend and extend and rotate freely is provided in the transfer chamber 411, and the processing chambers 200A to 200D and a load lock chamber to be described later are provided. Between 430 A and B and ⁇ ⁇ C W are to be delivered.
  • the transport system section 450 transports and transfers the wafer W to and from the cassette stage 480 for placing the carry cassette. And a transfer stage 470 for moving the transfer arm 471.
  • the cassette stage 480 is provided with a container mounting table 481, and a plurality of, in the illustrated example, up to four carrier cassettes 483 can be mounted thereon.
  • the carry cassette 483 can accommodate, for example, up to 25 wafers W at equal intervals in multiple stages.
  • the transfer stage 470 is provided with a guide rail 472 extending in the center thereof along the length direction, and the transfer arm 471 is slidably supported on the guide rail 472. Have been. At the other end of the transfer stage 470, an orienter 475 as a direction positioning device for positioning the wafer W is provided.
  • load lock chambers 430A and 430B which can be evacuated are provided.
  • FIG. 1 is a vertical cross-sectional view showing a process of manufacturing an insulator film according to one embodiment of the present invention.
  • a silicon substrate 101 is shown.
  • the silicon substrate 101 may be any silicon substrate, for example, a silicon wafer, amorphous silicon, low-temperature polysilicon, continuous grain boundary crystal silicon, or the like.
  • a first insulating film 102 shown in FIG. 1B is obtained.
  • This modification treatment may be any modification treatment such as thermal oxidation, thermal nitridation, thermal oxynitridation, plasma oxidation, plasma nitridation, and plasma oxynitridation. Therefore, the first insulating film 102 in FIG. 1B may be a so-called field oxide, nitride, or oxynitride film.
  • the processing conditions in this case include the following conditions for an 8-inch silicon wafer:
  • Processing temperature 100 to 500 ° C, for example, 250 ° C
  • Plasma source output 100 to 6, 00W, for example, 2000W
  • the second insulating film 103 in FIG. 1C is obtained.
  • This deposition process can be any modification process such as CVD, PVD, or coating.
  • the second insulating film 103 in FIG. 1 (c) may be a so-called deposition (deposited) oxide, nitride, oxynitride film, or polymer film.
  • argon gas is supplied from the processing gas supply paths 240 and 270 of the processing apparatus 100 in FIG. , yo Una rare gas krypton and subjected feeding the S i H 4 or TEOS by Unakei-containing gas. Although two supply paths are shown in FIG. 2, gas can be supplied from any number of supply paths.
  • the processing conditions in this case include the following conditions for an 8-inch silicon wafer:
  • Plasma source output 100 to 6,000 W, for example, 2,000 W
  • the insulating film of the present invention is formed.
  • a unique insulating film can be obtained by a combination of a modification treatment of a semiconductor substrate and a subsequent deposition treatment.
  • the method of the present invention can be obtained by adjusting properties relating to an interface obtained by a modification treatment of a semiconductor substrate and properties relating to a park obtained by a subsequent deposition treatment.
  • both the modification treatment and the deposition treatment are treatments using plasma.
  • the film quality obtained as described above is generally preferable.
  • both the denaturation process and the deposition process are plasma processes, these processes can be performed in the same apparatus.
  • the advantages of the good interface characteristics obtained by the modification treatment of the semiconductor substrate and the advantages of the rapid film formation obtained by the deposition treatment are compatible. That is, for example, the advantage of good interface characteristics obtained by the plasma oxidation treatment of the semiconductor substrate and the advantage of the high film forming rate obtained by the plasma CVD treatment are both compatible.
  • the insulating film obtained by the method of the present invention as a whole has an insulation withstand voltage that can be used for a gate insulating film such as a TFT gut insulating film for LCD.
  • a rare gas and oxygen-containing atmosphere is used in the plasma oxidation treatment, and the flow ratio of the rare gas and oxygen is set to 100: 3 or less, which is particularly suitable for TFTs of displays such as liquid crystal displays.
  • make a thick silicon oxide film Still another aspect of the present invention is a method for forming an insulating film including a first insulating film and a second insulating film on a semiconductor substrate, wherein the average film forming of the first insulating film adjacent to the semiconductor substrate is performed.
  • a ratio between the speed and an average deposition rate of the second insulating film adjacent to the first insulating film on the opposite side of the semiconductor substrate is 1: 1, 0000 to 1: 1;
  • This is a method of forming an insulating film including a film and a second insulating film on a semiconductor substrate.
  • the quality of the film to be formed and the film forming speed are problematic, but by changing the film forming speed of the interface portion and the parc portion, the film quality can be adjusted and improved. It is possible to obtain a film forming rate.
  • the method of the present invention is not limited to a silicon substrate, and can be applied to any other semiconductor substrate to which similar processing can be applied.
  • the insulating film of the present invention is formed using a plasma processing apparatus connected to a cluster apparatus.
  • the present invention can be performed by an arbitrary apparatus, for example, a so-called flow process currently being studied. I think it can be applied to In this case, the rapid formation of the insulating film of the present invention is considered to provide a great benefit.
  • Plasma source output 200 W
  • the deposition rate is about 20 AZ when forming a 2OA oxide film, about 12 A / min when forming a 25 A oxide film, and a 27 A oxide film is formed. It is about 9 A / min.
  • the deposition rate decreases as the thickness of the formed oxide film increases. This is thought to be because oxygen atoms must diffuse the already formed oxide film in order to form the oxide film. Therefore, it is not practical to make a relatively thick insulating film, for example, a gate insulating film of LCD, only by direct oxidation of the silicon surface, because it takes a long time.
  • Plasma source output 2,000W
  • the deposition rate of the CVD oxide film has reached from 1,000 A / min to 4,500 A / min.
  • This film formation rate is clearly higher than the oxide film formation rate by direct oxidation of the silicon surface.
  • a relatively thick oxide film such as an LCD gate insulating film can be used for a practical time. To make with enable.
  • the method of manufacturing an insulating film of the present invention can be applied to an insulating film of a semiconductor device, particularly a gate insulating film,
  • the present invention provides a method for obtaining an insulating film having a desired film quality (preferably in a short time).

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

半導体基体上の絶縁膜を形成する方法 技術分野
本発明は、 半導体デバイスの絶縁膜、 特に薄膜ト ラ ンジスタ （τ
F T) のゲート絶縁膜、 よ り特に液晶ディ スプレイ等のディスプレ 明
ィ （L C D) のための T F Tのゲー ト酸化物膜形成に関する。
田
背景技術
絶縁膜は様々な半導体デバイスで使用されており、 絶縁膜形成の ためには半導体基体の酸化又は窒化、 CVD (化学気相堆積） 、 P V D (物理気相堆積） 、 コーティ ングのような様々な技術が使用さ れている。 ここで、 比較的高品質な絶縁膜が必要とされる用途、 例 えば集積回路のグート絶縁膜の用途では、 下地の膜を変性させる熱 又はプラズマによる酸化又は窒化のような変性処理が使用され、 ま た比較的大きい成膜速度が必要とされる用途、 例えば保護層及び L C Dのゲー ト絶縁膜の用途では、 C VDのような堆積処理が使用さ れることが多い。 これは、 これらの処理によって得られる膜質が異 なること、 例えばこのような変性処理によって得られる絶縁膜の界 面順位密度が例えば 5 X 1 01Q e V— 1 · c m— 2程度と比較的小さく 、 且つ C V Dのよ うな堆積処理によつて得られる界面順位密度が例 えば 5 X I 012 e V"1 · c m 2程度と比較的大きいことによる。 ま た、 このよ うな変性処理によって得られる膜の成膜速度が比較的小 さく、 且つ堆積処理によって得られる膜の成膜速度が比較的大きい ことにも J:る。
これに関して近年では、 半導体デバイスの製造工程において、 成 膜のためのプラズマ処理装置が使用される場合がある。 例えば、 典 型的なマイクロ波プラズマ処理装置においては、 2. 4 5 GH z程 度のマイク ロ波を、 スロ ッ ト電極に通過させて、 半導体ウェハや L C D基板などの被処理体が配置された減圧処理室内に導入する。 マ イク口波はこれらの反応体ガスをブラズマ化し、 活性の強いラジカ ル及びィオンにし、 被処理体と反応させて成膜処理が行われるよう にする。 ここでは一般的に、 プラズマの励起を促進するアルゴンの ような希ガスと反応体ガスとを処理室に導入する。
プラズマを使用して絶縁膜を作る場合、 この反応体ガスは例えば 、 フィールド酸化と呼ばれる半導体基体の酸化処理では酸素及び場 合によっては水素であり、 C V Dにおいてはテ トラェチルオルトシ リケート （T E O S) 及び酸素である。 特に、 L Dの製造におい ては、 ト ランジスタのゲー ト絶縁膜形成のために一般にプラズマ C VD処理を行っている。 これらの絶縁膜形成技術については、 特開 平第 1 1 — 2 9 3 4 7 0号、 特開平第 2 0 0 1— 2 7 4 1 4 8号明 細書等参照。
従来一般に行われてきたシリ コン基板の熱酸化法を使用して二酸 化ケィ素の絶縁膜を形成する場合約 1 0 0 o°cの高温を必要とする が、 プラズマシリ コン酸化物膜は、 熱酸化法より も低温で成長でき る。 従って、 高温を嫌うデバイスに好ましく、 成長速度が大きく、 圧縮応力膜が容易に得られ、 膜が緻密であり、 また酸化速度の面方 位依存性がないといった特徴を有する。
従来の絶縁膜形成処理はそれぞれ利点を有するものの、 現在及び 将来にわたる膜質及び成膜速度の要求を必ずしも満たしているとは いえない。 例えば絶縁膜の性質を表すパラメータとしては、 界面準 位密度で表されるタンダリ ングポン ド、 絶縁耐電圧、 膜密度、 成膜 速度等があるが、 これらのパラメ一タの要求を柔軟に満たす成膜方 法及び装置は現在も求められている。 従って本発明は、 絶縁膜の評 価で使用されるパラメータに関する要求を満たすための方法を提供 する。
従来、 L C Dの T F Tスイ ツチではァモルファスシリ コンを使用 し、 そのゲート酸化物膜は C V Dプロセスで製造していた。 しかし ながら、 近年開発されているポリ シリ コン及び連続粒界結晶シリ コ ン （C G S ) T F Tスィ ッチのゲート酸化物膜で求められる膜質を C V Dで達成するのは困難であると考えられる。
従ってプラズマ酸化のよ うな既に堆積されているシリ コン基体を 酸化するいわゆるフィール ド酸化処理を行って絶縁膜にすることも 考えられる。 しかしながら CVDによる成膜速度が典型的に約 1 0 0 O A/分超であるのに対して、 フィールド酸化による成膜速度は 約 2 0 AZ分程度である。 更にフィールド酸化では、 形成された酸 化物膜を酸素が拡散することによつて成膜処理が進行することから 、 膜厚が厚くなるに従って成膜速度が遅くなる。 よってフィールド 酸化を使用する場合には、 0の丁 丁 （例えば約 1 5 V又は 3 5 Vのゲート電圧を使用） で求められる大きい絶縁耐電圧及び酸化 物膜の対応する比較的厚い膜厚 （例'えば 1， 0 0 O A) を達成する ために長時間の成膜処理が必要となり現実的ではない。 発明の開示
そこで本発明では、 短時間で要求される膜質を有する絶縁膜を得 るための方法を提供する。
本発明は、 半導体基体の変性処理を行って第 1の絶縁膜を形成し 、 そして第 1の絶縁膜に第 2·の絶縁膜を堆積させる堆積処理を行う こ とを含む、 半導体基体上の絶縁膜を形成する方法である。 この半 導体基体上の絶縁膜は、 特にゲート絶縁膜、 より特に T F Tのゲー ト酸化物膜、 更によ り特に L C D等のディスプレイのための T F T のグート酸化物膜である。
本発明の 1つの態様では、 半導体基体がシリ コン基体、 例えばポ リ シリ コン基体、 連続粒界結晶シリ コン基体又は単結晶シリ コン基 体である。
本発明の 1つの態様では、 第 1の絶縁膜及び第 2の絶縁膜が共に 酸化物膜である。
本発明の 1つの態様では、 第 1の絶縁膜が酸化物膜であり、 且つ 第 2の絶縁膜が窒化物膜である。
本発明の 1つの態様では、 第 1の絶縁膜の厚さが 1 0〜 1 0 0 A 、 特に 1 0〜 3 0 Αである。 また、 第 1の絶縁膜の厚さは、 半導体 基体 第 1 の絶縁膜の界面、 例えばシリ コン基体 Ζ酸化シリ コンの 界面の性質に関する要求を満たすのに十分な厚さでよい。
本発明の 1つの態様では、 第 2の絶縁膜の厚さが 1 0 0〜 2， 0 0 0 Α、 特に 5 0 0〜 1 , 0 0 0 Αである。 また、 第 2の絶縁膜の 厚さは、 第 1の絶縁膜及び第 2の絶縁膜を有する絶縁膜の絶縁耐電 圧に関する要求を満たす厚さでよい。
本発明の 1つの態様では、 第 1の絶縁膜と半導体基体との界面準 位密度が、 1 012 e V - 1 · c m 2未満、 例えば 1 012〜 1 010 e V"1 . c m 2、 好ましく は 1 O ^ e V— 1 · c m 2未満、 例えば 1 0 10〜： L 09 e V ' 。！!!— 2である。
本発明の 1つの態様では、 第 1の絶縁膜及び第 2の絶縁膜を含む 半導体基体上の絶縁膜の絶縁耐電圧が、 所望の用途に適当な絶縁耐 電圧を有し、 例えばこの絶緣耐電圧が 1 0 V超、 2 0 V超、 又は 3 0 V超である。
本発明の 1つの態様では、 変性処理が半導体基体の熱又はプラズ マ酸化又は窒化処理であり、 且つ堆積処理が C VD処理である。 尚 、 この堆積処理は、 P VD、 コーティ ングであってよい。
本発明の 1つの態様では、 変性処理がプラズマ酸化処理であり、 且つ堆積処理がプラズマ C VD処理である。
本発明の 1つの態様では、 プラズマ酸化処理の雰囲気が希ガス及 び酸素を含有する。 ここで好ましくは、 希ガスと酸素との流量比率 が 1 0 0 ： 3以下である。 希ガスは例えばク リ プトンである。
本発明の 1つの態様では、 プラズマ C VD処理の雰囲気が酸素及 びケィ素含有ガスを含有する。 このケィ素含有ガスは例えば、 モノ シラン S H 4 である。
本発明の 1つの態様では、 第 1の絶縁膜の平均成膜速度が 1 0〜 1 0 0 AZ分、 特に 1 0〜 5 0 AZ分であり、 且つ第 2の絶縁膜の 平均成膜速度が 1 0 0〜： L 0， 0 0 0 A/分、 特に 5 0 0〜 1， 0 0 O A /分である。
また本発明は、 第 1の絶縁膜と第 2の絶縁膜を含む絶縁膜を半導 体基体上に作る方法であって、 前記半導体基体に隣接する前記第 1 の絶縁膜の平均成膜速度と、 前記半導体基体の反対側で前記第 1の 絶縁膜に隣接する前記第 2の絶縁膜の成膜速度との比が、 1 ： 1， 0 〇 0〜 1 ： 1、 特に 1 ： 1 0 0〜 1 ： 1 0である、 第 1の絶縁膜 と第 2の絶縁膜を含む絶縁膜を半導体基体上に作る方法を提供する プラズマの発生手段は、 例えば誘導結合プラズマ （ I C P) 発生 装置、 又はスロ ッ ト放射型マイ ク ロ波励起プラズマ発生装置、 特に ラジアルラインスロ ッ トアンテナ （R L S A) マイク ロ波励起ブラ ズマ発生装置のようなマイク ロ波励起プラズマ発生装置である。 こ の方法は、 本明細書の記載から理解できる他の任意の特徴を有する こ とができる。
本発明の他の目的及び更なる特徴は、 以下添付図面を参照して説 明される好ましい実施例によって明らかにされるであろう。 図面の簡単な説明
図 1は、 本発明の 1つの態様で形成される絶縁体膜の成膜工程を 表す図である。
図 2は、 本発明の 1つの態様で使用する R L S Aマイクロ波ブラ ズマ処理装置の構造を示す概略ブ口 ック図である。
図 3は、 図 2の R L S Aマイクロ波プラズマ処理装置で使用され るァンテナの平面図である。
図 4は、 図 2のプラズマ処理装置を使用するクラスタツールの上 面図である。
図 5は、 シリ コン表面の直接酸化による成膜速度の時間依存性を 示す図である。
図 6は、 C V D酸化物膜の成膜速度を示す図である。
上記した図面中、 各符号の意味は、 以下の通りである。
1 0 1…シリ コン基体
1 0 2…第 1の絶縁膜
1 0 3…第 2の絶縁膜
2 0 0 ··· R L S Aプラズマ処理装置
2 0 1…ゲートバルブ
2 0 2…処理室
2 0 4…サセプタ -
2 0 6…真空ポンプ
2 0 8…天板
2 1 0…マイク ロ波源
2 4 0 ， 2 7 0…ガス供給管
3 0 0…ァンテナ 4 0 0…ク ラスタツール
4 1 0…処理システム部
4 3 0…ロード、ロック室
4 5 0…搬送システム部
4 7 0…搬送ステージ
4 8 0…力セッ トステージ 発明を実施するための最良の形態
以下では、 添付図面を参照して、 本発明の例示の態様で使用する 装置について説明する。 尚、 各図において同一の参照符号は同一部 材を表している。
' ここで図 2は、 本発明の絶縁膜を形成することができるラジアル ライ ンスロ ッ トアンテナ （R L S A (Radial Line Slot Antenna) ) プラズマ処理装置 2 0 0の概略ブロ ック図である。
尚、 以下では R L S Aプラズマ処理装置に関して本発明を説明す るが、 本発明の絶縁膜はプラズマ処理装置以外の任意の装置を使用 しても得ることができる。 好ましくは本発明ではプラズマ処理装置 を使用する。 これはプラズマ処理装置が比較的低温での成膜及び良 好な膜質を達成できることによる。 よ り好ましく は高密度プラズマ を発生させることができる R L S Aプラズマ処理装置のようなマイ ク ロ波プラズマ装置、 I C P (誘導結合型） プラズマ装置、 E C R プラズマ装置等を使用する。
本実施例のマイクロ波プラズマ処理装置 2 0 0は、 クラスタツー ル 4 0 0に連通されたゲー トパルプ 2 0 1 と、 半導体ゥヱハ基板や L C D基板などの被処理体 Wを载置しているサセプタ 2 0 4を収納 可能な処理室 2 0 2 と、 処理室 2 0 2に接続されている真空ポンプ 2 0 6 と、 天板 2 0 8 と、 マイク ロ波源 2 1 0 と、 アンテナ 3 0 0 と、 ガス供給管 2 4 0及び 2 7 0 とを有している。 なお、 プラズマ 処理装置 2 0 0の制御系については図示が省略されている。
処理室 2 0 2は側壁や底部がアルミニゥムなどの導体によ り構成 される。 ここでは処理室 2 0 2は例示的に円筒形状を有するが、 そ の形状は任意である。 処理室 2 0 2内には、 サセプタ 2 0 4 とその 上に被処理体 Wが支持されている。
天板 2 0 8は、 処理室 2 0 2の上部を塞いでいる石英ゃ窒化アル ミニゥムのよ うな誘電体材料で作られている円筒形板状体である。 アンテナ 3 0 0には、 図 3に示すよ うに、 複数のスロ ッ ト 3 1 0 が同心円上に存在している。 このアンテナ 3 0 0は例えば厚さ 1 m m以下の銅板で作られており、 天板 2 0 8の上面に配置されている 。 各スロ ッ ト 3 1 0は略方形の貫通孔であり、 隣接するスロ ッ トは 互いに直交してアルファベッ トの 「T」 字状の形状を構成している 。 スロ ッ ト 3 1 0の配置、 形状等は、 マイクロ波発生源 2 1 0で発 生するマイク口波の波長、 必要とされるプラズマ等に依存して決定 される。 随意の遅波材 2 2 4 と しては、 マイクロ波の波長を短くす るために所定の誘電率を有すると共に熱伝導率が高い所定の材料が 選ばれる。
マイク ロ波源 2 1 0は、 例えばマグネ ト ロンからなり、 通常 2 . 4 5 G H zのマイクロ波 (例えば 5 k W ) を発生することができる 。 マイクロ波はその後、 矩形導波管 2 1 1 、 モード変換器 2 1 2、 円形同軸導波管 2 1 3を通って、 アンテナ部材 3 0 0に達する。 尚 、 図 2では、 マグネ ト ロ ンに戻る反射マイクロ波を吸収するァイ ソ レータ等の装置は省略されている。
所望に応じてサセプタ 2 0 4は、 処理室 2 0 2内で被処理体 Wの 温度制御を行う ことができる。 この場合には、 温度調節装置 （図示 せず） がサセプタ 2 0 4の温度を制御する。 またサセプタ 2 0 4は 処理室 2 0 2内で昇降可能に構成することができ、 このサセプタ 2 0 4に関しては当業者に既知のいかなる技術も適用することができ る。
ガス供給管 2 4 0及び 2 7 0は、 ガス供給源、 パルプ、 マスフ口 一コン ト ローラ等 （図示せず） に接続されている。 ここでは、 直接 に処理ガスを処理室 2 0 2に供給しているが、 処理室 2 0 2の上部 のシャワープレー ト （図示せず） を経由させて均一に供給できるよ うにすることもできる。
処理室 2 0 2の内部は、 真空ポンプ 2 0 6によって所定の減圧を 維持することができる。 真空ポンプ 2 0 6は処理室 2 0 2を均一に 排気して、 プラズマ密度を均一に保ち、 部分的にプラズマ密度が集 中して被処理体 Wの処理が不均一になることを防止する。
クラスタツール 4 0 0は、 図 4で示されるようなクラスタツール でよい。 このクラスタツール 4 0 0は、 被処理基板と してのウェハ Wに対して成膜処理、 拡散処理、 エッチング処理等の処理を行う処 理システム部 4 1 0 と、 この処理システム部 4 1 0に対してウェハ Wを搬入、 搬出させる搬送システム部 4 5 0 とによ り構成される。
処理システム 4 1 0部は、 真空引き可能に構成された移载室 4 1 1 と、 ザ一トパルプ 2 0 1 A〜2 0 1 Dを介して連結された 4つの 処理チャンパ 2 0 0 A〜2 0 0 Dよ りなり、 各チャンパ 2 0 0 A〜 2 0 0 Dにおいては同種の或いは異種の処理をゥヱハ Wに対して行 う ことができる。 また移载室 4 1 1内には、 屈伸及び旋回自在に構 成された移载アーム 4 1 2が設けられ、 各処理チャンパ 2 0 0 A〜 2 0 0 Dや後述するロー ドロ ック室間 4 3 0 A及び Bとゥヱハ Wの 受け渡しを行うよ うになっている。
一方、 搬送システム部 4 5 0は、 キャ リ アカセッ トを载置するた めのカセッ トステージ 4 8 0 とウェハ Wを搬送して受け渡しを行う ための搬送アーム 4 7 1 を移動させる搬送ステージ 4 7 0よ りなる 。 カセッ トステージ 4 8 0には、 容器载置台 4 8 1が設けられ、 こ こに複数、 図示例にあっては最大 4つのキャリアカセッ ト 4 8 3を 載置できるようになつている。 キャリ アカセッ ト 4 8 3には、 例え ば最大 2 5枚のウェハ Wを等間隔で多段に载置して収容できるよう になっている。
搬送ステージ 4 7 0には、 その中心部を長さ方向に沿って延びる 案内レール 4 7 2が設けられており、 この案内レール 4 7 2に上記 搬送アーム 4 7 1がスライ ド移動可能に支持されている。 また、 搬 送ステージ 4 7 0の他端には、 ゥュハ Wの位置決めを行う方向位置 決め装置としてのオリエンタ 4 7 5が設けられている。
処理システム部 4 1 0 と搬送システム部 4 5 0 との間には、 真空 引き可能にされた 2つのロードロ ック室 4 3 0 A、 4 3 O Bが設け られている。
以下では、 本発明に係る絶縁膜の製造方法について説明する。 図 1 は、 本発明の 1つの態様に係る絶縁体膜の製造工程を示した 垂直断面図である。 この図 1の （ a ) では、 シ リ コ ン基体 1 0 1力 S 示されている。 このシリ コ ン基体 1 0 1は、 任意のシリ コ ン基体、 例えばシリ コンウェハ、 アモルフ ァスシリ コ ン、 低温ポリ シリ コ ン 、 連続粒界結晶シ リ コ ン等であってよい。
図 1の （ a ) のシリ コ ン基体に変性処理を行う ことによって図 1 の （ b ) の第 1の絶縁膜 1 0 2を得る。 この変性処理は、 熱酸化、 熱窒化、 熱酸窒化、 プラズマ酸化、 プラズマ窒化、 プラズマ酸窒化 といった任意の変性処理でよい。 従って、 この図 1の （ b ) の第 1 の絶縁膜 1 0 2は、 いわゆるフィ ール ド酸化、 窒化、 酸窒化物膜で あってよい。
この第 1の絶縁膜を製造するための変性処理においてプラズマ酸 化を使用する場合、 図 2の処理装置 1 0 0の処理ガス供給路 2 4 0 及び 2 7 0からアルゴン、 ク リ プトンのような希ガス及び酸素を供 給する。 この場合の処理条件と しては、 8インチシ リ コ ンウェハに 関して以下の条件を挙げることができる ：
02流量 ： 1 0〜 1， 0 0 0 s c c m、 例えば 1 2 0 s c c m K r流量 ： 1 0 0〜 1 0， 0 0 0 s c c m、 例えば 1 5 0 0 s c c m
処理温度 ： 1 0 0〜 5 0 0 °C、 例えば 2 5 0 °C
圧力 ： 1〜1， 0 0 0 P a、 例えば 9 0 P a
プラズマ源出力 ： 1 0 0〜6， 0 0 0W、 例えば 2 0 0 0 W
図 1の （ b ) の第 1の絶縁膜 1 0 2に堆積処理を行う ことによつ て図 1の （ c ) の第 2の絶縁膜 1 0 3を得る。 この堆積処理は、 C VD、 P VD、 コーティ ングといった任意の変性処理でよい。 従つ て、 この図 1 の （ c ) の第 2の絶縁膜 1 0 3 は、 いわゆるデポ （堆 積） 酸化物、 窒化物、 酸窒化物膜、 ポリマー膜であってよい。
この第 2の絶縁膜を製造するための堆積処理においてプラズマ C V Dを使用して二酸化ケイ素層を形成する場合、 図 2の処理装置 1 0 0の処理ガス供給路 2 4 0及び 2 7 0からアルゴン、 ク リプトン のよ うな希ガス、 S i H4又は T E O Sよ うなケィ素含有ガスを供 給する。 尚、 図 2においては 2つの供給路が示されているが、 任意 の数の供給路からガスを供給することができる。
この場合の処理条件と しては、 8インチシリ コンウェハに関して 以下の条件を挙げることができる ：
S i H4流量 ： 1〜 1， 0 0 0 s c c m、 例えば 5 0〜 2 0 0 s c c m
02 流量 ： 1 0〜： L 0， O O O s c c m、 例えば 1， O O O s c c m 処理温度 ： 1 0 0 ~ 5 0 0 °C、 例えば 3 5 0 °C
圧力 ： 1〜 1， O O O P a、 例えば 1 0 P a
プラズマ源出力 ： 1 0 0〜6， 0 0 0 W、 例えば 2， 0 0 0 W
上述のよ うに第 1の絶縁膜及び第 2の絶縁膜を形成することによ つて本発明の絶縁膜が形成される。
本明の方法によれば、 半導体基体の変性処理とその後の堆積処理 との組み合わせによつて独自の絶縁膜を得ることができる。
好ましくは本発明の方法は、 半導体基体の変性処理によって得ら れる界面に関する性質と、 その後の堆積処理によって得られるパル クに関する性質とを調節して得ることができる。
好ましくは、 変性処理及び堆積処理のいずれもがプラズマを使用 する処理である。 この場合、 上述のように得られるデパイスの信頼 性、 プロセスの柔軟性等に関して好ましい。 また上述のように得ら れる膜質も一般に好ましい。 更に、 変性処理と堆積処理のいずれも がプラズマプロセスであることによって、 これらの処理を同一の装 置内で行うことが可能になる。
好ましくは、 半導体基体の変性処理によって得られる良好な界面 特性の利点と、 堆積処理によつて得られる迅速な成膜の利点を両立 させる。 すなわち例えば、 半導体基体のプラズマ酸化処理によって 得られる良好な界面特性の利点と、 プラズマ C V D処理によって得 ら る大きい成膜速度の利点とを両立させる。
好ましくは、 本発明の方法で得られる絶縁膜は全体として、 L C D用 T F Tグート絶縁膜のようなゲート絶縁膜での使用に耐える絶 縁耐圧を有する。 また好ましくは、 プラズマ酸化処理において希ガ ス及び酸素含有雰囲気を使用し、 希ガスと酸素との流量比率が 1 0 0 ： 3以下にして、 特に液晶ディスプレイ等のディスプレイの T F Tに適当な、 良質且つ厚膜のシリ コン酸化膜を作成するようにする また更に本発明の 1つの態様は、 第 1の絶縁膜と第 2の絶縁膜を 含む絶縁膜を半導体基体上で作る方法であって、 半導体基体に隣接 する第 1の絶縁膜の平均成膜速度と、 半導体基体の反対側で第 1の 絶縁膜に隣接する第 2の絶縁膜の平均成膜速度との比が、 1 : 1 ， 0 0 0 〜 1 ： 1である、 第 1の絶縁膜と第 2の絶縁膜を含む絶縁膜 を半導体基体上で作る方法である。 すなわち、 半導体デバイス製造 では形成される膜の膜質と成膜速度の两方が問題となるが、 界面部 分とパルク部分との成膜速度を変化させることによって、 膜質を調 節し且つ良好な成膜速度を得ることが可能になる。
尚、 ここでは半導体基体としてシリ コン基体について説明したが 、 本発明の方法はシリ コン基体に限定されず、 同様な処理が適用で きる任意の他の半導体基体に適用することができる。 また、 ここで はクラスター装置に接続されたプラズマ処理装置を使用して本発明 の絶縁膜を作っているが、 本発明は任意の装置で行う ことができ、 例えば現在検討されているいわゆるフロ ープロセスにも適用できる と考える。 この場合には、 本発明の迅速な絶縁膜形成が大きな利益 を提供すると考えられる。
(実施例） ；
本発明の絶縁膜形成に関して、 ク リ プトンと酸素によるシリ コン 表面直接酸化、 及びシランと酸素による酸化物膜 C V Dを行った。 シリ コン表面直接酸化
この試験は、 図 2に示す装置を使用して一般に入手可能なシリ コ ンウェハ （ 8イ ンチウェハ） に対して行った。 表面直接酸化のため の条件は以下に示すようなものであった ：
O 2流量 ： 1 2 0 s c c m K r流量 ： 1 5 0 0 s c c m
処理温度 ： 2 5 0 °C
圧力 ： 9 0 P a
プラズマ源出力 ： 2 0 0 0 W
得られた結果は図 5で示している。 従って成膜速度は、 2 O Aの 酸化物膜を形成するときには約 2 0 AZ分、 2 5 Aの酸化物膜を形 成するときには約 1 2 A/分、 2 7 Aの酸化物膜を形成するときに は約 9 A/分である。 容易に理解されるように、 成膜速度は形成さ れた酸化物膜の厚さが増加するにつれて遅くなっている。 これは、 酸化物膜形成のためには、 酸素原子が既に形成された酸化物膜を拡 散しなければならないことによると考えられる。 従ってシリ コン表 面の直接酸化のみによって比較的厚い絶縁膜、 例えば L C Dのゲー ト絶縁膜を作ることは長い時間がかかり現実的ではない。
酸化物膜 C V D
この試験は図 2に示す装置を使用して一般に入手可能なシリ コン ゥヱハ （ 8イ ンチウェハ） に対して行った。 C VD酸化物膜形成の ための条件は以下に示すようなものである ：
S i H4流量 ： 5 0〜 2 0 0 s c c m
02 流量 ： 1， O O O s c c m
処理温度 ： '3 5 0 °C
圧力 ： 1 0 P a
プラズマ源出力 ： 2， 0 0 0 W
得られた結果は図 6で示している。 この図で示されているよ うに 、 C VD酸化物膜の成膜速度は 1， 0 0 0 A/分〜 4， 5 0 0 A/ 分にも達している。 この成膜速度は、 シリ コン表面の直接酸化によ る酸化物膜の成膜速度よりも明らかに大きく、 例えば L CDのゲー ト絶縁膜のような比較的厚い酸化物膜を実用的な時間で作ることを 可能にする。
従ってこれらの実験によって示されるように、 本発明の絶縁膜製 造方法は、 半導体デバイスの絶縁膜、 特にゲー ト絶縁膜、 よ り特に
L C D等のための T F Tのグー ト酸化物膜形成方法を提供する。 以上、 本発明の好ましい実施例を説明したが、 本発明はその要旨 の範囲内で種々の変形及び変更が可能である。 産業上の利用可能性
上述したように本発明によれば、 所望の膜質を有する絶縁膜を （ 好ましく は短時間で） 得るための方法が提供される。

Claims

請 求 の 範 囲
1 . 半導体基体を変性処理して第 1の絶縁膜を形成し、 前記第 1 の絶縁膜に第 2の絶縁膜を堆積させる堆積処理を行う こ とを含む、 半導体基体上の絶縁膜を形成する方法。
2. 前記半導体基体上の絶縁膜がディスプレイ用薄膜トランジス タのゲ一ト絶縁膜であり、 且つ前記半導体基体がポリ シリ コン又は 連続粒界結晶シリ コンである、 請求項 1に記載の方法。
3. 前記第 1の絶縁膜が酸化物膜であり、 且つ前記第 2の絶縁膜 が窒化物膜である、 請求項 1又は 2に記載の方法。
4. 前記第 1の絶縁膜と前記半導体基体との界面準位密度が、 1 X I 012 e V"1 · c nT2未満である、 請求項 1〜 3のいずれかに記 载の方法。
5. 前記第 1の絶縁膜及び第 2の絶縁膜を含む前記半導体基体上 の絶縁膜の絶縁耐電圧が 1 0 V超である、 請求項 1〜 4のいずれか に記載の方法。
6. 前記変性処理が前記半導体基体の熱又はプラズマ酸化又は窒 化処理であり、 且つ前記堆積処理が C V D処理である、 請求項 1〜 5のいずれかに記載の方法。
7. 前記変性処理がプラズマ酸化処理であり、 且つ前記堆積処理 がプラズマ. C VD処理である、 請求項 1〜 5のいずれかに記載の方 法。
8. 前記プラズマ酸化処理の雰囲気が希ガス及び酸素を含有する 、 請求項 6又は 7に記載の方法。
9. 前記希ガスと酸素との比率が 1 0 0 : 3以下である、 請求項 8に記載の方法。
1 0. 前記希ガスがク リ プトンである、 請求項 8又は 9に記載の 方法。
1 1. 前記プラズマ C VD処理の雰囲気が酸素及びケィ素含有ガ スを含有する、 請求項 7〜 1 0のいずれかに記載の方法。
1 2. プラズマの発生手段が、 誘導結合プラズマ （ I C P ) 発生 装置又はラジアルライ ンスロ ッ トアンテナ （R L S A) マイクロ波 励起プラズマ発生装置である、 請求項 6〜 1 1に記載の方法。
PCT/JP2003/010357 2002-08-14 2003-08-14 半導体基体上の絶縁膜を形成する方法 Ceased WO2004017396A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004528882A JPWO2004017396A1 (ja) 2002-08-14 2003-08-14 半導体基体上の絶縁膜を形成する方法
AU2003255034A AU2003255034A1 (en) 2002-08-14 2003-08-14 Method of forming insulation film on semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-236343 2002-08-14
JP2002236343 2002-08-14

Publications (1)

Publication Number Publication Date
WO2004017396A1 true WO2004017396A1 (ja) 2004-02-26

Family

ID=31884408

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010357 Ceased WO2004017396A1 (ja) 2002-08-14 2003-08-14 半導体基体上の絶縁膜を形成する方法

Country Status (5)

Country Link
JP (1) JPWO2004017396A1 (ja)
KR (1) KR100729989B1 (ja)
CN (1) CN100380610C (ja)
AU (1) AU2003255034A1 (ja)
WO (1) WO2004017396A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268798A (ja) * 2004-03-15 2005-09-29 Sharp Corp 酸化物薄膜を製造する方法
JP2006332619A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US7465677B2 (en) 2005-04-28 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US7838347B2 (en) 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US7855153B2 (en) 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US8343816B2 (en) 2005-04-25 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523575B (zh) * 2006-09-29 2011-02-16 东京毅力科创株式会社 等离子体氧化处理方法和等离子体处理装置
US10312600B2 (en) * 2016-05-20 2019-06-04 Kymeta Corporation Free space segment tester (FSST)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0422127A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH0443642A (ja) * 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法
WO2001008208A1 (fr) * 1999-07-26 2001-02-01 Tadahiro Ohmi Dispositif a semi-conducteur, procede permettant de former une couche d'oxyde de silicium et appareil permettant de former une couche d'oxyde de silicium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0422127A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH0443642A (ja) * 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法
WO2001008208A1 (fr) * 1999-07-26 2001-02-01 Tadahiro Ohmi Dispositif a semi-conducteur, procede permettant de former une couche d'oxyde de silicium et appareil permettant de former une couche d'oxyde de silicium

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268798A (ja) * 2004-03-15 2005-09-29 Sharp Corp 酸化物薄膜を製造する方法
US8785259B2 (en) 2005-04-25 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US8343816B2 (en) 2005-04-25 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US7718547B2 (en) 2005-04-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US7465677B2 (en) 2005-04-28 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP2006332619A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7838347B2 (en) 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US8674366B2 (en) 2005-08-12 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US7855153B2 (en) 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8324699B2 (en) 2008-02-08 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR100729989B1 (ko) 2007-06-20
KR20050035883A (ko) 2005-04-19
JPWO2004017396A1 (ja) 2005-12-08
CN100380610C (zh) 2008-04-09
AU2003255034A1 (en) 2004-03-03
CN1682357A (zh) 2005-10-12

Similar Documents

Publication Publication Date Title
KR100994387B1 (ko) 전자 디바이스 재료의 제조 방법 및 플라즈마 처리 방법
KR100943246B1 (ko) 반도체 제조방법 및 반도체 제조장치
KR101248651B1 (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
US20050136610A1 (en) Process for forming oxide film, apparatus for forming oxide film and material for electronic device
JP2005150622A (ja) プラズマ処理方法及びプラズマ処理装置
CN102737977A (zh) 等离子体氮化处理方法
JP7331236B2 (ja) 誘電体材料を硬化させる方法及び装置
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
CN102738059A (zh) 等离子体处理方法、以及元件隔离方法
WO2004017396A1 (ja) 半導体基体上の絶縁膜を形成する方法
KR101234566B1 (ko) 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
TWI288185B (en) Processing apparatus and processing method
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
WO2007053553A2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
JP2009188349A (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
KR100448718B1 (ko) 플라즈마를 이용한 화학기상증착장치
WO2026035402A1 (en) Xenon plasma cures to enable increased crosslinking in low-k dielectric films
JP2025025811A (ja) 成膜方法および成膜システム
JPWO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004528882

Country of ref document: JP

Ref document number: 1020057002438

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003822058X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057002438

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWG Wipo information: grant in national office

Ref document number: 1020057002438

Country of ref document: KR