WO2003079454A1 - Ermittlungs-anordnung, verfahren zum ermitteln elektrischer ladungsträger und verwenden eines ono-feldeffekttransistors zum ermitteln einer elektrischen aufladung - Google Patents

Ermittlungs-anordnung, verfahren zum ermitteln elektrischer ladungsträger und verwenden eines ono-feldeffekttransistors zum ermitteln einer elektrischen aufladung Download PDF

Info

Publication number
WO2003079454A1
WO2003079454A1 PCT/DE2003/000788 DE0300788W WO03079454A1 WO 2003079454 A1 WO2003079454 A1 WO 2003079454A1 DE 0300788 W DE0300788 W DE 0300788W WO 03079454 A1 WO03079454 A1 WO 03079454A1
Authority
WO
WIPO (PCT)
Prior art keywords
ono
effect transistor
charge carriers
electrical charge
electrical
Prior art date
Application number
PCT/DE2003/000788
Other languages
English (en)
French (fr)
Inventor
Bernhard Knott
Georg Tempel
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to JP2003577348A priority Critical patent/JP4443230B2/ja
Priority to US10/507,787 priority patent/US7709836B2/en
Priority to EP03714697A priority patent/EP1483792A1/de
Publication of WO2003079454A1 publication Critical patent/WO2003079454A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation

Definitions

  • Determination arrangement method for determining electrical charge carriers and using an ONO field-effect transistor for determining an electrical charge
  • the invention relates to a determination arrangement, a method for determining electrical charge carriers and the use of an ONO field-effect transistor for determining an electrical charge.
  • the CVD process is a coating technology for forming a thin layer from the gas phase on a solid substrate.
  • the principle of the CVD process is that gaseous starting materials are passed over a substrate and chemically broken down into their constituent parts, whereby a new layer grows on the substrate surface.
  • the starting materials, the so-called precursors are usually broken down thermally, that is to say by heating the substrate, and the deposition takes place with the participation of a chemical reaction.
  • a volatile gaseous component reacts with another gas to form a solid material that is deposited on the substrate.
  • PECVD plasma enhanced chemical vapor deposition
  • the gas phase reaction is triggered by thermal energy due to the heating of the substrate
  • the PECVD process is based on the conversion of a gas into the plasma state in the vicinity of the substrate surface.
  • One of the reaction products is a solid material that is deposited on the surface and thereby forms a new layer.
  • the PECVD method and other plasma-based methods for example the plasma etching method
  • other methods in which electrically charged particles occur for example ion beam etching
  • the field effect transistor An important standard component in integrated circuits is the field effect transistor.
  • Essential parameters for the functionality of a field effect transistor are the length and the material of the gate insulating layer, which is often formed as a silicon dioxide layer on a substrate.
  • the gate insulating layer has the functionality of electrically decoupling the gate electrode from the conductive channel between the two source / drain regions of the field effect transistor. If you subject the gate insulating layer to one
  • Amount of charge due to an electrical leakage current due to a damaged gate insulating layer leads to a loss of the stored information.
  • Such a stress-induced leakage current is an example of an adverse effect based on damage to a gate insulating layer.
  • the described damage to a gate-insulating layer or another functional layer of an integrated component can arise, for example, when electrical charge carriers are accumulated on an uncovered surface of a layer sequence during a plasma process and cause an electrical current flow through the layer due to a potential difference to the substrate , This can result in damage to the gate insulating layer or electrical breakdown of the gate insulating layer.
  • Another known method for determining an electrical charge of an electrically chargeable structure on a substrate is based on the analysis of surface charges on a thick silicon dioxide layer (so-called “surface charge analysis”).
  • a threshold voltage of a transistor is to be understood as the minimum voltage to be applied between the gate region and one of the source / drain regions, which is necessary for an electrical current that cannot be neglected to flow between the two source / drain regions of the transistor.
  • a multiplicity of EEPROM memory cells are integrated into a wafer in the form of a matrix, as a result of which a so-called “CHARME” wafer is formed.
  • Each of the EEPROM memory cells is coupled to a so-called “charge collection electrode” (CCE), that is to say a charge collection electrode for accumulating electrical charge carriers to be ascertained on the wafer surface.
  • CCE charge collection electrode
  • charge collecting electrode (clearly an antenna structure) is also applied to other standard integrated semiconductor components.
  • the strength of the gate leakage current (“stress induced leakage current") is also recorded according to the prior art, this leakage current being greater the more electrical charge carriers in a associated gate-insulating layer are undesirably introduced.
  • the known methods for determining an electrical charge of an electrically chargeable structure have a number of disadvantages.
  • the results obtained using test structures are not readily transferable to real wafers because of the often special arrangement and dimension of the components can have an influence on local differences in plasma processes.
  • the formation of antenna structures on test structures represents an intervention in the charging process and can therefore lead to artifacts.
  • the spatial resolution of the charging of a substrate is impaired.
  • the methods known from the prior art, in particular the "CHARME" wafer are complex and expensive to produce.
  • [4] discloses a non-volatile memory structure with a protective structure to limit process-induced damage that can occur during a manufacturing process.
  • [5] discloses a programmable read-only memory with a dielectric trapping layer, into which electrical charge carriers can be introduced, which trapping layer is arranged between two silicon oxide layers.
  • [6] discloses an apparatus for determining the current density versus voltage characteristic of integrated circuit processing equipment such as a plasma etcher.
  • [7] discloses a protective device with a protective transistor and an antenna that is active during a manufacturing process of a semiconductor chip.
  • the invention is based on the problem of providing a determination arrangement for determining electrical charge carriers, with which a charge phenomenon in a substrate can be detected with reasonable effort and good spatial resolution.
  • the problem is solved by a determination arrangement, by a method for determining electrical charge carriers and by using an ONO field-effect transistor for determining an electrical charge with the features according to the independent claims.
  • the determination arrangement for determining electrical charge carriers has an ONO field effect transistor formed in or on a substrate, which is set up in such a way that the charge carriers to be determined can be introduced in the ONO layer sequence, and has a detection unit coupled to the ONO field effect transistor , which is set up in such a way that it detects an electrical signal that is characteristic of the quantity and / or the charge carrier type of the electrical charge carriers introduced in the ONO layer sequence, and has a determination unit for determining the quantity and / or the charge carrier type that is used in the ONO layer sequence introduced electrical charge carriers from the characteristic electrical signal.
  • the substrate is subjected to a process step in which electrical charge carriers are introduced into the ONO layer sequence of the ONO field-effect transistor, in which the detection unit uses the the quantity and / or the charge carrier type of the electrical charge carriers characteristic in the ONO layers olge is detected and the quantity and / or the charge carriers type of those introduced in the ONO layer sequence by means of the determination unit electrical charge carrier is determined from the characteristic electrical signal.
  • an ONO field-effect transistor is used according to the invention to determine the electrical charge of an electrically chargeable structure on and / or in a substrate.
  • An ONO transistor is a field effect transistor in which the gate-insulating layer is designed as a layer sequence which is referred to as an ONO layer sequence.
  • An ONO layer sequence consists of a first silicon dioxide layer, a silicon nitride layer on the first silicon dioxide layer and a second silicon dioxide layer on the silicon nitride layer.
  • An ONO layer sequence has in particular the property that electrical charge carriers injected in the silicon nitride layer remain permanently in the silicon nitride layer, with these electrical charge carriers flowing away through one of the two silicon dioxide layers (at least in the absence of a strong electrical voltage) the electrically insulating property of the ONO layer sequence is avoided.
  • a field effect transistor with an ONO layer sequence is used according to the invention to determine electrical charge carriers which are generated, for example, in a semiconductor technology process step. If, for example, electrical charge carriers are generated during a semiconductor technology process step (e.g. during a PECVD process), these charge carriers can be introduced into the ONO layer sequence in the inventive determination arrangement, more precisely into the silicon nitride layer of the ONO layer sequence.
  • the physical processes on which the introduction of such charge carriers into a gate-insulating layer is based can be examined and quantified using the test structure according to the invention.
  • the electrical properties of the ONO field-effect transistor, in particular its threshold voltage, clearly change as a result of the introduction of the electrical charge carriers into the ONO layer, the sign and value of the shift being a measure of the type of charge carrier of the electrical charge carriers of the charge carriers introduced into the ONO layer sequence or is a measure of the amount of charge carriers introduced therein.
  • the shift in the threshold voltage of the ONO field-effect transistor is only mentioned here as an example of a possible characteristic electrical signal that can be detected in order to determine the electrical charge carriers in the ONO layer sequence.
  • the detection unit of the determination arrangement is generally set up in such a way that it detects this characteristic electrical signal.
  • the determination unit according to the invention determines the quantity or the charge carrier type of the electrical charge carriers to be determined from this characteristic electrical signal.
  • an integrated field effect transistor with an oxide-nitride-oxide layer sequence is formed as a gate-insulating layer, that is to say with a layer sequence with a silicon nitride layer (Si 3 N 4 ) between two silicon dioxide layers (Si0 2 ).
  • An ONO layer sequence can store electrical charge carriers locally. The electrical charge carriers are located in the electrically insulating silicon nitride layer of the ONO layer sequence.
  • Electric charge carriers are usually introduced into the ONO layer sequence by means of tunneling electrical charge carriers through one of the silicon dioxide layers due to a sufficiently high energy of the charge carriers, for example due to high potential differences between the connections of the ON0 transistor or due to a high kinetic energy of the charge carriers.
  • the presence of electrical charge carriers in the ONO layer influences the electrical properties of the transistor in a characteristic and detectable manner.
  • Such a change in the electrical properties of the ONO field-effect transistor with a charged silicon nitride layer compared to an ONO field-effect transistor whose silicon nitride layer is free of charge carriers can be detected, for example, by applying a constant source-drain voltage and the electrical source - Drain current or its change is detected. If a predeterminable gate voltage is varied until a source-drain current no longer occurs, the threshold voltage of the ONO transistor or its shift as a result of the introduction of electrical charge carriers into the ONO layer sequence can be detected.
  • the electrical charge carriers to be determined are introduced into the silicon nitride layer from the gate region via the upper silicon dioxide layer of the ONO layer sequence.
  • the determination arrangement according to the invention has an arrangement for determination that is known from the prior art electrical charge carriers have a number of advantages.
  • the determination arrangement according to the invention is inexpensive, in particular considerably less expensive than a "CHARME" wafer.
  • the determination arrangement according to the invention offers the advantage that it is used to determine an electrical charge on a real substrate (for example a wafer) or on component structures.
  • the use of the determination arrangement according to the invention allows a direct comparison between different process plants.
  • An ONO layer sequence is charged during the processing of the substrate.
  • an ONO field effect transistor of the inventive determination arrangement can be formed and its threshold voltage can be detected.
  • Integrated components can then be formed on the first surface area of the substrate using a plasma process.
  • the "stress" occurring in this process due to generated electrical charge carriers can be recorded by detecting the change in the threshold voltage of the ONO field-effect transistor by means of the inventive determination unit.
  • the determination arrangement according to the invention is also not limited to plasma and ion beam processes, but rather enables the quantification of any electrical charge of an electronic component as a result of a process step.
  • the determination arrangement according to the invention can at least partially be embodied as an integrated circuit.
  • An ONO field effect transistor is therefore mature Semiconductor technology processes can be formed in very small dimensions down to the nanometer range. As a result of this small structural dimension, a high spatial resolution can be achieved when the charge phenomena are detected.
  • charging of an electrical layer can be simulated on the basis of charging the ONO layer sequence of the determination arrangement of the invention on the basis of an externally applied sufficiently high voltage. It is therefore possible to calibrate the relationship between the amount of electrical charge carriers to be determined and a change in an electrical signal, for example a threshold voltage.
  • the determination arrangement according to the invention it is possible to determine not only the quantity but also the type of charge carrier (i.e. positively or negatively electrically charged charge carriers) of the electrical charge carriers introduced in the ONO layer sequence.
  • the type of charge carrier i.e. positively or negatively electrically charged charge carriers
  • the ONO field-effect transistor according to the invention can be designed as a field-effect transistor of the n-line type or p-line type. Consequently, both electrons and holes can be the electrical charge carriers to be determined.
  • the layer thicknesses of the determination arrangement furthermore in particular the individual layer thicknesses of the ONO layer sequence, are preferably adapted to the sign of the charge carriers to be determined or are adapted to the fact whether an n-FET or a p-FET is present.
  • the thickness of the layer sequences is preferably set variably depending on the scenario, whether there are electrons or holes.
  • Determination arrangement is used to determine the quantity and the type of charge carrier introduced in the ONO layer sequence electrical charge carrier as a characteristic electrical signal detected the shift in the threshold voltage of the ONO field transistor.
  • the type of charge carrier can be determined depending on whether the threshold voltage shifts to a higher or a lower threshold voltage.
  • an electrical voltage applied externally to the gate region of the ONO field effect transistor is either amplified or weakened, as a result of which the threshold voltage of the ONO field effect transistor increases or humiliated.
  • a PECVD method is applied to a wafer with the determination arrangement formed thereon and / or therein, as a result of which, as a result of the plasma, electrical charge carriers enter the silicon nitride layer of the ONO layer sequence of the ONO field-effect transistor Investigation order can be introduced.
  • the characteristic electrical signal which represents the threshold voltage of the ONO field-effect transistor, is shifted, and this shift is detected by magnitude and sign using the detection unit.
  • the amount of the shift of the threshold voltage is characteristic of the quantity and the sign of the shift of the threshold voltage is characteristic of the charge carrier type of the electrical charge carriers introduced in the ONO layer sequence.
  • the determination unit is used to determine the sign and amount of the shift of the
  • the voltage of the charge carrier type and the amount of electrical charge carriers introduced in the ONO layer sequence are determined.
  • the detection unit of the determination arrangement according to the invention can have a first detection subunit coupled to the two source / drain regions of the ONO transistor, which is set up in such a way that it can be used to set a first predeterminable voltage between the two source / drain - Connections of the ONO transistor can be applied, and that it detects the strength of an electrical current flow between the two source / drain regions.
  • the latter has a second detection subunit coupled to the gate region of the ONO transistor, which is set up in such a way that it can be used to apply a second, predefinable electrical voltage to the gate region of the ONO transistor is.
  • Detection subunit comprising detection unit, the dependence of the electrical source-drain current on the source-gate voltage can be detected.
  • a transistor characteristic curve can clearly be recorded.
  • the threshold voltage of the ONO field effect transistor or a shift in the threshold voltage can be detected.
  • the electrical signal which is recorded by the detection unit and which is characteristic of the quantity and / or the charge carrier type of the electrical charge carriers introduced in the ONO layer sequence can change the threshold voltage of the ONO transistor as a result of the introduction of electrical charge carriers into the ONO Layer sequence.
  • the two source / drain regions are preferably two in one Doped surface areas of the substrate arranged at a distance from one another, the ONO layer sequence is composed of a first silicon dioxide layer on the substrate between the two source / drain regions, a silicon nitride layer on the first silicon dioxide layer and a second silicon dioxide layer. Layer formed on the silicon nitride layer and the gate region is formed as an electrically conductive layer on the second silicon dioxide layer.
  • the substrate can in particular be a silicon substrate and further in particular a p-doped or an n-doped silicon substrate. If the substrate is a p-doped silicon substrate, then the two source / drain regions are n-doped, and if the substrate is an n-doped silicon substrate, then the two source / drain regions are p-doped areas.
  • the ONO field-effect transistor can be designed as a field-effect transistor of the n-type or the p-type.
  • the determination arrangement can furthermore have a charge collecting electrode coupled via the gate region to the ONO layer sequence for accumulating electrical charge carriers to be determined.
  • the charge collection electrode is an illustrative antenna structure, preferably arranged on the surface of the determination arrangement, which can accumulate electrical charge carriers to be determined and these via the gate region of the ONO field effect transistor can provide electrical charge carriers of the ONO layer sequence in such a way that the electrical charge carriers to be determined can be at least partially stored in the silicon nitride layer of the ONO layer sequence.
  • the charge collecting electrode is preferably made of an electrically highly conductive material. If a charge collecting electrode is used, the detection sensitivity of the determination arrangement according to the invention can be increased. If, for example, charge carriers occur in a small amount that is difficult to detect in a process to be characterized, they can be accumulated by the charge collecting electrode, which can be formed over a sufficiently large area, and then made available to the ONO layer sequence. This is the
  • the determination arrangement can have at least one reaction chamber, which is set up in such a way that a process step for processing the substrate can be carried out after the ONO field-effect transistor has been produced.
  • reaction chambers can be used as plasma
  • Reaction chambers and, in particular, be set up as a plasma etching chamber for carrying out a plasma etching process.
  • the plasma reaction chamber can be set up as a plasma deposition chamber for carrying out a plasma deposition process.
  • a layer on the surface of a substrate can be etched back or removed in the plasma etching process by forming a plasma in the plasma reaction chamber. From this plasma excited neutral atoms or molecules (radicals) can diffuse to the substrate and react chemically with atoms on the substrate surface. This leads to the removal or removal of a layer on the substrate if, as a result of the chemical reaction, volatile reaction products are formed which, for example, can be sucked off by a vacuum pump.
  • electrical charge carriers can be in undesired areas of the Substrate (for example, in a gate insulating layer) are accumulated, such .electric charge carriers can be determined according to the invention.
  • a layer is deposited on the surface of the substrate using plasma material, for example using the PECVD method, electrical charge carriers being able to occur in undesired areas, for example on the gate insulating layer a trained field effect transistor.
  • plasma material for example using the PECVD method
  • electrical charge carriers being able to occur in undesired areas, for example on the gate insulating layer a trained field effect transistor.
  • the threshold voltage of the ONO field-effect transistor is detected as a characteristic ' 1 -o. ° ⁇ electrical signal, and becomes a
  • Use voltage of the ONO field-effect transistor according to amount and sign to the amount and type of charge carrier of electrical charge carriers introduced, for example as a result of a plasma process, into the silicon nitride layer of an ONO layer sequence.
  • a reference measurement can be carried out on a reference field effect transistor, ie on a field effect transistor that is not exposed to the electrical charge carriers, and its reference threshold voltage can be determined.
  • the reference field effect transistor can be an ONO field effect transistor different from the ONO field effect transistor.
  • the reference field effect transistor can also be the ONO field effect transistor itself, before the electrical charge carriers to be determined are introduced into it.
  • Figure 1A shows a determination arrangement according to a preferred
  • FIG. 1B shows an enlarged section of the determination arrangement shown in FIG. 1A
  • FIG. 2 is a diagram which shows the dependence of the change in the threshold voltage of an ONO field-effect transistor of a determination arrangement on the stress voltage as a result of the action of electrical charge carriers on the ONO field-effect transistor.
  • a determination arrangement 100 according to a preferred exemplary embodiment of the invention is described below with reference to FIGS. 1A, 1B.
  • the determination arrangement 100 shown in FIG. 1A for determining electrical charge carriers has an ONO field-effect transistor formed in or on a silicon substrate 101, which is set up in such a way that in of the ONO layer sequence 102, the electrical charge carriers 103 to be determined can be introduced. According to the exemplary embodiment described, the electrical charge carriers 103 are positively (“+”) charged.
  • the determination arrangement 100 furthermore has a coupling coupled to the ONO field effect transistor
  • Detection unit 104 which is set up in such a way that it detects an electrical signal which is characteristic of the quantity and the charge carrier type (positive charge) of the electrical charge carriers 103 introduced in the ONO layer sequence 102. Furthermore, the determination arrangement 100 has a determination unit 105 for determining the quantity and the type of charge carrier of the electrical charge carriers 103 introduced in the ONO layer sequence 102 from the characteristic electrical signal.
  • the detection unit 104 has a first detection subunit 104a, which is coupled to the two source / drain regions 106, 107 of the ONO field-effect transistor and is set up in such a way that it provides a first, predefinable voltage between the two source / drain Areas 106, 107 of the ONO field effect transistor can be applied, and that it detects the strength of an electrical current flow between the two source / drain areas 106, 107.
  • the detection unit 104 also has a second detection subunit 104b, which is coupled to the gate region 108 of the ONO field-effect transistor and is set up in such a way that it can be used to apply a second predeterminable electrical voltage to the gate region 108 of the ONO field-effect transistor is.
  • the first detection subunit 104a has a voltage source for providing the first voltage and an ammeter for detecting the
  • the second detection subunit 104b has a voltage source with which a variable voltage can be applied to the gate region 108 of the ONO field-effect transistor.
  • the quantity and charge carrier type that is detected by the detection unit 104 is that in the ONO layer sequence 102 introduced electrical charge carrier 103 characteristic electrical signal a change in the threshold voltage of the ONO transistor due to the introduction of electrical charge carriers 103 in the ONO layer sequence 102.
  • the detection unit 104 it is possible to create a transistor characteristic curve, that is to say the dependence on the size of the source-drain current to detect the size of the gate-source voltage and therefore to detect the threshold voltage of the ONO field effect transistor.
  • the two source / drain regions 106, 107 are designed as two doped surface regions of the silicon substrate 101 arranged at a distance from one another.
  • the ONO layer sequence 102 is composed of a first silicon dioxide layer 102a, applied to the silicon substrate 101 between the two source / drain regions 106, 107, a silicon nitride layer 102b applied to the first silicon dioxide layer 102a, and one formed on the silicon nitride layer 102b second silicon dioxide layer 102c.
  • the structure of a partial area 150 of the ONO layer sequence 102 is shown in FIG. 1B as an enlarged view.
  • the thickness di of the first silicon dioxide layer 102a is 10.5 nm
  • the thickness of the silicon nitride layer 102 b d is 7 nm
  • the thickness of the second silicon dioxide layer 102 c d 3 is 8 nm. It should be noted that the illustration in FIGS. 1A, 1B is not to scale.
  • the layer thicknesses are preferably set depending on whether electrons or holes are present as charge carriers to be determined in accordance with a present scenario.
  • the gate region 108 of the ONO field effect transistor is formed as an electrically conductive layer made of polycrystalline silicon on the second silicon dioxide layer 102c. Furthermore, the determination arrangement 100 has a charge collecting electrode 109 coupled via the gate region 108 to the ONO layer sequence 102 for accumulating electrical charge carriers 103 to be determined.
  • the surface area of the charge collection electrode 109 is larger than the corresponding surface of the gate area 108, so that an increased amount of electrical charge carriers, which are produced, for example, in a plasma process, are clearly accumulated on the charge collection electrode 109 and are provided via the gate region 108 of the ONO layer sequence 102 than in the case of an arrangement which does not have a charge collecting electrode 109.
  • the larger surface area of the charge collection electrode 109 compared to the surface area of the gate electrode 108 results from the increased horizontal extension l ⁇ of the charge collection electrode 109 according to FIG. 1A compared to the horizontal extension 1 2 of the gate electrode 108.
  • Arrows 110 shown in Fig. 1A illustrate how a plasma process (e.g., a PECVD-
  • the thickness di of the first silicon dioxide layer 102a on the silicon substrate 101 is selected to be substantially larger at 10.5 nm than the thickness of the third
  • Silicon dioxide layer 102c d 3 8nm.
  • the electrical charge carriers to be determined according to FIG. 1A are introduced from above, that is to say from the gate electrode 108 through the third silicon dioxide layer 102c into the silicon nitride layer 102b as a result of the quantum mechanical tunnel effect.
  • the tunnel current of electrical charge carriers through an electrically insulating layer decreases approximately exponentially with the thickness of the layer.
  • the thicknesses di, d 3 are set such that a tunneling of charge carriers is only possible from above according to FIG.
  • a method for determining the electrical charge carriers with the determining arrangement 100 is described below with reference to the determining arrangement 100.
  • the silicon substrate 101 is subjected to a PECVD process step in which the electrical charge carriers 103 are introduced into the ONO layer sequence 102, more precisely into the silicon nitride layer 102b of the ONO layer sequence 102. Furthermore, the detection unit 104 detects the electrical signal which is characteristic of the quantity and the charge carrier type of the electrical charge carriers 103 introduced into the ONO layer sequence 102. According to the exemplary embodiment described, the shift in the threshold voltage of the ONO field-effect transistor is determined as a characteristic electrical signal using the detection unit 104.
  • the threshold voltage of a field effect transistor is the minimum potential difference that must be applied between a source / drain region and the gate region of the transistor in order to have a given potential difference between the two source / drain regions 106, 107 to cause electrical current flow between the two source / drain regions 106, 107.
  • a constant first electrical voltage is applied between the two source / drain regions 106, 107 by means of the first detection subunit 104a.
  • a changeable second electrical voltage is applied to the gate region 108 by means of the second detection subunit 104b.
  • Ammeter of the first detection subunit 104a is the strength of a possible electrical current flow between the two source / drain regions 106, 107 are determined.
  • first electrical voltage the electrical current between the two source / drain regions 106, 107 becomes dependent on the changed second voltage at the gate region (that is, depending on a variable gate-source voltage).
  • the threshold voltage of the ONO field-effect transistor is therefore recorded as a characteristic electrical signal. More specifically, a change in the threshold voltage of the ONO field-effect transistor is determined, based on an electrically uncharged reference field-effect transistor.
  • the threshold voltage of the ONO field-effect transistor of the determination arrangement 100 is initially detected in a scenario that deviates from FIG. 1A, in which the ONO layer sequence 102 is free of electrical charge carriers 103 (reference threshold voltage). Then, according to the scenario shown in Fig.la, the threshold voltage of the ONO-
  • Determination unit 105 determines the quantity and the charge carrier type of the electrical charge carriers 103 introduced in the ONO layer sequence 102. This functionality can consist, for example, in that the determination unit detects a table of values contained therein
  • Assignment voltage shift assigns a charge quantity.
  • a table of values can be obtained, for example, from a previous calibration.
  • the text below describes how the charge voltage of the ONO layer can be made by introducing electrical charge carriers into the silicon nitride layer 102b of the ONO layer sequence 102.
  • Field effect transistor is changed. 1A, positively charged electrical charge carriers from a plasma process are directed onto the charge collecting electrode 109, these electrical charge carriers 109 being provided by the charge collecting electrode 109 to the gate region 108.
  • electrically positive charge carriers 103 are built into the silicon nitride layer 102b, as shown in FIG. 1A, FIG. IB.
  • the positively charged charge carriers 103 in the silicon nitride layer 102b have the same effect as a positive gate voltage at the gate electrode 109. This means that the positively charged electrical charge carriers 103 generate an electric field like a positive gate bias which characteristically changes the conductivity of the channel region 111.
  • the transistor is changed by a contribution generated by the electrical charge carriers 103, depending on the quantity and the sign of the charge carriers. Then, the second detection subunit 104b must apply an electrical voltage changed by this contribution to the gate region 106 in order to make the n-MOS transistor conductive.
  • the electrical charge carriers 103 produce (depending on the sign of the charge carrier type electrical charge) a positive or negative shielding effect, i.e. an amplification or attenuation of the electric field generated by a voltage externally applied to the gate region.
  • the ONO field effect transistor is clearly biased due to the charge carriers 103.
  • the electrons in the silicon nitride layer 102b of the ONO layer sequence 102 generate an electric field with compared to the scenario described above ( Holes in the ONO layer sequence) opposite signs.
  • a positive voltage is applied to the gate area, weakened the electric field of the electrons.
  • the negative bias voltage generated by the electrons partially compensates for the external positive gate voltage in its effect on the conductivity of the channel region, so that a depletion of charge carriers in the
  • Channel area is the result.
  • the electrical field generated by the external voltage is weakened by this shielding effect. This results in a characteristic change in the threshold voltage.
  • a second electrical voltage increased by a corresponding contribution is to be applied from the second detection subunit 104b to the gate region 108 in order to bring the channel region 111 between the two source / drain regions 106, 107 into a conductive state.
  • the threshold voltage is negatively charged due to the introduction
  • Charge carriers in the ONO layer sequence 102 are increased. In this way, an increase or a decrease in the threshold voltage can be clearly associated with the sign of the electrical charge of the electrical charge carriers 103.
  • the diagram 200 shown in FIG. 2 shows the change in the threshold voltage of an ONO field effect transistor ⁇ V th (in volts) as a function of a “stress voltage” V s (in volts), as was obtained for an ONO field effect transistor .
  • the stress voltage V s is the electrical voltage due to the introduction of electrical charge carriers in the ONO layer sequence. Such charge carriers have the same physical effect as an additional voltage which is applied to the gate region of the ONO field-effect transistor.
  • FIG. 2 shows a first curve 201 which was obtained from a connection of data points 202. Furthermore, a second curve 203 is shown in FIG. 2, which was obtained from a connection of data points 204.

Abstract

Die Erfindung betrifft eine Ermittlungs-Anordnung (100), ein Verfahren zum Ermitteln elektrischer Ladungsträger und das Verwenden eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung. Die Ermittlungs-Anordnung (100) zum Ermitteln elektrischer Ladungsträger hat einen in und/oder auf einem Substrat (101) ausgebildeten ONO-Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge (102) die zu ermittelnden elektrischen Ladungsträger (103) einbringbar sind, hat eine mit dem ONO-Feldeffekttransistor gekoppelte Erfassungs-Einheit (104), die derart eingerichtet ist, dass sie ein für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichtenfolge (102) eingebrachten elektrischen Ladungsträger (103) charakteristisches elektrisches Signal erfasst und hat eine Ermittlungs-Einheit zum Ermitteln der Menge und/oder des Ladungsträgertyps der in der ONO-Schichtenfolge (102) eingebrachten elektrischen Ladungsträger (103) aus dem charakteristischen elektrischen Signal.

Description

Beschreibung
Ermittlungs-Anordnung, Verfahren zum Ermitteln elektrischer Ladungsträger und Verwenden eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung
Die Erfindung betrifft eine Ermittlungs-Anordnung, ein Verfahren zum Ermitteln elektrischer Ladungsträger und das Verwenden eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung.
Ein wichtiges halbleitertechnologisches Standardverfahren zum Abscheiden von Schichten ist das CVD-Verfahren ("chemical vapour deposition" ) . Das CVD-Verfahren ist eine Beschichtungstechnologie zum Ausbilden einer dünnen Schicht aus der Gasphase auf einem festen Substrat . Das Prinzip des CVD-Verfahrens besteht darin, dass gasförmige Ausgangsmaterialien über ein Substrat geleitet und chemisch in deren Bestandteile zerlegt werden, wodurch auf der Substratoberfläche eine neue Schicht aufwächst. Das Zerlegen der Ausgangsmaterialien, der sogenannten Precursoren, erfolgt zumeist thermisch, das heißt mittels Heizens des Substrats, und das Abscheiden erfolgt unter Beteiligung einer chemischen Reaktion. Beispielsweise reagiert eine flüchtige gasförmige Komponente mit einem anderen Gas zu einem festen Material, das auf dem Substrat abgeschieden wird.
Um geringere Prozesstemperaturen als bei dem oben beschriebenen CVD-Verfahren zu erreichen, wird häufig das plasmaangeregte chemische Gasphasen-Abscheideverfahren
(PECVD, "plasma enhanced chemical vapour deposition"), verwendet. Während bei dem herkömmlichen CVD-Verfahren die Gasphasenreaktion durch thermische Energie infolge Heizens des Substrats ausgelöst wird, beruht das PECVD-Verfahren auf der Überführung eines Gases in den Plasmazustand in der Nähe der Substratoberfläche. Einer der Reaktionsprodukte ist ein fester Stoff, der sich auf der Oberfläche niederschlägt und dadurch eine neue Schicht ausbildet.
Allerdings weisen das PECVD-Verfahren und andere plasmabasierte Verfahren (beispielsweise das Plasma- Ätzverfahren) sowie andere Verfahren, bei denen elektrisch geladene Partikel auftreten (beispielsweise Ionenstrahl- Ätzen) , den Nachteil auf, dass die elektrisch geladenen Partikel, die bei diesem Verfahren generiert werden, zu einer elektrischen Aufladung von Strukturelementen an bzw. nahe der Oberfläche eines mit dem jeweiligen Verfahren zu bearbeitenden Substrats auftreten kann. Dies führt zu einer Schädigung der auf oder in dem Substrat ausgebildeten Bauelemente .
Ein wichtiges Standardbauelement in integrierten Schaltkreisen ist der Feldeffekttransistor. Für die Funktionalität eines Feldeffekttransistors wesentliche Parameter sind die Länge und das Material der Gate- isolierenden Schicht, die häufig als Siliziumdioxid-Schicht auf einem Substrat ausgebildet wird. Die Gate-isolierende Schicht weist die Funktionalität auf, die Gate-Elektrode von dem leitenden Kanal zwischen den beiden Source-/Drain- Bereichen des Feldeffekttransistors elektrisch zu entkoppeln. Unterzieht man die Gate-isolierende Schicht einem
Verfahrensschritt, bei dem freie elektrisch Ladungsträger generiert werden, so können sich diese Ladungsträger in der Gate-isolierenden Schicht ablagern und die Isolationswirkung der Gate-isolierenden Schicht unerwünscht beeinflussen. Eine Beeinträchtigung der elektrischen Isolationswirkung der Gateisolierenden Schicht infolge des Einwirkens elektrisch geladener Partikel kann zu einer Beeinträchtigung der Charakteristik und der Zuverlässigkeit des Feldeffekttransistors und daher des gesamten integrierten Schaltkreises führen. Bei einer Floating-Gate-Speicherzelle auf Basis eines Feldeffekttransistors ist eine nachteilha te Folge einer Schädigung der Gate-isolierenden Schicht infolge unerwünschten Einbringens von elektrischen Ladungsträgern in die Gate-isolierende Schicht der Verlust der zuvor in ein
Floating-Gate eingebrachten Ladung bzw. eine Verringerung der Haltezeit der in ein Floating-Gate eingebrachten Ladung. Bei einer Floating-Gate-Speicherzelle ist die zu speichernde Information in Form einer in der Floating-Gate-Schicht eingebrachten Ladungsmenge kodiert. Ein Abfließen dieser
Ladungsmenge infolge eines elektrischen Leckstroms aufgrund einer geschädigten Gate-isolierenden Schicht führt zu einem Verlorengehen der gespeicherten Information. Ein solcher elektrischer Leckstrom ("stress-induced leakage current", SILC) ist ein Beispiel für einen auf einer Schädigung einer Gate-isolierenden Schicht beruhenden nachteiligen Effekt.
Die beschriebene Schädigung einer Gate-isolierenden Schicht oder einer anderen funktioneilen Schicht eines integrierten Bauelements kann beispielsweise entstehen, wenn während eines Plasma-Prozesses elektrische Ladungsträger auf einer unbedeckten Fläche einer Schichtenfolge akkumuliert werden und aufgrund einer Potentialdifferenz zu dem Substrat einen elektrischen Stromfluss durch die Schicht bewirken. Dadurch kann es zu einer Schädigung der Gate-isolierenden Schicht oder zu einem elektrischen Durchbruch der Gate-isolierenden Schicht kommen.
Um der beschriebenen Problematik entgegenwirken zu können, ist es wichtig, die Prozesse beim Ausbilden derartiger Schädigungen zu verstehen und die mit einem bestimmten Erfahren verbundene Schädigung zu quantifizieren.
Aus dem Stand der Technik sind Verfahren bekannt, mit denen die Schädigung einer integrierten Bauelement-Komponente infolge unerwünschten elektrischen Aufladens ermittelbar ist . Es ist bekannt, zum Ermitteln der elektrischen Aufladung einer elektrisch aufladbaren Struktur infolge eines zuvor durchgeführten Plasma-Prozesses Kondensatoren mit ausreichend großen Kondensatorflächen bereitzustellen und den sogenannten Qbd-Wert zu erfassen. Der Qbd-Wert bezeichnet die Gesamtmenge von elektrischer Ladung, bei der die Funktionsf higkeit eines Kondensators mit einer dazwischen angebrachten Siliziumdioxid-Schicht als Dielektrikum zusammenbricht. Mit anderen Worten kann bei Zusammenbrechen der Funktionalität eines Stapel-Kondensators ("stacked capacitor") darauf geschlossen werden, dass bei dem für das Aufbringen der Ladung ursächlichen Plasma-Prozess eine bestimmte Ladungsmenge auf den Kondensatorflächen überschritten wurde.
Ein anderes bekanntes Verfahren zum Ermitteln einer elektrischen Aufladung einer elektrisch aufladbaren Struktur auf einem Substrat beruht auf der Analyse von Oberflächenladungen an einer dicken Siliziumdioxid-Schicht (sogenannte "surface charge analysis").
Aus [1] ist die Verwendung einer Anordnung von EEPROMs ( "electrically erasable and programmable read only memory") als Bauelemente zum Speichern zu erfassender elektrischer Ladungsträger und zum Erfassen einer Verschiebung der Einsatzspannung des Transistors der EEPROM-Speicherzelle aufgrund der in der EEPROM-Speicherzelle gespeicherten elektrischen Ladungsträger bekannt .
Unter einer Einsatzspannung eines Transistors ist die zwischen Gate-Bereich und einem der Source-/Drain-Bereiche mindestens anzulegende Spannung zu verstehen, die notwendig ist, dass ein nicht zu vernachlässigender elektrischer Strom zwischen den beiden Source-/Drain-Bereichen des Transistors fließt.
Gemäß [1] ist eine Vielzahl von EEPROM-Speicherzellen matrixförmig in einen Wafer integriert, wodurch ein sogenannter "CHARME" -Wafer gebildet wird. Jede der EEPROM- Speicherzellen ist mit einer sogenannten "Charge collection electrode" (CCE) , das heißt einer Ladungs-Sammel-Elektrode zum Akkumulieren von zu ermittelnden elektrischen Ladungsträgern an der Wafer-Oberflache, gekoppelt. Beim
Generieren elektrischer Ladungsträger (beispielsweise infolge eines PECVD-Verfahrens, welchem der Wafer unterzogen wird) werden auf der Ladungs-Sammel-Elektrode Ladungsträger akkumuliert, die in die Ladungsspeicher-Schicht der mit der jeweiligen Sammel-Elektrode gekoppelten EEPROM-Speicherzelle fließen. Die Einsatzspannung des Transistors der EEPROM- Speicherzelle wird infolge der Anwesenheit von elektrischen Ladungsträgern in der Ladungsspeicher-Schicht der EEPROM- Speicherzelle charakteristisch verändert, wobei diese Veränderung als Maß für die Menge der bei dem Plasma- Verfahren anfallenden elektrischen Ladungsträger angesehen wird. Dies liefert eine Information bezüglich der Menge elektrischer Ladungsträger bei dem Plasma-Ätzprozess .
Es ist anzumerken, dass das Konzept der Ladungs-Sammel- Elektrode (anschaulich einer Antennen-Struktur) auch auf andere standardmäßig integrierte Halbleiter-Bauelemente angewendet wird.
Zum Ermitteln der elektrischen Aufladung einer elektrisch aufladbaren Struktur auf oder in einem Substrat wird gemäß dem Stand der Technik ferner die Stärke des Gate-Leckstroms ("stress induced leakage current") erfasst, wobei dieser Leckstrom umso größer ist, je mehr elektrische Ladungsträger in einer zugehörigen Gate-isolierenden Schicht unerwünschterweise eingebracht sind.
Die bekannten Verfahren zum Ermitteln einer elektrischen Aufladung einer elektrisch aufladbaren Struktur weisen eine Reihe von Nachteilen auf. Beispielsweise sind die mittels Teststrukturen erhaltenen Ergebnisse auf reale Wafer nicht ohne weiteres übertragbar, da die oftmals spezielle Anordnung und Dimension der Bauelemente einen Einfluss auf lokale Unterschiede bei Plasma-Prozessen haben kann. Das Ausbilden von Antennen-Strukturen auf Teststrukturen stellt einen Eingriff in den Aufladevorgang dar und kann daher zu Artefakten führen. Ferner wird bei der Verwendung großflächiger Antennen-Strukturen die räumliche Auflösung der Aufladung eines Substrats verschlechtert. Ähnliches gilt für die oben beschriebenen Qbd-Messungen an großflächigen Kapazitäten. Ferner sind die aus dem Stand der Technik bekannten Verfahren, insbesondere der "CHARME" -Wafer, in ihrer Herstellung aufwändig und teuer.
Weiterhin ist bekannt, einen Feldeffekttransistor mit einer ONO-Schichtenfolge als Gate-isolierender Schicht als Speicherzelle zu verwenden. Ein Verfahren zum Speichern von zwei Bits in einem ONO-Feldeffekttransistor ist beispielsweise in [2] beschrieben.
[4] offenbart eine nichtfluchtige Speicherstruktur mit einer Schutzstruktur zum Begrenzen einer Prozess-induzierten Schädigung, die während eines Herstellungsverfahrens auftreten kann.
[5] offenbart einen programmierbaren Nurlesespeicher mit einer dielektrischen Trapping-Schicht , in die elektrische Ladungsträger einbringbar sind, welche Trapping-Schicht zwischen zwei Siliziumoxid-Schichten angeordnet ist.
[6] offenbart eine Vorrichtung, mit der die Stromdichte- gegen-Spannung-Charakteristik einer Integrierte-Schaltkreis- Prozessierausrüstung wie beispielsweise ein Plasma-Ätzer bestimmt wird.
[7] offenbart eine während eines Herstellungsverfahrens eines Halbleiterchips aktive Schutzvorrichtung mit einem Schutztransistor und einer Antenne. Der Erfindung liegt das Problem zugrunde, eine Ermittlungs- Anordnung zum Ermitteln elektrischer Ladungsträger bereitzustellen, mit der eine Aufladungserscheinung in einem Substrat mit vertretbarem Aufwand und guter räumlicher Auflösung erfasst werden kann.
Das Problem wird durch eine Ermittlungs-Anordnung, durch ein Verfahren zum Ermitteln elektrischer Ladungsträger und durch das Verwenden eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst .
Die Ermittlungs-Anordnung zum Ermitteln elektrischer Ladungsträger hat einen in oder auf einem Substrat ausgebildeten ONO-Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge die zu ermittelnden Ladungsträger einbringbar sind, und hat eine mit dem ONO-Feldeffekttransistor gekoppelte Erfassungs-Einheit, die derart eingerichtet ist, dass sie ein für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristisches elektrisches Signal erfasst, und hat eine Ermittlungs-Einheit zum Ermitteln der Menge und/oder des Ladungstragertyps, der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal.
Bei einem Verfahren zum Ermitteln von elektrischen Ladungsträgern mit einer Ermittlungs-Anordnung mit den oben beschriebenen Merkmalen wird das Substrat einem Prozessschritt unterzogen, bei dem elektrische Ladungsträger in die ONO-Schichtenfolge des ONO-Feldeffekttransistors eingebracht werden, bei dem mittels der Erfassungs-Einheit das für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichten olge eingebrachten elektrischen Ladungsträger charakteristische elektrische Signal erfasst wird und bei dem mittels der Ermittlungs-Einheit die Menge und/oder der Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal ermittelt wird.
Ferner wird erfindungsgemäß ein ONO-Feldeffekttransistors zum Ermitteln der elektrischen Aufladung einer elektrisch aufladbaren Struktur auf und/oder in einem Substrat verwendet .
Ein ONO-Transistor ist ein Feldeffekttransistor, bei dem die Gate-isolierende Schicht als eine Schichtenfolge ausgebildet ist, die als ONO-Schichtenfolge bezeichnet wird. Eine ONO- Schichtenfolge besteht aus einer ersten Siliziumdioxid- Schicht, einer Siliziumnitrid-Schicht auf der ersten Siliziumdioxid-Schicht und einer zweiten Siliziumdioxid- Schicht auf der Siliziumnitrid-Schicht. Eine ONO- Schichtenfolge weist insbesondere die Eigenschaft auf, dass in der Siliziumnitrid-Schicht injizierte elektrische Ladungsträger dauerhaft in der Siliziumnitrid-Schicht verbleiben, wobei ein Abfließen dieser elektrischen Ladungsträger durch eine der beiden Siliziumdioxid-Schichten (jedenfalls in Abwesenheit einer starken elektrischen Spannung) aufgrund der elektrisch isolierenden Eigenschaft der ONO-Schichtenfolge vermieden ist.
Im Gegensatz zu dem Feldeffekttransistor gemäß [2] wird erfindungsgemäß ein Feldeffekttransistor mit einer ONO- Schichtenfolge dazu verwendet, elektrische Ladungsträger zu ermitteln, welche beispielsweise bei einem halbleitertechnologischen Verfahrensschritt generiert werden. Werden beispielsweise während eines halbleitertechnologischen Verfahrensschrittes (z.B. während eines PECVD-Verfahrens) elektrische Ladungsträger erzeugt, so sind diese Ladungsträger bei der erfindungsgemäßen Ermittlungs-Anordnung in die ONO-Schichtenfolge einbringbar, genauer gesagt in die Siliziumnitrid-Schicht der ONO-Schichtenfolge einbringbar.
Dadurch wird der "Stress" simuliert, dem beispielsweise eine Gate-isolierende Schicht eines Transistors eines integrierten Schaltkreises während des halbleitertechnologischen Verfahrens aufgrund der Anwesenheit elektrischer Ladungsträger ausgesetzt ist. Die dem Einbringen solcher Ladungsträger in eine Gate-isolierende Schicht zugrundeliegenden physikalischen Vorgänge können anhand der erfindungsgemäßen TestStruktur untersucht und quantifiziert werden. Anschaulich verändern sich infolge des Einbringens der elektrischen Ladungsträger in die ONO-Schicht die elektrischen Eigenschaften des ONO-Feldeffekttransistors, insbesondere dessen Einsatzspannung, wobei Vorzeichen und Wert der Verschiebung ein Maß für den Ladungsträgertyp der elektrischen Ladungsträger der in die ONO-Schichtenfolge eingebrachten Ladungsträger bzw. ein Maß für die Menge der darin eingebrachten Ladungsträger ist. Es ist zu betonen, dass die Verschiebung der Einsatzspannung des ONO- Feldeffekttransistors hier nur als ein Beispiel für ein mögliches charakteristisches elektrisches Signal genannt ist, das erfasst werden kann, um die elektrischen Ladungsträger in der ONO-Schichtenfolge zu ermitteln. Die Erfassungs-Einheit der Ermittlungs-Anordnung ist erfindungsgemäß allgemein derart eingerichtet, dass sie dieses charakteristische elektrische Signal erfasst. Die erfindungsgemäße Ermittlungs- Einheit ermittelt aus diesem charakteristischen elektrischen Signal die Menge bzw. den Ladungsträgertyp der zu ermittelnden elektrischen Ladungsträger.
Eine Grundidee der Erfindung kann anschaulich darin gesehen werden, dass ein integrierter Feldeffekttransistor mit einer Oxid-Nitrid-Oxid-Schichtenfolge (ONO-Schichtenfolge) als Gate-isolierende Schicht ausgebildet wird, das heißt mit einer Schichtenfolge mit einer Siliziumnitrid-Schicht (Si3N4) zwischen zwei Siliziumdioxid-Schichten (Si02) . Eine ONO- Schichtenfolge kann elektrische Ladungsträger lokal speichern. Die elektrischen Ladungsträger sind in der elektrisch isolierenden Siliziumnitrid-Schicht der ONO- Schichtenfolge lokalisiert. Das Einbringen von elektrischen Ladungsträgern in die ONO-Schichtenfolge erfolgt in der Regel mittels Tunnelns elektrischer Ladungsträger durch eine der Siliziumdioxid-Schichten infolge einer ausreichend hohen Energie der Ladungsträger, beispielsweise aufgrund hoher Potentialdifferenzen zwischen den Anschlüssen des ON0- Transistors oder aufgrund einer hohen kinetischen Energie der Ladungsträger. Die Anwesenheit elektrischer Ladungsträger in der ONO-Schicht beeinflusst die elektrischen Eigenschaften des Transistors auf charakteristische und erfassbare Weise. Eine solche Veränderung der elektrischen Eigenschaften des ONO-Feldeffekttransistors mit aufgeladener Siliziumnitrid- Schicht verglichen mit einem ONO-Feldeffekttransistor, dessen Siliziumnitrid-Schicht von Ladungsträgern frei ist, kann beispielsweise erfasst werden, indem eine konstante Source- Drain-Spannung angelegt wird und der elektrische Source- Drain-Strom bzw. dessen Veränderung erfasst wird. Wird eine vorgebbare Gate-Spannung solange variiert, bis ein Source- Drain-Strom nicht mehr auftritt, kann die EinsatzSpannung des ONO-Transistors bzw. deren Verschiebung infolge des Einbringens elektrischer Ladungsträger in die ONO- Schichtenfolge erfasst werden.
Erfindungsgemäß werden die zu ermittelnden elektrischen Ladungsträger (erzeugt beispielsweise bei einem Plasma- Prozess) von dem Gate-Bereich über die obere Siliziumdioxid- Schicht der ONO-Schichtenfolge in die Siliziumnitrid-Schicht eingebracht. Dadurch verändern sich die elektrischen Parameter des Feldeffekttransistors in charakteristischer Weise, insbesondere verändert sich die Einsatzspannung des Feldeffekttransistors, da die eingebrachten elektrischen Ladungsträger anschaulich als Gate-Spannungs-Komponente aufgefasst werden können, da sie ähnlich wie eine tatsächlich an den Gate-Bereich angelegte externe elektrische Spannung die Leitfähigkeit des Kanal-Bereichs des ONO- Feldeffekttransistors charakteristisch verändern.
Die erfindungsgemäße Ermittlungs-Anordnung weist gegenüber aus dem Stand der Technik bekannten Anordnung zum Ermitteln elektrischer Ladungsträger eine Reihe von Vorteilen auf. Beispielsweise ist die erfindungsgemäße Ermittlungs-Anordnung kostengünstig, insbesondere wesentlich kostengünstiger als ein "CHARME"-Wafers.
Ferner bietet die erfindungsgemäße Ermittlungs-Anordnung den Vorteil, dass mit ihr eine elektrische Aufladung eines realen Substrats (beispielsweise eines Wafers) bzw. von Bauelement- Strukturen ermittelt wird. Die Verwendung der erfindungsgemäßen Ermittlungs-Anordnung erlaubt einen direkten Vergleich zwischen unterschiedlichen Prozessanlagen.
Die erfasste Aufladung einer ONO-Schichtenfolge erfolgt während des Prozessierens des Substrats. Beispielsweise kann vor den Durchführen eines Plasmaprozesses zum Ausbilden von integrierten Bauelementen auf einem ersten Oberflächen- Bereich des Substrats auf einem zweiten Oberflächen-Bereich des Substrats ein ONO-Feldeffekttransistor der erfindungsgemäßen Ermittlungs-Anordnung ausgebildet werden und dessen Einsatzspannung erfasst werden. Dann können auf dem ersten Oberflächen-Bereich des Substrats unter Verwendung eines Plasmaprozesses integrierte Bauelemente ausgebildet werden. Der bei diesem Prozess auftretende "Stress" aufgrund generierter elektrischer Ladungsträger kann erfasst werden, indem mittels der erfindungsgemäßen Ermittlungs-Einheit die Veränderung der Einsatzspannung des ONO-Feldeffekt- Transistors erfasst wird.
Auch ist die erfindungsgemäße Ermittlungs-Anordnung nicht auf Plasma- und Ionenstrahl-Prozesse beschränkt, sondern ermöglicht das Quantifizieren einer beliebigen elektrischen Aufladung eines elektronischen Bauteils infolge eines Prozessschrittes .
Die erfindungsgemäße Ermittlungs-Anordnung ist zumindest teilweise als integrierter Schaltkreis ausbildbar. Ein ONO- Feldeffekttransistor ist daher mittels ausgereifter halbleitertechnologischer Verfahren in sehr geringen Dimensionen bis hinunter in den Nanometer-Bereich ausbildbar. Infolge dieser geringen Strukturdimension ist eine hohe Ortsauflösung bei dem Detektieren der Ladungsphänomene erreichbar.
Ferner kann eine Aufladung einer elektrischen Schicht anhand einer Aufladung der ONO-Schichtenfolge der Ermittlungs- Anordnung der Erfindung aufgrund einer extern angelegten ausreichend hohen Spannung simuliert werden. Daher ist eine Eichung der Beziehung zwischen der Menge der zu ermittelnden elektrischen Ladungsträger und einer Veränderung eines elektrischen Signals, beispielsweise einer Einsatzspannung, möglich.
Darüber hinaus ist es mit der erfindungsgemäßen Ermittlungs- Anordnung möglich, nicht nur die Menge, sondern auch den Ladungsträgertyp (d.h. positiv oder negativ elektrisch geladene Ladungsträger) der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger zu ermitteln.
Der erfindungsgemäße ONO-Feldeffekttransistor kann als Feldeffekttransistor des n-Leitungstyps oder p-Leitungstyps ausgestaltet sein. Folglich können sowohl Elektronen als auch Löcher die zu ermittelnden elektrischen Ladungsträger sein. Es ist anzumerken, dass insbesondere die Schichtdicken der Ermittlungs-Anordnung, weiter insbesondere die einzelnen Schichtdicken der ONO-Schichtenfolge vorzugsweise auf das Vorzeichen der zu ermittelnden Ladungsträger angepasst sind bzw. auf die Tatsache angepasst sind, ob ein n-FET oder ein p-FET vorliegt. Mit anderen Worten wird vorzugsweise die Dicke der Schichtenfolgen variabel abhängig von dem Szenario eingestellt, ob Elektronen oder Löcher vorliegen.
Gemäß einer bevorzugten Ausgestaltung der erfindungsgemäßen
Ermittlungs-Anordnung wird zum Ermitteln der Menge und des Ladungstragertyps der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger als dafür charakteristisches elektrische Signal die Verschiebung der Einsatzspannung des ONO-Feldtransistors erfasst. Abhängig davon, ob sich die Einsatzspannung zu einer höheren oder zu einer niedrigeren Einsatzspannung hin verschiebt, kann der Ladungsträgertyp ermittelt werden. Je nach Vorzeichen der elektrischen Ladung der in der Siliziumnitrid-Schicht der ONO-Schichtenfolge eingebrachten zu ermittelnden elektrischen Ladungsträger wird eine an den Gate-Bereich des ONO-Feldeffekttransistors extern angelegte elektrische Spannung entweder verstärkt oder abgeschwächt, wodurch sich die Einsatzspannung des ONO- Feldeffekttransistors erhöht oder erniedrigt.
Gemäß einer Ausgestaltung des Verfahrens zum Ermitteln elektrischer Ladungsträger wird ein PECVD-Verfahren auf einen Wafer mit der darauf und/oder darin ausgebildeten Ermittlungs-Anordnung angewendet, wodurch infolge des Plasmas elektrische Ladungsträger in die Siliziumnitrid-Schicht der ONO-Schichtenfolge des ONO-Feldeffekttransistors der Ermittlungs-Anordnung eingebracht werden. Dadurch verschiebt sich das charakteristische elektrische Signal, das die Einsatzspannung des ONO-Feldeffekttransistors repräsentiert, und diese Verschiebung wird nach Betrag und Vorzeichen mittels der Erfassungs-Einheit erfasst. Der Betrag der Verschiebung der Einsatz-Spannung ist für die Menge und das Vorzeichen der Verschiebung der Einsatzspannung ist für den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristisch. Mittels der Ermittlungs-Einheit wird in einem weiteren Verfahrensschritt aus Vorzeichen und Betrag der Verschiebung der
EinsatzSpannung der Ladungsträgertyp und die Menge der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger ermittelt .
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. Im Weiteren werden bevorzugte Weiterbildungen der erfindungsgemäßen Ermittlungs-Anordnung beschrieben.
Die Erfassungs-Einheit der erfindungsgemäßen Ermittlungs- Anordnung kann eine mit den beiden Source-/Drain-Bereichen des ONO-Transistors gekoppelte erste Erfassungs-Teileinheit aufweisen, die derart eingerichtet ist, dass mit ihr eine erste vorgebbare Spannung zwischen die beiden Source-/Drain- Anschlüsse des ONO-Transistors anlegbar ist, und dass sie die Stärke eines elektrischen Stromflusses zwischen den beiden Source-/Drain-Bereichen erfasst.
Gemäß einer weiteren Ausgestaltung der Erfassungs-Einheit weist diese eine mit dem Gate-Bereich des ONO-Transistors gekoppelte zweite Erfassungs-Teileinheit auf, die derart eingerichtet ist, dass mit ihr an den Gate-Bereich des ONO- Transistors eine zweite vorgebbare elektrische Spannung anlegbar ist.
Anschaulich kann mittels der die erste und die zweite
Erfassungs-Teileinheit aufweisenden Erfassungs-Einheit die Abhängigkeit des elektrischen Source-Drain-Stroms von der Source-Gate-Spannung erfasst werden. Anschaulich kann eine Transistor-Kennlinie aufgenommen werden. Insbesondere kann die EinsatzSpannung des ONO-Feldeffekttransistors bzw. eine Verschiebung der Einsatzspannung erfasst werden.
Das von der Erfassungs-Einheit erfasste, für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristische elektrische Signal kann gemäß einer vorteilhaften Ausgestaltung eine Veränderung der Einsatzspannung des ONO- Transistors infolge des Einbringens von elektrischen Ladungsträgern in die ONO-Schichtenfolge sein.
Vorzugsweise sind bei dem ONO-Transistor der Ermittlungs- Anordnung die beiden Source-/Drain-Bereiche als zwei in einem Abstand voneinander angeordnete dotierte Oberflächen-Bereiche des Substrats ausgebildet, ist die ONO-Schichtenfolge aus einer ersten Siliziumdioxid-Schicht auf dem Substrat zwischen den beiden Source-/Drain-Bereichen, einer Siliziumnitrid- Schicht auf der ersten Siliziumdioxid-Schicht und einer zweiten Siliziumdioxid-Schicht auf der Siliziumnitrid-Schicht ausgebildet und ist der Gate-Bereich als eine elektrisch leitfähige Schicht auf der zweiten Siliziumdioxid-Schicht ausgebildet .
Das Substrat kann insbesondere ein Silizium-Substrat und weiter insbesondere ein p-dotiertes oder ein n-dotiertes Silizium-Substrat sein. Ist das Substrat ein p-dotiertes Silizium-Substrat , so sind die beiden Source-/Drain-Bereiche n-dotiert, und ist das Substrat ein n-dotiertes Silizium- Substrat, so sind die beiden Source-/Drain-Bereiche p- dotierte Bereiche. Mit anderen Worten kann der ONO- Feldeffekttransistor als Feldeffekttransistor des n- Leitungstyps oder des p-Leitungstyps ausgebildet sein.
Die Ermittlungs-Anordnung kann ferner eine über den Gate- Bereich mit der ONO-Schichtenfolge gekoppelte Ladungs-Sammel- Elektrode zum Akkumulieren von zu ermittelnden elektrischen Ladungsträgern aufweisen.
Die Ladungs-Sammel-Elektrode ("Charge collection electrode", CCE) ist anschauliche eine Antennen-Struktur, vorzugsweise angeordnet an der Oberfläche der Ermittlungs-Anordnung, welche zu ermittelnde elektrische Ladungsträger akkumulieren kann und über den Gate-Bereich des ONO-Feldeffekttransistors diese elektrischen Ladungsträger der ONO-Schichtenfolge derart bereitstellen kann, dass die zu ermittelnden elektrischen Ladungsträger zumindest teilweise in der Siliziumnitrid-Schicht der ONO-Schichtenfolge gespeichert werden können. Die Ladungs-Sammel-Elektrode ist vorzugsweise aus einem elektrisch gut leitfähigen Material hergestellt. Bei Verwendung einer Ladungs-Sammel-Elektrode kann die Nachweissensitivität der erfindungsgemäßen Ermittlungs- Anordnung erhöht werden. Fallen beispielsweise bei einem zu charakterisierenden Prozess Ladungsträger in geringer, nur schwer nachweisbarer Menge an, so können diese von der ausreichend großflächig ausbildbaren Ladungs-Sammel-Elektrode akkumuliert werden und dann der ONO-Schichtenfolge bereitgestellt werden. Dadurch ist die
Nachweisempfindlichkeit des ohnehin hochsensitiven ONO- Transistors weiter verbessert.
Ferner kann die Ermittlungs-Anordnung mindestens eine Reaktionskammer aufweisen, die derart eingerichtet ist, dass in ihr ein Prozessschritt zum Bearbeiten des Substrats nach erfolgtem Herstellen des ONO-Feldeffekttransistors durchführbar ist.
Insbesondere kann die Reaktionskämmer als Plasma-
Reaktionskämmer und weiter insbesondere als Plasma-Ätzkammer zum Durchführen eines Plasma-Ätzprozesses eingerichtet sein.
Alternativ kann die Plasma-Reaktionskammer als Plasma- Abscheidekammer zum Durchführen eines Plasma- Abscheideprozesses eingerichtet sein.
Bei der Ausgestaltung der Plasma-Reaktionskammer als Plasma- Ätzkammer kann bei dem Plasma-Ätzprozess beispielsweise eine Schicht auf der Oberfläche eines Substrats zurückgeätzt oder entfernt werden, indem in der Plasma-Reaktionskammer ein Plasma ausgebildet wird. Aus diesem Plasma können angeregte neutrale Atome oder Moleküle (Radikale) zu dem Substrat diffundieren und chemisch mit Atomen auf der Substrat- Oberfläche reagieren. Dies führt zu einem Abtragen oder Entfernen einer Schicht auf dem Substrat, wenn infolge der chemischen Reaktion flüchtige Reaktionsprodukte gebildet werden, die beispielsweise von einer Vakuumpumpe abgesaugt werden können. In einer solchen Plasma-Ätzkammer können elektrische Ladungsträger an unerwünschten Bereichen des Substrats (beispielsweise in einer Gate-isolierenden Schicht) akkumuliert werden, wobei erfindungsgemäß solche .elektrischen Ladungsträger ermittelt werden können.
Bei der Ausgestaltung der Plasma-Reaktionskammer als Plasma- Abscheidekammer wird beispielsweise unter Durchführung des PECVD-Verfahrens eine Schicht unter Verwendung von Plasma- Material auf der Oberfläche des Substrats abgeschieden, wobei elektrische Ladungsträger in unerwünschten Bereichen auftreten können, beispielsweise an der Gate-isolierenden Schicht eines ausgebildeten Feldef ekttransistors. Diese, elektrischen Ladungsträger können erfindungsgemäß ermittelt werden.
Im Weiteren wird das erfindungsgemäße Verfahren zum Ermitteln elektrischer Ladungsträger mit einer Ermittlungs-Anordnung beschrieben. Ausgestaltungen der Ermittlungs-Anordnung gelten auch für das Verfahren zum Ermitteln elektrischer Ladungsträger mit der Ermittlungs-Anordnung .
Gemäß einer vorteilhaften Weiterbildung des oben beschriebenen Verfahrens zum Ermitteln elektrischer Ladungsträger mit einer Ermittlungs-Anordnung wird als charakteri'stisr"1-o.°^elektrisches Signal die Einsatzspannung des ONO-Feldeffeki -ransistors erfasst, und wird eine
Veränderung der Einsatzspannung des ONO-Feldeffekttransistors ermittelt, bezogen auf einen elektrisch ungeladenen Referenz- Feldeffekttransistor.
Wie oben beschrieben, kan'n' aus der Veränderung, der
EinsatzSpannung des ONO-Feldeffekttransistors nach Betrag und Vorzeichen auf Menge und Ladungsträgertyp von beispielsweise infolge eines Plasma-Prozesses in die Siliziumnitrid-Schicht einer ONO-Schichtenfolge eingebrachten elektrischen Ladungsträgern geschlossen werden. Um diese Veränderung quantitativ auszuwerten, ist es hilfreich zu wissen, welchen Wert die EinsatzsjDannung des Feldeffekttransistors ohne darin λ eingebrachte elektrische Ladungsträger aufweist . Zu diesem Zweck kann an einem Referenz-Feldeffekttransistor, d.h. an einem Feldeffekttransistor, der den elektrischen Ladungsträgern nicht ausgesetzt ist, eine Referenzmessung durchgeführt werden und dessen Referenz-Einsatzspannung ermittelt werden. Der Referenz-Feldeffekttransistor kann ein von dem ONO-Feldeffekttransistor verschiedener ONO- Feldeffekttransistor sein. Der Referenz-Feldeffekttransistor kann jedoch auch der betrachtete ONO-Feldeffekttransistor selbst sein, bevor in diesen die zu ermittelnden elektrischen Ladungsträger eingebracht sind.
Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt und wird im Weiteren näher erläutert.
Es zeigen:
Figur 1A eine Ermittlungs-Anordnung gemäß einem bevorzugten
Ausführungsbeispiel der Erfindung,
Figur 1B einen vergrößerten Ausschnitt der in Figur 1A gezeigten Ermittlungs-Anordnung,
Figur 2 ein Diagramm, das die Abhängigkeit der Veränderung der Schwellenspannung eines ONO-Feldeffekttransistors einer Ermittlungs-Anordnung von der Stress-Spannung infolge eines Einwirkens elektrischer Ladungsträger auf den ONO-Feldeffekttransistor zeigt.
Im Weiteren wird bezugnehmend auf Fig.lA, Fig.lB eine Ermittlungs-Anordnung 100 gemäß einem bevorzugten Ausführungsbeispiel der Erfindung beschrieben.
Die in Fig.lA gezeigte Ermittlungs-Anordnung 100 zum Ermitteln elektrischer Ladungsträger hat einen in bzw. auf einem Silizium-Substrat 101 ausgebildeten ONO- Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge 102 die zu ermittelnden elektrischen Ladungsträger 103 einbringbar sind. Gemäß dem beschriebenen Ausführungsbeispiel sind die elektrischen Ladungsträger 103 positiv ("+") geladen. Ferner weist die Ermittlungs-Anordnung 100 eine mit dem ONO-Feldeffekttransistor gekoppelte
Erfassungs-Einheit 104 auf, die derart eingerichtet ist, dass sie ein für die Menge und den Ladungsträgertyp (positive Ladung) der in der ONO-Schichtenfolge 102 eingebrachten elektrischen Ladungsträger 103 charakteristisches elektrisches Signal erfasst. Ferner weist die Ermittlungs- Anordnung 100 eine Ermittlungs-Einheit 105 auf zum Ermitteln der Menge und des Ladungstragertyps der in der ONO- Schichtenfolge 102 eingebrachten elektrischen Ladungsträger 103 aus dem charakteristischen elektrischen Signal auf. Die Erfassungs-Einheit 104 weist eine mit den beiden Source-/ Drain-Bereichen 106, 107 des ONO-Feldeffekttransistors gekoppelte erste Erfassungs-Teileinheit 104a auf, die derart eingerichtet ist, dass mit ihr eine erste vorgebbare Spannung zwischen die beiden Source-/Drain-Bereiche 106, 107 des ONO- Feldeffekttransistors anlegbar ist, und dass sie die Stärke eines elektrischen Stromflusses zwischen den beiden Source-/ Drain-Bereichen 106, 107 erfasst. Die Erfassungs-Einheit 104 weist ferner eine mit dem Gate-Bereich 108 des ONO- Feldeffekttransistors gekoppelte zweite Erfassungs- Teileinheit 104b auf, die derart eingerichtet ist, dass mit ihr an den Gate-Bereich 108 des ONO-Feldeffekttransistors eine zweite vorgebbare elektrische Spannung anlegbar ist. Gemäß diesem Ausführungsbeispiel weist die erste Erfassungs- Teileinheit 104a eine Spannungsquelle zum Bereitstellen der ersten Spannung und ein Amperemeter zum Erfassen des
Stromflusses zwischen den beiden Source-/Drain-Bereichen 106, 107 auf. Die zweite Erfassungs-Teileinheit 104b weist eine Spannungsquelle auf, mit der an den Gate-Bereich 108 des ONO- Feldeffekttransistors eine veränderbare Spannung angelegt werden kann. Gemäß dem beschriebenen Ausführungsbeispiel ist das von der Erfassungs-Einheit 104 erfasste, für die Menge und den Ladungsträgertyp der in der ONO-Schichtenfolge 102 eingebrachten elektrischen Ladungsträger 103 charakteristische elektrische Signal eine Veränderung der Einsatzspannung des ONO-Transistors infolge des Einbringens von elektrischen Ladungsträgern 103 in die ONO-Schichtenfolge 102. Mittels der Erfassungs-Einheit 104 ist es möglich, eine Transistor-Kennlinie, das heißt die Abhängigkeit der Größe des Source-Drain-Stroms von der Größe der Gate-Source- Spannung zu erfassen und daher die Einsatzspannung des ONO- Feldeffekttransistors zu erfassen.
Bei der Ermittlungs-Anordnung 100 sind die beiden Source-/ Drain-Bereiche 106, 107 als zwei in einem Abstand voneinander angeordnete dotierte Oberflächen-Bereiche des Silizium- Substrats 101 ausgebildet. Die ONO-Schichtenfolge 102 ist aus einer ersten Siliziumdioxid-Schicht 102a, aufgebracht auf dem Silizium-Substrat 101 zwischen den beiden Source-/Drain- Bereichen 106, 107, einer auf der ersten Siliziumdioxid- Schicht 102a aufgebrachten Siliziumnitrid-Schicht 102b und aus einer auf der Siliziumnitrid-Schicht 102b aufgebrachten zweiten Siliziumdioxid-Schicht 102c gebildet.
Der Aufbau eines Teilbereichs 150 der ONO-Schichtenfolge 102 ist in Fig.lB als vergrößerte Ansicht dargestellt. Die Dicke di der ersten Siliziumdioxid-Schicht 102a beträgt 10.5nm, die Dicke der Siliziumnitrid-Schicht 102b d beträgt 7nm und die Dicke der zweiten Siliziumdioxid-Schicht 102c d3 beträgt 8nm. Es ist anzumerken, dass die Darstellung in Fig.lA, Fig.lB nicht maßstäblich ist.
Es ist anzumerken, dass die Schichtdicken vorzugsweise abhängig davon eingestellt werden, ob gemäß einem vorliegenden Szenario Elektronen oder Löcher als zu ermittelnde Ladungsträger vorliegen.
Der Gate-Bereich 108 des ONO-Feldeffekttransistors ist als elektrisch leitfähige Schicht aus polykristallinem Silizium auf der zweiten Siliziumdioxid-Schicht 102c ausgebildet. Ferner weist die Ermittlungs-Anordnung 100 eine über den Gate-Bereich 108 mit der ONO-Schichtenfolge 102 gekoppelte Ladungs-Sammel-Elektrode 109 zum Akkumulieren von zu ermittelnden elektrischen Ladungsträgern 103 auf. Der Oberflächen-Bereich der Ladungs-Sammel-Elektrode 109 ist größer als die entsprechende Oberfläche des Gate-Bereichs 108, so dass anschaulich eine erhöhte Menge elektrischer Ladungsträger, die beispielsweise bei einem Plasmaverfahren anfallen, auf der Ladungs-Sammel-Elektrode 109 akkumuliert werden und über den Gate-Bereich 108 der ONO-Schichtenfolge 102 bereitgestellt werden als bei einer Anordnung, die eine Ladungs-Sammel-Elektrode 109 nicht aufweist. Die größere Oberfläche der Ladungs-Sammel-Elektrode 109 verglichen mit der Oberfläche der Gate-Elektrode 108 ergibt sich aus der gemäß Fig.lA erhöhten Horizontalausdehnung lχ der Ladungs- Sammel-Elektrode 109 verglichen mit der Horizontalausdehnung 12 der Gate-Elektrode 108.
Die in Fig.lA gezeigten Pfeile 110 veranschaulichen, wie infolge eines Plasma-Prozesses (beispielsweise eines PECVD-
Verfahrens) elektrische Ladungsträger auf die Oberfläche der Ermittlungs-Einheit 100 gerichtet werden. Es ist darauf hinzuweisen, dass die Dicke di der ersten Siliziumdioxid- Schicht 102a auf dem Siliziumsubstrat 101 mit 10.5 nm wesentlich größer gewählt ist als die Dicke der dritten
Siliziumdioxid-Schicht 102c d3 = 8nm. Wie oben angesprochen, werden die zu ermittelnden elektrischen Ladungsträger gemäß Fig.lA von oben, das heißt von der Gate-Elektrode 108 durch die dritte Siliziumdioxid-Schicht 102c in die Siliziumnitrid- Schicht 102b infolge des quantenmechanischen Tunneleffekts eingebracht. Der Tunnelstrom elektrischer Ladungsträger durch eine elektrisch isolierende Schicht nimmt näherungsweise exponentiell mit der Dicke der Schicht ab. Die Dicken di, d3 sind so eingestellt, dass ein Tunneln von Ladungsträgern nur gemäß Fig.lB von oben, das heißt ausgehend von dem Gate- Bereich 108 durch die dritte Siliziumdioxid-Schicht 102c in die Siliziumnitrid-Schicht 102b möglich ist, wohingegen infolge der dickeren ersten Siliziumdioxid-Schicht 102a ein Zu- oder Abfließen von elektrischen Ladungsträgern von den Source-/Drain-Bereichen 106, 107 durch die erste Siliziumdioxid-Schicht 102a auf die Siliziumnitrid-Schicht 102b vermieden ist.
Im Weiteren wird bezugnehmend auf die Ermittlungs-Anordnung 100 ein Verfahren zum Ermitteln der elektrischen Ladungsträger mit der Ermittlungs-Anordnung 100 beschrieben.
Gemäß dem Verfahren wird das Silizium-Substrat 101 einem PECVD-Prozessschritt unterzogen, bei dem die elektrischen Ladungsträger 103 in die ONO-Schichtenfolge 102, genauer gesagt in die Siliziumnitrid-Schicht 102b der ONO- Schichtenfolge 102 eingebracht werden. Ferner wird mittels der Erfassungs-Einheit 104 das für die Menge und den Ladungsträgertyp der in die ONO-Schichtenfolge 102 eingebrachten elektrischen Ladungsträger 103 charakteristische elektrische Signal erfasst. Gemäß dem beschriebenen Ausfuhrungsbeispiel wird als charakteristisches elektrisches Signal die Verschiebung der Einsatzspannung des ONO-Feldeffekttransistors unter Verwendung der Erfassungs- Einheit 104 ermittelt. Die Einsatzspannung eines Feldeffekttransistors ist diejenige Mindest-Potential- Differenz, die zwischen einen Source-/Drain-Bereich und den Gate-Bereich des Transistors angelegt werden muss, um bei einer vorgegebenen Potentialdifferenz zwischen den beiden Source-/Drain-Bereichen 106, 107 einen elektrischen Stromfluss zwischen den beiden Source-/Drain-Bereichen 106, 107 zu bewirken. Zum Ermitteln der Einsatzspannung wird mittels der ersten Erfassungs-Teileinheit 104a eine konstante erste elektrische Spannung zwischen die beiden Source-/Drain- Bereiche 106, 107 angelegt. Mittels der zweiten Erfassungs- Teileinheit 104b wird eine veränderbare zweite elektrische Spannung an den Gate-Bereich 108 angelegt. Mittels eines
Amperemeters der ersten Erfassungs-Teileinheit 104a wird die Stärke eines möglichen elektrischen Stromflusses zwischen den beiden Source-/Drain-Bereichen 106, 107 ermittelt. Mit anderen Worten wird bei einer vorgegebenen Source-Drain- Spannung (erste elektrische Spannung) der elektrische Strom zwischen den beiden Source-/Drain-Bereichen 106, 107 in Abhängigkeit von der veränderten zweiten Spannung an dem Gate-Bereich (das heißt in Abhängigkeit von einer veränderbaren Gate-Source-Spannung) erfasst. Dadurch wird eine Transistor-Kennlinie erhalten, aus der die Einsatzspannung des ONO-Feldeffekttransistors bestimmbar ist. Als charakteristisches elektrisches Signal wird also die EinsatzSpannung des ONO-Feldeffekttransistors erfasst. Genauer gesagt wird eine Veränderung der EinsatzSpannung des ONO-Feldeffekttransistors ermittelt, bezogen auf einen elektrisch ungeladenen Referenz-Feldeffekttransistor. Das heißt, das die Einsatzspannung des ONO-Feldeffekttransistors der Ermittlungs-Anordnung 100 zunächst bei einem von Fig.lA abweichenden Szenario erfasst wird, bei dem die ONO- Schichtenfolge 102 von elektrischen Ladungsträgern 103 frei ist (Referenz-Einsatzspannung) . Dann wird gemäß dem in Fig.lA gezeigten Szenario die Einsatzspannung des ONO-
Feldeffekttransistors in dem Zustand erfasst, in dem die elektrischen Ladungsträger 103 in dem ONO- Feldeffekttransistor der Ermittlungs-Anordnung 100 aus Fig.lA eingebracht sind. Aus der Differenz der Einsatzspannung in beiden Zuständen wird mittels der Funktionalität der
Ermittlungs-Einheit 105 die Menge und der Ladungsträgertyp der in der ONO-Schichtenfolge 102 eingebrachten elektrischen Ladungsträger 103 ermittelt. Diese Funktionalität kann beispielsweise darin bestehen, dass die Ermittlungs-Einheit aus einer darin enthaltenen Wertetabelle einer erfassten
Einsatzspannungs-Verschiebung eine Ladungsmenge zuordnet. Eine solche Wertetabelle kann beispielsweise aus einer vorangehenden Eichung erhalten werden.
Im Weiteren wird beschrieben, wie mittels Einbringens von elektrischen Ladungsträgern in die Siliziumnitrid-Schicht 102b der ONO-Schichtenfolge 102 die Einsatzspannung des ONO- Feldeffekttransistors verändert wird. Bezugnehmend auf Fig.lA werden positiv geladene elektrische Ladungsträger aus einem Plasma-Prozess auf die Ladungs-Sammel-Elektrode 109 gerichtet, wobei diese elektrischen Ladungsträger 109 von der Ladungs-Sammel-Elektrode 109 dem Gate-Bereich 108 bereitgestellt werden. Dadurch werden elektrisch positive Ladungsträger 103 in der Siliziumnitrid-Schicht 102b eingebaut, wie in Fig.lA, Fig.lB gezeigt. Die positiv geladenen Ladungsträger 103 in der Siliziumnitrid-Schicht 102b haben die gleiche Wirkung wie eine positive Gate- Spannung an der Gate-Elektrode 109. Das bedeutet, dass die positiv geladenen elektrischen Ladungsträger 103 wie eine positive Gate-Vorspannung ein elektrisches Feld erzeugen, durch welches die Leitfähigkeit des Kanal-Bereichs 111 charakteristisch verändert wird. Die Einsatzspannung des
Transistors wird um einen von den elektrischen Ladungsträgern 103 generierten Beitrag, abhängig von der Menge und dem Vorzeichen der Ladungsträger, verändert. Dann muss von der zweiten Erfassungs-Teileinheit 104b eine um diesen Beitrag veränderte elektrische Spannung an den Gate-Bereich 106 angelegt werden, um den n-MOS-Transistor leitfähig zu machen. Die elektrischen Ladungsträger 103 bewirken (je nach Vorzeichen der elektrischen Ladung des Ladungstragertyps) einen positiven bzw. negativen Abschirmeffekt, d.h. eine Verstärkung oder Abschwachung des von einer extern an dem Gate-Bereich angelegten Spannung generierten elektrischen Feldes. Anschaulich ist der ONO-Feldeffekttransistor infolge der Ladungsträger 103 vorgespannt.
In einem komplementären Szenario, bei dem elektrisch negativ geladene Ladungsträger (z.B. Elektronen) in der Siliziumnitrid-Schicht 102b eingebracht sind, erzeugen die Elektronen in der Siliziumnitrid-Schicht 102b der ONO- Schichtenfolge 102 ein elektrisches Feld mit im Vergleich zu dem oben beschriebenen Szenario (Löcher in der ONO- Schichtenfolge) entgegengesetzten Vorzeichen. Bei Anlegen einer positiven Spannung an den Gate-Bereich wird diese von dem elektrischen Feld der Elektronen geschwächt. Mit anderen Worten kompensiert die negative Vorspannung, die von den Elektronen erzeugt ist, die externe positive Gate-Spannung in ihrer Wirkung auf die Leitfähigkeit des Kanal-Bereichs teilweise, so dass eine Verarmung von Ladungsträgern im
Kanal-Bereich die Folge ist. Das von der externen Spannung generierte elektrische Feld erfährt durch diesen Abschirmeffekt eine Abschwachung. Daraus resultiert eine charakteristische Veränderung der Schwellenspannung. Von der zweiten Erfassungs-Teileinheit 104b ist an den Gate-Bereich 108 eine um einen entsprechenden Beitrag erhöhte zweite elektrische Spannung anzulegen, um den Kanal-Bereich 111 zwischen den beiden Source-/Drain-Bereichen 106, 107 in einen leitfähigen Zustand zu bringen. In diesen Fall ist die Einsatzspannung infolge des Einbringens negativ geladener
Ladungsträger in die ONO-Schichtenfolge 102 erhöht. Auf diese Weise kann ein Erhöhen bzw. ein Verringern der Einsatzspannung eindeutig mit dem Vorzeichen der elektrischen Ladung der elektrischen Ladungsträger 103 in Zusammenhang gebracht werden.
Im Weiteren wird bezugnehmend auf Fig.2 der physikalische Zusammenhang zwischen dem Einbringen elektrischer Ladungsträger in die ONO-Schichtenfolge des ONO- Feldeffekttransistors und der Veränderung der Einsatzspannung des ONO-Feldeffekttransistors ΔVth beschrieben.
In dem in Fig.2 gezeigten Diagramm 200 ist die Veränderung der Einsatzspannung eines ONO-Feldeffekttransistors ΔVth (in Volt) in Abhängigkeit von einer "Stress-Spannung" Vs (in Volt) gezeigt, wie sie für einen ONO-Feldeffekttransistor erhalten wurde. Die Stress-Spannung Vs ist die elektrische Spannung infolge des Einbringens elektrischer Ladungsträger in die ONO-Schichtenfolge. Solche Ladungsträger haben physikalisch die gleiche Wirkung wie eine zusätzliche Spannung, die an den Gate-Bereich des ONO- Feldeffekttransistors angelegt wird. In Fig.2 ist eine erste Kurve 201 gezeigt, die aus einer Verbindung von Datenpunkten 202 erhalten wurde. Ferner ist in Fig.2 eine zweite Kurve 203 gezeigt, die aus einer Verbindung von Datenpunkten 204 erhalten wurde. Kurve 201 entspricht dem Szenario, dass Ladungsträger (Stress-Spannung) in die ONO- Schicht eingebracht werden, so dass bei ausreichend hoher Stress-Spannung die Einsatzspannung zunimmt. Die erhaltenen Werte entsprechen einem Stresspuls für eine Zeit von fünf Sekunden. Wie aus den Kurven 201, 203 ersichtlich ist, verändert sich ab einer Mindest-Stressbelastung (ungefähr 15V) des ONO-Feldef ekttransistors die Einsatzspannung ΔVth stark. Kurve 203 entspricht dem Szenario, dass (bei Vs=0V) bereits Ladungsträger in der Siliziumnitrid-Schicht enthalten sind, welche mittels Anlegens einer entsprechenden
StressSpannung aus der Siliziumnitrid-Schicht entfernt (anschaulich "gelöscht") werden. Wie in Fig.2 gezeigt, ist zum Entfernen der Ladungsträger betragsmäßig ungefähr dieselbe Spannung erforderlich wie zum Einbringen.
In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] Lukaszek, W, Reno, S, Bammi, R (1996) "Influence of
Photoresist on Wafer Charging During High Current Arsenic Implant" XI International Conference on Ion
Implantation Technology, 16. -21. Juni 1996, Austin, TX
[2] Eitan, B, Pavan, P, Bloom, I, Aloni, E, Frommer, A,
Finzi, D (2000) „NROM: A Novel Localized Trapping, 2- Bit Nonvolatile Memory Cell" IEEE Electron Device
Letters 21 (11) : 543-545
[4] US 5,457,336
[5] US 5,768,192
[6] US 5,594,328
[7] EP 1,061,580 A2
Bezugszeichenliste
100 Ermittlungs-Anordnung
101 Silizium-Substrat
102 ONO-Schichtenfolge
102a erste Siliziumdioxid-Schicht
102b Siliziumnitrid-Schicht
102c zweite Siliziumdioxid-Schicht
103 elektrische Ladungsträger
104 Erfassungs-Einheit
104a erste Erfassungs-Teileinheit 104b zweite Erfassungs-Teileinheit
105 Ermittlungs-Einheit
106 erster Source- /Drain-Bereich
107 zweiter Source- /Drain-Bereich
108 Gate-Bereich
109 Ladungs-Sammel-Elektrode
110 Pfeile
111 Kanal-Bereich 150 Teilbereich
200 Diagramm 201 erste Kurve 202 Datenpunkte 203 zweite Kurve 204 Datenpunkte

Claims

Patentansprüche:
1. Ermittlungs-Anordnung zum Ermitteln elektrischer
Ladungsträger • mit einem in und/oder auf einem Substrat ausgebildeten ONO-Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge die zu ermittelnden elektrischen Ladungsträger einbringbar sind;
• mit einer mit dem ONO-Feldeffekttransistor gekoppelten Erfassungs-Einheit, die derart eingerichtet ist, dass sie ein für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristisches elektrisches Signal erfasst; • mit einer Ermittlungs-Einheit zum Ermitteln der Menge und/oder des Ladungstragertyps der in der ONO- Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal.
2. Ermittlungs-Anordnung nach Anspruch 1, bei der die Erfassungs-Einheit eine mit den beiden Source-/ Drain-Bereichen des ONO-Feldeffekttransistors gekoppelte erste Erfassungs-Teileinheit aufweist, die derart eingerichtet ist, dass • mit ihr eine erste vorgebbare Spannung zwischen die beiden Source-/Drain-Bereiche des ONO- Feldeffekttransistors anlegbar ist;
• sie die Stärke eines elektrischen Stromflusses zwischen den beiden Source-/Drain-Bereichen erfasst.
3. Ermittlungs-Anordnung nach Anspruch 1 oder 2, bei der die Erfassungs-Einheit eine mit dem Gate-Bereich des ONO-Feldeffekttransistors gekoppelte zweite Erfassungs- Teileinheit aufweist, die derart eingerichtet ist, dass mit ihr an den Gate-Bereich des ONO-Feldeffekttransistors eine zweite vorgebbare elektrische Spannung anlegbar ist.
4. Ermittlungs-Anordnung nach einem der Ansprüche 1 bis 3, bei der das von dem Erfassungs-Einheit erfasste, für die Menge und/oder den Ladungsträgertyp der in der ONO- Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristische elektrische Signal eine Veränderung der Einsatzspannung des ONO-Feldeffekttransistors infolge des Einbringens von elektrischen Ladungsträgern in die ONO- Schichtenfolge ist.
5. Ermittlungs-Anordnung nach einem der Ansprüche 1 bis 4, bei der bei dem ONO-Feldeffekttransistor
• die beiden Source-/Drain-Bereiche als zwei in einem Abstand voneinander angeordnete dotierte Oberflächen- Bereiche des Substrats ausgebildet sind; • die ONO-Schichtenfolge aus einer ersten Siliziumdioxid- Schicht auf dem Substrat zwischen den beiden Source-/ Drain-Bereichen, einer Siliziumnitrid-Schicht auf der ersten Siliziumdioxid-Schicht und einer zweiten Siliziumdioxid-Schicht auf der Siliziumnitrid-Schicht ausgebildet ist;
• der Gate-Bereich als eine elektrisch leitfähige Schicht auf der zweiten Siliziumdioxid-Schicht ausgebildet ist.
6. Ermittlungs-Anordnung nach einem der Ansprüche 1 bis 5 mit einer über den Gate-Bereich mit der ONO-Schichtenfolge gekoppelten Ladungs-Sammel-Elektrode zum Akkumulieren von zu ermittelnden elektrischen Ladungsträgern und zum Bereitstellen der zu ermittelnden Ladungsträger an die ONO- Schichtenfolge .
7. Ermittlungs-Anordnung nach einem der Ansprüche 1 bis 6 mit mindestens einer Reaktionskammer, die derart eingerichtet ist, dass in ihr ein Prozessschritt zum Bearbeiten des Substrats nach Herstellen des ONO-Feldeffekttransistors durchführbar ist.
8. Ermittlungs-Anordnung nach Anspruch 7, bei der die Reaktionskammer als Plasma-Reaktionskammer zum Durchführen eines Plasma-Prozesses eingerichtet ist.
9. Ermittlungs-Anordnung nach Anspruch 8, bei der die Plasma-Reaktionskammer als Plasma-Ätzkammer zum Durchführen eines Plasma-Ätzprozesses eingerichtet ist.
10. Ermittlungs-Anordnung nach Anspruch 8, bei der die Plasma-Reaktionskammer als Plasma-Abscheidekammer zum Durchführen eines Plasma-Abscheideprozesses eingerichtet ist .
11. Verfahren zum Ermitteln elektrischer Ladungsträger
• mit einer Ermittlungs-Anordnung o mit einem in und/oder auf einem Substrat ausgebildeten ONO-Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge die zu ermittelnden elektrischen Ladungsträger einbringbar sind; o mit einer mit dem ONO-Feldeffekttransistor gekoppelten Erfassungs-Einheit, die derart eingerichtet ist, dass sie ein für die Menge und/oder den Ladungsträgertyp der in der ONO- Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristisches elektrisches
Signal erfasst; o mit einer Ermittlungs-Einheit zum Ermitteln der Menge und/oder des Ladungstragertyps der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal;
• wobei gemäß dem Verfahren o das Substrat einem Prozessschritt unterzogen wird, bei dem elektrische Ladungsträger in die ONO- Schichtenfolge des ONO-Feldeffekttransistors eingebracht werden; o mittels der Erfassungs-Einheit das für die Menge und/oder den Ladungsträgertyp der in der ONO- Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristische elektrische Signal erfasst wird; mittels der Ermittlungs-Einheit die Menge und/oder der Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal ermittelt wird.
12. Verfahren nach Anspruch 11, bei dem
• als charakteristisches elektrisches Signal die Einsatzspannung des ONO-Feldeffekttransistors erfasst wird;
• eine Veränderung der Einsatzspannung des ONO- Feldeffekttransistors ermittelt wird bezogen auf einen elektrisch ungeladen Referenz-Feldeffekttransistor.
13. Verwenden eines ONO-Feldeffekttransistors zum Ermitteln der elektrischen Aufladung einer elektrisch aufladbaren Struktur auf und/oder in einem Substrat .
PCT/DE2003/000788 2002-03-14 2003-03-12 Ermittlungs-anordnung, verfahren zum ermitteln elektrischer ladungsträger und verwenden eines ono-feldeffekttransistors zum ermitteln einer elektrischen aufladung WO2003079454A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003577348A JP4443230B2 (ja) 2002-03-14 2003-03-12 検出構造、電荷担体の検出方法および充電を検出するためのｏｎｏ電界効果トランジスタの利用
US10/507,787 US7709836B2 (en) 2002-03-14 2003-03-12 Detector arrangement, method for the detection of electrical charge carriers and use of an ONO field effect transistor for detection of an electrical charge
EP03714697A EP1483792A1 (de) 2002-03-14 2003-03-12 Ermittlungs-anordnung, verfahren zum ermitteln elektrischer ladungstr ger und verwenden eines ono-feldeffekttransistors zum e rmitteln einer elektrischen aufladung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10211359.9 2002-03-14
DE10211359A DE10211359A1 (de) 2002-03-14 2002-03-14 Ermittlungs-Anordnung, Verfahren zum Ermitteln elektrischer Ladungsträger und Verwendung eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung

Publications (1)

Publication Number Publication Date
WO2003079454A1 true WO2003079454A1 (de) 2003-09-25

Family

ID=27797779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/000788 WO2003079454A1 (de) 2002-03-14 2003-03-12 Ermittlungs-anordnung, verfahren zum ermitteln elektrischer ladungsträger und verwenden eines ono-feldeffekttransistors zum ermitteln einer elektrischen aufladung

Country Status (6)

Country Link
US (1) US7709836B2 (de)
EP (1) EP1483792A1 (de)
JP (1) JP4443230B2 (de)
CN (1) CN100416861C (de)
DE (1) DE10211359A1 (de)
WO (1) WO2003079454A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
DE102016222213A1 (de) * 2016-11-11 2018-05-17 Robert Bosch Gmbh MOS-Bauelement, elektrische Schaltung sowie Batterieeinheit für ein Kraftfahrzeug

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594328A (en) * 1995-02-14 1997-01-14 Lukaszek; Wieslaw A. Passive probe employing cluster of charge monitors for determining simultaneous charging characteristics of wafer environment inside IC process equipment
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6469025A (en) 1987-09-10 1989-03-15 Toshiba Corp Measuring method for quantity of charge-up in manufacturing process of semiconductor device
JPH06275591A (ja) 1993-03-19 1994-09-30 Matsushita Electron Corp 半導体ウェハの洗浄方法
US5457336A (en) * 1994-10-13 1995-10-10 Advanced Micro Devices, Inc. Non-volatile memory structure including protection and structure for maintaining threshold stability
US5760644A (en) * 1995-10-25 1998-06-02 Nvx Corporation Integrated circuit timer function using natural decay of charge stored in a dielectric
JPH10284627A (ja) 1997-02-07 1998-10-23 Citizen Watch Co Ltd 半導体不揮発性記憶装置の製造方法
JPH10284726A (ja) 1997-04-03 1998-10-23 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びプラズマ損傷評価方法
US5949075A (en) * 1997-08-26 1999-09-07 Citizen Watch Co., Ltd. Radiation dosimeter
US6337502B1 (en) * 1999-06-18 2002-01-08 Saifun Semicinductors Ltd. Method and circuit for minimizing the charging effect during manufacture of semiconductor devices
JP2001291753A (ja) 2000-04-05 2001-10-19 Matsushita Electric Ind Co Ltd チャージアップ・ダメージ半導体評価方法と半導体装置
JP4792620B2 (ja) 2000-06-21 2011-10-12 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
JP2003257192A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp 半導体記憶装置および不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594328A (en) * 1995-02-14 1997-01-14 Lukaszek; Wieslaw A. Passive probe employing cluster of charge monitors for determining simultaneous charging characteristics of wafer environment inside IC process equipment
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EITAN B ET AL: "NROM: A NOVEL LOCALIZED TRAPPING, 2-BIT NONVOLATILE MEMORY CELL", IEEE ELECTRON DEVICE LETTERS, IEEE INC. NEW YORK, US, vol. 21, no. 11, November 2000 (2000-11-01), pages 543 - 545, XP000980847, ISSN: 0741-3106 *

Also Published As

Publication number Publication date
CN100416861C (zh) 2008-09-03
CN1643700A (zh) 2005-07-20
JP4443230B2 (ja) 2010-03-31
EP1483792A1 (de) 2004-12-08
DE10211359A1 (de) 2003-10-02
JP2005524221A (ja) 2005-08-11
US20060267122A1 (en) 2006-11-30
US7709836B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
DE69333359T2 (de) Herstellungsverfahren einer EEPROM-Zellen-Matrix
DE3832298A1 (de) Verfahren zur halbleiteroberflaechenmessung
Freitag et al. Experimental evidence of two species of radiation induced trapped positive charge
EP3066459B1 (de) Vorrichtung und verfahren zur messung kleiner spannungen und potentiale an einer biologischen, chemischen oder anderen probe
DE10154392A1 (de) Ladungsdetektor-Halbleiterbauelement, System aus einem Ladungsdetektor-Halbleiterbauelement und einem Referenz-Halbleiterbauelement, Wafer, Verwendung eines Wafers und Verfahren zur qualitativen und quantitativen Messung einer Aufladung eines Wafers
DE2429836A1 (de) Verfahren zur bestimmung des stabilitaetsverhaltens von halbleiterschaltungen
Djezzar et al. Channel-length impact on radiation-induced threshold-voltage shift in N-MOSFET devices at low gamma ray radiation doses
DE102012200168A1 (de) Ladungsmesseinrichtung
WO2003079454A1 (de) Ermittlungs-anordnung, verfahren zum ermitteln elektrischer ladungsträger und verwenden eines ono-feldeffekttransistors zum ermitteln einer elektrischen aufladung
DE112013001289T5 (de) Verfahren zum Testen einer Halbleiter-auf-lsolator-Struktur und Anwenden des Tests auf das Herstellungsverfahren einer solchen Struktur
DE10108913A1 (de) Zeiterfassungsvorrichtung und Zeiterfassungsverfahren unter Verwendung eines Halbleiterelements
DE102009010890A1 (de) Verfahren und Vorrichtung zum Bestimmen einer Kontaktfläche einer auf einem Leiter oder Halbleitermaterial aufgesetzten Sonde
DE19941684B4 (de) Halbleiterbauelement als Verzögerungselement
Djezzar On the correlation between radiation-induced oxide-and border-trap effects in the gate-oxide nMOSFET’s
DE102006062036B4 (de) Bewertung von mechanischen Spannungen in Mikrostrukturbauelementen in der Prozesslinie
Nandakumar et al. Study of scanning electron microscope irradiated damage to gate oxides of metal oxide semiconductor field effect transistors
DE112017000726B4 (de) Verfahren zur Herstellung eines magnetischen Tunnelübergangselements und induktiv gekoppelte Plasmabearbeitungsvorrichtung
DE3805800C2 (de) Verfahren zur Bestimmung der elektrischen Belastung von MIS-Strukturen bei der Herstellung von MIS-Strukturen enthaltenden Bauelementen auf einem Substrat
DE19653177C2 (de) Bestimmungsverfahren für Fehler in einem Gateisolierfilm in Halbleitereinrichtungen
DE19701999C1 (de) Verfahren zur Bestimmung der Generationslebensdauer und des Dotierungsprofils mittels simultaner Hochfrequenz/Niederfrequenz-Kapazitäts-Spannungs- messungen an Metall-Isolator-Halbleiter-Strukturen
Dunn et al. The degradation of MOS transistors resulting from junction avalanche breakdown
DE1589901A1 (de) Verfahren zur Verbesserung der elektrischen Eigenschaften von Halbleiteranordnungen mit Isolierschicht
DE4328083A1 (de) Verfahren zur mikroskopischen Messung von Topographie und lateralen Potentialverteilungen an einer Oberfläche mit einer Feldeffektanordnung
Goetzberger et al. Dynamic Properties of Interface States in MOS-Structures.
Chung et al. The dominant mechanisms of hot-hole injection induced SILC and their correlation with disturbs in N-flash memory cells

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003714697

Country of ref document: EP

Ref document number: 2003577348

Country of ref document: JP

Ref document number: 20038060205

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003714697

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006267122

Country of ref document: US

Ref document number: 10507787

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10507787

Country of ref document: US