DE10211359A1 - Ermittlungs-Anordnung, Verfahren zum Ermitteln elektrischer Ladungsträger und Verwendung eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung - Google Patents

Ermittlungs-Anordnung, Verfahren zum Ermitteln elektrischer Ladungsträger und Verwendung eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung

Info

Publication number
DE10211359A1
DE10211359A1 DE10211359A DE10211359A DE10211359A1 DE 10211359 A1 DE10211359 A1 DE 10211359A1 DE 10211359 A DE10211359 A DE 10211359A DE 10211359 A DE10211359 A DE 10211359A DE 10211359 A1 DE10211359 A1 DE 10211359A1
Authority
DE
Germany
Prior art keywords
ono
effect transistor
charge carriers
electrical
electrical charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10211359A
Other languages
English (en)
Inventor
Bernhard Knott
Georg Tempel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10211359A priority Critical patent/DE10211359A1/de
Priority to CNB038060205A priority patent/CN100416861C/zh
Priority to JP2003577348A priority patent/JP4443230B2/ja
Priority to US10/507,787 priority patent/US7709836B2/en
Priority to EP03714697A priority patent/EP1483792A1/de
Priority to PCT/DE2003/000788 priority patent/WO2003079454A1/de
Publication of DE10211359A1 publication Critical patent/DE10211359A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation

Abstract

Die Erfindung betrifft eine Ermittlungs-Anordnung, ein Verfahren zum Ermitteln elektrischer Ladungsträger und das Verwenden eines ONO-Feldeffekttranistors zum Ermitteln einer elektrischen Aufladung. Die Ermittlungs-Anordnung zum Ermitteln elektrischer Ladungsträger hat einen in und/oder auf einem Substrat ausgebildeten ONO-Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge die zu ermittelnden elektrischen Ladungsträger einbringbar sind, hat eine mit dem ONO-Feldeffekttransistor gekoppelte Erfassungs-Einheit, die derart eingerichtet ist, dass sie ein für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristisches elektrisches Signal erfasst und hat eine Ermittlungs-Einheit zum Ermitteln der Menge und/oder des Ladungsträgertyps der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal.

Description

  • Die Erfindung betrifft eine Ermittlungs-Anordnung, ein Verfahren zum Ermitteln elektrischer Ladungsträger und das Verwenden eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung.
  • Ein wichtiges halbleitertechnologisches Standardverfahren zum Abscheiden von Schichten ist das CVD-Verfahren ("chemical vapour deposition"). Das CVD-Verfahren ist eine Beschichtungstechnologie zum Ausbilden einer dünnen Schicht aus der Gasphase auf einem festen Substrat. Das Prinzip des CVD-Verfahrens besteht darin, dass gasförmige Ausgangsmaterialien über ein Substrat geleitet und chemisch in deren Bestandteile zerlegt werden, wodurch auf der Substratoberfläche eine neue Schicht aufwächst. Das Zerlegen der Ausgangsmaterialien, der sogenannten Precursoren, erfolgt zumeist thermisch, das heißt mittels Heizens des Substrats, und das Abscheiden erfolgt unter Beteiligung einer chemischen Reaktion. Beispielsweise reagiert eine flüchtige gasförmige Komponente mit einem anderen Gas zu einem festen Material, das auf dem Substrat abgeschieden wird.
  • Um geringere Prozesstemperaturen als bei dem oben beschriebenen CVD-Verfahren zu erreichen, wird häufig das plasmaangeregte chemische Gasphasen-Abscheideverfahren (PECVD, "plasma enhanced chemical vapour deposition"), verwendet. Während bei dem herkömmlichen CVD-Verfahren die Gasphasenreaktion durch thermische Energie infolge Heizens des Substrats ausgelöst wird, beruht das PECVD-Verfahren auf der Überführung eines Gases in den Plasmazustand in der Nähe der Substratoberfläche. Einer der Reaktionsprodukte ist ein fester Stoff, der sich auf der Oberfläche niederschlägt und dadurch eine neue Schicht ausbildet.
  • Allerdings weisen das PECVD-Verfahren und andere plasmabasierte Verfahren (beispielsweise das Plasma- Ätzverfahren) sowie andere Verfahren, bei denen elektrisch geladene Partikel auftreten (beispielsweise Ionenstrahl- Ätzen), den Nachteil auf, dass die elektrisch geladenen Partikel, die bei diesem Verfahren generiert werden, zu einer elektrischen Aufladung von Strukturelementen an bzw. nahe der Oberfläche eines mit dem jeweiligen Verfahren zu bearbeitenden Substrats auftreten kann. Dies führt zu einer Schädigung der auf oder in dem Substrat ausgebildeten Bauelemente.
  • Ein wichtiges Standardbauelement in integrierten Schaltkreisen ist der Feldeffekttransistor. Für die Funktionalität eines Feldeffekttransistors wesentliche Parameter sind die Länge und das Material der Gateisolierenden Schicht, die häufig als Siliziumdioxid-Schicht auf einem Substrat ausgebildet wird. Die Gate-isolierende Schicht weist die Funktionalität auf, die Gate-Elektrode von dem leitenden Kanal zwischen den beiden Source-/Drain- Bereichen des Feldeffekttransistors elektrisch zu entkoppeln. Unterzieht man die Gate-isolierende Schicht einem Verfahrensschritt, bei dem freie elektrisch Ladungsträger generiert werden, so können sich diese Ladungsträger in der Gate-isolierenden Schicht ablagern und die Isolationswirkung der Gate-isolierenden Schicht unerwünscht beeinflussen. Eine Beeinträchtigung der elektrischen Isolationswirkung der Gateisolierenden Schicht infolge des Einwirkens elektrisch geladener Partikel kann zu einer Beeinträchtigung der Charakteristik und der Zuverlässigkeit des Feldeffekttransistors und daher des gesamten integrierten Schaltkreises führen.
  • Bei einer Floating-Gate-Speicherzelle auf Basis eines Feldeffekttransistors ist eine nachteilhafte Folge einer Schädigung der Gate-isolierenden Schicht infolge unerwünschten Einbringens von elektrischen Ladungsträgern in die Gate-isolierende Schicht der Verlust der zuvor in ein Floating-Gate eingebrachten Ladung bzw. eine Verringerung der Haltezeit der in ein Floating-Gate eingebrachten Ladung. Bei einer Floating-Gate-Speicherzelle ist die zu speichernde Information in Form einer in der Floating-Gate-Schicht eingebrachten Ladungsmenge kodiert. Ein Abfließen dieser Ladungsmenge infolge eines elektrischen Leckstroms aufgrund einer geschädigten Gate-isolierenden Schicht führt zu einem Verlorengehen der gespeicherten Information. Ein solcher elektrischer Leckstrom ("stress-induced leakage current", SILC) ist ein Beispiel für einen auf einer Schädigung einer Gate-isolierenden Schicht beruhenden nachteiligen Effekt.
  • Die beschriebene Schädigung einer Gate-isolierenden Schicht oder einer anderen funktionellen Schicht eines integrierten Bauelements kann beispielsweise entstehen, wenn während eines Plasma-Prozesses elektrische Ladungsträger auf einer unbedeckten Fläche einer Schichtenfolge akkumuliert werden und aufgrund einer Potentialdifferenz zu dem Substrat einen elektrischen Stromfluss durch die Schicht bewirken. Dadurch kann es zu einer Schädigung der Gate-isolierenden Schicht oder zu einem elektrischen Durchbruch der Gate-isolierenden Schicht kommen.
  • Um der beschriebenen Problematik entgegenwirken zu können, ist es wichtig, die Prozesse beim Ausbilden derartiger Schädigungen zu verstehen und die mit einem bestimmten Erfahren verbundene Schädigung zu quantifizieren.
  • Aus dem Stand der Technik sind Verfahren bekannt, mit denen die Schädigung einer integrierten Bauelement-Komponente infolge unerwünschten elektrischen Aufladens ermittelbar ist.
  • Es ist bekannt, zum Ermitteln der elektrischen Aufladung einer elektrisch aufladbaren Struktur infolge eines zuvor durchgeführten Plasma-Prozesses Kondensatoren mit ausreichend großen Kondensatorflächen bereitzustellen und den sogenannten Qbd-Wert zu erfassen. Der Qbd-Wert bezeichnet die Gesamtmenge von elektrischer Ladung, bei der die Funktionsfähigkeit eines Kondensators mit einer dazwischen angebrachten Siliziumdioxid-Schicht als Dielektrikum zusammenbricht. Mit anderen Worten kann bei Zusammenbrechen der Funktionalität eines Stapel-Kondensators ("stacked capacitor") darauf geschlossen werden, dass bei dem für das Aufbringen der Ladung ursächlichen Plasma-Prozess eine bestimmte Ladungsmenge auf den Kondensatorflächen überschritten wurde.
  • Ein anderes bekanntes Verfahren zum Ermitteln einer elektrischen Aufladung einer elektrisch aufladbaren Struktur auf einem Substrat beruht auf der Analyse von Oberflächenladungen an einer dicken Siliziumdioxid-Schicht (sogenannte "surface charge analysis").
  • Aus [1] ist die Verwendung einer Anordnung von EEPROMs ("electrically erasable and programmable read only memory") als Bauelemente zum Speichern zu erfassender elektrischer Ladungsträger und zum Erfassen einer Verschiebung der Einsatzspannung des Transistors der EEPROM-Speicherzelle aufgrund der in der EEPROM-Speicherzelle gespeicherten elektrischen Ladungsträger bekannt.
  • Unter einer Einsatzspannung eines Transistors ist die zwischen Gate-Bereich und einem der Source-/Drain-Bereiche mindestens anzulegende Spannung zu verstehen, die notwendig ist, dass ein nicht zu vernachlässigender elektrischer Strom zwischen den beiden Source-/Drain-Bereichen des Transistors fließt.
  • Gemäß [1] ist eine Vielzahl von EEPROM-Speicherzellen matrixförmig in einen Wafer integriert, wodurch ein sogenannter "CHARME"-Wafer gebildet wird. Jede der EEPROM- Speicherzellen ist mit einer sogenannten "charge collection electrode" (CCE), das heißt einer Ladungs-Sammel-Elektrode zum Akkumulieren von zu ermittelnden elektrischen Ladungsträgern an der Wafer-Oberfläche, gekoppelt. Beim Generieren elektrischer Ladungsträger (beispielsweise infolge eines PECVD-Verfahrens, welchem der Wafer unterzogen wird) werden auf der Ladungs-Sammel-Elektrode Ladungsträger akkumuliert, die in die Ladungsspeicher-Schicht der mit der jeweiligen Sammel-Elektrode gekoppelten EEPROM-Speicherzelle fließen. Die Einsatzspannung des Transistors der EEPROM- Speicherzelle wird infolge der Anwesenheit von elektrischen Ladungsträgern in der Ladungsspeicher-Schicht der EEPROM- Speicherzelle charakteristisch verändert, wobei diese Veränderung als Maß für die Menge der bei dem Plasma- Verfahren anfallenden elektrischen Ladungsträger angesehen wird. Dies liefert eine Information bezüglich der Menge elektrischer Ladungsträger bei dem Plasma-Ätzprozess.
  • Es ist anzumerken, dass das Konzept der Ladungs-Sammel- Elektrode (anschaulich einer Antennen-Struktur) auch auf andere standardmäßig integrierte Halbleiter-Bauelemente angewendet wird.
  • Zum Ermitteln der elektrischen Aufladung einer elektrisch aufladbaren Struktur auf oder in einem Substrat wird gemäß dem Stand der Technik ferner die Stärke des Gate-Leckstroms ("stress induced leakage current") erfasst, wobei dieser Leckstrom umso größer ist, je mehr elektrische Ladungsträger in einer zugehörigen Gate-isolierenden Schicht unerwünschterweise eingebracht sind.
  • Die bekannten Verfahren zum Ermitteln einer elektrischen Aufladung einer elektrisch aufladbaren Struktur weisen eine Reihe von Nachteilen auf. Beispielsweise sind die mittels Teststrukturen erhaltenen Ergebnisse auf reale Wafer nicht ohne weiteres übertragbar, da die oftmals spezielle Anordnung und Dimension der Bauelemente einen Einfluss auf lokale Unterschiede bei Plasma-Prozessen haben kann. Das Ausbilden von Antennen-Strukturen auf Teststrukturen stellt einen Eingriff in den Aufladevorgang dar und kann daher zu Artefakten führen. Ferner wird bei der Verwendung großflächiger Antennen-Strukturen die räumliche Auflösung der Aufladung eines Substrats verschlechtert. Ähnliches gilt für die oben beschriebenen Qbd-Messungen an großflächigen Kapazitäten. Ferner sind die aus dem Stand der Technik bekannten Verfahren, insbesondere der "CHARME"-Wafer, in ihrer Herstellung aufwändig und teuer.
  • Weiterhin ist bekannt, einen Feldeffekttransistor mit einer ONO-Schichtenfolge als Gate-isolierender Schicht als Speicherzelle zu verwenden. Ein Verfahren zum Speichern von zwei Bits in einem ONO-Feldeffekttransistor ist beispielsweise in [2] beschrieben.
  • Der Erfindung liegt das Problem zugrunde, eine Ermittlungs- Anordnung zum Ermitteln elektrischer Ladungsträger bereitzustellen, mit der eine Aufladungserscheinung in einem Substrat mit vertretbarem Aufwand und guter räumlicher Auflösung erfasst werden kann.
  • Das Problem wird durch eine Ermittlungs-Anordnung, durch ein Verfahren zum Ermitteln elektrischer Ladungsträger und durch das Verwenden eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
  • Die Ermittlungs-Anordnung zum Ermitteln elektrischer Ladungsträger hat einen in oder auf einem Substrat ausgebildeten ONO-Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge die zu ermittelnden Ladungsträger einbringbar sind, und hat eine mit dem ONO-Feldeffekttransistor gekoppelte Erfassungs-Einheit, die derart eingerichtet ist, dass sie ein für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristisches elektrisches Signal erfasst, und hat eine Ermittlungs-Einheit zum Ermitteln der Menge und/oder des Ladungsträgertyps, der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal.
  • Bei einem Verfahren zum Ermitteln von elektrischen Ladungsträgern mit einer Ermittlungs-Anordnung mit den oben beschriebenen Merkmalen wird das Substrat einem Prozessschritt unterzogen, bei dem elektrische Ladungsträger in die ONO-Schichtenfolge des ONO-Feldeffekttransistors eingebracht werden, bei dem mittels der Erfassungs-Einheit das für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristische elektrische Signal erfasst wird und bei dem mittels der Ermittlungs-Einheit die Menge und/oder der Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal ermittelt wird.
  • Ferner wird erfindungsgemäß ein ONO-Feldeffekttransistors zum Ermitteln der elektrischen Aufladung einer elektrisch aufladbaren Struktur auf und/oder in einem Substrat verwendet.
  • Ein ONO-Transistor ist ein Feldeffekttransistor, bei dem die Gate-isolierende Schicht als eine Schichtenfolge ausgebildet ist, die als ONO-Schichtenfolge bezeichnet wird. Eine ONO- Schichtenfolge besteht aus einer ersten Siliziumdioxid- Schicht, einer Siliziumnitrid-Schicht auf der ersten Siliziumdioxid-Schicht und einer zweiten Siliziumdioxid- Schicht auf der Siliziumnitrid-Schicht. Eine ONO- Schichtenfolge weist insbesondere die Eigenschaft auf, dass in der Siliziumnitrid-Schicht injizierte elektrische Ladungsträger dauerhaft in der Siliziumnitrid-Schicht verbleiben, wobei ein Abfließen dieser elektrischen Ladungsträger durch eine der beiden Siliziumdioxid-Schichten (jedenfalls in Abwesenheit einer starken elektrischen Spannung) aufgrund der elektrisch isolierenden Eigenschaft der ONO-Schichtenfolge vermieden ist.
  • Im Gegensatz zu dem Feldeffekttransistor gemäß [2] wird erfindungsgemäß ein Feldeffekttransistor mit einer ONO- Schichtenfolge dazu verwendet, elektrische Ladungsträger zu ermitteln, welche beispielsweise bei einem halbleitertechnologischen Verfahrensschritt generiert werden. Werden beispielsweise während eines halbleitertechnologischen Verfahrensschrittes (z. B. während eines PECVD-Verfahrens) elektrische Ladungsträger erzeugt, so sind diese Ladungsträger bei der erfindungsgemäßen Ermittlungs-Anordnung in die ONO-Schichtenfolge einbringbar, genauer gesagt in die Siliziumnitrid-Schicht der ONO-Schichtenfolge einbringbar. Dadurch wird der "Stress" simuliert, dem beispielsweise eine Gate-isolierende Schicht eines Transistors eines integrierten Schaltkreises während des halbleitertechnologischen Verfahrens aufgrund der Anwesenheit elektrischer Ladungsträger ausgesetzt ist. Die dem Einbringen solcher Ladungsträger in eine Gate-isolierende Schicht zugrundeliegenden physikalischen Vorgänge können anhand der erfindungsgemäßen Teststruktur untersucht und quantifiziert werden. Anschaulich verändern sich infolge des Einbringens der elektrischen Ladungsträger in die ONO-Schicht die elektrischen Eigenschaften des ONO-Feldeffekttransistors, insbesondere dessen Einsatzspannung, wobei Vorzeichen und Wert der Verschiebung ein Maß für den Ladungsträgertyp der elektrischen Ladungsträger der in die ONO-Schichtenfolge eingebrachten Ladungsträger bzw. ein Maß für die Menge der darin eingebrachten Ladungsträger ist. Es ist zu betonen, dass die Verschiebung der Einsatzspannung des ONO- Feldeffekttransistors hier nur als ein Beispiel für ein mögliches charakteristisches elektrisches Signal genannt ist, das erfasst werden kann, um die elektrischen Ladungsträger in der ONO-Schichtenfolge zu ermitteln. Die Erfassungs-Einheit der Ermittlungs-Anordnung ist erfindungsgemäß allgemein derart eingerichtet, dass sie dieses charakteristische elektrische Signal erfasst. Die erfindungsgemäße Ermittlungs- Einheit ermittelt aus diesem charakteristischen elektrischen Signal die Menge bzw. den Ladungsträgertyp der zu ermittelnden elektrischen Ladungsträger.
  • Eine Grundidee der Erfindung kann anschaulich darin gesehen werden, dass ein integrierter Feldeffekttransistor mit einer Oxid-Nitrid-Oxid-Schichtenfolge (ONO-Schichtenfolge) als Gate-isolierende Schicht ausgebildet wird, das heißt mit einer Schichtenfolge mit einer Siliziumnitrid-Schicht (Si3N4) zwischen zwei Siliziumdioxid-Schichten (SiO2). Eine ONO- Schichtenfolge kann elektrische Ladungsträger lokal speichern. Die elektrischen Ladungsträger sind in der elektrisch isolierenden Siliziumnitrid-Schicht der ONO- Schichtenfolge lokalisiert. Das Einbringen von elektrischen Ladungsträgern in die ONO-Schichtenfolge erfolgt in der Regel mittels Tunnelns elektrischer Ladungsträger durch eine der Siliziumdioxid-Schichten infolge einer ausreichend hohen Energie der Ladungsträger, beispielsweise aufgrund hoher Potentialdifferenzen zwischen den Anschlüssen des ONO- Transistors oder aufgrund einer hohen kinetischen Energie der Ladungsträger. Die Anwesenheit elektrischer Ladungsträger in der ONO-Schicht beeinflusst die elektrischen Eigenschaften des Transistors auf charakteristische und erfassbare Weise. Eine solche Veränderung der elektrischen Eigenschaften des ONO-Feldeffekttransistors mit aufgeladener Siliziumnitrid- Schicht verglichen mit einem ONO-Feldeffekttransistor, dessen Siliziumnitrid-Schicht von Ladungsträgern frei ist, kann beispielsweise erfasst werden, indem eine konstante Source- Drain-Spannung angelegt wird und der elektrische Source- Drain-Strom bzw. dessen Veränderung erfasst wird. Wird eine vorgebbare Gate-Spannung solange variiert, bis ein Source- Drain-Strom nicht mehr auftritt, kann die Einsatzspannung des ONO-Transistors bzw. deren Verschiebung infolge des Einbringens elektrischer Ladungsträger in die ONO- Schichtenfolge erfasst werden.
  • Erfindungsgemäß werden die zu ermittelnden elektrischen Ladungsträger (erzeugt beispielsweise bei einem Plasma- Prozess) von dem Gate-Bereich über die obere Siliziumdioxid- Schicht der ONO-Schichtenfolge in die Siliziumnitrid-Schicht eingebracht. Dadurch verändern sich die elektrischen Parameter des Feldeffekttransistors in charakteristischer Weise, insbesondere verändert sich die Einsatzspannung des Feldeffekttransistors, da die eingebrachten elektrischen Ladungsträger anschaulich als Gate-Spannungs-Komponente aufgefasst werden können, da sie ähnlich wie eine tatsächlich an den Gate-Bereich angelegte externe elektrische Spannung die Leitfähigkeit des Kanal-Bereichs des ONO- Feldeffekttransistors charakteristisch verändern.
  • Die erfindungsgemäße Ermittlungs-Anordnung weist gegenüber aus dem Stand der Technik bekannten Anordnung zum Ermitteln elektrischer Ladungsträger eine Reihe von Vorteilen auf. Beispielsweise ist die erfindungsgemäße Ermittlungs-Anordnung kostengünstig, insbesondere wesentlich kostengünstiger als ein "CHARME"-Wafers.
  • Ferner bietet die erfindungsgemäße Ermittlungs-Anordnung den Vorteil, dass mit ihr eine elektrische Aufladung eines realen Substrats (beispielsweise eines Wafers) bzw. von Bauelement- Strukturen ermittelt wird. Die Verwendung der erfindungsgemäßen Ermittlungs-Anordnung erlaubt einen direkten Vergleich zwischen unterschiedlichen Prozessanlagen.
  • Die erfasste Aufladung einer ONO-Schichtenfolge erfolgt während des Prozessierens des Substrats. Beispielsweise kann vor den Durchführen eines Plasmaprozesses zum Ausbilden von integrierten Bauelementen auf einem ersten Oberflächen- Bereich des Substrats auf einem zweiten Oberflächen-Bereich des Substrats ein ONO-Feldeffekttransistor der erfindungsgemäßen Ermittlungs-Anordnung ausgebildet werden und dessen Einsatzspannung erfasst werden. Dann können auf dem ersten Oberflächen-Bereich des Substrats unter Verwendung eines Plasmaprozesses integrierte Bauelemente ausgebildet werden. Der bei diesem Prozess auftretende "Stress" aufgrund generierter elektrischer Ladungsträger kann erfasst werden, indem mittels der erfindungsgemäßen Ermittlungs-Einheit die Veränderung der Einsatzspannung des ONO-Feldeffekt- Transistors erfasst wird.
  • Auch ist die erfindungsgemäße Ermittlungs-Anordnung nicht auf Plasma- und Ionenstrahl-Prozesse beschränkt, sondern ermöglicht das Quantifizieren einer beliebigen elektrischen Aufladung eines elektronischen Bauteils infolge eines Prozessschrittes.
  • Die erfindungsgemäße Ermittlungs-Anordnung ist zumindest teilweise als integrierter Schaltkreis ausbildbar. Ein ONO- Feldeffekttransistor ist daher mittels ausgereifter halbleitertechnologischer Verfahren in sehr geringen Dimensionen bis hinunter in den Nanometer-Bereich ausbildbar. Infolge dieser geringen Strukturdimension ist eine hohe Ortsauflösung bei dem Detektieren der Ladungsphänomene erreichbar.
  • Ferner kann eine Aufladung einer elektrischen Schicht anhand einer Aufladung der ONO-Schichtenfolge der Ermittlungs- Anordnung der Erfindung aufgrund einer extern angelegten ausreichend hohen Spannung simuliert werden. Daher ist eine Eichung der Beziehung zwischen der Menge der zu ermittelnden elektrischen Ladungsträger und einer Veränderung eines elektrischen Signals, beispielsweise einer Einsatzspannung, möglich.
  • Darüber hinaus ist es mit der erfindungsgemäßen Ermittlungs- Anordnung möglich, nicht nur die Menge, sondern auch den Ladungsträgertyp (d. h. positiv oder negativ elektrisch geladene Ladungsträger) der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger zu ermitteln.
  • Der erfindungsgemäße ONO-Feldeffekttransistor kann als Feldeffekttransistor des n-Leitungstyps oder p-Leitungstyps ausgestaltet sein. Folglich können sowohl Elektronen als auch Löcher die zu ermittelnden elektrischen Ladungsträger sein. Es ist anzumerken, dass insbesondere die Schichtdicken der Ermittlungs-Anordnung, weiter insbesondere die einzelnen Schichtdicken der ONO-Schichtenfolge vorzugsweise auf das Vorzeichen der zu ermittelnden Ladungsträger angepasst sind bzw. auf die Tatsache angepasst sind, ob ein n-FET oder ein p-FET vorliegt. Mit anderen Worten wird vorzugsweise die Dicke der Schichtenfolgen variabel abhängig von dem Szenario eingestellt, ob Elektronen oder Löcher vorliegen.
  • Gemäß einer bevorzugten Ausgestaltung der erfindungsgemäßen Ermittlungs-Anordnung wird zum Ermitteln der Menge und des Ladungsträgertyps der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger als dafür charakteristisches elektrische Signal die Verschiebung der Einsatzspannung des ONO-Feldtransistors erfasst. Abhängig davon, ob sich die Einsatzspannung zu einer höheren oder zu einer niedrigeren Einsatzspannung hin verschiebt, kann der Ladungsträgertyp ermittelt werden. Je nach Vorzeichen der elektrischen Ladung der in der Siliziumnitrid-Schicht der ONO-Schichtenfolge eingebrachten zu ermittelnden elektrischen Ladungsträger wird eine an den Gate-Bereich des ONO-Feldeffekttransistors extern angelegte elektrische Spannung entweder verstärkt oder abgeschwächt, wodurch sich die Einsatzspannung des ONO- Feldeffekttransistors erhöht oder erniedrigt.
  • Gemäß einer Ausgestaltung des Verfahrens zum Ermitteln elektrischer Ladungsträger wird ein PECVD-Verfahren auf einen Wafer mit der darauf und/oder darin ausgebildeten Ermittlungs-Anordnung angewendet, wodurch infolge des Plasmas elektrische Ladungsträger in die Siliziumnitrid-Schicht der ONO-Schichtenfolge des ONO-Feldeffekttransistors der Ermittlungs-Anordnung eingebracht werden. Dadurch verschiebt sich das charakteristische elektrische Signal, das die Einsatzspannung des ONO-Feldeffekttransistors repräsentiert, und diese Verschiebung wird nach Betrag und Vorzeichen mittels der Erfassungs-Einheit erfasst. Der Betrag der Verschiebung der Einsatz-Spannung ist für die Menge und das Vorzeichen der Verschiebung der Einsatzspannung ist für den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristisch. Mittels der Ermittlungs-Einheit wird in einem weiteren Verfahrensschritt aus Vorzeichen und Betrag der Verschiebung der Einsatzspannung der Ladungsträgertyp und die Menge der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger ermittelt.
  • Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Im Weiteren werden bevorzugte Weiterbildungen der erfindungsgemäßen Ermittlungs-Anordnung beschrieben.
  • Die Erfassungs-Einheit der erfindungsgemäßen Ermittlungs- Anordnung kann eine mit den beiden Source-/Drain-Bereichen des ONO-Transistors gekoppelte erste Erfassungs-Teileinheit aufweisen, die derart eingerichtet ist, dass mit ihr eine erste vorgebbare Spannung zwischen die beiden Source-/Drain- Anschlüsse des ONO-Transistors anlegbar ist, und dass sie die Stärke eines elektrischen Stromflusses zwischen den beiden Source-/Drain-Bereichen erfasst.
  • Gemäß einer weiteren Ausgestaltung der Erfassungs-Einheit weist diese eine mit dem Gate-Bereich des ONO-Transistors gekoppelte zweite Erfassungs-Teileinheit auf, die derart eingerichtet ist, dass mit ihr an den Gate-Bereich des ONO- Transistors eine zweite vorgebbare elektrische Spannung anlegbar ist.
  • Anschaulich kann mittels der die erste und die zweite Erfassungs-Teileinheit aufweisenden Erfassungs-Einheit die Abhängigkeit des elektrischen Source-Drain-Stroms von der Source-Gate-Spannung erfasst werden. Anschaulich kann eine Transistor-Kennlinie aufgenommen werden. Insbesondere kann die Einsatzspannung des ONO-Feldeffekttransistors bzw. eine Verschiebung der Einsatzspannung erfasst werden.
  • Das von der Erfassungs-Einheit erfasste, für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristische elektrische Signal kann gemäß einer vorteilhaften Ausgestaltung eine Veränderung der Einsatzspannung des ONO- Transistors infolge des Einbringens von elektrischen Ladungsträgern in die ONO-Schichtenfolge sein.
  • Vorzugsweise sind bei dem ONO-Transistor der Ermittlungs- Anordnung die beiden Source-/Drain-Bereiche als zwei in einem Abstand voneinander angeordnete dotierte Oberflächen-Bereiche des Substrats ausgebildet, ist die ONO-Schichtenfolge aus einer ersten Siliziumdioxid-Schicht auf dem Substrat zwischen den beiden Source-/Drain-Bereichen, einer Siliziumnitrid- Schicht auf der ersten Siliziumdioxid-Schicht und einer zweiten Siliziumdioxid-Schicht auf der Siliziumnitrid-Schicht ausgebildet und ist der Gate-Bereich als eine elektrisch leitfähige Schicht auf der zweiten Siliziumdioxid-Schicht ausgebildet.
  • Das Substrat kann insbesondere ein Silizium-Substrat und weiter insbesondere ein p-dotiertes oder ein n-dotiertes Silizium-Substrat sein. Ist das Substrat ein p-dotiertes Silizium-Substrat, so sind die beiden Source-/Drain-Bereiche n-dotiert, und ist das Substrat ein n-dotiertes Silizium- Substrat, so sind die beiden Source-/Drain-Bereiche p- dotierte Bereiche. Mit anderen Worten kann der ONO- Feldeffekttransistor als Feldeffekttransistor des n- Leitungstyps oder des p-Leitungstyps ausgebildet sein.
  • Die Ermittlungs-Anordnung kann ferner eine über den Gate- Bereich mit der ONO-Schichtenfolge gekoppelte Ladungs-Sammel- Elektrode zum Akkumulieren von zu ermittelnden elektrischen Ladungsträgern aufweisen.
  • Die Ladungs-Sammel-Elektrode ("charge collection electrode", CCE) ist anschauliche eine Antennen-Struktur, vorzugsweise angeordnet an der Oberfläche der Ermittlungs-Anordnung, welche zu ermittelnde elektrische Ladungsträger akkumulieren kann und über den Gate-Bereich des ONO-Feldeffekttransistors diese elektrischen Ladungsträger der ONO-Schichtenfolge derart bereitstellen kann, dass die zu ermittelnden elektrischen Ladungsträger zumindest teilweise in der Siliziumnitrid-Schicht der ONO-Schichtenfolge gespeichert werden können. Die Ladungs-Sammel-Elektrode ist vorzugsweise aus einem elektrisch gut leitfähigen Material hergestellt.
  • Bei Verwendung einer Ladungs-Sammel-Elektrode kann die Nachweissensitivität der erfindungsgemäßen Ermittlungs- Anordnung erhöht werden. Fallen beispielsweise bei einem zu charakterisierenden Prozess Ladungsträger in geringer, nur schwer nachweisbarer Menge an, so können diese von der ausreichend großflächig ausbildbaren Ladungs-Sammel-Elektrode akkumuliert werden und dann der ONO-Schichtenfolge bereitgestellt werden. Dadurch ist die Nachweisempfindlichkeit des ohnehin hochsensitiven ONO- Transistors weiter verbessert.
  • Ferner kann die Ermittlungs-Anordnung mindestens eine Reaktionskammer aufweisen, die derart eingerichtet ist, dass in ihr ein Prozessschritt zum Bearbeiten des Substrats nach erfolgtem Herstellen des ONO-Feldeffekttransistors durchführbar ist.
  • Insbesondere kann die Reaktionskammer als Plasma- Reaktionskammer und weiter insbesondere als Plasma-Ätzkammer zum Durchführen eines Plasma-Ätzprozesses eingerichtet sein. Alternativ kann die Plasma-Reaktionskammer als Plasma- Abscheidekammer zum Durchführen eines Plasma- Abscheideprozesses eingerichtet sein.
  • Bei der Ausgestaltung der Plasma-Reaktionskammer als Plasma- Ätzkammer kann bei dem Plasma-Ätzprozess beispielsweise eine Schicht auf der Oberfläche eines Substrats zurückgeätzt oder entfernt werden, indem in der Plasma-Reaktionskammer ein Plasma ausgebildet wird. Aus diesem Plasma können angeregte neutrale Atome oder Moleküle (Radikale) zu dem Substrat diffundieren und chemisch mit Atomen auf der Substrat- Oberfläche reagieren. Dies führt zu einem Abtragen oder Entfernen einer Schicht auf dem Substrat, wenn infolge der chemischen Reaktion flüchtige Reaktionsprodukte gebildet werden, die beispielsweise von einer Vakuumpumpe abgesaugt werden können. In einer solchen Plasma-Ätzkammer können elektrische Ladungsträger an unerwünschten Bereichen des Substrats (beispielsweise in einer Gate-isolierenden Schicht) akkumuliert werden, wobei erfindungsgemäß solche elektrischen Ladungsträger ermittelt werden können.
  • Bei der Ausgestaltung der Plasma-Reaktionskammer als Plasma- Abscheidekammer wird beispielsweise unter Durchführung des PECVD-Verfahrens eine Schicht unter Verwendung von Plasma- Material auf der Oberfläche des Substrats abgeschieden, wobei elektrische Ladungsträger in unerwünschten Bereichen auftreten können, beispielsweise an der Gate-isolierenden Schicht eines ausgebildeten Feldeffekttransistors. Diese elektrischen Ladungsträger können erfindungsgemäß ermittelt werden.
  • Im Weiteren wird das erfindungsgemäße Verfahren zum Ermitteln elektrischer Ladungsträger mit einer Ermittlungs-Anordnung beschrieben. Ausgestaltungen der Ermittlungs-Anordnung gelten auch für das Verfahren zum Ermitteln elektrischer Ladungsträger mit der Ermittlungs-Anordnung.
  • Gemäß einer vorteilhaften Weiterbildung des oben beschriebenen Verfahrens zum Ermitteln elektrischer Ladungsträger mit einer Ermittlungs-Anordnung wird als charakteristisches elektrisches Signal die Einsatzspannung des ONO-Feldeffekttransistors erfasst, und wird eine Veränderung der Einsatzspannung des ONO-Feldeffekttransistors ermittelt, bezogen auf einen elektrisch ungeladenen Referenz- Feldeffekttransistor.
  • Wie oben beschrieben, kann aus der Veränderung der Einsatzspannung des ONO-Feldeffekttransistors nach Betrag und Vorzeichen auf Menge und Ladungsträgertyp von beispielsweise infolge eines Plasma-Prozesses in die Siliziumnitrid-Schicht einer ONO-Schichtenfolge eingebrachten elektrischen Ladungsträgern geschlossen werden. Um diese Veränderung quantitativ auszuwerten, ist es hilfreich zu wissen, welchen Wert die Einsatzspannung des Feldeffekttransistors ohne darin eingebrachte elektrische Ladungsträger aufweist. Zu diesem Zweck kann an einem Referenz-Feldeffekttransistor, d. h. an einem Feldeffekttransistor, der den elektrischen Ladungsträgern nicht ausgesetzt ist, eine Referenzmessung durchgeführt werden und dessen Referenz-Einsatzspannung ermittelt werden. Der Referenz-Feldeffekttransistor kann ein von dem ONO-Feldeffekttransistor verschiedener ONO- Feldeffekttransistor sein. Der Referenz-Feldeffekttransistor kann jedoch auch der betrachtete ONO-Feldeffekttransistor selbst sein, bevor in diesen die zu ermittelnden elektrischen Ladungsträger eingebracht sind.
  • Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt und wird im Weiteren näher erläutert.
  • Es zeigen:
  • Fig. 1A eine Ermittlungs-Anordnung gemäß einem bevorzugten Ausführungsbeispiel der Erfindung,
  • Fig. 1B einen vergrößerten Ausschnitt der in Fig. 1A gezeigten Ermittlungs-Anordnung,
  • Fig. 2 ein Diagramm, das die Abhängigkeit der Veränderung der Schwellenspannung eines ONO-Feldeffekttransistors einer Ermittlungs-Anordnung von der Stress-Spannung infolge eines Einwirkens elektrischer Ladungsträger auf den ONO-Feldeffekttransistor zeigt.
  • Im Weiteren wird bezugnehmend auf Fig. 1A, Fig. 1B eine Ermittlungs-Anordnung 100 gemäß einem bevorzugten Ausführungsbeispiel der Erfindung beschrieben.
  • Die in Fig. 1A gezeigte Ermittlungs-Anordnung 100 zum Ermitteln elektrischer Ladungsträger hat einen in bzw. auf einem Silizium-Substrat 101 ausgebildeten ONO- Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge 102 die zu ermittelnden elektrischen Ladungsträger 103 einbringbar sind. Gemäß dem beschriebenen Ausführungsbeispiel sind die elektrischen Ladungsträger 103 positiv ("+") geladen. Ferner weist die Ermittlungs-Anordnung 100 eine mit dem ONO-Feldeffekttransistor gekoppelte Erfassungs-Einheit 104 auf, die derart eingerichtet ist, dass sie ein für die Menge und den Ladungsträgertyp (positive Ladung) der in der ONO-Schichtenfolge 102 eingebrachten elektrischen Ladungsträger 103 charakteristisches elektrisches Signal erfasst. Ferner weist die Ermittlungs- Anordnung 100 eine Ermittlungs-Einheit 105 auf zum Ermitteln der Menge und des Ladungsträgertyps der in der ONO- Schichtenfolge 102 eingebrachten elektrischen Ladungsträger 103 aus dem charakteristischen elektrischen Signal auf. Die Erfassungs-Einheit 104 weist eine mit den beiden Source-/Drain-Bereichen 106, 107 des ONO-Feldeffekttransistors gekoppelte erste Erfassungs-Teileinheit 104a auf, die derart eingerichtet ist, dass mit ihr eine erste vorgebbare Spannung zwischen die beiden Source-/Drain-Bereiche 106, 107 des ONO- Feldeffekttransistors anlegbar ist, und dass sie die Stärke eines elektrischen Stromflusses zwischen den beiden Source-/Drain-Bereichen 106, 107 erfasst. Die Erfassungs-Einheit 104 weist ferner eine mit dem Gate-Bereich 108 des ONO- Feldeffekttransistors gekoppelte zweite Erfassungs- Teileinheit 104b auf, die derart eingerichtet ist, dass mit ihr an den Gate-Bereich 108 des ONO-Feldeffekttransistors eine zweite vorgebbare elektrische Spannung anlegbar ist. Gemäß diesem Ausführungsbeispiel weist die erste Erfassungs- Teileinheit 104a eine Spannungsquelle zum Bereitstellen der ersten Spannung und ein Amperemeter zum Erfassen des Stromflusses zwischen den beiden Source-/Drain-Bereichen 106, 107 auf. Die zweite Erfassungs-Teileinheit 104b weist eine Spannungsquelle auf, mit der an den Gate-Bereich 108 des ONO- Feldeffekttransistors eine veränderbare Spannung angelegt werden kann. Gemäß dem beschriebenen Ausführungsbeispiel ist das von der Erfassungs-Einheit 104 erfasste, für die Menge und den Ladungsträgertyp der in der ONO-Schichtenfolge 102 eingebrachten elektrischen Ladungsträger 103 charakteristische elektrische Signal eine Veränderung der Einsatzspannung des ONO-Transistors infolge des Einbringens von elektrischen Ladungsträgern 103 in die ONO-Schichtenfolge 102. Mittels der Erfassungs-Einheit 104 ist es möglich, eine Transistor-Kennlinie, das heißt die Abhängigkeit der Größe des Source-Drain-Stroms von der Größe der Gate-Source- Spannung zu erfassen und daher die Einsatzspannung des ONO- Feldeffekttransistors zu erfassen.
  • Bei der Ermittlungs-Anordnung 100 sind die beiden Source-/Drain-Bereiche 106, 107 als zwei in einem Abstand voneinander angeordnete dotierte Oberflächen-Bereiche des Silizium- Substrats 101 ausgebildet. Die ONO-Schichtenfolge 102 ist aus einer ersten Siliziumdioxid-Schicht 102a, aufgebracht auf dem Silizium-Substrat 101 zwischen den beiden Source-/Drain- Bereichen 106, 107, einer auf der ersten Siliziumdioxid- Schicht 102a aufgebrachten Siliziumnitrid-Schicht 102b und aus einer auf der Siliziumnitrid-Schicht 102b aufgebrachten zweiten Siliziumdioxid-Schicht 102c gebildet.
  • Der Aufbau eines Teilbereichs 150 der ONO-Schichtenfolge 102 ist in Fig. 1B als vergrößerte Ansicht dargestellt. Die Dicke d1 der ersten Siliziumdioxid-Schicht 102a beträgt 10.5 nm, die Dicke der Siliziumnitrid-Schicht 102b d2 beträgt 7 nm und die Dicke der zweiten Siliziumdioxid-Schicht 102c d3 beträgt 8 nm. Es ist anzumerken, dass die Darstellung in Fig. 1A, Fig. 1B nicht maßstäblich ist.
  • Es ist anzumerken, dass die Schichtdicken vorzugsweise abhängig davon eingestellt werden, ob gemäß einem vorliegenden Szenario Elektronen oder Löcher als zu ermittelnde Ladungsträger vorliegen.
  • Der Gate-Bereich 108 des ONO-Feldeffekttransistors ist als elektrisch leitfähige Schicht aus polykristallinem Silizium auf der zweiten Siliziumdioxid-Schicht 102c ausgebildet. Ferner weist die Ermittlungs-Anordnung 100 eine über den Gate-Bereich 108 mit der ONO-Schichtenfolge 102 gekoppelte Ladungs-Sammel-Elektrode 109 zum Akkumulieren von zu ermittelnden elektrischen Ladungsträgern 103 auf. Der Oberflächen-Bereich der Ladungs-Sammel-Elektrode 109 ist größer als die entsprechende Oberfläche des Gate-Bereichs 108, so dass anschaulich eine erhöhte Menge elektrischer Ladungsträger, die beispielsweise bei einem Plasmaverfahren anfallen, auf der Ladungs-Sammel-Elektrode 109 akkumuliert werden und über den Gate-Bereich 108 der ONO-Schichtenfolge 102 bereitgestellt werden als bei einer Anordnung, die eine Ladungs-Sammel-Elektrode 109 nicht aufweist. Die größere Oberfläche der Ladungs-Sammel-Elektrode 109 verglichen mit der Oberfläche der Gate-Elektrode 108 ergibt sich aus der gemäß Fig. 1A erhöhten Horizontalausdehnung l1 der Ladungs- Sammel-Elektrode 109 verglichen mit der Horizontalausdehnung l2 der Gate-Elektrode 108.
  • Die in Fig. 1A gezeigten Pfeile 110 veranschaulichen, wie infolge eines Plasma-Prozesses (beispielsweise eines PECVD- Verfahrens) elektrische Ladungsträger auf die Oberfläche der Ermittlungs-Einheit 100 gerichtet werden. Es ist darauf hinzuweisen, dass die Dicke d1 der ersten Siliziumdioxid- Schicht 102a auf dem Siliziumsubstrat 101 mit 10.5 nm wesentlich größer gewählt ist als die Dicke der dritten Siliziumdioxid-Schicht 102c d3 = 8 nm. Wie oben angesprochen, werden die zu ermittelnden elektrischen Ladungsträger gemäß Fig. 1A von oben, das heißt von der Gate-Elektrode 108 durch die dritte Siliziumdioxid-Schicht 102c in die Siliziumnitrid- Schicht 102b infolge des quantenmechanischen Tunneleffekts eingebracht. Der Tunnelstrom elektrischer Ladungsträger durch eine elektrisch isolierende Schicht nimmt näherungsweise exponentiell mit der Dicke der Schicht ab. Die Dicken d1, d3 sind so eingestellt, dass ein Tunneln von Ladungsträgern nur gemäß Fig. 1B von oben, das heißt ausgehend von dem Gate- Bereich 108 durch die dritte Siliziumdioxid-Schicht 102c in die Siliziumnitrid-Schicht 102b möglich ist, wohingegen infolge der dickeren ersten Siliziumdioxid-Schicht 102a ein Zu- oder Abfließen von elektrischen Ladungsträgern von den Source-/Drain-Bereichen 106, 107 durch die erste Siliziumdioxid-Schicht 102a auf die Siliziumnitrid-Schicht 102b vermieden ist.
  • Im Weiteren wird bezugnehmend auf die Ermittlungs-Anordnung 100 ein Verfahren zum Ermitteln der elektrischen Ladungsträger mit der Ermittlungs-Anordnung 100 beschrieben.
  • Gemäß dem Verfahren wird das Silizium-Substrat 101 einem PECVD-Prozessschritt unterzogen, bei dem die elektrischen Ladungsträger 103 in die ONO-Schichtenfolge 102, genauer gesagt in die Siliziumnitrid-Schicht 102b der ONO- Schichtenfolge 102 eingebracht werden. Ferner wird mittels der Erfassungs-Einheit 104 das für die Menge und den Ladungsträgertyp der in die ONO-Schichtenfolge 102eingebrachten elektrischen Ladungsträger 103 charakteristische elektrische Signal erfasst. Gemäß dem beschriebenen Ausführungsbeispiel wird als charakteristisches elektrisches Signal die Verschiebung der Einsatzspannung des ONO-Feldeffekttransistors unter Verwendung der Erfassungs- Einheit 104 ermittelt. Die Einsatzspannung eines Feldeffekttransistors ist diejenige Mindest-Potential- Differenz, die zwischen einen Source-/Drain-Bereich und den Gate-Bereich des Transistors angelegt werden muss, um bei einer vorgegebenen Potentialdifferenz zwischen den beiden Source-/Drain-Bereichen 106, 107 einen elektrischen Stromfluss zwischen den beiden Source-/Drain-Bereichen 106, 107 zu bewirken. Zum Ermitteln der Einsatzspannung wird mittels der ersten Erfassungs-Teileinheit 104a eine konstante erste elektrische Spannung zwischen die beiden Source-/Drain- Bereiche 106, 107 angelegt. Mittels der zweiten Erfassungs- Teileinheit 104b wird eine veränderbare zweite elektrische Spannung an den Gate-Bereich 108 angelegt. Mittels eines Amperemeters der ersten Erfassungs-Teileinheit 104a wird die Stärke eines möglichen elektrischen Stromflusses zwischen den beiden Source-/Drain-Bereichen 106, 107 ermittelt. Mit anderen Worten wird bei einer vorgegebenen Source-Drain- Spannung (erste elektrische Spannung) der elektrische Strom zwischen den beiden Source-/Drain-Bereichen 106, 107 in Abhängigkeit von der veränderten zweiten Spannung an dem Gate-Bereich (das heißt in Abhängigkeit von einer veränderbaren Gate-Source-Spannung) erfasst. Dadurch wird eine Transistor-Kennlinie erhalten, aus der die Einsatzspannung des ONO-Feldeffekttransistors bestimmbar ist. Als charakteristisches elektrisches Signal wird also die Einsatzspannung des ONO-Feldeffekttransistors erfasst. Genauer gesagt wird eine Veränderung der Einsatzspannung des ONO-Feldeffekttransistors ermittelt, bezogen auf einen elektrisch ungeladenen Referenz-Feldeffekttransistor. Das heißt, das die Einsatzspannung des ONO-Feldeffekttransistors der Ermittlungs-Anordnung 100 zunächst bei einem von Fig. 1A abweichenden Szenario erfasst wird, bei dem die ONO- Schichtenfolge 102 von elektrischen Ladungsträgern 103 frei ist (Referenz-Einsatzspannung). Dann wird gemäß dem in Fig. 1A gezeigten Szenario die Einsatzspannung des ONO- Feldeffekttransistors in dem Zustand erfasst, in dem die elektrischen Ladungsträger 103 in dem ONO- Feldeffekttransistor der Ermittlungs-Anordnung 100 aus Fig. 1A eingebracht sind. Aus der Differenz der Einsatzspannung in beiden Zuständen wird mittels der Funktionalität der Ermittlungs-Einheit 105 die Menge und der Ladungsträgertyp der in der ONO-Schichtenfolge 102 eingebrachten elektrischen Ladungsträger 103 ermittelt. Diese Funktionalität kann beispielsweise darin bestehen, dass die Ermittlungs-Einheit aus einer darin enthaltenen Wertetabelle einer erfassten Einsatzspannungs-Verschiebung eine Ladungsmenge zuordnet. Eine solche Wertetabelle kann beispielsweise aus einer vorangehenden Eichung erhalten werden.
  • Im Weiteren wird beschrieben, wie mittels Einbringens von elektrischen Ladungsträgern in die Siliziumnitrid-Schicht 102b der ONO-Schichtenfolge 102 die Einsatzspannung des ONO- Feldeffekttransistors verändert wird. Bezugnehmend auf Fig. 1A werden positiv geladene elektrische Ladungsträger aus einem Plasma-Prozess auf die Ladungs-Sammel-Elektrode 109 gerichtet, wobei diese elektrischen Ladungsträger 109 von der Ladungs-Sammel-Elektrode 109 dem Gate-Bereich 108 bereitgestellt werden. Dadurch werden elektrisch positive Ladungsträger 103 in der Siliziumnitrid-Schicht 102b eingebaut, wie in Fig. 1A, Fig. 1B gezeigt. Die positiv geladenen Ladungsträger 103 in der Siliziumnitrid-Schicht 102b haben die gleiche Wirkung wie eine positive Gate- Spannung an der Gate-Elektrode 109. Das bedeutet, dass die positiv geladenen elektrischen Ladungsträger 103 wie eine positive Gate-Vorspannung ein elektrisches Feld erzeugen, durch welches die Leitfähigkeit des Kanal-Bereichs 111 charakteristisch verändert wird. Die Einsatzspannung des Transistors wird um einen von den elektrischen Ladungsträgern 103 generierten Beitrag, abhängig von der Menge und dem Vorzeichen der Ladungsträger, verändert. Dann muss von der zweiten Erfassungs-Teileinheit 104b eine um diesen Beitrag veränderte elektrische Spannung an den Gate-Bereich 106 angelegt werden, um den n-MOS-Transistor leitfähig zu machen. Die elektrischen Ladungsträger 103 bewirken (je nach Vorzeichen der elektrischen Ladung des Ladungsträgertyps) einen positiven bzw. negativen Abschirmeffekt, d. h. eine Verstärkung oder Abschwächung des von einer extern an dem Gate-Bereich angelegten Spannung generierten elektrischen Feldes. Anschaulich ist der ONO-Feldeffekttransistor infolge der Ladungsträger 103 vorgespannt.
  • In einem komplementären Szenario, bei dem elektrisch negativ geladene Ladungsträger (z. B. Elektronen) in der Siliziumnitrid-Schicht 102b eingebracht sind, erzeugen die Elektronen in der Siliziumnitrid-Schicht 102b der ONO- Schichtenfolge 102 ein elektrisches Feld mit im Vergleich zu dem oben beschriebenen Szenario (Löcher in der ONO- Schichtenfolge) entgegengesetzten Vorzeichen. Bei Anlegen einer positiven Spannung an den Gate-Bereich wird diese von dem elektrischen Feld der Elektronen geschwächt. Mit anderen Worten kompensiert die negative Vorspannung, die von den Elektronen erzeugt ist, die externe positive Gate-Spannung in ihrer Wirkung auf die Leitfähigkeit des Kanal-Bereichs teilweise, so dass eine Verarmung von Ladungsträgern im Kanal-Bereich die Folge ist. Das von der externen Spannung generierte elektrische Feld erfährt durch diesen Abschirmeffekt eine Abschwächung. Daraus resultiert eine charakteristische Veränderung der Schwellenspannung. Von der zweiten Erfassungs-Teileinheit 104b ist an den Gate-Bereich 108 eine um einen entsprechenden Beitrag erhöhte zweite elektrische Spannung anzulegen, um den Kanal-Bereich 111 zwischen den beiden Source-/Drain-Bereichen 106, 107 in einen leitfähigen Zustand zu bringen. In diesen Fall ist die Einsatzspannung infolge des Einbringens negativ geladener Ladungsträger in die ONO-Schichtenfolge 102 erhöht. Auf diese Weise kann ein Erhöhen bzw. ein Verringern der Einsatzspannung eindeutig mit dem Vorzeichen der elektrischen Ladung der elektrischen Ladungsträger 103 in Zusammenhang gebracht werden.
  • Im Weiteren wird bezugnehmend auf Fig. 2 der physikalische Zusammenhang zwischen dem Einbringen elektrischer Ladungsträger in die ONO-Schichtenfolge des ONO- Feldeffekttransistors und der Veränderung der Einsatzspannung des ONO-Feldeffekttransistors ΔVth beschrieben.
  • In dem in Fig. 2 gezeigten Diagramm 200 ist die Veränderung der Einsatzspannung eines ONO-Feldeffekttransistors ΔVth (in Volt) in Abhängigkeit von einer "Stress-Spannung" Vs (in Volt) gezeigt, wie sie für einen ONO-Feldeffekttransistor erhalten wurde. Die Stress-Spannung Vs ist die elektrische Spannung infolge des Einbringens elektrischer Ladungsträger in die ONO-Schichtenfolge. Solche Ladungsträger haben physikalisch die gleiche Wirkung wie eine zusätzliche Spannung, die an den Gate-Bereich des ONO- Feldeffekttransistors angelegt wird.
  • In Fig. 2 ist eine erste Kurve 201 gezeigt, die aus einer Verbindung von Datenpunkten 202 erhalten wurde. Ferner ist in Fig. 2 eine zweite Kurve 203 gezeigt, die aus einer Verbindung von Datenpunkten 204 erhalten wurde. Kurve 201 entspricht dem Szenario, dass Ladungsträger (Stress-Spannung) in die ONO- Schicht eingebracht werden, so dass bei ausreichend hoher Stress-Spannung die Einsatzspannung zunimmt. Die erhaltenen Werte entsprechen einem Stresspuls für eine Zeit von fünf Sekunden. Wie aus den Kurven 201, 203 ersichtlich ist, verändert sich ab einer Mindest-Stressbelastung (ungefähr 15 V) des ONO-Feldeffekttransistors die Einsatzspannung ΔVth stark. Kurve 203 entspricht dem Szenario, dass (bei VS = 0 V) bereits Ladungsträger in der Siliziumnitrid-Schicht enthalten sind, welche mittels Anlegens einer entsprechenden Stressspannung aus der Siliziumnitrid-Schicht entfernt (anschaulich "gelöscht") werden. Wie in Fig. 2 gezeigt, ist zum Entfernen der Ladungsträger betragsmäßig ungefähr dieselbe Spannung erforderlich wie zum Einbringen.
  • In diesem Dokument sind folgende Veröffentlichungen zitiert:
    [1] Lukaszek, W, Reno, S. Bammi, R (1996) "Influence of Photoresist on Wafer Charging During High Current Arsenic Implant" XI International Conference on Ion Implantation Technology, 16.-21. Juni 1996, Austin, TX
    [2] Eitan, B, Pavan, P, Bloom, I, Aloni, E, Frommer, A, Finzi, D (2000) "NROM: A Novel Localized Trapping, 2- Bit Nonvolatile Memory Cell" IEEE Electron Device Letters 21 (11): 543-545 Bezugszeichenliste 100 Ermittlungs-Anordnung
    101 Silizium-Substrat
    102 ONO-Schichtenfolge
    102a erste Siliziumdioxid-Schicht
    102b Siliziumnitrid-Schicht
    102c zweite Siliziumdioxid-Schicht
    103 elektrische Ladungsträger
    104 Erfassungs-Einheit
    104a erste Erfassungs-Teileinheit
    104b zweite Erfassungs-Teileinheit
    105 Ermittlungs-Einheit
    106 erster Source-/Drain-Bereich
    107 zweiter Source-/Drain-Bereich
    108 Gate-Bereich
    109 Ladungs-Sammel-Elektrode
    110 Pfeile
    111 Kanal-Bereich
    150 Teilbereich
    200 Diagramm
    201 erste Kurve
    202 Datenpunkte
    203 zweite Kurve
    204 Datenpunkte

Claims (13)

1. Ermittlungs-Anordnung zum Ermitteln elektrischer Ladungsträger
mit einem in und/oder auf einem Substrat ausgebildeten ONO-Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge die zu ermittelnden elektrischen Ladungsträger einbringbar sind;
mit einer mit dem ONO-Feldeffekttransistor gekoppelten Erfassungs-Einheit, die derart eingerichtet ist, dass sie ein für die Menge und/oder den Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristisches elektrisches Signal erfasst;
mit einer Ermittlungs-Einheit zum Ermitteln der Menge und/oder des Ladungsträgertyps der in der ONO- Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal.
2. Ermittlungs-Anordnung nach Anspruch 1, bei der die Erfassungs-Einheit eine mit den beiden Source-/Drain-Bereichen des ONO-Feldeffekttransistors gekoppelte erste Erfassungs-Teileinheit aufweist, die derart eingerichtet ist, dass
mit ihr eine erste vorgebbare Spannung zwischen die beiden Source-/Drain-Bereiche des ONO- Feldeffekttransistors anlegbar ist;
sie die Stärke eines elektrischen Stromflusses zwischen den beiden Source-/Drain-Bereichen erfasst.
3. Ermittlungs-Anordnung nach Anspruch 1 oder 2, bei der die Erfassungs-Einheit eine mit dem Gate-Bereich des ONO-Feldeffekttransistors gekoppelte zweite Erfassungs- Teileinheit aufweist, die derart eingerichtet ist, dass mit ihr an den Gate-Bereich des ONO-Feldeffekttransistors eine zweite vorgebbare elektrische Spannung anlegbar ist.
4. Ermittlungs-Anordnung nach einem der Ansprüche 1 bis 3, bei der das von dem Erfassungs-Einheit erfasste, für die Menge und/oder den Ladungsträgertyp der in der ONO- Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristische elektrische Signal eine Veränderung der Einsatzspannung des ONO-Feldeffekttransistors infolge des Einbringens von elektrischen Ladungsträgern in die ONO- Schichtenfolge ist.
5. Ermittlungs-Anordnung nach einem der Ansprüche 1 bis 4, bei der bei dem ONO-Feldeffekttransistor
die beiden Source-/Drain-Bereiche als zwei in einem Abstand voneinander angeordnete dotierte Oberflächen- Bereiche des Substrats ausgebildet sind;
die ONO-Schichtenfolge aus einer ersten Siliziumdioxid- Schicht auf dem Substrat zwischen den beiden Source-/Drain-Bereichen, einer Siliziumnitrid-Schicht auf der ersten Siliziumdioxid-Schicht und einer zweiten Siliziumdioxid-Schicht auf der Siliziumnitrid-Schicht ausgebildet ist;
der Gate-Bereich als eine elektrisch leitfähige Schicht auf der zweiten Siliziumdioxid-Schicht ausgebildet ist.
6. Ermittlungs-Anordnung nach einem der Ansprüche 1 bis 5 mit einer über den Gate-Bereich mit der ONO-Schichtenfolge gekoppelten Ladungs-Sammel-Elektrode zum Akkumulieren von zu ermittelnden elektrischen Ladungsträgern und zum Bereitstellen der zu ermittelnden Ladungsträger an die ONO- Schichtenfolge.
7. Ermittlungs-Anordnung nach einem der Ansprüche 1 bis 6 mit mindestens einer Reaktionskammer, die derart eingerichtet ist, dass in ihr ein Prozessschritt zum Bearbeiten des Substrats nach Herstellen des ONO-Feldeffekttransistors durchführbar ist.
8. Ermittlungs-Anordnung nach Anspruch 7, bei der die Reaktionskammer als Plasma-Reaktionskammer zum Durchführen eines Plasma-Prozesses eingerichtet ist.
9. Ermittlungs-Anordnung nach Anspruch 8, bei der die Plasma-Reaktionskammer als Plasma-Ätzkammer zum Durchführen eines Plasma-Ätzprozesses eingerichtet ist.
10. Ermittlungs-Anordnung nach Anspruch 8, bei der die Plasma-Reaktionskammer als Plasma-Abscheidekammer zum Durchführen eines Plasma-Abscheideprozesses eingerichtet ist.
11. Verfahren zum Ermitteln elektrischer Ladungsträger
mit einer Ermittlungs-Anordnung
mit einem in und/oder auf einem Substrat ausgebildeten ONO-Feldeffekttransistor, der derart eingerichtet ist, dass in der ONO-Schichtenfolge die zu ermittelnden elektrischen Ladungsträger einbringbar sind;
mit einer mit dem ONO-Feldeffekttransistor gekoppelten Erfassungs-Einheit, die derart eingerichtet ist, dass sie ein für die Menge und/oder den Ladungsträgertyp der in der ONO- Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristisches elektrisches Signal erfasst;
mit einer Ermittlungs-Einheit zum Ermitteln der Menge und/oder des Ladungsträgertyps der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal;
wobei gemäß dem Verfahren
das Substrat einem Prozessschritt unterzogen wird, bei dem elektrische Ladungsträger in die ONO- Schichtenfolge des ONO-Feldeffekttransistors eingebracht werden;
mittels der Erfassungs-Einheit das für die Menge und/oder den Ladungsträgertyp der in der ONO- Schichtenfolge eingebrachten elektrischen Ladungsträger charakteristische elektrische Signal erfasst wird;
mittels der Ermittlungs-Einheit die Menge und/oder der Ladungsträgertyp der in der ONO-Schichtenfolge eingebrachten elektrischen Ladungsträger aus dem charakteristischen elektrischen Signal ermittelt wird.
12. Verfahren nach Anspruch 11, bei dem
als charakteristisches elektrisches Signal die Einsatzspannung des ONO-Feldeffekttransistors erfasst wird;
eine Veränderung der Einsatzspannung des ONO- Feldeffekttransistors ermittelt wird bezogen auf einen elektrisch ungeladen Referenz-Feldeffekttransistor.
13. Verwenden eines ONO-Feldeffekttransistors zum Ermitteln der elektrischen Aufladung einer elektrisch aufladbaren Struktur auf und/oder in einem Substrat.
DE10211359A 2002-03-14 2002-03-14 Ermittlungs-Anordnung, Verfahren zum Ermitteln elektrischer Ladungsträger und Verwendung eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung Ceased DE10211359A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10211359A DE10211359A1 (de) 2002-03-14 2002-03-14 Ermittlungs-Anordnung, Verfahren zum Ermitteln elektrischer Ladungsträger und Verwendung eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung
CNB038060205A CN100416861C (zh) 2002-03-14 2003-03-12 探测器装置和电荷载流子的探测方法
JP2003577348A JP4443230B2 (ja) 2002-03-14 2003-03-12 検出構造、電荷担体の検出方法および充電を検出するためのｏｎｏ電界効果トランジスタの利用
US10/507,787 US7709836B2 (en) 2002-03-14 2003-03-12 Detector arrangement, method for the detection of electrical charge carriers and use of an ONO field effect transistor for detection of an electrical charge
EP03714697A EP1483792A1 (de) 2002-03-14 2003-03-12 Ermittlungs-anordnung, verfahren zum ermitteln elektrischer ladungstr ger und verwenden eines ono-feldeffekttransistors zum e rmitteln einer elektrischen aufladung
PCT/DE2003/000788 WO2003079454A1 (de) 2002-03-14 2003-03-12 Ermittlungs-anordnung, verfahren zum ermitteln elektrischer ladungsträger und verwenden eines ono-feldeffekttransistors zum ermitteln einer elektrischen aufladung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10211359A DE10211359A1 (de) 2002-03-14 2002-03-14 Ermittlungs-Anordnung, Verfahren zum Ermitteln elektrischer Ladungsträger und Verwendung eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung

Publications (1)

Publication Number Publication Date
DE10211359A1 true DE10211359A1 (de) 2003-10-02

Family

ID=27797779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10211359A Ceased DE10211359A1 (de) 2002-03-14 2002-03-14 Ermittlungs-Anordnung, Verfahren zum Ermitteln elektrischer Ladungsträger und Verwendung eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung

Country Status (6)

Country Link
US (1) US7709836B2 (de)
EP (1) EP1483792A1 (de)
JP (1) JP4443230B2 (de)
CN (1) CN100416861C (de)
DE (1) DE10211359A1 (de)
WO (1) WO2003079454A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
DE102016222213A1 (de) * 2016-11-11 2018-05-17 Robert Bosch Gmbh MOS-Bauelement, elektrische Schaltung sowie Batterieeinheit für ein Kraftfahrzeug

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457336A (en) * 1994-10-13 1995-10-10 Advanced Micro Devices, Inc. Non-volatile memory structure including protection and structure for maintaining threshold stability
US5594328A (en) * 1995-02-14 1997-01-14 Lukaszek; Wieslaw A. Passive probe employing cluster of charge monitors for determining simultaneous charging characteristics of wafer environment inside IC process equipment
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
EP1061580A2 (de) * 1999-06-18 2000-12-20 Saifun Semiconductors Ltd. Verfahren und Schaltung zur Minimalisierung von Ladungseffekten während der Herstellung von Halbleiterbauelementen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6469025A (en) 1987-09-10 1989-03-15 Toshiba Corp Measuring method for quantity of charge-up in manufacturing process of semiconductor device
JPH06275591A (ja) 1993-03-19 1994-09-30 Matsushita Electron Corp 半導体ウェハの洗浄方法
US5760644A (en) * 1995-10-25 1998-06-02 Nvx Corporation Integrated circuit timer function using natural decay of charge stored in a dielectric
JPH10284627A (ja) 1997-02-07 1998-10-23 Citizen Watch Co Ltd 半導体不揮発性記憶装置の製造方法
JPH10284726A (ja) 1997-04-03 1998-10-23 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びプラズマ損傷評価方法
US5949075A (en) * 1997-08-26 1999-09-07 Citizen Watch Co., Ltd. Radiation dosimeter
JP2001291753A (ja) 2000-04-05 2001-10-19 Matsushita Electric Ind Co Ltd チャージアップ・ダメージ半導体評価方法と半導体装置
JP4792620B2 (ja) 2000-06-21 2011-10-12 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
JP2003257192A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp 半導体記憶装置および不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457336A (en) * 1994-10-13 1995-10-10 Advanced Micro Devices, Inc. Non-volatile memory structure including protection and structure for maintaining threshold stability
US5594328A (en) * 1995-02-14 1997-01-14 Lukaszek; Wieslaw A. Passive probe employing cluster of charge monitors for determining simultaneous charging characteristics of wafer environment inside IC process equipment
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
EP1061580A2 (de) * 1999-06-18 2000-12-20 Saifun Semiconductors Ltd. Verfahren und Schaltung zur Minimalisierung von Ladungseffekten während der Herstellung von Halbleiterbauelementen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B. Eitan et al., IEEE Electron Device Letters, Vol. 21, Nr. 11, S. 543-545, Nov. 2000 *
W. Luklaszek et al., Proceedings of 11th International Conference on Ion Implanatation Technology, S. 89-92, IEEE 1997 *

Also Published As

Publication number Publication date
CN100416861C (zh) 2008-09-03
CN1643700A (zh) 2005-07-20
WO2003079454A1 (de) 2003-09-25
JP4443230B2 (ja) 2010-03-31
EP1483792A1 (de) 2004-12-08
JP2005524221A (ja) 2005-08-11
US20060267122A1 (en) 2006-11-30
US7709836B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
DE4333875C2 (de) Halbleiter-Gassensor auf der Basis eines Kapazitiv Gesteuerten Feldeffekttransistors (Capacitive Controlled Field Effect Transistor, CCFET)
EP1715333B1 (de) Verfahren zur Signalauslesung an einem gassensitiven Feldeffekttransistor
DD152875A5 (de) Verfahren zum herstellen eines hochintegrierten festwertspeichers
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
EP3066459B1 (de) Vorrichtung und verfahren zur messung kleiner spannungen und potentiale an einer biologischen, chemischen oder anderen probe
DE10154392A1 (de) Ladungsdetektor-Halbleiterbauelement, System aus einem Ladungsdetektor-Halbleiterbauelement und einem Referenz-Halbleiterbauelement, Wafer, Verwendung eines Wafers und Verfahren zur qualitativen und quantitativen Messung einer Aufladung eines Wafers
DE2429836A1 (de) Verfahren zur bestimmung des stabilitaetsverhaltens von halbleiterschaltungen
DE102012200168A1 (de) Ladungsmesseinrichtung
DE10012897B4 (de) Transistor und Verfahren zu seiner Herstellung bzw. Hestellung einer Halbleitervorrichtung
DE10211359A1 (de) Ermittlungs-Anordnung, Verfahren zum Ermitteln elektrischer Ladungsträger und Verwendung eines ONO-Feldeffekttransistors zum Ermitteln einer elektrischen Aufladung
EP1362332B1 (de) Zeiterfassungsvorrichtung und zeiterfassungsverfahren unter verwendung eines halbleiterelements
DE10151127A1 (de) Vorrichtung zum Erfassen von Defekten bei Halbleitervorrichtungen und Verfahren dafür
WO2003003472A2 (de) Transistor-anordnung, verfahren zum betreiben einer transistor-anordnung als datenspeicher und verfahren zum herstellen einer transistor-anordnung
DE19802056A1 (de) Isolierschicht-Feldeffekttransistoren mit unterschiedlichen Gate-Kapazitäten
DE2749711A1 (de) Verfahren und anordnung zur beeinflussung und erfassung von ladungstraegerinjektionsvorgaengen in feldeffektbauelementen
DE19941684B4 (de) Halbleiterbauelement als Verzögerungselement
EP1355143A2 (de) Verfahren zur Präparation einer TEM-Lamelle
DE102005040494B4 (de) Verfahren zum Erfassen der Schädigung eines Bauelementes durch einen Herstellungsschritt und integrierte Schaltungsanordnungen
DE102006062036B4 (de) Bewertung von mechanischen Spannungen in Mikrostrukturbauelementen in der Prozesslinie
DE3331931A1 (de) Verfahren zur qualitativen oder quantitativen potentialmessung an einer mit einer passivierungsschicht versehenen elektronischen schaltung
DE19701999C1 (de) Verfahren zur Bestimmung der Generationslebensdauer und des Dotierungsprofils mittels simultaner Hochfrequenz/Niederfrequenz-Kapazitäts-Spannungs- messungen an Metall-Isolator-Halbleiter-Strukturen
DE3805800C2 (de) Verfahren zur Bestimmung der elektrischen Belastung von MIS-Strukturen bei der Herstellung von MIS-Strukturen enthaltenden Bauelementen auf einem Substrat
DD228936A1 (de) Verfahren zur messung an halbleiterscheiben mit teststrukturen
Nandakumar et al. Study of scanning electron microscope irradiated damage to gate oxides of metal oxide semiconductor field effect transistors
DE1589901A1 (de) Verfahren zur Verbesserung der elektrischen Eigenschaften von Halbleiteranordnungen mit Isolierschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection