JPH06275591A - 半導体ウェハの洗浄方法 - Google Patents
半導体ウェハの洗浄方法Info
- Publication number
- JPH06275591A JPH06275591A JP5060329A JP6032993A JPH06275591A JP H06275591 A JPH06275591 A JP H06275591A JP 5060329 A JP5060329 A JP 5060329A JP 6032993 A JP6032993 A JP 6032993A JP H06275591 A JPH06275591 A JP H06275591A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- charge
- cleaning
- oxide film
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体ウェハの洗浄条件を設定して歩留まり
よく、かつ、高い信頼性で洗浄する。 【構成】 半導体ウェハにＭＯＳダイオード、ＥＥＰＲ
ＯＭ、ＭＮＯＳダイオードの少なくとも一種を作り込ん
だ試験片を用いて洗浄試験を行う。洗浄によりゲート電
極６に注入された電荷７により、ＭＯＳダイオードのゲ
ート酸化膜５の両面間にチャージアップ電圧が発生し、
その電圧が高いとゲート酸化膜５が破壊(破壊部分８)さ
れる。そこで、半導体ウェハのチャージアップダメージ
を検出し、チャージアップダメージが発生しないチャー
ジアップ低減による洗浄条件を設定する。
よく、かつ、高い信頼性で洗浄する。 【構成】 半導体ウェハにＭＯＳダイオード、ＥＥＰＲ
ＯＭ、ＭＮＯＳダイオードの少なくとも一種を作り込ん
だ試験片を用いて洗浄試験を行う。洗浄によりゲート電
極６に注入された電荷７により、ＭＯＳダイオードのゲ
ート酸化膜５の両面間にチャージアップ電圧が発生し、
その電圧が高いとゲート酸化膜５が破壊(破壊部分８)さ
れる。そこで、半導体ウェハのチャージアップダメージ
を検出し、チャージアップダメージが発生しないチャー
ジアップ低減による洗浄条件を設定する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウェハの洗浄方
法、特に、チャージアップダメージが発生しない条件を
設定する方法に関するものである。
法、特に、チャージアップダメージが発生しない条件を
設定する方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造において、ＭＯＳ(Ｍe
tal Ｏxide Ｓemiconductor)構造トランジスタの微細化
を行うために、ゲート酸化膜はますます薄膜化されてい
る。そして、ゲート酸化膜の薄膜化に伴い、チャージア
ップによるゲート酸化膜耐圧劣化が問題となってきた。
tal Ｏxide Ｓemiconductor)構造トランジスタの微細化
を行うために、ゲート酸化膜はますます薄膜化されてい
る。そして、ゲート酸化膜の薄膜化に伴い、チャージア
ップによるゲート酸化膜耐圧劣化が問題となってきた。
【０００３】従来、イオン注入工程やプラズマエッチン
グ工程、プラズマＣＶＤ(ＣhemicalＶapor Ｄepositio
n)工程等、特に真空中においてイオンやプラズマを用い
た工程に関してのチャージアップダメージは注目されて
いる。チャージアップダメージの発生メカニズムやその
防止策についての検討が広く行われている。
グ工程、プラズマＣＶＤ(ＣhemicalＶapor Ｄepositio
n)工程等、特に真空中においてイオンやプラズマを用い
た工程に関してのチャージアップダメージは注目されて
いる。チャージアップダメージの発生メカニズムやその
防止策についての検討が広く行われている。
【０００４】洗浄工程において、半導体ウェハに付着し
た細かいゴミなど、いわゆるパーティクルの評価や汚染
の評価は一般的に行われているが、チャージアップにつ
いては十分に検討されていない。以下、図６を用いて従
来の半導体製造工程における半導体ウェハの洗浄方法の
一例について説明する。
た細かいゴミなど、いわゆるパーティクルの評価や汚染
の評価は一般的に行われているが、チャージアップにつ
いては十分に検討されていない。以下、図６を用いて従
来の半導体製造工程における半導体ウェハの洗浄方法の
一例について説明する。
【０００５】図６において、１は半導体ウェハ、２は洗
浄装置、３は洗浄水である。半導体ウェハ１を回転させ
ながら洗浄装置２のノズルから噴出した洗浄水３を吹き
付けて洗浄する。従来は、半導体ウェハ１の洗浄条件は
パーティクルの除去率からのみ決定されていた。
浄装置、３は洗浄水である。半導体ウェハ１を回転させ
ながら洗浄装置２のノズルから噴出した洗浄水３を吹き
付けて洗浄する。従来は、半導体ウェハ１の洗浄条件は
パーティクルの除去率からのみ決定されていた。
【０００６】
【発明が解決しようとする課題】しかしながら、図６に
示したように、半導体ウェハ１を回転させながら洗浄水
３を吹き付けて洗浄を行う方法では、半導体ウェハ１と
洗浄水３の摩擦により電圧が発生し、半導体装置への電
荷の注入が生じる。注入された電荷によりゲート酸化膜
の劣化が発生し、歩留まり、信頼性が低下するという問
題を有していた。
示したように、半導体ウェハ１を回転させながら洗浄水
３を吹き付けて洗浄を行う方法では、半導体ウェハ１と
洗浄水３の摩擦により電圧が発生し、半導体装置への電
荷の注入が生じる。注入された電荷によりゲート酸化膜
の劣化が発生し、歩留まり、信頼性が低下するという問
題を有していた。
【０００７】本発明は、上記従来技術の問題点を解決す
るもので、半導体ウェハの洗浄条件を設定して歩留まり
よく、かつ、高い信頼性で洗浄することのできる半導体
ウェハの洗浄方法を提供することを目的とする。
るもので、半導体ウェハの洗浄条件を設定して歩留まり
よく、かつ、高い信頼性で洗浄することのできる半導体
ウェハの洗浄方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体ウェハの洗浄方法は、半導体ウェハ
に、ＭＯＳダイオード、ＥＥＰＲＯＭ(Ｅlectrical Ｅr
asable ＰrogramableReed Ｏnly Ｍemory)、ＭＮＯＳ
(Ｍetal Ｎitride Ｏxide Ｓemiconductor)ダイオード
の少なくとも一種を作り込み、その半導体ウェハを試験
片として洗浄試験を行い、半導体ウェハのチャージアッ
プダメージを検出する。そして、チャージアップダメー
ジが発生しないチャージアップ低減による洗浄条件を設
定するものである。
に本発明の半導体ウェハの洗浄方法は、半導体ウェハ
に、ＭＯＳダイオード、ＥＥＰＲＯＭ(Ｅlectrical Ｅr
asable ＰrogramableReed Ｏnly Ｍemory)、ＭＮＯＳ
(Ｍetal Ｎitride Ｏxide Ｓemiconductor)ダイオード
の少なくとも一種を作り込み、その半導体ウェハを試験
片として洗浄試験を行い、半導体ウェハのチャージアッ
プダメージを検出する。そして、チャージアップダメー
ジが発生しないチャージアップ低減による洗浄条件を設
定するものである。
【０００９】チャージアップ低減方法としては、 (1) 洗浄水にＣＯ2を溶かし込み、導電性を持たせて電
荷を逃がす方法 (2) 洗浄水の洗浄圧力を下げて半導体ウェハとの摩擦力
を低減する方法 (3) ノズルから噴出する洗浄水を分散させて摩擦力を低
減する方法 (4) 洗浄水噴出ノズルと半導体ウェハの距離を大きくし
て摩擦力を低減する方法 (5) 洗浄時間を短くする方法 の少なくとも一つを用いる。
荷を逃がす方法 (2) 洗浄水の洗浄圧力を下げて半導体ウェハとの摩擦力
を低減する方法 (3) ノズルから噴出する洗浄水を分散させて摩擦力を低
減する方法 (4) 洗浄水噴出ノズルと半導体ウェハの距離を大きくし
て摩擦力を低減する方法 (5) 洗浄時間を短くする方法 の少なくとも一つを用いる。
【００１０】
【作用】この構成によれば、ゲート酸化膜を劣化させな
い洗浄条件が設定されるので、これにより、半導体ウェ
ハを歩留まりよく、かつ、高い信頼性で洗浄することが
可能になる。
い洗浄条件が設定されるので、これにより、半導体ウェ
ハを歩留まりよく、かつ、高い信頼性で洗浄することが
可能になる。
【００１１】
【実施例】以下、図面を参照して実施例を詳細に説明す
る。図１は、本発明の第１の実施例を示したもので、Ｍ
ＯＳダイオードを用いた例である。図１において、４は
半導体基板、５はゲート酸化膜であり、半導体基板４上
に形成されている。６はゲート酸化膜５の上に形成され
たゲート電極、７は外部からゲート電極６に注入される
電荷、８は注入された電荷７によりゲート酸化膜５が破
壊された部分である。
る。図１は、本発明の第１の実施例を示したもので、Ｍ
ＯＳダイオードを用いた例である。図１において、４は
半導体基板、５はゲート酸化膜であり、半導体基板４上
に形成されている。６はゲート酸化膜５の上に形成され
たゲート電極、７は外部からゲート電極６に注入される
電荷、８は注入された電荷７によりゲート酸化膜５が破
壊された部分である。
【００１２】まず、洗浄工程において、半導体ウェハと
吹き付けられる洗浄水との摩擦により電圧が発生し、ゲ
ート電極６に電荷７が注入され、ゲート酸化膜５の両面
間にチャージアップ電圧が発生する。この時、チャージ
アップ電圧がゲート酸化膜５を破壊する電圧以上なら
ば、ゲート酸化膜５は破壊されてしまう。ゲート酸化膜
５の破壊された部分８が発生していることを確認するこ
とで、洗浄工程においてチャージアップダメージが生じ
ていると判断できる。ゲート酸化膜の膜厚に依存する
が、通常では10Ｖ以上のチャージアップ電圧を確認する
ことができる。
吹き付けられる洗浄水との摩擦により電圧が発生し、ゲ
ート電極６に電荷７が注入され、ゲート酸化膜５の両面
間にチャージアップ電圧が発生する。この時、チャージ
アップ電圧がゲート酸化膜５を破壊する電圧以上なら
ば、ゲート酸化膜５は破壊されてしまう。ゲート酸化膜
５の破壊された部分８が発生していることを確認するこ
とで、洗浄工程においてチャージアップダメージが生じ
ていると判断できる。ゲート酸化膜の膜厚に依存する
が、通常では10Ｖ以上のチャージアップ電圧を確認する
ことができる。
【００１３】上記の方法によりチャージアップダメージ
の発生を検出した後、そのチャージアップダメージが発
生しない、チャージアップ低減による洗浄条件を設定す
ることができる。
の発生を検出した後、そのチャージアップダメージが発
生しない、チャージアップ低減による洗浄条件を設定す
ることができる。
【００１４】チャージアップ低減方法としては種々考え
られるが、次のような方法が効果的である。 (1) 洗浄水にＣＯ2を溶かし込み、導電性を持たせて電
荷を逃がす。
られるが、次のような方法が効果的である。 (1) 洗浄水にＣＯ2を溶かし込み、導電性を持たせて電
荷を逃がす。
【００１５】(2) 洗浄水の洗浄圧力を下げて半導体ウェ
ハとの摩擦力を低減する。
ハとの摩擦力を低減する。
【００１６】(3) ノズルから噴出する洗浄水の噴出角度
を広げて摩擦力を低減する。
を広げて摩擦力を低減する。
【００１７】(4) 洗浄水噴出ノズルと半導体ウェハとの
距離を大きくして摩擦力を低減する。
距離を大きくして摩擦力を低減する。
【００１８】(5) 洗浄時間を短くする。
【００１９】等である。これらの一つを単独で用いる
か、若しくは複数併用する。
か、若しくは複数併用する。
【００２０】図２は、本発明の第２の実施例を示したも
ので、ＥＥＰＲＯＭを用いた例である。図２において、
９は半導体基板、10はゲート酸化膜、11はフローティン
グゲート電極であり、ゲート酸化膜10上に形成されてい
る。12はゲート電極であり、フローティングゲート電極
11上に酸化膜を介して形成されている。13は外部から注
入された電荷で、ゲート電極12に注入される。14は注入
された電荷13によりフローティングゲート電極11に蓄積
された電荷である。
ので、ＥＥＰＲＯＭを用いた例である。図２において、
９は半導体基板、10はゲート酸化膜、11はフローティン
グゲート電極であり、ゲート酸化膜10上に形成されてい
る。12はゲート電極であり、フローティングゲート電極
11上に酸化膜を介して形成されている。13は外部から注
入された電荷で、ゲート電極12に注入される。14は注入
された電荷13によりフローティングゲート電極11に蓄積
された電荷である。
【００２１】洗浄工程において、注入された電荷13はゲ
ート電極12とフローティングゲート電極11に発生した電
圧により、半導体基板９からホットエレクトロンが飛び
出してフローティングゲート電極11に飛び込み、電荷14
として蓄積される。この蓄積された電荷14により、ＥＥ
ＰＲＯＭのしきい値電圧がシフトする。
ート電極12とフローティングゲート電極11に発生した電
圧により、半導体基板９からホットエレクトロンが飛び
出してフローティングゲート電極11に飛び込み、電荷14
として蓄積される。この蓄積された電荷14により、ＥＥ
ＰＲＯＭのしきい値電圧がシフトする。
【００２２】図３は、ＥＥＰＲＯＭが表面に構成された
半導体ウェハ洗浄後のＥＥＰＲＯＭのしきい値電圧のシ
フト量を測定した測定値を示したものである。この場
合、４Ｖ〜５Ｖとゲート酸化膜の破壊電圧以下のチャー
ジアップ電圧の発生でもしきい値のシフトは生じ、チャ
ージアップダメージを確認することができる。
半導体ウェハ洗浄後のＥＥＰＲＯＭのしきい値電圧のシ
フト量を測定した測定値を示したものである。この場
合、４Ｖ〜５Ｖとゲート酸化膜の破壊電圧以下のチャー
ジアップ電圧の発生でもしきい値のシフトは生じ、チャ
ージアップダメージを確認することができる。
【００２３】チャージアップダメージが発生しない条件
を決定することにより、半導体ウェハの洗浄条件を設定
することができる。
を決定することにより、半導体ウェハの洗浄条件を設定
することができる。
【００２４】本実施例によれば、ＥＥＰＲＯＭを用いる
ことによって、同一のＥＥＰＲＯＭで繰り返し測定が可
能であり、再現性よく半導体ウェハの洗浄条件を設定す
ることができる。
ことによって、同一のＥＥＰＲＯＭで繰り返し測定が可
能であり、再現性よく半導体ウェハの洗浄条件を設定す
ることができる。
【００２５】図４は、本発明の第３の実施例を示したも
ので、ＭＮＯＳダイオードを用いた例である。図４にお
いて、15は半導体基板、16はゲート酸化膜であり、半導
体基板15上に形成されている。ゲート酸化膜16は、酸化
珪素膜／窒化珪素膜／酸化珪素膜の三層構造になってい
る。17はゲート電極であり、ゲート酸化膜16上に形成さ
れている。18は外部から注入された電荷で、ゲート電極
17に注入される。19は注入された電荷18によりゲート酸
化膜の間にトラップされた電荷である。
ので、ＭＮＯＳダイオードを用いた例である。図４にお
いて、15は半導体基板、16はゲート酸化膜であり、半導
体基板15上に形成されている。ゲート酸化膜16は、酸化
珪素膜／窒化珪素膜／酸化珪素膜の三層構造になってい
る。17はゲート電極であり、ゲート酸化膜16上に形成さ
れている。18は外部から注入された電荷で、ゲート電極
17に注入される。19は注入された電荷18によりゲート酸
化膜の間にトラップされた電荷である。
【００２６】洗浄工程において、注入された電荷18によ
りゲート電極16の両面間にチャージアップ電圧が発生す
る。この時、半導体基板15からホットエレクトロンが発
生し、ゲート酸化膜16に飛び込む。ゲート酸化膜16中の
酸化珪素膜と窒化珪素膜の間に電荷19がトラップされ、
ＭＮＯＳダイオードのしきい値電圧がシフトする。
りゲート電極16の両面間にチャージアップ電圧が発生す
る。この時、半導体基板15からホットエレクトロンが発
生し、ゲート酸化膜16に飛び込む。ゲート酸化膜16中の
酸化珪素膜と窒化珪素膜の間に電荷19がトラップされ、
ＭＮＯＳダイオードのしきい値電圧がシフトする。
【００２７】図５は、ＭＮＯＳダイオードが表面に構成
された半導体ウェハ洗浄後のＭＮＯＳダイオードのしき
い値電圧のシフト量を測定した測定値を示したものであ
る。この場合、２Ｖ〜３Ｖ以上のチャージアップ電圧に
対しても、しきい値電圧のシフトが生じ、チャージアッ
プダメージを確認することができる。
された半導体ウェハ洗浄後のＭＮＯＳダイオードのしき
い値電圧のシフト量を測定した測定値を示したものであ
る。この場合、２Ｖ〜３Ｖ以上のチャージアップ電圧に
対しても、しきい値電圧のシフトが生じ、チャージアッ
プダメージを確認することができる。
【００２８】チャージアップダメージが発生しない条件
を決定することにより、半導体ウェハの洗浄条件を設定
することができる。
を決定することにより、半導体ウェハの洗浄条件を設定
することができる。
【００２９】以上のように、本実施例によれば、ＭＮＯ
Ｓダイオードを用いることにより、同一のＭＮＯＳダイ
オードで繰り返し測定が可能であり、精度よく半導体ウ
ェハの洗浄条件を設定することができる。
Ｓダイオードを用いることにより、同一のＭＮＯＳダイ
オードで繰り返し測定が可能であり、精度よく半導体ウ
ェハの洗浄条件を設定することができる。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
半導体ウェハに作り込んだＭＯＳダイオード、ＥＥＰＲ
ＯＭ、ＭＮＯＳダイオードの少なくとも一つを使用して
洗浄試験を行い、半導体ウェハのチャージアップダメー
ジを検出することにより、その測定結果を用いて半導体
ウェハの洗浄条件を設定することができ、これにより、
高歩留まり、高信頼性の洗浄を行うことが可能となる。
半導体ウェハに作り込んだＭＯＳダイオード、ＥＥＰＲ
ＯＭ、ＭＮＯＳダイオードの少なくとも一つを使用して
洗浄試験を行い、半導体ウェハのチャージアップダメー
ジを検出することにより、その測定結果を用いて半導体
ウェハの洗浄条件を設定することができ、これにより、
高歩留まり、高信頼性の洗浄を行うことが可能となる。
【図１】本発明の第１の実施例における半導体ウェハ洗
浄条件の設定に用いるＭＯＳダイオードの断面図であ
る。
浄条件の設定に用いるＭＯＳダイオードの断面図であ
る。
【図２】本発明の第２の実施例における半導体ウェハ洗
浄条件の設定に用いるＥＥＰＲＯＭの断面図である。
浄条件の設定に用いるＥＥＰＲＯＭの断面図である。
【図３】同実施例における半導体ウェハ洗浄前後のＥＥ
ＰＲＯＭのしきい値電圧シフト量測定値を示す図であ
る。
ＰＲＯＭのしきい値電圧シフト量測定値を示す図であ
る。
【図４】本発明の第３の実施例における半導体ウェハ洗
浄条件の設定に用いるＭＮＯＳダイオードの断面図であ
る。
浄条件の設定に用いるＭＮＯＳダイオードの断面図であ
る。
【図５】同実施例における半導体ウェハ洗浄前後のＭＮ
ＯＳダイオードのしきい値電圧シフト量測定値を示す図
である。
ＯＳダイオードのしきい値電圧シフト量測定値を示す図
である。
【図６】従来の半導体ウェハの洗浄方法を示す図であ
る。
る。
【符号の説明】 ４,９,15 … 半導体基板、 ５,10,16 … ゲート酸化
膜、 ６,12,17 … ゲート電極、 ７,13,18 … 外部から
注入される電荷、 ８ … ゲート酸化膜の破壊された部
分、 11 … フローティングゲート電極、 14 … 蓄積さ
れた電荷、 19 … トラップされた電荷。
膜、 ６,12,17 … ゲート電極、 ７,13,18 … 外部から
注入される電荷、 ８ … ゲート酸化膜の破壊された部
分、 11 … フローティングゲート電極、 14 … 蓄積さ
れた電荷、 19 … トラップされた電荷。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792
Claims (2)
- 【請求項１】 半導体ウェハにＭＯＳダイオード、ＥＥ
ＰＲＯＭ、ＭＮＯＳダイオードの少なくとも一種を作り
込んだ試験片を用いて洗浄試験を行い、半導体ウェハの
チャージアップダメージを検出し、チャージアップダメ
ージが発生しないチャージアップ低減による洗浄条件を
設定することを特徴とする半導体ウェハの洗浄方法。 - 【請求項２】 チャージアップ低減方法として、 (1) 洗浄水にＣＯ2を溶かし込み、導電性を持たせて電
荷を逃がす方法 (2) 洗浄水の洗浄圧力を下げて半導体ウェハとの摩擦力
を低減する方法 (3) ノズルから噴出する洗浄水を分散させて摩擦力を低
減する方法 (4) 洗浄水噴出ノズルと半導体ウェハとの距離を大きく
して摩擦力を低減する方法 (5) 洗浄時間を短くする方法 の少なくとも一つを用いることを特徴とする請求項１記
載の半導体ウェハの洗浄方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060329A JPH06275591A (ja) | 1993-03-19 | 1993-03-19 | 半導体ウェハの洗浄方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060329A JPH06275591A (ja) | 1993-03-19 | 1993-03-19 | 半導体ウェハの洗浄方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275591A true JPH06275591A (ja) | 1994-09-30 |
Family
ID=13139028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5060329A Pending JPH06275591A (ja) | 1993-03-19 | 1993-03-19 | 半導体ウェハの洗浄方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275591A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299343C (zh) * | 2003-02-20 | 2007-02-07 | 松下电器产业株式会社 | 充电损伤评价用半导体器件和充电损伤评价方法 |
| US7709836B2 (en) | 2002-03-14 | 2010-05-04 | Infineon Technologies Ag | Detector arrangement, method for the detection of electrical charge carriers and use of an ONO field effect transistor for detection of an electrical charge |
| JP2010129590A (ja) * | 2008-11-25 | 2010-06-10 | Kurita Water Ind Ltd | 基板洗浄方法及び帯電抑制効果監視モニター |
-
1993
- 1993-03-19 JP JP5060329A patent/JPH06275591A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709836B2 (en) | 2002-03-14 | 2010-05-04 | Infineon Technologies Ag | Detector arrangement, method for the detection of electrical charge carriers and use of an ONO field effect transistor for detection of an electrical charge |
| CN1299343C (zh) * | 2003-02-20 | 2007-02-07 | 松下电器产业株式会社 | 充电损伤评价用半导体器件和充电损伤评价方法 |
| JP2010129590A (ja) * | 2008-11-25 | 2010-06-10 | Kurita Water Ind Ltd | 基板洗浄方法及び帯電抑制効果監視モニター |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI231006B (en) | Structure of removing residual charges in metal layers and method of the same | |
| JPH06275591A (ja) | 半導体ウェハの洗浄方法 | |
| JP3250465B2 (ja) | 電子シェーディングダメージの測定方法 | |
| US6043102A (en) | Assessing plasma induced gate dielectric degradation with stress induced leakage current measurements | |
| US6686254B2 (en) | Semiconductor structure and method for reducing charge damage | |
| US6517637B1 (en) | Method for cleaning wafers with ionized water | |
| JP3307240B2 (ja) | 電子シェーディングダメージの測定方法 | |
| JP3846016B2 (ja) | 電子シェーディングダメージの測定方法 | |
| JP3642146B2 (ja) | 半導体装置の評価方法 | |
| JP3269411B2 (ja) | 半導体装置の製造方法 | |
| Brozek et al. | Hole trap generation in the gate oxide due to plasma-induced charging | |
| US20210046747A1 (en) | Method for manufacturing laminated structure and method for manufacturing liquid ejection head substrate | |
| US6308576B1 (en) | Method for determining stress effect on a film during scrubber clean | |
| Brownson et al. | Role of RIE in microchip bond pad corrosion | |
| Brożek et al. | Comparison of damage created by a chemical downstream etcher and plasma‐immersion system in metal–oxide–semiconductor capacitors | |
| Jiang et al. | Gate leakage current: A sensitive characterization parameter for plasma-induced damage detection in ultrathin oxide submicron transistors | |
| Cellere et al. | Plasma-induced micro breakdown in small-area MOSFETs | |
| Gabriel et al. | Damage to thin gate oxide during lightly doped drain spacer oxide etching | |
| Noguchi et al. | Characterization of process-induced charging damage in scaled-down devices and reliability improvement using time-modulated plasma | |
| US6222228B1 (en) | Method for reducing gate oxide damage caused by charging | |
| US6218218B1 (en) | Method for reducing gate oxide damage caused by charging | |
| Prabhakar et al. | Plasma damage study using fully processed MOS transistors | |
| McVittie | FACTORS AFFECTING CHARGING DAMAGE DURING PLASMA ETCHING | |
| Kim et al. | The temperature effect of degradation in tunneling and conventional silicon dioxides | |
| US6703320B1 (en) | Successful and easy method to remove polysilicon film |