WO2003055201A1

WO2003055201A1 - Dispositif d'imagerie

Info

Publication number: WO2003055201A1
Application number: PCT/JP2002/012887
Authority: WO
Inventors: Yukinobu Sugiyama; Haruyoshi Toyoda; Naohisa Mukozaka
Original assignee: Hamamatsu Photonics K.K.
Priority date: 2001-12-21
Filing date: 2002-12-10
Publication date: 2003-07-03
Also published as: TW200301569A; AU2002354122A1; EP1460839A1; US7245317B2; CN100512392C; US20050041124A1; CN1605189A; KR100876729B1; JP2003189181A; JP3965049B2; KR20040065291A; EP1460839A4; TWI248215B

Description

撮像装置

技術分野

本発明は、撮像装置に関するものである。

'冃 ^ΛΪ¾術

従来、 C MO S型イメージセンサ等の固体撮像素子を用いて撮像し、画像を検出することが一般的に行われている。

発明の開示

しかしながら、従来のものでは、撮像による画像の検出と共に、光が入射した 2次元位置の検出を行うということは不可能であった。

本発明は上述の点に鑑みてなされたもので、画像の検出と共に、光が入射した 2次元位置の検出を行うことができる撮像装置を提供することを課題とする。本発明に係る撮像装置は、画素が 2次元配列された光感応領域を有する撮像装置であって、各々入射した光の強度に応じて出力する第 1光感応部分と第 2光感応部分とで 1画素が構成されており、第 1光感応部分からの出力を読み出して当該出力に基づいて画像を検出するための画像検出部と、第 2光感応部分からの出力を読み出して当該出力に基づいて 2次元配列における第 1の方向及び第 2の方向での輝度プロファイルを検出するための輝度プロファイル検出部とを備えることを特徴としている。

本発明に係る撮像装置では、 1つの画素に入射した光は当該画素を構成する第 1光感応部分及び第 2光感応部分それぞれにおいて検出されて、光強度に応じた出力が光感応部分毎になされる。そして、画像検出部により、第 1光感応部分からの出力が読み出されて当該出力に基づいて画像が検出される。また、輝度プロファイル検出部により、第 2光感応部分からの出力が読み出され当該出力に基づいて 2次元配列における第 1の方向及び第 2の方向での輝度プロファイルが検出される。このように、 1画素が第 1光感応部分と第 2光感応部分とで構成されていることから、画像の検出と共に、光が入射した 2次元位置の検出を行うことが可能となる。

また、第 1光感応部分からの出力を画像検出部に導くための配線と第 2光感応部分からの出力を輝度プロファイル検出部に導くための配線とが画素間を延びて設けられていることが好ましい。このように構成した場合、それぞれの配線により第 1光感応部分及び第 2光感応部分への光の入射を妨げられることはなく、検出感度の低下を抑制できる。

また、第 2光感応部分は、同一面内にて隣接して配設された複数の光感応部分を含み、 2次元配列における第 1の方向に配列された複数の画素にわたって、第 2光感応部分に含まれる複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、 2次元配列における第 2の方向に配列された複数の画素にわたつて、第 2光感応部分に含まれる複数の光感応部分のうち他方の光感応部分同士が電気的に接続されていることが好ましい。このように構成した場合、 1つの第 2光感応部分に入射した光は当該第 2光感応部分に含まれる光感応部分それぞれにおいて検出されて、光強度に応じた電流がそれぞれの光感応部分毎に出力される。そして、一方の光感応部分同士が 2次元配列における第 1の方向に配列された複数の画素にわたって電気的に接続されているので、一方の光感応部分からの電流出力は第 1の方向に送られる。また、他方の光感応部分同士が 2次元配列における第 2の方向に配列された複数の画素にわたって電気的に接続されているので、他方の光感応部分からの電流出力は第 2の方向に送られる。このように、一方の光感応部分からの電流出力は第 1の方向に送られるとともに、他方の光感応部分からの電流出力は第 2の方向に送られることから、第 1の方向での輝度プロファィノレと第 2の方向での輝度プロフアイルとをそれぞれ独立して得ることが可能となる。この結果、 1画素に複数の光感応部分を配設するという極めて簡素な構成にて、入射した光の 2次元位置を高速に検出することができる。

また、第 1の方向に配列された複数の画素にわたって、第 2光感応部分に含まれる複数の光感応部分のうち一方の光感応部分同士を電気的に接続するための配線が、画素間を第 1の方向に延びて設けられており、第 2の方向に配列された複数の画素にわたって、第 2光感応部分に含まれる複数の光感応部分のうち他方の光感応部分同士を電気的に接続するための配線が、画素間を第 2の方向に延びて設けられていることが好ましい。このように構成した場合、それぞれの配線により光感応部分への光の入射を妨げられることはなく、検出感度の低下を抑制できる。

また、第 2光感応部分は入射した光の強度に応じた電流を出力し、輝度プロフアイル検出部は、第 1の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群からの電流出力を第 2の方向に順次読み出すための第 1 輝度プロファイル検出用シフトレジスタと、第 2の方向に配列された複数の画素間において電気的に接続された他方の光感応部分群からの電流出力を第 1の方向に順次読み出すための第 2輝度プロファイル検出用シフトレジスタと、第 1輝度プロファイル検出用シフトレジスタにより順次読み出される各一方の光感応部分群からの電流出力を順次入力し、その出力を電圧出力に変換する第 1積分回路と、第 2輝度プロファイル検出用シフトレジスタにより順次読み出される各他方の光感応部分群からの電流出力を順次入力し、その出力を電圧出力に変換する第 2 積分回路と、を含んでいることが好ましい。このように構成した場合、第 1の方向での輝度プロフアイノレと第 2の方向での輝度プロフアイルとを極めて簡易な構成にて検出することができる。

また、第 1光感応部分は入射した光の強度に応じた電流を出力し、画像検出部は、第 1光感応部分からの電流出力を第 1の方向に順次読み出すための第 1画像検出用シフトレジスタと、第 1画像検出用シフトレジスタにて第 1の方向に順次読み出された電流出力を第 2の方向に順次読み出すための第 2画像検出用シフトレジスタと、を含んでいることが好ましい。このように構成した場合、画像を極めて簡易な構成にて検出することができる。また、輝度プロファイル検出部は、検出した第 1の方向での輝度プロファイルにおける所定輝度以上の画素位置を特定する第 1画素位置特定部と、検出した第 2の方向での輝度プロファイルにおける所定輝度以上の画素位置を特定する第 2 画素位置特定部とを含み、画像検出部は、第 1画素位置特定部及び第 2画素位置特定部にてそれぞれ特定された画素位置を含む画像を検出することが好ましい。このように構成した場合、所定輝度以上の領域を含む画像を極めて高速にて検出することができる。また、当該撮像装置の動体追尾センサ等への適用が可能となる。

図面の簡単な説明

図 1は、本実施形態に係る撮像装置を示す概念概略構成図である。

図 2は、本実施形態に係る撮像装置に含まれる光感応領域の一例を示す要部拡大平面図である。

図 3は、本実施形態に係る撮像装置に含まれる光感応領域を示す概略構成図である。

図 4は、本実施形態に係る撮像装置に含まれる第 1輝度プロファイル検出用信号処理回路を示す概略構成図である。

図 5は、本実施形態に係る撮像装置に含まれる第 2輝度プロフアイノレ.検出用信号処理回路を示す概略構成図である。

図 6 Aは、第 1輝度プロファイル検出用シフトレジスタから出力される信号の経時的変化を示すグラフである。

図 6 Bは、第 1輝度プロファイル検出用シフトレジスタから出力される信号の経時的変化を示すグラフである。

図 6 Cは、第 1輝度プロファイル検出用シフトレジスタから出力される信号の経時的変化を示すグラフである。

図 6 Dは、第 1積分回路に入力されるリセット信号の経時的変化を示すグラフである。図 6 Eは、第 1輝度プロファイル検出用信号処理回路から出力される電圧の経時的変化を示すグラフである。

図 7 Aは、第 2輝度プロファイル検出用シフトレジスタから出力される信号の経時的変化を示すグラフである。

図 7 Bは、第 2輝度プロファイル検出用シフトレジスタから出力される信号の経時的変化を示すグラフである。

図 7 Cは、第 2輝度プロファイル検出用シフトレジスタから出力される信号の経時的変化を示すグラフである。

図 7 Dは、第 2積分回路に入力されるリセット信号の経時的変化を示すグラフである。

図 7 Eは、第 2輝度プロファイル検出用信号処理回路から出力される電圧の経時的変化を示すグラフである。

図 8は、本実施形態に係る撮像装置に含まれる画像検出部を示す概略構成図である。

図 9 Aは、第 1画像検出用シフトレジスタから出力される信号の経時的変化を示すグラフである。

図 9 Bは、第 1画像検出用シフトレジスタから出力される信号の経時的.変化を. 示すグラフである。

図 9 Cは、第 2画像検出用シフトレジスタから出力される信号の経時的変化を示すグラフである。

図 9 Dは、第 2画像検出用シフトレジスタから出力される信号の経時的変化を示すグラフである。

図 9 Eは、第 3積分回路に入力されるリセット信号の経時的変化を示すグラフである。

図 9 Fは、第 3積分回路から出力される電圧の経時的変化を示すグラフである。図 10は、本実施形態に係る撮像装置の変形例を示す概略構成図である。

図 1 1は、本実施形態に係る撮像装置の変形例を示す概略構成図である。

図 1 2 Aは、図 1 1に示された撮像装置の変形例の動作を説明するための図である。

図 1 2 Bは、図 1 1に示された撮像装置の変形例の動作を説明するための図である。

発明を実施するための最良の形態

本発明の実施形態に係る撮像装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。以下では、パラメータ Mおよび Nそれぞれを 2以上の整数とする。また、特に明示しない限りは、パラメータ mを 1以上 M以下の任意の整数とし、パラメータ nを 1以上 N以下の任意の整数とする。

図 1は、本実施形態に係る撮像装置を示す概念概略構成図である。本実施形態に係る撮像装置 1は、図 1に示されるように、光感応領域 10と、第 1輝度プロファイル検出用信号処理回路 20と、第 2輝度プロファイル検出用信号処理回路 30、画像検出部としての画像検出用信号処理回路 50とを有している。ここで、第 1輝度プロフアイ.ル検出用信号処理回路 20と第 2輝度プロスアイル検出用信号処理回路 30とが輝度プロファイル検出部を構成する。

光感応領域 10は、画素 1 l_mnが M行 N列に 2次元配列されている。 1画素は、各々に入射した光の強度に応じた電流を出力する第 1光感応部分 1 2_mnと第 2 光感応部分 1 3_mnを同一面內にて隣接して配設することで構成されている。また、第 2光感応部分 13_mnは、同一面内にて隣接して配設された複数（本実施形態においては、 2つ）の光感応部分 14 _mn, 1 5_mnを含んでいる。

2次元配列における第 1の方向に配列された複数の画素 1 1„〜1 1_1N, 1 1 ₂₁〜1 1_2N, · · '， 1 1_M1〜1 1_MNにわたつて、第 2光感応部分 1 3_mnに含まれる複数の光感応部分 14 _mn, 1 5_mnのうち一方の光感応部分 14_mn同士（たとえば、一方の光感応部分 14u〜l 4_1N) が電気的に接続されている。また、第 2光感応部分 1 3 _mnに含まれる複数の光感応部分 14 _mn, 1 5_mnのうち他方の光感応部分 1 5 _mn同士（たとえば、一方の光感応部分 1 5 n〜l 5_1N) が電気的に接続されている。

ここで、図 2及び図 3に基づいて、光感応領域 10の構成について説明する。図 2は、撮像装置に含まれる光感応領域の一例を示す要部拡大平面図であり、図 3は、撮像装置に含まれる光感応領域を示す概略構成図である。なお、図 2においては、絶縁層、保護層等の図示を省略している。

光感応領域 10は、 P型（第 1導電型）の半導体からなる半導体基板 40と、当該半導体基板 40の表層に形成された N型（第 2導電型）の半導体領域 4 1, 42， 43とを含んでいる。これにより、第 1光感応部分 1 2_mnは半導体基板 4 0部分と第 2導電型半導体領域 41とを含み、フォトダイオード 61が構成されることとなる。また、第 2光感応部分 1 3 _mnに含まれる一方の光感応部分 14_m _nは半導体基板 40部分と第 2導電型半導体領域 42とを含み、フォトダイォード 62が構成されることとなる。また、第 2光感応部分 13 _mnに含まれる他方の光感応部分 15_mnは半導体基板 40部分と第 2導電型半導体領域 43とを含み、フォトダイォード 63が構成されることとなる。第 1光感応部分 12 _mnは、パッシブピクセルセンサ（PP S ： Passive Pixel Sensor) に構成されている。

第 2導電型半導体領域 42, 43は、図 2に示されるように、光入射方向から見て略三角形状を呈しており、 1画素において 2つの領域 42, 43が互いに一辺が隣接して形成されている。半導体基板 40は、接地電位とされている。なお、光感応領域 10は、 N型の半導体からなる半導体基板と、当該半導体基板の表層に形成された P型の半導体領域とを含んで構成されていてもよい。

領域 4 1には、絶縁層（図示せず）に形成されたスルーホール（図示せず）を介して第 1配線 45が電気的に接続されている。また、ポリシリコンからなる M OSゲート 46が設けられており、 MOSゲート 46には第 2配線 47が電気的に接続されている。領域 41と MO Sグート 46によりスィツチ素子 64 (電界効果トランジスタ： FET) が構成されることとなる。スィッチ素子 64のドレインが領域 41の大きな面積部分に相当し、ソースが第 1配線 45に接続される領域 42には、絶縁層（図示せず）に形成されたスルーホール（図示せず）を介して第 3配線 48が電気的に接続されている。領域 43には、絶縁層（図示せず）に形成されたスルーホール（図示せず）を介して第 4配線 49が電気的に接続されている。なお、上述した絶縁層の材料としては S i 0₂又は S i N等を用いることができ、第 1配線 45〜第 4配線 49の各配線の材料としては A 1等の金属を用いることができる。

第 1配線 45は、各画素 1 l_mnにおける領域 41を第 1の方向にわたって電気的に接続するものであって、画素 1 l_mn間を第 1の方向に延びて設けられている。第 2配線 47は、 MOSゲート 46を第 2の方向にわたって電気的に接続するものであって、画素 1 l_mn間を第 2の方向に延びて設けられている。

第 3配線 48は、各画素 1 l_mnにおける領域 42を第 1の方向にわたって電気的に接続するものであって、画素 1 l_mn間を第 1の方向に延びて設けられている。このように、各画素 1 l_mnにおける領域 42を第 3配線 48で接続することにより、 2次元配列における第 1の方向に配列された複数の画素 1 l n〜l 1_1N ， 1 1₂₁〜1 1_2N, · · · , 1 1_M1〜 1 1_MNにわたつて一方の光感応部分 14_m _n同士（たとえば、一方の光感応部分 14„〜14_1N) が電気的に接続されて、光感応領域 10において第 1の方向に長く延びる光感応部が構成される。この第 1の方向に長く延びる光感応部は M列形成されることになる。

第 4配線 49は、各画素 1 l_mnにおける領域 43を第 2の方向にわたって電気的に接続するものであって、画素 1 l_mn間を第 2の方向に延びて設けられている。このように、各画素 1 l_mnにおける領域 43を第 4配線 49で接続することにより、 2次元配列における第 2の方向に配列された複数の画素 1 1„〜1 1_M1 , 1 1₁₂〜1 1_M2, · · · ' 1 1_1N〜1 1_MNにわたつて他方の光感応部分 1 5_m _n同士（たとえば、他方の光感応部分 15„〜1 5_M1) が電気的に接続されて、光感応領域 10において第 2の方向に長く延びる光感応部が構成される。この第 2の方向に長く延びる光感応部は N行形成されることになる。

また、光感応領域 10においては、上述した第 1の方向に長く延びる M列の光感応部と第 2の方向に長く延びる N行の光感応部とが同一面上に形成されることになる。

図 2から分かるように、図 3において、第 2配線 47及び第 4配線 49は図 3 中左右方向に並んでいる画素 1 1間でつながつており、第 1配線 45及び第 3配線 48は図 3中上下方向に並んでいる画素 1 1間でつながつている。

領域 42, 43の形状は、図 2に示された略三角形状のものに限られず、他の形状であってもよく、たとえば、光入射方向から見て長方形状や櫛状を呈していてもよい。また、 1画素あたり 2以上の領域としてもよレ、。なお、 1画素あたり第 1の方向と第 2の方向の第 2導電型半導体領域の面積が異なっていても、画素間で夫々の方向ごとに一定であればよい。すなわち、同一の方向に延びる全ての配線で各々に接続されている光感応領域の総面積が同じであればよい。

続いて、図 4及び図 5に基づいて、第 1輝度プロファイル検出用信号処理回路 20及び第 2輝度プロフアイル検出用信号処理回路 30の構成について説明する。図 4は、第 1輝度プロファイル検出用信号処理回路を示す概略構成図であり、図 5は、第 2輝度プロファイル検出用信号処理回路を示す概略構成図である。第 1輝度プロファイル検出用信号処理回路 20は、光感応領域 10に入射した光の第 2の方向での輝度プロファイルを示す電圧 H。_{u t}を出力する。第 2輝度プロフアイル検出用信号処理回路 30は、光感応領域 10に入射した光の第 1の方向での輝度プロファイルを示す電圧 V。_{u t}を出力する。

第 1輝度プロファイル検出用信号処理回路 20は、図 4に示されるように、第 1の方向に配列された複数の画素 1 1„〜 1 1_1N， 1 1₂₁〜1 1_2N, · ■ · , 1 1_M1〜1 1_MN間において電気的に接続された一方の光感応部分 14_mn群（第 2導電型半導体領域 42からなり、第 1の方向に長く延びる M列の光感応部）に対応して設けられた第 1スィッチ素子 2 1と、第 1の方向に配列された複数の画素丄 l i i〜l l iN, l l 2 i〜l l ₂N， · · ·， 1 1 MI ~ 1 1 MN間にねいて電気的に接続された一方の光感応部分 14_mn群からの電流を第 2の方向に順次読み出すための第 1輝度プロファイル検出用シフトレジスタ 22と、第 1輝度プロフアイル検出用シフトレジスタ 22により順次読み出される各一方の光感応部分 1 4 _mn群からの電流を順次入力し、その電流を電圧に変換して出力する第 1積分回路 23とを含んでいる。

第 1スィッチ素子 21は、第 1輝度プロファイル検出用シフトレジスタ 22から出力される信号 s h i f t (H_m) により制御されて順次閉じられる。第 1スイッチ素子 21を閉じることにより、第 1の方向に配列された複数の画素 1 1 u 〜1 1_1N, 1 1₂₁〜1 1_2N， · · ·， 1 1_M1〜1 1_MN間において電気的に接続された一方の光感応部分 14_mn群に蓄積された電荷が電流となって、第 3配線 4 8及び第 1スィッチ素子 21を介して第 1積分回路 23に出力される。第 1輝度プロファイル検出用シフトレジスタ 22は、制御回路（図示せず）から出力される信号によりその動作が制されて、第 1スィッチ素子 2 1を順次閉じる。 . 第 1積分回路 23は、第 1の方向に配列された複数の画素 1 1„〜1 1_1N， 1 1₂₁〜1 1_2N, · · · , 1 1_M1〜 1 1_MN間において電気的に接続された一方の光感応部分 14 _mn群からの電流出力を入力し、入力した電流出力の電荷を増幅するアンプ 24と、アンプ 24の入力端子に一方の端子が接続され、アンプ 24の出力端子に他方の端子が接続された容量素子 25と、アンプ 24の入力端子に一方の端子が接続され、アンプ 24の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号 Φ_Η^₅"が有意の場合には「ΟΝ」状態となり、リセット信号 <D_{Hr e s e t}が非有意の場合には「OFF」状態となるスィッチ素子 26とを有している。第 1積分回路 23は、スィッチ素子 26力 S 「ON」状態であるときには、容量素子 25を放電して初期化する。一方、第 1積分回路 23は、スィッチ素子 26 が「OFF」状態であるときには、第 1の方向に配列された複数の画素 1 1„〜 1 1_1N， 1 1₂₁〜1 1_2N, · · · , 1 1_M1〜 1 1_MN間において電気的に接続された一方の光感応部分 14 _mn群から入力端子に入力した電荷を容量素子 25に蓄積して、その蓄積された電荷に応じた電圧 H。_utを出力端子から出力する。第 2輝度プロファイル検出用信号処理回路 30は、図 5に示されるように、第 2の方向に配列された複数の画素 1 1 u〜 1 1_Mい 1 1₁₂〜1 1_M2, · · · , 1 1_1N〜 1 1_MN間において電気的に接続された他方の光感応部分 1 5_mn群（第 2導電型半導体領域 43からなり、第 2の方向に長く延びる N行の光感応部）に対応して設けられた第 2スィッチ素子 31と、第 2の方向に配列された複数の画

¾ 1 1！ χ ~ 1 1 Ml ' 丄丄〜丄丄！^^, . . · , 1 11 N~ ¹ 1 _MN間におレ、て電¼ 的に接続された他方の光感応部分 1 5 _mn群からの電流を第 1の方向に順次読み出すための第 2輝度プロファイル検出用シフトレジスタ 32と、第 2輝度プロフアイル検出用シフトレジスタ 32により順次読み出される各他方の光感応部分 1 5 _mn群からの電流を順次入力し、その電流を電圧に変換して出力する第 2積分回路 33とを含んでいる。 .

第 2スィツチ素子 31は、第 2輝度プロファイル検出用シフトレジスタ 32から出力される信号 s h i f t (VJ により制御されて順次閉じられる。第 2スイッチ素子 3 1を閉じることにより、第 2の方向に配列された複数の画素 1 1„ 〜： L 1_Mい 1 1₁₂〜1 1_M2, · · ·， 1 1_1N〜 1 1_MN間において電気的に接続された他方の光感応部分 1 5 _mn群に蓄積された電荷が電流となって、第 4配線 4 9及び第 2スィッチ素子 3 1を介して第 2積分回路 33に出力される。第 2輝度プロファイル検出用シフトレジスタ 32は、制御回路から出力される信号によりその動作が制御されて、第 2スィッチ素子 31を順次閉じる。

第 2積分回路 33は、第 2の方向に配列された複数の画素 1 1„〜1 1_M1， 1 ι₁₂〜ι ι_Μ2， · · ·， 1 1_1N〜 1 1_MN間において電気的に接続された他方の光感応部分 1 5 _mn群からの電流出力を入力し、入力した電流出力の電荷を増幅するアンプ 34と、アンプ 34の入力端子に一方の端子が接続され、アンプ 34の出力端子に他方の端子が接続された容量素子 35と、アンプ 34の入力端子に一方の端子が接続され、アンプ 34の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号 E>_{Vr e s e t}が有意の場合には「ON」状態となり、リセット信号 _{Vr e s e t}が非有意の場合には「OFF」状態となるスィッチ素子 36とを有している。

第 2積分回路 33は、スィッチ素子 36力 S 「ON」状態であるときには、容量素子 35を放電して初期化する。一方、第 2積分回路 33は、スィッチ素子 36 が「OFF」状態であるときには、第 2の方向に配列された複数の画素 1 1„〜 1 1_Mい 1 1₁₂〜1 1_M2, · · ·， 1 1_1N〜 1 1_MN間において電気的に接続された他方の光感応部分 1 5 _mn群から入力端子に入力した電荷を容量素子 35に蓄積して、その蓄積された電荷に応じた電圧 V。_{u t}を出力端子から出力する。続いて、図 6 A〜図 6 E及び図 7 A〜図 7 Eに基づいて、第 1輝度プロフアイル検出用信号処理回路 20及び第 2輝度プロファイル検出用信号処理回路 30の動作について説明する。図 6 A〜図 6 Eは、第 1輝度プロファイル検出用信号処理回路の動作を説明するためのタイミングチャートであり、図 7 A〜図 7 Eは、第 2輝度プロファイル検出用信号処理回路の動作を説明するためのタイミングチヤートである。

制御回路から第 1輝度プロファイル検出用シフトレジスタ 22にスタート信号が入力されると、図 6 A及び図 6 Bにも示されるように、所定のパルス幅を有する信号 s h i f t (HJ が順次出力される。第 1輝度プロファイル検出用シフトレジスタ 22から対応する第 1スィツチ素子 2 1に s h i f t (HJ が出力されると、第 1スィッチ素子 2 1が順次閉じ、対応する一方の光感応部分 14_mn 群に蓄積された電荷が電流となって第 1積分回路 23に順次出力される。

第 1積分回路 23には、図 6 Dに示されるように、制御回路からリセット信号 H_{r e s e t}が入力されている。このリセット信号 _{Hr e s e t}が「OFF」状態の期間、対応する一方の光感応部分 14_mn群に蓄積された電荷が容量素子 25に蓄積されて、図 6 Eに示されるように、蓄積された電荷量に応じた電圧 H。_{u t}が第 1 積分回路 23から順次出力される。なお、第 1積分回路 23は、リセット信号 Φ _{Hr e s e t}が「ON」状態のときにはスィッチ素子 26を閉じて容量素子 25を初期化する。

このように、第 1輝度プロファイル検出用信号処理回路 20からは、第 1の方向に配列された複数の画素 1 1 1_1N, 1 1₂₁〜1 1_2N， ■ · · , 1 1_M1 〜1 1_MN間において電気的に接続された一方の光感応部分 14 _mn群にて蓄積されて電荷（電流）に対応した電圧 H。_utが、対応する一方の光感応部分 14_mn群毎に順次時系列データとして出力される。この時系列データは、第 2の方向での輝度プロファイルを示すものである。

制御回路から第 2輝度プロファイル検出用シフトレジスタ 32にスタート信号が入力されると、図 7 A及び図 7 Bにも示されるように、所定のパルス幅を有する信号 s h i f t (V_n) が順次出力される。第 2輝度プロファイル検出用シフトレジスタ 32から対応する第 2スィツチ素子 3 1に s h i f t (V_n) が出力されると、第 2スィッチ素子 3 1が順次閉じ、対応する他方の光感応部分 1 5_mn 群に蓄積された電荷が電流となって第 2積分回路 33に順次出力される。

第 2積分回路 33には、図 7 Dに示されるように、制御回路からリセット信号 Φν^ が入力されている。このリセット信号 _{Vr e s e t}が「OFF」状態の期間、対応する他方の光感応部分 1 5 _mn群に蓄積された電荷が容量素子 35に蓄積されて、図 7 Eに示されるように、蓄積された電荷量に応じた電圧 V。_{u t}が第 2 積分回路 33から順次出力される。なお、第 2積分回路 33は、リセット信号 Φ _{Vr e s e t}が「ON」状態のときにはスィッチ素子 36を閉じて容量素子 35を初期化する。

このように、第 2輝度プロファイル検出用信号処理回路 30からは、第 2の方向に配列された複数の画素 1 1„〜 1 1_Mい 1 1₁₂〜1 1_M2， · · ·， 1 1_1N 〜1 1_MN間において電気的に接続された他方の光感応部分 1 5 _mn群にて蓄積されて電荷（電流）に対応した電圧 V。_utが、対応する他方の光感応部分 1 5_mn群毎に順次時系列データとして出力される。この時系列データは、第 1の方向での輝度プロファイルを示すものである。

続いて、図 8に基づいて、画像検出用信号処理回路 50の構成について説明する。図 8は、画像検出部を示す概略構成図である。画像検出用信号処理回路 50 は、光感応領域 1 0に入射した光により画素データ（画像）を示す電圧 IM。_{u t} を出力する。

画像検出用信号処理回路 50は、各第 1光感応部分 1 2_mnからの電流出力を第 1の方向に順次読み出すための第 1画像検出用シフトレジスタ 51と、第 2の方向に配列された画素 1 l_mnに対応して設けられた第 3スィツチ素子 52と、第 1 画像検出用シフトレジスタ 5 1にて第 1の方向に順次読み出されたそれぞれの電流出力を第 2の方向に順次読み出すための第 2画像検出用シフトレジスタ 53と、第 2画像検出用シフトレジスタ 53により順次読み出される各第 1光感応部分 1 2_mnからの電流を順次入力し、その電流を電圧に変換して出力する第 3積分回路 54とを含んでいる。

第 1画像検出用シフトレジスタ 5 1は、夫々の第 1光感応部分 1 2_mnで生じた電流を読み出すために、制御回路（図示せず）から出力される信号によりその動作が制御されて、夫々の!^103ゲート46 (スィッチ素子 64) に信号 s h i f t (V_{I n}) を出力する。第 1画像検出用シフトレジスタ 5 1は、第 2の方向に配列された第 1光感応部分 1 2_mnの MOSゲート 46 (スィッチ素子 64) に対して、同時に信号 s h i f t (V_{i n}) を出力し得るように第 2配線 47を介して接続されている。第 3スィツチ素子 52は、第 2画像検出用シフトレジスタ 53から出力される信号 s h i f t (H_]m) により制御されて順次閉じられる。第 3スィッチ素子 5 2を閉じることにより、第 1画像検出用シフトレジスタ 5 1からの信号 s h i f t (V_{] n}) により閉じられた MO Sゲート 46 (スィッチ素子 64) に対応する第 1光感応部分 1 2 _mnに蓄積された電荷が電流となって、第 1配線 48及び第 3 スィツチ素子 52を介して第 3積分回路 54に出力される。第 2画像検出用シフトレジスタ 53は、制御回路（図示せず）力ら出力される信号によりその動作が制御されて、第 3スィッチ素子 52を順次閉じる。

第 3積分回路 54は、夫々の第 1光感応部分 1 2 _mnからの電流出力を入力し、入力した電流出力の電荷を増幅するアンプ 55と、アンプ 55の入力端子に一方の端子が接続され、アンプ 55の出力端子に他方の端子が接続された容量素子 5 6と、アンプ 55の入力端子に一方の端子が接続され、アンプ 55の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号 Φ j Mr e s e tが有意の場合には「ON」状態となり、リセット信号 _{]mr e s e t}が非有意の場合には「 OF F」状態となるスィッチ素子 57とを有している。

第 3積分回路 54は、スィッチ素子 57が「ON」状態であるときには、容量素子 56を放電して初期化する。一方、第 3積分回路 54は、スィッチ素子.57 力 S 「OFF」状態であるときには、夫々の第 1光感応部分 1 2_mnから入力端子に入力した電荷を容量素子 56に蓄積して、その蓄積された電荷に応じた電圧 IM 。_{u t}を出力端子から出力する。

続いて、図 9 A〜図 9 Fに基づいて、画像検出用信号処理回路 50の動作について説明する。図 9A〜図 9 Fは、画像検出用信号処理回路の動作を説明するためのタイミングチャートである。

制御回路から第 1画像検出用シフトレジスタ 5 1にスタート信号が入力されると、図 9 A及び図 9 Bにも示されるように、所定のパルス幅を有する信号 s h i f t (V_{I n}) が順次出力される。第 1画像検出用シフトレジスタ 51から対応する MO Sゲート 46に s h i f t (V_{I n}) が出力されると、 MOSゲート 46が順次閉じる。

この状態で、制御回路から第 2画像検出用シフトレジスタ 53にスタート信号が入力されると、図 9 C及び図 9 Dにも示されるように、所定のパルス幅を有する信号 s h i f t (H_lm) が順次出力される。第 2画像検出用シフトレジスタ 5 3から対応する第 3スィツチ素子 52に _S h i f t (H_Jm) が出力されると、第 3スィッチ素子 52が順次閉じ、対応する第 1光感応部分 1 2 _mnに蓄積された電荷が電流となって第 3積分回路 54に順次出力される。

第 3積分回路 54には、図 9 Eに示されるように、制御回路からリセット信号 I_{Mr e s e t}が入力されている。このリセット信号 _{IMr e s e t}が「OFF」状態の期間、対応する第 1光感応部分 12 _mnに蓄積された電荷が容量素子 56に蓄積されて、図 9 Fに示されるように、蓄積された電荷量に応じた電圧 I M。_utが第 3 積分回路 54から順次出力される。なお、第 3積分回路 54は、リセット信号 Φ _{IMre se t}が「ON」状態のときにはスィッチ素子 57を閉じて容量素子 56を初期化する。

このように、画像検出用信号処理回路 50からは、第 1光感応部分 12_mnにて蓄積されて電荷（電流）に対応した IM。_utが、対応する第 1光感応部分 1 2_mn 毎に順次時系列データとして出力される。この時系列データは、画素データ（画像）を示すものである。

なお、第 1輝度プロファイル検出用信号処理回路 20、第 2輝度プロファイル検出用信号処理回路 30及び画像検出用信号処理回路 50は、同じタイミングにて動作させてもよく、時系列順で独立して動作させてもよい。

以上のように、本実施形態の撮像装置 1においては、 1つの画素 1 l_mnに入射した光は当該画素 1 l_mnを構成する第 1光感応部分 1 2 _mn及び第 2光感応部分 1 3 _mnそれぞれにおいて検出されて、光強度に応じた出力が光感応部分 1 2_mn ， I 3_mn毎になされる。そして、画像検出用信号処理回路 50により、第 1光感応部分 1 2 _mnからの出力が読み出されて当該出力に基づいて画像が検出される。また、輝度プロファイル検出部（第 1輝度プロファイル検出用信号処理回路 20 及び第 2輝度プロファイル検出用信号処理回路 30) により、第 2光感応部分 1 3_mnからの出力が読み出され当該出力に基づいて 2次元配列における第 1の方向及び第 2の方向での輝度プロファイルが検出される。このように、 1画素が第 1光感応部分 1 2 _{m n}と第 2光感応部分 13 _mnとで構成されていることから、画像の検出と共に、光が入射した 2次元位置の検出を行うことが可能となる。

また、本実施形態の撮像装置 1において、第 1光感応部分 1 2_mnからの出力を画像検出用信号処理回路 50に導くための第 1配線 45及び第 2配線 47と、第 2光感応部分 1 3_mnからの出力を輝度プロファイル検出部（第 1輝度プロフアイル検出用信号処理回路 20及び第 2輝度プロファイル検出用信号処理回路 30) に導くための第 3配線 48及び第 4配線 49とが画素 1 l_mn間を延びて設けられている。これにより、それぞれの配線 45, 47， 48, 49により第 1光感応部分 1 2 _mn及び第 2光感応部分 1 3 _mnへの光の入射を妨げられることはなく、検出感度の低下を抑制できる。

また、本実施形態の撮像装置 1において、第 2光感応部分 1 3_mnは、同一面内にて隣接して配設された複数の光感応部分 14_mn, 1 5_mnを含み、 2次元配列における第 1の方向に配列された複数の画素 1 1 n〜 1 1_1N, 1 1₂₁〜 1 1_2N, • · · , 1 1_Μ1〜1 1_ΜΝにわたつて、第 2光感応部分 1 3_mnに含まれる複数の光感応部分 14_mn, 1 5 _mnのうち一方の光感応部分 14_mn同士が電気的に接続され、 2次元配列における第 2の方向に配列された複数の画素 1 1 ^〜1 1_M1 ， 1 1₁₂〜1 1_M2， ■ · ·， 1 1_1N〜'l 1_MNにわたつて、第 2光感応部分 1 3_m _nに含まれる複数の光感応部分 14_mn， 15 _mnのうち他方の光感応部分 1 5_mn同士が電気的に接続されている。これにより、 1つの第 2光感応部分 1 3 _mnに入射した光は当該第 2光感応部分 1 3 _mnに含まれる光感応部分 14_mn, 1 5_mnそれぞれにおいて検出されて、光強度に応じた電流がそれぞれの光感応部分 14_mn, 1 5_mn毎に出力される。そして、一方の光感応部分 14_mn同士が 2次元配列における第 1の方向に配列された複数の画素 1 1 n〜l 1_1N, 1 1₂₁〜1 1_2N， · • ■， 1 1_M1〜1 1_MNにわたつて電気的に接続されているので、一方の光感応部分 1⁴ _mnからの電流出力は第 1の方向に送られる。また、他方の光感応部分 1 5 _mn同士が 2次元配列における第 2の方向に配列された複数の画素 1 1„〜1 1_M い 1 1₁₂〜1 1_M2, ' · ·， 1 1_1N~1 1_MNにわたつて電気的に接続されているので、他方の光感応部分 1 5 _mnからの電流出力は第 2の方向に送られる。このように、一方の光感応部分 14 _mnからの電流出力は第 1の方向に送られるとともに、他方の光感応部分 1 5 _mnからの電流出力は第 2の方向に送られることから、第 1の方向での輝度プロファイルと第 2の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、 1画素に複数の光感応部分 14 _mn , 1 5_mnを配設するという極めて簡素な構成にて、入射した光の 2次元位置を高速に検出することができる。

また、本実施形態の撮像装置 1においては、第 3配線 48が、画素 1 l_mn間を第 1の方向に延びて設けられており、第 4配線 49が、画素 1 l_mn間を第 2の方向に延びて設けられていることが好ましい。このように構成した場合、それぞれの配線 48, 49により光感応部分 12 _mn, 1 3 _mnへの光の入射を妨げられることはなく、検出感度の低下を抑制できる。

また、本実施形態の撮像装置 1において、第 2光感応部分 1 3 _mnは入射した光の強度に応じた電流を出力し、輝度プロファイル検出部（第 1輝度プロファイル検出用信号処理回路 20、第 2輝度プロファイル検出用信号処理回路 30) は、第 1輝度プロファイル検出用シフトレジスタ 22と、第 2輝度プロファイル検出用シフトレジスタ 32と、第 1積分回路 23と、第 2積分回路 33とを含んでいる。これにより、第 1の方向での輝度プロファイルと第 2の方向での輝度プロフアイノレとを極めて簡易な構成にて検出することができる。

また、本実施形態の撮像装置 1において、第 1光感応部分 1 2 _mnは入射した光の強度に応じた電流を出力し、画像検出用信号処理回路 50は、第 1画像検出用シフトレジスタ 5 1と、第²画像検出用シフトレジスタ 53と、第 2積分回路 5 4とを含んでいる。これにより、画像（画素データ）を極めて簡易な構成にて検出することができる。

次に、図 10に基づいて、本実施形態に係る撮像装置の変形例について説明する。図 10は、本実施形態に係る撮像装置の変形例を示す概略構成図である。変形例は、上述した実施形態に比して、第 1光感応部分 1 2 _mnがアクティブピクセルセンサ（P PS ： Active Pixel Sensor) に構成されている点で相違する。なお、図 10では、 2 X 2画素として図示している。なお、図 10において、各画素 1 1₁₁₍ 1 1₁₂, 1 1₂₁, 1 1₂₂の同じ位置から延びる各配線はつながっている。

電界効果トランジスタ（FET) 81, 82の各ドレインが電源電圧に接続され、トランジスタ 81のソースとトランジスタ 82のゲートが電界効果トランジスタ 83のドレインに接続されている。トランジスタ 83のソースがフォトダイオード 61の力ソードに接続されている。更に、トランジスタ 82のソースカ、トランジスタ 84のドレイン、ソースを通して第 3スィツチ素子 52側に接続されている。トランジスタ 81のゲートには、第 1画像検出用シフトレジスタ 5 1 からリセット信号 R e s e t (V_{I n}) が与えられ、トランジスタ 83のゲートには、第 1画像検出用シフトレジスタ 5 1から信号 SW (V_{T n}) が与えられる。また、トランジスタ 84には、第 1画像検出用シフトレジスタ 5 1から信号 s h i f t (V_{I n}) が与えられる。

このアクティブピクセルセンサの動作について説明するに、まず、トランジスタ 8 1のゲートにリセット信号 R e s e t (V_{] n}) が印加され、トランジスタ 8 1がオンになり、トランジスタ 8 1のドレイン、ソースを介してフォトダイォード 6 1の力ソードの電圧が電源電位にされる（リセットされる）。なお、このとき、トランジスタ 83はオンであり、トランジスタ 84はオフである。続いて、トランジスタ 8 1のゲートへのリセット信号 R e s e t (V_{] n}) が消失してトランジスタ 8 1がオフとなり、これにより、フォトダイオード 6 1の力ソード電位が電源電位に維持される。この状態で、フォトダイオード 6 1に光が照射され、フォトダイオード 6 1が入射光を光電変換して、照射光量（強度 X時間）に比例した電荷 Qがフォトダイォード 61に蓄積され、フォトダイォード 6 1のカソードの電位が QZCなる電圧変化を起こす（ただし、 Cはフォトダイオード 6 1の容量である）。

その後、トランジスタ 83のゲートに信号 SW (V_{I n}) が印加され、トランジスタ 84のゲートに信号 s h i f t (V_{] n}) が印加されることにより、フォトダィオード 6 1の上述した力ソード電圧変化分が、トランジスタ 83、トランジスタ 82及びトランジスタ 84を通して画像信号として出力される。

このように、第 1光感応部分 1 2 _mnをアクティブピクセルセンサにて構成した場合においても、画像の検出と共に、光が入射した 2次元位置の検出を行うことが可能となる。

次に、図 1 1に基づいて、本実施形態に係る撮像装置の更なる変形例について説明する。図 1 1は、本実施形態に係る撮像装置の更なる変形例を示す概略構成図である。

図 1 1に示された変形例において、第 2輝度プロファイル検出用信号処理回路 30 (輝度プロファイル検出部）は、第 1の方向での輝度プロファイルにおける所定輝度以上の画素位置を特定する第 1画素位置特定部 9 1を含んでいる。第 1 画素位置特定部 91には、夫々の第 2スィツチ素子 3 1からの出力が接続されており、第 2の方向に配列された複数の画素 1 1„〜 1 1_M1, 1 1₁₂〜 1 1_M2, • · · , 1 1_1N〜1 1_MN間において電気的に接続された他方の光感応部分 15_m _n群からの電流出力が入力される。

第 1画素位置特定部 9 1は、入力された出力に基づいて、所定輝度以上となる画素位置を特定して、特定した画素位置に関する情報を画素情報（チャンネル情報）として第 1画像検出用シフトレジスタ 5 1に送る。画素情報には、特定した画素位置の周辺に位置する画素位置も含まれる。第 1画像検出用シフトレジスタ 5 1は、第 1画素位置特定部 9 1から送られた画素情報に基づいて、当該画素情報における画素位置に対応する MOSゲート 46のみ s h i f t (V_{] n}) を順次出力する。これにより、画素情報における画素位置に対応する MOSゲート 46 のみが順次閉じられることとなる。

第 1輝度プロファイル検出用信号処理回路 20 (輝度プロファイル検出部）は、第 2の方向での輝度プロフアイルにおける所定輝度以上の画素位置を特定する第 2画素位置特定部 92を含んでいる。第 2画素位置特定部 92には、夫々の第 1スィッチ素子 2 1からの出力が接続されており、第 1の方向に配列された複数の画素 1 1„〜1 1_1N, 1 1₂₁〜1 1_2N， ■ ' '， 1 1_M1〜1 1_MN間において電気的に接続された一方の光感応部分 14_mn群からの出力が入力される。

第 2画素位置特定部 92は、入力された出力に基づいて、所定輝度以上となる画素位置を特定して、特定した画素位置に関する情報を画素情報（チャンネル情報）として第 2画像検出用シフトレジスタ 53に送る。画素情報には、特定した画素位置の周辺に位置する画素位置も含まれる。第 2画像検出用シフトレジスタ 53は、第 2画素位置特定部 92から送られた画素情報に基づいて、当該画素情報における画素位置に対応する第 3スィッチ素子 52のみ s h i f t (H_]m) を順次出力する。これにより、画素情報における画素位置に対応する第 3スィッチ素子 52のみが順次閉じられて、当該画素位置に対応する第 1光感応部分 1 2_mn に蓄積された電荷が電流となってイメージ読出回路 93、第 3スィツチ素子 52 を介して AZD変換回路 94に順次出力される。なお、第 1輝度プロファイル検出用信号処理回路 20及び第 2輝度プロファイル検出用信号処理回路 30の出力は A/D変換回路 95, 96に送られて AZD変換された後に出力される。

したがって、図 12 A及び図 12 Bに示されるように、光感応領域 10全体で検出される画像 I 1 (MXN画素）に対して、所定輝度以上となる所定の領域の画像 I 2 (OX P画素：ただし M≥0、 N≥ P) を得ることができる。たとえば、 M = N= 5 1 2、 0 = P = 64、読み出し速度 1 t s e c/p i x e 1の場合、画像 I 1を読み出すとフレームレートは 3. 8 (f p s) となり、画像 I 2を読み出すと 244 (f p s) となり、高速での読み出しが可能となる。なお、図 1 2Aにおいて、特性 Aは、第 1輝度プロファイル検出用信号処理回路 20により得られた第 2の方向での輝度プロファイルを示し、特性 Bは、第 2輝度プロファィル検出用信号処理回路 30により得られた第 1の方向での輝度プロフアイノレを示す。

このように、図 1 1に示された変形例では、所定輝度以上の領域を含む画像を極めて高速にて検出することができる。また、当該撮像装置 1の動体追尾センサ等への適用が可能となる。

本発明は、前述した実施形態に限定されるものではない。たとえば、第 2光感応部分 1 3_mnを同一面内にて第 1光感応部分 1 2_nmと隣接して配設する代わりに、光感応領域 10が形成される半導体基板 40の裏面側に、抵抗電極等の格子状の抵抗部を設け、光入射に基づく抵抗値変動を検知することで第 1の方向及び第 2の方向での輝度プロファイル（光の入射位置）を検出するようにしてもよい産業上の利用可能性

本発明の撮像装置は、動体追尾装置に利用できる。

Claims

言青求の範囲

1 . 画素が 2次元配列された光感応領域を有する撮像装置であって、各々入射した光の強度に応じた出力を行う第 1光感応部分と第 2光感応部分とで 1画素が構成されており、

前記第 1光感応部分からの出力を読み出して当該出力に基づいて画像を検出するための画像検出部と、前記第 2光感応部分からの出力を読み出して当該出力に基づいて前記 2次元配列における第 1の方向及び第 2の方向での輝度プロフアイルを検出するための輝度プロファイル検出部とを備えることを特徴とする撮像装置。

2 . 前記第 1光感応部分からの出力を前記画像検出部に導くための配線と前記第 2光感応部分からの出力を前記輝度プロファイル検出部に導くための配線とが前記画素間を延びて設けられていることを特徴とする請求の範囲第 1項に記載の撮像装置。

3 . 前記第 2光感応部分は、同一面内にて隣接して配設された複数の光感応部分を含み、

前記 2次元配列における第 1の方向に配列された複数の画素にわたつて、前記第 2光感応部分に含まれる複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、

前記 2次元配列における第 2の方向に配列された複数の画素にわたつて、前記第 2光感応部分に含まれる複数の光感応部分のうち他方の光感応部分同士が電気的に接続されていることを特徴とする請求の範囲第 1項に記載の撮像装置。

4 . 前記第 1の方向に配列された複数の画素にわたって、前記第 2光感応部分に含まれる複数の光感応部分のうち一方の光感応部分同士を電気的に接続するための配線が、前記画素間を前記第 1の方向に延びて設けられており、前記第 2の方向に配列された複数の画素にわたつて、前記第 2光感応部分に含まれる複数の光感応部分のうち他方の光感応部分同士を電気的に接続するための配線が、前記画素間を前記第 2の方向に延びて設けられていることを特徴とする請求の範囲第 3項に記載の撮像装置。

5 . 前記第 2光感応部分は入射した光の強度に応じた電流を出力し、前記輝度プロフアイル検出部は、

前記第 1の方向に配列された前記複数の画素間において電気的に接続された一方の光感応部分群からの電流出力を前記第 2の方向に順次読み出すための第 1 輝度プロファイル検出用シフトレジスタと、

前記第 2の方向に配列された前記複数の画素間において電気的に接続された他方の光感応部分群からの電流出力を前記第 1の方向に順次読み出すための第 2 輝度プロファイル検出用シフトレジスタと、

前記第 1輝度プロファイル検出用シフトレジスタにより順次読み出される前記各一方の光感応部分群からの電流出力を順次入力し、その出力を電圧出力に変換する第 1積分回路と、

前記第 2輝度プロファイル検出用シフトレジスタにより順次読み出される前記各他方の光感応部分群からの電流出力を順次入力し、その出力を電圧出力に変換する第 2積分回路と、を含んでいることを特徴とする請求の範囲第 3項に記載の撮像装置。

6 . 前記第 1光感応部分は入射した光の強度に応じた電流を出力し、前記画像検出部は、

前記第 1光感応部分からの電流出力を前記第 1の方向に順次読み出すための第 1画像検出用シフトレジスタと、

前記第 1画像検出用シフトレジスタにて前記第 1の方向に順次読み出された前記電流出力を前記第 2の方向に順次読み出すための第 2画像検出用シフトレジスタと、を含んでいることを特徴とする請求の範囲第 1項に記載の撮像装置。

7 . 前記輝度プロファイル検出部は、検出した前記第 1の方向での輝度プロフアイルにおける所定輝度以上の画素位置を特定する第 1画素位置特定部と、検出した前記第 2の方向での輝度プロフアイルにおける所定輝度以上の画素位置を特定する第 2画素位置特定部とを含み、

前記画像検出部は、前記第 1画素位置特定部及び前記第 2画素位置特定部にてそれぞれ特定された前記画素位置を含む画像を検出することを特徴とする請求の範囲第 1項に記載の撮像装置。