JP2001177144A - 光位置検出装置 - Google Patents
光位置検出装置Info
- Publication number
- JP2001177144A JP2001177144A JP36154199A JP36154199A JP2001177144A JP 2001177144 A JP2001177144 A JP 2001177144A JP 36154199 A JP36154199 A JP 36154199A JP 36154199 A JP36154199 A JP 36154199A JP 2001177144 A JP2001177144 A JP 2001177144A
- Authority
- JP
- Japan
- Prior art keywords
- voltage value
- output
- circuit
- value
- sum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【課題】 光入射位置検出の線形性および安定性が優れ
た光位置検出装置を提供する。 【解決手段】 第２加算回路５０から出力される電圧値
Ｖsum3は、受光部１０の第ｍ行にあるＮ個のフォトダイ
オードＰＤmnが受光した光の光量の総和に、行方向座標
値を表す定数ａmを乗じて、各行の乗算結果の総和を求
め、この求められた総和に応じたものである。第４加算
回路７０から出力される電圧値Ｖsum4は、受光部１０の
第ｎ列にあるＭ個のフォトダイオードＰＤmnが受光した
光の光量の総和に、列方向座標値を表す定数ｂnを乗じ
て、各列の乗算結果の総和を求め、この求められた総和
に応じたものである。第５加算回路８０から出力される
電圧値Ｖsum5は、受光部１０の全てのフォトダイオード
ＰＤmnが受光した光の光量の総和に応じたものである。
た光位置検出装置を提供する。 【解決手段】 第２加算回路５０から出力される電圧値
Ｖsum3は、受光部１０の第ｍ行にあるＮ個のフォトダイ
オードＰＤmnが受光した光の光量の総和に、行方向座標
値を表す定数ａmを乗じて、各行の乗算結果の総和を求
め、この求められた総和に応じたものである。第４加算
回路７０から出力される電圧値Ｖsum4は、受光部１０の
第ｎ列にあるＭ個のフォトダイオードＰＤmnが受光した
光の光量の総和に、列方向座標値を表す定数ｂnを乗じ
て、各列の乗算結果の総和を求め、この求められた総和
に応じたものである。第５加算回路８０から出力される
電圧値Ｖsum5は、受光部１０の全てのフォトダイオード
ＰＤmnが受光した光の光量の総和に応じたものである。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スポット光が入射
した位置を検出する光位置検出装置に関するものであ
る。
した位置を検出する光位置検出装置に関するものであ
る。
【０００２】
【従来の技術】光位置検出装置は、光や粒子線等のエネ
ルギ線の２次元入射位置検出に用いられるものであり、
例えば表面分割型の半導体位置検出装置（ＰＳＤ）が知
られている。表面分割型ＰＳＤは、半導体基板の表面上
に矩形の受光面抵抗層が形成されており、その受光面抵
抗層の周囲の４辺それぞれに配置された出力電極より、
エネルギ線の入射に伴い発生した電流が読み出される。
互いに対向する辺に配置された２つの出力電極より読み
出された電荷に基づいて、受光面上での入射位置が求め
られる。
ルギ線の２次元入射位置検出に用いられるものであり、
例えば表面分割型の半導体位置検出装置（ＰＳＤ）が知
られている。表面分割型ＰＳＤは、半導体基板の表面上
に矩形の受光面抵抗層が形成されており、その受光面抵
抗層の周囲の４辺それぞれに配置された出力電極より、
エネルギ線の入射に伴い発生した電流が読み出される。
互いに対向する辺に配置された２つの出力電極より読み
出された電荷に基づいて、受光面上での入射位置が求め
られる。
【０００３】このような表面分割型ＰＳＤでは、入射位
置に対する電流出力の線形性が優れていることが重要と
なる。しかし、実際には、受光面の中心付近と周辺付近
とでは、出力電極までの距離と抵抗値との対応関係が異
なることから、入射位置に対する電流出力の線形性は確
保されず、入射位置検出に歪みが生じる。そこで、この
ような問題点を解決するために、表面分割型ＰＳＤの改
良案（以下「改良表面分割型ＰＳＤ」という。）が特公
昭６２−６２０７５号公報や特公平４−７６０５５号公
報に提案されている。
置に対する電流出力の線形性が優れていることが重要と
なる。しかし、実際には、受光面の中心付近と周辺付近
とでは、出力電極までの距離と抵抗値との対応関係が異
なることから、入射位置に対する電流出力の線形性は確
保されず、入射位置検出に歪みが生じる。そこで、この
ような問題点を解決するために、表面分割型ＰＳＤの改
良案（以下「改良表面分割型ＰＳＤ」という。）が特公
昭６２−６２０７５号公報や特公平４−７６０５５号公
報に提案されている。
【０００４】この改良表面分割型ＰＳＤでは、受光面抵
抗層の形状が矩形ではなく、受光面抵抗層の４辺それぞ
れが円弧状とされており、その４辺上に分割線抵抗層が
形成され、受光面抵抗層の４隅にある各辺の分割線抵抗
層の接続位置に出力電極が配置されている。このように
構成することで、改良表面分割型ＰＳＤは、入射位置検
出の歪みを低減している。
抗層の形状が矩形ではなく、受光面抵抗層の４辺それぞ
れが円弧状とされており、その４辺上に分割線抵抗層が
形成され、受光面抵抗層の４隅にある各辺の分割線抵抗
層の接続位置に出力電極が配置されている。このように
構成することで、改良表面分割型ＰＳＤは、入射位置検
出の歪みを低減している。
【０００５】
【発明が解決しようとする課題】上記の改良表面分割型
ＰＳＤでは、受光面抵抗層と分割線抵抗層との抵抗比が
一定の関係を満たすように形成することにより、入射位
置検出の線形性を向上させている。すなわち、受光面抵
抗層のシート抵抗値をｒ（Ω／□）とし、各々の分割線
抵抗層の線抵抗率をＲｉ（Ω／ｃｍ）とし、各々の分割
線抵抗層の曲率半径をａｉ（ｃｍ）としたときに、これ
らがＲｉ＝ｒ／ａｉなる関係式を満たすように抵抗値お
よび曲率半径を決めることにより、改良表面分割型ＰＳ
Ｄにおける入射位置検出の歪みを補正して、入射位置検
出の線形性を向上させている。
ＰＳＤでは、受光面抵抗層と分割線抵抗層との抵抗比が
一定の関係を満たすように形成することにより、入射位
置検出の線形性を向上させている。すなわち、受光面抵
抗層のシート抵抗値をｒ（Ω／□）とし、各々の分割線
抵抗層の線抵抗率をＲｉ（Ω／ｃｍ）とし、各々の分割
線抵抗層の曲率半径をａｉ（ｃｍ）としたときに、これ
らがＲｉ＝ｒ／ａｉなる関係式を満たすように抵抗値お
よび曲率半径を決めることにより、改良表面分割型ＰＳ
Ｄにおける入射位置検出の歪みを補正して、入射位置検
出の線形性を向上させている。
【０００６】しかしながら、上記の関係式を満たすため
には、分割線抵抗層と比較して受光面抵抗層が非常に低
い不純物濃度を有して形成される必要がある。この場
合、不純物濃度が低い受光面抵抗層においては、外部か
らの水分等の影響によって抵抗値が変動し易く、これに
より受光面抵抗層と分割線抵抗層との抵抗比が変化す
る。また、受光面抵抗層と分割線抵抗層とで不純物濃度
が大きく異なることから、受光面抵抗層および分割線抵
抗層それぞれの抵抗値の温度依存性等も異なり、温度変
化等の使用条件の変化に因り、受光面抵抗層と分割線抵
抗層との抵抗比が変化する。そして、受光面抵抗層と分
割線抵抗層との抵抗比が変化すると、入射位置検出の線
形性を維持することができなくなり、位置検出の精度や
安定性が劣化する。
には、分割線抵抗層と比較して受光面抵抗層が非常に低
い不純物濃度を有して形成される必要がある。この場
合、不純物濃度が低い受光面抵抗層においては、外部か
らの水分等の影響によって抵抗値が変動し易く、これに
より受光面抵抗層と分割線抵抗層との抵抗比が変化す
る。また、受光面抵抗層と分割線抵抗層とで不純物濃度
が大きく異なることから、受光面抵抗層および分割線抵
抗層それぞれの抵抗値の温度依存性等も異なり、温度変
化等の使用条件の変化に因り、受光面抵抗層と分割線抵
抗層との抵抗比が変化する。そして、受光面抵抗層と分
割線抵抗層との抵抗比が変化すると、入射位置検出の線
形性を維持することができなくなり、位置検出の精度や
安定性が劣化する。
【０００７】本発明は、上記問題点を解消する為になさ
れたものであり、光入射位置検出の線形性および安定性
が優れた光位置検出装置を提供することを目的とする。
れたものであり、光入射位置検出の線形性および安定性
が優れた光位置検出装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る光位置検出
装置は、(1) Ｍ行Ｎ列に２次元配列された受光素子ＰＤ
mnを有し、第ｍ行のＮ個の受光素子ＰＤm1〜ＰＤmNそれ
ぞれが受光した光の光量に応じた電荷Ｑm1〜ＱmNを順次
に第ｍ出力線に出力する受光部と、(2) 受光部の第ｍ行
のＮ個の受光素子ＰＤm1〜ＰＤmNそれぞれから第ｍ出力
線に順次に出力された電荷Ｑm1〜ＱmNを入力して蓄積
し、この蓄積された電荷に応じた電圧値Ｖ m1〜ＶmNを順
次に出力する第ｍ積分回路と、(3) 第ｍ積分回路から順
次に出力された電圧値Ｖm1〜ＶmNを入力して、この電圧
値をａm倍し（ただし定数ａmはｍ値に応じた値）、この
ａm倍された電圧値ａm・Ｖm1〜ａm・ＶmNを順次に出力す
る第ｍ増倍回路と、(4) 第ｍ増倍回路それぞれから出力
された電圧値ａm・Ｖmnを入力し、これらの総和（ａ1・Ｖ
1n＋ａ2・Ｖ2n＋…＋ａM・ＶMn）を求めて、この総和に応
じた電圧値Ｖsum1(n)を出力する第１加算回路と、(5)
第１加算回路から順次に出力された電圧値Ｖsum1(1)〜
Ｖsum1(N)を入力し、これらの総和（Ｖsum1(1)＋Ｖ
sum1(2)＋…＋Ｖsum1(N)）を求めて、この総和に応じた
電圧値Ｖsum2を出力する第２加算回路と、(6) 第ｍ積分
回路それぞれから出力された電圧値Ｖmnを入力し、これ
らの総和（Ｖ1n＋Ｖ2n＋…＋ＶMn）を求めて、この総和
に応じた電圧値Ｖsum3(n)を出力する第３加算回路と、
(7) 第３加算回路から順次に出力された電圧値Ｖ
sum3(1)〜Ｖsum3(N)を入力し、各電圧値Ｖsum3(n)をｂn
倍（ただし定数ｂnはｎ値に応じた値）したものの総和
（ｂ1・Ｖsum3(1)＋ｂ2・Ｖsum3(2)＋…＋ｂN・
Ｖsum3(N)）を求めて、この総和に応じた電圧値Ｖsum4
を出力する第４加算回路と、(8) 第３加算回路から順次
に出力された電圧値Ｖsum3(1)〜Ｖsum3(N)を入力し、こ
れらの総和（Ｖsum3(1)＋Ｖsum3(2)＋…＋Ｖsum3(N)）
を求めて、この総和に応じた電圧値Ｖsum5を出力する第
５加算回路と、を備えることを特徴とする。ただし、Ｍ
≧２、Ｎ≧２、１≦ｍ≦Ｍ、１≦ｎ≦Ｎ である。
装置は、(1) Ｍ行Ｎ列に２次元配列された受光素子ＰＤ
mnを有し、第ｍ行のＮ個の受光素子ＰＤm1〜ＰＤmNそれ
ぞれが受光した光の光量に応じた電荷Ｑm1〜ＱmNを順次
に第ｍ出力線に出力する受光部と、(2) 受光部の第ｍ行
のＮ個の受光素子ＰＤm1〜ＰＤmNそれぞれから第ｍ出力
線に順次に出力された電荷Ｑm1〜ＱmNを入力して蓄積
し、この蓄積された電荷に応じた電圧値Ｖ m1〜ＶmNを順
次に出力する第ｍ積分回路と、(3) 第ｍ積分回路から順
次に出力された電圧値Ｖm1〜ＶmNを入力して、この電圧
値をａm倍し（ただし定数ａmはｍ値に応じた値）、この
ａm倍された電圧値ａm・Ｖm1〜ａm・ＶmNを順次に出力す
る第ｍ増倍回路と、(4) 第ｍ増倍回路それぞれから出力
された電圧値ａm・Ｖmnを入力し、これらの総和（ａ1・Ｖ
1n＋ａ2・Ｖ2n＋…＋ａM・ＶMn）を求めて、この総和に応
じた電圧値Ｖsum1(n)を出力する第１加算回路と、(5)
第１加算回路から順次に出力された電圧値Ｖsum1(1)〜
Ｖsum1(N)を入力し、これらの総和（Ｖsum1(1)＋Ｖ
sum1(2)＋…＋Ｖsum1(N)）を求めて、この総和に応じた
電圧値Ｖsum2を出力する第２加算回路と、(6) 第ｍ積分
回路それぞれから出力された電圧値Ｖmnを入力し、これ
らの総和（Ｖ1n＋Ｖ2n＋…＋ＶMn）を求めて、この総和
に応じた電圧値Ｖsum3(n)を出力する第３加算回路と、
(7) 第３加算回路から順次に出力された電圧値Ｖ
sum3(1)〜Ｖsum3(N)を入力し、各電圧値Ｖsum3(n)をｂn
倍（ただし定数ｂnはｎ値に応じた値）したものの総和
（ｂ1・Ｖsum3(1)＋ｂ2・Ｖsum3(2)＋…＋ｂN・
Ｖsum3(N)）を求めて、この総和に応じた電圧値Ｖsum4
を出力する第４加算回路と、(8) 第３加算回路から順次
に出力された電圧値Ｖsum3(1)〜Ｖsum3(N)を入力し、こ
れらの総和（Ｖsum3(1)＋Ｖsum3(2)＋…＋Ｖsum3(N)）
を求めて、この総和に応じた電圧値Ｖsum5を出力する第
５加算回路と、を備えることを特徴とする。ただし、Ｍ
≧２、Ｎ≧２、１≦ｍ≦Ｍ、１≦ｎ≦Ｎ である。
【０００９】この光位置検出装置によれば、各期間Ｔn
（１≦ｎ≦Ｎ）に、受光部の第ｎ列にあるＭ個の受光素
子ＰＤmnが受光した光の光量に応じた電荷Ｑmnが第ｍ出
力線に出力される（１≦ｍ≦Ｍ）。この電荷Ｑmnは、前
回の出力時から今回の出力時までの期間に受光素子ＰＤ
mnの接合容量に蓄えられたものである。第ｍ出力線に出
力された電荷Ｑmnは第ｍ積分回路に入力して、この電荷
Ｑmnに応じた電荷が第ｍ積分回路に蓄積され、この蓄積
された電荷に応じた電圧値Ｖmnが第ｍ積分回路より出力
される。
（１≦ｎ≦Ｎ）に、受光部の第ｎ列にあるＭ個の受光素
子ＰＤmnが受光した光の光量に応じた電荷Ｑmnが第ｍ出
力線に出力される（１≦ｍ≦Ｍ）。この電荷Ｑmnは、前
回の出力時から今回の出力時までの期間に受光素子ＰＤ
mnの接合容量に蓄えられたものである。第ｍ出力線に出
力された電荷Ｑmnは第ｍ積分回路に入力して、この電荷
Ｑmnに応じた電荷が第ｍ積分回路に蓄積され、この蓄積
された電荷に応じた電圧値Ｖmnが第ｍ積分回路より出力
される。
【００１０】第ｍ積分回路より出力された電圧値Ｖmnは
第ｍ増倍回路に入力して、ｍ値に応じた値である定数ａ
mだけ電圧値Ｖmnが増倍され、その増倍された電圧値ａm
・Ｖm nが第ｍ増倍回路より出力される。各第ｍ増倍回路
から出力された電圧値ａm・Ｖm nは第１加算回路に入力
し、これらの総和である電圧値Ｖsum1(n)が第１加算回
路より出力される。第１加算回路より出力された電圧値
Ｖsum1(n)は、第２加算回路に入力して累積加算されて
いく。
第ｍ増倍回路に入力して、ｍ値に応じた値である定数ａ
mだけ電圧値Ｖmnが増倍され、その増倍された電圧値ａm
・Ｖm nが第ｍ増倍回路より出力される。各第ｍ増倍回路
から出力された電圧値ａm・Ｖm nは第１加算回路に入力
し、これらの総和である電圧値Ｖsum1(n)が第１加算回
路より出力される。第１加算回路より出力された電圧値
Ｖsum1(n)は、第２加算回路に入力して累積加算されて
いく。
【００１１】また、各第ｍ積分回路より出力された電圧
値Ｖmnは第３加算回路に入力し、これらの総和である電
圧値Ｖsum3(n)が第３加算回路より出力される。第３加
算回路より出力された電圧値Ｖsum3(n)は第４加算回路
に入力し、第４加算回路により、ｎ値に応じた定数ｂn
だけ電圧値Ｖsum3(n)が増倍され、その増倍された電圧
値ｂn・Ｖsum3(n)が累積加算されていく。また、第３加
算回路より出力された電圧値Ｖsum3(n)は、第５加算回
路に入力して累積加算されていく。
値Ｖmnは第３加算回路に入力し、これらの総和である電
圧値Ｖsum3(n)が第３加算回路より出力される。第３加
算回路より出力された電圧値Ｖsum3(n)は第４加算回路
に入力し、第４加算回路により、ｎ値に応じた定数ｂn
だけ電圧値Ｖsum3(n)が増倍され、その増倍された電圧
値ｂn・Ｖsum3(n)が累積加算されていく。また、第３加
算回路より出力された電圧値Ｖsum3(n)は、第５加算回
路に入力して累積加算されていく。
【００１２】期間ＴN経過後において、第２加算回路か
ら出力される電圧値Ｖsum3は、第ｍ行にあるＮ個の受光
素子ＰＤmnが受光した光の光量の総和に、行方向座標値
を表す定数ａmを乗じて、各行の乗算結果の総和を求
め、この求められた総和に応じたものである。第４加算
回路から出力される電圧値Ｖsum4は、第ｎ列にあるＭ個
の受光素子ＰＤmnが受光した光の光量の総和に、列方向
座標値を表す定数ｂnを乗じて、各列の乗算結果の総和
を求め、この求められた総和に応じたものである。第５
加算回路から出力される電圧値Ｖsum5は、全ての受光素
子ＰＤmnが受光した光の光量の総和に応じたものであ
る。したがって、電圧値Ｖsum2を電圧値Ｖsu m5で除算す
れば、受光部のＭ行Ｎ列に２次元配列された受光素子Ｐ
Ｄmnが受光した光の重心位置の行方向座標値が得られ
る。また、電圧値Ｖsum4を電圧値Ｖsum5で除算すれば、
受光部のＭ行Ｎ列に２次元配列された受光素子ＰＤmnが
受光した光の重心位置の列方向座標値が得られる。
ら出力される電圧値Ｖsum3は、第ｍ行にあるＮ個の受光
素子ＰＤmnが受光した光の光量の総和に、行方向座標値
を表す定数ａmを乗じて、各行の乗算結果の総和を求
め、この求められた総和に応じたものである。第４加算
回路から出力される電圧値Ｖsum4は、第ｎ列にあるＭ個
の受光素子ＰＤmnが受光した光の光量の総和に、列方向
座標値を表す定数ｂnを乗じて、各列の乗算結果の総和
を求め、この求められた総和に応じたものである。第５
加算回路から出力される電圧値Ｖsum5は、全ての受光素
子ＰＤmnが受光した光の光量の総和に応じたものであ
る。したがって、電圧値Ｖsum2を電圧値Ｖsu m5で除算す
れば、受光部のＭ行Ｎ列に２次元配列された受光素子Ｐ
Ｄmnが受光した光の重心位置の行方向座標値が得られ
る。また、電圧値Ｖsum4を電圧値Ｖsum5で除算すれば、
受光部のＭ行Ｎ列に２次元配列された受光素子ＰＤmnが
受光した光の重心位置の列方向座標値が得られる。
【００１３】また、本発明に係る光位置検出装置は、第
５加算回路から出力された電圧値Ｖ sum5に基づいてＡ／
Ｄ変換レンジを設定して、第２加算回路から出力された
電圧値Ｖsum2をデジタル値に変換し、そのデジタル値を
出力する第１Ａ／Ｄ変換回路を更に備えることを特徴と
する。この場合には、電圧値Ｖsum2を電圧値Ｖsum5で除
算した結果が第１Ａ／Ｄ変換回路よりデジタル値として
出力される。
５加算回路から出力された電圧値Ｖ sum5に基づいてＡ／
Ｄ変換レンジを設定して、第２加算回路から出力された
電圧値Ｖsum2をデジタル値に変換し、そのデジタル値を
出力する第１Ａ／Ｄ変換回路を更に備えることを特徴と
する。この場合には、電圧値Ｖsum2を電圧値Ｖsum5で除
算した結果が第１Ａ／Ｄ変換回路よりデジタル値として
出力される。
【００１４】また、本発明に係る光位置検出装置は、第
５加算回路から出力された電圧値Ｖ sum5に基づいてＡ／
Ｄ変換レンジを設定して、第４加算回路から出力された
電圧値Ｖsum4をデジタル値に変換し、そのデジタル値を
出力する第２Ａ／Ｄ変換回路を更に備えることを特徴と
する。この場合には、電圧値Ｖsum4を電圧値Ｖsum5で除
算した結果が第２Ａ／Ｄ変換回路よりデジタル値として
出力される。
５加算回路から出力された電圧値Ｖ sum5に基づいてＡ／
Ｄ変換レンジを設定して、第４加算回路から出力された
電圧値Ｖsum4をデジタル値に変換し、そのデジタル値を
出力する第２Ａ／Ｄ変換回路を更に備えることを特徴と
する。この場合には、電圧値Ｖsum4を電圧値Ｖsum5で除
算した結果が第２Ａ／Ｄ変換回路よりデジタル値として
出力される。
【００１５】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。以下では、パラメータＭおよびＮそれぞれを
２以上の整数とする。また、特に明示しない限りは、パ
ラメータｍを１以上Ｍ以下の任意の整数とし、パラメー
タｎを１以上Ｎ以下の任意の整数とする。
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。以下では、パラメータＭおよびＮそれぞれを
２以上の整数とする。また、特に明示しない限りは、パ
ラメータｍを１以上Ｍ以下の任意の整数とし、パラメー
タｎを１以上Ｎ以下の任意の整数とする。
【００１６】図１は本実施形態に係る光位置検出装置１
の全体構成図である。この光位置検出装置１は、Ｍ行Ｎ
列に２次元配列されたフォトダイオードＰＤmn（１≦ｍ
≦Ｍ、１≦ｎ≦Ｎ）を有する受光部１０、Ｍ個の積分回
路２０1〜２０Mを有する積分回路アレイ２０、Ｍ個の増
倍回路３０1〜３０Mを有する増倍回路アレイ３０、第１
加算回路４０、第２加算回路５０、第３加算回路６０、
第４加算回路７０、第５加算回路８０、第１Ａ／Ｄ変換
回路９１、第２Ａ／Ｄ変換回路９２および第３Ａ／Ｄ変
換回路９３を備えて構成されている。
の全体構成図である。この光位置検出装置１は、Ｍ行Ｎ
列に２次元配列されたフォトダイオードＰＤmn（１≦ｍ
≦Ｍ、１≦ｎ≦Ｎ）を有する受光部１０、Ｍ個の積分回
路２０1〜２０Mを有する積分回路アレイ２０、Ｍ個の増
倍回路３０1〜３０Mを有する増倍回路アレイ３０、第１
加算回路４０、第２加算回路５０、第３加算回路６０、
第４加算回路７０、第５加算回路８０、第１Ａ／Ｄ変換
回路９１、第２Ａ／Ｄ変換回路９２および第３Ａ／Ｄ変
換回路９３を備えて構成されている。
【００１７】受光部１０は、Ｍ行Ｎ列に等間隔に２次元
配列されたフォトダイオードＰＤmn（１≦ｍ≦Ｍ、１≦
ｎ≦Ｎ）を有している。フォトダイオードＰＤmnは、ス
イッチ素子ＳＷmnを介して第ｍ出力線１１mに接続され
ている。スイッチ素子ＳＷmn（１≦ｍ≦Ｍ、１≦ｎ≦
Ｎ）は、同一列にあるもの（ｎ値が等しいもの）が同一
タイミングで開閉し、列毎に順次に閉じる。すなわち、
図２に示すように、この受光部１０は、或る期間Ｔnで
は、第ｎ列にあるＭ個のスイッチ素子ＳＷmnのみが閉じ
て、フォトダイオードＰＤmnが受光した光の光量に応じ
た電荷Ｑmnを、スイッチ素子ＳＷmnを介して、第ｍ出力
線１１mに出力する。また、この受光部１０は、フォト
ダイオードＰＤm1〜ＰＤmNそれぞれが出力した電荷Ｑm1
〜ＱmNを、第ｍ出力線１１mに順次に出力する。この電
荷Ｑmnは、前回の出力時から今回の出力時までの期間に
受光素子ＰＤmnの接合容量に蓄えられたものである。
配列されたフォトダイオードＰＤmn（１≦ｍ≦Ｍ、１≦
ｎ≦Ｎ）を有している。フォトダイオードＰＤmnは、ス
イッチ素子ＳＷmnを介して第ｍ出力線１１mに接続され
ている。スイッチ素子ＳＷmn（１≦ｍ≦Ｍ、１≦ｎ≦
Ｎ）は、同一列にあるもの（ｎ値が等しいもの）が同一
タイミングで開閉し、列毎に順次に閉じる。すなわち、
図２に示すように、この受光部１０は、或る期間Ｔnで
は、第ｎ列にあるＭ個のスイッチ素子ＳＷmnのみが閉じ
て、フォトダイオードＰＤmnが受光した光の光量に応じ
た電荷Ｑmnを、スイッチ素子ＳＷmnを介して、第ｍ出力
線１１mに出力する。また、この受光部１０は、フォト
ダイオードＰＤm1〜ＰＤmNそれぞれが出力した電荷Ｑm1
〜ＱmNを、第ｍ出力線１１mに順次に出力する。この電
荷Ｑmnは、前回の出力時から今回の出力時までの期間に
受光素子ＰＤmnの接合容量に蓄えられたものである。
【００１８】図３は本実施形態に係る光位置検出装置１
の積分回路アレイ２０の回路図である。積分回路アレイ
２０は、Ｍ個の積分回路２０1〜２０Mを有している。第
ｍ積分回路２０mは、入力端と出力端との間に並列的に
アンプＡ2、容量素子Ｃ2およびスイッチ素子ＳＷ2を有
しており、入力端が第ｍ出力線１１mと接続されてい
る。第ｍ積分回路２０mは、スイッチ素子ＳＷ2が閉じて
いるときには、容量素子Ｃ 2を放電して初期化する。一
方、第ｍ積分回路２０mは、スイッチ素子ＳＷ2が開いて
いるときには、入力端に入力した電荷を容量素子Ｃ2に
蓄積し、この蓄積された電荷に応じた電圧値を出力す
る。すなわち、第ｍ積分回路２０mは、期間Ｔn毎に、ス
イッチ素子ＳＷ2を開閉して、入力端に入力した電荷Ｑ
mnに基づいて電荷を容量素子Ｃ2に蓄積し、この蓄積さ
れた電荷に応じた電圧値Ｖmnを出力する。
の積分回路アレイ２０の回路図である。積分回路アレイ
２０は、Ｍ個の積分回路２０1〜２０Mを有している。第
ｍ積分回路２０mは、入力端と出力端との間に並列的に
アンプＡ2、容量素子Ｃ2およびスイッチ素子ＳＷ2を有
しており、入力端が第ｍ出力線１１mと接続されてい
る。第ｍ積分回路２０mは、スイッチ素子ＳＷ2が閉じて
いるときには、容量素子Ｃ 2を放電して初期化する。一
方、第ｍ積分回路２０mは、スイッチ素子ＳＷ2が開いて
いるときには、入力端に入力した電荷を容量素子Ｃ2に
蓄積し、この蓄積された電荷に応じた電圧値を出力す
る。すなわち、第ｍ積分回路２０mは、期間Ｔn毎に、ス
イッチ素子ＳＷ2を開閉して、入力端に入力した電荷Ｑ
mnに基づいて電荷を容量素子Ｃ2に蓄積し、この蓄積さ
れた電荷に応じた電圧値Ｖmnを出力する。
【００１９】図４は本実施形態に係る光位置検出装置１
の増倍回路アレイ３０の回路図である。増倍回路アレイ
３０は、Ｍ個の増倍回路３０1〜３０Mを有している。第
ｍ増倍回路３０mは、入力端と出力端との間に順に容量
素子Ｃ30mおよびアンプＡ3を有し、アンプＡ3の入出力
間に並列的に容量素子Ｃ3およびスイッチ素子ＳＷ3を有
しており、入力端が第ｍ積分回路２０mの出力端と接続
されている。第ｍ増倍回路３０mの容量素子Ｃ30mの容量
値は、ｍ値に比例している。第ｍ増倍回路３０ mは、ス
イッチ素子ＳＷ3が閉じているときには、容量素子Ｃ3を
放電して初期化する。一方、第ｍ増倍回路３０mは、ス
イッチ素子ＳＷ3が開いているときには、第ｍ積分回路
２０mより入力した電圧値をａm倍して、このａm倍され
た電圧値を出力する。ただし、定数ａmは、容量素子Ｃ
30mおよび容量素子Ｃ3それぞれの容量値の比に応じたも
のであり、ｍ値に比例する。すなわち、第ｍ増倍回路３
０mは、期間Ｔn毎に、スイッチ素子ＳＷ3を開閉して、
入力端に入力した電圧値Ｖmnをａm倍して、このａm倍さ
れた電圧値ａm・Ｖmnを出力する。
の増倍回路アレイ３０の回路図である。増倍回路アレイ
３０は、Ｍ個の増倍回路３０1〜３０Mを有している。第
ｍ増倍回路３０mは、入力端と出力端との間に順に容量
素子Ｃ30mおよびアンプＡ3を有し、アンプＡ3の入出力
間に並列的に容量素子Ｃ3およびスイッチ素子ＳＷ3を有
しており、入力端が第ｍ積分回路２０mの出力端と接続
されている。第ｍ増倍回路３０mの容量素子Ｃ30mの容量
値は、ｍ値に比例している。第ｍ増倍回路３０ mは、ス
イッチ素子ＳＷ3が閉じているときには、容量素子Ｃ3を
放電して初期化する。一方、第ｍ増倍回路３０mは、ス
イッチ素子ＳＷ3が開いているときには、第ｍ積分回路
２０mより入力した電圧値をａm倍して、このａm倍され
た電圧値を出力する。ただし、定数ａmは、容量素子Ｃ
30mおよび容量素子Ｃ3それぞれの容量値の比に応じたも
のであり、ｍ値に比例する。すなわち、第ｍ増倍回路３
０mは、期間Ｔn毎に、スイッチ素子ＳＷ3を開閉して、
入力端に入力した電圧値Ｖmnをａm倍して、このａm倍さ
れた電圧値ａm・Ｖmnを出力する。
【００２０】図５は本実施形態に係る光位置検出装置１
の第１加算回路４０の回路図である。第１加算回路４０
は、Ｍ個の入力端および１個の出力端を有し、互いに容
量値が等しいＭ個の容量素子Ｃ401〜Ｃ40M、ならびに、
互いに並列的に設けられたアンプＡ4、容量素子Ｃ4およ
びスイッチ素子ＳＷ4を有しており、第ｍ番目の入力端
が第ｍ増倍回路３０mの出力端と接続されている。第１
加算回路４０は、スイッチ素子ＳＷ4が閉じているとき
には、容量素子Ｃ4を放電して初期化する。一方、第１
加算回路４０は、スイッチ素子ＳＷ4が開いているとき
には、Ｍ個の入力端それぞれに入力した電圧値の総和に
応じた電荷を容量素子Ｃ4に蓄積し、この蓄積された電
荷に応じた電圧値を出力する。
の第１加算回路４０の回路図である。第１加算回路４０
は、Ｍ個の入力端および１個の出力端を有し、互いに容
量値が等しいＭ個の容量素子Ｃ401〜Ｃ40M、ならびに、
互いに並列的に設けられたアンプＡ4、容量素子Ｃ4およ
びスイッチ素子ＳＷ4を有しており、第ｍ番目の入力端
が第ｍ増倍回路３０mの出力端と接続されている。第１
加算回路４０は、スイッチ素子ＳＷ4が閉じているとき
には、容量素子Ｃ4を放電して初期化する。一方、第１
加算回路４０は、スイッチ素子ＳＷ4が開いているとき
には、Ｍ個の入力端それぞれに入力した電圧値の総和に
応じた電荷を容量素子Ｃ4に蓄積し、この蓄積された電
荷に応じた電圧値を出力する。
【００２１】すなわち、第１加算回路４０は、期間Ｔn
毎に、スイッチ素子ＳＷ4を開閉して、第ｍ増倍回路３
０mそれぞれより出力された電圧値ａm・Ｖmnを入力し、
これらＭ個の電圧値ａm・Ｖmnの総和に応じた電荷を容量
素子Ｃ4に蓄積し、この蓄積された電荷に応じた電圧値
Ｖsum1(n)を出力する。この第１加算回路４０から期間
Ｔnに出力される電圧値Ｖsum1(n)は、
毎に、スイッチ素子ＳＷ4を開閉して、第ｍ増倍回路３
０mそれぞれより出力された電圧値ａm・Ｖmnを入力し、
これらＭ個の電圧値ａm・Ｖmnの総和に応じた電荷を容量
素子Ｃ4に蓄積し、この蓄積された電荷に応じた電圧値
Ｖsum1(n)を出力する。この第１加算回路４０から期間
Ｔnに出力される電圧値Ｖsum1(n)は、
【数１】 なる式で表される。
【００２２】図６は本実施形態に係る光位置検出装置１
の第２加算回路５０の回路図である。第２加算回路５０
は、入力端と出力端との間に順に容量素子Ｃ500および
アンプＡ5を有し、アンプＡ5の入出力間に並列的に容量
素子Ｃ5およびスイッチ素子ＳＷ5を有しており、入力端
が第１加算回路４０の出力端と接続されている。第２加
算回路５０は、スイッチ素子ＳＷ5が閉じているときに
は、容量素子Ｃ5を放電して初期化する。一方、第２加
算回路５０は、スイッチ素子ＳＷ5が開いているときに
は、入力端に入力した電圧値に応じた電荷を容量素子Ｃ
5に蓄積し、この蓄積された電荷に応じた電圧値を出力
する。
の第２加算回路５０の回路図である。第２加算回路５０
は、入力端と出力端との間に順に容量素子Ｃ500および
アンプＡ5を有し、アンプＡ5の入出力間に並列的に容量
素子Ｃ5およびスイッチ素子ＳＷ5を有しており、入力端
が第１加算回路４０の出力端と接続されている。第２加
算回路５０は、スイッチ素子ＳＷ5が閉じているときに
は、容量素子Ｃ5を放電して初期化する。一方、第２加
算回路５０は、スイッチ素子ＳＷ5が開いているときに
は、入力端に入力した電圧値に応じた電荷を容量素子Ｃ
5に蓄積し、この蓄積された電荷に応じた電圧値を出力
する。
【００２３】すなわち、第２加算回路５０は、容量素子
Ｃ5を初期化するためにスイッチ素子ＳＷ5が当初に閉じ
た後は開いたままであり、その後の期間Ｔn毎に、第１
加算回路４０より出力された電圧値Ｖsum1(n)を入力し
て、この電圧値Ｖsum1(n)に応じた電荷を容量素子Ｃ5に
累積蓄積していく。そして、第２加算回路５０は、期間
ＴN経過後に、この累積蓄積された電荷に応じた電圧値
Ｖsum2を出力する。この第２加算回路５０から期間ＴN
経過後に出力される電圧値Ｖsum2は、
Ｃ5を初期化するためにスイッチ素子ＳＷ5が当初に閉じ
た後は開いたままであり、その後の期間Ｔn毎に、第１
加算回路４０より出力された電圧値Ｖsum1(n)を入力し
て、この電圧値Ｖsum1(n)に応じた電荷を容量素子Ｃ5に
累積蓄積していく。そして、第２加算回路５０は、期間
ＴN経過後に、この累積蓄積された電荷に応じた電圧値
Ｖsum2を出力する。この第２加算回路５０から期間ＴN
経過後に出力される電圧値Ｖsum2は、
【数２】 なる式で表される。
【００２４】図７は本実施形態に係る光位置検出装置１
の第３加算回路６０の回路図である。第３加算回路６０
は、Ｍ個の入力端および１個の出力端を有し、互いに容
量値が等しいＭ個の容量素子Ｃ601〜Ｃ60M、容量素子Ｃ
600、ならびに、互いに並列的に設けられたアンプＡ6、
容量素子Ｃ6およびスイッチ素子ＳＷ6を有しており、第
ｍ番目の入力端が第ｍ積分回路２０mの出力端と接続さ
れている。第３加算回路６０は、スイッチ素子ＳＷ6が
閉じているときには、容量素子Ｃ6を放電して初期化す
る。一方、第３加算回路６０は、スイッチ素子ＳＷ6が
開いているときには、Ｍ個の入力端それぞれに入力した
電圧値の総和に応じた電荷を容量素子Ｃ 6に蓄積し、こ
の蓄積された電荷に応じた電圧値を出力する。
の第３加算回路６０の回路図である。第３加算回路６０
は、Ｍ個の入力端および１個の出力端を有し、互いに容
量値が等しいＭ個の容量素子Ｃ601〜Ｃ60M、容量素子Ｃ
600、ならびに、互いに並列的に設けられたアンプＡ6、
容量素子Ｃ6およびスイッチ素子ＳＷ6を有しており、第
ｍ番目の入力端が第ｍ積分回路２０mの出力端と接続さ
れている。第３加算回路６０は、スイッチ素子ＳＷ6が
閉じているときには、容量素子Ｃ6を放電して初期化す
る。一方、第３加算回路６０は、スイッチ素子ＳＷ6が
開いているときには、Ｍ個の入力端それぞれに入力した
電圧値の総和に応じた電荷を容量素子Ｃ 6に蓄積し、こ
の蓄積された電荷に応じた電圧値を出力する。
【００２５】すなわち、第３加算回路６０は、期間Ｔn
毎に、スイッチ素子ＳＷ6を開閉して、第ｍ積分回路２
０mそれぞれより出力された電圧値Ｖmnを入力し、これ
らＭ個の電圧値Ｖmnの総和に応じた電荷を容量素子Ｃ6
に蓄積し、この蓄積された電荷に応じた電圧値Ｖ
sum3(n)を出力する。この第３加算回路６０から期間Ｔn
に出力される電圧値Ｖsum3(n)は、
毎に、スイッチ素子ＳＷ6を開閉して、第ｍ積分回路２
０mそれぞれより出力された電圧値Ｖmnを入力し、これ
らＭ個の電圧値Ｖmnの総和に応じた電荷を容量素子Ｃ6
に蓄積し、この蓄積された電荷に応じた電圧値Ｖ
sum3(n)を出力する。この第３加算回路６０から期間Ｔn
に出力される電圧値Ｖsum3(n)は、
【数３】 なる式で表される。
【００２６】図８は本実施形態に係る光位置検出装置１
の第４加算回路７０の回路図である。第４加算回路７０
は、１個の入力端および１個の出力端を有し、ｎ個の増
倍部７１1〜７１nおよび１個の加算部７２を有してお
り、入力端が第３加算回路６０の出力端と接続されてい
る。増倍部７１nは、入力側から出力側へ順にスイッチ
素子ＳＷ701，容量素子Ｃ70nおよびスイッチ素子ＳＷ
702を有し、スイッチ素子ＳＷ701と容量素子Ｃ70nとの
接続点がスイッチ素子ＳＷ703を介して接地され、容量
素子Ｃ70nとスイッチ素子ＳＷ702との接続点がスイッチ
素子ＳＷ704を介して接地されている。増倍部７１nの容
量素子Ｃ70nの容量値は、ｎ値に比例している。加算部
７２は、入出力間に並列的にアンプＡ7，容量素子Ｃ7お
よびスイッチ素子ＳＷ7を有している。
の第４加算回路７０の回路図である。第４加算回路７０
は、１個の入力端および１個の出力端を有し、ｎ個の増
倍部７１1〜７１nおよび１個の加算部７２を有してお
り、入力端が第３加算回路６０の出力端と接続されてい
る。増倍部７１nは、入力側から出力側へ順にスイッチ
素子ＳＷ701，容量素子Ｃ70nおよびスイッチ素子ＳＷ
702を有し、スイッチ素子ＳＷ701と容量素子Ｃ70nとの
接続点がスイッチ素子ＳＷ703を介して接地され、容量
素子Ｃ70nとスイッチ素子ＳＷ702との接続点がスイッチ
素子ＳＷ704を介して接地されている。増倍部７１nの容
量素子Ｃ70nの容量値は、ｎ値に比例している。加算部
７２は、入出力間に並列的にアンプＡ7，容量素子Ｃ7お
よびスイッチ素子ＳＷ7を有している。
【００２７】第４加算回路７０の増倍部７１nは、通常
は、スイッチ素子ＳＷ701が開いている。しかし、期間
Ｔn前より閉じていたスイッチ素子ＳＷ701およびＳＷ
704が期間Ｔn内の或る時刻に開くと同時に、期間Ｔn前
より開いていたスイッチ素子ＳＷ 702およびＳＷ703が閉
じることで、第３加算回路６０から出力された電圧値Ｖ
su m3(n)を加算部７２へ入力させる。加算部７２は、ス
イッチ素子ＳＷ7が閉じているときには、容量素子Ｃ7を
放電して初期化する。一方、加算部７２は、スイッチ素
子ＳＷ7が開いているときには、入力した電圧値に応じ
た電荷を容量素子Ｃ7に蓄積し、この蓄積された電荷に
応じた電圧値を出力する。
は、スイッチ素子ＳＷ701が開いている。しかし、期間
Ｔn前より閉じていたスイッチ素子ＳＷ701およびＳＷ
704が期間Ｔn内の或る時刻に開くと同時に、期間Ｔn前
より開いていたスイッチ素子ＳＷ 702およびＳＷ703が閉
じることで、第３加算回路６０から出力された電圧値Ｖ
su m3(n)を加算部７２へ入力させる。加算部７２は、ス
イッチ素子ＳＷ7が閉じているときには、容量素子Ｃ7を
放電して初期化する。一方、加算部７２は、スイッチ素
子ＳＷ7が開いているときには、入力した電圧値に応じ
た電荷を容量素子Ｃ7に蓄積し、この蓄積された電荷に
応じた電圧値を出力する。
【００２８】すなわち、第４加算回路７０は、容量素子
Ｃ7を初期化するためにスイッチ素子ＳＷ7が当初に閉じ
た後は開いたままであり、その後の期間Ｔn毎に、第３
加算回路６０から出力された電圧値Ｖsum3(n)を増倍部
７１nによりｂn倍して、このｂn倍された電圧値ｂn・Ｖ
sum3(n)に応じた電荷を容量素子Ｃ7に累積蓄積してい
く。ただし、定数ｂnは、容量素子Ｃ70nおよび容量素子
Ｃ7それぞれの容量値の比に応じたものであり、ｎ値に
比例する。そして、第４加算回路７０は、期間Ｔ N経過
後に、この累積蓄積された電荷に応じた電圧値Ｖsum4を
出力する。この第４加算回路７０から期間ＴN経過後に
出力される電圧値Ｖsum4は、
Ｃ7を初期化するためにスイッチ素子ＳＷ7が当初に閉じ
た後は開いたままであり、その後の期間Ｔn毎に、第３
加算回路６０から出力された電圧値Ｖsum3(n)を増倍部
７１nによりｂn倍して、このｂn倍された電圧値ｂn・Ｖ
sum3(n)に応じた電荷を容量素子Ｃ7に累積蓄積してい
く。ただし、定数ｂnは、容量素子Ｃ70nおよび容量素子
Ｃ7それぞれの容量値の比に応じたものであり、ｎ値に
比例する。そして、第４加算回路７０は、期間Ｔ N経過
後に、この累積蓄積された電荷に応じた電圧値Ｖsum4を
出力する。この第４加算回路７０から期間ＴN経過後に
出力される電圧値Ｖsum4は、
【数４】 なる式で表される。
【００２９】図９は本実施形態に係る光位置検出装置１
の第５加算回路８０の回路図である。第５加算回路８０
は、入力端から出力端へ順にスイッチ素子ＳＷ801、容
量素子Ｃ800、スイッチ素子ＳＷ802およびアンプＡ8を
有し、スイッチ素子ＳＷ801と容量素子Ｃ800との接続点
がスイッチ素子ＳＷ803を介して接地され、容量素子Ｃ
800とスイッチ素子ＳＷ802との接続点がスイッチ素子Ｓ
Ｗ804を介して接地され、アンプＡ8の入出力間に並列的
に容量素子Ｃ8およびスイッチ素子ＳＷ8を有しており、
入力端が第３加算回路６０の出力端と接続されている。
の第５加算回路８０の回路図である。第５加算回路８０
は、入力端から出力端へ順にスイッチ素子ＳＷ801、容
量素子Ｃ800、スイッチ素子ＳＷ802およびアンプＡ8を
有し、スイッチ素子ＳＷ801と容量素子Ｃ800との接続点
がスイッチ素子ＳＷ803を介して接地され、容量素子Ｃ
800とスイッチ素子ＳＷ802との接続点がスイッチ素子Ｓ
Ｗ804を介して接地され、アンプＡ8の入出力間に並列的
に容量素子Ｃ8およびスイッチ素子ＳＷ8を有しており、
入力端が第３加算回路６０の出力端と接続されている。
【００３０】第５加算回路８０は、スイッチ素子ＳＷ8
が閉じているときには、容量素子Ｃ8を放電して初期化
する。一方、第５加算回路８０は、スイッチ素子ＳＷ8
が開いているときには、入力した電圧値に応じた電荷を
容量素子Ｃ8に蓄積し、この蓄積された電荷に応じた電
圧値を出力する。また、第５加算回路８０は、各期間Ｔ
n前より閉じていたスイッチ素子ＳＷ801およびＳＷ804
が期間Ｔn内の或る時刻に開くと同時に、期間Ｔn前より
開いていたスイッチ素子ＳＷ802およびＳＷ803が閉じる
ことで、第３加算回路６０から出力された電圧値Ｖ
sum3(n)をアンプＡ8に入力させる。
が閉じているときには、容量素子Ｃ8を放電して初期化
する。一方、第５加算回路８０は、スイッチ素子ＳＷ8
が開いているときには、入力した電圧値に応じた電荷を
容量素子Ｃ8に蓄積し、この蓄積された電荷に応じた電
圧値を出力する。また、第５加算回路８０は、各期間Ｔ
n前より閉じていたスイッチ素子ＳＷ801およびＳＷ804
が期間Ｔn内の或る時刻に開くと同時に、期間Ｔn前より
開いていたスイッチ素子ＳＷ802およびＳＷ803が閉じる
ことで、第３加算回路６０から出力された電圧値Ｖ
sum3(n)をアンプＡ8に入力させる。
【００３１】すなわち、第５加算回路８０は、容量素子
Ｃ8を初期化するためにスイッチ素子ＳＷ8が当初に閉じ
た後は開いたままであり、その後の期間Ｔn毎に、第３
加算回路６０から出力された電圧値Ｖsum3(n)を入力
し、この電圧値Ｖsum3(n)に応じた電荷を容量素子Ｃ8に
累積蓄積していく。そして、第５加算回路８０は、期間
ＴN経過後に、この累積蓄積された電荷に応じた電圧値
Ｖsum5を出力する。この第５加算回路８０から期間ＴN
経過後に出力される電圧値Ｖsum5は、
Ｃ8を初期化するためにスイッチ素子ＳＷ8が当初に閉じ
た後は開いたままであり、その後の期間Ｔn毎に、第３
加算回路６０から出力された電圧値Ｖsum3(n)を入力
し、この電圧値Ｖsum3(n)に応じた電荷を容量素子Ｃ8に
累積蓄積していく。そして、第５加算回路８０は、期間
ＴN経過後に、この累積蓄積された電荷に応じた電圧値
Ｖsum5を出力する。この第５加算回路８０から期間ＴN
経過後に出力される電圧値Ｖsum5は、
【数５】 なる式で表される。
【００３２】図１０は、本実施形態に係る光位置検出装
置１の第１Ａ／Ｄ変換回路９１の回路図である。なお、
第２Ａ／Ｄ変換回路９２および第３Ａ／Ｄ変換回路９３
それぞれの回路図も同様である。Ａ／Ｄ変換回路９１
は、Ｖref入力端に入力した電圧値をＡ／Ｄ変換レンジ
として、Ａin入力端に入力した電圧値（アナログ値）を
デジタル値にＡ／Ｄ変換し、このデジタル値をＤout出
力端に出力する。Ａ／Ｄ変換回路９１は、可変容量積分
回路９１０、比較回路Ａ902、容量制御部９２０および
読み出し部９３０を備える。
置１の第１Ａ／Ｄ変換回路９１の回路図である。なお、
第２Ａ／Ｄ変換回路９２および第３Ａ／Ｄ変換回路９３
それぞれの回路図も同様である。Ａ／Ｄ変換回路９１
は、Ｖref入力端に入力した電圧値をＡ／Ｄ変換レンジ
として、Ａin入力端に入力した電圧値（アナログ値）を
デジタル値にＡ／Ｄ変換し、このデジタル値をＤout出
力端に出力する。Ａ／Ｄ変換回路９１は、可変容量積分
回路９１０、比較回路Ａ902、容量制御部９２０および
読み出し部９３０を備える。
【００３３】可変容量積分回路９１０は、アンプ
Ａ901、可変容量部Ｃ900およびスイッチ素子ＳＷ901を
備える。アンプＡ901は、Ａin入力端に入力した電圧値
に応じた電荷を反転入力端子に入力する。アンプＡ901
の非反転入力端子は接地されている。可変容量部Ｃ900
は、容量が可変であって制御可能であり、アンプＡ901
の反転入力端子と出力端子との間に設けられ、入力した
電圧値に応じて電荷を蓄える。スイッチ素子ＳＷ
901は、アンプＡ901の反転入力端子と出力端子との間に
設けられ、開いているときには可変容量部Ｃ900に電荷
の蓄積を行わせ、閉じているときには可変容量部Ｃ900
における電荷蓄積をリセットする。そして、可変容量積
分回路９１０は、Ａin入力端に入力した電圧値を入力
し、可変容量部Ｃ900の容量に応じて積分し、積分した
結果である積分信号を出力する。
Ａ901、可変容量部Ｃ900およびスイッチ素子ＳＷ901を
備える。アンプＡ901は、Ａin入力端に入力した電圧値
に応じた電荷を反転入力端子に入力する。アンプＡ901
の非反転入力端子は接地されている。可変容量部Ｃ900
は、容量が可変であって制御可能であり、アンプＡ901
の反転入力端子と出力端子との間に設けられ、入力した
電圧値に応じて電荷を蓄える。スイッチ素子ＳＷ
901は、アンプＡ901の反転入力端子と出力端子との間に
設けられ、開いているときには可変容量部Ｃ900に電荷
の蓄積を行わせ、閉じているときには可変容量部Ｃ900
における電荷蓄積をリセットする。そして、可変容量積
分回路９１０は、Ａin入力端に入力した電圧値を入力
し、可変容量部Ｃ900の容量に応じて積分し、積分した
結果である積分信号を出力する。
【００３４】比較回路Ａ902は、可変容量積分回路９１
０から出力された積分信号を反転入力端子に入力すると
ともに、Ｖref入力端に入力された電圧値を非反転入力
端子に入力し、これら２つの入力値を大小比較して、そ
の大小比較の結果である比較結果信号を出力する。
０から出力された積分信号を反転入力端子に入力すると
ともに、Ｖref入力端に入力された電圧値を非反転入力
端子に入力し、これら２つの入力値を大小比較して、そ
の大小比較の結果である比較結果信号を出力する。
【００３５】容量制御部９２０は、比較回路Ａ902から
出力された比較結果信号を入力し、この比較結果信号に
基づいて可変容量部Ｃ900の容量を制御する容量指示信
号Ｃを出力するとともに、この比較結果信号に基づいて
積分信号の値とＶref入力電圧値とが所定の分解能で一
致していると判断した場合に可変容量部Ｃ900の容量値
に応じた第１のデジタル値を出力する。
出力された比較結果信号を入力し、この比較結果信号に
基づいて可変容量部Ｃ900の容量を制御する容量指示信
号Ｃを出力するとともに、この比較結果信号に基づいて
積分信号の値とＶref入力電圧値とが所定の分解能で一
致していると判断した場合に可変容量部Ｃ900の容量値
に応じた第１のデジタル値を出力する。
【００３６】読み出し部９３０は、容量制御部９２０か
ら出力された第１のデジタル値を入力し、この第１のデ
ジタル値に対応する第２のデジタル値を出力する。第２
のデジタル値は、第１のデジタル値から可変容量積分回
路９１０のオフセット値を除去した値を示すものであ
る。読み出し部９３０は、例えば記憶素子であり、第１
のデジタル値をアドレスとして入力し、記憶素子のその
アドレスに記憶されているデータを第２のデジタル値と
して出力する。
ら出力された第１のデジタル値を入力し、この第１のデ
ジタル値に対応する第２のデジタル値を出力する。第２
のデジタル値は、第１のデジタル値から可変容量積分回
路９１０のオフセット値を除去した値を示すものであ
る。読み出し部９３０は、例えば記憶素子であり、第１
のデジタル値をアドレスとして入力し、記憶素子のその
アドレスに記憶されているデータを第２のデジタル値と
して出力する。
【００３７】図１１はＡ／Ｄ変換回路９１中の可変容量
積分回路９１０の詳細な回路図である。この図では、１
／２4＝１／１６の分解能を有するＡ／Ｄ変換機能を備
える回路構成を示し、以下、この回路構成で説明する。
積分回路９１０の詳細な回路図である。この図では、１
／２4＝１／１６の分解能を有するＡ／Ｄ変換機能を備
える回路構成を示し、以下、この回路構成で説明する。
【００３８】この図に示すように、可変容量部Ｃ
900は、容量素子Ｃ911〜Ｃ914、スイッチ素子ＳＷ911〜
ＳＷ914およびスイッチ素子ＳＷ921〜ＳＷ924を備え
る。容量素子Ｃ911およびスイッチ素子ＳＷ911は、互い
に縦続接続されて、アンプＡ901の反転入力端子と出力
端子との間に設けられており、スイッチ素子ＳＷ
921は、容量素子Ｃ911およびスイッチ素子ＳＷ911の接
続点と接地電位との間に設けられている。容量素子Ｃ
912およびスイッチ素子ＳＷ912は、互いに縦続接続され
て、アンプＡ901の反転入力端子と出力端子との間に設
けられており、スイッチ素子ＳＷ9 22は、容量素子Ｃ912
およびスイッチ素子ＳＷ912の接続点と接地電位との間
に設けられている。容量素子Ｃ913およびスイッチ素子
ＳＷ913は、互いに縦続接続されて、アンプＡ901の反転
入力端子と出力端子との間に設けられており、スイッチ
素子ＳＷ923は、容量素子Ｃ913およびスイッチ素子ＳＷ
913の接続点と接地電位との間に設けられている。ま
た、容量素子Ｃ914およびスイッチ素子ＳＷ914は、互い
に縦続接続されて、アンプＡ901の反転入力端子と出力
端子との間に設けられており、スイッチ素子ＳＷ
924は、容量素子Ｃ914およびスイッチ素子ＳＷ91 4の接
続点と接地電位との間に設けられている。
900は、容量素子Ｃ911〜Ｃ914、スイッチ素子ＳＷ911〜
ＳＷ914およびスイッチ素子ＳＷ921〜ＳＷ924を備え
る。容量素子Ｃ911およびスイッチ素子ＳＷ911は、互い
に縦続接続されて、アンプＡ901の反転入力端子と出力
端子との間に設けられており、スイッチ素子ＳＷ
921は、容量素子Ｃ911およびスイッチ素子ＳＷ911の接
続点と接地電位との間に設けられている。容量素子Ｃ
912およびスイッチ素子ＳＷ912は、互いに縦続接続され
て、アンプＡ901の反転入力端子と出力端子との間に設
けられており、スイッチ素子ＳＷ9 22は、容量素子Ｃ912
およびスイッチ素子ＳＷ912の接続点と接地電位との間
に設けられている。容量素子Ｃ913およびスイッチ素子
ＳＷ913は、互いに縦続接続されて、アンプＡ901の反転
入力端子と出力端子との間に設けられており、スイッチ
素子ＳＷ923は、容量素子Ｃ913およびスイッチ素子ＳＷ
913の接続点と接地電位との間に設けられている。ま
た、容量素子Ｃ914およびスイッチ素子ＳＷ914は、互い
に縦続接続されて、アンプＡ901の反転入力端子と出力
端子との間に設けられており、スイッチ素子ＳＷ
924は、容量素子Ｃ914およびスイッチ素子ＳＷ91 4の接
続点と接地電位との間に設けられている。
【００３９】スイッチ素子ＳＷ911〜ＳＷ914それぞれ
は、容量制御部９２０から出力された容量指示信号Ｃの
うちＣ１１〜Ｃ１４に基づいて開閉する。スイッチ素子
ＳＷ92 1〜ＳＷ924それぞれは、容量制御部９２０から出
力された容量指示信号ＣのうちＣ２１〜Ｃ２４に基づい
て開閉する。また、容量素子Ｃ911〜Ｃ914の容量値をＣ
911〜Ｃ914で表すとすれば、これらは、
は、容量制御部９２０から出力された容量指示信号Ｃの
うちＣ１１〜Ｃ１４に基づいて開閉する。スイッチ素子
ＳＷ92 1〜ＳＷ924それぞれは、容量制御部９２０から出
力された容量指示信号ＣのうちＣ２１〜Ｃ２４に基づい
て開閉する。また、容量素子Ｃ911〜Ｃ914の容量値をＣ
911〜Ｃ914で表すとすれば、これらは、
【数６】 なる関係を満たす。
【００４０】そして、Ａ／Ｄ変換回路９１は、可変容量
積分回路９１０、比較回路Ａ902および容量制御部９２
０からなるフィードバックループにより、可変容量積分
回路９１０から出力される積分信号の値とＶref端子入
力電圧値とが所定の分解能で一致していると容量制御部
９２０により判断されるまで、可変容量部Ｃ900の容量
値の設定、および、積分信号の値とＶref端子入力電圧
値との大小比較を繰り返す。容量制御部９２０は、この
ようにして可変容量部Ｃ900の容量素子Ｃ911〜Ｃ914の
全てについて容量制御を終了すると、可変容量部Ｃ900
の最終的な容量値に応じたデジタル値を読み出し部９３
０へ向けて出力する。読み出し部９３０では、容量制御
部９２０から出力されたデジタル値をアドレスとして入
力し、記憶素子のそのアドレスに記憶されているデジタ
ル値をＤout出力端より出力する。このＤout出力端より
出力されるデジタル値は、Ａin入力端に入力した電圧値
を、Ｖref入力端に入力した電圧値で除算した結果を表
すものである。
積分回路９１０、比較回路Ａ902および容量制御部９２
０からなるフィードバックループにより、可変容量積分
回路９１０から出力される積分信号の値とＶref端子入
力電圧値とが所定の分解能で一致していると容量制御部
９２０により判断されるまで、可変容量部Ｃ900の容量
値の設定、および、積分信号の値とＶref端子入力電圧
値との大小比較を繰り返す。容量制御部９２０は、この
ようにして可変容量部Ｃ900の容量素子Ｃ911〜Ｃ914の
全てについて容量制御を終了すると、可変容量部Ｃ900
の最終的な容量値に応じたデジタル値を読み出し部９３
０へ向けて出力する。読み出し部９３０では、容量制御
部９２０から出力されたデジタル値をアドレスとして入
力し、記憶素子のそのアドレスに記憶されているデジタ
ル値をＤout出力端より出力する。このＤout出力端より
出力されるデジタル値は、Ａin入力端に入力した電圧値
を、Ｖref入力端に入力した電圧値で除算した結果を表
すものである。
【００４１】すなわち、第１Ａ／Ｄ変換回路９１は、期
間ＴN経過後に、第２加算回路５０から出力されＡin入
力端に入力した電圧値Ｖsum2（(2)式）を、第５加算回
路８０から出力されＶref入力端に入力した電圧値Ｖ
sum5（(5)式）で除算し、その除算結果をデジタル値Ｄx
として出力する。このデジタル値Ｄxは、
間ＴN経過後に、第２加算回路５０から出力されＡin入
力端に入力した電圧値Ｖsum2（(2)式）を、第５加算回
路８０から出力されＶref入力端に入力した電圧値Ｖ
sum5（(5)式）で除算し、その除算結果をデジタル値Ｄx
として出力する。このデジタル値Ｄxは、
【数７】 で表されるアナログ値Ａxをデジタル表記したものであ
る。
る。
【００４２】第２Ａ／Ｄ変換回路９２は、期間ＴN経過
後に、第４加算回路７０から出力されＡin入力端に入力
した電圧値Ｖsum4（(4)式）を、第５加算回路８０から
出力されＶref入力端に入力した電圧値Ｖsum5（(5)式）
で除算し、その除算結果をデジタル値Ｄyとして出力す
る。このデジタル値Ｄyは、
後に、第４加算回路７０から出力されＡin入力端に入力
した電圧値Ｖsum4（(4)式）を、第５加算回路８０から
出力されＶref入力端に入力した電圧値Ｖsum5（(5)式）
で除算し、その除算結果をデジタル値Ｄyとして出力す
る。このデジタル値Ｄyは、
【数８】 で表されるアナログ値Ａyをデジタル表記したものであ
る。
る。
【００４３】また、第３Ａ／Ｄ変換回路９３は、期間Ｔ
n毎に、第１加算回路４０から出力されＡin入力端に入
力した電圧値Ｖsum1(n)（(1)式）を、第３加算回路６０
から出力されＶref入力端に入力した電圧値Ｖ
sum3(n)（(3)式）で除算し、その除算結果をデジタル値
Ｄline(n)として出力する。このデジタル値Ｄ
line(n)は、
n毎に、第１加算回路４０から出力されＡin入力端に入
力した電圧値Ｖsum1(n)（(1)式）を、第３加算回路６０
から出力されＶref入力端に入力した電圧値Ｖ
sum3(n)（(3)式）で除算し、その除算結果をデジタル値
Ｄline(n)として出力する。このデジタル値Ｄ
line(n)は、
【数９】 で表されるアナログ値Ａline(n)をデジタル表記したも
のである。
のである。
【００４４】次に、本実施形態に係る光位置検出装置１
の動作について図１２を用いて説明する。初めに、第２
加算回路５０は、スイッチ素子ＳＷ5が一旦閉じて容量
素子Ｃ5がリセットされた後、スイッチ素子ＳＷ5が開
く。第４加算回路７０は、スイッチ素子ＳＷ7が一旦閉
じて容量素子Ｃ7がリセットされた後、スイッチ素子Ｓ
Ｗ 7が開く。第５加算回路８０は、スイッチ素子ＳＷ8が
一旦閉じて容量素子Ｃ8がリセットされた後、スイッチ
素子ＳＷ8が開く。また、受光部１０の全てのスイッチ
素子ＳＷmnは開いている。
の動作について図１２を用いて説明する。初めに、第２
加算回路５０は、スイッチ素子ＳＷ5が一旦閉じて容量
素子Ｃ5がリセットされた後、スイッチ素子ＳＷ5が開
く。第４加算回路７０は、スイッチ素子ＳＷ7が一旦閉
じて容量素子Ｃ7がリセットされた後、スイッチ素子Ｓ
Ｗ 7が開く。第５加算回路８０は、スイッチ素子ＳＷ8が
一旦閉じて容量素子Ｃ8がリセットされた後、スイッチ
素子ＳＷ8が開く。また、受光部１０の全てのスイッチ
素子ＳＷmnは開いている。
【００４５】その後の期間Ｔ1に、第１列にあるＭ個の
スイッチ素子ＳＷm1のみが閉じる。フォトダイオードＰ
Ｄm1が受光した光の光量に応じた電荷Ｑm1は、スイッチ
素子ＳＷm1を介して第ｍ出力線１１mに出力される。第
ｍ出力線１１mに出力された電荷Ｑm1は第ｍ積分回路２
０mに入力して、この電荷Ｑm1に応じた電荷が第ｍ積分
回路２０mの容量素子Ｃ2に蓄積され、この容量素子Ｃ2
に蓄積された電荷に応じた電圧値Ｖm1が第ｍ積分回路２
０mより出力される。
スイッチ素子ＳＷm1のみが閉じる。フォトダイオードＰ
Ｄm1が受光した光の光量に応じた電荷Ｑm1は、スイッチ
素子ＳＷm1を介して第ｍ出力線１１mに出力される。第
ｍ出力線１１mに出力された電荷Ｑm1は第ｍ積分回路２
０mに入力して、この電荷Ｑm1に応じた電荷が第ｍ積分
回路２０mの容量素子Ｃ2に蓄積され、この容量素子Ｃ2
に蓄積された電荷に応じた電圧値Ｖm1が第ｍ積分回路２
０mより出力される。
【００４６】第ｍ積分回路２０mより出力された電圧値
Ｖm1は第ｍ増倍回路３０mに入力して、ｍ値に比例する
ａmだけ電圧値Ｖm1が増倍され、その増倍された電圧値
ａm・Ｖm 1が第ｍ増倍回路３０mより出力される。増倍回
路３０1〜３０Mから出力された電圧値ａ1・Ｖ11〜ａM・Ｖ
M1は第１加算回路４０に入力し、これらの総和である電
圧値Ｖsum1(1)（(1)式）が第１加算回路４０より出力さ
れる。第１加算回路４０より出力された電圧値Ｖ
sum1(1)は、第２加算回路５０に入力して累積加算され
ていく。
Ｖm1は第ｍ増倍回路３０mに入力して、ｍ値に比例する
ａmだけ電圧値Ｖm1が増倍され、その増倍された電圧値
ａm・Ｖm 1が第ｍ増倍回路３０mより出力される。増倍回
路３０1〜３０Mから出力された電圧値ａ1・Ｖ11〜ａM・Ｖ
M1は第１加算回路４０に入力し、これらの総和である電
圧値Ｖsum1(1)（(1)式）が第１加算回路４０より出力さ
れる。第１加算回路４０より出力された電圧値Ｖ
sum1(1)は、第２加算回路５０に入力して累積加算され
ていく。
【００４７】また、第ｍ積分回路２０1〜２０Mより出力
された電圧値Ｖ11〜ＶM1は第３加算回路６０に入力し、
これらの総和である電圧値Ｖsum3(1)（(3)式）が第３加
算回路６０より出力される。第３加算回路６０より出力
された電圧値Ｖsum3(1)は第４加算回路７０に入力し、
第４加算回路７０により、ｎ値（今の場合にはｎ＝１）
に比例するｂ1だけ電圧値Ｖsum3(1)が増倍され、その増
倍された電圧値ｂ1・Ｖ sum3(1)が累積加算されていく。
また、第３加算回路６０より出力された電圧値Ｖ
sum3(1)は、第５加算回路８０に入力して累積加算され
ていく。
された電圧値Ｖ11〜ＶM1は第３加算回路６０に入力し、
これらの総和である電圧値Ｖsum3(1)（(3)式）が第３加
算回路６０より出力される。第３加算回路６０より出力
された電圧値Ｖsum3(1)は第４加算回路７０に入力し、
第４加算回路７０により、ｎ値（今の場合にはｎ＝１）
に比例するｂ1だけ電圧値Ｖsum3(1)が増倍され、その増
倍された電圧値ｂ1・Ｖ sum3(1)が累積加算されていく。
また、第３加算回路６０より出力された電圧値Ｖ
sum3(1)は、第５加算回路８０に入力して累積加算され
ていく。
【００４８】そして、第１加算回路４０から出力された
電圧値Ｖsum1(1)は第３Ａ／Ｄ変換回路９３のＡin入力
端に入力し、第３加算回路６０から出力された電圧値Ｖ
sum3 (1)は第３Ａ／Ｄ変換回路９３のＶref入力端に入力
して、この第３Ａ／Ｄ変換回路９３により、電圧値Ｖ
sum1(1)を電圧値Ｖsum3(1)で除算した結果Ａ
line(1)（(9)式）をデジタル表記で示すデジタル値Ｄ
line(1)が出力される。そして、期間Ｔ2の前に、積分回
路アレイ２０、増倍回路アレイ３０、第１加算回路４
０、第３加算回路６０および第３Ａ／Ｄ変換回路９３そ
れぞれはリセットされる。
電圧値Ｖsum1(1)は第３Ａ／Ｄ変換回路９３のＡin入力
端に入力し、第３加算回路６０から出力された電圧値Ｖ
sum3 (1)は第３Ａ／Ｄ変換回路９３のＶref入力端に入力
して、この第３Ａ／Ｄ変換回路９３により、電圧値Ｖ
sum1(1)を電圧値Ｖsum3(1)で除算した結果Ａ
line(1)（(9)式）をデジタル表記で示すデジタル値Ｄ
line(1)が出力される。そして、期間Ｔ2の前に、積分回
路アレイ２０、増倍回路アレイ３０、第１加算回路４
０、第３加算回路６０および第３Ａ／Ｄ変換回路９３そ
れぞれはリセットされる。
【００４９】続く期間Ｔ2では、第２列にあるＭ個のス
イッチ素子ＳＷm2のみが閉じて、積分回路アレイ２０以
降では、期間Ｔ1の場合と同様の動作が行われる。すな
わち、フォトダイオードＰＤm2が受光した光の光量に応
じた電荷Ｑm2は、スイッチ素子ＳＷm2を介して第ｍ出力
線１１mに出力される。第ｍ出力線１１mに出力された電
荷Ｑm2は第ｍ積分回路２０mに入力して、この電荷Ｑm2
に応じた電荷が第ｍ積分回路２０mの容量素子Ｃ2に蓄積
され、この容量素子Ｃ2に蓄積された電荷に応じた電圧
値Ｖm2が第ｍ積分回路２０mより出力される。
イッチ素子ＳＷm2のみが閉じて、積分回路アレイ２０以
降では、期間Ｔ1の場合と同様の動作が行われる。すな
わち、フォトダイオードＰＤm2が受光した光の光量に応
じた電荷Ｑm2は、スイッチ素子ＳＷm2を介して第ｍ出力
線１１mに出力される。第ｍ出力線１１mに出力された電
荷Ｑm2は第ｍ積分回路２０mに入力して、この電荷Ｑm2
に応じた電荷が第ｍ積分回路２０mの容量素子Ｃ2に蓄積
され、この容量素子Ｃ2に蓄積された電荷に応じた電圧
値Ｖm2が第ｍ積分回路２０mより出力される。
【００５０】第ｍ増倍回路３０mからは電圧値ａm・Ｖm2
が出力される。第１加算回路４０からは、増倍回路３０
1〜３０Mから出力された電圧値ａ1・Ｖ12〜ａM・ＶM2の総
和である電圧値Ｖsum1(2)（(1)式）が出力される。この
電圧値Ｖsum1(2)は、第２加算回路５０に入力して累積
加算されていく。
が出力される。第１加算回路４０からは、増倍回路３０
1〜３０Mから出力された電圧値ａ1・Ｖ12〜ａM・ＶM2の総
和である電圧値Ｖsum1(2)（(1)式）が出力される。この
電圧値Ｖsum1(2)は、第２加算回路５０に入力して累積
加算されていく。
【００５１】また、第３加算回路６０からは、第ｍ積分
回路２０1〜２０Mから出力された電圧値Ｖ12〜ＶM2の総
和である電圧値Ｖsum3(2)（(3)式）が出力される。この
電圧値Ｖsum3(2)は、第４加算回路７０により、ｎ値
（今の場合にはｎ＝２）に比例するｂ2だけ増倍され、
その増倍された電圧値ｂ2・Ｖsum3(2)が累積加算されて
いく。また、第３加算回路６０より出力された電圧値Ｖ
sum3(2)は、第５加算回路８０に入力して累積加算され
ていく。
回路２０1〜２０Mから出力された電圧値Ｖ12〜ＶM2の総
和である電圧値Ｖsum3(2)（(3)式）が出力される。この
電圧値Ｖsum3(2)は、第４加算回路７０により、ｎ値
（今の場合にはｎ＝２）に比例するｂ2だけ増倍され、
その増倍された電圧値ｂ2・Ｖsum3(2)が累積加算されて
いく。また、第３加算回路６０より出力された電圧値Ｖ
sum3(2)は、第５加算回路８０に入力して累積加算され
ていく。
【００５２】そして、第１加算回路４０から出力された
電圧値Ｖsum1(2)は第３Ａ／Ｄ変換回路９３のＡin入力
端に入力し、第３加算回路６０から出力された電圧値Ｖ
sum3 (2)は第３Ａ／Ｄ変換回路９３のＶref入力端に入力
して、この第３Ａ／Ｄ変換回路９３により、電圧値Ｖ
sum1(2)を電圧値Ｖsum3(2)で除算した結果Ａ
line(2)（(9)式）をデジタル表記で示すデジタル値Ｄ
line(2)が出力される。
電圧値Ｖsum1(2)は第３Ａ／Ｄ変換回路９３のＡin入力
端に入力し、第３加算回路６０から出力された電圧値Ｖ
sum3 (2)は第３Ａ／Ｄ変換回路９３のＶref入力端に入力
して、この第３Ａ／Ｄ変換回路９３により、電圧値Ｖ
sum1(2)を電圧値Ｖsum3(2)で除算した結果Ａ
line(2)（(9)式）をデジタル表記で示すデジタル値Ｄ
line(2)が出力される。
【００５３】以降の期間Ｔn（ｎ＝３〜Ｎ）においても
同様の動作が行われる。期間ＴN経過後において、第２
加算回路５０から出力される電圧値はＶsum3（(2)式）
であり、第４加算回路７０から出力される電圧値はＶ
sum4（(4)式）であり、第５加算回路８０から出力され
る電圧値はＶsum5（(5)式）である。
同様の動作が行われる。期間ＴN経過後において、第２
加算回路５０から出力される電圧値はＶsum3（(2)式）
であり、第４加算回路７０から出力される電圧値はＶ
sum4（(4)式）であり、第５加算回路８０から出力され
る電圧値はＶsum5（(5)式）である。
【００５４】そして、第２加算回路５０から出力された
電圧値Ｖsum2は第１Ａ／Ｄ変換回路９１のＡin入力端に
入力し、第５加算回路８０から出力された電圧値Ｖsum5
は第１Ａ／Ｄ変換回路９１のＶref入力端に入力して、
この第１Ａ／Ｄ変換回路９１により、電圧値Ｖsum2を電
圧値Ｖsum5で除算した結果Ａx（(7)式）をデジタル表記
で示すデジタル値Ｄxが出力される。また、第４加算回
路７０から出力された電圧値Ｖsum4は第２Ａ／Ｄ変換回
路９２のＡin入力端に入力し、第５加算回路８０から出
力された電圧値Ｖsum5は第２Ａ／Ｄ変換回路９２のＶ
ref入力端に入力して、この第２Ａ／Ｄ変換回路９２に
より、電圧値Ｖsum4を電圧値Ｖsum5で除算した結果Ａy
（(8)式）をデジタル表記で示すデジタル値Ｄyが出力さ
れる。
電圧値Ｖsum2は第１Ａ／Ｄ変換回路９１のＡin入力端に
入力し、第５加算回路８０から出力された電圧値Ｖsum5
は第１Ａ／Ｄ変換回路９１のＶref入力端に入力して、
この第１Ａ／Ｄ変換回路９１により、電圧値Ｖsum2を電
圧値Ｖsum5で除算した結果Ａx（(7)式）をデジタル表記
で示すデジタル値Ｄxが出力される。また、第４加算回
路７０から出力された電圧値Ｖsum4は第２Ａ／Ｄ変換回
路９２のＡin入力端に入力し、第５加算回路８０から出
力された電圧値Ｖsum5は第２Ａ／Ｄ変換回路９２のＶ
ref入力端に入力して、この第２Ａ／Ｄ変換回路９２に
より、電圧値Ｖsum4を電圧値Ｖsum5で除算した結果Ａy
（(8)式）をデジタル表記で示すデジタル値Ｄyが出力さ
れる。
【００５５】以上のようにして得られるデジタル値Ｄx
は、(2)式，(5)式および(7)式から判るように、受光部
１０のＭ行Ｎ列に２次元配列されたフォトダイオードＰ
Ｄmnが受光した光の重心位置の行方向座標値を表すもの
である。また、デジタル値Ｄyは、(4)式，(5)式および
(8)式から判るように、受光部１０のＭ行Ｎ列に２次元
配列されたフォトダイオードＰＤmnが受光した光の重心
位置の列方向座標値を表すものである。すなわち、デジ
タル値ＤxおよびＤyは、この光位置検出装置１が受光し
た光の重心位置を表している。しかも、この光位置検出
装置１は、各フォトダイオードＰＤmnが受光して出力し
た電荷Ｑmnに基づいて受光重心位置を求めるので、光入
射位置検出の線形性および安定性が優れている。
は、(2)式，(5)式および(7)式から判るように、受光部
１０のＭ行Ｎ列に２次元配列されたフォトダイオードＰ
Ｄmnが受光した光の重心位置の行方向座標値を表すもの
である。また、デジタル値Ｄyは、(4)式，(5)式および
(8)式から判るように、受光部１０のＭ行Ｎ列に２次元
配列されたフォトダイオードＰＤmnが受光した光の重心
位置の列方向座標値を表すものである。すなわち、デジ
タル値ＤxおよびＤyは、この光位置検出装置１が受光し
た光の重心位置を表している。しかも、この光位置検出
装置１は、各フォトダイオードＰＤmnが受光して出力し
た電荷Ｑmnに基づいて受光重心位置を求めるので、光入
射位置検出の線形性および安定性が優れている。
【００５６】本発明は、上記実施形態に限定されるもの
ではなく種々の変形が可能である。上記実施形態では、
Ｍ行Ｎ列のフォトダイオードＰＤmnが等間隔に２次元配
列されており、定数ａmがｍ値に比例し、定数ｂnがｎ値
に比例するものとしたが、これに限られるものではな
い。例えば、一般に、定数ａmはｍ値の１次関数で表さ
れてもよく、定数ｂnはｎ値の１次関数で表されてもよ
い。また、定数ａmをｍ値の２次関数で表し、定数ｂnを
ｎ値の２次関数で表した場合には、対象物体の傾きを示
す２次モーメントを演算することができる。また、Ｍ行
Ｎ列のフォトダイオードＰＤmnは等間隔に配列されてい
なくてもよく、この場合には、定数ａmおよびｂnはフォ
トダイオードＰＤmnの間隔に応じて定められる。
ではなく種々の変形が可能である。上記実施形態では、
Ｍ行Ｎ列のフォトダイオードＰＤmnが等間隔に２次元配
列されており、定数ａmがｍ値に比例し、定数ｂnがｎ値
に比例するものとしたが、これに限られるものではな
い。例えば、一般に、定数ａmはｍ値の１次関数で表さ
れてもよく、定数ｂnはｎ値の１次関数で表されてもよ
い。また、定数ａmをｍ値の２次関数で表し、定数ｂnを
ｎ値の２次関数で表した場合には、対象物体の傾きを示
す２次モーメントを演算することができる。また、Ｍ行
Ｎ列のフォトダイオードＰＤmnは等間隔に配列されてい
なくてもよく、この場合には、定数ａmおよびｂnはフォ
トダイオードＰＤmnの間隔に応じて定められる。
【００５７】
【発明の効果】以上、詳細に説明したとおり、本発明に
よれば、第２加算回路から出力される電圧値Ｖsum3は、
第ｍ行にあるＮ個の受光素子ＰＤmnが受光した光の光量
の総和に、行方向座標値を表す定数ａmを乗じて、各行
の乗算結果の総和を求め、この求められた総和に応じた
ものである。第４加算回路から出力される電圧値Ｖsum4
は、第ｎ列にあるＭ個の受光素子ＰＤmnが受光した光の
光量の総和に、列方向座標値を表す定数ｂnを乗じて、
各列の乗算結果の総和を求め、この求められた総和に応
じたものである。第５加算回路から出力される電圧値Ｖ
sum5は、全ての受光素子ＰＤmnが受光した光の光量の総
和に応じたものである。したがって、電圧値Ｖsum2を電
圧値Ｖsum5で除算すれば、受光部のＭ行Ｎ列に２次元配
列された受光素子ＰＤmnが受光した光の重心位置の行方
向座標値が得られる。また、電圧値Ｖsum4を電圧値Ｖ
sum5で除算すれば、受光部のＭ行Ｎ列に２次元配列され
た受光素子ＰＤmnが受光した光の重心位置の列方向座標
値が得られる。
よれば、第２加算回路から出力される電圧値Ｖsum3は、
第ｍ行にあるＮ個の受光素子ＰＤmnが受光した光の光量
の総和に、行方向座標値を表す定数ａmを乗じて、各行
の乗算結果の総和を求め、この求められた総和に応じた
ものである。第４加算回路から出力される電圧値Ｖsum4
は、第ｎ列にあるＭ個の受光素子ＰＤmnが受光した光の
光量の総和に、列方向座標値を表す定数ｂnを乗じて、
各列の乗算結果の総和を求め、この求められた総和に応
じたものである。第５加算回路から出力される電圧値Ｖ
sum5は、全ての受光素子ＰＤmnが受光した光の光量の総
和に応じたものである。したがって、電圧値Ｖsum2を電
圧値Ｖsum5で除算すれば、受光部のＭ行Ｎ列に２次元配
列された受光素子ＰＤmnが受光した光の重心位置の行方
向座標値が得られる。また、電圧値Ｖsum4を電圧値Ｖ
sum5で除算すれば、受光部のＭ行Ｎ列に２次元配列され
た受光素子ＰＤmnが受光した光の重心位置の列方向座標
値が得られる。
【００５８】このように、各受光素子ＰＤmnが受光して
出力した電荷Ｑmnに基づいて、第２加算回路から出力さ
れる電圧値Ｖsum3、第４加算回路から出力される電圧値
Ｖsu m4、および、第５加算回路から出力される電圧値Ｖ
sum5を求め、そして、これらの電圧値に基づいて受光重
心位置を求めるので、光入射位置検出の線形性および安
定性が優れている。
出力した電荷Ｑmnに基づいて、第２加算回路から出力さ
れる電圧値Ｖsum3、第４加算回路から出力される電圧値
Ｖsu m4、および、第５加算回路から出力される電圧値Ｖ
sum5を求め、そして、これらの電圧値に基づいて受光重
心位置を求めるので、光入射位置検出の線形性および安
定性が優れている。
【００５９】また、第５加算回路から出力された電圧値
Ｖsum5に基づいてＡ／Ｄ変換レンジを設定して、第２加
算回路から出力された電圧値Ｖsum2をデジタル値に変換
し、そのデジタル値を出力する第１Ａ／Ｄ変換回路を更
に備える場合には、電圧値Ｖ sum2を電圧値Ｖsum5で除算
した結果が第１Ａ／Ｄ変換回路よりデジタル値として出
力されるので好適である。また、第５加算回路から出力
された電圧値Ｖsum5に基づいてＡ／Ｄ変換レンジを設定
して、第４加算回路から出力された電圧値Ｖsu m4をデジ
タル値に変換し、そのデジタル値を出力する第２Ａ／Ｄ
変換回路を更に備える場合には、電圧値Ｖsum4を電圧値
Ｖsum5で除算した結果が第２Ａ／Ｄ変換回路よりデジタ
ル値として出力されるので好適である。
Ｖsum5に基づいてＡ／Ｄ変換レンジを設定して、第２加
算回路から出力された電圧値Ｖsum2をデジタル値に変換
し、そのデジタル値を出力する第１Ａ／Ｄ変換回路を更
に備える場合には、電圧値Ｖ sum2を電圧値Ｖsum5で除算
した結果が第１Ａ／Ｄ変換回路よりデジタル値として出
力されるので好適である。また、第５加算回路から出力
された電圧値Ｖsum5に基づいてＡ／Ｄ変換レンジを設定
して、第４加算回路から出力された電圧値Ｖsu m4をデジ
タル値に変換し、そのデジタル値を出力する第２Ａ／Ｄ
変換回路を更に備える場合には、電圧値Ｖsum4を電圧値
Ｖsum5で除算した結果が第２Ａ／Ｄ変換回路よりデジタ
ル値として出力されるので好適である。
【図１】本実施形態に係る光位置検出装置の全体構成図
である。
である。
【図２】本実施形態に係る光位置検出装置の受光部から
各出力線に出力される電荷を説明する図である。
各出力線に出力される電荷を説明する図である。
【図３】本実施形態に係る光位置検出装置の積分回路ア
レイの回路図である。
レイの回路図である。
【図４】本実施形態に係る光位置検出装置の増倍回路ア
レイの回路図である。
レイの回路図である。
【図５】本実施形態に係る光位置検出装置の第１加算回
路の回路図である。
路の回路図である。
【図６】本実施形態に係る光位置検出装置の第２加算回
路の回路図である。
路の回路図である。
【図７】本実施形態に係る光位置検出装置の第３加算回
路の回路図である。
路の回路図である。
【図８】本実施形態に係る光位置検出装置の第４加算回
路の回路図である。
路の回路図である。
【図９】本実施形態に係る光位置検出装置の第５加算回
路の回路図である。
路の回路図である。
【図１０】本実施形態に係る光位置検出装置のＡ／Ｄ変
換回路の回路図である。
換回路の回路図である。
【図１１】Ａ／Ｄ変換回路中の可変容量積分回路の詳細
な回路図である。
な回路図である。
【図１２】本実施形態に係る光位置検出装置の動作を説
明するタイミングチャートである。
明するタイミングチャートである。
１…光位置検出装置、１０…受光部、２０…積分回路ア
レイ、３０…増倍回路アレイ、４０…第１加算回路、５
０…第２加算回路、６０…第３加算回路、７０…第４加
算回路、８０…第５加算回路、９１…第１Ａ／Ｄ変換回
路、９２…第２Ａ／Ｄ変換回路、９３…第３Ａ／Ｄ変換
回路。
レイ、３０…増倍回路アレイ、４０…第１加算回路、５
０…第２加算回路、６０…第３加算回路、７０…第４加
算回路、８０…第５加算回路、９１…第１Ａ／Ｄ変換回
路、９２…第２Ａ／Ｄ変換回路、９３…第３Ａ／Ｄ変換
回路。
Claims (3)
- 【請求項１】 Ｍ行Ｎ列に２次元配列された受光素子Ｐ
Ｄmnを有し、第ｍ行のＮ個の受光素子ＰＤm1〜ＰＤmNそ
れぞれが受光した光の光量に応じた電荷Ｑm1〜ＱmNを順
次に第ｍ出力線に出力する受光部と、 前記受光部の第ｍ行のＮ個の受光素子ＰＤm1〜ＰＤmNそ
れぞれから前記第ｍ出力線に順次に出力された電荷Ｑm1
〜ＱmNを入力して蓄積し、この蓄積された電荷に応じた
電圧値Ｖm1〜ＶmNを順次に出力する第ｍ積分回路と、 前記第ｍ積分回路から順次に出力された電圧値Ｖm1〜Ｖ
mNを入力して、この電圧値をａm倍し（ただし定数ａmは
ｍ値に応じた値）、このａm倍された電圧値ａm・Ｖm1〜
ａm・ＶmNを順次に出力する第ｍ増倍回路と、 前記第ｍ増倍回路それぞれから出力された電圧値ａm・Ｖ
mnを入力し、これらの総和（ａ1・Ｖ1n＋ａ2・Ｖ2n＋…＋
ａM・ＶMn）を求めて、この総和に応じた電圧値Ｖ
sum1(n)を出力する第１加算回路と、 前記第１加算回路から順次に出力された電圧値Ｖ
sum1(1)〜Ｖsum1(N)を入力し、これらの総和（Ｖ
sum1(1)＋Ｖsum1(2)＋…＋Ｖsum1(N)）を求めて、この
総和に応じた電圧値Ｖsum2を出力する第２加算回路と、 前記第ｍ積分回路それぞれから出力された電圧値Ｖmnを
入力し、これらの総和（Ｖ1n＋Ｖ2n＋…＋ＶMn）を求め
て、この総和に応じた電圧値Ｖsum3(n)を出力する第３
加算回路と、 前記第３加算回路から順次に出力された電圧値Ｖ
sum3(1)〜Ｖsum3(N)を入力し、各電圧値Ｖsum3(n)をｂn
倍（ただし定数ｂnはｎ値に応じた値）したものの総和
（ｂ1・Ｖsum3(1)＋ｂ2・Ｖsum3(2)＋…＋ｂN・
Ｖsum3(N)）を求めて、この総和に応じた電圧値Ｖsum4
を出力する第４加算回路と、 前記第３加算回路から順次に出力された電圧値Ｖ
sum3(1)〜Ｖsum3(N)を入力し、これらの総和（Ｖ
sum3(1)＋Ｖsum3(2)＋…＋Ｖsum3(N)）を求めて、この
総和に応じた電圧値Ｖsum5を出力する第５加算回路と、 を備えることを特徴とする光位置検出装置（ただし、Ｍ
≧２、Ｎ≧２、１≦ｍ≦Ｍ、１≦ｎ≦Ｎ）。 - 【請求項２】 前記第５加算回路から出力された電圧値
Ｖsum5に基づいてＡ／Ｄ変換レンジを設定して、前記第
２加算回路から出力された電圧値Ｖsum2をデジタル値に
変換し、そのデジタル値を出力する第１Ａ／Ｄ変換回路
を更に備えることを特徴とする請求項１記載の光位置検
出装置。 - 【請求項３】 前記第５加算回路から出力された電圧値
Ｖsum5に基づいてＡ／Ｄ変換レンジを設定して、前記第
４加算回路から出力された電圧値Ｖsum4をデジタル値に
変換し、そのデジタル値を出力する第２Ａ／Ｄ変換回路
を更に備えることを特徴とする請求項１記載の光位置検
出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36154199A JP2001177144A (ja) | 1999-12-20 | 1999-12-20 | 光位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36154199A JP2001177144A (ja) | 1999-12-20 | 1999-12-20 | 光位置検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177144A true JP2001177144A (ja) | 2001-06-29 |
Family
ID=18473999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36154199A Pending JP2001177144A (ja) | 1999-12-20 | 1999-12-20 | 光位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001177144A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006308959A (ja) * | 2005-04-28 | 2006-11-09 | Sharp Corp | 検出装置及びそれを備えた表示装置 |
| US7245317B2 (en) * | 2001-12-21 | 2007-07-17 | Hamamatsu Photonics K.K. | Imaging device having a luminous profile detecting element |
-
1999
- 1999-12-20 JP JP36154199A patent/JP2001177144A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245317B2 (en) * | 2001-12-21 | 2007-07-17 | Hamamatsu Photonics K.K. | Imaging device having a luminous profile detecting element |
| JP2006308959A (ja) * | 2005-04-28 | 2006-11-09 | Sharp Corp | 検出装置及びそれを備えた表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075520A (en) | Small current detector circuit and locator device using the same | |
| EP2180599B1 (en) | X-ray imaging readout and system | |
| JP2000032342A (ja) | 固体撮像装置 | |
| EP2617132A1 (en) | Circuit for capacitive touch applications | |
| JP4119052B2 (ja) | 光検出装置 | |
| EP1408315B1 (en) | Photosensor | |
| WO2000075608A1 (fr) | Detecteur optique de position et telemetre | |
| US20050062853A1 (en) | Image sensing apparatus | |
| JP2001177144A (ja) | 光位置検出装置 | |
| JP4489914B2 (ja) | Ａ／ｄ変換装置および固体撮像装置 | |
| US5357310A (en) | Correlation phase difference type focus detecting interpolation | |
| US7515082B2 (en) | Photo-detector filter having a cascaded low noise amplifier | |
| JPH1065973A (ja) | 固体撮像装置 | |
| US20030201824A1 (en) | Method and apparatus for exponential gain variations with a linearly varying input code | |
| JPH09167965A (ja) | 基準電圧発生回路 | |
| JPH1123721A (ja) | 放射線位置検出装置 | |
| US20060055913A1 (en) | Phase distribution measuring instrument and phase distribution measuring method | |
| US7528757B2 (en) | Circuit and method for generating a set of intermediate voltages | |
| JP3063780B2 (ja) | 測距装置 | |
| US5517192A (en) | High resolution gain response correction circuit | |
| JP4131912B2 (ja) | 放射線測定装置 | |
| TWI812434B (zh) | 共用光感測電路同時感測不同色光的光學感測器 | |
| JP3260958B2 (ja) | 測距装置 | |
| JPH06237173A (ja) | 電荷転送素子を用いた乗算装置またはｄａ変換器 | |
| Alberi | Position readout by charge division in large two-dimensional detectors |