WO2002085081A1 - Carte de circuits imprimes et procede permettant sa realisation, et carte de circuits imprimes laminee - Google Patents

Carte de circuits imprimes et procede permettant sa realisation, et carte de circuits imprimes laminee Download PDF

Info

Publication number
WO2002085081A1
WO2002085081A1 PCT/JP2002/003379 JP0203379W WO02085081A1 WO 2002085081 A1 WO2002085081 A1 WO 2002085081A1 JP 0203379 W JP0203379 W JP 0203379W WO 02085081 A1 WO02085081 A1 WO 02085081A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper
printed circuit
circuit board
implant material
insulating substrate
Prior art date
Application number
PCT/JP2002/003379
Other languages
English (en)
French (fr)
Inventor
Katsuhiko Hayashi
Tatsuo Kataoka
Hirokazu Kawamura
Akira Ichiryu
Original Assignee
Mitsui Mining & Smelting Co., Ltd.
Suzuki Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001108381A external-priority patent/JP3560334B2/ja
Application filed by Mitsui Mining & Smelting Co., Ltd., Suzuki Co., Ltd. filed Critical Mitsui Mining & Smelting Co., Ltd.
Priority to DE60226722T priority Critical patent/DE60226722D1/de
Priority to KR1020027016694A priority patent/KR100568488B1/ko
Priority to US10/297,804 priority patent/US20040026122A1/en
Priority to EP02713291A priority patent/EP1385363B1/en
Publication of WO2002085081A1 publication Critical patent/WO2002085081A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Definitions

  • the present invention relates to a printed circuit board and a method for manufacturing the same, and more particularly, to a printed circuit board excellent in heat resistance in which a via hole is formed by filling a formed through hole with a heat-resistant implant material, and a method for manufacturing the same.
  • circuit boards having a conductor layer (wiring pattern) on the front and back surfaces are used.
  • a conductor layer wiring pattern
  • CSP Chip Size Package
  • BGA Ball Grid Array
  • FPC Flexible Printed Circuit
  • glass There is a multilayer wiring board using a rigid substrate such as epoxy.
  • the printed circuit board having the wiring patterns on the front and back surfaces is manufactured by a conventional manufacturing process shown in a flow chart of FIG. 1, for example.
  • sprocket holes are formed at predetermined locations on a double-sided copper-coated polyimide film tape by pressing.
  • a photoresist is applied to the surface side of the film so as to correspond to the wiring pattern, and exposure and development are performed to produce an etching mask.
  • the surface copper is etched to form a wiring pattern.
  • a wiring pattern is formed by performing surface adjustment, photoresist coating, exposure, development and etching.
  • a through hole is opened at a fixed location by a punching press.
  • a tin-silver alloy or a tin-copper alloy material is superimposed on the front and back surfaces of the polyimide tape, and the punch-press is performed again to embed the tin-silver alloy in the through-hole, and then caulked with a punching press.
  • the printed circuit board in which the implant material thus obtained is a tin-silver alloy material / tin-copper alloy alloy has poor heat resistance, and when heating and cooling cycles are repeated, defects are likely to occur in via holes.
  • the connection reliability of the wiring pattern between the front and back surfaces is lacking.
  • the melting points of tin-silver alloy materials and tin-copper alloy materials are relatively low, and there remains a problem of deterioration when heated to a temperature higher than the melting point.
  • An object of the present invention is to provide a printed circuit board having excellent heat resistance and usable for a long period of time.
  • the object of the present invention is to provide an insulating substrate, a via hole formed in the insulating substrate, an implant material filled in the via hole, and formed on both sides of the insulating substrate and electrically connected by the implant material.
  • a printed circuit board comprising a wiring pattern, wherein the implant material is selected from the group consisting of oxygen-free copper, phosphorous deoxidized copper, and fine pitch copper; and
  • a through hole in the present invention, basically, an open state is called a through hole, and a state filled with an implant material is called a via hole) in an insulating substrate, and the opened through hole is filled with an implant material.
  • the via holes are made of high heat-resistant oxygen-free copper, phosphorous deoxidized copper, copper foil, and the like, so that the printed circuit board is easily exposed to high and low temperatures repeatedly. There is little possibility of deterioration even under the condition of heating and cooling during the period, and it can be used for a long time as a printed circuit board excellent in heat resistance.
  • Annealing oxygen-free copper, phosphorous deoxidized copper, or tough pitch copper in advance improves the spreadability, improves the filling property, and provides a high-performance printed circuit board.
  • a plating layer may be formed so as to come into contact with the implant material filled in the via hole, thereby improving the conductivity of the wiring patterns between the front and back surfaces of the printed circuit board. Be improved.
  • This plating layer is desirably a copper plating layer and has a thickness of 1 zm or more, so that cracks and the like can be effectively prevented. Further, a plurality of the printed circuit boards may be stacked to form a laminated printed circuit board.
  • a wiring pattern can be freely formed on a conductive plating layer. Patterns can be easily formed.
  • the implant material is made of a high heat-resistant material such as oxygen-free copper, phosphorus deoxidized copper, and tough pitch copper, so that it is possible to form a wiring pattern freely and provide a high heat-resistant printed circuit board.
  • the present invention uses oxygen-free copper, phosphorus deoxidized copper, and tough pitch copper having excellent heat resistance as an implant material, alone or in combination, or in combination with a relatively small amount of other materials. It is characterized.
  • oxygen-free copper refers to copper whose oxygen content is reduced to 0.005% or less in order to prevent hydrogen embrittlement.
  • Oxygen-free copper is called ⁇ F HC (oxygen free high conductivity copper) and can be manufactured in a vacuum melting furnace or a reducing atmosphere induction furnace.
  • the tough pitch copper trace as Cu 2 0 (0. 02 ⁇ 0. 05 %) oxygen copper containing the oxygen leaving 0.5 about 02% to melt purified copper in reverberatory furnaces, As, This refers to purified copper in which impurities such as Sb and P are brought out of solid solution as oxides.
  • These coppers usually contain about 0-0.05% oxygen and some other impurities, and have a higher heat resistance than tin-silver alloy materials, which were conventionally used for filling through holes, and tin-copper alloy materials. It improves the heat resistance of the printed circuit board at 260 ° C, which is the temperature of the riff opening when the solder pole is mounted.
  • anneal oxygen-free copper, anneal phosphorus deoxidized copper or anneal tough pitch copper which has been previously annealed, The effect increases.
  • the through hole it is convenient and most preferable to form the through hole by punching, but it is also possible to use a drill or a laser beam. When laser light is used, it is necessary to remove smear generated by the heat of the laser light.
  • the implant material may be filled into the through-hole in any manner, but it should be filled by punching using the same punching press or punching die used for forming the through-hole as before. Is desirable. Alternatively, a screen printing machine may be used.
  • the printed circuit board body used in the present invention can be made of any material used as a substrate in a normal printed circuit board without any limitation.
  • a polyimide resin for example, it is desirable to use a polyimide resin.
  • the material and the forming method of the wiring pattern are not particularly limited, and the copper wiring layer may be adjusted, and a desired wiring pattern may be formed by masking by applying a photoresist, exposing, developing, and etching.
  • the number of through holes generated depends on the number and positional relationship of wiring patterns that require electrical connection, and it is desirable that the diameter be as small as possible within a range where sufficient electrical connection is ensured.
  • a conductive plating layer for example, a copper plating layer, on the surface of a copper foil or the like to be a wiring pattern, and the formation of the plating layer can further enhance the reliability of electrical connection.
  • This conductive plating layer is desirably formed before forming the wiring pattern, whereby the wiring pattern can be freely formed on the conductive plating layer.
  • the wiring pattern can be easily formed.
  • the printed circuit board of the present invention in which the via hole is formed of an implant material selected from the group consisting of oxygen-free copper, phosphorous deoxidized copper, and fine pitch copper depends on the manufacturing conditions, but the via hole is usually less than 3 ⁇ hole. It has resistance and very good conductivity.
  • the wiring pattern can be freely formed on the conductive plating layer, and the formation of a wiring pattern having a fine width becomes easy.
  • FIG. 1 is a flowchart showing a conventional manufacturing process of a printed circuit board having a wiring pattern on the front and back surfaces.
  • FIGS. 2A to 2G are longitudinal sectional views illustrating a series of manufacturing steps of a 2-metal TAB as a printed circuit board.
  • FIG. 3 is a surface view of the 2-metal TAB of the embodiment.
  • FIG. 4 is an enlarged view of a land portion of the 2-metal TAB of FIG.
  • FIG. 5 is a back view of the 2-metal TAB of the embodiment.
  • FIG. 6 is an enlarged view of the land portion of the 2-metal TAB of FIG.
  • FIG. 7 is a vertical cross-sectional view of the printed circuit board when a relatively thick copper plating layer is formed.
  • FIG. 8 is a longitudinal sectional view of a printed circuit board when a relatively thin copper plating layer is formed.
  • a sprocket hole 13 is opened by punching at a place corresponding to the sprocket hole 13 in FIG. 2 of a double-sided copper-clad polyimide film 12 (FIG. 2A) made of polyamide or the like coated with copper-clad layers 11 on both upper and lower surfaces (FIG. B).
  • a through-hole 14 is opened by punching at a place corresponding to the through-hole 14 in FIG. 3 of the polyimide film 12, and a high heat-resistant implant material such as oxygen-free copper is formed on the front and back surfaces of the polyimide film 12.
  • the through holes are filled with the implant material 15 by stacking and punching the film to form via holes 16 and lands 17 at the same time (FIG. 2C). In this state, the surfaces of the polyimide film 12 and the via hole 16 are aligned.
  • a copper plating layer 18 is formed on the alignment surface (FIG. 2D).
  • the copper plating layer 18 is leveled, a photoresist is applied to the surface side, exposure and development are performed to create a mask, etching is performed using this mask, and a groove is formed on the polyimide film 12 surface.
  • a groove 19 is similarly formed on the back surface of the polyimide film 12 (FIG. 2E). At this point, since the copper plating layer 18 has already been covered, the groove can be formed relatively freely.
  • the polyimide film 12 is covered with a solder resist 20 so as to fill the grooves 19 on the front and back surfaces of the polyimide film 12 and protrude from the surface (FIG. 2F). Further, a finishing layer 21 is formed on a portion other than the solder resist 20.
  • a printed circuit board ( Figure 2G). Since the printed circuit board thus manufactured has the via holes made of the high heat-resistant printed material 15, there is little possibility that deterioration will occur even if heating and cooling are repeatedly performed between a high temperature and a low temperature.
  • the copper plating layer 18 ensures the reliability of the electrical connection with the via hole 16, satisfactory conductivity is secured for a long time.
  • this copper plating layer 18 is formed to be relatively thick, heating and switching between high and low temperatures are repeated for a long period as shown in Fig. 7. Cracks etc. hardly occur even when cooling is performed, but when formed relatively thin, cracks 22 occur when heating and cooling between high temperature and low temperature repeatedly for a long time as shown in Fig. 8. Sometimes. Therefore, it is desirable that the copper plating layer 18 is formed to be relatively thick, for example, 1 xm or more.However, the cracks hardly have a detrimental effect on the performance as a printed circuit board, and the ordinary There is no problem as long as it is used.
  • the printed circuit board of the present invention can be manufactured by this method as long as a heat-resistant material such as oxygen-free copper is used for the via hole. It is not limited, and may be manufactured by the conventional method shown in FIG.
  • a double-sided copper-coated polyimide film with a width of 35 images (thickness of polyimide layer: 50 zm, thickness of copper foil: 12111 on both sides), Nippon Steel Chemical Co., Ltd. product name: Espanax) was used as the tape.
  • Sprocket holes were opened in this tape by a punching press. Furthermore, a through hole with a diameter of about 100 zm was opened by a punching press.
  • An anilox oxygen-free copper film having a thickness of about 120 yards was superimposed on the front and back surfaces of the tape, and the punch was pressed again to embed the anil oxygen-free copper in the through hole. After removing the excess oxygen-free copper film, copper plating was performed on the tape surface using a copper sulfate plating bath at a current density of 10 AZ dm 2 to form a copper plating layer of about 6 m.
  • the wiring pattern is etched on the front and back surfaces of the tape by etching.
  • a copper plating layer was already formed, and the copper plating layer could be wired relatively freely, so that a fine wiring pattern could be formed.
  • the obtained printed circuit board was immersed in hot oil at 260 ° C for 5 seconds, and then immediately subjected to 100 cycles of immersion in oil at 23 ° C for 20 seconds. Was. After the test, the connection reliability between the wiring patterns on the front and back surfaces of the printed circuit board was maintained. No cracks were observed in the copper plating layer.
  • a printed circuit board was manufactured under the same conditions as in Example 1 except that the thickness of the copper plating layer was 1 zz m.
  • a hot oil test was performed under the same conditions as in Example 1. After the test, the connection reliability between the wiring patterns on the front and back surfaces of the printed circuit board was maintained, but cracks were observed in the copper plating layer.
  • a printed circuit board was manufactured under the same conditions as in Example 1 except that phosphorus-deoxidized copper was used instead of oxygen-free copper as a material for the implant.
  • Example 1 The hot oil test performed under the same conditions as in Example 1 also applies to the front and back surfaces of the printed circuit board. The connection reliability between the wiring patterns was maintained, and no cracks were observed in the copper plating layer.
  • a printed circuit board was manufactured under the same conditions as in Example 1 except that tough pitch copper was used instead of oxygen-free copper as an implant material.
  • a double-sided copper-clad polyimide film with a width of 35 mm (polyimide layer thickness 50 m, copper foil thickness 18 m on both sides, Nippon Steel Chemical Co., Ltd. product name: Espanax) was used as the tape.
  • a wiring pattern was formed on the front and back surfaces of the tape by etching according to a standard method. In this state, the wiring patterns between the front and back surfaces of the tape are not electrically connected to each other.
  • An anoxic copper film having a thickness of about 0.12 was superimposed on the front and back surfaces of the tape, and the punch was pressed again to bury the anoxic copper in the through hole. After removal of excess free copper film, the tape surface subjected to the copper plated at a current density 10AZ dm 2 using a copper sulfate plated bath, printed to form a copper plated layer of about 6 m circuit Board.
  • the resistance of the via hole between the front and back of the printed circuit board obtained in this way is As a result of measurement, it was less than 3 ⁇ / hole, and sufficient conduction was obtained for 2-metal TAB and the like.
  • Example 2 In a hot oil test performed under the same conditions as in Example 1, the connection reliability between the wiring patterns on the front and back surfaces of the printed circuit board was maintained, and no cracks were observed in the copper plating layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Description

プリント回路板及びその製造方法、 並びに積層プリント回路板 技術分野
本発明は、 プリン卜回路板及びその製造方法に関し、 より詳細には形成され るスルーホールに耐熱性のインプラント材を充填してビアホールを構成した 耐熱性に優れたプリント回路板及びその製造方法に関する。 発明の背景
表裏面に導体層(配線パターン) を有する回路板として種々のものが使用さ れている。具体的には、基板にフレキシブルなポリイミド樹脂等を用いた T A B (Tape Automated Bonding) テープ、 C S P (Chip Size Package) 、 B G A (Bal l Grid Array ) 、 F P C (Flexible Printed Circui t) の他に、 ガラス エポキシ等のリジッドな基板を使用した多層配線板等がある。
この表裏面に配線パターンを有するプリント回路板は、例えば図 1のフロー チャートに示す従来の製造工程により製造される。
まず両面銅貼りポリイミドフィルム製テープの所定個所にプレスによりス プロケットホールを形成する。次いでポリイミドテープの表面側を整面した後 に配線パターンに対応するように該フィルムの表面側にフォトレジストを塗 布し露光及び現像を行つてエッチングマスクを作製し、このマスクを使用して フィルム表面の銅のエッチングを行って配線パターンを形成する。続いてポリ イミドテープの裏面側も同様にして、整面ーフォトレジスト塗布一露光一現像 —エッチングを行つて配線パ夕一ンを形成する。
このようにして配線パターンが表裏面に形成されたポリイミドテープの所 定個所にパンチングプレス機によりスルーホールを開口させる。次いでポリイ ミドテープの表裏面に、例えばスズー銀材合金やスズー銅合金材を重ね、再度 パンチングプレスすることにより、該スズ一銀材合金を前記スルーホール中に 埋め込み、更にパンチングプレス機で加締めることにより表裏面の配線パター ンを電気的に接続する。直径 100 x m程度のスルーホールではスズー銀合金材 を埋め込むことにより、 理想的な電気的接続のプリント回路板が得られる。 しかしながらこのようにして得られたインプラント材がスズ—銀合金材ゃ スズ—銅材合金であるプリン卜回路板は耐熱性が劣り、加熱及び冷却のサイク ルを繰り返すとビアホールに不良が発生し易く、表裏面間の配線パターンの接 続信頼性に欠けるという欠点がある。更にスズー銀合金材ゃスズ—銅合金材の 融点が比較的低く、融点以上の温度に加熱される際の劣化の問題も残されてい る。これらの合金が充填されたビァホールの両端に二ッケル下地金めつきを行 つて耐熱性を改良することも試みられているが、必ずしも十分とは言い難く、 又スルーホールの直径ゃィンプラント材の種類に依っては満足できる結果が 得られることがあるが、めっき材料がニッケル下地金めつきに限定されると、 用途に依っては他のめっき材料を使用することが望ましい場合があるにもか かわらず、所望のめっき材料が使用できなくなり、製品の自由度が低下すると いう問題点がある。
ニッケル下地金めつきによる耐熱性向上を十分に行うためにはめつき厚を 厚くしなければならず、従って配線パターンの幅が広くなり、要求される配線 パ夕ーンの微細化に対応できないという欠点がある。 発明の開示
そのため本発明者らは、 スルーホールを充填するインプラント材の材質を 種々検討して耐熱性に優れたプリント回路板を提供できる本発明の到達した ものであり、本発明の目的は、耐熱性に優れた長期間使用できるプリント回路 板を提供することにある。
•本発明の上記目的は、絶縁性基板、該絶縁性基板に形成されたビアホール、 該ビアホールに充填されたィンプラント材及び前記絶縁性基板の両面に形成 されかつ前記ィンプラント材により電気的に接続された配線パターンを含ん で成るプリント回路板において、 前記インプラント材が、 無酸素銅、 リン脱酸 銅及び夕フピッチ銅から成る群から選択されることを特徴とするプリント回 路板を提供すること、 あるいは絶縁性基板にスルーホール(基本的に本発明で は、 開口した状態をスルーホールと称し、インプラント材で充填された状態を ビアホールと称する) を開口し、開口したスルーホールをインプラント材で充 填してビアホールを形成し、該ビアホールの両端の充填インプラント材表面を 含む絶縁性基板表裏面にめっき層を形成し、次いでめつき層上に配線パターン を形成することを特徴とするプリント回路板の製造方法を提供することによ り達成される。
本発明の前記プリント回路板によると、 ビアホールが、高耐熱性の無酸素銅、 リン脱酸銅及び夕フピッチ銅等で構成されるため、プリント回路板が曝され易 い、繰り返し高温と低温との間で加熱及び冷却を行う条件下でも劣化が生じる 可能性が小さく、 耐熱性に優れたプリント回路板として長期間使用できる。 無酸素銅、リン脱酸銅又はタフピッチ銅は予めァニーリングを行っておくと、 展延性が向上して充填性が良くなり高性能のプリント回路板が提供できる。 又本発明のプリント回路板では、ビアホールに充填されたィンプラント材に 接触するようにめつき層が形成しても良く、これによりプリント回路板表裏面 間の配線パターン同士の導通性が更 ίこ改良される。
このめつき層は銅めつき層であることが望ましく、かつその厚みを 1 z m以 と、 亀裂等の発生を効果的に防止できる。 更にこのプリント回路板は複数個積層して積層型のプリント回路板として も良い。
又前記プリント回路板の製造方法によると、配線パターンの形成に先立って ビアホールを形成しているため、つまり導電性めつき層上に自由に配線パ夕一 ンを形成できるため、微細幅の配線パターンの形成を容易に行うことができる ようになる。
この方法でもインプラント材を、無酸素銅、 リン脱酸銅及びタフピッチ銅等 の高耐熱性材料とすることが望ましく、 自由な配線パターン形成とともに、高 耐熱性プリント回路板の提供が可能になる。
このように、 本発明は、 インプラント材として耐熱性の優れた無酸素銅、 リ ン脱酸銅及びタフピッチ銅を単独で又はこれらを組み合わせて、あるいは比較 的少量の他の材料と組み合わせて使用することを特徵とする。
ここで無酸素銅とは水素脆化を防ぐために酸素の含有量を 0. 005 %以下に したものを言う。 無酸素銅は、 〇F H C (oxygen f ree high conduc t ivi ty copper) と称され、 真空溶解炉や還元雰囲気の誘導炉等で製造できる。
リン脱酸銅とは、酸素含有量が極端に低い銅で、酸素を P205などの酸化物と して脱酸し、 僅かにリンが残った銅をいう。
更にタフピッチ銅とは、 Cu20 として微量 (0. 02〜0. 05 % ) の酸素を含んだ 銅で、 電気銅を反射炉で融解精製して酸素を 0. 02 %程度残し、 As、 Sb及び P などの不純物を酸化物として固溶体外に出した精製銅を言う。
これらの銅は通常 0〜0. 05 %程度の酸素と他の若干の不純物を含有し、従来 スルーホールの充填に使用されていたスズー銀合金材ゃスズー銅合金材と比 較して耐熱性が高く、ハンダポール搭載時のリフ口一温度である 260°Cにおけ るプリン卜回路板の耐熱性を向上させる。そして予め焼鈍しを行ったァニール 無酸素銅、 ァニールリン脱酸銅又はァニールタフピッチ銅を使用すると、更に 効果が増大する。
スル一ホール形成はパンチングにより行うことが簡便であり、最も望ましい が、 ドリルやレーザー光を用いて行っても良い。 レーザー光を用いると、 レー ザ一光の熱により発生するスミアの除去が必要になる。
前記インプラント材はどのようにしてスルーホールに充填しても良いが、従 来と同じようにスルーホール形成に使用したものと同じパンチングプレス機 やパンチング金型等を使用してパンチングで充填することが望ましい。この他 に、 スクリーン印刷機を用いても良い。
スルーホール形成とインプラント材充填を単一のパンチング操作で行うと、 形成されるビアホールの先端が丸くなる傾向があり、導通信頼性に劣ることに なりやすいため、一旦スルーホールを形成した後、該スルー-ホールヘインプラ ント材を充填することが望ましい。
又本発明で使用するプリン卜回路板本体は、通常のプリント回路板で基板と して使用される材質のものを制限無く使用でき、例えばポリイミド樹脂の使用 が望ましい。又配線パターンの材質や形成方法は特に制限されず、銅張り層を 整面し、 フォトレジストの塗布によるマスキング、 露光、 現像、 及びエツチン グによって所望の配線パターンを作成すれば良レ ^。
生成するスル一ホールの数は電気的接続を必要とする配線パターンの数や 位置関係に依存し、その径は十分な電気的接続が確保される範囲でなるべく小 さくすることが望ましい。
本発明では配線パターンとなる銅箔等の表面に導電性めつき層例えば銅め つき層を被覆することが望ましく、該めっき層の形成により更に電気的な接続 の信頼性を高めることができる。
この導電性めつき層の形成は、配線パターン形成前に行うことが望ましく、 これにより導電性めつき層上に自由に配線パターンを形成でき、つまり微細幅 の配線パターンの形成を容易に行うことができるようになる。
無酸素銅、リン脱酸銅及び夕フピッチ銅から成る群から選択されるインブラ ント材でビアホールを形成した本発明のプリント回路板は作製条件にも依る が、通常 3 πι Ω Ζホール未満のビアホール抵抗を有し、極めて良好な導通性が 得られる。
又導電性めつき層の形成を配線パターン形成前に行う本発明方法では、導電 性めつき層上に自由に配線パ夕一ンを形成でき、微細幅の配線パターンの形成 が容易になる。 図面の簡単な説明
図 1は、表裏面に配線パターンを有するプリント回路板の従来の製造工程を 示すフローチャートである。
図 2 A〜Gはプリント回路板である 2—メタル T A Bの一連の製造工程を 例示する縦断面図である。
図 3は、 実施態様の 2—メタル T A Bの表面図である。
図 4は、 図 3の 2—メタル T A Bのランド部分の拡大図である。
図 5は、 実施態様の 2—メタル T A Bの裏面図である。
図 6は、 図 5の 2—メタル T A Bのランド部分の拡大図である。
図 7は、比較的厚く銅めつき層を形成した場合のプリント回路板の縦断面図 である。
図 8は、比較的薄く銅めつき層を形成した場合のプリント回路板の縦断面図 である。 発明を実施するための最良の形態
次に添付図面に基づいて本発明に係るプリント回路板の製造の実施形態を 説明するが、 該実施形態は本発明を限定するものではない。
上下両面に銅張り層 1 1を被覆したポリアミド製等の両面銅貼りポリイミド フィルム 12 (図 2 A) の図 2のスプロケットホール 13に相当する個所にスプ ロケットホール 13をパンチングにより開口する (図 2 B ) 。 次にポリイミド フィルム 12の図 3のスルーホール 14に相当する個所にスルーホール 14をパ ンチングにより開口し、 このポリイミドフィルム 12の表裏面に無酸素銅等の 高耐熱性のィンプラント材となる物質のフィルムを重ね、パンチングすること によりスルーホールをィンプラント材 15で充填してビアホール 16とし同時に ランド 17を形成する (図 2 C ) 。 この状態でポリイミドフィルム 12とビアホ ール 16の面同士は整合している。
続いてこの整合面上に銅めつき層 18を形成する (図 2 D ) 。 次いで銅めつ き層 18面を整面し、 表面側にフォトレジストを塗布し、 露光及び現像を行つ てマスクを作製しこのマスクを利用してェツチングを行い、ポリイミドフィル ム 12表面に溝 19を形成する。 更にポリイミドフィルム 12の裏面にも同様に して溝 19を形成する (図 2 E ) 。 この時点で既に銅めつき層 18が被覆されて いるため、 比較的自由に溝形成を行うことができる。
このポリイミドフィルム 12の表裏面の溝 19を充填しかつその表面から突出 するようにソルダーレジスト 20を被覆し (図 2 F ) 、 更にソルダーレジスト 20以外の部分に仕上げめつき層 21を形成してプリント回路板とする(図 2 G)。 このように作製されたプリント回路板は、ビアホールが高耐熱性のィンプラ ント材 15であるため、 繰り返し高温と低温との間で加熱及び冷却を行っても 劣化が生じる可能性が小さい。
更に銅めつき層 18がビアホール 16との電気的接続の信頼性を担保している ため、 満足できる導通性が長期間確保される。 この銅めつき層 18を比較的厚 く形成すると図 7に示すように長期間繰り返し高温と低温との間で加熱及び 冷却を行っても亀裂等が生じることは殆どないが、比較的薄く形成した場合に は図 8に示すように長期間繰り返し高温と低温との間で加熱及び冷却を行う と、亀裂 22が生じることがある。従って銅めつき層 18は比較的厚く、例えば 1 x m以上の厚みで形成することが望ましいが、前記亀裂はプリント回路板と しての性能に決定的な悪影響を及ぼすことは殆どなく、通常の使用態様であれ ば問題はない。
本実施態様では、配線パターンの形成に先立ってビアホールを形成する方法 を説明したが、本発明のプリント回路板は無酸素銅等の耐熱性材料をビアホー ルに使用する限り、 この方法による製造に限定されず、図 1に示した従来法で 製造しても良い。
次に、本発明によるプリント回路板製造に関する実施例を記載するが、本実 施例は本発明を限定するものではない。
[実施例 1 ]
35画幅の両面銅貼りポリイミドフィルム (ポリイミド層の厚み 50 z m、 銅 箔の厚みは表裏面とも 12 111、 新日鐡化学株式会社製の商品名:エスパネッ クス) をテープとして用いた。
このテープにパンチングプレス機によりスプロケットホールを開口させた。 更にパンチングプレス機により直径が約 100 z mのスルーホールを開口させ た。
このテープの表裏面に厚さ約 120廳のァニール無酸素銅のフィルムを重ね、 再度パンチングプレスすることにより、該ァニール無酸素銅を前記スルーホー ル中に埋め込んだ。余分な無酸素銅フィルムを除去した後、前記テープ表面に 硫酸銅めつき浴を用い電流密度 10AZ dm2の条件で銅めつきを行い、 約 6 m の銅めつき層を形成した。
次いで定法に従って前記テープの表裏面に、エッチングにより配線パターン を作製してプリント回路板とした。 この際に既に銅めつき層が形成され、該銅 めっき層を比較的自由に配線することができるため、微細な配線パターンが形 成できた。
このようにして得られたプリント回路板の表裏面間のビアホールの抵抗を 測定したところ、 3 πιΩ /ホール未満であり、 2 —メタル T A B用等として十 分な導通が得られた。
得られたプリント回路板に対して、 260°Cのホットオイル中に 5秒間浸漬さ せた後、直ちに 23°Cのオイル中に 20秒間浸漬するサイクルを 100サイクル繰 り返すホットオイル試験を行った。試験後も、 プリント回路板の表裏面の配線 パターン間の接続信頼性は維持されていた。又銅めつき層には亀裂等が見られ なかった。
[実施例 2 ]
銅めつき層の厚みを 1 zz mとしたこと以外'は、実施例 1と同一条件でプリン 卜回路板を作製した。
得られたプリント回路板の表裏面間のビアホールの抵抗を測定したとこ 、 3 m Ω ホール未満であつた。
実施例 1と同一条件でホットオイル試験を行った。試験後も、 プリント回路 板の表裏面の配線パターン間の接続信頼性は維持されていたが、銅めつき層に は亀裂が観察された。
[実施例 3 ]
ィンプラント材として無酸素銅の代わりに、リン脱酸銅を使用したこと以外 は、 実施例 1と同一条件でプリント回路板を作製した。
得られたプリント回路板の表裏面間のビアホールの抵抗を測定したところ、 3 πι Ω Ζホール未満であった。
実施例 1と同一条件で行ったホットオイル試験も、プリント回路板の表裏面 の配線パターン間の接続信頼性は維持され、銅めつき層には亀裂等が見られな かった。
[実施例 4 ]
インプラント材として無酸素銅の代わりに、タフピッチ銅を使用したこと以 外は、 実施例 1と同一条件でプリント回路板を作製した。
得られたプリント回路板の表裏面間のビアホールの抵抗を測定したところ、 3 m Ω ホール未満であった。
実施例 1と同一条件で行つたホットオイル試験も、プリント回路板の表裏面 の配線パターン間の接続信頼性は維持され、銅めつき層には亀裂等が見られな 力つた。
[実施例 5 ]
35mm幅の両面銅貼りポリイミドフィルム (ポリイミド層の厚み 50 m、 銅 箔の厚みは表裏面とも 18 m、 新日鐡化学株式会社製の商品名:エスパネッ クス) をテープとして用いた。
次いで定法に従って前記テープの表裏面に、エッチングにより配線パターン を作製した。この状態では前記テープの表裏面間の配線パターンは相互に電気 的に接続されていない。
このテープに実施例 1と同様にしてスプロケッ卜ホール及びスルーホール を開口させた。
このテープの表裏面に厚さ約 0. 12匪のァニール無酸素銅のフィルムを重ね、 再度パンチングプレスすることにより、該ァニール無酸素銅を前記スルーホー ル中に埋め込んだ。余分な無酸素銅フィルムを除去した後、前記テープ表面に 硫酸銅めつき浴を用い電流密度 10AZ dm2の条件で銅めつきを行い、 約 6 m の銅めつき層を形成してプリント回路板とした。
このようにして得られた'プリント回路板の表裏面間のビアホールの抵抗を 測定したところ、 3πιΩ/ホール未満であり、 2—メタル TAB用等として十 分な導通が得られた。
実施例 1と同一条件で行ったホットオイル試験も、プリント回路板の表裏面 の配線パターン間の接続信頼性は維持され、銅めつき層には亀裂等が見られな かった。
[比較例 1 ]
スルーホールの直径を約 100 mとし、 ァニール無酸素銅の代わりに、 厚み 0.10mm のスズー銀合金材フィルムを使用して前記スルーホールを充填したこ と以外は実施例 5と同一条件でプリント回路板を作製した。
得られたプリント回路板の表裏面間のビアホールの抵抗を測定したところ、 ΙΟπιΩΖホール未満であり、前記実施例のプリント回路板の抵抗より大きかつ たが、 2—メタル TAB用等として使用できる範囲の導通が得られた。
実施例 5と同一条件でホットオイル試験を行ったところ、ビアホール中に解 裂が生じ、 ビアホールが十分な耐熱性を有していないことが分かった。

Claims

請求の範囲
1 . 絶縁性基板、該絶縁性基板に形成されたビアホール、 該ビアホールに充填 されたィンプラント材及び前記絶縁性基板の両面に形成されかつ前記ィンプ ラント材により電気的に接続された配線パターンを含んで成るプリント回路 板において、 前記インプラント材が、 無酸素銅、 リン脱酸銅及びタフピッチ銅 から成る群から選択されることを特徴とするプリント回路板。
2 . 無酸素銅、 リン脱酸銅又はタフピッチ銅がそれぞれァニール無酸素銅、 ァ ニールリン脱酸銅又はァニールタフピッチ銅である請求項 1に記載のプリン ト回路板。
3 .ビアホールに充填されたインプラント材に接触するようにめつき層が形成 された請求項 1に記載のプリント回路板。
4 .めっき層が厚みが 1 m以上の銅めつき層である請求項 3に記載のプリン ト回路板。 '
5 . 絶縁性基板、 該絶縁性基板に形成されたビアホール、 該ビアホールを充填 する無酸素銅、リン脱酸銅及びタフピッチ銅から成る群から選択されるインプ ラント材及び前記絶縁性基板の両面に形成されかつ前記インプラント材によ り電気的に接続された配線パターンを含んで成る単位プリント回路板を複数 個積層したことを特徴とする積層プリント回路板。
6 .絶縁性基板にスルーホールを開口し、 開口したスルーホールをインプラン ト材で充填してビアホールを形成し、該ビアホールの両端の充填ィンプラント 材表面を含む絶縁性基板表裏面にめっき層を形成し、次いでめつき層上に配線 パターンを形成することを特徴とするプリント回路板の製造方法。
7 . インプラン卜材が、無酸素銅、 リン脱酸銅及びタフピッチ銅から成る群か ら選択される請求項 6に記載のプリント回路板の製造方法。
PCT/JP2002/003379 2001-04-06 2002-04-04 Carte de circuits imprimes et procede permettant sa realisation, et carte de circuits imprimes laminee WO2002085081A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE60226722T DE60226722D1 (de) 2001-04-06 2002-04-04 Leiterplatte und herstellungsverfahren dafür und laminierte leiterplatte
KR1020027016694A KR100568488B1 (ko) 2001-04-06 2002-04-04 인쇄 회로 기판 및 적층 인쇄 회로 기판
US10/297,804 US20040026122A1 (en) 2001-04-06 2002-04-04 Printed circuit board and production method therefor, and laminated printed circuit board
EP02713291A EP1385363B1 (en) 2001-04-06 2002-04-04 Printed circuit board and production method therefor, and laminated printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001108381A JP3560334B2 (ja) 2001-03-15 2001-04-06 プリント回路板及びその製造方法
JP2001-108381 2001-04-06

Publications (1)

Publication Number Publication Date
WO2002085081A1 true WO2002085081A1 (fr) 2002-10-24

Family

ID=18960530

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/003379 WO2002085081A1 (fr) 2001-04-06 2002-04-04 Carte de circuits imprimes et procede permettant sa realisation, et carte de circuits imprimes laminee

Country Status (5)

Country Link
US (1) US20040026122A1 (ja)
EP (1) EP1385363B1 (ja)
KR (2) KR100568488B1 (ja)
DE (1) DE60226722D1 (ja)
WO (1) WO2002085081A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050126919A1 (en) * 2003-11-07 2005-06-16 Makoto Kubota Plating method, plating apparatus and a method of forming fine circuit wiring
US20060043586A1 (en) * 2004-08-24 2006-03-02 Texas Instruments Incorporated Board level solder joint support for BGA packages under heatsink compression
WO2014199456A1 (ja) 2013-06-12 2014-12-18 株式会社メイコー 放熱基板の製造方法
CN112040631B (zh) * 2020-08-05 2021-04-27 景旺电子科技(珠海)有限公司 电路板的嵌铜块方法及电路板的嵌铜块工具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196235A (ja) * 1998-10-23 2000-07-14 Suzuki Co Ltd フィルド・ビアを有する樹脂シ―トの製造方法
JP2000272977A (ja) * 1999-03-26 2000-10-03 Toshiba Corp セラミックス回路基板
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
JP2001068808A (ja) * 1999-08-24 2001-03-16 Kyocera Corp セラミック回路基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223969B1 (ja) * 1966-12-28 1977-06-28
JPS4840166B1 (ja) * 1969-12-23 1973-11-29
JPS52131925A (en) * 1976-04-27 1977-11-05 Sumitomo Electric Ind Ltd Heat resisting tough pitch copper for electric wire
US4311522A (en) * 1980-04-09 1982-01-19 Amax Inc. Copper alloys with small amounts of manganese and selenium
US4396467A (en) * 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
JPS59140343A (ja) * 1983-01-29 1984-08-11 Furukawa Electric Co Ltd:The リ−ドフレ−ム用銅合金
JPS62218533A (ja) * 1986-03-18 1987-09-25 Sumitomo Metal Mining Co Ltd 高導電性銅合金
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
US6274821B1 (en) * 1998-09-16 2001-08-14 Denso Corporation Shock-resistive printed circuit board and electronic device including the same
JP3374777B2 (ja) * 1999-02-22 2003-02-10 三井金属鉱業株式会社 2メタルtab及び両面csp、bgaテープ、並びにその製造方法
JP3941304B2 (ja) * 1999-11-19 2007-07-04 日立電線株式会社 超極細銅合金線材及びその製造方法並びにこれを用いた電線
US6337037B1 (en) * 1999-12-09 2002-01-08 Methode Electronics Inc. Printed wiring board conductive via hole filler having metal oxide reducing capability
JP2003283083A (ja) * 2002-03-26 2003-10-03 Kyocera Corp セラミック回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196235A (ja) * 1998-10-23 2000-07-14 Suzuki Co Ltd フィルド・ビアを有する樹脂シ―トの製造方法
JP2000272977A (ja) * 1999-03-26 2000-10-03 Toshiba Corp セラミックス回路基板
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
JP2001068808A (ja) * 1999-08-24 2001-03-16 Kyocera Corp セラミック回路基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1385363A4 *

Also Published As

Publication number Publication date
EP1385363A1 (en) 2004-01-28
KR100568488B1 (ko) 2006-04-07
EP1385363A4 (en) 2005-06-29
KR100572552B1 (ko) 2006-04-24
DE60226722D1 (de) 2008-07-03
EP1385363A8 (en) 2004-09-22
US20040026122A1 (en) 2004-02-12
KR20030022141A (ko) 2003-03-15
EP1385363B1 (en) 2008-05-21
KR20050111800A (ko) 2005-11-28

Similar Documents

Publication Publication Date Title
JP4682294B2 (ja) 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
US7606038B2 (en) Method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
US8499441B2 (en) Method of manufacturing a printed circuit board
US6469394B1 (en) Conductive interconnect structures and methods for forming conductive interconnect structures
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
WO1990013990A2 (en) Circuit boards with recessed traces
US6659328B2 (en) Method and apparatus for deposition of solder paste for surface mount components on a printed wiring board
CN1142169A (zh) 电路板卡及其制造方法
JP4087080B2 (ja) 配線基板の製造方法およびマルチップモジュールの製造方法
WO2002085081A1 (fr) Carte de circuits imprimes et procede permettant sa realisation, et carte de circuits imprimes laminee
US20040099441A1 (en) Printed circuit board,its manufacturing method and csp manufacturing method
JP3560334B2 (ja) プリント回路板及びその製造方法
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
JPH0573359B2 (ja)
JP3374777B2 (ja) 2メタルtab及び両面csp、bgaテープ、並びにその製造方法
JPH11102937A (ja) 両面配線tab用テープ
JP3709035B2 (ja) 2層配線基板、及びその製造方法
JP3527965B2 (ja) プリント配線板
JP3733644B2 (ja) 2層配線基板及びその製造方法
JPH03229488A (ja) プリント配線基板の製造方法
JP3815431B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP2002324957A (ja) プリント回路板及びその製造方法
JPH03269962A (ja) 電気的接続部材の製造方法
JP2002343901A (ja) Cspの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 1020027016694

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1020027016694

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10297804

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2002713291

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002713291

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020027016694

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 2002713291

Country of ref document: EP