WO2001086711A1 - Verfahren zur herstellung eines bipolartransistors - Google Patents

Verfahren zur herstellung eines bipolartransistors Download PDF

Info

Publication number
WO2001086711A1
WO2001086711A1 PCT/EP2001/005036 EP0105036W WO0186711A1 WO 2001086711 A1 WO2001086711 A1 WO 2001086711A1 EP 0105036 W EP0105036 W EP 0105036W WO 0186711 A1 WO0186711 A1 WO 0186711A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive layer
collector
base
conductive
Prior art date
Application number
PCT/EP2001/005036
Other languages
English (en)
French (fr)
Inventor
Karl-Heinz Müller
Konrad Wolf
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/275,423 priority Critical patent/US6855612B2/en
Priority to EP01943320A priority patent/EP1279191B1/de
Priority to DE50110399T priority patent/DE50110399D1/de
Publication of WO2001086711A1 publication Critical patent/WO2001086711A1/de

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • H01L29/66287Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation

Definitions

  • FIG. 1 shows a cross section through an npn Si / SiGe bipolar transistor with a self-adjusted collector-base junction.
  • a buried n + layer 1-2 was produced by implantation into a p-doped silicon substrate 1-1.
  • the insulating layer 1-3, the polysilicon layer 1-4 and a further insulating layer 1-5 are opened over the buried n + layer in order to collect there 1-6, base 1-7 and emitter 1-8 by selective epitaxy, preferably growing up in one process step.
  • FIG. 2 shows a further bipolar transistor according to the prior art, in which the disadvantage of short-circuit formation described above is avoided.
  • the polysilicon layer which ensures the connection of the base, is spatially separated from the base / collector region by side wall insulation, and the base is generated not by a selective but by a full-surface deposition. Accordingly, there are no polycrystalline or amorphous silicon layers in the area of the base, so that a short circuit between the emitter and the collector is prevented.
  • a p-type silicon substrate 2-1 with a buried n + - Layer 2-2 provided.
  • An oxide layer 2-3, a p + polysilicon layer 2-4 and a further intermediate oxide (not shown) are applied to the substrate and opened by means of a photolithographic method in the region of the active transistor region up to the oxide layer 2-3.
  • the wall of the open area is then covered by a first oxide spacer 2-6 and a second nitride spacer 2-7.
  • the oxide 2-3 is also opened and the intermediate oxide on the polysilicon layer 2-4 is etched to such an extent that it has the same thickness as the oxide 2-3.
  • a first selective epitaxial step follows, with which a monocrystalline silicon layer, which represents the collector 2-8, is grown on the opened silicon.
  • the intermediate oxide on the polysilicon layer 2-4 is etched away.
  • the nitride spacer 2-7 is also etched off at the upper edge until it reaches the height of the upper edge of the polysilicon layer 2-4.
  • the base is then grown monocrystalline on the collector, the base in this embodiment consisting of the monocrystalline layers silicon 2-9, undoped SiGe 2-10, p-doped SiGe 2-11 and again silicon 2-12.
  • the layers 2-10,2-11 and 2-12 can also consist of p-doped silicon, which are doped during the growth process.
  • the base is grown over the entire area and not selectively, i.e. the layers cover the collector and the polysilicon layer 2-4, via which the base is contacted to the outside.
  • a metal or silicide layer 2-13 is applied to the silicon layer 2-12 in order to reduce the line resistance to the base and is structured together with the base layers 2-9, 2-10, 2-11 and 2-12 , Then another oxide layer 2-14 follows and the creation of an opening with the spacers 2-15.
  • the emitter 2-16 is produced in the opening, ie silicon which is doped in situ is grown selectively and monocrystalline on the base.
  • the polysilicon layer 2-17 which contacts the emitter, a passivation layer 2-18 and the intermetallic connections 2-19 to the base and collector and emitter are produced.
  • a disadvantage of this method is that the collector, base and emitter have to be applied in separate epitaxial steps, which is very complex in terms of process technology and therefore very expensive. Furthermore, the production of the different spacers 2-6, 2-7 and 2-15 is very complex.
  • the present invention is therefore based on the object of specifying a method for producing a bipolar transistor which does not have the difficulties shown above or has only a reduced number and with which the number of process steps can be kept as low as possible or even reduced.
  • a method for producing a bipolar transistor which has the following steps:
  • a collector and a base, which are connected to the conductive layer, are produced by selective epitaxy in the opening, and
  • thermal oxidation of the side wall of the conductive layer is carried out so that an oxide layer is produced on the side wall of the conductive layer
  • f) an essentially anisotropic etching of the first insulating layer is carried out, so that an opening to the conductive region is produced
  • a collector is created by selective epitaxy in the opening
  • a base connected to the conductive layer is created by selective epitaxy in the opening
  • thermal oxidation of the side wall of the conductive layer is carried out so that an oxide layer is produced on the side wall of the conductive layer
  • anisotropic etching of the first insulating layer is carried out so that an opening to the conductive region is produced
  • a collector and a base connected to the conductive layer are created by selective epitaxy in the opening, and
  • the methods according to the invention can be used both for the production of npn transistors and of pnp transistors.
  • the methods according to the invention have the advantage that the area of the base is widened by the isotropic etching of the conductive layer or the oxidation of the conductive layer and subsequent removal of the oxide layer, so that no short circuits between emitter and collector can occur during the subsequent production of the base ,
  • the methods according to the invention have the same advantage as the method described in connection with FIG. 2. However, in the method according to the invention, this advantage is achieved with the aid of a much simpler and therefore less expensive process sequence.
  • the conductive region is preferably an implanted layer, which is also called a buried layer.
  • the conductive area serves to establish a low-resistance conductive connection between the collector and the laterally offset collector contact hole.
  • the first insulating layer, the conductive layer and the second insulating layer serve as mask material to be structured for the placement of the transistor on the cn rt ⁇ ⁇ D. Di *. D. ⁇ tD co SN ⁇ j cn N 3 Ml CO N ⁇ cn P Di O ⁇ co N co Di l- 1 P ⁇ X ⁇ ⁇ ⁇ ⁇ ⁇ - P ⁇ - ⁇ ⁇ ⁇ - S ⁇ rt S ⁇ - P > ⁇ « ⁇ - ⁇ P ⁇ - ⁇ - ⁇ - ⁇ rt P ⁇ 0 ⁇ - Pi P 91
  • the conductive layer is a polysilicon layer
  • the silicon and the doping material are deposited polycrystalline on the side wall of the polysilicon layer. If this material were to extend into the active base region, there would be leakage current regions or even a short circuit between the base and the collector, as in the case of FIG. 1.
  • the side wall of the conductive layer is then oxidized or provided with an oxide layer. This oxidation prevents the silicon offered during the epitaxial growth of the collector and its doping material from being deposited on the wall surface of the polysilicon layer. The oxidation with the grown materials is later removed.
  • the collector layer should be chosen so thick that it does not reach into the area of the conductive layer.
  • the layer thickness of the base should be chosen so that its side wall covers the side wall of the conductive layer.
  • the collector and base layers are preferably produced in one process step, the doping profile of the collector and base preferably being set in-situ during the growth.
  • This method allows the production of complex doping profiles, which can be easily optimized and adjusted for different applications and specifications. This method further reduces the number of process steps and thus the susceptibility to errors and costs.
  • the opening in the conductive layer can often be set more precisely and reproducibly by oxidation and subsequent removal of the oxide layer than is possible by simply etching the conductive layer.
  • the oxide layer protects the conductive layer from deposition during the generation of the collector. If the oxide layer is removed again before the collector is produced, the collector and base can be produced by a common selective epitaxy. The oxide layer can be removed before the first insulating layer is opened.
  • the method is preferably applied to a semiconductor substrate which has no epitaxial layer. This saves costs and time, since the application of epitaxial layers is complex. Since in the method according to the invention the collector is epitaxially embedded in insulating layers, the buried layer and base are spatially separated from one another by at least the thickness of the first insulating layer.
  • the first insulating layer preferably comprises a silicon oxide and a silicon nitride layer lying thereon.
  • a temperature step is preferably carried out, with which the doping material of the conductive layer, which is preferably highly doped polysilicon, diffuse into the lateral region of the base.
  • FIGS. 1 to 4 The invention and two designs according to the prior art are shown in FIGS. 1 to 4:
  • FIG. 1 shows a first embodiment of a bipolar transistor according to the prior art
  • 5a-5b show a third method according to the invention for producing a bipolar transistor.
  • 3a to 3e show a preferred embodiment of the method according to the invention for producing an npn bipolar transistor.
  • 3a shows a semiconductor substrate 1 made of p-doped silicon with a buried layer 2, which is implanted with n-doped material, as well as with a thermal oxide layer 3 and a nitride layer 4 lying thereon.
  • Thermal oxide layer 3 and nitride layer 4 together form a first one insulating layer.
  • the thickness of the oxide layer 3 and the nitride layer 4 together is chosen so that it is equal to or greater than the thickness of the collector layer still to be produced.
  • a polysilicon layer 5 is deposited on the nitride layer and implanted with p-doping material, so that a conductive layer is formed.
  • An oxide layer 6 is then deposited on the polysilicon layer 5.
  • the collector 12 is first grown by a selective epitaxial process, then the oxide layer is etched and then the base 13 is grown.
  • the oxide layer has the effect that the silicon cannot be deposited on the polysilicon during the production of the collector 12.
  • a spacer 15 can optionally be applied to the base. The resulting situation is shown in Figure 3c.
  • the polysilicon for the emitter 20 is then applied and structured in such a way that it covers the active base region 13b.
  • another selective epitaxy can also be carried out to produce the emitter.
  • process steps according to the prior art which serve to make a contact hole 30 on the buried layer 2 for a connection of the collector 12, a contact hole 31 on the polysilicon layer 5 for the connection of the base 13 and a contact hole 32 on the polysilicon 20 for to create the connection of the emitter.
  • the resulting situation is shown in Figure 3d.
  • FIGS. 3a to 3e show two steps of a second method according to the invention, which differ from the method set out in FIGS. 3a to 3e.
  • the first steps of the second method according to the invention can be seen in FIG. 3a.
  • a thermal oxide layer or an oxide deposit 3, a nitride layer 4, a polysilicon layer 5 (including p-type implantation) and an oxide layer 6 are then applied to the substrate as in the previous embodiment.
  • the mask 7 is then produced, then the anisotropic etching of the oxide layer 6 and the polysilicon layer 5, which is structured as in the previous embodiment.
  • an oxidation 50 then takes place on the side wall of the polysilicon layer 5, which partly eats into the polysilicon.
  • the oxide layer 50 protects the p-doped polysilicon from the material that is used in the following selective tive epitaxy to generate the collector 12 would deposit there.
  • the collector 12 is then produced from a monocrystalline silicon with n-doping material by means of selective epitaxy.
  • the oxide layer 50 is then removed, so that the p-doped polysilicon layer 5 is again exposed on the side wall. At the same time, this has created a space for the lateral base region 13a, in which the transition from p-doped polysilicon to monocrystalline silicon can take place in the region of the active base 13b.
  • the base is generated by means of selective epitaxy, which is composed of the lateral base region 13a and the active base region 13b (FIG. 4b).
  • the thickness of the base layer is preferably thicker than the thickness of the polysilicon layer and in such a way that it completely covers the polysilicon layer 5.
  • the following steps for producing the npn bipolar transistor are then as in 3d and 3e.
  • FIGS. 3a to 3e show two steps of a further method according to the invention, which likewise differ from the method set out in FIGS. 3a to 3e.
  • the first steps of this further method according to the invention can be seen in FIG. 3a.
  • a thermal oxide layer or an oxide deposit 3, a nitride layer 4, a polysilicon layer 5 (including p-type implantation) and an oxide layer 6 are then applied to the substrate as in the previous embodiment.
  • the mask 7 is then produced, then the anisotropic etching of the oxide layer 6 and the polysilicon layer 5, which is structured as in the previous embodiment.
  • oxidation then takes place on the side wall of the polysilicon layer 5, which partly eats into the polysilicon.
  • the oxide layer of the side wall of the polysilicon layer 5 is now selectively removed from the polysilicon of the conductive layer 5 before the collector is produced or before the nitride layer 4 is etched.
  • the nitride layer 4 and the oxide layer 3 are then opened, so that the situation shown in FIG. 5a results.
  • the collector 12 and base 13 can now be produced epitaxially in one step in accordance with the first embodiment of the present invention.
  • the resulting situation is shown in Fig. 5b.
  • the following steps for producing the npn bipolar transistor are then again as described in connection with FIGS. 3d and 3e.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die Erfindung beschreibt ein Verfahren für die Herstellung von Bipolartransistoren unter Zuhilfenahme der selektiven Epitaxie für die Herstellung von Kollektor und Basis. Das erfindungsgemäße Verfahren besitzt den Vorteil, daß durch die isotrope Ätzung der leitenden Schicht bzw. die Oxidation der leitenden Schicht und anschließende Entfernung der Oxidschicht der Bereich der Basis verbreitert wird, so daß bei der nachfolgenden Erzeugung der Basis keine Kurzschlüsse zwischen Emitter und Kollektor auftreten können.

Description

co J D. < 9 < tSJ rt O cn rt w μ- CΛ tr1 rt DO rt rt CQ N cn P to Λ Ό ö < CD
H- H- 0 φ tr 0 0 P Ω μ- Φ μ- 3 Ω O tr Φ Piμ- φ rt Φ rt 3 μ- P 0 μ- φ Φ
\ cn rt μ IQ 0 ti tr P μ P § tr n 0 μ- er φ μ- Φ P P Ό Φ φ μ cn co o H- CO φ Φ Φ μ- 0 Φ Φ μ- o D. Di μ tr μ- P tr 0 P Pi Ml Ω
H- er Φ rt O CD P 0 Φ 1 μ Ω ΓΛ Φ Φ N Φ Φ iQ < iQ 0 M N μ W pi tr
Ω 0 μ ü). rt PI D. tu O pi 3 μ- S er' s: tr 1 P ζ P Φ 0 Φ tr P) rt rt μ tr μ
Φ μ rt μ H- Φ rt TJ TJ μ- D. < μ P P φ μ Φ μ Ml μ φ
1 l>f _ μ- P μ- μ- Ό Φ μ- Φ rt μ s cn Φ 0 P rt Ω Pi μ- Φ μ-
CO < 0 p § cn Mi rt Ω 0 μ rt μ- Φ 0 μ- μ Ω P ui iQ co μ tr P P P tr
H- CD 3 p r S tr iQ Φ rr Ω N φ BJ tr V (Q o Φ Ω pi P cn Di P
0 Di IQ P Φ P Φ P) P» μ Φ Φ 3 φ Pi ω tr tr P μ- μ- P N P
0 rt s 3 μ- P μ P Φ μ CΛ) D. Φ P μ Ω D- Ω rt Pi cn pr cn P
H μ Di Di φ D. CO rt 3 rt iQ μ- CO μ- rt p tr Φ X • μ- r c CQ
CQ μ
Φ pi Φ μ Φ Φ J μ φ < μ pr Ω φ Φ « 3 S μ N rr co Φ 0 μ rr 3 CQ Di t P μ rt ) P Φ Φ Φ tr μ 0 φ μ- 3 iQ rt μ- μ σ X
ΓT Φ H- Φ 3 • cn Φ P • μ P μ O rt φ o P 0 Φ 0 P Φ Φ Φ
4 rt H 3 μ- n μ cn er c μ- φ ? Φ μ Ω P D- cn μ tQ P rt μ pi μ «• rt ü p- μ- μ- fl Φ N rt H 0 Φ μ μ- tr Di Φ Ω Φ Φ μ CQ
3 IQ Pi rt P μ- 9 cn μ- cn μ- s: rt tr P Λ* iQ i μ tr P cn μ- rt co H- P 3 Di Φ μ Φ r Ό cn φ μ- Mi CO P rt CQ pr 3 P ξ Φ 3 Mi Φ
H- (D rt co pi μ o D. μ- 0 0 φ μ φ 0 rr rt 0 Φ φ rt Φ φ μ- cn rt μ- Mi μ> co CO H- C > tr Φ μ M μ rt 1 Φ μ μ- (Q tr P μ- N φ rt m rr (D cn ? μ- P Φ J P CO iQ P rt rt Φ μ CO Di P rt p 3) 0 l-i Φ rt Di 0= Φ Ω P μ P s; φ φ P P Φ Φ cn μ- μ- D. co Φ P
CO μ H- 0 H- P μ- IT σ - rt IQ Φ H P cn Di P P P Ω tr Ό iQ ξ μ- μ- t
• rt μ Φ 3 P Φ N μ μ φ - rr P Di tr Φ 0 pr D- Φ Φ P μ Φ cn Φ φ D s: tr J σ pr μ- μ μ- tr r M φ μ- μ Φ rr 3 M 3 Φ P μ- Φ rt Ω Φ Ω tr) P Φ μ- μ P μ- φ tr < μ-
CD α CO 3 iQ M μ- CO φ P μ- μ μ tr Pi co cn P μ- μ rr Φ Φ Φ p
< Φ H- α Φ P P μ- rt • < J P co tr φ i φ rt Φ μl P μ- μ φ
0 9i tr rt μ- Φ φ P cn Φ Φ tr P 3 μ- Φ μ- μ- tr μ P μ cn Ml cn
§ P P μ rt Φ μ- μ rt Φ rr P Φ iQ μ- CO co rt iQ Φ pi Pi pr Ό
CD Φ KQ IQ Φ P 0 M P P 0 μ- pr P P P P 0' μ- tr CD do in tr μ w ti μ- μ Φ μ DO Ό rt < μ- cn P i φ cn P co P φ μ μ-
31 H- Φ 0 1 3 Φ Φ CO P Φ μ- μ- Φ 0 J 0 Di rt μ- s: μ- Di μ- P M φ •O m Ό H Ω M φ rt pi Ω P 0 rr Ω P rt S Φ rt Φ cn co φ cn P 0
Ω 0 φ tr Hl μ Φ tr tr W 0 9i tr P μ- μ K μ rt 0 rt P ξ μ-1 m tQ Ml IQ cn μ- 3 3 j X P co μ φ Φ Φ 3 0 α 0 . φ N Pi
P) rt cn H- μ- S rt φ μ- μ- 91 μ- μ- 91 μ- μ P> Φ μ Φ μ μ- P μ
H- N Φ PJ P" Di rt r μ Φ pr cn cn D. Di D- CO P Φ μ Φ co μ rt rr « 3 H- tr tr P H rt rt - Φ μ- μ- Φ μ- Φ co • P P Φ μ
Φ Φ j. H Di μ- Φ X μ P cn Φ μ Φ P Φ tr X i
9i μ P 3 Φ Ω μ Φ 1 Φ μ • P •n p 0 Di μ- φ P
P D. N Di P t rt ti μ P P P Cd τj P' o> tr Φ P μ CQ cn Φ 1=1 Φ Φ Φ C Φ CQ 3 P P P i Pi > l_l. μ P Φ μ CO μ-
H- P Di £ μ M D. P μ μ- 0' Di Di iQ cn μ r-> φ P D rt o cn 3 Φ « D. 0 cn iQ - μ- Pi cn D- Φ φ > s Φ φ rt rt ?f Di cn 3 μ μ 1 rt H J M CO co 0 μ- P P pi μ 0
0 pi H- 0 i μ- 03 Ü« 0 μ- P 3 D. «: μ- M) Ω P CQ tr H μ μ 3 Φ Di rt < cn J er μ Ω cn μ- μ- μ- r μ tr φ tr iQ M1 IC P CQ φ 3 μ- PJ Φ Φ rt cn Φ Φ tr iQ rt φ D. i« Φ Φ Pi «• 0 P
3 tu Φ P μ μ. 9 μ- μ P rt Φ rt φ μ Λ P μ- P Ω CQ
P) Ml μ- tr M cn iQ Ml Φ D. μ φ P 0 φ iQ s; tr
H- M CQ cn φ PJ 0 M P>« 3 ≤ Φ μ P CQ φ Ω μ- •D cn Φ Mi <
CO H- H- rt μ- rt cn C P μ- p μ- - μ rt « P tr rt μ H P μ 0 rr P cn μ ti μ- Φ r P I rt μ Ω Pi Pi N Φ Φ Φ P Φ ti
0 9 φ P μ rt Φ D. rr tr P *Ü H φ μ Λ μ- 1
Di rt t 3 i P Φ P Φ P X φ Φ 9 μ- μ- Φ P 1 Φ tu
Φ • ; 0 1 Di P - μ Φ - 3 • N 3 P φ cn μ- μ 1 o Φ 1 1 1 Φ μ- μ- φ P 1 tr μ 1 1 1 1
Zwei Ausführungsformen derartiger Bipolartransistoren sind in der US-Patentschrif 5,962,879 offenbart, die im folgenden im Zusammenhang mit den Figuren 1 und 2 erläutert werden.
Fig. 1 zeigt einen Querschnitt durch einen npn Si/SiGe Bipolartransistor mit selbst-justiertem Kollektor-Basis-Übergang. In ein p-dotiertes Siliziumsubstrat 1-1 wurde durch Implantation eine vergrabene n+-Schicht 1-2 erzeugt. Die isolierende Schicht 1-3, die Polysiliziumschicht 1-4 und eine weitere isolierende Schicht 1-5 sind über der vergrabenen n+-Schicht geöffnet, um dort Kollektor 1-6, Basis 1-7 und Emitter 1-8 durch selektive Epitaxie, bevorzugt in einem Prozeßschritt, aufzuwachsen .
Während des AufWachsens der Schichten 1-6, 1-7 und 1-8 in dem geöffneten Bereich bilden sich jedoch an der Seitenwand der Polysiliziumschicht 1-4 ungewollt dünne polykristalline oder amorphe Siliziumschichten 1-6-1, 1-7-1 und 1-8-1, die wie in Fig. 1 gezeigt auch in die Bereich von Emitter und Kollektor hineinreichen können. Diese ungewollten Schichten können einen Kurzschluß zwischen Emitter und Kollektor verursachen, was den Transistor unbrauchbar mach .
Fig. 2 zeigt einen weiteren Bipolartransistor nach Stand der Technik, bei dem der oben beschriebene Nachteil der Kurz- schlußbildung umgangen wird. Dies wird dadurch erreicht, daß die Polysiliziumschicht, welche den Anschluß der Basis gewährleistet, durch eine Seitenwandisolation räumlich von dem Basis/Kollektor-Bereich abgetrennt und die Basis nicht durch eine selektive sondern durch eine ganzflächige Abscheidung erzeugt wird. Dementsprechend entstehen keine polykristallinen oder amorphen Siliziumschichten im Bereich der Basis, so daß ein Kurzschluß zwischen Emitter und Kollektor verhindert wird.
Zur Herstellung des in Fig. 2 gezeigten Bipolartransistors wird ein p-Siliziumsubstrat 2-1 mit einer vergrabenen n+- Schicht 2-2 bereitgestellt. Eine Oxidschicht 2-3, eine p+- Polysiliziumschicht 2-4 und ein weiteres Zwischenoxid (nicht gezeigt) werden auf das Substrat aufgebracht und mittels eines photolithographischen Verfahrens im Bereich des aktiven Transistorbereiches bis zur Oxidschicht 2-3 geöffnet. Anschließend wird die Wand des geöffneten Bereichs durch einen ersten Oxidspacer 2-6 und einem zweiten Nitridspacer 2-7 abgedeckt. Dann wird auch das Oxid 2-3 geöffnet und das Zwischenoxid auf der Polysiliziumschicht 2-4 soweit geätzt, daß es dieselbe Dicke wie das Oxid 2-3 hat. Es folgt ein erster selektiver Epitaxieschritt, mit dem eine monokristalline Siliziumschicht, die den Kollektor 2-8 darstellt, auf das geöffnete Silizium aufgewachsen wird.
Nach der Erzeugung des Kollektors 2-8 wird das Zwischenoxid auf der Polysiliziumschicht 2-4 weggeätzt. Auch der Nitrid- Spacer 2-7 wird an der Oberkante soweit abgeätzt, bis er die Höhe der Oberkante der Polysiliziumschicht 2-4 erreicht. Danach wird die Basis monokristallin auf den Kollektor aufgewachsen, wobei die Basis in dieser Ausführung aus den monokristallinen Schichten Silizium 2-9, nichtdotiertem SiGe 2- 10, p-dotiertem SiGe 2-11 und wieder Silizium 2-12 besteht. Die Schichten 2-10,2-11 und 2-12 können aber auch aus p- dotiertem Silizium bestehen, die während des Aufwachsprozes- ses dotiert werden. Das Aufwachsen der Basis geschieht ganz- flächig und nicht selektiv, d.h. die Schichten überdecken den Kollektor und die Polysiliziumschicht 2-4, über welche die Basis nach außen kontaktiert wird.
Im weiteren wird auf die Siliziumschicht 2-12 eine Metall oder Silicide-Schicht 2-13 aufgebracht, um den Leitungswiderstand zu der Basis zu reduzieren, und zusammen mit den Basisschichten 2-9, 2-10, 2-11 und 2-12 strukturiert. Dann folgt eine weitere Oxidschicht 2-14 und die Erzeugung einer Öffnung mit den Spacern 2-15. In der Öffnung wird der Emitter 2-16 erzeugt, d.h. Silizium, das in-situ dotiert wird, wird selektiv und monokristallin auf die Basis aufgewachsen. Um den Prozeß abzuschließen werden noch die Polysiliziumschicht 2- 17, die den Emitter kontaktiert, eine Passivierungschicht 2- 18 aufgebracht und die intermetallischen Verbindungen 2-19 zu Basis und Kollektor und Emitter erzeugt.
Nachteilig an diesem Verfahren ist jedoch, daß Kollektor, Basis und Emitter in separaten Epitaxieschritten aufgebracht werden müssen, was prozeßtechnisch sehr aufwendig und daher sehr teuer ist. Weiterhin ist auch die Erzeugung der verschiedenen Spacer 2-6, 2-7 und 2-15 sehr aufwendig.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Bipolartransistors anzugeben, das die oben gezeigten Schwierigkeiten nicht oder nur vermindert aufweist und mit dem die Anzahl der Prozeßschritte möglichst gering gehalten oder sogar zu reduziert werden können.
Diese Aufgabe wird von dem Verfahren zur Herstellung eines Bipolartransistors gemäß der unabhängigen Patentansprüche 1, 6 sowie 7 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.
Erfindungsgemäß wird ein Verfahren zur Herstellung eines Bipolartransistors bereitgestellt, das folgende Schritte aufweist :
a) ein Halbleitersubstrat mit einem leitenden Gebiet wird bereitgestellt,
b) zumindest eine erste isolierende Schicht, zumindest eine leitende Schicht und zumindest eine zweite isolierende Schicht werden nacheinander auf das Halbleitersubstrat aufgebracht , c) eine Maske wird aufgebracht,
d) eine im wesentlichen anisotrope Ätzung der zweiten isolierenden Schicht, eine im wesentlichen isotrope Ätzung der leitenden Schicht und eine im wesentlichen anisotrope Ätzung der ersten isolierenden Schicht wird durchgeführt, so daß eine Öffnung zu dem leitenden Gebiet erzeugt wird,
e) ein Kollektor und eine Basis, welche mit der leitenden Schicht verbunden ist, werden durch selektive Epitaxie in der Öffnung erzeugt, und
f) ein Emitter wird erzeugt.
Weiterhin wird erfindungsgemäß ein Verfahren zur Herstellung eines Bipolartransistors bereitgestellt, das folgende Schritte aufweist :
a) ein Halbleitersubstrat mit einem leitenden Gebiet wird bereitgestellt,
b) zumindest eine erste isolierende Schicht, zumindest eine leitende Schicht und zumindest eine zweite isolierende Schicht werden nacheinander auf das Halbleitersubstrat aufgebracht ,
c) eine Maske wird aufgebracht,
d) eine im wesentlichen anisotrope Ätzung der zweiten isolierenden Schicht und der leitenden Schicht wird durchgeführt,
e) eine thermische Oxidation der Seitenwand der leitenden Schicht wird durchgeführt, so daß an der Seitenwand der leitenden Schicht eine Oxidschicht erzeugt wird, f) eine im wesentlichen anisotrope Ätzung der ersten isolierenden Schicht wird durchgeführt, so daß eine Öffnung zu dem leitenden Gebiet erzeugt wird,
g) ein Kollektor wird durch selektive Epitaxie in der Öffnung erzeugt,
h) die Oxidschicht an der Seitenwand der leitenden Schicht wird abgeätzt,
i) eine Basis, welche mit der leitenden Schicht verbunden ist, wird durch selektive Epitaxie in der Öffnung erzeugt, und
j) ein Emitter wird erzeugt.
Weiterhin wird erfindungsgemäß ein Verfahren zur Herstellung eines Bipolartransistors bereitgestellt, das folgende Schritte aufweist :
a) ein Halbleitersubstrat mit einem leitenden Gebiet wird bereitgestellt ,
b) zumindest eine erste isolierende Schicht, zumindest eine leitende Schicht und zumindest eine zweite isolierende Schicht werden nacheinander auf das Halbleitersubstrat aufgebracht ,
c) eine Maske wird aufgebracht,
d) eine anisotrope Ätzung der zweiten isolierenden Schicht und der leitenden Schicht wird durchgeführt,
e) eine thermische Oxidation der Seitenwand der leitenden Schicht wird durchgeführt, so daß an der Seitenwand der leitenden Schicht eine Oxidschicht erzeugt wird, f) eine anisotrope Ätzung der ersten isolierenden Schicht wird durchgeführt, so daß eine Öffnung zu dem leitenden Gebiet erzeugt wird,
g) die Oxidschicht an der Seitenwand der leitenden Schicht wird abgeätzt,
h) ein Kollektor und eine Basis, welche mit der leitenden Schicht verbunden ist, werden durch selektive Epitaxie in der Öffnung erzeugt, und
i) ein Emitter wird erzeugt.
Die erfindungsgemäßen Verfahren können sowohl für die Herstellung von npn-Transistoren als auch von pnp-Transistoren verwendet werden. Die erfindungsgemäßen Verfahren besitzen den Vorteil, daß durch die isotrope Ätzung der leitenden Schicht bzw. die Oxidation der leitenden Schicht und anschießende Entfernung der Oxidschicht der Bereich der Basis verbreitert wird, so daß bei der nachfolgenden Erzeugung der Basis keine Kurzschlüsse zwischen Emitter und Kollektor auftreten können. In dieser Hinsicht besitzen die erfindungsgemäßen Verfahren den gleichen Vorteil wie das in Zusammenhang mit Fig. 2 beschriebene Verfahren. Jedoch wird bei den erfindungsgemäßen Verfahren dieser Vorteil mit Hilfe eines wesentlich einfacheren und damit kostengünstigeren Verfahrensablauf erzielt .
Bevorzugt ist das leitende Gebiet eine implantierte Schicht, die auch vergrabene Schicht genannt wird. Das leitende Gebiet dient dazu, eine möglichst niederohmige leitende Verbindung zwischen dem Kollektor und dem seitlich versetzten Kollektor- Kontaktloch herzustellen.
Die erste isolierende Schicht, die leitende Schicht und die zweite isolierende Schicht dienen als zu strukturierendes Maskenmaterial für die Platzierung des Transistors auf das cn rt σ σ D. Di *. D. φ tD co S N μj cn N 3 Ml CO N α cn P Di O Φ co N co Di l-1 P ^ X μ φ Φ Φ μ- P μ- Φ Ω μ- S Φ rt S μ- P> Ω « μ- Ω P μ- μ- μ- Φ rt P Ω 0 μ- Pi P 91
Φ μ- < μ tr μ μ P ! tr φ Φ μ- Φ Φ rt μ tr μ- φ tr i Φ φ P μ- μ CQ tr rt φ Ω P y-1 P 0 ti pr Ω φ 0 μ- tQ μ- rr μ- μ- cn μ- Φ i rt μ- μ- μ tr pr tr iQ μ co P rt tr μ Ω Φ r Φ μ- r X i Ω Ω Φ Ω i p N o rt Ω Φ Φ rt rt φ N Ω P - tQ N N tr P Φ P CQ Φ μ- μ- tr tr pr tr μ- P S 53 Ω μ- tr μ P Pi μ- Φ
P P tr CQ Φ P P rt P Di 0 M Φ r φ rt rt Φ μ- φ μ- tr Pi co rt r P 0 μ- α Di iQ μ- Di Mi cn C Φ 1 μ- Mi ι — P μ cn μ- rt μ- P rt Φ Φ tΛ P rr
Pi φ rr Ω μ- Pi P' i. rr 91 J μ- P μ- co Φ Φ μ- μ- 0 rt μ Ω Ml co Φ Φ
3 P tr P CΛ tr rt P P co φ o μ P X N cn φ rt Φ μ- tr CQ Di D- CO P μ μ- 3 rt μ N s- Ω μ- 0 Ω μ M co P pi μ- rt μ- μ Di rt Φ μ- μ- O Ω D. cn rt * μ- D. D. rt H μ- tr cn Φ Φ μ- Φ rr D. rt r 0 H CO - tr Φ Φ 0 tr tr μ- P
0 P i Φ μ- • μ- μ 0 μ- σ P Φ μ Φ σ pι> tr Φ O Φ Ω μ M μ- μ- φ tr co D. tr 3 Φ Ω Di D- rt φ μ- D. μ μ< rt φ P Φ μ- tr p Φ σ >< Ω P cn μ- H Φ iQ ö tr P μ μ Φ Φ Φ 3 Ml Φ φ co < α M μ- μ- Ω μ φ CO tr PJ rr
Ω φ cn φ CD μ- φ < μ 0 Φ rt P ) Φ μ- μ- pr 0 Φ >' cn Ω Φ tr cn < μ- rt N P μ tr * rt rt Φ Φ Φ 0 Ω TJ P Co D. CO μ- rt rt 0 μ rt Ω tr rt rt 0 P Ml
Φ rt Φ μ μ μ- Pi μ tr Φ φ Ω Φ pr Φ φ P N CO N tr rt Pi Φ μ μ- Φ N rt μ 0 P Pi Φ r μ- P Q Φ μ tr Φ co P μ cn P Ω P μ- P μ- N N μ- pr P .
- μ CQ iQ μ- Φ co μ- D. Φ P N μ- Co Ω i cn rt CQ tr P Ω μ- Ml co H P μ- P 0 tr m CO φ Ω P 0 cn Φ μ- >• Φ Ω Ω z tr Φ P P rt μ- CQ tr cn rt Φ CQ P P μ O 3J D. Ω CQ P tr Di rt 0 μ P rt CO P tr tr φ μ- μ tr P Ω - rt rt Di - μ- rt 3 cn rr μ- μ- cn i tr 0 Φ μ rt φ N Ω CQ rt μ- μ Ω CO rt Φ tr . Φ μ- P P φ
> Da μ- ζ N 0 μ μ- <! tr rt Ω D. tr CO rt Φ μ- rt 3 D. μ Φ co p P pr tQ
Ω S μ- £ C Ό 0 co μ- Φ μ- CQ tr φ rt Ω μ - P μ- μ- μ- Ω P P μ- rt Φ μ1 tr Φ μ μ- Ω φ TJ 0 o μ Ω μ- 0 rt P tr P CQ rr Φ Φ P tr CQ Di N μ- P φ o Pi rt μ- CQ tr Φ rt 0 Ml tr ω - μ- μ- rt P μ- Φ P μ Φ μ- μ- Φ D. μ- cn rt • Ω μ- . μ rt P rt rt Q J co Ω 3 cn 0' D- rt CO Ω N Di P μ Φ rr
E N tr Ω rt 0 μ tr . Φ D. P rt tr *-* 0 Ml Φ rr O tr z μ- 3 φ Φ
C P z ö φ tr N et τj 0 μ Q O μ- Mi rt Φ Φ Ml μ P φ X rt φ Φ 0 P tD P μ- μ- μ- P rt P N Φ O Φ φ ö Ml φ CO μ- μ- μ- P P P μ- - μ- X . P
H C φ Φ P P P Φ P co μ- Ml TJ μ- N P P φ Φ Di rt D. Φ μ- cn φ μ- Pi' Φ 3 CQ P » Ω Φ P tr P CQ φ μ rr μ- Φ >-i co D. H μ D CD μ-
N tr m α > μ μ- iQ = >' tr Φ Φ 0 μ- Ω φ Φ μ φ Ω μ- φ cn - φ cn co μ- μ- P CQ rt Di rt rt $, μ- o= rt μ- rt N tr P* pr P μ- tr Φ μ- rr < Ω Ω P Φ φ cn rt Φ tsi N 91' φ Mi •- rt O μ- Pi Φ N P μ- Φ α 0 D. tr rπ 3 P tr tr Ml Φ P σ μ- r- α Φ Φ μ Φ P P Φ φ μ ≤ P cn Ω Pi co μ- μ Φ μ- α Φ μ μ- μ P P μ rt P P μ- 3 Φ φ μ- cn α Φ Di Ω tr P Ω μ- Φ N cn Ω
N> P μ- tr P IQ i Φ P P Di rt 0 P CΛ P Φ μ- Φ tr rt Ml tr cn P tr σi P α Ω P P Φ Φ P P CΛ) Φ tr X • Φ 3 P rt μ μ- » μ- 0 μ- iQ CD rt μ- pr P P μ μ- Φ i tr P CQ 0 μ- μ- J • φ Φ Ω D- Ω φ rr μ-
Φ P Di rt μ- Φ Φ σ Φ co KQ D. tu Ω Ό rt 3 tr ≤ Φ tr μ- μ- TJ tr α L < Φ rt μ tr i Φ Di μ- Ω μ • Φ tr pi Φ α μ- rt Pi= 3 rt Φ rt μ- 0 9
Pi μ- D. N 0 P Φ 91 μ- μ- Φ P tr i < μ μ μ- CQ PJ tr Φ μ Φ cn r→ rt o cn Φ D. t. μ α P ti Φ μ Φ μ- T 0 < μ- Φ 0 P μ X P Φ P rt 91
0 μ μ- Φ iQ Φ D- Φ Di Di Ω tr μ φ Q J cn P Φ 9 P α μ N ö rt Φ μ- Φ P Φ μ- φ P φ O tr μ- N μ μ- H φ μ- Mi P tr Φ α rt P o μ P co rt iQ P rt Φ μ μ Ml rt cn P CQ rt μ Φ >' tQ Di σ Φ Φ μ- μ cn rr 0 0 Φ Φ φ CO Φ rt μ- Ω cn Ml Ω iQ μ p > 3 cn μ rt Φ cn co Φ pi pι= μ- •Ü Ω μ μ tr Ω CO P rt tr rt P P tr rt pi μ μ- rt Φ N tr D. Φ rt CO Ω P rt
Φ Φ tr Φ tr Ω D. s φ Φ P P Φ Φ tr φ rt φ P CQ μ μ- μ- Φ Ω tr N cn N μ >' μ- P μ- tr Φ μ- P Φ P P Di 3 CQ Φ rt Pi Φ r tr tr μ- μ-
P >' p rt o Φ Ω μ- P μ α μ- tQ P « pr H Φ 0 Ω Φ rt μ- Ω Φ CO μ-
P rt P N O P tr Ω α Φ P P Di S 3 Φ PJ M1 Φ O tr N μ • Ω tr μ- rt Ω i N Mi P rt tr CO • P N μ- Φ i μ Ό Φ μ- O rt ζ o tr rt rr 0 tr
CQ P N P μ- > rt Ω P- Di P Φ CQ rt μ- Ω Ml φ P tD rt Φ μ
3 P P i Φ P tr tr tr Φ Φ N P tr P' μ- μ- tr Φ Φ cn D.
PJ tQ μ cn Φ μ- Φ Di Φ μ μ- Φ μ- μ CQ rt < Φ μ- μ- μ- rt μ- Φ Ω μ Φ Φ μ μ- rt μ Ω rt Φ 0 μ- P cn Φ
Φ CΩ P tr μ 3 μ- Pi J« tr "* μ P 0 rt rt φ H rt rt Φ
rial , das durch den selektiven Epitaxieschritt zur Erzeugung des Kollektors sich dort ablagert, nicht in den aktiven Bereich der Basis hineinreicht. Ist z.B. die leitende Schicht eine Polysiliziumschicht, so lagert sich das Silizium samt dem Dotierungsmaterial polykristallin an der Seitenwnad der Polysiliziumschicht ab. Würde dieses Material in den aktiven Basisbereich hineinreichen, so würden dort Leckstromregionen oder sogar ein Kurzschluß zwischen Basis und Kollektor wie im Fall von Fig. 1 entstehen.
In einer bevorzugten Ausführung wird die Seitenwand der leitenden Schicht anschließend oxidiert oder mit einer Oxidschicht versehen. Diese Oxidation verhindert, daß sich das beim epitaktischen Wachsen des Kollektors angebotene Silizium samt seinem Dotierungsmaterial an der Wandfläche der Polysiliziumschicht ablagert. Später wird die Oxidation mit den aufgewachsenen Materialien wieder entfernt.
Durch selektive Epitaxie werden erst der Kollektor und dann die Basis in der Öffnung erzeugt. Die Kollektorschicht ist dabei so dick zu wählen, daß sie nicht in den Bereich der leitenden Schicht reicht. Die Schichtdicke der Basis ist so zu wählen, daß ihre Seitenwand die Seitenwand der leitenden Schicht überdeckt .
Ist die Seitenwand der leitenden Schicht nicht oxidiert oder mit Oxid beschichtet worden, so werden Kollektor- und Basisschicht bevorzugt in einem Prozeßschritt hergestellt, wobei das Dotierungsprofil von Kollektor und Basis bevorzugt während des Aufwachsens, in-situ, eingestellt wird. Dieses Verfahren läßt die Herstellung komplexer Dotierungsprofile zu, die auf diese Weise für verschiedene Anwendungen und Spezifikationen problemlos optimiert und eingestellt werden können. Weiterhin reduziert dieses Verfahren die Anzahl der Prozeßschritte und damit die Fehleranfälligkeit und Kosten. m
30 o
> r CD
E
m
Ω m r-
N3
Figure imgf000012_0001
bei diesem Prozeß sich ablagernde Silizium und seine Dotierung aufzunehmen und es nicht zum dem aktiven Bereich der Basis reichen zu lassen. Weiterhin läßt sich durch eine Oxidation und anschließende Entfernung der Oxidschicht die Öffnung in der leitenden Schicht häufig genauer und reproduzierbarer einstellen als dies durch eine einfache Ätzung der leitenden Schicht möglich ist.
Wird die Oxidschicht erst nach der Erzeugung des Kollektors wieder entfernt, so schützt die Oxidschicht die leitende Schicht vor der Ablagerung während der Erzeugung des Kollektors . Wird die Oxidschicht vor der Erzeugung des Kollektors wieder entfernt, so können Kollektor und Basis durch eine gemeinsame selektive Epitaxie erzeugt werden. Dabei kann die Oxidschicht kann bereits entfernt werden bevor die erste isolierende Schicht geöffnet wird.
Bevorzugt wird das Verfahren angewandt auf ein Halbleitersubstrat, das keine Epitaxieschicht aufweist. Dies erspart Kosten und Zeit, da das Aufbringen von Epitaxieschichten aufwendig ist. Da im erfindungsgemäßen Verfahren der Kollektor epitaktisch in isolierenden Schichten eingebettet ist, sind vergrabene Schicht und Basis durch mindestens die Dicke der ersten isolierenden Schicht voneinander räumlich getrennt.
Die Einbettung des Kollektors in die isolierende Schicht reduziert ferner die Randkapazitäten zwischen Basis und Kollektor. Durch die geeignete Wahl des Materials mit niedriger Dielektrizitätskonstante können die Randkapazität weiter reduziert werden. Bevorzugt umfaßt die erste isolierende Schicht ein Siliziumoxid und eine darauf aufliegende Siliziumnitridschicht .
Bevorzugt wird nach Aufbringung der Basis ein Temperaturschritt durchgeführt, mit dem das Dotierungsmaterial der leitenden Schicht, die bevorzugt hochdotiertes Polysilizium ist, in den seitlichen Bereich der Basis diffundieren. Der seitli- cn cn < μ- Φ Di tn rr Di rt 3 H D. α D. ö PJ μ M N tD o Di ö CQ PJ Di O TJ Φ μ" P Ω
Ω μ- φ cn μ- Φ rt Φ μ- Φ J P P μ- Φ μ- pr Φ CQ S Φ Ω Φ PJ Ω pr Φ ^ μ- O Φ pr tr tr Ω μ rt P μ μ μ φ rt μ Φ μ φ rt 3 μ- μ tr P P tr rt P cn φ Φ pr rt φ μ- Φ cn . Φ O 3 3 Φ tr Ω μ- O μ- CQ Φ μ • φ ti μ- μ- ^ IV μ- φ Ω tö 3 PJ tD PJ μ Φ tr e μ] ts < Φ cn Ω μ- μ- μ Φ < Φ tn tn rt 0 < CD
Di H tr O "> Φ < rt PJ rt μ- < φ μ Φ μ rt tr Ω rr tD H Φ H μ- Φ μ- μ μ φ
Φ — μ- μ- P rt Φ Φ cn Φ PJ 0 φ CQ Ω N P J φ tr rt Φ P μ" μ Φ N μ- H μ- μ- μ
P 1 φ φ cn μ μ. μ μ- μ H μ μ- Ω B" Φ rt D. P Φ <! P Φ pr μ- rt μ- n P CD φ
Φ O D. Ml μ- cn μ- cn μ- μ- N P tr P tD P P D- cn 0 i μ tD rr P M N Ω P et μ- μ μ- Φ to P- Φ rt PJ PJ φ P φ Φ μ- CQ PJ μ μ Φ μ PJ μ 3 μ- μ- tr Di ~ Ω
Ω P Pi tr tr PJ> φ H P cQ μ- pr P cn cn Ω Φ μ cn N H3 N cn μ- Ω μ Φ tr ö Φ Φ cn μ tn μ • μ- μ- rt S Di • P μ- Ω tr μ- 0 P Φ P μ- CQ μ- tr g P M
0 ,-^ μ μ- P rt pr P Φ PJ Φ φ P CQ cn tr rr tD CQ 3 cn Ω P φ • 3 Di rr tυ cn P Φ P 3 φ P P P μ- P tD N μ tr Φ PJ Φ rt Ό 3 tr < μ- P" Φ μ- — 3 CQ 3 P μ- Ml r CQ Φ α 0 μ- 0' P n μ- Φ PJ N φ D. w φ rt μ
Φ PJ pr » Ό CQ rt co Mi - Φ Φ <i Φ P rt p- Di μ- P S μ Ω P P Φ μ- μ rt μ CO rt P) Φ Ω P' μ μ Φ 0 μ Φ rt φ Φ Q CQ Φ PJ tr P P σ Φ pr tD
P μ- Φ P μ- μ Φ cn £3" μ D- Ml Φ μ- μ Φ μ μ Φ μ rt φ μ s Di μ- μ Φ P
P μ P P pi μ 0 § μ- μ- P N M PJ c Φ μ tn i P P Φ μ- cn μ- P μ- to
CQ •n μ- rt tr H1 PJ tD φ P M φ P 3 P cn Φ rt Φ μ • D- Di Φ i PJ P μ-
0 pi tr D. P o> Ω μ- D. TJ μ cQ μ- Mi H Ω μ- Φ P P Φ μ- Ml P P φ cn m tr Φ Φ μ tr tr Φ Ό < P μ- rt rt PJ Φ tr Ω H1 Di ü N μ rr P P Ml P
Φ CQ μ- <! μ tr r φ μ 0 0 P rt TJ rr Di P 3 μ- tr σ Φ J μ- co μ< P CQ μ- co N Φ Φ 0 φ ^ P Φ P cQ PJ 0 Φ μ- Ω O Ω rt rt PJ cn CQ Φ rr μ- α φ to co > Φ » P μ a μ PJ cn X μ- μ Φ tr Φ tr »• - P μ PJ Ω μ- N μ- Ω rt μ- N 3 Φ Di tD μ n cQ μ- ^ μ to cn μ rt Φ Ml o Φ P tr φ ξ Q tr
Ω €, σ P μ- μ- Φ μ- < rt μ- Φ Φ CQ D. Φ 3 PJ CQ Di μ Φ μ- P D- φ μ μ- rt μ-
CD tr 0 Φ CQ rt Ω μ O Φ μ 3 μ- Φ 3 0> rt P 0 PJ 3 Ml P P cn . Ω Φ
E i tr CQ rt rt tr 0 μ PJ μ- PJ' Φ D. μ cQ P P tΛ P O Ml P N P Ω tr μ φ Φ rt Φ tD H1 tr P N ts μ μ- μ- Ml 3 M μ Di z P Φ P P « CD IQ tr W rt
H P μ- φ pi μ Φ PJ PJ 0 CQ μ- Φ μ N φ 0 Φ μ- μ- D. Di μ CQ D. μ- Φ φ μ P' tD tr P μ cn μ rt μ- P P Φ μ- iQ Ω P PJ μ μ- PJ μ- ω μ < P tr Φ co φ Ω n " μ- rt Φ cn 3 μ- P M Q Φ tr P pr D. Φ μl rt 0 D- Ω Φ 0 tr Φ μ μ- P tr μ- O' co μ P rt > Ω 3 μ rt P Di rt Φ P P Φ tr μ- P Di P μ Φ m Ω tr €, PJ Φ 0 < P tr CQ N — . μ- O μ CQ P Φ Ω φ rt CQ μ- Ω Φ pi μ- rt μ- P μ Φ co rt Ω Φ P Φ PJ 0 < φ μ- Ό CQ O P tr ö μ P Ω m ^-,
>_ N P N Di cn N Φ μ Ml • tr P ) μ- co D. φ μ Ml φ Ω μ tα 0 D. P tr
. cn μ- €, φ μ- 0 P cn P° μ- iQ Ω P Φ P Mi μ tr 0 μ- H Di rt ) P CQ
CD P Φ μ cn P Ω tr Ω P tr N o μ pr P PJ μ Ml Ό Φ Φ μ- pr tr
. 3 3 μ cn rt Φ cn tr μ tr P P 0 0) -> co rt μ- μ- 0 μ- μ Φ rt Φ Q Φ co Φ - rt 0 s μ- μ- P rt CQ 3 CQ rt μ1 J Φ μ- P rt M1 er μ μ- μ μ
Ω Pi tr P Φ PJ μ P φ P Φ rt μ- PJ cn μ- 0 μ rt 91 Φ tD P < φ tr P μ P P P Φ tr i D. iQ PJ D- rt Φ Φ P μ- P P Φ pr μ P P P Φ μ- tD μ- CQ φ Di D. P ) Φ Φ P Φ tr H μ iQ co CQ D- cn 1 rt D. O Q P μ- Ω P
Ω μ rt to P P Ml cn 0 P Φ r rt tr Φ ti μ Φ μ- CO Φ tr o tr Φ Φ D. t Φ pr 0 D. Φ P μ Φ Φ μ- CQ Φ ti PJ μ cn 3 tD N μ- rt μ- P μ- φ μ pi cn 3- D. M Φ P CQ φ μ ω μ- P 91 PJ ^i Φ cn φ P φ P t * Ω μ- Φ μ- 3 P • CQ Φ ≤ >-. P D. Q O tr rt CQ P μ- »
P Φ cn 0 μ- ti co tr P μ- φ μ- Ό o μ- μ- N Φ Q P μ- Ω μ- Φ μ- P rr μ Ω tD μ Φ Φ cn rr P μ PJ Ω D P 3 φ σ tn tr μ co pr μ- D-
3 tr P N D. P - • rr tD rt PJ 0 P tr Φ 3 TJ CQ φ rt μ- Ml μ- rt CQ Φ μ- cn μ- cn P μ • PJ J Φ Ω Mi Φ μ φ rt μ- 0 Ω rt J P μ- μ rt μ- Ω μ- CQ μ- u> co σ tD co μ tr μ- μ φ Q PJ μ Φ μ tr P O 3 tr cn rt cQ . Φ Φ μ- μ- o μ rr pr PJ α rt α Di P μ- P
< rt α tr) μ- < φ cn cn D. N PJ rt rt P P) < rt μ-
Φ Φ O μ- i 3 0 Di rr Di Φ φ P μ- P rt μ PJ P σ 0 D. φ Ω μ P μ- co P μ- μ- Di μ 00 tr P PJ Φ cn P D. < μ Ω 3 P φ 3 Φ μ- « tr
Ω rt P Φ rt Φ N PJ N μ P μ iQ φ tr μ- Di μ- 3 P 0 rr
Φ D. P P cn Ω D. rt P Φ rt Φ Φ CQ μ- tr μ 0 μ P o
Die Erfindung und zwei Ausführungen nach Stand der Technik sind in den Figuren 1 bis 4 dargestellt :
Fig. 1 eine erste Ausführungsform eines Bipolartransistors nach dem Stand der Technik,
Fig. 2 eine zweite Ausführungsform eines Bipolartransistors nach dem Stand der Technik,
Fig. 3a- 3e ein erstes erfindungsgemäßes Verfahren zur Herstellung eines Bipolartransistors
Fig. 4a-4b ein zweites erfindungsgemäßes Verfahren zur Herstellung eines Bipolartransistors.
Fig. 5a- 5b ein drittes erfindungsgemäßes Verfahren zur Herstellung eines Bipolartransistors.
Fig. 3a bis Fig. 3e zeigen eine bevorzugte Ausführung des erfindungsgemäßen Verfahrens zur Herstellung eines npn- Bipolartransistors .
Fig. 3a zeigt ein Halbleitersubstrat 1 aus p-dotiertem Silizium mit einer vergrabenen Schicht 2, die mit n-dotiertem Material implantiert ist, sowie mit einer thermischen Oxidschicht 3 und einer darauf liegenden Nitridschicht 4. Thermische Oxidschicht 3 und Nitridschicht 4 stellen zusammen eine erste isolierende Schicht dar. Die Dicke der Oxidschicht 3 und der Nitridschicht 4 zusammen ist so gewählt, daß sie gleich oder größer ist als die Dicke der noch zu erzeugenden Kollektorschich .
Im folgenden wird eine Polysiliziumschicht 5 auf die Nitridschicht abgeschieden und mit p-dotierendem Material implantiert, so daß sich eine leitende Schicht bildet. Auf die Polysiliziumschicht 5 wird dann eine Oxidschicht 6 abgeschie- m
30 o
CD
30 m Ω m σ>
Figure imgf000016_0001
erzeugt werden. In diesem Fall wird erst der Kollektor 12 durch ein selektives Epitaxieverfahren aufgewachsen, dann die Oxidschicht geätzt und dann erst die Basis 13 aufgewachsen. Die Oxidschicht bewirkt, daß sich während der Erzeugung des Kollektors 12 das Silizium nicht auf dem Polysilizium ablagern kann. Nach Aufbringung von Kollektor 12 und Basis 13 kann optional ein Spacer 15 auf die Basis aufgebracht werden. Die sich daraus ergebende Situation ist in Figur 3c gezeigt.
Anschließend wird das Polysilizium für den Emitter 20 aufgebracht und so strukturiert, daß es den aktiven Basisbereich 13b abdeckt. Anstatt einer Polysiliziumabscheidung kann zur Erzeugung des Emitters auch eine weitere selektive Epitaxie durchgeführt werden. Es folgen weitere Prozeßschritte nach Stand der Technik, die dazu dienen, ein Kontaktloch 30 auf die vergrabene Schicht 2 für eine Anschluß des Kollektors 12, ein Kontaktloch 31 auf die Polysiliziumschicht 5 für den Anschluß der Basis 13 und ein Kontaktloch 32 auf das Polysilizium 20 für den Anschluß des Emitters zu erzeugen. Die sich daraus ergebende Situation ist in Figur 3d gezeigt.
Fig. 4a und 4b zeigen zwei Schritte eines zweiten erfindungs- gemäßen Verfahrens, die von dem in den Figuren 3a bis 3e dargelegten Verfahren abweichen. Die ersten Schritte des zweitens erfindungsgemäßen Verfahrens sind der Fig. 3a zu entnehmen. Anschließend werden eine thermische Oxidschicht oder eine Oxidabscheidung 3, eine Nitridschicht 4, eine Polysiliziumschicht 5 (samt p- Implantation) und eine Oxidschicht 6 wie in der vorhergehenden Ausführung auf das Substrat aufgebracht. Es folgt die Erzeugung der Maske 7, dann die anisotrope Ätzung von Oxidschicht 6 und Polysiliziumschicht 5 die so strukturiert wird wie in der vorhergehenden Ausführung. Abweichend von der vorhergehenden Ausführung findet dann eine Oxidation 50 an der Seitenwand der Polysiliziumschicht 5 statt, die sich zu einem Teil in das Polysilizium hineinfrißt. Die Oxidschicht 50 schützt das p-dotierte Polysilizium vor dem Material, das sich bei der folgenden selek- tiven Epitaxie zur Erzeugung des Kollektors 12 dort ablagern würde .
Danach wird der Kollektor 12 aus einem monokristallineme Silizium mit n-Dotierungsmaterial mittels selektiver Epitaxie erzeugt. Es folgt die Entfernung der Oxidschicht 50, so daß die p-dotierte Polysiliziumschicht 5 an der Seitenwand wieder freiliegt. Gleichzeitig ist dadurch ein Raum für den seitlichen Basisbereich 13a geschaffen worden, in dem der Übergang vom p-dotierten Polysilizium zum monokristallinen Silizium im Bereich der aktiven Basis 13b stattfinden kann.
Nun wird mittels selektiver Epitaxie die Basis erzeugt, die sich aus dem seitlichen Basisbereich 13a und dem aktiven Basisbereich 13b zusammensetzt (Fig. 4b) . Die Dicke der Basisschicht ist bevorzugt dicker als die Dicke der Polysiliziumschicht und zwar so, daß sie die Polysiliziumschicht 5 vollständig abdeckt. Die folgenden Schritte zur Erzeugung des npn-Bipolartransistors sind dann wie in 3d und 3e.
Fig. 5a und 5b zeigen zwei Schritte eines weiteren erfindungsgemäßen Verfahrens, die ebenfalls von dem in den Figuren 3a bis 3e dargelegten Verfahren abweichen. Die ersten Schritte dieses weiteren erfindungsgemäßen Verfahrens sind der Fig. 3a zu entnehmen. Anschließend werden eine thermische Oxidschicht oder eine Oxidabscheidung 3, eine Nitridschicht 4, eine Polysiliziumschicht 5 (samt p- Implantation) und eine Oxidschicht 6 wie in der vorhergehenden Ausführung auf das Substrat aufgebracht. Es folgt die Erzeugung der Maske 7, dann die anisotrope Ätzung von Oxidschicht 6 und Polysiliziumschicht 5 die so strukturiert wird wie in der vorhergehenden Ausführung. Wie bei der zweiten Ausführungsform der vorliegenden Erfindung findet dann eine Oxidation an der Seitenwand der Polysiliziumschicht 5 statt, die sich zu einem Teil in das Polysilizium hineinfrißt. Im folgenden wird die Oxidschicht der Seitenwand der Polysiliziumschicht 5 nun vor der Erzeugung des Kollektors bzw. vor der Ätzung der Nitridschicht 4 selektiv zu dem Polysilzium der leitenden Schicht 5 entfernt. Anschließend werden die Nitridschicht 4 und die Oxidschicht 3 geöffnet, so daß sich die in Fig. 5a gezeigte Situation ergibt.
Da auf diese Weise die Oxidschicht an der Seitenwand der Polysiliziumschicht 5 bereits entfernt ist, können nun Kollektor 12 und Basis 13 entsprechend der ersten Ausführungsform der vorliegenden Erfindung in einem Schritt epitaktisch erzeugt werden. Die sich daraus ergebende Situation ist in Fig. 5b gezeigt. Die folgenden Schritte zur Erzeugung des npn- Bipolartransistors sind dann wiederum wie im Zusammenhang mit den Figuren 3d und 3e beschrieben.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Bipolartransistors mit den Schritten:
a) ein Halbleitersubstrat mit einem leitenden Gebiet wird bereitgestellt ,
b) zumindest eine erste isolierende Schicht, zumindest eine leitende Schicht und zumindest eine zweite isolierende Schicht werden nacheinander auf das Halbleitersubstrat aufgebracht,
c) eine Maske wird aufgebracht,
d) eine im wesentlichen anisotrope Ätzung der zweiten isolierenden Schicht, eine im wesentlichen isotrope Ätzung der leitenden Schicht und eine im wesentlichen anisotrope Ätzung der ersten isolierenden Schicht wird durchgeführt, so daß eine Öffnung zu dem leitenden Gebiet erzeugt wird,
e) ein Kollektor und eine Basis, welche mit der leitenden Schicht verbunden ist, werden durch selektive Epitaxie in der Öffnung erzeugt, und
f) ein Emitter wird erzeugt.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß vor der isotropen Ätzung der leitenden Schicht die leitende Schicht durch eine anisotrope Ätzung geöffnet wird.
3. Verfahren nach Anspruch 2 , d a d u r c h g e k e n n z e i c h n e t, daß die isotrope Ätzung eine Öffnung der leitenden Schicht erzeugt, die im Vergleich zu der isotropen Öffnung einen um et- wa die Dicke der nachfolgenden Kollektorschichtdicke vergrößerten Durchmesser ha .
4. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß Kollektor und Basis durch selektive Epitaxie, die in einem Prozeßschritt durchgeführt wird, erzeugt werden.
5. Verfahren nach Anspruch 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß nach der isotropen Ätzung der leitenden Schicht und vor der Erzeugung des Kollektors eine Oxidschicht an der Seitenwand der leitenden Schicht erzeugt und nach der Erzeugung des Kollektors und vor der Erzeugung der Basis die Oxidschicht an der Seitenwand der leitenden Schicht entfernt wird;
6. Verfahren zur Herstellung eines Bipolartransistors mit den folgenden Schritten:
a) ein Halbleitersubstrat mit einem leitenden Gebiet wird bereitgestellt ,
b) zumindest eine erste isolierende Schicht, zumindest eine leitende Schicht und zumindest eine zweite isolierende Schicht werden nacheinander auf das Halbleitersubstrat aufgebracht,
c) eine Maske wird aufgebracht,
d) eine anisotrope Ätzung der zweiten isolierenden Schicht und der leitenden Schicht wird durchgeführt,
e) eine thermische Oxidation der Seitenwand der leitenden Schicht wird durchgeführt, so daß an der Seitenwand der leitenden Schicht eine Oxidschicht erzeugt wird, f) eine anisotrope Ätzung der ersten isolierenden Schicht wird durchgeführt, so daß eine Öffnung zu dem leitenden Gebiet erzeugt wird,
g) ein Kollektor wird durch selektive Epitaxie in der Öffnung erzeugt,
h) die Oxidschicht an der Seitenwand der leitenden Schicht wird abgeätzt,
i) eine Basis, welche mit der leitenden Schicht verbunden ist, wird durch selektive Epitaxie in der Öffnung erzeugt, und
j) ein Emitter wird erzeugt.
7. Verfahren zur Herstellung eines Bipolartransistors mit den folgenden Schritten:
a) ein Halbleitersubstrat mit einem leitenden Gebiet wird bereitgestellt ,
b) zumindest eine erste isolierende Schicht, zumindest eine leitende Schicht und zumindest eine zweite isolierende Schicht werden nacheinander auf das Halbleitersubstrat aufgebracht ,
c) eine Maske wird aufgebracht,
d) eine anisotrope Ätzung der zweiten isolierenden Schicht und der leitenden Schicht wird durchgeführt,
e) eine thermische Oxidation der Seitenwand der leitenden Schicht wird durchgeführt, so daß an der Seitenwand der leitenden Schicht eine Oxidschicht erzeugt wird, f) eine anisotrope Ätzung der ersten isolierenden Schicht wird durchgeführt, so daß eine Öffnung zu dem leitenden Gebiet erzeugt wird,
g) die Oxidschicht an der Seitenwand der leitenden Schicht wird abgeätzt,
h) ein Kollektor und eine Basis, welche mit der leitenden Schicht verbunden ist, werden durch selektive Epitaxie in der Öffnung erzeugt, und
i) ein Emitter wird erzeugt.
8. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Dotierung von Kollektor und/oder Basis während der Epitaxieschritte eingestellt wird.
9. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die erste isolierende Schicht eine erste isolierende Unterschicht, die auf dem Halbleitersubstrat aufgebracht ist, und eine zweite isolierenden Unterschicht, die auf der ersten isolierenden Unterschicht aufgebracht ist, aufweist.
10. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die erste isolierende Unterschicht Siliziumoxid ist.
11. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die zweite isolierende Unterschicht Siliziumnitrid ist.
12. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die zweite isolierende Schicht Siliziumoxid ist.
13. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die leitende Schicht dotiertes Polysilizium ist.
14. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der elektrische Widerstand von der leitenden Schicht zum aktiven Bereich der Basis durch einen Temperaturschritt reduziert wird.
15. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der Emitter durch eine Polysiliziumabscheidung erzeugt wird.
16. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der Emitter durch eine epitaktische Abscheidung erzeugt wird.
17. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Basis zumindest eine Schicht aus Silizium-Germanium aufweist .
18. Verfahren nach einem der vorherigen Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß das Halbleitersubstrat keine Epitaxieschicht aufweist .
PCT/EP2001/005036 2000-05-05 2001-05-04 Verfahren zur herstellung eines bipolartransistors WO2001086711A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/275,423 US6855612B2 (en) 2000-05-05 2001-05-04 Method for fabricating a bipolar transistor
EP01943320A EP1279191B1 (de) 2000-05-05 2001-05-04 Verfahren zur Herstellung eines Bipolartransistors
DE50110399T DE50110399D1 (de) 2000-05-05 2001-05-04 Verfahren zur Herstellung eines Bipolartransistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00109644A EP1152462A1 (de) 2000-05-05 2000-05-05 Verfahren zur Herstellung eines Bipolartransistors
EP00109644.5 2000-05-05

Publications (1)

Publication Number Publication Date
WO2001086711A1 true WO2001086711A1 (de) 2001-11-15

Family

ID=8168634

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2001/005036 WO2001086711A1 (de) 2000-05-05 2001-05-04 Verfahren zur herstellung eines bipolartransistors

Country Status (5)

Country Link
US (1) US6855612B2 (de)
EP (2) EP1152462A1 (de)
AT (1) ATE332573T1 (de)
DE (1) DE50110399D1 (de)
WO (1) WO2001086711A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159414A1 (de) * 2001-12-04 2003-06-18 Infineon Technologies Ag Bipolar-Transistor und Verfahren zum Herstellen desselben
US7029964B2 (en) * 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
US7338848B1 (en) * 2004-10-20 2008-03-04 Newport Fab, Llc Method for opto-electronic integration on a SOI substrate and related structure
US7598539B2 (en) * 2007-06-01 2009-10-06 Infineon Technologies Ag Heterojunction bipolar transistor and method for making same
US9356097B2 (en) 2013-06-25 2016-05-31 Globalfoundries Inc. Method of forming a bipolar transistor with maskless self-aligned emitter
US10446644B2 (en) * 2015-06-22 2019-10-15 Globalfoundries Inc. Device structures for a silicon-on-insulator substrate with a high-resistance handle wafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418185A1 (de) * 1989-09-11 1991-03-20 International Business Machines Corporation Verfahren zur Herstellung eines Transistors mit schmaler Basis
EP0600276A2 (de) * 1992-12-04 1994-06-08 Siemens Aktiengesellschaft Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes mittels selektiver Epitaxie und dessen Anwendung zur Herstellung eines Bipolartransistors sowie eines MOS-transistors
JPH0786301A (ja) * 1993-09-14 1995-03-31 Oki Electric Ind Co Ltd バイポーラトランジスタの製造方法
EP0724298A2 (de) * 1995-01-30 1996-07-31 Nec Corporation Halbleiterbauelement mit Bipolartransistor und dessen Herstellungsverfahren
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851362A (en) * 1987-08-25 1989-07-25 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
EP0312965B1 (de) * 1987-10-23 1992-12-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors
US4892837A (en) * 1987-12-04 1990-01-09 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
US5342797A (en) * 1988-10-03 1994-08-30 National Semiconductor Corporation Method for forming a vertical power MOSFET having doped oxide side wall spacers
US5001533A (en) * 1988-12-22 1991-03-19 Kabushiki Kaisha Toshiba Bipolar transistor with side wall base contacts
US5101256A (en) * 1989-02-13 1992-03-31 International Business Machines Corporation Bipolar transistor with ultra-thin epitaxial base and method of fabricating same
DE58909837D1 (de) * 1989-09-22 1998-09-17 Siemens Ag Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität
DE59209978D1 (de) * 1991-09-23 2003-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines MOS-Transistors
US5340754A (en) * 1992-09-02 1994-08-23 Motorla, Inc. Method for forming a transistor having a dynamic connection between a substrate and a channel region
US5324673A (en) * 1992-11-19 1994-06-28 Motorola, Inc. Method of formation of vertical transistor
KR100275544B1 (ko) 1995-12-20 2001-01-15 이계철 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418185A1 (de) * 1989-09-11 1991-03-20 International Business Machines Corporation Verfahren zur Herstellung eines Transistors mit schmaler Basis
EP0600276A2 (de) * 1992-12-04 1994-06-08 Siemens Aktiengesellschaft Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes mittels selektiver Epitaxie und dessen Anwendung zur Herstellung eines Bipolartransistors sowie eines MOS-transistors
JPH0786301A (ja) * 1993-09-14 1995-03-31 Oki Electric Ind Co Ltd バイポーラトランジスタの製造方法
EP0724298A2 (de) * 1995-01-30 1996-07-31 Nec Corporation Halbleiterbauelement mit Bipolartransistor und dessen Herstellungsverfahren
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GREGORY H J ET AL: "FULLY-SELF-ALIGNED SI BIPOLAR TRANSISTOR WITH COLLECTOR AND BASE GROWN USING SILANE-ONLY SELECTIVE EPITAXY", ELECTRONICS LETTERS,GB,IEE STEVENAGE, vol. 32, no. 9, 25 April 1996 (1996-04-25), pages 850 - 851, XP000595688, ISSN: 0013-5194 *
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 06 31 July 1995 (1995-07-31) *

Also Published As

Publication number Publication date
ATE332573T1 (de) 2006-07-15
US6855612B2 (en) 2005-02-15
US20030162350A1 (en) 2003-08-28
DE50110399D1 (de) 2006-08-17
EP1279191A1 (de) 2003-01-29
EP1279191B1 (de) 2006-07-05
EP1152462A1 (de) 2001-11-07

Similar Documents

Publication Publication Date Title
EP0049392B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
EP1417707A2 (de) Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich
DE102005046711A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE4227227B4 (de) Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen
DE19958062C2 (de) Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor
WO2001006570A1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zur herstellung derselben
EP1145320A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
WO2001086711A1 (de) Verfahren zur herstellung eines bipolartransistors
WO2002023636A1 (de) Halbleiterspeicherzelle mit grabenkondensator und auswahltransistor und verfahren zu ihrer herstellung
EP0917203A2 (de) Gain Cell DRAM Struktur und Verfahren zu deren Herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
WO2000019528A9 (de) Dram-zellenanordnung und verfahren zu deren herstellung
WO2003049191A2 (de) Bicmos-struktur, verfahren zu ihrer herstellung und bipolartransistor für eine bicmos-struktur
DE2748222A1 (de) Kondensatorspeicheranordnung
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE102004063590B4 (de) Verfahren zum Bilden eines Siliziumquantenpunktes und Verfahren zum Fertigen einer Halbleiterspeichervorrichtung, die denselben verwendet
WO2003028093A2 (de) Verfahren zur bildung eines soi-substrats, vertikaler transistor und speicherzelle mit vertikalem transistor
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
WO2007048393A2 (de) Halbleiterbauelement mit ladungskompensationsstruktur und verfahren zur herstellung desselben
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
EP2230684B1 (de) Herstellungsverfahren für integrierte Schaltungsanordnung mit niederohmigen Kontakten
DD280851A1 (de) Verfahren zur herstellung von graben-speicherzellen
DE10354389B3 (de) Verfahren zur Herstellung eines nanoskaligen Feldeffekttransistors

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2001943320

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2001943320

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10275423

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 2001943320

Country of ref document: EP