WO2001054294A1 - Recepteur a etalement de spectre et procede correspondant - Google Patents

Recepteur a etalement de spectre et procede correspondant Download PDF

Info

Publication number
WO2001054294A1
WO2001054294A1 PCT/JP2000/003661 JP0003661W WO0154294A1 WO 2001054294 A1 WO2001054294 A1 WO 2001054294A1 JP 0003661 W JP0003661 W JP 0003661W WO 0154294 A1 WO0154294 A1 WO 0154294A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
delay
delay profile
value
correlation
Prior art date
Application number
PCT/JP2000/003661
Other languages
English (en)
French (fr)
Inventor
Kazuaki Ishioka
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to US09/926,124 priority Critical patent/US6912243B1/en
Priority to KR10-2001-7011873A priority patent/KR100406667B1/ko
Priority to CA 2360979 priority patent/CA2360979A1/en
Priority to DE2000608355 priority patent/DE60008355T2/de
Priority to EP20000931709 priority patent/EP1164710B1/en
Publication of WO2001054294A1 publication Critical patent/WO2001054294A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7113—Determination of path profile
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/712—Weighting of fingers for combining, e.g. amplitude control or phase rotation using an inner loop

Definitions

  • the present invention relates to a spread spectrum receiver, and more particularly to detection of a RAKE combined signal for detecting a signal suitable for RAKE combining.
  • the spectrum spread receiver When transmitting an information signal, the spectrum spread receiver that performs communication using the DS-CDMA (Direct Spread CDMA) method performs primary modulation such as QPSK on the information signal and then spreads the PN sequence. The signal is spread and modulated using a code and transmitted.
  • the spread spectrum receiving apparatus on the receiving side calculates a correlation value between the received spread spectrum signal and a predetermined reference spreading code to detect a synchronization phase of the spreading code, and generates a reverse phase generated based on the detected synchronization phase.
  • the received spectrum spread signal is despread using a spreading code. An information signal is extracted by demodulating the despread signal.
  • some of the transmitted signals are reflected, diffracted, and scattered by buildings and other terrain, and arrive at the receiver at different times via different paths.
  • a reflected wave reflected by a building and arriving at the receiving side arrives later in time because of a longer path length than a direct wave arriving directly at the receiving side from the transmitting side.
  • the arrival time difference between a delayed wave, such as a reflected wave, which arrives with a time delay, and a direct wave is about several tens of microseconds.
  • the path of a signal from the transmitting side to the receiving side is called a path, and the communication environment in which a transmitted signal arrives via multiple paths is called a multipath.
  • the same spread-spectrum signal arrives at different times, so the receiving side will receive a multiplex wave in which signals from multiple paths with different delay times are superimposed.
  • the RAKE receiver despreads the received multiplexed wave and separates the specified five signals.
  • RAKE combining maximum ratio combining
  • Weighting is performed accordingly.
  • Selection of a signal of a path suitable for RAKE combining is performed using a correlation profile calculated from the received spread spectrum signal and a predetermined reference spreading code, and a delay profile indicating a delay time thereof for each sample point. It is considered that a signal with a large correlation power value among the sample points of the delay profile contains an information signal. Therefore, the selection of the signal of the path suitable for RAKE synthesis is selected from the sample point where the correlation power value is large. For example, in the case of a spread spectrum receiver having three sets of RAKE fingers for despreading, since the number of paths that can be RAKE combined is three, the correlation value increases as shown in Fig. There is a method of selecting a path signal by detecting a signal.
  • the correlation value increases, the sample points are detected in order, and despread according to the delay time of the detected sample points.
  • the signal power Sc normalized by the interference after RAKE-combination + thermal noise is maximized and can be expressed by the following equation.
  • Si indicates the correlation power value at the i-th detection path timing.
  • p 3.1 p 3.2 3.3 iO i j represents a timing i, a time correlation coefficient of noise or interference between i.
  • the interval between sample points to be detected is narrower, in other words, if the time of arrival at the receiving side is extremely close (if the delay time is close in the delay profile), thermal noise and interference between these signals Has a large time correlation.
  • the delay time from the detected sample point is There is a method of sequentially detecting sample points having a larger correlation value than sufficiently distant sample points. Further, in the conventional invention disclosed in Japanese Patent Application Laid-Open No.
  • the correlation value is largest among the delay profiles shown in FIG.
  • the path is detected (FIG. 20 (a)). Then, the sample points located within the range of k soils (k is a natural number) from the already detected sample points are excluded from the selection target, and the correlation between the sample points outside the range of k soils (k is a natural number) is the highest.
  • the second path is detected by selecting a sample point with a large value (Fig. 20 (b)). Then, the correlation value is largest from the sample points outside the k k ranges with respect to the sample point of the second pass, and the sample path is selected to detect the third pass (Fig. 20 (c )). As described above, there is a method in which the interval between sample points to be selected is set to k samples or more and a path suitable for RAKE synthesis is selected.
  • the conventional invention disclosed in Japanese Patent Application Laid-Open No. 10-308688 disposes an electric power for averaging by eliminating the influence of fusing fluctuation and carrier frequency deviation of transmission and reception. Convert to force and perform cyclic integration to create a delay profile ⁇ file. Then, the theoretical value of the despread result of the ideal received signal and the reference code is obtained, and the portion excluding the maximum amplitude portion of the correlation value is subtracted from the delay profile by the pseudo-correlation remover to make the delay profile into an impulse shape. After that, a method of detecting a path to be RAKE-combined is shown.
  • the transmitted spread spectrum signal arrives at different times via multiple paths, so that the receiving side transmits the multiplexed wave on which signals with different delay times are superimposed. Will receive it. Therefore, in order to remove the effects of multipath fading, select the number of path signals equal to the number of RAKE fingers from the delay profile created by calculating the correlation value between the predetermined reference spreading code and the received multiplexed signal.
  • the path signal is separated by despreading the multiplexed wave according to the delay time of the selected path signal, and the separated path signal is RAKE-combined to obtain a signal power ratio to interference + thermal noise. Need to be improved. Therefore, in order to optimize the effect of improving the signal power ratio by RAKE combining, it is important to select a signal on the path suitable for RAKE combining.
  • the effect of improving the signal power ratio by RAKE combining is small.
  • RAKE combining may degrade the signal power characteristics.
  • the effect of improving the signal power ratio by RAKE combining largely depends on the time correlation between the thermal noise and interference of each path signal.
  • path signals having a large time correlation between thermal noise and interference are not RAKE-combined. The effect of RAKE combination is greater in the case of combining than in the case of simply increasing the correlation value and combining in order.
  • the sample points located within the range of k soil points with respect to the sample points detected as the first pass are set to the second node. Characteristics are improved by RAKE synthesis. There is a problem that even a sample point that can be cut cannot be detected as a second pass. Furthermore, if the correlation value is large irrespective of the time correlation of thermal noise or interference, the sample points located outside the k-th range from the sample points detected as the first path are regarded as the second path. Since it is detected, the characteristics may be degraded by RAKE combining. In other words, in the conventional invention, since each path is not detected in consideration of the time correlation of thermal noise and interference, signals despread according to the delay time of the detected signal of each path are RAKE-combined, instead of signal characteristics. May deteriorate.
  • the power consumption increases by performing an enormous amount of processing every time the RAKE combined path timing is detected. For example, considering a cell radius of 10 km in an urban area and a chip rate of about 4 MHz, the spread of delay must be considered about 256 chips, and when operating with 4 times oversampling, it is 10 2 4 X 10 It is necessary to invert about 24 matrices.
  • a pseudo-correlation removing unit for correcting a delay profile and a synchronization detecting unit for detecting a path for RAKE combining have different configurations. Therefore, there is a problem that the scale of the hardware becomes large and the power consumption also increases.
  • the present invention has been made in order to solve the above-described problems, and selects a signal of a path suitable for RAKE combining in consideration of thermal noise and time correlation of interference.
  • An object of the present invention is to provide a spread spectrum receiver that improves the signal power ratio with respect to interference and thermal noise by combining. Disclosure of the invention
  • the spectrum spread receiving apparatus despreads a spread spectrum signal transmitted by spread modulation using a despread code delayed by a predetermined time to obtain a signal having a predetermined delay time.
  • RAKE combining means having delay means for delaying according to the delayed control signal,
  • Delay profile creation means for creating a delay profile from a correlation power value obtained by converting a correlation value between the spectrum spread signal and the reference spreading code into power and a delay time thereof, and a delay profile creation means which is calculated in advance from a time correlation between interference and thermal noise.
  • Correction coefficient storage means for storing the corrected correction coefficient for each delay time deviation, measuring the deviation between the delay time of the signal having the maximum correlation power value and the delay time of the signal of the delay profile, and according to the measured deviation.
  • Delay profile correction means for correcting the correlation power value of the delay profile using a multiplication value obtained by multiplying the correction coefficient read from the correction coefficient storage means by the maximum correlation power value of the delay profile.
  • the signal having the maximum correlation power value is detected from the delay profiles created by the delay profile creation means, and the delay time of the detected signal is detected.
  • a signal detection output to the delay means as a second delay control signal, a delay time of a signal having a maximum correlation power value among delay profiles corrected by the delay profile correction means.
  • RAKE combined signal detecting means having means.
  • the spread spectrum receiving apparatus has an average value calculating means for calculating an average value of the correlation power values of the delay profiles, wherein the average value calculating means calculates the maximum correlation power value among the delay profiles.
  • a delay profile correction means for multiplying a value obtained by subtracting the obtained average value and a correction coefficient is provided.
  • the spread spectrum receiving apparatus further includes a threshold value determining unit that compares the correlation power value with a predetermined threshold value and determines whether the correlation power value is equal to or greater than a predetermined threshold value.
  • a delay profile creation means for creating a delay profile from a threshold value and a correlation power value is provided.
  • the spread spectrum receiving apparatus includes: a correlation power value storage means for storing a correlation power value of a signal having a correlation power value larger than the threshold value by the threshold value determination means; A delay profile creating means having a delay time storing means for storing a delay time of a signal having a large power value is provided.
  • the spread spectrum receiving method detects a plurality of signals having a larger correlation value than a delay profile created from a correlation value between a received spread spectrum signal and a reference spreading code, and detects the detected signal.
  • the spread spectrum receiving method of RAKE combining a signal separated from the received spread spectrum signal using a despreading code delayed according to a delay time, a correlation power value obtained by converting the correlation value into power A delay profile creation process for creating a more delay profile, and a first RAKE composite signal detection for detecting a delay time of a signal having a maximum correlation power value from the delay profile created in the delay profile creation process And measuring a deviation between the delay time detected in the first RAKE combined signal detection step and a delay time of another signal of the delay profile.
  • the correction coefficient corresponding to the difference first RAKE case A delay profile correction step of correcting the delay profile using the correlation power value of the signal detected by the synthesized signal detection step; and a correlation power based on the corrected delay profile in the delay profile correction step. It includes a second RAKE composite signal detection step of detecting a delay time of a signal having a maximum value.
  • the spread spectrum receiving method further includes a delay profile correction step of calculating an average value of the correlation power values of the delay profile and correcting the correlation power value of the delay profile using the calculated average value. Is included. Also, the spread spectrum receiving method according to the present invention compares the correlation power value with a predetermined threshold value, and furthermore, generates a delay profile from the signal when the correlation power value is greater than the threshold value. This includes an aisle creation step. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a block diagram showing a configuration of a spread spectrum receiving apparatus according to the present invention.
  • FIG. 2 is a RAKE combining path timing provided in the spread spectrum receiving apparatus according to the first embodiment of the present invention.
  • FIG. 3 is a block diagram illustrating a configuration of the detector,
  • FIG. 3 is a diagram illustrating a correlation value calculation result,
  • FIG. 4 is a diagram illustrating a voltage cyclic integration result, and
  • FIG. 5 is a diagram illustrating a generated delay.
  • FIG. 6 is a diagram showing a profile.
  • FIG. 6 is an explanatory diagram for explaining a delay profile used for first path detection and a first path detection.
  • FIG. 7 is a diagram showing a delay profile used for second path detection.
  • FIG. 1 is a block diagram showing a configuration of a spread spectrum receiving apparatus according to the present invention.
  • FIG. 2 is a RAKE combining path timing provided in the spread spectrum receiving apparatus according to the first embodiment of the present invention.
  • FIG. 8 is an explanatory diagram for explaining a second path detection
  • FIG. 8 is an explanatory diagram for explaining a delay profile used for a third path detection and a third path detection
  • FIG. 9 is a RAKE combining / demodulating device.
  • FIG. 2 is a block diagram showing the configuration of FIG. 0 is a flowchart for explaining a RAKE combined signal detection method in the spread spectrum receiving method according to the present invention.
  • FIG. 11 is a flowchart for explaining the contents of the delay profile correction step.
  • FIG. 3 is a block diagram showing a configuration of a RAKE combining path timing detector provided in the spread spectrum receiving apparatus according to the second embodiment of the present invention.
  • FIG. 13 is a diagram showing an example in which noise power and interference power are added.
  • FIG. 14 is a diagram showing a delay profile obtained in the first embodiment.
  • FIG. 15 is a flowchart for explaining the contents of the delay profile correction step.
  • FIG. 15 is a block diagram showing a configuration of a RAKE combining path timing detector provided in the spread spectrum receiving apparatus according to the third embodiment of the present invention.
  • FIG. 16 is a diagram showing an example of continuous measurement of a delay port file
  • FIG. 17 is a flowchart illustrating a delay profile creation process
  • FIG. 18 is a diagram showing a conventional path.
  • FIG. 19 is an explanatory diagram showing an example of detection
  • FIG. 19 is an explanatory diagram showing an example of conventional path detection
  • FIG. 20 is an explanatory diagram showing an example of conventional path detection.
  • FIG. 1 is a block diagram showing a configuration of a spread spectrum receiving apparatus according to the present invention.
  • FIG. 2 is a block diagram showing a configuration of a RAKE combined path timing detector.
  • 1 is an antenna
  • 2 is an RF amplifier
  • 3A and 3B are mixers
  • 4 is a local oscillator
  • 5 is a 90 ° phase shifter
  • 6A and 6B are low-pass filters
  • 7A and 7B are An A / D converter
  • 8 is a RAKE synthesis path timing detector
  • 9 is a RAKE synthesis demodulator
  • 10 is a digital processing circuit.
  • the local oscillator 4 supplies a local oscillation signal having a frequency substantially equal to the desired signal to the mixers 3A and 3B.
  • a 90 ° phase shifter 5 is provided between the mixer 3 B and the local oscillator 4.
  • the 90 ° phase shifter 5 shifts the phase of the local oscillation signal output from the local oscillator 4 by 90 degrees and outputs the resulting signal to the mixer 3B.
  • these mixers 3 A and 3 B receive the multiplexed signal that is input via the antenna 1 and is input to the RF amplifier 2, amplified and distributed to two channels. You.
  • the mixer 3A, the mixer 3B, the local oscillator 4, and the 90 ° phase shifter 5 perform quadrature detection on the received spectrum spread signal and output an I-channel baseband signal and a Q-channel baseband signal.
  • the low-pass filter 6A receives the I-channel baseband signal from the mixer 3A, and the low-pass filter 6B receives the Q-channel baseband signal from the mixer 3B. Is entered.
  • the low-pass filter 6A and the low-pass filter 6B filter out the I-channel baseband signal and the Q-channel baseband signal to extract a desired signal.
  • the filtered I-channel baseband signal and Q-channel baseband signal are output to A / D converters 7A and 7B, and are converted from analog signals to digital signals.
  • the AZD converter 7A and the AZD converter 7B convert the analog I-channel baseband signal and Q-channel baseband signal into digital signals by performing processing such as sampling, and convert the I-channel digital signals and Q-channel baseband signals.
  • the digital signal is output to the RAKE combining path timing detector 8 and the RAKE combining demodulator 9.
  • the RAKE combining path timing detector 8 and the RAKE combining demodulator 9 will be described. Since the transmitted spectrum spread signal arrives at different times via multiple paths in a multipath environment, it has already been explained that the receiving side receives a multiplex wave on which signals with different delay times are superimposed. did.
  • the phase of a predetermined reference spreading code and the phase of the I-channel and Q-channel digital signals (at this point, a multiplexed signal containing signals from multiple paths) is to be determined.
  • ⁇ ⁇ From the delay profile created by calculating the value, select the signals of the path suitable for RAKE combining by the number of RAKE fingers, and despread the multiplex wave according to the delay time of the selected path signal to de-spread the path. It is necessary to separate the signals and RAKE combine the signals on the separated paths.
  • the RAKE synthesis path timing detector 8 creates a delay profile, selects a signal on a path suitable for RAKE synthesis, and outputs the delay time of the selected signal as a delay control signal.
  • the demultiplexed signal is despread using the despreading code delayed according to the delay time of the path signal detected by the synthesized path timing detector 8 to separate the signal of a predetermined path, and the signal of the separated path is separated.
  • the RAKE combining / demodulating unit 9 performs the RAKE combining and information demodulation.
  • the RAKE combining path timing detector 8 uses the delay time of the detected path signal as the delay control signal and The multiplexed signal is output to the demodulator 9.
  • FIG. 2 is a block diagram showing the configuration of a RAKE combining timing detector 8 provided with the spread spectrum receiving apparatus shown in FIG.
  • 11 is a matched filter
  • 12 is a voltage cyclic integrator
  • 13 is a power converter
  • 14 is a switching means
  • 15 is an adder
  • 16 is a power cyclic integration memory
  • 17 is an address.
  • Generating means 18 is a maximum value detector, 19 is a deviation measuring device, 20 is a correction coefficient 13 ⁇ 4 ⁇ 1 ⁇ , and 21 is a multiplier.
  • the RAKE combining path timing detector 8 shown in FIG. 2 is a delay profile creation mode for creating a delay profile by calculating a correlation value between a predetermined reference spreading code and I-channel and Q-channel digital data. It operates while switching between the two operation modes of the RAKE combined path timing detection mode, which selects the signals of the paths suitable for combining by the number of RAKE fingers.
  • the switching means 14 switches between the power converter 13 and the adder 15 so as to form a signal path.
  • the I-channel digital data output from the A / D converter 7A and the Q-channel digital data output from the AZD converter 7B are input to the matched filter 11.
  • Matched filter 11 performs a correlation operation between a predetermined reference spreading code and I-channel digital data and Q-channel digital data, and outputs a correlation value to voltage cyclic integrator 12 for each sample.
  • the matched filter 11 is a transversal filter, which is provided with a data shift register and has a reference spreading code input as a weight coefficient of the transversal filter.
  • FIG. 3 is a diagram showing an output of the matched filter 11.
  • (a), (b), (c), and (d) are matched filter 11 outputs at different timings.
  • the voltage cyclic integrator 12 performs cyclic integration to match the correlation values shown in Figs. 3 (a) to 3 () output for each sample from the matched filter 11 with respect to each delay time, and the interference and heat Fig.
  • FIG. 4 is a diagram showing the output of the voltage cyclic integrator 12.
  • the result of the cyclic integration in the voltage cyclic integrator 12 is sharper in Fig. 4 than in Fig. 3.
  • the power calculator i 3 converts the correlation values shown in FIGS. 4 (a) to 4 (d) into power for each delay time, and the adder 15 and the power cyclic integration memory 1 via the switching means 14. Output to 6.
  • the adder 15 and the power cyclic integration memory 16 perform power cyclic integration that adjusts the correlation power value output from the power calculator 13 for each delay time to obtain a signal power ratio with respect to interference + thermal noise. Make it even better.
  • the correlation power value whose signal power ratio to interference + thermal noise has been improved by cyclic integration is written to the power cyclic integration memory 16.
  • the address generation means 17 outputs an address number to the power cyclic integration memory 16 as an address for identifying a sample point having a predetermined correlation power value.
  • the sample points having the predetermined correlation power values are arranged for each delay time, and a delay profile recording the sample points with the respective address numbers is created.
  • the created delay profile is stored in the power cyclic integration memory 16.
  • FIG. 5 is a diagram showing a delay profile. Figure 5 According to the delay profile shown, it can be seen that the correlation power of the sample points with address numbers 20 to 30 out of the 64 sample points is large.
  • the RAKE combining path timing detector 8 shown in FIG. 2 selects a path signal suitable for RAKE combining using the delay profile created by the above processing.
  • FIG. 6 is an explanatory diagram for explaining the delay profile used for the first path detection and the first path detection.
  • FIG. 7 is an explanatory diagram for explaining the delay profile used for the second path detection and the second path detection.
  • FIG. 8 is an explanatory diagram for explaining the delay profile used for the third path detection and the third path detection. Table 1 shows the numerical values explaining RAKE combined path detection.
  • the values shown in the column of “Correlation power value at first path detection” indicate the correlation power values at the sample points of the delay profile shown in FIG.
  • the “correlation power value when the second path is detected” and “correlation power value when the third path is detected” in Table 1 are the sample points of the delay profile shown in Figs. 7 and 8, respectively. Are shown.
  • the maximum value detector 18 reads the delay profile from the power cyclic integration memory 16 and compares the correlation power values at each sample point shown in Table 1. Then, as shown in Table 1 and FIG. 6, a sample point having a correlation power value of 211 is selected as the first path, and the correlation power value (2 1 1) is used as a detected correlation value by the multiplier 2 Output to 1.
  • the maximum value detector 18 outputs the delay time of the sample point selected as the first pass to the RAKE synthesis demodulator 9 as a delay control signal, and the address number (24) is shown in FIG. Output to the deviation measuring instrument 19 as y. All the address numbers (1 to 64) of the delay profile are sequentially input to the deviation measuring device 19 from the address generation means 17 as X shown in FIG.
  • the deviation measuring device 19 calculates the absolute value (IX-yI) of the deviation between the address number (1 to 64) input as X and the address number (24) input as y.
  • the processing performed by the deviation measuring device 19 measures the deviation of the delay time of the other sample point with respect to the delay time of the sample point of address number 24 selected as the first pass, This is done to distinguish between paths that are suitable for combining and paths that are not suitable.
  • the deviation measuring device 19 outputs the calculated absolute value of the deviation to the correction coefficient ROM 20.
  • the correction coefficient ROM 20 stores a correction coefficient corresponding to the deviation (0 to 10). Table 2 shows an example of the correction coefficient corresponding to the deviation. (Table 2)
  • the correction coefficient stored in the correction coefficient ROM 20 is obtained from the time correlation of interference and thermal noise.
  • the ideal time correlation is expressed by the following equation.
  • the correction coefficient is calculated by the following equation.
  • the correction coefficient is obtained from the time correlation of interference and thermal noise. If the timing difference is about 2/4 chip, no allocation is performed, so if the timing difference is between 0 and 2, the coefficient can be any value less than -1.
  • the correction coefficient ROM 20 reads a correction coefficient according to the absolute value of the deviation output from the deviation measuring device 19 and sequentially outputs the correction coefficient to the multiplier 21. For example, as shown in Table 2, if the deviation input from the deviation measuring device 19 is 0 to 2, it is 1; if the deviation is 3, 0.15; if the deviation is 10, it is 0.15. One 0.02 is output to the multiplier 21. If the deviation is 1 or more, 0 is output.
  • the correction coefficient ROM 20 outputs coefficients for correcting correlation power values at sample points having address numbers 14 to 34 in order of address numbers.
  • the multiplier 21 multiplies the detected correlation value (2 1 1) output from the maximum value detector 18 by the correction coefficient corresponding to the address number 14 to 34 output by the correction coefficient ROM 20 and outputs the multiplication result. Output to the adder 15 via the switching means 14.
  • the result of the multiplication is as shown in the column of “Value of detected correlation value multiplied by correction coefficient” in Table 1. For example, in the case of an address number 14 with a deviation of 10, the detection correlation value 2 1 1 is multiplied by a correction coefficient 1.02, and the multiplication result—4.2 is output to the adder 15. Similarly, for the address numbers 15 to 34, the interpolation coefficient is multiplied by the detected correlation value and output to the adder 15.
  • the adder 15 corrects the correlation power value of the delay profile by adding the multiplication result output from the multiplier 21 and the correlation power value of the corresponding address number.
  • the correction result is as shown in the column of “Correlation power value at the time of detecting the second path” in Table 1.
  • the correlation power value of address number 14 is equal to the original correlation power value 26.8.
  • the result of the multiplication, 1-4.2 is corrected to 22.6, which is the result of addition.
  • the correlation power values of the address numbers 15 to 34 are also corrected.
  • the correlation power values of the sample points of the address numbers 22 to 26 whose deviation of the detected correlation value from the address number 24 is within 2 are all corrected to zero.
  • the correlation power value shown in “Correlation power value at the time of detecting the second path” in Table 1 corrected by the above-described processing is output to the power cyclic integration memory 16 and the second path shown in FIG. A detection delay profile is created.
  • the second path detection is also performed by the same processing as the first path detection. That is, the maximum value detector 18 reads the delay profile at the time of detecting the second path from the power cyclic integration memory 16 and obtains each sample point shown in “Correlation power value at the time of detecting the second path” in Table 1. Compare the correlation power values of. Then, as shown in FIG. 7, a sample point having a correlation power value of 118 is selected as a second path, and the correlation power value (118) is used as a detected correlation value by the multiplier 21. Then, the delay time at the sample point is output to the RAKE combining / demodulating device 9 as a delay control signal. The maximum value detector 18 outputs the address number (29) to the deviation measuring device 19 as y shown in FIG.
  • the deviation measuring instrument 19 calculates the absolute value (IX-yI) of the deviation between the address number (1 to 64) input as X and the address number (29) input as y, and calculates the absolute value of the deviation.
  • the value is output to the correction coefficient ROM 20.
  • the correction coefficient R OM 20 reads out the correction coefficient according to the absolute value of the deviation output from the deviation measuring instrument 19 and outputs it to the multiplier 21.
  • the multiplier 21 multiplies the detected correlation value (1 18) output from the maximum value detector 18 by the correction coefficient output from the correction coefficient ROM 20 and adds the multiplication result via the switching means 14 Output to container 15
  • the adder 15 corrects the correlation power value of the delay profile by adding the multiplication result output from the multiplier 21 and the correlation power value of the corresponding address number shown in Table 1, and performs power cyclic integration. Output to memory 16 By the processing described above, the delay profile used for the second path detection shown in FIG. 7 is corrected, and the delay profile used for the third path detection shown in FIG. 8 is created.
  • the third path detection is performed using the delay profile shown in FIG. That is, the maximum value detector 18 outputs the delay time from the power cyclic integration memory 16 when the third path is detected. Reads the sample file, selects the sample point with the largest correlation power value (80. 2 address number 20) as the third path, and outputs the delay time of that sample point to the RAKE synthesis demodulator 9 as a delay control signal I do. Since the number of paths to be detected is three, there is no need to correct the delay profile, and no signal is output to the deviation measuring device 19 and the multiplier 21.
  • the RAKE synthesis path timing detector 8 calculates the delay time of the sample point of the address number 24 selected as the first path, the delay time of the sample point of the address number 29 selected as the second path, By outputting the delay time of the sample point of address number 20 selected as the path 3 as the delay control signal to the RAKE combining / demodulating device 9, the path signal that the RAKE combining / demodulating device despreads is specified.
  • FIG. 9 is a block diagram showing a configuration of the RAKE combining / demodulating device 9.
  • 22 is a PN generator
  • 23 is a delay circuit
  • 24, 25, and 26 are RAKE fingers
  • 27 is a compiler
  • 28 is a demodulation unit.
  • the RAKE synthesis demodulator 9 shown in FIG. 2 converts the I-channel and Q-channel digital data input from the AZD converters 78 and 7B into the delay time of each path output from the RAKE synthesis path timing detector 8.
  • the signal is despread according to it, and the signal of each despread path is RAKE-combined and demodulated.
  • the PN generator 22 generates a PN sequence, which is a despread code, and outputs it to the delay circuit 23.
  • RAKE combining path timing detector 8 outputs a delay control signal to delay circuit 23.
  • the delay circuit 23 delays the PN sequence input from the PN generator 22 according to the delay time of each path from the delay control signal input from the RAKE synthesis path timing detector 8, and
  • the PN sequence delayed according to the delay time is assigned to the RAKE finger 24, the PN sequence delayed according to the delay time of the second path signal is assigned to the RAKE finger 25, and the PN sequence is assigned to the delay time of the third path signal.
  • the PN sequence delayed accordingly is output to RAKE finger 26, respectively.
  • RAKE fingers 24, 25, and 26 have A / D converters 7A and 7B No, Q channel digital signal is input.
  • the RAKE finger 24 is included in the I-channel and Q-channel digital signals by despreading the I-channel and Q-channel digital signals using the PN sequence delayed according to the delay time of the first pass signal. Only the signal of the first path can be separated from the signals of a plurality of paths.
  • RAKE fingers 25 and 26 despread the I-channel and Q-channel digital signals using the PN sequences delayed according to the delay times of the second and third path signals, respectively, so that The signals of the second and third paths are separated from the signals of a plurality of paths included in the Q-channel digital signal.
  • the RAKE fingers 24, 25 and 26 output the second and third path signals obtained by despreading to the complier 27, respectively.
  • the combiner 27 performs RAKE combining in which the first, second, and third path signals output from the RAKE fingers 24, 25, and 26 are weighted and combined. The amplitude level of the signal is used as the weight.
  • Compiler 27 outputs the combined signal obtained by RAKE combining to demodulation section 28.
  • the demodulation unit 28 demodulates information of the combined signal obtained by RAKE combining and having an improved signal power ratio to interference + thermal noise, and outputs the demodulated signal to the digital processing circuit 10 shown in FIG.
  • FIG. 10 is a flowchart for explaining a spread spectrum receiving method according to the present invention.
  • STEP 1 is a step of calculating a correlation value from the received spread spectrum signal and the reference spreading code
  • STEP 2 is a step of converting the correlation value calculated in Step 1 and subjected to voltage cyclic integration to power.
  • STEP 3 is a process of creating a delay profile from the correlation power value obtained by converting the correlation value into power.
  • STEP 4 detects the signal having the largest correlation power value among the delay profiles created in STEP 3, and outputs the delay time of the detected signal as a delay control signal to RAKE combining demodulator 9. This is a RAKE composite signal detection step.
  • STEP 5 is a step of judging whether or not detection of signals to be RAKE-combined in the steps up to STEP 4 has been completed.
  • the number of signals to be RAKE-combined depends on the RA provided in RAKE-combination demodulator 9. This is equal to the number of KE fingers 24, 25, and 26. In the case of the spread spectrum receiver described above, the number of signals that can be RAKE combined is three.
  • STEP 7 is a step of detecting a second RAKE composite signal from the delay profile corrected in STEP 6.
  • the second RAKE combined signal detection step in STEP 6 performs the same processing as the first RAKE combined signal detection step in STEP 4.
  • STEP 5 is executed again to determine whether the detection of the signal to be RAKE-combined has been completed. If RAKE combining is possible, in other words, if the number of signals corresponding to the number of RAKE fingers has not been detected, the delay profile is corrected in STEP 6, and in STEP 7, the RAKE combined signal is detected from the corrected delay profile.
  • FIG. 10 is a flowchart for explaining the contents of the delay profile correction step.
  • STEP 9 is a deviation measuring step for measuring the deviation between the delay time of the detection signal at which the correlation power value becomes maximum and the delay time of the signal of the delay profile before correction. STEP 9 is executed by the deviation measuring device 19 shown in FIG.
  • STEP 10 is a step of reading a correction coefficient corresponding to the deviation measured in the deviation measuring step of STEP 9. The correction coefficient is calculated in advance from the time correlation between the interference and the thermal noise and is stored in the correction coefficient ROM 20.
  • STEP 11 is a step of multiplying the correction coefficient read in STEP 10 by the correlation power value of the detection signal and sequentially outputting the multiplied value.
  • STEP 1 1 is executed by the multiplier 21.
  • STEP 12 is a step of adding the multiplication value calculated in STEP 11 and the correlation power value before correction to correct the correlation power value of the signal of the delay profile.
  • STEP 1 2 is what the adder 15 executes.
  • STEP 13 is a step of correcting the delay profile from the correlation power value output from STEP 12 and storing the corrected delay profile. The corrected delay profile is stored in the power cyclic integration memory 16.
  • the spread spectrum receiving apparatus converts the output of the voltage cyclic integrator 12 into electric power by the power converter 13, and outputs the electric power by the adder 15 and the power cyclic integral memory 16. Since the RAKE combining path timing detector 8 for performing a cyclic integration and creating a delay profile with a high signal power ratio is provided, a highly accurate delay profile can be created. Therefore, the probability of detecting a path suitable for RAKE combining is higher than in the conventional example, and the delay time of the detected path can be determined with high accuracy.
  • the spread spectrum receiving apparatus detects a path using the delay profile having a high signal power ratio described above, and uses a correction coefficient in consideration of interference and thermal noise every time a path is detected. Since it has a RAKE synthesis timing detector 8 that corrects the delay profile, it is necessary to select a signal that is suitable for RAKE synthesis, that is, that maximizes the signal power ratio after RAKE synthesis. Can be. In addition, since the process of correcting the delay profile using the correction coefficient can be performed by feedback in the same manner as the process of performing the cyclic integration, the power cyclic integration memory 16 and the adder 15 operate in the delay profile creation mode. However, since it can be shared in the RAKE combined path timing detection mode, the circuit scale can be reduced as compared with the case of using a separate circuit.
  • the correction coefficient is about 10 pieces, the size of the correction coefficient ROM 20 is as small as about 10 words, and the number of data to be corrected is 1 regardless of the observed delay profile length. Since the number of corrections is about 20 times, the calculation amount and power consumption are also small. Also, since the correction coefficient can be a fixed value irrespective of the spreading code or propagation environment, there is no need to recalculate even if the spreading code changes, and the circuit scale and power consumption are reduced compared to the conventional example. Also, the spread spectrum receiving apparatus according to the present invention is a RAKE combining path timing detector that performs power cyclic integration and sufficiently averages when a long-period code whose spreading code period is longer than one symbol period is used as a reference spreading code.
  • the pseudo-correlation due to the auto-correlation characteristic of the reference code is sufficiently averaged, and the effect of the auto-correlation can be eliminated. Therefore, path detection and delay profile correction can be performed accurately, and the signal power ratio after RAKE combining can be improved. In addition, since the correction of the delay profile need only be performed in the vicinity of the detection timing in consideration of the cross-correlation between interference and thermal noise, the processing amount and circuit scale can be significantly reduced.
  • the spread spectrum receiving apparatus includes the RAKE combining demodulator 9 for RAKE combining the signal of the path having the maximum signal power ratio after RAKE combining detected by the RAKE combining path timing detector 8.
  • RAKE combining the signal power against interference + thermal noise can be significantly improved, and a high-performance spread spectrum receiver can be obtained.
  • the spread spectrum receiving apparatus by using the spread spectrum receiving apparatus according to the above description as a mobile phone, sensitivity is improved, and there is an effect that communication becomes difficult to cut. Furthermore, in a communication system employing the CDMA method, by using the highly sensitive spectrum spread receiver described above as a terminal, the number of terminals that can be accommodated in one cell increases, so the cell radius increases. It is possible to do. Therefore, the number of base stations to be installed can be reduced and the cost for infrastructure can be reduced.
  • a highly accurate delay profile can be created.
  • a signal suitable for RAKE-combination can be detected with high accuracy.
  • the second and third RAKE combined signals after the first RAKE combined signal are detected while correcting the delay profile using the correction coefficient obtained from the time correlation of interference and thermal noise.
  • the third combined RAKE signal can be detected with high accuracy.
  • FIG. 12 is a block diagram showing a configuration of a RAKE combined path timing detector provided in the spread spectrum receiving apparatus according to the second embodiment of the present invention.
  • reference numeral 81 denotes a rake combined path timing detector
  • reference numeral 29 denotes an average calculator
  • reference numeral 30 denotes a second adder.
  • the same reference numerals as those shown in FIG. 2 denote the same or corresponding parts, and a description thereof will not be repeated.
  • the RAKE combining path timing detector 81 provided in the spread spectrum receiver according to the present invention converts the output of the voltage cyclic integrator 12 into electric power by the electric power converter 13, and further includes an adder 15,
  • the power cyclic integration is performed by the power cyclic integration memory 16 to improve the signal power ratio.
  • FIG. 13 is a diagram showing a delay profile to which interference and thermal noise power are added while repeating power cyclic integration.
  • interference power + noise power + signal power are observed.
  • an average calculator 29 calculates an average value from correlation power values at sample points of a delay profile. Then, the second adder 30 averages the detected correlation values detected by the maximum value detector 18. The average calculated by the value calculator 29 is subtracted, and the subtracted detected correlation value is output to the multiplier 21. As described above, by subtracting the average value from the detected correlation value, interference power + noise power is removed every time the delay profile is corrected. Therefore, a highly accurate delay profile can be created. Also, by using this delay profile, a path suitable for RAKE combining can be accurately selected. Furthermore, since the delay time of the selected path can be accurately obtained, the accuracy of RAKE combining is improved.
  • FIG. 14 is a flowchart illustrating a delay profile correction step.
  • the steps before STEP 10 and the steps after STEP 11 are the same as the steps shown in FIGS.
  • STEP 14 is a step of calculating the average value of the correlation power values of the signals of the delay profile before correction. This step is performed by the average calculator 29 shown in FIG.
  • STEP 15 is a step of correcting the detected correlation power value by subtracting the average value calculated in STEP 14 from the correlation power value detected in STEP 4. This step is performed by the second adder 30.
  • FIG. 15 is a block diagram showing a configuration of a RAKE combined path timing detector provided in the spread spectrum receiving apparatus according to the third embodiment of the present invention.
  • reference numeral 82 denotes a RAKE combined path timing detector
  • reference numeral 31 denotes a first adder
  • reference numeral 32 denotes a power cyclic integration memory
  • reference numeral 33 denotes a threshold value determiner
  • reference numeral 34 denotes a switching means
  • reference numeral 35 denotes a correlation value.
  • Memory 36 is address generation means 1, 37 is address generation means 2, 38 is timing memory, 39 is maximum value detector, 40 is second adder, 41 is average value calculator, 42 is a deviation measuring means, 43 is a correction coefficient scale 01 ⁇ , 44 is a multiplier, and 45 is a third adder.
  • Figure 16 shows the delay profile It is a figure which shows the example of continuous measurement of a filter.
  • the delay profile shown in FIG. 16 has a longer measurement time than the delay profile shown in FIG. 5, and the number of sample points included in the delay profile is many orders of magnitude.
  • the correlation power value is compared with a predetermined threshold value, and a sample point at which the correlation power value falls below the threshold value is determined. By exclusion, it is necessary to reduce the number of sample points for path detection.
  • the switching means 34 switches so as to form a signal path between the threshold value judgment unit 33 and the correlation value memory 35.
  • the RAKE synthesis path timing detector 82 converts the output of the voltage cyclic integrator 12 into power by the power converter 13, and further converts the output into a first adder 31 1,
  • the cyclic power integration is performed by the memory 32 to improve the signal power ratio.
  • the address generation means (1) 36 outputs the address number to the power cyclic integration memory 32.
  • the power cyclic integration memory 32 outputs the correlation power value to the average calculator 41.
  • the threshold value decision unit 33 compares the correlation power value input from the power cyclic integration memory 32 with a predetermined threshold value, and compares the correlation power value at a sample point where the correlation power value is larger than the threshold value with the correlation value memory. 3 Output to 4.
  • the correlation value memory 34 stores the correlation power value at a sample point larger than the threshold value.
  • the address generation means (1) 36 and the address generation means (2) 37 generate address numbers for identifying sample points.
  • the address generation means (2) 37 outputs the address number to the correlation value memory 35 and the timing memory 38 to the memory 38.
  • the timing memory 38 stores the delay time at a sample point where the correlation power value is larger than the threshold value.
  • the delay profile is created, and the correlation power value and the delay time at the sample point where the correlation power value is larger than the threshold value are specified.
  • the RAKE combining path timing detector 82 performs path timing detection for selecting a path suitable for RAKE combining.
  • the switching means 34 switches so as to form a signal path between the third adder 45 and the correlation value memory 35.
  • the maximum value detector 39 reads the delay profile from the correlation value memory 35, compares the correlation power values at each sample point, and detects the sample point having the maximum correlation power value and its correlation power value.
  • the delay time at the sample point at which the correlation power value becomes maximum is output to the delay circuit 22 of the RAKE combining / demodulating device 9 as a delay control signal.
  • the maximum value detector 39 outputs the correlation power value of the detected sample point to the second adder 40 as a detected correlation value.
  • the second adder 40 calculates the average value (interference power + noise) calculated from the detected correlation value output from the maximum value detector 39 and the correlation power value of the delay profile calculated by the average value calculator 41. ) And outputs the result to the multiplier 4 4.
  • the maximum value detector 39 outputs the address number y of the sample point having the maximum correlation power value among the address numbers corresponding to each sample point input from the timing memory 38 to the deviation measuring device 42. .
  • the address number X of each sample point is input to the deviation measuring device 42 from the timing memory 38.
  • the deviation measuring device 42 calculates the address number of the sample point at which the correlation power value is the maximum and the absolute value of the deviation between the address numbers of the other sample points, and outputs the deviation to the correction coefficient ROM 43.
  • the correction coefficient R ⁇ M 43 outputs a coefficient corresponding to the deviation output from the deviation measuring device 42 to the multiplier 44.
  • the multiplier 44 multiplies the correction coefficient output from the correction coefficient ROM 43 by the detected correlation value from which the average value has been subtracted in the second adder 40, and outputs the result to the third adder 45.
  • the third adder 45 adds the value input from the multiplier 44 to the correlation power value at the sample point of the delay profile output from the correlation value memory 35, and the deviation within 10 is obtained. Correct the correlation power value at the sample point.
  • the corrected correlation power value is written to the correlation value memory 35 via the switching means 34.
  • FIG. 17 is a flowchart for explaining the delay profile creation process.
  • the steps before STEP 2 and the steps after STEP 5 are the same as the steps shown in FIGS.
  • STEP 16 is a step of comparing the correlation power value of the signal converted into power with a threshold value.
  • STEP 17 is a step of detecting a signal having a correlation power value larger than a threshold value.
  • the steps of STEP 16 and STEP 17 are executed by the threshold value judgment unit 33 shown in FIG.
  • STEP 18 is a step of creating a delay profile from the correlation power value of the signal detected in STEP 17 and the delay time.
  • the delay profiles created through the steps from STEP 16 to STEP 18 are stored in the correlation value memory 35 and the timing memory 38.
  • the spread spectrum receiving apparatus described above has the same effects as the spread spectrum receiving apparatuses described in the first and second embodiments.
  • a RAKE combining path timing detector having a threshold value decision unit 33 for comparing the power cyclically integrated correlation power value with a predetermined threshold value is provided, it is possible to reduce the number of sample points to be subjected to path detection. This makes it possible to reduce the amount of processing required for the path detection processing.
  • a correlation value memory 35 for storing a correlation power value of a sample point having a correlation power value larger than a threshold value
  • a timing memory 38 for storing a delay time of a sample point having a correlation power value larger than the threshold value. Therefore, it is necessary to rewrite the contents of the power cyclic integration memory 32 that stores the delay profile every time the delay profile is corrected. Disappears. Therefore, it is possible to perform cyclic integration with a forgetting factor. In other words, the fact that cyclic integration with a forgetting factor becomes possible means that data can be output at arbitrary intervals regardless of the integration time. This has the effect of increasing the degree of freedom of operation as compared with the integral discharge method that prevents the above.
  • the correlation value memory 35 and the timing memory 38 need only have a memory capacity enough to store the data after the threshold determination, and can be realized with a memory capacity sufficiently smaller than the power cyclic integration memory 32.
  • the spread spectrum receiving apparatus provides a spread spectrum if signal, which has been spread and modulated, and is despread using a despread code delayed by a predetermined time, thereby providing a predetermined delay time.
  • RAKE combining means having delay means for delaying according to the delayed control signal,
  • Delay profile creation means for creating a delay profile from a correlation power value obtained by converting a correlation value between the spectrum spread signal and the reference spreading code into power and a delay time thereof; a delay profile creating means which is calculated in advance from a time correlation between interference and thermal noise.
  • Correction coefficient storage means for storing the corrected correction coefficient for each delay time deviation, measuring the deviation between the delay time of the signal having the maximum correlation power value and the delay time of the signal of the delay profile, and according to the measured deviation.
  • Delay profile correction means for correcting the correlation power value of the delay profile using a multiplication value obtained by multiplying the correction coefficient read from the correction coefficient storage means by the maximum correlation power value of the delay profile.
  • a signal having a maximum correlation power value is detected from among the delay profiles created by the delay profile creation means, and a delay time of the detected signal is set as a first delay.
  • RAKE having signal detection means for outputting, as a second delay control signal, a delay time of a signal having a maximum correlation power value in the delay profile file corrected by the delay profile correction means to the delay means as a control signal.
  • the spread spectrum receiving apparatus has an average value calculating means for calculating an average value of the correlation power values of the delay profiles, wherein the average value calculating means calculates the maximum correlation power value among the delay profiles. Since the delay profile correcting means for multiplying the value obtained by subtracting the average value and the correction coefficient is provided, interference power and noise power are removed each time the delay profile is corrected in consideration of the influence of power conversion.
  • the spread spectrum receiving apparatus further includes a threshold value determining unit that compares the correlation power value with a predetermined threshold value to determine whether the correlation power value is equal to or greater than a predetermined threshold value.
  • a delay profile creation unit that creates a delay profile based on a correlation power value larger than the value makes it possible to reduce the number of sample points to be subjected to path detection, thereby reducing the amount of processing required for path detection processing. It is a thing.
  • the spread spectrum receiving apparatus includes: a correlation power value storage means for storing a correlation power value of a signal having a correlation power value larger than the threshold value by the threshold value determination means; Since the delay profile creation means having the delay time storage means for storing the delay time of the signal having a large power value is provided, the memory can be realized with a sufficiently small memory capacity as compared with the power cyclic integration memory.
  • the spread spectrum receiving method detects a plurality of signals having a larger correlation value than a delay profile created from a correlation value between a received spread spectrum signal and a reference spreading code, and delays the detected signal.
  • a delay is provided from a correlation power value obtained by converting the correlation value into power.
  • a delay profile creation step of creating a profile a first RAKE combined signal detection step of detecting a delay time of a signal having a maximum correlation power value from the delay profile created in the delay profile creation step, First RAKE composite signal detection Measuring a difference between the delay time detected in the process and a delay time of another signal of the delay profile, and calculating a correction coefficient which is calculated in advance from a time correlation between interference and thermal noise and stored for each difference.
  • the second and third RAKE composite signals can be detected with high accuracy by detecting from the delay profile corrected by using the correction coefficient in consideration of noise.
  • the spread spectrum receiving method includes a delay profile correction step of calculating an average value of the correlation power values of the delay profile and correcting the correlation power value of the delay profile using the calculated average value. Therefore, the delay profile can be corrected so as not to include the component of interference power + noise power. Also, the spread spectrum receiving method according to the present invention compares the correlation power value with a predetermined threshold value, and furthermore, generates a delay profile from the signal when the correlation power value is greater than the threshold value. Since it includes an aisle creation process, it is possible to efficiently detect RAKE composite signals even for a delay profile that has been measured continuously for a long time. Industrial applicability
  • the spread spectrum receiving apparatus and the spread spectrum receiving method according to the present invention are useful for communication using the DS-CDMA method, and are particularly susceptible to reflection, diffraction, scattering, and the like. It is suitable for mobile communication terminals used in a mobile communication environment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

明 細 書 スぺクトル拡散受信装置およびスぺクトル拡散受信方法 技術分野
本発明は、 スペクトル拡散受信装置に関するものであって、 特に R A K E合成 に適した信号を検出する R A K E合成信号の検出に関するものである。 背景技術
D S - C DMA (直接拡散 C DMA) 方式を用いて通信するスぺクトル拡散受 信装置は、 情報信号を送信するとき、 情報信号に Q P S K等の一次変調を施した 後、 P N系列等の拡散符号を用いて拡散変調して送信する。 受信側のスペク トル 拡散受信装置は、 受信したスぺクトル拡散信号と所定の参照用拡散符号の相関値 を演算して拡散符号の同期位相を検出し、 検出した同期位相に基づいて生成した 逆拡散符号を用いて受信スぺクトル拡散信号を逆拡散する。 そして、 逆拡散した 信号を情報復調することにより情報信号を取り出す。
移動通信環境においては、 送信信号のうち一部は、 ビルなどの建造物や地形に より反射、 回折、 散乱され、 異なる経路を経由して異なる時間に受信側に到達す る。 たとえば、 建造物で反射して受信側に到達した反射波は、 送信側から受信側 に直接到達した直接波に比べて経路長が長いため時間的に遅れて到達する。 反射 波など時間的に遅れて到達した遅延波と直接波の到達時間差はおよそ数十マイク 口秒程度になる。 送信側から受信側に到達する信号の経路をパスといい、 送信信 号が複数のパスを経由して到来する通信環境のことをマルチパスという。 マルチ パス環境下では、 同じスペクトル拡散信号が異なる時間に複数到達するため、 受 信側は遅延時間の異なる複数のパスの信号が重畳された多重波を受信することに なる。 移動体通信では送信側または受信側が動くので、 位相の合成具合が常に変 化しており、 多重波の振幅が変わるフヱ一ジングが発生する。 RAKE受信器は、 受信した多重波を逆拡散して所定のノ、'ス 5信号を分離する 複数の RAKEフィンガから出力された信号をコンバイナで RAKE合成 （最大 比合成） して受信信号レベルに応じた重み付けを行う。 RAKE受信を行うこと により、 受信したマルチパス信号の熱雑音や干渉に対する信号電力比を向上させ ることができ、 ダイバ一シチ受信を実現できる。 しかしながら、 多重波から各パ スの信号を逆拡散して RAKE合成するためには、 RAKE合成に適したパスの 信号を複数個選択する必要がある。
RAKE合成に適したパスの信号の選択は、 受信スぺクトル拡散信号と所定の 参照用拡散符号より演算された相関値とその遅延時間をサンプル点ごとに示す遅 延プロファイルを用いて行われる。 遅延プロファイルのサンプル点のうち相関電 力値が大きい信号に情報信号が含まれていると考えられる。 したがって、 RAK E合成に適したパスの信号の選択は、 相関電力値が大きレ、サンプル点から選択す ることになる。 たとえば、 逆拡散する RAKEフィンガを 3組備えたスペクトル 拡散受信装置の場合、 RAKE合成できるパス数は 3パスであるため、 第 1 8図 に示すように相関値が大きし、順に三つサンプル点を検出することによりパスの信 号を選択する方法がある。
第 1 8図に示すサンプル点間の熱雑音や干渉に時間相関がなければ、 相関値が 大きし、順にサンプル点を検出し、 検出したサンプル点の遅延時間に応じてそれぞ れ逆拡散した信号を R A K E合成すると、 RAKE合成後の干渉 +熱雑音で規格 化した信号電力 Scは最大となり次式で表わすことができる。 Siは第 iの検出パス タイミングにおける相関電力値を示す。
3
Sc =∑Si
i=1 しかしながら、 実際のサンプル点間の熱雑音や干渉には時間相関があるため、 単純に相関値が大きし、順に検出したパスの信号を R A K E合成したのでは信号電 力 Scはより小さな値となる。 具体的には次式で表わされる。 ただし、 s=(sl、 s 2、 s 3)Tである。 また、 s iはタイミング iに対応する相関値を示す c s 1 s
Sc =
sTRs
1 .1 ρ λ .2 ρ Λ
p 2.1 P 2.2 P 2.3
p 3.1 p 3.2 3.3 iO i jはタイミング i、 ； i間のノイズや干渉の時間相関係数を表わす。 すなわち、 検出するサンプル点の間隔が狭いほど、 いいかえれば、 受信側に到達した時刻が 極めて近い場合 （遅延プロファイルにおいて遅延時間が近接している場合） 、 こ れらの信号間の熱雑音や干渉の時間相関は大きくなる。 サンプル点間の熱雑音や 干渉の時間相関による影響を排し、 干渉 +熱雑音で規格化した信号電力を大きく するため、 第 1 9図に示すように、 検出したサンプル点とは遅延時間が充分に離 れたサンプル点より相関値が大きいサンプル点を順に検出する方法がある。 また、 特開平 1 0— 3 3 6 0 7 2号公報に開示された従来発明は、 第 2 0図に 示す遅延プロファイルのうち、 相関値が最も大きし、サンプル点を選択して第 1の パスを検出する （第 2 0図 （a ) ) 。 そして、 既に検出したサンプル点に対して 土 k個 （kは自然数） の範囲内に位置するサンプル点を選択対象から除外し、 土 k個 （kは自然数） の範囲外のサンプル点から最も相関値が大きいサンプル点を 選択して第 2のパスを検出する （第 2 0図 （b ) ) 。 そして、 第 2のパスのサン プル点に対して土 k個の範囲外のサンプル点から最も相関値が大きし、サンプル点 を選択して第 3のパスを検出する （第 2 0図 （c ) ) 。 以上説明したように、 選 択するサンプル点の間隔を kサンプル以上にして、 R A K E合成に適したパスを 選択する方法もある。
また、 特開平 1 0— 3 0 8 6 8 8号公報に開示された従来発明は、 フヱージン グ変動や送受信のキヤリァ周波数偏差の影響を排除して平均化を行なうために電 力に変換して巡回積分を行い遅延プ αファイルを作成する。 そして、 理想的な受 信信号と参照符号の逆拡散結果の理論値を求め、 疑似相関除去部により相関値の 最大振幅部分を除いた部分を遅延プロファイルから差し引くことにより遅延プロ フアイルをィンパルス状にしてから、 R A K E合成するパスを検出する方法が示 されている。 また、 理想的な受信信号と参照符号の逆拡散結果の理論値と受信信 号の行列演算により RAKE合成するパスを検出する方法も示されている。 以上説明したように、 マルチパス環境下では送信されたスぺクトル拡散信号が 複数のパスを経由して異なる時間に到達するため、 受信側は遅延時間の異なる信 号が重畳された多重波を受信することになる。 したがって、 マルチパスフェージ ングの影響を除去するためには、 所定の参照用拡散符号と受信多重信号の相関値 を演算して作成した遅延プロファイルより、 RAKEフィンガの個数分パスの信 号を選択し、 選択されたパス信号の遅延時間に応じて多重波を逆拡散することに よりパスの信号を分離し、 分離されたパスの信号を RAKE合成することにより 、 干渉 +熱雑音に対する信号電力比を改善させる必要がある。 したがって、 RA KE合成による信号電力比の改善効果を最適にするためには、 RAKE合成に適 したパスの信号をレ、かに選択するかが重要となる。
たとえば、 選択されたパス間で熱雑音や干渉の時間相関が非常に大きい場合に は RAKE合成による信号電力比の改善効果は少ない。 また、 RAKE合成する ことにより却って信号電力の特性が劣化することもあり得る。 このように、 RA KE合成による信号電力比改善効果は、 各パス信号の熱雑音と干渉の時間相関に 大きく依存している。 また、 RAKE合成復調器を構成する RAKEフィ ンガ数 には限りがあるので、 熱雑音や干渉の時間相関が大きなパス信号は RAKE合成 せず、 熱雑音や干渉の時間相関が小さなパス信号を RAKE合成する方が、 単純 に相関値が大きレ、順に合成するよりも R A K E合成の効果は大きくなる。
特開平 1 0— 336072号公報に開示された従来発明によると、 第 1のパス として検出したサンプル点に対して土 k個の範囲内に位置するサンプル点を第 2 のノ、。スの選択対象から除外するので、 RAKE合成することにより特性が改善で きるサンプル点であつても第 2のパスとして検出できないという問題がある。 さ らに、 第 1のパスとして検出したサンプル点に対して土 k個の範囲外に位置する サンプル点を、 熱雑音や干渉の時間相関に関わらず相関値が大きければ第 2のパ スとして検出するので、 R A K E合成することにより特性が劣化する可能性もあ る。 すなわち、 従来発明は、 熱雑音や干渉の時間相関を考慮して各パスを検出し ていないため、 検出した各パスの信号の遅延時間に応じて逆拡散した信号を R A K E合成すると却つて信号特性が劣化する可能性がある。
また、 特開平 1 0— 3 0 8 6 8 8号公報に開示された従来発明によると、 電力 に変換して巡回積分を行って遅延プロファイルを作成する。 しかし、 この遅延プ 口ファイルは電力に変換した影響が考慮されていないため、 R A K E合成するの に最適なパスを検出することができない。 また、 特開平 1 0— 3 0 8 6 8 8号公 報に開示された従来発明によると、 遅延プロフアイルをィンパルス状にしてから R A K E合成するパスを検出する。 しかし、 R A K E合成して特性が改善できる パスであっても切り捨ててしまい、 また、 R A K E合成することにより特性が劣 化するパスであっても電力が大きければ検出してしまうという問題がある。 また 、 電圧レベルで巡回加算を行い、 電圧レベルで遅延プロファイルを補正している 力 \ 電圧レベルの遅延プロファイルの信号対干渉比は劣悪で補正を行なうことが 困難である。
拡散符号がシンボル周期より長レ、長周期拡散符号が用レ、られた場合や、 既知送 信シンボル列の長さが長い場合は、 受信信号と参照符号の逆拡散結果の理論値を 求める演算は膨大なものとなり装置の回路規模が大きくなつてしまう。 したがつ て、 R A K E合成パスタイミングの検出のたびに膨大な演算処理を行うことによ り消費電力が増大する。 たとえば、 都市部でセル半径 1 0 k m、 チップレート 4 MH z程度を考えると遅延の広がりは 2 5 6チップ程度考慮する必要があり、 4 倍のオーバサンプルで動作すると 1 0 2 4 X 1 0 2 4程度の行列を逆行列する必 要がある。 これは高速で移動する移動局の伝搬環境に追従して R A K E合成に適 したパスの信号を検出するにはあまりにも演算量が膨大で現実的ではない。 また 、 この逆行列は必ず存在する保証がなく、 逆行列が存在せず R A K E合成パス夕 ィミングが検出できない場合がある。
また、 特開平 1 0— 3 0 8 6 8 8に開示された従来発明によると、 遅延プロフ アイルを補正する疑似相関除去部と R A K E合成するパスを検出する同期検出部 が別構成となっているので、 ハードウェアの規模が大きくなり、 消費電力も増大 するという問題がある。
本発明は、 以上説明した問題点を解決するためになされたもので、 熱雑音や千 渉の時間相関を考慮して R A K E合成に適したパスの信号を選択するとともに、 選択したパス信号を R A K E合成することにより干渉、 熱雑音に対する信号電力 比を改善するスぺクトル拡散受信装置を提供することを目的としている。 発明の開示
この発明にかかるスぺクトル拡散受信装置は、 拡散変調して送信されたスぺク トル拡散信号を、 所定時間遅延させた逆拡散符号を用いて逆拡散することにより 、 所定の遅延時間の信号を前記スぺクトル拡散信号より分離する複数の逆拡散手 段、 これらの逆拡散手段が逆拡散した信号を R A K E合成する合成手段、 前記逆 拡散手段に供給される逆拡散符号を外部から入力された遅延制御信号に応じて遅 延させる遅延手段を有する R A K E合成手段と、
前記スぺクトル拡散信号と参照用拡散符号の相関値を電力に変換した相関電力 値とその遅延時間より遅延プロフアイルを作成する遅延プロフアイル作成手段、 干渉と熱雑音の時間相関より予め演算された補正係数を遅延時間の偏差ごとに記 憶する補正係数記憶手段、 相関電力値が最大となる信号の遅延時間と前記遅延プ ロフアイルの信号の遅延時間の偏差を測定し、 測定した偏差に応じて前記補正係 数記憶手段から読み出した補正係数と前記遅延プロファイルのうち最大の相関電 力値を乗算した乗算値を用いて前記遅延プロファイルの相関電力値を補正する遅 延プロフアイル補正手段、 前記遅延プロフアイル作成手段が作成した遅延プロフ アイルのうち相関電力値が最大になる信号を検出し、 検出された信号の遅延時間 を第一の遅延制御信号として、 前記遅延プロフアイル補正手段が補正した遅延プ ロフアイルのうち相関電力値が最大になる信号の遅延時間を第二の遅延制御信号 として前記遅延手段に出力する信号検出手段を有する R A K E合成信号検出手段 を備えたものである。
また、 この発明にかかるスペクトル拡散受信装置は、 遅延プロファイルの相関 電力値の平均値を演算する平均値演算手段を有し、 前記遅延プロファイルのうち 最大の相関電力値から前記平均値演算手段が演算した平均値を減算した値と補正 係数を乗算する遅延プロフアイル補正手段を備えたものである。
また、 この発明にかかるスペクトル拡散受信装置は、 相関電力値を所定のしき レ、値と比較して、 相関電力値が所定のしきい値以上か判定するしきい値判定手段 を備え、 前記しきい値よりも大きレ、相関電力値より遅延プロフアイルを作成する 遅延プロフアイル作成手段を備えたものである。
また、 この発明にかかるスペクトル拡散受信装置は、 しきい値判定手段により しきい値よりも相関電力値が大きい信号の相関電力値を記憶する相関電力値記憶 手段と、 前記しきい値よりも相関電力値が大きい信号の遅延時間を記憶する遅延 時間記憶手段を有する遅延プロフアイル作成手段を備えたものである。
この発明にかかるスぺクトル拡散受信方法は、 受信スぺクトル拡散信号と参照 用拡散符号の相関値より作成した遅延プロファイルより相関値が大きレ、信号を複 数個検出し、 検出した信号の遅延時間に応じて遅延させた逆拡散符号を用いて前 記受信スぺクトル拡散信号より分離した信号を R A K E合成するスぺク トル拡散 受信方法において、 前記相関値を電力に変換した相関電力値より遅延プロフアイ ルを作成する遅延プロフアイル作成工程と、 この遅延プロフアイル作成工程にお いて作成された遅延プロファイルより相関電力値が最大になる信号の遅延時間を 検出する第 1の R A K E合成信号検出工程と、 この第 1の R A K E合成信号検出 工程において検出された前記遅延時間と前記遅延プロファイルの他の信号の遅延 時間の偏差を測定し、 干渉と熱雑音の時間相関より予め演算されて偏差ごとに記 憶された補正係数のうち、 前記偏差に対応する補正係数と前記第 1の R A K E合 成信号検出工程が検出した信号の相関電力値を用いて前記遅延プロフアイルを補 正する遅延プロフアイル補正工程と、 この遅延プロフアイル補正工程におし、て補 正された遅延プロファイルより相関電力値が最大になる信号の遅延時間を検出す る第 2の R A K E合成信号検出工程を含むものである。
また、 この発明にかかるスペクトル拡散受信方法は、 遅延プロファイルの相関 電力値の平均値を演算するとともに、 演算された平均値を用いて前記遅延プロフ ァィルの相関電力値を補正する遅延プロフアイル補正工程を含むものである。 また、 この発明にかかるスペクトル拡散受信方法は、 相関電力値と所定のしき レ、値を比較するとともに、 相関電力値が前記しきい値よりも大きレ、信号より遅延 プロフアイルを作成する遅延プロフアイル作成工程を含むものである。 図面の簡単な説明
第 1図は、 本発明にかかるスぺクトル拡散受信装置の構成を示すプロック図で あり、 第 2図は、 本発明の実施の形態 1にかかるスペクトル拡散受信装置に備え られた R A K E合成パスタイミング検出器の構成を示すブロック図であり、 第 3 図は、 相関値演算結果を示す図であり、 第 4図は、 電圧巡回積分結果を示す図で あり、 第 5図は、 作成された遅延プロファイルを示す図であり、 第 6図は、 第 1 のパス検出に用いる遅延プロファイルと第 1のパス検出を説明する説明図であり 、 第 7図は、 第 2のパス検出に用いる遅延プロファイルと第 2のパス検出を説明 する説明図であり、 第 8図は、 第 3のパス検出に用いる遅延プロファイルと第 3 のパス検出を説明する説明図であり、 第 9図は、 R A K E合成復調器の構成を示 すブロック図であり、 第 1 0図は、 本発明にかかるスペクトル拡散受信方法にお ける R A K E合成信号検出方法を説明するフローチャートであり、 第 1 1図は、 遅延プロファイル補正工程の内容を説明するフローチャートであり、 第 1 2図は 、 本発明の実施の形態 2にかかるスぺクトル拡散受信装置に備えられた R A K E 合成パスタイミング検出器の構成を示すブロック図であり、 第 1 3図は、 雑音電 力および干渉電力が加算された遅延プロファイルを示す図であり、 第 1. 4図は、 遅延プロファイル補正工程の内容を説明するフローチャートであり、 第 1 5図は 、 本発明の実施の形態 3にかかるスぺクトル拡散受信装置に備えられた RAKE 合成パスタイミング検出器の構成を示すブロック図であり、 第 1 6図は、 遅延プ 口ファイルの連続測定例を示す図であり、 第 1 7図は、 遅延プロファイル作成ェ 程を説明するフローチャートであり、 第 1 8図は、 従来のパス検出の一例を示す 説明図であり、 第 1 9図は、 従来のパス検出の一例を示す説明図であり、 第 2 0 図は、 従来のパス検出の一例を示す説明図である。 発明を実施するための最良の形態
本発明をより詳細に説述するために、 添付の図面に従ってこれを説明する。 第 1図は本発明にかかるスぺクトル拡散受信装置の構成を示すプロック図であ る。 第 2図は RAKE合成パスタイミング検出器の構成を示すブロック図である 。 第 1図において、 1はアンテナ、 2は RF増幅器、 3A、 3 Bはミクサ、 4は 局部発振器、 5は 9 0° 移相器、 6A、 6 Bは低域通過フィルタ、 7A、 7 Bは A/D変換器、 8は RAKE合成パスタイミング検出器、 9は RAKE合成復調 器、 1 0はディジタル処理回路である。
つぎに、 構成および動作について説明する。 局部発振器 4は、 希望信号にほぼ 等しい周波数の局部発振信号をミクサ 3 A、 3 Bに供給する。 ミクサ 3 Bと局部 発振器 4の間には 9 0° 移相器 5が設けられている。 この 90° 移相器 5は局部 発振器 4から出力された局部発振信号を 9 0度移相してミクサ 3 Bに出力する。 また、 これらのミクサ 3 A、 3 Bには局部発振信号のほか、 アンテナ 1を介して 入力され、 R F増幅器 2におレ、て増幅されるとともに 2チャンネルに分配された 受信多重信号が入力される。 ミクサ 3A、 ミクサ 3 B、 局部発振器 4、 9 0° 移 相器 5は受信したスぺク トル拡散信号を直交検波して Iチャネルべ一スバンド信 号、 Qチャネルべ一スバンド信号を出力する。
低域通過フィルタ 6 Aは、 ミクサ 3 Aから Iチャネルベースバンド信号が入力 され、 低域通過フィルタ 6 Bは、 ミクサ 3 Bから Qチャネルベースバンド信号が 入力される。 低域通過フィル夕 6 Aおよび低域通過フィル夕 6 Bは Iチャネルべ ースバンド信号と Qチャネルベースバンド信号を濾波して希望信号を取り出すも のである。 濾波された Iチャネルベースバンド信号、 Qチャネルベースバンド信 号は A/D変換器 7A、 7 Bに出力されて、 アナログ信号からディジタル信号に 変換される。
AZD変換器 7 Aおよび AZD変換器 7 Bは、 アナログ信号である Iチャネル ベースバンド信号と Qチャネルベースバンド信号をサンプリング等の処理を行つ てディジタル信号に変換し、 Iチャネルディジタル信号、 Qチャネルディジタル 信号を R AKE合成パスタイミング検出器 8および R A K E合成復調器 9に出力 する。
つぎに、 RAKE合成パスタイミング検出器 8、 RAKE合成復調器 9につい て説明する。 マルチパス環境下では送信されたスぺクトル拡散信号が複数のパス を経由して異なる時間に到達するため、 受信側は遅延時間の異なる信号が重畳さ れた多重波を受信することは既に説明した。 したがって、 マルチパスフェージン グの影響を除去するためには、 所定の参照用拡散符号と Iチャネル、 Qチャネル ディジタル信号 （この時点では複数のパスの信号が含まれた多重信号である） の 相閱値を演算して作成した遅延プロファイルより、 RAKE合成に適したパスの 信号を RAKEフィンガの個数分選択し、 選択されたパス信号の遅延時間に応じ て多重波を逆拡散することによりパスの信号を分離し、 分離されたパスの信号を R A K E合成する必要がある。
遅延プロフアイルを作成して、 R AK E合成に適したパスの信号を選択すると ともに選択された信号の遅延時間を遅延制御信号として出力するのが R A K E合 成パスタイミング検出器 8であり、 RAKE合成パスタイミング検出器 8が検出 したパス信号の遅延時間に応じて遅延させた逆拡散コードを用いて多重波を逆拡 散して所定のパスの信号を分離し、 分離されたパスの信号を RAKE合成すると ともに、 情報復調するのが RAKE合成復調器 9である。 RAKE合成パスタイ ミング検出器 8は検出したパス信号の遅延時間を遅延制御信号として R AK E合 成復調器 9に出力し、 RAKE合成復調器 9は、 RAKE合成パスタイミング検 出器 8から出力された遅延制御信号に応じて遅延させた逆拡散符号を用いて多重 信号を逆拡散し、 逆拡散した各パスの信号を RAKE合成することにより干渉 + 熱雑音に対する信号電力比を最適に改善することが可能となる。 RAKE合成復 調器 9において逆拡散および RAKE合成され、 情報復調された復調信号はディ ジタル処理回路 1 0にて誤り訂正処理等がなされて情報信号が再現される。 第 2図は、 第 1図に示すスぺクトル拡散受信装置の備えられた RAKE合成夕 イミング検出器 8の構成を示すブロック図である。 第 2図において、 1 1はマツ チドフィルタ、 1 2は電圧巡回積分器、 1 3は電力変換器、 1 4は切り換え手段 、 1 5は加算器、 1 6は電力巡回積分メモリ、 1 7はアドレス生成手段、 1 8は 最大値検出器、 1 9は偏差測定器、 20は補正係数1¾〇1^、 2 1は乗算器である 。 第 2図に示す RAKE合成パスタイミング検出器 8は、 所定の參照用拡散符号 と Iチャネル、 Qチャネルディジタルデ一夕の相関値を演算して遅延プロフアイ ルを作成する遅延プロファイル作成モードと、 RAKE合成に適したパスの信号 を RAKEフィンガの個数分選択する RAKE合成パスタイミング検出モードの 二つの動作モードを切り換えながら動作する。
つぎに、 第 2図に示す RAKE合成パスタイミング検出器 8の構成と動作につ いて説明する。 遅延プロファイルを作成するときには、 切り換え手段 1 4は電力 変換器 1 3と加算器 1 5間で信号経路を形成するように切り換える。 遅延プロフ アイル作成モードにおいて、 A/D変換器 7 Aから出力された Iチャネルデイジ タルデータ、 および AZD変換器 7 Bから出力された Qチャネルディジタルデー 夕はマッチドフィルタ 1 1に入力される。 マッチドフィル夕 1 1は所定の参照用 拡散符号と Iチャネルディジタルデータおよび Qチャネルディジタルデータの相 関演算を行い 1サンプルごとに相関値を電圧巡回積分器 1 2に出力する。 マッチ ドフィルタ 1 1はトランスバーサルフィル夕であり、 データシフトレジスタを備 えトランスバーサルフィル夕の重み係数として参照用拡散符号を入力したもので ：'とに相関値を出力する。 第 3図はマッチドフィルタ 1 1の出力を示す図である。 第 3図において、 （a) 、 （b)、 （c)、 （d)はそれぞれ異なるタイミングのマッチドフィルタ 1 1出力であ る。 し力、し、 マッチドフィルタ 1 1の出力段では熱雑音や他チャンネル干渉が多 く、 殆ど信号成分を観測することはできない。 そこで、 電圧巡回積分器 1 2は、 マッチドフィル夕 1 1からサンプルごとに出力された第 3図 （a)〜( に示す相 関値を遅延時間ごとに対し合わせる巡回積分を行い、 干渉と熱雑音に対する信号 電力比を改善させる。 第 4図は電圧巡回積分器 1 2の出力を示す図である。 電圧 巡回積分器 1 2における巡回積分の結果、 第 4図では第 3図に比べて鋭いピーク が現れており、 信号らしきレベルを観測することができる。 すなわち、 電圧巡回 積分によって干渉と熱雑音に対する信号電力比が不十分ながら改善されているこ とがわかる。
電圧巡回積分器 1 2が出力した相関値の干渉 +熱雑音に対する信号電力比を改 善するにはさらに電圧巡回積分する必要がある。 しかし、 フヱージング変動や送 受信間の搬送波周波数偏差の影響でこれ以上電圧巡回積分しても同相で加算する ことができない。 そこで、 電力計算器 i 3は第 4図 （a ) 〜（d ) に示す相関値 を遅延時間ごとに電力に変換し、 切り換え手段 1 4を介して加算器 1 5、 電力巡 回積分メモリ 1 6に出力する。 そして、 加算器 1 5と電力巡回積分メモリ 1 6は 、 電力計算器 1 3から出力ざれた相関電力値を遅延時間ごとに対し合わせる電力 巡回積分を行うことにより干渉 +熱雑音に対する信号電力比をさらに改善させる 。 巡回積分することにより干渉 +熱雑音に対する信号電力比が改善された相関電 力値は電力巡回積分メモリ 1 6に書き込まれる。
また、 アドレス生成手段 1 7は、 それぞれ所定の相関電力値を有するサンプル 点を識別するためのアドレスとしてアドレス番号を電力巡回積分メモリ 1 6に出 力する。 以上の処理により、 それぞれ所定の相関電力値を有するサンプル点が遅 延時間ごとに配列されて、 それぞれァドレス番号を付されたサンプル点を記録し た遅延プロフアイルが作成される。 作成された遅延プロフアイルは電力巡回積分 メモリ 1 6に記憶される。 第 5図は遅延プロファイルを示す図である。 第 5図に 示す遅延プロファイルによると、 64個のサンプル点のうち、 アドレス番号が 2 0〜3 0のサンプル点の相関電力が大きいことが分かる。 第 2図に示す RAKE 合成パスタイミング検出器 8は、 以上の処理により作成された遅延プロファイル を用いて RAKE合成に適したパスの信号を選択する。
遅延プロファイルを用いて RAKE合成に適したパスの信号を選択し、 その遅 延時間を検出する RAKE合成パスタイミング検出を行うときには、 切り換え手 段 1 4は乗算器 2 1 と加算器 1 5間で信号経路を形成するように切り換える。 以 下、 RAKE合成パスタイミング検出について第 2図と第 6図〜第 8図を用いて 説明する。 第 6図は第 1のパス検出に用いる遅延プロファイルと第 1のパス検出 を説明する説明図である。 第 7図は第 2のパス検出に用いる遅延プロファイルと 第 2のパス検出を説明する説明図である。 第 8図は第 3のパス検出に用いる遅延 プロファイルと第 3のパス検出を説明する説明図である。 また、 RAKE合成パ ス夕ィミング検出を説明する数値を表 1に示す。
〔表 1〕
第 1 の Λ'ス検出時 相関最大値に補正 第 のハ 出^ f ί8関 Η5大値に桶正 第 3の Λ ス核出時 の相関電力値 係数を乗じた値 の相関 力値 f糸？ Xを atした 1B の相関 ¾力値
1 27.8 27.8 27.8
2 27.7 27.7 27.7
3 27.8 27.8 27.8
4 22.7 22.7 22.7
5 17.6 17.6 17.6
6 22.5 22.5 22.5
7 35.9 35.9 35.9
8 49.0 49.0 49.0
9 55.6 55.6 55.6
10 54.2 54.2 54.2
1 1 47.5 47.5 47.5
12 37.9 37.9 37.9
-] 3 28.9 28.9 28.9
14 26.8 2 22.6 22.6
15 28.0 25.9 25.9
16 27.7 25.6 25.6
17 30.9 .4 2 26.6 26.6
18 46.0 -14.8 31.2 31.2
19 67.2 -10.6 56.7 -2.4 54.3
20 85.6 2 81.4 -1.2 80.2
104.7 _31.7 73.1 -1.2 71.9
22 139.4 1 1 0 0.0 -2.4 0.0
23 184.8 n 0.0 -8.3 0.0
2 211.0 -011.0 0.0 -5.9 0.0
25 186.3 1 1 n 0.0 -2.4 0.0
26 124.5 1 1 0 0.0 -17.7 0.0
27 82.1 -31 t7 50.4 -118.0 0.0
28 92.0 -4 87.8 -118.0 0.0
29 128.3 .10.6 118.0 -118.0 0.0
30 130.0 -1 8 115.2 -118.0 0.0
31 98.2 -4.2 94.0 -118.0 0.0
32 48.9 .2.1 46.8 -17.7 29.1
33 21.3 1 19.2 -2.4 16.8
34 20.1 -4 2 15.9 -5.9 10.0
35 30.2 30.2 -8.3 21.9
36 36.5 36.5 -Z 34.1
37 40.2 40.2 -1.2 39.1
38 45.7 45.7 -1.2 44.5
39 47.9 47.9 -2.4 45.5
40 43.3 43.3 -2.4 40.9
41 33.5 33.5 0.0 33.5
42 29.7 29.7 29.7
43 32.8 32.8 32.8
44 37.2 37.2 37.2
45 36.5 36.5 36.5
46 37.3 37.3 37.3
47 46.1 46.1 46.1
48 60.1 60.1 60.1
49 65.9 65.9 65.9
56.4 56.4
51 40.1 40.1 40.1
52 30.3 30.3 30.3
53 29.0 29.0 29.0
54 28.2 28.2 28.2
55 27.4 27.4 27.4
56 32.4 32.4 32.4
57 41.1 41.1 41.1
58 41.9 41.9 41.9
59 35.0 35.0 35.0
60 31.1 31.1 31.1
61 35.2 35.2 35.2
62 42.6 42.6 42.6
63 44.9 44.9 44.9
64 41.6 41.6 41.6 表 1のうち、 「第 1のパス検出時の相関電力値」 の欄に示す数値は、 第 6図に 示す遅延プロファイルのサンプル点の相関電力値を示す。 また、 表 1の 「第 2の パス検出時の相関電力値」 および 「第 3のパス検出時の相関電力値」 は、 それぞ れ第 7図、 第 8図に示す遅延プロフアイルのサンプル点の相関電力値を示す。
RAKE合成パスタイミング検出モードにおいて、 最大値検出器 1 8は、 電力 巡回積分メモリ 1 6から遅延プロファイルを読み出し、 表 1に示す各サンプル点 の相関電力値を比較する。 そして、 表 1および第 6図に示すように、 相関電力値 が 2 1 1のサンプル点を第 1のパスとして選択して、 その相関電力値 （2 1 1 ) を検出相関値として乗算器 2 1に出力する。 また、 最大値検出器 1 8は、 第 1の パスとして選択したサンプル点の遅延時間を遅延制御信号として RAKE合成復 調器 9に出力し、 また、 アドレス番号 （24) を第 2図に示す yとして偏差測定 器 1 9に出力する。 偏差測定器 1 9には第 2図に示す Xとして、 アドレス生成手 段 1 7から遅延プロファイルの全てのァドレス番号 （ 1〜64) が順に入力され る。
偏差測定器 1 9は Xとして入力されたアドレス番号 （ 1〜6 4) と、 yとして 入力されたアドレス番号 (24) の偏差の絶対値 （ I X— y I ) を演算する。 た とえば、 アドレス番号 1 (x= 1 ) のサンプル点とアドレス番号 24 (y = 24 ) のサンプル点の偏差の絶対値は I 1一 24 1 = 23となる。 また、 ァドレス番 号が 23、 25 (x= 2 3、 x= 25) の信号は双方とも偏差が 1 となる。 受信 側への到達時間が極めて近い信号、 すなわち、 偏差が近い信号同士は互いに干渉 しゃすいので、 遅延時間が近接した信号を RAKE合成するパスとして選択する のは不適である。 すなわち、 偏差測定器 1 9が行う処理は、 第 1のパスとして選 択したァドレス番号 24のサンプル点の遅延時間に対する他のサンプル点の遅延 時間の偏差を測定して、 第 1のパスと RAKE合成するのに適したパスと不適な パスを区別するために行うものである。 偏差測定器 1 9は演算した偏差の絶対値 を補正係数 ROM 20に出力する。 補正係数 ROM 2 0には偏差 （0〜1 0) に 対応する補正係数が記憶される。 偏差に対応した補正係数の一例を表 2に示す。 〔表 2〕
Figure imgf000018_0001
補正係数 ROM2 0に記憶される補正係数は干渉や熱雑音の時間相関から求め られる。 まず、 理想的な時間相関は以下の式で表される。
67r4sin{ 7T(1 + τ )4-2(2(2 π τ ?}4-12(2 2 r ?)2+13 π· 4}sin{ ττ (1 - 5)
Mて ,
7Γ τ{π2-{2.π τ βγ\ \4π2-12π て βψ] (8-5 ;5)
β ：送受信フィルタのロールオフ率
r ： chip また、 熱雑音の時間相関は以下の式で表される < cos( π βΧ) sin( 7rt)
そして、 受信信号に想定される干渉電力と熱雑音の比率を a ： a- 1 (a = 0 8) として補正係数を以下の式で演算する。
a{ i(r)(2+(a-1){ n(r)|2 さらにディジ夕ルで時間が離散系となっているためのタイミングジッ夕を考慮 して、 a{ i(r+1/16)2+ i(r-1/16)2(+(a-1)| n(r +1/16)2+ n(r-1/16)2(
2 さらに、 ノイズにより遅延プロファイルにばらつきがあることを考慮して、 係 数 k (k= 1. 1 ) を乗じる。 また、 必要に応じて、 検出した信号の ± 1 Z2ch ip以内に割り当てを行わないなど条件を付けて以下の式で補正係数を演算する。 a| i(r+1/16)2+ P i (て一 1 /16)2l+(a-1 )) n(r+1/16)2+ n(r-1/16)2| k
2 以上説明したように補正係数は干渉や熱雑音の時間相関より求められる。 また タイミング差が 2/4chip程度では、 割り当ては行われないのでタイミング差が 0 から 2では係数は— 1以下の値ならどのような値でも用いることができる。 補正 係数 ROM 20は、 偏差測定器 1 9が出力した偏差の絶対値に応じて補正係数を 読み出して乗算器 2 1に順に出力する。 たとえば、 表 2に示すように、 偏差測定 器 1 9から入力された偏差が 0〜2であれば— 1を、 偏差が 3であれば— 0. 1 5を、 偏差が 1 0であれば一 0. 0 2を乗算器 2 1に出力する。 また、 偏差が 1 1以上の場合には 0を出力する。 相関電力値が最も大きいサンプル点のァドレス 番号は 24であるため、 偏差が 1 0以内のサンプル点はアドレス番号が 1 4から 34のサンプル点である。 補正係数 ROM 20はァドレス番号が 1 4〜3 4のサ ンプル点の相関電力値を補正するための係数をァドレス番号順に出力する。
乗算器 2 1は最大値検出器 1 8が出力した検出相関値 （2 1 1 ) と補正係数 R OM20が出力したアドレス番号が 1 4〜34に対応する補正係数を乗算して、 乗算結果を切り換え手段 1 4を介して加算器 1 5に出力する。 乗算結果は表 1の 「検出相関値に補正係数を乗じた値」 の欄に示すとおりである。 たとえば、 偏差 が 1 0であるアドレス番号 1 4の場合、 補正係数一 0. 0 2を検出相関値 2 1 1 に乗算して、 乗算結果— 4. 2を加算器 1 5に出力する。 アドレス番号 1 5〜3 4についても同様に補 Ιξ係数と検出相関値を乗算し加算器 1 5に出力する。 加算 器 1 5は、 乗算器 2 1から出力された乗算結果と、 対応するアドレス番号の相関 電力値を加算して遅延プロファイルの相関電力値を補正する。 補正結果は表 1の 「第 2のパス検出時の相関電力値」 の欄に示すとおりである。
たとえば、 アドレス番号が 1 4の相関電力値は、 もとの相関電力値 2 6. 8と 乗算結果一 4 . 2が加算された結果 2 2 . 6に補正される。 同様にアドレス番号 1 5〜3 4の相関電力値も補正される。 なお、 検出相関値のアドレス番号 2 4に 対する偏差が 2以内のァドレス番号 2 2〜2 6のサンプル点の相関電力値はいず れも 0に補正される。 以上説明した処理により補正された、 表 1の 「第 2のパス 検出時の相関電力値」 に示す相関電力値は電力巡回積分メモリ 1 6に出力されて 、 第 7図に示す第 2のパス検出用の遅延プロフアイルが作成される。
第 2のパス検出も第 1のパス検出と同様の処理で行われる。 すなわち、 最大値 検出器 1 8は、 電力巡回積分メモリ 1 6から第 2のパス検出時の遅延プロフアイ ルを読み出し、 表 1の 「第 2のパス検出時の相関電力値」 に示す各サンプル点の 相関電力値を比較する。 そして、 第 7図に示すように、 相関電力値が 1 1 8のサ ンプル点を第 2のパスとして選択して、 その相関電力値 （ 1 1 8 ) を検出相関値 として乗算器 2 1に、 そのサンプル点の遅延時間を遅延制御信号として R A K E 合成復調器 9に出力する。 また、 最大値検出器 1 8はアドレス番号 （2 9 ) を第 2図に示す yとして偏差測定器 1 9に出力する。 偏差測定器 1 9は Xとして入力 されたアドレス番号 （ 1〜6 4 ) と、 yとして入力されたアドレス番号 （2 9 ) の偏差の絶対値 （ I X— y I ) を演算し、 偏差の絶対値を補正係数 R O M 2 0に 出力する。 補正係数 R O M 2 0は、 偏差測定器 1 9が出力した偏差の絶対値に応 じて補正係数を読み出して乗算器 2 1に出力する。
乗算器 2 1は最大値検出器 1 8が出力した検出相関値 （ 1 1 8 ) と補正係数 R OM 2 0が出力した補正係数を乗算して、 乗算結果を切り換え手段 1 4を介して 加算器 1 5に出力する。 加算器 1 5は、 乗算器 2 1から出力された乗算結果と、 表 1に示す対応するァドレス番号の相関電力値を加算して遅延プ αファイルの相 関電力値を補正し、 電力巡回積分メモリ 1 6に出力する。 以上説明した処理によ つて、 第 7図に示す第 2のパス検出に用いられた遅延プロフアイルは補正され、 第 8図に示す第 3のパス検出に用いる遅延プロフアイルが作成される。
第 3のパス検出は第 8図に示す遅延プロフアイルを用いて行われる。 すなわち 、 最大値検出器 1 8は、 電力巡回積分メモリ 1 6から第 3のパス検出時の遅延プ 口ファイルを読み出し、 相関電力値が最も大きい （80. 2 アドレス番号 20 ) サンプル点を第 3のパスとして選択して、 そのサンプル点の遅延時間を遅延制 御信号として RAKE合成復調器 9に出力する。 検出するべきパス数は三つなの で、 遅延プロファイルの補正を行う必要はなく、 偏差測定器 1 9、 乗算器 2 1へ の信号出力は行わない。 以上説明したように、 RAKE合成パスタイミング検出 器 8は、 第 1のパスとして選択したアドレス番号 24のサンプル点の遅延時間、 第 2のパスとして選択したアドレス番号 29のサンプル点の遅延時間、 第 3のパ スとして選択したァドレス番号 20のサンプル点の遅延時間を遅延制御信号とし て R A K E合成復調器 9に出力することにより、 RAKE合成復調器が逆拡散す るパス信号が特定される。
つぎに、 RAKE合成復調器 9について説明する。 第 9図は RAKE合成復調 器 9の構成を示すブロック図である。 第 9図において、 22は PN発生器、 23 は遅延回路、 24、 25、 26は RAKEフィ ンガ、 27はコンパイナ、 28は 復調部である。 第 2図に示す RAKE合成復調器 9は、 AZD変換器 7八、 7 B から入力された Iチャネル、 Qチャネルディジタルデータを、 RAKE合成パス タイミング検出器 8から出力された各パスの遅延時間に応じて逆拡散し、 逆拡散 した各パスの信号を RAK E合成するとともに情報復調するものである。
つぎに、 第 9図に示す RAKE合成復調器 9の構成と動作について説明する。 PN発生器 22は逆拡散符号である PN系列を生成して遅延回路 23に出力する 。 RAKE合成パスタイミング検出器 8は遅延制御信号を遅延回路 23に出力す る。 遅延回路 23は、 RAKE合成パスタイミング検出器 8から入力された遅延 制御信号より、 PN発生器 22から入力された PN系列を各パスの遅延時間に応 じて遅延させ、 第 1のパス信号の遅延時間に応じて遅延させた PN系列を RAK Eフィ ンガ 24に、 第 2のパス信号の遅延時間に応じて遅延させた PN系列を R AKEフィンガ 25に、 第 3のパス信号の遅延時間に応じて遅延させた PN系列 を RAKEフィンガ 26にそれぞれ出力する。
RAKEフィ ンガ 24、 25、 26には A/D変換器 7 A、 7 Bから Iチヤネ ノレ、 Qチャネルディジタル信号が入力される。 RAKEフィンガ 24は第 1のパ ス信号の遅延時間に応じて遅延させた PN系列を用いて、 Iチャネル、 Qチヤネ ルディジタル信号を逆拡散することにより、 Iチャネル、 Qチャネルディジタル 信号に含まれる複数のパスの信号より第 1のパスの信号だけを分離することがで きる。 同様に、 RAKEフィンガ 25、 26は第 2、 第 3のパス信号の遅延時間 に応じて遅延させた PN系列を用いて、 Iチャネル、 Qチャネルディジタル信号 を逆拡散することにより、 それぞれ Iチャネル、 Qチャネルディジタル信号に含 まれる複数のパスの信号より第 2、 第 3のパスの信号を分離する。
RAKEフィンガ 24、 25、 26は、 逆拡散して得た第し 第 2、 第 3のパ ス信号をコンパイナ 27にそれぞれ出力する。 コンバイナ 27は、 RAKEフィ ンガ 24、 25、 26から出力された第 1、 第 2、 第 3のパス信号に重み付けを して合成する RAKE合成を行うものである。 重み付けの重みとしては信号の振 幅レベルが用いられる。 コンパイナ 27は RAKE合成した合成信号を復調部 2 8に出力する。 復調部 28.は RAKE合成されて干渉 +熱雑音に対する信号電力 比が改善された合成信号を情報復調し、 復調信号を第 1図に示すディジタル処理 回路 1 0に出力する。
以上説明したスぺクトル拡散受信装置が採用するスぺクトル拡散受信方法につ いて説明する。 第 1 0図は本発明にかかるスぺクトル拡散受信方法を説明するフ ローチャートである。 第 1 0図において、 STEP 1は受信スペクトル拡散信号 と参照用拡散符号より相関値を演算する工程で、 STEP 2は STEP 1で演算 されて、 電圧巡回積分された相関値を電力に変換する工程である。 STEP 3は 相関値が電力に変換された相関電力値より遅延プロファイルを作成する工程であ る。 STEP 4は STEP 3で作成された遅延プロファイルのうち、 相関電力値 が最大の信号を検出して、 検出された信号の遅延時間を遅延制御信号として R A KE合成復調器 9に出力する第 1の RAKE合成信号検出工程である。 STEP 5は STEP 4までの工程で RAKE合成する信号の検出を終えたか判定するェ 程である。 RAKE合成する信号の数は RAKE合成復調器 9に設けられた RA KEフィンガ 24、 25、 26の個数と等しく、 上記説明によるスペク トル拡散 受信装置の場合、 RAKE合成可能な信号の数は三つである。
STEP 5において、 RAKE合成信号検出が終了していない場合、 STEP 6において遅延プロファイルが補正される。 STEP 7は、 STEP 6において 補正された遅延プロファイルから第 2の RAKE合成信号を検出する工程である 。 STEP 6における第 2の RAKE合成信号検出工程は STEP 4における第 1の RAKE合成信号検出工程と同様の処理を行うものである。 STEP 7を終 えると再度 STEP 5が実行されて RAKE合成する信号の検出を終えたか判定 される。 RAKE合成可能な、 言い換えれば RAKEフィンガの個数分の信号を 検出していない場合には STEP 6において遅延プロファイルが補正され、 ST EP 7において、 補正された遅延プロファイルより RAKE合成信号が検出され る。 以上の工程で、 RAKE合成可能な三つの信号の検出を終えたので STEP 5は処理を STEP 8に引き渡して RAKE合成信号検出工程を終了させる。 以上説明したように本発明にかかるスぺクトル拡散受信方法は、 RAKE合成 信号を検出すると遅延プロファイルを補正するものである。 つぎに、 遅延プロフ アイルを補正する工程である第 1 0図、 STEP 6の内容について説明する。 第 1 1図は遅延プロファイル補正工程の内容を説明するフローチャートである。 第 1 1図において、 STEP 9は相関電力値が最大となる検出信号の遅延時間と補 正前の遅延プロフアイルの信号の遅延時間の偏差を測定する偏差測定工程である 。 STEP 9は第 2図に示す偏差測定器 1 9が実行するものである。 STEP 1 0は STE P 9の偏差測定工程で測定された偏差に対応する補正係数を読み出す 工程である。 補正係数は干渉と熱雑音の時間相関よりあらかじめ演算されて補正 係数 ROM20に記憶されているものである。 STEP 1 1は、 STEP 1 0に おいて読み出された補正係数と検出信号の相関電力値を乗算し、 乗算値を順次出 力する工程である。 STEP 1 1は乗算器 2 1が実行するものである。
STEP 1 2は、 STEP 1 1で演算された乗算値と補正前の相関電力値を加 算し、 遅延プロファイルの信号の相関電力値を補正する工程である。 STEP 1 2は加算器 1 5が実行するものである。 STEP 1 3は、 STEP 1 2から出力 された相関電力値より遅延プロフアイルを補正するとともに、 補正した遅延プロ ファイルを記憶する工程である。 補正された遅延プロファイルは電力巡回積分メ モリ 1 6に記憶される。
以上説明したように、 本発明にかかるスペクトル拡散受信装置は、 電圧巡回積 分器 1 2出力を電力変換器 1 3によって電力に変換し、 加算器 1 5、 電力巡回積 分メモリ 1 6によって電力巡回積分を行い、 信号電力比の高い遅延プロファイル を作成する RAKE合成パスタイミング検出器 8を備えたので、 精度の高い遅延 プロファイルを作成することができる。 したがって、 従来例と比較して RAKE 合成に適したパスの検出確率が高くなり、 検出したパスの遅延時間も高精度に求 めることができる。
また、 本発明にかかるスぺクトル拡散受信装置は、 上記説明による信号電力比 の高い遅延プロファイルを用いてパスの検出を行い、 パスを検出する度に干渉や 熱雑音を考慮した補正係数を用レ、て遅延プロフ ルを補正する R A K E合成 スタイミング検出器 8を備えたので、 RAKE合成に適した、 すなわち、 RAK E合成後の信号電力比が最大となる 、'スの信号を選択することができる。 また、 補正係数を用いて遅延プロフアイルを補正する処理は巡回積分を行なう処理と同 様にフィードバックで行なうことが可能であるので、 電力巡回積分メモリ 1 6や 加算器 1 5は遅延プロファイル作成モードでも RAKE合成パスタイミング検出 モードでも共用可能であるため、 別回路にする場合と比べ回路規模を削減するこ とができる。
また、 上記説明によると、 補正係数は 1 0個程度であるため補正係数 ROM 2 0のサイズは 1 0 word程度と小さく、 補正するデ一夕の数は観測する遅延プロフ アイル長によらず 1回の補正につき 20程度であるため、 演算量及び消費電力も 小さい。 また、 補正係数は拡散符号や伝搬環境によらず固定値で良いので、 拡散 符号が変わっても再計算の必要がなく従来例と比べ回路規模や消費電力を削減し ている。 また、 本発明にかかるスペクトル拡散受信装置は、 参照用拡散符号として拡散 符号周期が 1シンボル周期より長い長周期符号を用いた場合は、 電力巡回積分を 行い十分平均化する RAKE合成パスタイミング検出器 8を備えたので、 参照符 号の自己相関特性による疑似相関は十分に平均化され、 自己相関の影響を排除す ることができる。 したがって、 パスの検出や遅延プロファイルの補正を精度良く 行うことができ、 RAKE合成後の信号電力比を改善できる。 また、 遅延プロフ アイルの補正は干渉と熱雑音の相互相関を考慮して検出タイミングの近傍だけ行 なえば良いので、 大幅に処理量と回路規模を削減することができる。
また、 本発明にかかるスペクトル拡散受信装置は、 RAKE合成パスタイミン グ検出器 8が検出した、 RAKE合成後の信号電力比が最大となるパスの信号を RAKE合成する RAKE合成復調器 9を備えたので、 RAKE合成により干渉 +熱雑音に対する信号電力を大幅に改善することができ、 高性能なスぺクトル拡 散受信装置を得ることができる。
すなわち、 上記説明によるスぺクトル拡散受信装置を携帯電話として用いるこ とにより感度が良くなり、 通信が切れにく くなるという効果がある。 さらに、 C DMA方式を採用した通信システムにおいて、 上記説明による感度の良いスぺク トル拡散受信装置を端末として用いることにより、 1セルに収容できる端末の数 が増加するので、 セルの半径を大きくすることが可能となる。 したがって、 基地 局の設置数を減らしてインフラにかかるコストを削減することができる。
また、 本発明にかかるスぺクトル拡散受信方法は、 相関値を電力に変換した相 関電力値より遅延プロフアイルを作成するので、 精度の高レ、遅延プロファイルを 作成することができる。 この遅延プロファイルを用いて RAKE合成する信号を 検出することにより R AK E合成に適した信号を高精度に検出することができる 。 また、 第 1の RAKE合成信号以降の第 2、 第 3の RAKE合成信号は、 干渉 や熱雑音の時間相関から求められた補正係数を用いて遅延プロファイルを補正し ながら検出するので、 第 2、 第 3の RAKE合成信号を高精度に検出することが でき、 これらの RAKE合成信号を RAKE合成することにより、 干渉および熱 雑音に対する信号電力比の改善効果を大きくすることができる。
第 1 2図は本発明の実施の形態 2にかかるスぺクトル拡散受信装置に備えられ た R A K E合成パスタイミング検出器の構成を示すブロック図である。 第 1 2図 において、 8 1は R A K E合成パスタイミング検出器、 2 9は平均値計算器、 3 0は第二の加算器である。 なお、 第 1 2図において第 2図に示す符号と同一の符 号は同一または相当部分を示すので説明は省略する。 本発明にかかるスぺクトル 拡散受信装置に備えられた R A K E合成パスタイミング検出器 8 1は、 電圧巡回 積分器 1 2出力を電力変換器 1 3によって電力に変換し、 さらに、 加算器 1 5、 電力巡回積分メモリ 1 6によって電力巡回積分を行って信号電力比を改善する。 しかしながら、 R A K E合成に適したパスをより高精度に検出するためには、 電 圧巡回積分器 1 2出力を電力変換器 1 3によって電力に変換した影響を考慮する 必要がある。
すなわち、 電力に変換すると 0以下がなくなるなど波形が変形する。 また、 帯 域幅が 2倍になりピークが鋭くなる。 さらに、 干渉や熱雑音が直流成分として現 れ、 信号レベルを評価する場合は干渉や熱雑音レベルを差し引く必要がある。 第 1 3図は電力巡回積分を繰り返すうちに干渉、 熱雑音電力が加算された遅延プロ フアイルを示す図である。 第 5図に示す遅延プロフアイルは干渉電力 +雑音電力 +信号電力が観測されている。 この状態から電力巡回積分を繰り返すと信号電力 のみならず干渉電力と雑音電力も加算され、 第 1 3図に示すように遅延プロファ ィルのサンプル点全体が上方に移動する。 したがって、 より正確に遅延プロファ ィルを補正するには電力巡回積分結果から干渉電力 +雑音電力を減算する必要が ある。
信号電力が存在するタイミングは、 遅延プロファイル全体のわずかな部分、 す なわち相関電力が大きい部分であるため遅延プロファイルの平均値を計算すれば およそ干渉電力 +雑音電力と見なすことができる。 第 1 2図において、 平均値計 算器 2 9は、 遅延プロファイルのサンプル点の相関電力値から平均値を演算する 。 そして、 第二の加算器 3 0は最大値検出器 1 8が検出した検出相関値から平均 値計算器 29が演算した平均値を減算し、 減算した検出相関値を乗算器 2 1に出 力する。 以上説明したように、 検出相関値から平均値を減算することにより、 遅 延プロファイルを補正する度に干渉電力 +雑音電力が除去される。 したがって、 精度の高い遅延プロファイルを作成することができる。 また、 この遅延プロファ ィルを用いることにより RAKE合成に適したパスを正確に選択することができ る。 さらに選択されたパスの遅延時間も正確に求めることができるので RAKE 合成の精度が改善される。
第 1 4図は、 遅延プロファイル補正工程を説明するフローチャートである。 第 1 4図において、 STEP 1 0以前の工程と STEP 1 1以後の工程は第 1 0図 、 第 1 1図に示した工程と同一であるので説明は省略する。 STEP 1 4は、 補 正前の遅延プロフアイルの信号の相関電力値の平均値を演算する工程である。 こ の工程は第 1 2図に示す平均値計算器 2 9により実行される。 STEP 1 5は、 STEP 4において検出された相関電力値から STEP 1 4において演算された 平均値を減算することにより、 検出相関電力値を補正する工程である。 この工程 は第二の加算器 30により実行される。 以上説明した STEP 1 4、 STEP 1 5の工程を経て STEP 1 1〜STEP 1 3の工程を実行することにより、 干渉 電力 +雑音電力の成分を含まないように遅延プロファイルを補正することができ 。
第 1 5図は本発明の実施の形態 3にかかるスぺクトル拡散受信装置に備えられ た RAKE合成パスタイミング検出器の構成を示すブロック図である。 第 1 5図 において、 8 2は RAKE合成パスタイミング検出器、 3 1は第一の加算器、 3 2は電力巡回積分メモリ、 3 3は閾値判定器、 34は切り換え手段、 3 5は相関 値メモリ、 3 6はアドレス生成手段 1、 3 7はアドレス生成手段 2、 3 8はタイ ミングメモリ、 3 9は最大値検出器、 4 0は第二の加算器、 4 1は平均値計算器 、 4 2は偏差測定手段、 4 3は補正係数尺01^、 4 4は乗算器、 4 5は第三の加 算器である。 なお、 第 1 5図において第 2図および第 1 2図に示す符号と同一の 符号は同一または相当部分を示すので説明は省略する。 第 1 6図は遅延プロファ ィルの連続測定例を示す図である。
第 1 6図に示す遅延プロファイルは、 第 5図に示した遅延プロファイルに比べ て測定時間が長し、ものであり、 遅延プロファイルに含まれるサンプル点の数も桁 違いに多い。 このような測定時間の長 、遅延プロフアイルから R A K E合成に適 したパスを検出するには、 相関電力値を所定のしきい値と比較して、 相関電力値 がしきい値を下回るサンプル点を除外することにより、 パス検出対象となるサン プル点の個数を減少させることが必要となる。
以下、 実施の形態 3にかかるスぺクトル拡散受信装置に備えられた R A K E合 成パスタイミング検出器 8 2の構成と動作について説明する。 遅延プロファイル を作成するときには、 切り換え手段 3 4は閾値判定器 3 3と相関値メモリ 3 5間 で信号経路を形成するように切り換える。 遅延プロフアイル作成モードにおいて 、 R A K E合成パスタイミング検出器 8 2は、 電圧巡回積分器 1 2出力を電力変 換器 1 3によって電力に変換し、 さらに、 第一の加算器 3 1、 電力巡回積分メモ リ 3 2によって電力巡回積分を行って信号電力比を改善する。 アドレス生成手段 ( 1 ) 3 6はアドレス番号を電力巡回積分メモリ 3 2に出力する。 電力巡回積分 メモリ 3 2は相関電力値を平均値計算器 4 1に出力する。
閾値判定器 3 3は、 電力巡回積分メモリ 3 2から入力された相関電力値を所定 のしきい値と比較し、 相関電力値がしきい値よりも大きいサンプル点の相関電力 値を相関値メモリ 3 4に出力する。 相関値メモリ 3 4はしきい値よりも大きいサ ンプル点の相関電力値を記憶するものである。 アドレス生成手段 （ 1 ) 3 6、 ァ ドレス生成手段 （2 ) 3 7はサンプル点を識別するアドレス番号を生成するもの であり、 ァドレス生成手段 （ 1 ) 3 6は電力巡回積分メモリ 3 2とタイミングメ モリ 3 8に、 ァドレス生成手段 （2 ) 3 7は相関値メモリ 3 5とタイミ ングメモ リ 3 8にアドレス番号を出力する。 タイミングメモリ 3 8は、 相関電力値がしき い値よりも大きいサンプル点の遅延時間を記憶するものである。 以上の処理によ り、 遅延プロファイルが作成され、 相関電力値がしきい値よりも大きいサンプル 点の相関電力値、 遅延時間が特定される。 以上の処理を経て、 R A K E合成パスタイミング検出器 8 2は、 R A K E合成 に適したパスを選択するパスタイミング検出を行う。 パスタイミング検出モード において、 切り換え手段 3 4は、 第三の加算器 4 5と相関値メモリ 3 5間で信号 経路を形成するように切り換える。 最大値検出器 3 9は、 相関値メモリ 3 5から 遅延プ^ファイルを読み出し、 各サンプル点の相関電力値を比較して相関電力値 が最大のサンプル点とその相関電力値を検出する。 そして、 相関電力値が最大と なるサンプル点の遅延時間を遅延制御信号として R A K E合成復調器 9の遅延回 路 2 2に出力する。 以上の処理によって R A K E合成する第 iのパスの信号が特 定される。 また、 最大値検出器 3 9は検出したサンプル点の相関電力値を検出相 関値として第二の加算器 4 0に出力する。 第二の加算器 4 0は、 最大値検出器 3 9から出力された検出相関値から、 平均値計算器 4 1が計算した遅延プロフアイ ルの相関電力値から演算した平均値 （干渉電力 +雑音電力） を減算して乗算器 4 4に出力する。
また、 最大値検出器 3 9はタイミングメモリ 3 8から入力された各サンプル点 に対応するァドレス番号のうち、 相関電力値が最大となるサンプル点のァドレス 番号 yを偏差測定器 4 2に出力する。 偏差測定器 4 2には、 タイミングメモリ 3 8から各サンプル点のアドレス番号 Xが入力される。 偏差測定器 4 2は相関電力 値が最大となるサンプル点のァドレス番号と、 他のサンプル点のァドレス番号の 偏差の絶対値を演算して、 偏差を補正係数 R O M 4 3に出力する。 補正係数 R〇 M 4 3は偏差測定器 4 2から出力された偏差に応じた係数を乗算器 4 4に出力す る。 乗算器 4 4は、 補正係数 R O M 4 3から出力された補正係数に第二の加算器 4 0において平均値が減算された検出相関値を乗算して第三の加算器 4 5に出力 する。
第三の加算器 4 5は、 相関値メモリ 3 5から出力された遅延プロファイルのサ ンプル点の相関電力値を乗算器 4 4から入力された値を加算して、 偏差が 1 0以 内のサンプル点の相関電力値を補正する。 補正された相関電力値は切り換え手段 3 4を介して相関値メモリ 3 5に書き込まれる。 以上の処理によって、 第 1のパ ス検出に用いられた遅延プロファイルは補正され、 第 2のパス検出に用いる遅延 プロファイルが作成される。 第 2のパス、 第 3のパスも、 以上説明した第 1のパ スの検出と同様の処理により検出される。 第 2のパス、 第 3のパスとして検出さ れたサンプル点の遅延時間も遅延制御信号として R A K E合成復調器の遅延回路 22に出力される。
第 1 7図は遅延プロファイル作成工程を説明するフローチャートである。 第 1 7図において STEP 2以前の工程と STEP 5以後の工程は第 1 0図、 第 1 1図に示した工程と同一であるので説明は省略する。 STEP 1 6は、 電力に変 換した信号の相関電力値をしきい値と比較する工程である。 STEP 1 7は相関 電力値がしきい値より大きい信号を検出する工程である。 STEP 1 6、 STE P 1 7の工程は第 1 5図に示す閾値判定器 33により実行される。 STEP 1 8 は、 STEP 1 7において検出された信号の相関電力値と遅延時間より遅延プロ ファイルを作成する工程である。 STEP 1 6〜STEP 1 8の工程を経て作成 された遅延プロファイルは相関値メモリ 35、 タイミングメモリ 38に記憶され る。 こうして作成された遅延プロファイルを用いて RAKE合成信号を検出する ことにより、 長時間連続測定した遅延プロファイルより効率的に RAKE合成信 号を検出することができる。
以上説明したスペク トル拡散受信装置は、 実施の形態 1、 実施の形態 2におい て説明したスペク トル拡散受信装置と同様の効果を奏する。 また、 電力巡回積分 された相関電力値を所定のしきい値と比較する閾値判定器 33を有する RAKE 合成パスタイミング検出器を備えたので、 パス検出対象となるサンプル点の個数 を削減することが可能になり、 パス検出処理に要する処理量を削減することがで さる。
また、 相関電力値がしきい値より大きいサンプル点の相関電力値を記憶する相 関値メモリ 35と、 相関電力値がしきい値より大きいサンプル点の遅延時間を記 憶するタイミングメモリ 38を備えたので、 遅延プロファイルを記憶する電力巡 回積分メモリ 32の内容を、 遅延プロファイルを補正するたびに書き換える必要 がなくなる。 したがって、 忘却係数付きの巡回積分を行なうことが可能となる。 すなわち、 忘却係数付き巡回積分が可能になるということは、 積分時間に関わら ず任意の間隔でデータを出力することができるので、 定期的にメモリの中身を 0 にする放電操作を行いメモリのオーバーフローを防ぐ積分放電方式に比べて動作 の自由度が増すという効果がある。
また、 相関値メモリ 3 5やタイミングメモリ 3 8は閾値判定後のデー夕を収納 できる程度のメモリ容量が有ればよく、 電力巡回積分メモリ 3 2と比べて十分に 小さなメモリ容量で実現できる。
この発明にかかるスぺクトル拡散受信装置は、 拡散変調して送信されたスぺク トル拡散 if号を、 所定時間遅延させた逆拡散符号を用いて逆拡散することにより 、 所定の遅延時間の信号を前記スぺクトル拡散信号より分離する複数の逆拡散手 段、 これらの逆拡散手段が逆拡散した信号を R A K E合成する合成手段、 前記逆 拡散手段に供給される逆拡散符号を外部から入力された遅延制御信号に応じて遅 延させる遅延手段を有する R A K E合成手段と、
前記スぺクトル拡散信号と参照用拡散符号の相関値を電力に変換した相関電力 値とその遅延時間より遅延プロフアイルを作成する遅延プロフアイル作成手段、 干渉と熱雑音の時間相関より予め演算された補正係数を遅延時間の偏差ごとに記 憶する補正係数記憶手段、 相関電力値が最大となる信号の遅延時間と前記遅延プ ロフアイルの信号の遅延時間の偏差を測定し、 測定した偏差に応じて前記補正係 数記憶手段から読み出した補正係数と前記遅延プロファイルのうち最大の相関電 力値を乗算した乗算値を用いて前記遅延プロフアイルの相関電力値を補正する遅 延プロフアイル補正手段、 前記遅延プロフアイル作成手段が作成した遅延プロフ アイルのうち相関電力値が最大になる信号を検出し、 検出された信号の遅延時間 を第一の遅延制御信号として、 前記遅延プロフアイル補正手段が補正した遅延プ 口ファイルのうち相関電力値が最大になる信号の遅延時間を第二の遅延制御信号 として前記遅延手段に出力する信号検出手段を有する R A K E合成信号検出手段 を備えたので、 信号電力比の改善された相関電力値から精度の高い遅延プロファ ィルを用いて遅延時間の検出と遅延プロフアイルの補正を行し、、 R A K E合成に 適した、 すなわち、 R A K E合成後の信号電力比が最大となるパスの信号を選択 することができる。
また、 この発明にかかるスペクトル拡散受信装置は、 遅延プロファイルの相関 電力値の平均値を演算する平均値演算手段を有し、 前記遅延プロファイルのうち 最大の相関電力値から前記平均値演算手段が演算した平均値を減算した値と補正 係数を乗算する遅延プロファイル補正手段を備えたので、 電力に変換した影響を 考慮して遅延プロファイルを補正する度に干渉電力 +雑音電力が除去される。 また、 この発明にかかるスペクトル拡散受信装置は、 相関電力値を所定のしき い値と比較して、 相関電力値が所定のしきい値以上か判定するしきい値判定手段 を備え、 前記しきい値よりも大きい相関電力値より遅延プロファイルを作成する 遅延プロファイル作成手段を備えたので、 パス検出対象となるサンプル点の個数 を削減することが可能になり、 パス検出処理に要する処理量を削減することがで さる。
また、 この発明にかかるスペクトル拡散受信装置は、 しきい値判定手段により しきい値よりも相関電力値が大きい信号の相関電力値を記憶する相関電力値記憶 手段と、 前記しきい値よりも相関電力値が大きい信号の遅延時間を記憶する遅延 時間記憶手段を有する遅延プロフアイル作成手段を備えたので、 電力巡回積分メ モリと比べて十分に小さなメモリ容量で実現できる。
この発明にかかるスぺクトル拡散受信方法は、 受信スぺクトル拡散信号と参照 用拡散符号の相関値より作成した遅延プロフアイルより相関値が大きい信号を複 数個検出し、 検出した信号の遅延時間に応じて遅延させた逆拡散符号を用いて前 記受信スぺクトル拡散信号より分離した信号を R A K E合成するスぺクトル拡散 受信方法において、 前記相関値を電力に変換した相関電力値より遅延プロフアイ ルを作成する遅延プロファイル作成工程と、 この遅延プロファイル作成工程にお いて作成された遅延プロファイルより相関電力値が最大になる信号の遅延時間を 検出する第 1の R A K E合成信号検出工程と、 この第 1の R A K E合成信号検出 工程において検出された前記遅延時間と前記遅延プロフアイルの他の信号の遅延 時間の偏差を測定し、 干渉と熱雑音の時間相関より予め演算されて偏差ごとに記 憶された補正係数のうち、 前記偏差に対応する補正係数と前記第 1の R A K E合 成信号検出工程が検出した信号の相関電力値を用いて前記遅延プ πフアイルを補 正する遅延プロファイル補正工程と、 この遅延プロファイル補正工程において補 正された遅延プロファイルより相関電力値が最大になる信号の遅延時間を検出す る第 2の R A K E合成信号検出工程を含むので、 第 1の R A K E合成信号以外の R A K E合成信号は、 干渉や熱雑音を考慮した補正係数を用し、て補正された遅延 プロファイルより検出され、 第 2、 第 3の R A K E合成信号を高精度に検出でき る。
また、 この発明にかかるスペクトル拡散受信方法は、 遅延プロファイルの相関 電力値の平均値を演算するとともに演算された平均値を用いて前記遅延プロファ ィルの相関電力値を補正する遅延プロフアイル補正工程を含むので、 干渉電力 + 雑音電力の成分を含まないように遅延プロフアイルを補正することができる。 また、 この発明にかかるスペクトル拡散受信方法は、 相関電力値と所定のしき レ、値を比較するとともに、 相関電力値が前記しきい値よりも大きレ、信号より遅延 プロフアイルを作成する遅延プロフアイル作成工程を含むので、 長時間連続測定 した遅延プロフアイルであつても効率的に R A K E合成信号を検出することがで さる。 産業上の利用可能性
以上のように、 本発明にかかるスぺクトル拡散受信装置およびスぺクトル拡散 受信方法は、 D S— C DMA方式を用いた通信に有用であり、 特に反射、 回折、 散乱等の影響を受けやすレ、移動通信環境で使用される移動体通信端末に適してレ、 る。

Claims

請 求 の 範 囲
1 . 拡散変調して送信されたスペクトル拡散信号を、 所定時間遅延させた逆拡散 符号を用いて逆拡散することにより、 所定の遅延時間の信号を前記スぺクトル拡 散信号より分離する複数の逆拡散手段、 これらの逆拡散手段が逆拡散した信号を R A K E合成する合成手段、 前記逆拡散手段に供給される逆拡散符号を外部から 入力された遅延制御信号に応じて遅延させる遅延手段を有する R A K E合成手段 と、
前記スぺクトル拡散信号と参照用拡散符号の相関値を電力に変換した相関電力 値とその遅延時間より遅延プロフアイルを作成する遅延プロフアイル作成手段、 干渉と熱雑音の時間相関より予め演算された補正係数を遅延時間の偏差ごとに記 憶する補正係数記憶手段、 相関電力値が最大となる信号の遅延時間と前記遅延プ ロフアイルの信号の遅延時間の偏差を測定し、 測定した偏差に応じて前記補正係 数記憶手段から読み出した補正係数と前記遅延プロファイルのうち最大の相関電 力値を乗算した乗算値を用いて前記遅延プロファイルの相関電力値を補正する遅 延プロフアイル補正手段、 前記遅延プロフアイル作成手段が作成した遅延プロフ アイルのうち相関電力値が最大になる信号を検出し、 検出された信号の遅延時間 を第一の遅延制御信号として、 前記遅延プロフアイル補正手段が補正した遅延プ 口ファイルのうち相関電力値が最大になる信号の遅延時間を第二の遅延制御信号 として前記遅延手段に出力する信号検出手段を有する R A K E合成信号検出手段 を備えたことを特徵とするスぺクトル拡散受信装置。
2 . 遅延プロファイル補正手段は、 遅延プロファイルの相関電力値の平均値を演 算する平均値演算手段を有し、 前記遅延プロフアイルのうち最大の相関電力値か ら前記平均値演算手段が演算した平均値を減算した値と補正係数を乗算すること を特徴とする請求の範囲第 1項に記載のスぺクトル拡散受信装置。
3 . 遅延プロファイル作成手段は、 相関電力値を所定のしきい値と比較して、 相 関電力値が所定のしきい値以上か判定するしきい値判定手段を備え、 前記しきい 値よりも大きい相関電力値より遅延プロファイルを作成することを特徴とする請 求の範囲第 1項に記載のスぺクトル拡散受信装置。
4 . 遅延プロファイル作成手段は、 しきい値判定手段によりしきい値よりも相関 電力値が大きし、信号の相関電力値を記憶する相関電力値記憶手段と、 前記しきい 値よりも相関電力値が大きい信号の遅延時間を記憶する遅延時間記憶手段を備え たことを特徴とする請求の範囲第 3項に記載のスぺクトル拡散受信装置。
5 . 受信スぺクトル拡散信号と参照用拡散符号の相関値より作成した遅延プロフ ァィルより相関値が大きい信号を複数個検出し、 検出した信号の遅延時間に応じ て遅延させた逆拡散符号を用いて前記受信スぺクトル拡散信号より分離した信号 を R A K E合成するスぺクトル拡散受信方法において、
前記相関値を電力に変換した相関電力値より遅延プロファイルを作成する遅延 プロファイル作成工程と、
この遅延プロフアイル作成工程にぉレ、て作成された遅延プロファイルより相関 電力値が最大になる信号の遅延時間を検出する第 1の R A K E合成信号検出工程 と、
この第 1の R A K E合成信号検出工程において検出された前記遅延時間と前記 遅延プロフアイルの他の信号の遅延時間の偏差を測定し、 干渉と熱雑音の時間相 関より予め演算されて偏差ごとに記憶された補正係数のうち、 前記偏差に対応す る補正係数と前記第 1の R A K E合成信号検出工程が検出した信号の相関電力値 を用いて前記遅延プロフアイルを補正する遅延プロフアイル補正工程と、 この遅延プロフアイル補正工程において補正された遅延プロファイルより相関 電力値が最大になる信号の遅延時間を検出する第 2の R A K E合成信号検出工程 と、 を含むことを特徴とするスぺクトル拡散受信方法。
6 . 遅延プロファイル補正工程は、 遅延プ□ファイルの相関電力値の平均値を演 算するとともに、 演算された平均値を用いて前記遅延プロフアイルの相関電力値 を補正することを特徴とする請求の範囲第 5項に記載のスぺクトル拡散受信方法
7 . 遅延プロファイル作成工程は、 相関電力値と所定のしきい値を比較するとと もに、 相関電力値が前記しきい値よりも大きい信号より遅延プロファイルを作成 することを特徴とする請求の範囲第 5項に記載のスぺクトル拡散受信方法。
PCT/JP2000/003661 2000-01-19 2000-06-06 Recepteur a etalement de spectre et procede correspondant WO2001054294A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US09/926,124 US6912243B1 (en) 2000-01-19 2000-06-06 Spread spectrum receiver and spread spectrum receiving method
KR10-2001-7011873A KR100406667B1 (ko) 2000-01-19 2000-06-06 스펙트럼 확산 수신 장치 및 스펙트럼 확산 수신 방법
CA 2360979 CA2360979A1 (en) 2000-01-19 2000-06-06 Method of and apparatus for spread spectrum reception
DE2000608355 DE60008355T2 (de) 2000-01-19 2000-06-06 Spreizspektrumempfänger und spreizspektrumempfangsverfahren
EP20000931709 EP1164710B1 (en) 2000-01-19 2000-06-06 Spread spectrum receiver and spread spectrum receiving method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-10410 2000-01-19
JP2000010410A JP3943305B2 (ja) 2000-01-19 2000-01-19 スペクトル拡散受信装置、およびスペクトル拡散受信方法

Publications (1)

Publication Number Publication Date
WO2001054294A1 true WO2001054294A1 (fr) 2001-07-26

Family

ID=18538433

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/003661 WO2001054294A1 (fr) 2000-01-19 2000-06-06 Recepteur a etalement de spectre et procede correspondant

Country Status (8)

Country Link
US (1) US6912243B1 (ja)
EP (1) EP1164710B1 (ja)
JP (1) JP3943305B2 (ja)
KR (1) KR100406667B1 (ja)
CN (1) CN1161890C (ja)
CA (1) CA2360979A1 (ja)
DE (1) DE60008355T2 (ja)
WO (1) WO2001054294A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130343372A1 (en) * 2012-06-22 2013-12-26 Nicholas William Whinnett Femtocell base station synchronization

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826169B1 (en) * 1996-12-20 2004-11-30 Fujitsu Limited Code multiplexing transmitting apparatus
JP3468189B2 (ja) 2000-02-02 2003-11-17 日本電気株式会社 パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法
WO2003044977A1 (en) * 2001-11-20 2003-05-30 Analog Devices, Inc. Methods and apparatus for spread spectrum signal processing using a reconfigurable coprocessor
JP3884309B2 (ja) 2002-03-14 2007-02-21 三菱電機株式会社 スペクトラム拡散用受信装置
US7212591B2 (en) * 2003-04-28 2007-05-01 Telefonaktiebolaget Lm Ericsson (Publ) Methods and receivers that estimate multi-path delays by removing signal rays from a power-delay profile
JP4097615B2 (ja) * 2004-03-23 2008-06-11 三洋電機株式会社 信号検出方法および装置ならびにそれを利用した送信装置および受信装置
CN101030997B (zh) * 2006-03-03 2011-01-12 华为技术有限公司 一种获取串扰信息的方法及装置
US8831139B2 (en) * 2006-12-01 2014-09-09 Broadcom Corporation Method and system for delay matching in a rake receiver
JP2014099713A (ja) * 2012-11-13 2014-05-29 Fujitsu Ltd 無線通信装置及び１パス判定方法
BR112017020558B1 (pt) * 2015-05-29 2022-08-09 Huawei Technologies Co., Ltd Método, aparelho e dispositivo para obter tempo de chegada quando um terminal móvel é localizado
GB201908534D0 (en) * 2019-06-13 2019-07-31 Decawave Ltd Secure ultra wide band ranging

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718998A2 (en) * 1994-12-22 1996-06-26 Nec Corporation De-spread code phase detection apparatus in spread spectrum type receiver
JPH10336072A (ja) * 1997-06-02 1998-12-18 N T T Ido Tsushinmo Kk 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機
JPH11186991A (ja) * 1997-12-24 1999-07-09 Ntt Mobil Commun Network Inc 直接拡散ｃｄｍａ伝送方式によるｒａｋｅ受信機
EP0951148A2 (en) * 1998-04-14 1999-10-20 Matsushita Electric Industrial Co., Ltd. Synchronization apparatus and method for direct sequence spread spectrum communication
JP2000078110A (ja) * 1998-08-31 2000-03-14 Mitsubishi Electric Corp Ｒａｋｅ受信機，無線受信装置およびｒａｋｅ受信機のパス検出方法
JP2000115022A (ja) * 1998-09-30 2000-04-21 Nec Corp Ｃｄｍａ受信装置及びそのマルチパスのフィンガ割り当て方法並びにその制御プログラムを記録した記録媒体
JP2000134135A (ja) * 1999-10-27 2000-05-12 Nec Corp Ｃｄｍａ受信装置及びそれに用いるパス検出方法並びにその制御プログラムを記録した記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321667A (ja) * 1996-05-29 1997-12-12 Yozan:Kk Ｃｄｍａ通信システム用受信機
JP2850958B2 (ja) 1997-05-02 1999-01-27 日本電気株式会社 スペクトラム拡散通信用受信装置
DE19824218C1 (de) * 1998-05-29 2000-03-23 Ericsson Telefon Ab L M Multipfad-Ausbreitungsverzögerungs-Bestimmungsvorrichtung unter Verwendung von periodisch eingefügten Pilotsymbolen
JP2982795B1 (ja) * 1998-06-29 1999-11-29 日本電気株式会社 スペクトラム拡散信号受信方法および受信機
JP3031351B2 (ja) 1998-09-24 2000-04-10 日本電気株式会社 Ｃｄｍａ受信装置及びそれに用いるパス検出方法並びにその制御プログラムを記録した記録媒体
JP3438701B2 (ja) * 2000-06-09 2003-08-18 日本電気株式会社 Ｄｓ−ｃｄｍａシステムにおける受信パスタイミング検出回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718998A2 (en) * 1994-12-22 1996-06-26 Nec Corporation De-spread code phase detection apparatus in spread spectrum type receiver
JPH10336072A (ja) * 1997-06-02 1998-12-18 N T T Ido Tsushinmo Kk 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機
JPH11186991A (ja) * 1997-12-24 1999-07-09 Ntt Mobil Commun Network Inc 直接拡散ｃｄｍａ伝送方式によるｒａｋｅ受信機
EP0951148A2 (en) * 1998-04-14 1999-10-20 Matsushita Electric Industrial Co., Ltd. Synchronization apparatus and method for direct sequence spread spectrum communication
JP2000078110A (ja) * 1998-08-31 2000-03-14 Mitsubishi Electric Corp Ｒａｋｅ受信機，無線受信装置およびｒａｋｅ受信機のパス検出方法
JP2000115022A (ja) * 1998-09-30 2000-04-21 Nec Corp Ｃｄｍａ受信装置及びそのマルチパスのフィンガ割り当て方法並びにその制御プログラムを記録した記録媒体
JP2000134135A (ja) * 1999-10-27 2000-05-12 Nec Corp Ｃｄｍａ受信装置及びそれに用いるパス検出方法並びにその制御プログラムを記録した記録媒体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1164710A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130343372A1 (en) * 2012-06-22 2013-12-26 Nicholas William Whinnett Femtocell base station synchronization

Also Published As

Publication number Publication date
DE60008355T2 (de) 2004-12-09
KR100406667B1 (ko) 2003-11-20
CN1161890C (zh) 2004-08-11
EP1164710B1 (en) 2004-02-18
JP3943305B2 (ja) 2007-07-11
KR20010113768A (ko) 2001-12-28
CN1344443A (zh) 2002-04-10
US6912243B1 (en) 2005-06-28
JP2001203608A (ja) 2001-07-27
DE60008355D1 (de) 2004-03-25
EP1164710A4 (en) 2002-08-21
EP1164710A1 (en) 2001-12-19
CA2360979A1 (en) 2001-07-26

Similar Documents

Publication Publication Date Title
JP3678023B2 (ja) 符号分割多元接続方式移動通信システムにおける通信装置
KR100552076B1 (ko) Cdma통신시스템에있어서의신호수신장치
EP1361687B1 (en) CDMA demodulation circuit and demodulation method
CA2281733C (en) Rake receiver for direct spreading cdma transmission
KR100220140B1 (ko) 씨디엠에이 전송 시스템의 확산 스펙트럼 코드를 초기 동기시키 기 위한 장치 및 방법
US8265123B2 (en) CDMA receiving apparatus and CDMA receiving method
JP3228405B2 (ja) 直接拡散ｃｄｍａ伝送方式の受信機
EP1069708A2 (en) Circuit for simultaneously performing path search and antenna directivity control
JPH10173629A (ja) 受信装置
EP0982871B1 (en) CDMA Rake reception signal combining
EP1381169A1 (en) Method of and apparatus for path search
KR100257671B1 (ko) 통신시스템에 사용되는 스프레드 스펙트럼 수신기
WO2001054294A1 (fr) Recepteur a etalement de spectre et procede correspondant
KR100361408B1 (ko) Cdma 통신을 위한 동기포착회로
JPH09181704A (ja) Ｃｄｍａマルチパス・サーチ方法及びｃｄｍａ信号受信装置
JPH10336072A (ja) 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機
US7003020B2 (en) Selection of multiple propagation paths by successive removal and detection of high autocorrelations
EP1170885A1 (en) Fading pitch measuring apparatus, fading pitch measuring method and portable information terminal using them
JP2000091973A (ja) Ｒａｋｅ合成回路
JP3989900B2 (ja) 無線移動機
JP3816684B2 (ja) スペクトル拡散受信装置
JPH08111653A (ja) Ｃｄｍａ受信機
JP3667313B2 (ja) Ｃｄｍａ信号受信装置
JPH10308690A (ja) 干渉除去受信装置
JPH09233049A (ja) 符号分割多元接続通信用受信装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00805214.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2000931709

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2360979

Country of ref document: CA

Ref document number: 2360979

Country of ref document: CA

Kind code of ref document: A

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN IN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09926124

Country of ref document: US

Ref document number: IN/PCT/2001/1240/CHE

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 1020017011873

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000931709

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017011873

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020017011873

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 2000931709

Country of ref document: EP