JP3468189B2 - パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法 - Google Patents
パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法Info
- Publication number
- JP3468189B2 JP3468189B2 JP2000024559A JP2000024559A JP3468189B2 JP 3468189 B2 JP3468189 B2 JP 3468189B2 JP 2000024559 A JP2000024559 A JP 2000024559A JP 2000024559 A JP2000024559 A JP 2000024559A JP 3468189 B2 JP3468189 B2 JP 3468189B2
- Authority
- JP
- Japan
- Prior art keywords
- peak
- correlation
- delay profile
- pattern
- maximum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 99
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 20
- 238000012545 processing Methods 0.000 description 5
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7113—Determination of path profile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
Description
【０００１】
【発明の属する技術分野】本発明はパターン生成回路及
びそれを用いたマルチパス検出回路並びにそのマルチパ
ス検出方法に関し、特にＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉ
ｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式（ス
ペクトラム拡散方式）に用いられているＲＡＫＥ受信器
のフィンガの受信タイミングを決定するためのマルチパ
ス位置の検出方法に関する。
びそれを用いたマルチパス検出回路並びにそのマルチパ
ス検出方法に関し、特にＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉ
ｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式（ス
ペクトラム拡散方式）に用いられているＲＡＫＥ受信器
のフィンガの受信タイミングを決定するためのマルチパ
ス位置の検出方法に関する。
【０００２】
【従来の技術】従来、この種のパスタイミング検出回路
としては、一般的に、スライディング相関器やマッチト
フィルタを用いて受信信号と拡散コードとの相関演算を
行うことで伝搬路の遅延プロファイルを測定し、遅延プ
ロファイルの相関ピーク位置を検出することによって実
現される回路がある。
としては、一般的に、スライディング相関器やマッチト
フィルタを用いて受信信号と拡散コードとの相関演算を
行うことで伝搬路の遅延プロファイルを測定し、遅延プ
ロファイルの相関ピーク位置を検出することによって実
現される回路がある。
【０００３】しかしながら、マルチパスそれぞれの間隔
が狭い場合には遅延プロファイル上で複数のパスが重な
りあってしまい、正確なパス位置を検出することが困難
になるという問題がある。
が狭い場合には遅延プロファイル上で複数のパスが重な
りあってしまい、正確なパス位置を検出することが困難
になるという問題がある。
【０００４】例えば、図５に示すような遅延プロファイ
ルの例においてパスが１つしかない場合には、パスの形
状が図５（ａ）に示すような幅をもっている。また、複
数のパスがある場合には、図５（ｂ）に示すように、あ
る程度パス同士の間隔が開いていれば、複数のパスとし
て識別することが可能である。
ルの例においてパスが１つしかない場合には、パスの形
状が図５（ａ）に示すような幅をもっている。また、複
数のパスがある場合には、図５（ｂ）に示すように、あ
る程度パス同士の間隔が開いていれば、複数のパスとし
て識別することが可能である。
【０００５】しかしながら、図５（ｃ）に示すように、
パス間隔が狭い場合にはパスが重なりあってしまい、ど
のサンプル点が正確なパス位置なのかが識別困難とな
る。パス位置が正確に検出できない場合には、受信性能
が著しく劣化することとなる。
パス間隔が狭い場合にはパスが重なりあってしまい、ど
のサンプル点が正確なパス位置なのかが識別困難とな
る。パス位置が正確に検出できない場合には、受信性能
が著しく劣化することとなる。
【０００６】このような場合、従来の技術では検出した
パスの前後のＮサンプル（Ｎは正の整数）を次のピーク
検出から除外することによって、各フィンガ位置の最小
間隔を設定する方法が用いられている。このような方法
については、例えば、“Ｐａｔｈ−Ｓｅａｒｃｈ Ｐｅ
ｒｆｏｒｍａｎｃｅ ｏｆ ＤＳ−ＷＣＤＭＡ Ｓｙｓ
ｔｅｍ ｉｎ Ｌａｂｏｒａｔｏｒｙ ａｎｄ Ｆｉｅ
ｌｄ Ｅｘｐｅｒｉｍｅｎｔｓ”（Ａｏｙａｍａ ｅ
ｔ．ａｌ．Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔｏｆ Ｉ
ＥＩＣＥ．ＲＣＳ９７−１６４，１９９７−１１）（以
下、文献１とする）等に記載されている。
パスの前後のＮサンプル（Ｎは正の整数）を次のピーク
検出から除外することによって、各フィンガ位置の最小
間隔を設定する方法が用いられている。このような方法
については、例えば、“Ｐａｔｈ−Ｓｅａｒｃｈ Ｐｅ
ｒｆｏｒｍａｎｃｅ ｏｆ ＤＳ−ＷＣＤＭＡ Ｓｙｓ
ｔｅｍ ｉｎ Ｌａｂｏｒａｔｏｒｙ ａｎｄ Ｆｉｅ
ｌｄ Ｅｘｐｅｒｉｍｅｎｔｓ”（Ａｏｙａｍａ ｅ
ｔ．ａｌ．Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔｏｆ Ｉ
ＥＩＣＥ．ＲＣＳ９７−１６４，１９９７−１１）（以
下、文献１とする）等に記載されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
方法では、予め検出するパスの最小間隔を決めておく必
要がある。また、上記の方法では、その設定値次第で検
出したパス位置が決まってしまう場合があるため、正確
なタイミングを検出できないことがある。
方法では、予め検出するパスの最小間隔を決めておく必
要がある。また、上記の方法では、その設定値次第で検
出したパス位置が決まってしまう場合があるため、正確
なタイミングを検出できないことがある。
【０００８】つまり、上記の文献１では、パス間隔が狭
く、パスが重なりあってしまう場合に、検出したパスの
前後のＮサンプルをマスクして次のピーク検出から除外
しているため、そのマスク処理で検出パスの前後のＮサ
ンプルが取り除かれたパターンに擬似ピークが出現する
こともあり、正確なタイミングを検出することが困難と
なる。
く、パスが重なりあってしまう場合に、検出したパスの
前後のＮサンプルをマスクして次のピーク検出から除外
しているため、そのマスク処理で検出パスの前後のＮサ
ンプルが取り除かれたパターンに擬似ピークが出現する
こともあり、正確なタイミングを検出することが困難と
なる。
【０００９】そこで、本発明の目的は上記の問題点を解
消し、遅延プロファイル上で重なりあってしまう程隣接
したマルチパス環境において、各パスタイミングの検出
精度を高くすることができ、より安定した受信性能を得
ることができるパターン生成回路及びそれを用いたマル
チパス検出回路並びにそのマルチパス検出方法を提供す
ることにある。
消し、遅延プロファイル上で重なりあってしまう程隣接
したマルチパス環境において、各パスタイミングの検出
精度を高くすることができ、より安定した受信性能を得
ることができるパターン生成回路及びそれを用いたマル
チパス検出回路並びにそのマルチパス検出方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】本発明によるパターン生
成回路は、伝送路の遅延プロファイルにおける相関ピー
クのピーク形状を示す理論パターンを生成する生成手段
と、前記生成手段で生成された前記理論パターンを用い
て前記遅延プロファイルから検出済みの相関ピークの電
力成分を順次除去する除去手段とを備え、 前記除去手段
は、予め設定された一定値を全サンプル中の最大値に掛
け合わせることで前記サンプルのうちの最も遅延時間の
少ないサンプルを最大点として選択している。
成回路は、伝送路の遅延プロファイルにおける相関ピー
クのピーク形状を示す理論パターンを生成する生成手段
と、前記生成手段で生成された前記理論パターンを用い
て前記遅延プロファイルから検出済みの相関ピークの電
力成分を順次除去する除去手段とを備え、 前記除去手段
は、予め設定された一定値を全サンプル中の最大値に掛
け合わせることで前記サンプルのうちの最も遅延時間の
少ないサンプルを最大点として選択している。
【００１１】本発明によるマルチパス検出回路は、伝送
路の遅延プロファイルを測定してマルチパスのタイミン
グを検出するマルチパス検出回路であって、前記遅延プ
ロファイルにおける相関ピークのピーク形状を示す理論
パターンを生成する生成手段と、前記生成手段で生成さ
れた前記理論パターンに基づいて相関ピークの位置を検
出する検出手段とを備え、 前記検出手段は、予め設定さ
れた一定値を全サンプル中の最大値に掛け合わせること
で前記サンプルのうちの最も遅延時間の少ないサンプル
を最大点として選択している。
路の遅延プロファイルを測定してマルチパスのタイミン
グを検出するマルチパス検出回路であって、前記遅延プ
ロファイルにおける相関ピークのピーク形状を示す理論
パターンを生成する生成手段と、前記生成手段で生成さ
れた前記理論パターンに基づいて相関ピークの位置を検
出する検出手段とを備え、 前記検出手段は、予め設定さ
れた一定値を全サンプル中の最大値に掛け合わせること
で前記サンプルのうちの最も遅延時間の少ないサンプル
を最大点として選択している。
【００１２】本発明による他のマルチパス検出回路は、
拡散コードと受信信号との相関値を出力するマッチトフ
ィルタと、前記マッチトフィルタで測定された伝送路の
遅延プロファイルを保存する遅延プロファイル保存手段
と、前記遅延プロファイル保存手段内の遅延プロファイ
ルから最大ピーク位置及びピークレベルを検索する最大
値検索手段とを含み、伝送路の遅延プロファイルを測定
してマルチパスのタイミングを検出するマルチパス検出
回路であって、前記最大値検索手段から得られたピーク
レベル及びピーク位置を基に相関ピークのピーク形状を
示す理論パターンを順次生成するパターン生成手段と、
前記最大値検索手段で前回検索されたピークの相関電力
を除外したプロファイルを作成する作成手段とを備え、
前記最大値検索手段が前記作成手段で作成されたプロフ
ァイルから前記最大ピーク位置及び前記ピークレベルを
順次検索し、 前記最大値検索手段は、予め設定された一
定値と前記バッファ手段に保持された暫定最大値との演
算を行う係数演算手段を含み、前記係数演算手段の演算
結果を基に前記サンプルのうちの最も遅延時間の少ない
サンプルを最大点として選択している。
拡散コードと受信信号との相関値を出力するマッチトフ
ィルタと、前記マッチトフィルタで測定された伝送路の
遅延プロファイルを保存する遅延プロファイル保存手段
と、前記遅延プロファイル保存手段内の遅延プロファイ
ルから最大ピーク位置及びピークレベルを検索する最大
値検索手段とを含み、伝送路の遅延プロファイルを測定
してマルチパスのタイミングを検出するマルチパス検出
回路であって、前記最大値検索手段から得られたピーク
レベル及びピーク位置を基に相関ピークのピーク形状を
示す理論パターンを順次生成するパターン生成手段と、
前記最大値検索手段で前回検索されたピークの相関電力
を除外したプロファイルを作成する作成手段とを備え、
前記最大値検索手段が前記作成手段で作成されたプロフ
ァイルから前記最大ピーク位置及び前記ピークレベルを
順次検索し、 前記最大値検索手段は、予め設定された一
定値と前記バッファ手段に保持された暫定最大値との演
算を行う係数演算手段を含み、前記係数演算手段の演算
結果を基に前記サンプルのうちの最も遅延時間の少ない
サンプルを最大点として選択している。
【００１３】本発明によるマルチパス検出方法は、伝送
路の遅延プロファイルを測定してマルチパスのタイミン
グを検出するマルチパス検出方法であって、前記遅延プ
ロファイルにおける相関ピークのピーク形状を示す理論
パターンを生成するステップと、その生成された前記理
論パターンに基づいて相関ピークの位置を検出するステ
ップとを備え、 前記相関ピークの位置を検出するステッ
プは、予め設定された一定値を全サンプル中の最大値に
掛け合わせることで前記サンプルのうちの最も遅延時間
の少ないサンプルを最大点として選択している。
路の遅延プロファイルを測定してマルチパスのタイミン
グを検出するマルチパス検出方法であって、前記遅延プ
ロファイルにおける相関ピークのピーク形状を示す理論
パターンを生成するステップと、その生成された前記理
論パターンに基づいて相関ピークの位置を検出するステ
ップとを備え、 前記相関ピークの位置を検出するステッ
プは、予め設定された一定値を全サンプル中の最大値に
掛け合わせることで前記サンプルのうちの最も遅延時間
の少ないサンプルを最大点として選択している。
【００１４】すなわち、本発明のマルチパス検出回路
は、ＣＤＭＡ方式の受信装置のマルチパス検出回路にお
いて、チップ間隔程度でパスが隣接している環境でのパ
ス検出精度を向上させることを目的としたものである。
は、ＣＤＭＡ方式の受信装置のマルチパス検出回路にお
いて、チップ間隔程度でパスが隣接している環境でのパ
ス検出精度を向上させることを目的としたものである。
【００１５】そのために、本発明のマルチパス検出回路
では、相関ピークの理論パターンを発生するパターン生
成部と、検出したピークの電力成分をその発生した理論
パターンに基づいて遅延プロファイルから順次除去する
手段とを有している。
では、相関ピークの理論パターンを発生するパターン生
成部と、検出したピークの電力成分をその発生した理論
パターンに基づいて遅延プロファイルから順次除去する
手段とを有している。
【００１６】より具体的に、本発明のマルチパス検出回
路は、拡散コードと受信信号との相関値を出力するマッ
チトフィルタと、これによって測定された伝送路の遅延
プロファイルを保存する遅延プロファイル保存部と、こ
の遅延プロファイルから第１位の相関ピークの最大ピー
ク位置及びピークレベルを得る最大値検索部と、最大値
検索部から得られた第１位の相関ピークのピークレベル
及びピーク位置を基に第１位の相関ピークの理論パター
ン（理論形状）を生成するパターン生成部と、第２位の
相関ピークを検出する際に遅延プロファイル保存部内の
遅延プロファイルデータから第１位の相関ピークの理論
パターンを減算する減算器とからなる。
路は、拡散コードと受信信号との相関値を出力するマッ
チトフィルタと、これによって測定された伝送路の遅延
プロファイルを保存する遅延プロファイル保存部と、こ
の遅延プロファイルから第１位の相関ピークの最大ピー
ク位置及びピークレベルを得る最大値検索部と、最大値
検索部から得られた第１位の相関ピークのピークレベル
及びピーク位置を基に第１位の相関ピークの理論パター
ン（理論形状）を生成するパターン生成部と、第２位の
相関ピークを検出する際に遅延プロファイル保存部内の
遅延プロファイルデータから第１位の相関ピークの理論
パターンを減算する減算器とからなる。
【００１７】上記のような構成をとることで、第２位の
相関ピークを検出する際に減算器で第１位の相関ピーク
の相関電力が除外されたプロファイルが作成され、これ
を遅延プロファイル保存部に保存する。この後、最大値
検索部が最大ピーク位置及びピークレベルを出力し、第
２位の相関ピークのピークレベル及びピーク位置を得
る。パターン生成部は第２位の相関ピークのピークレベ
ル及びピーク位置を基に第２位の相関ピークの理論パタ
ーンを生成する。
相関ピークを検出する際に減算器で第１位の相関ピーク
の相関電力が除外されたプロファイルが作成され、これ
を遅延プロファイル保存部に保存する。この後、最大値
検索部が最大ピーク位置及びピークレベルを出力し、第
２位の相関ピークのピークレベル及びピーク位置を得
る。パターン生成部は第２位の相関ピークのピークレベ
ル及びピーク位置を基に第２位の相関ピークの理論パタ
ーンを生成する。
【００１８】減算器は遅延プロファイル保存部内の遅延
プロファイルデータから第２位の相関ピークの理論パタ
ーンを減算し、第２位の相関ピークの相関電力を除外し
たプロファイルを作成し、保存する。上記の操作をカウ
ンタによって計測される回数分繰返すことで、複数の相
関ピークの位置を検索することが可能となる。
プロファイルデータから第２位の相関ピークの理論パタ
ーンを減算し、第２位の相関ピークの相関電力を除外し
たプロファイルを作成し、保存する。上記の操作をカウ
ンタによって計測される回数分繰返すことで、複数の相
関ピークの位置を検索することが可能となる。
【００１９】したがって、相関ピーク（パス）間隔が狭
く、遅延プロファイル上で重なってしまっているような
マルチパスを精度良く個々のパスに分離し、相関ピーク
位置を検出することが可能となるので、受信性能の向上
が可能となる。
く、遅延プロファイル上で重なってしまっているような
マルチパスを精度良く個々のパスに分離し、相関ピーク
位置を検出することが可能となるので、受信性能の向上
が可能となる。
【００２０】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例による
マルチパス検出回路の構成を示すブロック図である。図
１において、マルチパス検出回路１はマッチトフィルタ
１１と、遅延プロファイル保存部１２と、最大値検索部
１３と、パターン生成部１４と、減算器１５と、カウン
タ１６とから構成されている。
面を参照して説明する。図１は本発明の一実施例による
マルチパス検出回路の構成を示すブロック図である。図
１において、マルチパス検出回路１はマッチトフィルタ
１１と、遅延プロファイル保存部１２と、最大値検索部
１３と、パターン生成部１４と、減算器１５と、カウン
タ１６とから構成されている。
【００２１】マルチパス検出回路１は拡散コードと受信
信号との相関値を出力するマッチトフィルタ１１を有
し、このマッチトフィルタ１１によって測定された伝送
路（図示せず）の遅延プロファイルは遅延プロファイル
保存部１２に出力されて保存される。
信号との相関値を出力するマッチトフィルタ１１を有
し、このマッチトフィルタ１１によって測定された伝送
路（図示せず）の遅延プロファイルは遅延プロファイル
保存部１２に出力されて保存される。
【００２２】第１位の相関ピーク（パス）はこの遅延プ
ロファイルから最大値検索部１３が最大ピーク位置及び
ピークレベルを出力することによって得ることができ
る。パターン生成部１４は最大値検索部１３から得られ
た第１位の相関ピークのピークレベル及びピーク位置を
基に第１位の相関ピークの理論パターンを生成する。
ロファイルから最大値検索部１３が最大ピーク位置及び
ピークレベルを出力することによって得ることができ
る。パターン生成部１４は最大値検索部１３から得られ
た第１位の相関ピークのピークレベル及びピーク位置を
基に第１位の相関ピークの理論パターンを生成する。
【００２３】第２位の相関ピークを検出する際には減算
器１５が遅延プロファイル保存部１２内の遅延プロファ
イルデータから第１位の相関ピークの理論パターンを減
算し、第１位の相関ピークの相関電力を除外したプロフ
ァイルを作成し、それを遅延プロファイル保存部１２に
保存する。尚、上記の減算器１５は第１位の相関ピーク
の相関電力を除外したプロファイルが作成可能であれ
ば、シフトレジスタ等の手段でもよい。
器１５が遅延プロファイル保存部１２内の遅延プロファ
イルデータから第１位の相関ピークの理論パターンを減
算し、第１位の相関ピークの相関電力を除外したプロフ
ァイルを作成し、それを遅延プロファイル保存部１２に
保存する。尚、上記の減算器１５は第１位の相関ピーク
の相関電力を除外したプロファイルが作成可能であれ
ば、シフトレジスタ等の手段でもよい。
【００２４】この後、最大値検索部１３が最大ピーク位
置及びピークレベルを出力し、第２位の相関ピークのピ
ークレベル及びピーク位置を得る。パターン生成部１４
は第２位の相関ピークのピークレベル及びピーク位置を
基に第２位の相関ピークの理論パターン（理論形状）を
生成する。
置及びピークレベルを出力し、第２位の相関ピークのピ
ークレベル及びピーク位置を得る。パターン生成部１４
は第２位の相関ピークのピークレベル及びピーク位置を
基に第２位の相関ピークの理論パターン（理論形状）を
生成する。
【００２５】減算器１５が遅延プロファイル保存部１２
内の遅延プロファイルデータから第２位の相関ピークの
理論パターンを減算し、第２位の相関ピークの相関電力
を除外したプロファイルを作成し、それを遅延プロファ
イル保存部１２に保存する。
内の遅延プロファイルデータから第２位の相関ピークの
理論パターンを減算し、第２位の相関ピークの相関電力
を除外したプロファイルを作成し、それを遅延プロファ
イル保存部１２に保存する。
【００２６】上記の操作をカウンタ１６によって計測さ
れる回数分繰返すことで、複数の相関ピーク位置を検索
することができる。したがって、相関ピーク間隔が狭
く、遅延プロファイル上で重なってしまっているような
マルチパスを精度良く個々の相関ピークに分離し、相関
ピーク位置を検出することができるので、受信性能を向
上させることができる。
れる回数分繰返すことで、複数の相関ピーク位置を検索
することができる。したがって、相関ピーク間隔が狭
く、遅延プロファイル上で重なってしまっているような
マルチパスを精度良く個々の相関ピークに分離し、相関
ピーク位置を検出することができるので、受信性能を向
上させることができる。
【００２７】図２は本発明の一実施例によるＣＤＭＡ受
信装置の構成を示すブロック図である。図２において、
本発明の一実施例によるＣＤＭＡ受信装置はアンテナ部
２と、高周波受信回路部（無線部）３と、Ａ／Ｄ（アナ
ログ／ディジタル）変換部４と、ＲＡＫＥフィンガ部５
と、ＲＡＫＥ合成部６と、マルチパス検出回路１とから
構成されている。尚、マルチパス検出回路１は上記の図
１に示す構成となっており、高周波受信回路部３には図
示せぬ基地局との間で帯域制限に用いられるチャネルフ
ィルタ３ａを備えている。
信装置の構成を示すブロック図である。図２において、
本発明の一実施例によるＣＤＭＡ受信装置はアンテナ部
２と、高周波受信回路部（無線部）３と、Ａ／Ｄ（アナ
ログ／ディジタル）変換部４と、ＲＡＫＥフィンガ部５
と、ＲＡＫＥ合成部６と、マルチパス検出回路１とから
構成されている。尚、マルチパス検出回路１は上記の図
１に示す構成となっており、高周波受信回路部３には図
示せぬ基地局との間で帯域制限に用いられるチャネルフ
ィルタ３ａを備えている。
【００２８】無線によって送信されたデータはアンテナ
２で受信され、高周波受信回路部３によって周波数変換
（ダウンコンバート）され、Ａ／Ｄ変換部４によってア
ナログ信号からディジタル信号へと変換される。
２で受信され、高周波受信回路部３によって周波数変換
（ダウンコンバート）され、Ａ／Ｄ変換部４によってア
ナログ信号からディジタル信号へと変換される。
【００２９】Ａ／Ｄ変換部４からの信号はマルチパス検
出回路１に供給され、伝送路の遅延プロファイルが測定
され、マルチパスのタイミングが検出される。その出力
はＲＡＫＥフィンガ部５の受信タイミング入力として使
用され、各タイミングで受信したデータはＲＡＫＥ合成
部６で合成される。
出回路１に供給され、伝送路の遅延プロファイルが測定
され、マルチパスのタイミングが検出される。その出力
はＲＡＫＥフィンガ部５の受信タイミング入力として使
用され、各タイミングで受信したデータはＲＡＫＥ合成
部６で合成される。
【００３０】マルチパス検出回路１は、上述したよう
に、拡散コードと受信信号との相関値を出力するマッチ
トフィルタ１１を有し、これによって測定された伝送路
の遅延プロファイルは遅延プロファイル保存部１２に出
力されて保存される。
に、拡散コードと受信信号との相関値を出力するマッチ
トフィルタ１１を有し、これによって測定された伝送路
の遅延プロファイルは遅延プロファイル保存部１２に出
力されて保存される。
【００３１】第１位の相関ピークはこの遅延プロファイ
ルから最大値検索部１３が最大ピーク位置及びピークレ
ベルを出力することによって得られる。パターン生成部
１４は最大値検索部１３から得られた第１位の相関ピー
クのピークレベル及びピーク位置を基に相関ピークの理
論パターンを生成する。この場合、相関ピークの理論パ
ターンに用いられる基準パターン（ピークレベル１の１
パス時のピーク形状）はチャネルフィルタ３ａで使用さ
れる係数に基づいて算出可能であり、この基準パターン
から相関ピークのピークレベル及びピーク位置に基づく
相関ピークの理論パターンが生成される。
ルから最大値検索部１３が最大ピーク位置及びピークレ
ベルを出力することによって得られる。パターン生成部
１４は最大値検索部１３から得られた第１位の相関ピー
クのピークレベル及びピーク位置を基に相関ピークの理
論パターンを生成する。この場合、相関ピークの理論パ
ターンに用いられる基準パターン（ピークレベル１の１
パス時のピーク形状）はチャネルフィルタ３ａで使用さ
れる係数に基づいて算出可能であり、この基準パターン
から相関ピークのピークレベル及びピーク位置に基づく
相関ピークの理論パターンが生成される。
【００３２】第２位の相関ピークを検出する際には、減
算器１５が遅延プロファイル保存部１２内の遅延プロフ
ァイルデータから第１位の相関ピークの理論パターンを
減算し、第１位の相関ピークの相関電力を除外したプロ
ファイルを作成し、遅延プロファイル保存部１２に保存
する。
算器１５が遅延プロファイル保存部１２内の遅延プロフ
ァイルデータから第１位の相関ピークの理論パターンを
減算し、第１位の相関ピークの相関電力を除外したプロ
ファイルを作成し、遅延プロファイル保存部１２に保存
する。
【００３３】この後、最大値検索部１３が最大ピーク位
置及びピークレベルを出力し、第２位の相関ピークのピ
ークレベル及びピーク位置を得る。パターン生成部１４
は第２位の相関ピークのピークレベル及びピーク位置を
基に第２位の相関ピークの理論パターンを生成する。
置及びピークレベルを出力し、第２位の相関ピークのピ
ークレベル及びピーク位置を得る。パターン生成部１４
は第２位の相関ピークのピークレベル及びピーク位置を
基に第２位の相関ピークの理論パターンを生成する。
【００３４】減算器１５が遅延プロファイル保存部１２
内の遅延プロファイルデータから第２位の相関ピークの
理論パターンを減算し、第２位の相関ピークの相関電力
を除外したプロファイルを作成し、遅延プロファイル保
存部１２に保存する。上記の操作を繰返すことによって
複数の相関ピーク位置を検索することができる。尚、こ
の繰返し回数はカウンタ１６によって計測される。
内の遅延プロファイルデータから第２位の相関ピークの
理論パターンを減算し、第２位の相関ピークの相関電力
を除外したプロファイルを作成し、遅延プロファイル保
存部１２に保存する。上記の操作を繰返すことによって
複数の相関ピーク位置を検索することができる。尚、こ
の繰返し回数はカウンタ１６によって計測される。
【００３５】図３は図１の最大値検索部１３の構成例を
示すブロック図である。図３において、最大値検索部１
３はレベル比較部１３ａと、セレクタ１３ｂと、バッフ
ァ部（Ｄ）１３ｃと、最大位置保持部１３ｄとから構成
されている。
示すブロック図である。図３において、最大値検索部１
３はレベル比較部１３ａと、セレクタ１３ｂと、バッフ
ァ部（Ｄ）１３ｃと、最大位置保持部１３ｄとから構成
されている。
【００３６】レベル比較部１３ａは遅延プロファイルデ
ータサンプルと、検索したサンプル中の暫定最大値とを
比較する。セレクタ１３ｂはレベル比較部１３ａの比較
結果に応じて遅延プロファイルデータサンプルまたは暫
定最大値を選択する。
ータサンプルと、検索したサンプル中の暫定最大値とを
比較する。セレクタ１３ｂはレベル比較部１３ａの比較
結果に応じて遅延プロファイルデータサンプルまたは暫
定最大値を選択する。
【００３７】バッファ部１３ｃは最大値検索中の暫定最
大値を保持する。最大位置保持部１３ｄはレベル比較器
１３ａが新しい最大値を検出した時のサンプル位置を保
持し、最大ピーク位置を出力する。上記の構成では遅延
プロファイルデータの全サンプルを順次サーチし、サー
チ終了時にバッファ部１３ｃに全サンプル中の最大値が
保持されている。
大値を保持する。最大位置保持部１３ｄはレベル比較器
１３ａが新しい最大値を検出した時のサンプル位置を保
持し、最大ピーク位置を出力する。上記の構成では遅延
プロファイルデータの全サンプルを順次サーチし、サー
チ終了時にバッファ部１３ｃに全サンプル中の最大値が
保持されている。
【００３８】図４は図１のパターン生成部１４の構成例
を示すブロック図である。図４において、パターン生成
部１４は理論パターンメモリ１４ａと、乗算器１４ｂ
と、ピーク位置設定部１４ｃとから構成されている。
を示すブロック図である。図４において、パターン生成
部１４は理論パターンメモリ１４ａと、乗算器１４ｂ
と、ピーク位置設定部１４ｃとから構成されている。
【００３９】理論パターンメモリ１４ａは予め設定され
た基準パターンを保持し、乗算器１４ｂは理論パターン
メモリ１４ａに保持された基準パターンを用いてピーク
レベルを設定する。ピーク位置設定部１４ｃはピーク位
置入力と乗算器１４ｂからのピーク形状出力（理論パタ
ーン）とから相関ピークの位置を設定する。上記の乗算
器１４ｂは基準パターンを用いてピークレベルが設定可
能であれば、加算器等の手段でもよい。
た基準パターンを保持し、乗算器１４ｂは理論パターン
メモリ１４ａに保持された基準パターンを用いてピーク
レベルを設定する。ピーク位置設定部１４ｃはピーク位
置入力と乗算器１４ｂからのピーク形状出力（理論パタ
ーン）とから相関ピークの位置を設定する。上記の乗算
器１４ｂは基準パターンを用いてピークレベルが設定可
能であれば、加算器等の手段でもよい。
【００４０】理論パターンメモリ１４ａはピークレベル
１とした時の相関ピークの理論パターン［図７（ａ）に
示すような１パス時のピーク形状］を示す基準パターン
をＲＯＭ（リードオンリメモリ）等に保持しておけばよ
い。
１とした時の相関ピークの理論パターン［図７（ａ）に
示すような１パス時のピーク形状］を示す基準パターン
をＲＯＭ（リードオンリメモリ）等に保持しておけばよ
い。
【００４１】このパターン生成部１４で得られた検出済
みピークの電力を除去することによって、次の相関ピー
クを検出することができるようになる。かくして得られ
たマルチパスのタイミング情報はＲＡＫＥフィンガ部５
に供給される。
みピークの電力を除去することによって、次の相関ピー
クを検出することができるようになる。かくして得られ
たマルチパスのタイミング情報はＲＡＫＥフィンガ部５
に供給される。
【００４２】以上の構成によって、図５（ｃ）に示すよ
うに、パス間隔が狭く、遅延プロファイル上で重なって
しまっているようなマルチパス環境下においても、精度
良く相関ピークの位置を検出することができ、受信性能
を向上させることができる。
うに、パス間隔が狭く、遅延プロファイル上で重なって
しまっているようなマルチパス環境下においても、精度
良く相関ピークの位置を検出することができ、受信性能
を向上させることができる。
【００４３】尚、マッチトフィルタ１１は遅延プロファ
イルを測定する手段として、当業者にとってよく知られ
ているため、その詳細な構成は省略する。また、この部
分はスライディング相関器を用いてもよい。ＲＡＫＥフ
ィンガ部５及びＲＡＫＥ合成部６についても、当業者に
とってよく知られており、また本発明とは直接関係しな
いので、その詳細な構成の説明は省略する。
イルを測定する手段として、当業者にとってよく知られ
ているため、その詳細な構成は省略する。また、この部
分はスライディング相関器を用いてもよい。ＲＡＫＥフ
ィンガ部５及びＲＡＫＥ合成部６についても、当業者に
とってよく知られており、また本発明とは直接関係しな
いので、その詳細な構成の説明は省略する。
【００４４】図５は遅延プロファイルの例を示す図であ
る。図５（ａ）は１パスの場合の遅延プロファイルを示
し、図５（ｂ）は３パスの間隔が比較的広い場合の遅延
プロファイルを示し、図５（ｃ）は３パスの間隔が狭い
場合の遅延プロファイルを示している。
る。図５（ａ）は１パスの場合の遅延プロファイルを示
し、図５（ｂ）は３パスの間隔が比較的広い場合の遅延
プロファイルを示し、図５（ｃ）は３パスの間隔が狭い
場合の遅延プロファイルを示している。
【００４５】図６は図１のマルチパス検出回路１の動作
を示すフローチャートであり、図７は図１の遅延プロフ
ァイル保存部１２に保存される遅延プロファイルデータ
に対する各処理毎の演算イメージを示す図である。尚、
図６に示す動作はマルチパス検出回路１が図示せぬ制御
メモリのプログラムを実行することで実現され、制御メ
モリとしてはＲＯＭやＩＣ（集積回路）メモリ等が使用
可能である。
を示すフローチャートであり、図７は図１の遅延プロフ
ァイル保存部１２に保存される遅延プロファイルデータ
に対する各処理毎の演算イメージを示す図である。尚、
図６に示す動作はマルチパス検出回路１が図示せぬ制御
メモリのプログラムを実行することで実現され、制御メ
モリとしてはＲＯＭやＩＣ（集積回路）メモリ等が使用
可能である。
【００４６】これら図１〜図７を参照して、本発明の一
実施例の動作について説明する。ここでは図５（ｃ）に
示すようなパス間隔が狭く、遅延プロファイルにおける
複数の相関ピークが重なってしまっている場合を例に挙
げて説明する。
実施例の動作について説明する。ここでは図５（ｃ）に
示すようなパス間隔が狭く、遅延プロファイルにおける
複数の相関ピークが重なってしまっている場合を例に挙
げて説明する。
【００４７】図５（ａ）はパスが１つしか存在せず、相
関ピークが１つしかない場合の相関ピークの例である。
相関ピークの形状は受信フィルタ特性によって広がりを
もつ。図５（ｂ）は３つの相関ピークがそれぞれ２チッ
プ程度の間隔で存在する場合の遅延プロファイルの例で
ある。相関ピークの間隔がこの程度離れている場合、３
つの相関ピークの存在がはっきりしている。
関ピークが１つしかない場合の相関ピークの例である。
相関ピークの形状は受信フィルタ特性によって広がりを
もつ。図５（ｂ）は３つの相関ピークがそれぞれ２チッ
プ程度の間隔で存在する場合の遅延プロファイルの例で
ある。相関ピークの間隔がこの程度離れている場合、３
つの相関ピークの存在がはっきりしている。
【００４８】図５（ｃ）は３つの相関ピークがそれぞれ
１チップ間隔で存在する場合の例である。それぞれのパ
スが重なり、各ピークの位置がはっきりしていないた
め、従来の検出方法では正確な相関ピークの位置を検出
することが困難である。
１チップ間隔で存在する場合の例である。それぞれのパ
スが重なり、各ピークの位置がはっきりしていないた
め、従来の検出方法では正確な相関ピークの位置を検出
することが困難である。
【００４９】次に、マルチパス検出回路１の動作につい
て説明する。マルチパス検出回路１では初めに、検出ピ
ーク数をカウントするカウンタ１６をリセットする（図
６ステップＳ１）。続いて、マルチパス検出回路１では
マッチトフィルタ１１によって遅延プロファイルが測定
される（図６ステップＳ２）。マッチトフィルタ１１で
測定された遅延プロファイルの例を図７（ａ）に示す。
て説明する。マルチパス検出回路１では初めに、検出ピ
ーク数をカウントするカウンタ１６をリセットする（図
６ステップＳ１）。続いて、マルチパス検出回路１では
マッチトフィルタ１１によって遅延プロファイルが測定
される（図６ステップＳ２）。マッチトフィルタ１１で
測定された遅延プロファイルの例を図７（ａ）に示す。
【００５０】この後に、最大値検索部１３が最大値検索
を行う（図６ステップＳ３）。最大値検索部１３は検出
したパスタイミング（相関ピーク位置）をＲＡＫＥフィ
ンガ部５に出力する（図６ステップＳ４）。パターン生
成部１４は最大値検索部１３が検出した最大値とピーク
位置情報とを基に検出したピークの理論パターン［図７
（ｂ）参照］を作成する（図６ステップＳ５）。
を行う（図６ステップＳ３）。最大値検索部１３は検出
したパスタイミング（相関ピーク位置）をＲＡＫＥフィ
ンガ部５に出力する（図６ステップＳ４）。パターン生
成部１４は最大値検索部１３が検出した最大値とピーク
位置情報とを基に検出したピークの理論パターン［図７
（ｂ）参照］を作成する（図６ステップＳ５）。
【００５１】減算器１５は遅延プロファイルデータから
パターン生成部１４で作成された理論パターンを減算し
［図７（ｃ）参照］、検出済みピークの電力成分を遅延
プロファイルデータから除外する（図６ステップＳ
６）。
パターン生成部１４で作成された理論パターンを減算し
［図７（ｃ）参照］、検出済みピークの電力成分を遅延
プロファイルデータから除外する（図６ステップＳ
６）。
【００５２】遅延プロファイル保存部１２は減算器１５
で遅延プロファイルデータから検出済みピークの電力成
分が除外されたデータを保存する（図６ステップＳ
７）。この処理終了後に、カウンタ１６はカウントアッ
プする（図６ステップＳ８）。以上の処理をフィンガ数
分回繰返すことによって（図６ステップＳ９）、必要な
数のピークを検出することができる。
で遅延プロファイルデータから検出済みピークの電力成
分が除外されたデータを保存する（図６ステップＳ
７）。この処理終了後に、カウンタ１６はカウントアッ
プする（図６ステップＳ８）。以上の処理をフィンガ数
分回繰返すことによって（図６ステップＳ９）、必要な
数のピークを検出することができる。
【００５３】このように、マルチパス検出回路１では遅
延プロファイルの相関ピークが重なり合ってしまうよう
な隣接したマルチパス環境においても、精度良く各パス
のタイミングを検出することができる。このため、受信
性能を向上させることができる。
延プロファイルの相関ピークが重なり合ってしまうよう
な隣接したマルチパス環境においても、精度良く各パス
のタイミングを検出することができる。このため、受信
性能を向上させることができる。
【００５４】図８は本発明の他の実施例によるマルチパ
ス検出回路の最大値検索部の構成例を示すブロック図で
ある。図８において、本発明の他の実施例は最大値検索
部７に係数乗算部７１を設けた以外は図３に示す本発明
の一実施例による最大値検索部１３と同様の構成となっ
ており、同一構成要素には同一符号を付してある。また
同一構成要素の動作は本発明の一実施例と同様である。
ス検出回路の最大値検索部の構成例を示すブロック図で
ある。図８において、本発明の他の実施例は最大値検索
部７に係数乗算部７１を設けた以外は図３に示す本発明
の一実施例による最大値検索部１３と同様の構成となっ
ており、同一構成要素には同一符号を付してある。また
同一構成要素の動作は本発明の一実施例と同様である。
【００５５】尚、本発明の他の実施例によるマルチパス
検出回路の基本的構成は図１に示す本発明の一実施例に
よるマルチパス検出回路の構成と同様であるので、その
構成及び動作の説明は省略する。
検出回路の基本的構成は図１に示す本発明の一実施例に
よるマルチパス検出回路の構成と同様であるので、その
構成及び動作の説明は省略する。
【００５６】図８において、最大値検索部７はレベル比
較部１３ａと、セレクタ１３ｂと、バッファ部１３ｃ
と、最大位置保持部１３ｄと、係数乗算部７１とから構
成されている。
較部１３ａと、セレクタ１３ｂと、バッファ部１３ｃ
と、最大位置保持部１３ｄと、係数乗算部７１とから構
成されている。
【００５７】レベル比較部１３ａは遅延プロファイルデ
ータサンプルと検索したサンプル中の暫定最大値とを比
較する。セレクタ１３ｂはレベル比較部１３ａの比較結
果に応じて遅延プロファイルデータサンプルまたは暫定
最大値を選択する。バッファ部１３ｃは最大値検索中の
暫定最大値を保持する。
ータサンプルと検索したサンプル中の暫定最大値とを比
較する。セレクタ１３ｂはレベル比較部１３ａの比較結
果に応じて遅延プロファイルデータサンプルまたは暫定
最大値を選択する。バッファ部１３ｃは最大値検索中の
暫定最大値を保持する。
【００５８】この構成では遅延プロファイルデータの全
サンプルを順次サーチし、サーチ終了時にバッファ部１
３ｃに全サンプル中の最大値が保持されている。また、
最大位置保持部１３ｄはレベル比較器１３ａが新しい最
大値を検出した時のサンプル位置を保持し、最大ピーク
位置を出力する。
サンプルを順次サーチし、サーチ終了時にバッファ部１
３ｃに全サンプル中の最大値が保持されている。また、
最大位置保持部１３ｄはレベル比較器１３ａが新しい最
大値を検出した時のサンプル位置を保持し、最大ピーク
位置を出力する。
【００５９】ここで、係数乗算部７１は予め設定された
一定値αをバッファ部１３ｃに保持された全サンプル中
の最大値に掛け合わせ、レベル比較部１３ａ及びセレク
タ１３ｂに出力する。
一定値αをバッファ部１３ｃに保持された全サンプル中
の最大値に掛け合わせ、レベル比較部１３ａ及びセレク
タ１３ｂに出力する。
【００６０】これによって、最大値検出の際、ある最大
相関レベルと同程度のレベルであるサンプル点が複数存
在する場合、これらのサンプルのうち最も遅延時間の少
ない（遅延プロファイルで左側の）サンプルを最大点と
して選択することが可能となる。尚、上記の係数乗算部
７１は最も遅延時間の少ないサンプルを最大点とするこ
とが可能であれば、加算器等の手段でもよい。
相関レベルと同程度のレベルであるサンプル点が複数存
在する場合、これらのサンプルのうち最も遅延時間の少
ない（遅延プロファイルで左側の）サンプルを最大点と
して選択することが可能となる。尚、上記の係数乗算部
７１は最も遅延時間の少ないサンプルを最大点とするこ
とが可能であれば、加算器等の手段でもよい。
【００６１】図９は本発明の他の実施例によるマルチパ
ス検出回路の動作を示すフローチャートであり、図１０
（ａ）〜（ｃ）は本発明の他の実施例による処理動作例
を示す図である。これら図８〜図１０を参照して本発明
の他の実施例によるマルチパス検出回路の動作及び効果
について説明する。
ス検出回路の動作を示すフローチャートであり、図１０
（ａ）〜（ｃ）は本発明の他の実施例による処理動作例
を示す図である。これら図８〜図１０を参照して本発明
の他の実施例によるマルチパス検出回路の動作及び効果
について説明する。
【００６２】尚、本発明の他の実施例によるマルチパス
検出回路の基本的構成は図１及び図２に示す本発明の一
実施例によるマルチパス検出回路及びＣＤＭＡ受信装置
と同様の構成であるので、以下、最大値検索部７以外は
図１及び図２の符号を用いるもとする。また、図９に示
す動作はマルチパス検出回路１が図示せぬ制御メモリの
プログラムを実行することで実現され、制御メモリとし
てはＲＯＭやＩＣメモリ等が使用可能である。
検出回路の基本的構成は図１及び図２に示す本発明の一
実施例によるマルチパス検出回路及びＣＤＭＡ受信装置
と同様の構成であるので、以下、最大値検索部７以外は
図１及び図２の符号を用いるもとする。また、図９に示
す動作はマルチパス検出回路１が図示せぬ制御メモリの
プログラムを実行することで実現され、制御メモリとし
てはＲＯＭやＩＣメモリ等が使用可能である。
【００６３】ここで、本発明の他の実施例においても、
図５（ｃ）に示すようなパス間隔が狭く、遅延プロファ
イルにおける複数の相関ピークが重なってしまっている
場合を例に挙げて説明する。図５（ｃ）は３つの相関ピ
ークがそれぞれ１チップ間隔で存在する場合の例であ
る。それぞれのパスが重なり、各ピークの位置がはっき
りしていないため、従来の検出方法では正確な相関ピー
クの位置を検出することが困難である。
図５（ｃ）に示すようなパス間隔が狭く、遅延プロファ
イルにおける複数の相関ピークが重なってしまっている
場合を例に挙げて説明する。図５（ｃ）は３つの相関ピ
ークがそれぞれ１チップ間隔で存在する場合の例であ
る。それぞれのパスが重なり、各ピークの位置がはっき
りしていないため、従来の検出方法では正確な相関ピー
クの位置を検出することが困難である。
【００６４】マルチパス検出回路１では初めに、検出ピ
ーク数をカウントするカウンタ１６をリセットする（図
９ステップＳ１１）。続いて、マルチパス検出回路１で
はマッチトフィルタ１１によって遅延プロファイルが測
定される（図９ステップＳ１２）。
ーク数をカウントするカウンタ１６をリセットする（図
９ステップＳ１１）。続いて、マルチパス検出回路１で
はマッチトフィルタ１１によって遅延プロファイルが測
定される（図９ステップＳ１２）。
【００６５】この後に、最大値検索部７が最大値検索及
び最大位置検索を行う（図９ステップＳ１３，Ｓ１
４）。最大値検索部７は検出したパスタイミング（相関
ピーク位置）をＲＡＫＥフィンガ部５に出力する（図９
ステップＳ１５）。パターン生成部１４は最大値検索部
７が検出した最大値とピーク位置情報とを基に検出した
ピークの理論パターンを作成する（図９ステップＳ１
６）。
び最大位置検索を行う（図９ステップＳ１３，Ｓ１
４）。最大値検索部７は検出したパスタイミング（相関
ピーク位置）をＲＡＫＥフィンガ部５に出力する（図９
ステップＳ１５）。パターン生成部１４は最大値検索部
７が検出した最大値とピーク位置情報とを基に検出した
ピークの理論パターンを作成する（図９ステップＳ１
６）。
【００６６】減算器１５は遅延プロファイルデータから
パターン生成部１４で作成された理論パターンを減算
し、検出済みピークの電力成分を遅延プロファイルデー
タから除外する（図９ステップＳ１７）。遅延プロファ
イル保存部１２は減算器１５で遅延プロファイルデータ
から検出済みピークの電力成分が除外されたデータを保
存する（図９ステップＳ１８）。この処理終了後に、カ
ウンタ１６はカウントアップする（図９ステップＳ１
９）。以上の処理をフィンガ数分回繰返すことによって
（図９ステップＳ２０）、必要な数のピークを検出する
ことができる。
パターン生成部１４で作成された理論パターンを減算
し、検出済みピークの電力成分を遅延プロファイルデー
タから除外する（図９ステップＳ１７）。遅延プロファ
イル保存部１２は減算器１５で遅延プロファイルデータ
から検出済みピークの電力成分が除外されたデータを保
存する（図９ステップＳ１８）。この処理終了後に、カ
ウンタ１６はカウントアップする（図９ステップＳ１
９）。以上の処理をフィンガ数分回繰返すことによって
（図９ステップＳ２０）、必要な数のピークを検出する
ことができる。
【００６７】このように、マルチパス検出回路１では遅
延プロファイルの相関ピークが重なり合ってしまうよう
な隣接したマルチパス環境においても、精度良く各パス
のタイミングを検出することができる。このため、受信
性能を向上させることができる。
延プロファイルの相関ピークが重なり合ってしまうよう
な隣接したマルチパス環境においても、精度良く各パス
のタイミングを検出することができる。このため、受信
性能を向上させることができる。
【００６８】図１０（ａ）は複数のパスが隣接してお
り、かつ各パスのレベルがほぼ同等である場合の遅延プ
ロファイルの例である。この場合、本発明の一実施例に
よる最大値検出部１３では第１位の相関ピークをどのサ
ンプルとすれば良いのかを判定することが難しくなるの
に対し、本実施例の最大値検索部７では図１０（ａ）に
示すようなプロファイルピークとして最も左側の点（検
出位置１）を選択することが可能となる。
り、かつ各パスのレベルがほぼ同等である場合の遅延プ
ロファイルの例である。この場合、本発明の一実施例に
よる最大値検出部１３では第１位の相関ピークをどのサ
ンプルとすれば良いのかを判定することが難しくなるの
に対し、本実施例の最大値検索部７では図１０（ａ）に
示すようなプロファイルピークとして最も左側の点（検
出位置１）を選択することが可能となる。
【００６９】このため、図１０（ｂ）及び図１０（ｃ）
に示すような手順、つまり遅延プロファイルから第１位
のピーク成分を除去して検出位置２を検出し、その後に
遅延プロファイルから第２位のピーク成分を除去して検
出位置３を検出するという手順によって、１ピークずつ
検出ピークの電力成分を除外していくことで、すべての
マルチパス成分を分離し、検出することが可能となる。
に示すような手順、つまり遅延プロファイルから第１位
のピーク成分を除去して検出位置２を検出し、その後に
遅延プロファイルから第２位のピーク成分を除去して検
出位置３を検出するという手順によって、１ピークずつ
検出ピークの電力成分を除外していくことで、すべての
マルチパス成分を分離し、検出することが可能となる。
【００７０】尚、本実施例では図１０（ａ）に示すよう
なプロファイルピークとして最も左側の点、つまり遅延
が最も少ないプロファイルピークから順次検出するよう
にしているが、走査方向を逆にすることで、プロファイ
ルピークとして最も右側の点、つまり遅延が最も大きい
プロファイルピークから順次検出するようにすることも
できる。
なプロファイルピークとして最も左側の点、つまり遅延
が最も少ないプロファイルピークから順次検出するよう
にしているが、走査方向を逆にすることで、プロファイ
ルピークとして最も右側の点、つまり遅延が最も大きい
プロファイルピークから順次検出するようにすることも
できる。
【００７１】図１１は本発明の別の実施例によるマルチ
パス検出回路の構成を示すブロック図である。図１１に
おいて、本発明の別の実施例によるマルチパス検出回路
８はパス間隔判定部８２とサンプル削除部８３とを設け
た以外は図１に示す本発明の一実施例によるマルチパス
検出回路１と同様の構成となっており、同一構成要素に
は同一符号を付してある。また、同一構成要素の動作は
本発明の一実施例と同様である。尚、マルチパス検出回
路８では検出対象パターン生成部８１がパターン生成部
１４と減算器１５とから構成されている。
パス検出回路の構成を示すブロック図である。図１１に
おいて、本発明の別の実施例によるマルチパス検出回路
８はパス間隔判定部８２とサンプル削除部８３とを設け
た以外は図１に示す本発明の一実施例によるマルチパス
検出回路１と同様の構成となっており、同一構成要素に
は同一符号を付してある。また、同一構成要素の動作は
本発明の一実施例と同様である。尚、マルチパス検出回
路８では検出対象パターン生成部８１がパターン生成部
１４と減算器１５とから構成されている。
【００７２】パス間隔判定部８２は最大値検索部１３か
らのパスタイミング出力を基にパスタイミングの間隔を
判定し、その結果、パスタイミングの間隔が予め設定さ
れた所定間隔よりも小さくなると検出対象パターン生成
部８１を駆動し、所定間隔よりも大きくなるとサンプル
削除部８３を駆動する。尚、パス間隔判定部８２は最大
値検索部１３からのパスタイミング出力をそのままマル
チパス検出回路８外部へと出力する。
らのパスタイミング出力を基にパスタイミングの間隔を
判定し、その結果、パスタイミングの間隔が予め設定さ
れた所定間隔よりも小さくなると検出対象パターン生成
部８１を駆動し、所定間隔よりも大きくなるとサンプル
削除部８３を駆動する。尚、パス間隔判定部８２は最大
値検索部１３からのパスタイミング出力をそのままマル
チパス検出回路８外部へと出力する。
【００７３】検出対象パターン生成部８１におけるパタ
ーン生成部１４及び減算器１５は上述したように、検出
対象となる遅延プロファイルデータの生成動作を行う。
また、サンプル削除部８３は上記の従来の技術と同様の
動作を行う。よって、本発明の別の実施例では相関ピー
ク間隔が狭く、遅延プロファイル上で重なってしまって
いるようなマルチパスに対してのみパターン生成部１４
及び減算器１５による生成処理が行われる。
ーン生成部１４及び減算器１５は上述したように、検出
対象となる遅延プロファイルデータの生成動作を行う。
また、サンプル削除部８３は上記の従来の技術と同様の
動作を行う。よって、本発明の別の実施例では相関ピー
ク間隔が狭く、遅延プロファイル上で重なってしまって
いるようなマルチパスに対してのみパターン生成部１４
及び減算器１５による生成処理が行われる。
【００７４】図１２は本発明のさらに別の実施例による
パターン生成部で用いる基準パターンの一例を示す図で
ある。遅延プロファイルにおいて、１パスのプロファイ
ルピークを示す波形の前後にはサイドローブが発生して
おり、相関ピーク間隔が狭く、遅延プロファイル上で重
なってしまうような場合にはそれらのサイドローブも波
形上に加算されることとなる。
パターン生成部で用いる基準パターンの一例を示す図で
ある。遅延プロファイルにおいて、１パスのプロファイ
ルピークを示す波形の前後にはサイドローブが発生して
おり、相関ピーク間隔が狭く、遅延プロファイル上で重
なってしまうような場合にはそれらのサイドローブも波
形上に加算されることとなる。
【００７５】そこで、本発明のさらに別の実施例では基
準パターンの作成時に、図１２に示すように、予めサイ
ドローブの部分もプロファイルピークとともに作成して
記憶するようにしている。これによって、隣のプロファ
イルピークのサイドローブが加算されたプロファイルピ
ークからそのサイドローブの部分を取り除くことができ
るので、より正確なマルチパス成分の検出が可能とな
る。
準パターンの作成時に、図１２に示すように、予めサイ
ドローブの部分もプロファイルピークとともに作成して
記憶するようにしている。これによって、隣のプロファ
イルピークのサイドローブが加算されたプロファイルピ
ークからそのサイドローブの部分を取り除くことができ
るので、より正確なマルチパス成分の検出が可能とな
る。
【００７６】
【発明の効果】以上説明したように本発明によれば、伝
送路の遅延プロファイルを測定してマルチパスのタイミ
ングを検出するマルチパス検出回路において、遅延プロ
ファイルにおける相関ピークの理論形状を生成し、その
生成された相関ピークの理論形状に基づいて相関ピーク
の位置を検出することによって、遅延プロファイル上で
重なりあってしまう程隣接したマルチパス環境におい
て、各パスタイミングの検出精度を高くすることがで
き、より安定した受信性能を得ることができるという効
果がある。
送路の遅延プロファイルを測定してマルチパスのタイミ
ングを検出するマルチパス検出回路において、遅延プロ
ファイルにおける相関ピークの理論形状を生成し、その
生成された相関ピークの理論形状に基づいて相関ピーク
の位置を検出することによって、遅延プロファイル上で
重なりあってしまう程隣接したマルチパス環境におい
て、各パスタイミングの検出精度を高くすることがで
き、より安定した受信性能を得ることができるという効
果がある。
【図１】本発明の一実施例によるマルチパス検出回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明の一実施例によるＣＤＭＡ受信装置の構
成を示すブロック図である。
成を示すブロック図である。
【図３】図１の最大値検索部の構成例を示すブロック図
である。
である。
【図４】図１のパターン生成部の構成例を示すブロック
図である。
図である。
【図５】（ａ）は１パスの場合の遅延プロファイルを示
す図、（ｂ）は３パスの間隔が比較的広い場合の遅延プ
ロファイルを示す図、（ｃ）は３パスの間隔が狭い場合
の遅延プロファイルを示す図である。
す図、（ｂ）は３パスの間隔が比較的広い場合の遅延プ
ロファイルを示す図、（ｃ）は３パスの間隔が狭い場合
の遅延プロファイルを示す図である。
【図６】図１のマルチパス検出回路の動作を示すフロー
チャートである。
チャートである。
【図７】（ａ）〜（ｃ）は図１の遅延プロファイル保存
部に保存される遅延プロファイルデータに対する各処理
毎の演算イメージを示す図である。
部に保存される遅延プロファイルデータに対する各処理
毎の演算イメージを示す図である。
【図８】本発明の他の実施例によるマルチパス検出回路
の最大値検索部の構成例を示すブロック図である。
の最大値検索部の構成例を示すブロック図である。
【図９】本発明の他の実施例によるマルチパス検出回路
の動作を示すフローチャートである。
の動作を示すフローチャートである。
【図１０】（ａ）〜（ｃ）は本発明の他の実施例による
処理動作例を示す図である。
処理動作例を示す図である。
【図１１】本発明の別の実施例によるマルチパス検出回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図１２】本発明のさらに別の実施例によるパターン生
成部で用いる基準パターンの一例を示す図である。
成部で用いる基準パターンの一例を示す図である。
１ マルチパス検出回路
２ アンテナ部
３ 高周波受信回路部
３ａ チャネルフィルタ
４ Ａ／Ｄ変換部
５ ＲＡＫＥフィンガ部
６ ＲＡＫＥ合成部
１１ マッチトフィルタ
１２ 遅延プロファイル保存部
７，１３ 最大値検索部
１３ａ レベル比較部
１３ｂ セレクタ
１３ｃ バッファ部
１３ｄ 最大位置保持部
１４ パターン生成部
１４ａ 理論パターンメモリ
１４ｂ 乗算器
１４ｃ ピーク位置設定部
１５ 減算器
１６ カウンタ
７１ 係数乗算部
８１ 検出対象パターン生成部
８２ パス間隔判定部
８３ サンプル削除部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−336072（ＪＰ，Ａ)
特開 平10−308688（ＪＰ，Ａ)
特開 平８−181636（ＪＰ，Ａ)
特開 平９−270735（ＪＰ，Ａ)
特開2001−203608（ＪＰ，Ａ)
特開2000−278177（ＪＰ，Ａ)
特開2000−101549（ＪＰ，Ａ)
「室内／屋外実験によるＤＳ−ＣＤＭ
Ａシステムのパスサーチ特性」，信学技
報，1997年11月26日，ｐｐ．51−58，Ｒ
ＣＳ97−164
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04J 13/00 - 13/06
H04B 1/69 - 1/713
H04B 1/10
Claims (33)
- 【請求項１】 伝送路の遅延プロファイルにおける相関
ピークのピーク形状を示す理論パターンを生成する生成
手段と、前記生成手段で生成された前記理論パターンを
用いて前記遅延プロファイルから検出済みの相関ピーク
の電力成分を順次除去する除去手段とを有し、 前記除去手段は、予め設定された一定値を全サンプル中
の最大値に掛け合わせることで前記サンプルのうちの最
も遅延時間の少ないサンプルを最大点として選択する こ
とを特徴とするパターン生成回路。 - 【請求項２】 伝送路の遅延プロファイルにおける相関
ピークのピーク形状を示す理論パターンを生成する生成
手段と、前記生成手段で生成された前記理論パターンを
用いて前記遅延プロファイルから検出済みの相関ピーク
の電力成分を順次除去する除去手段とを有し、 前記除去手段は、予め設定された一定値を全サンプル中
の最大値に掛け合わせることで前記サンプルのうちの最
も遅延時間の大きいサンプルを最大点として選択するこ
とを特徴とするパターン生成回路。 - 【請求項３】 前記除去手段は、遅延プロファイルデー
タから第１位のパスの相関電力が除外されたプロファイ
ルから第２位のピークレベル及びピーク位置を得た後
に、当該プロファイルから第２位のパスの相関電力が除
外されたプロファイルから第３位のピークレベル及びピ
ーク位置を得ることを特徴とする請求項１または請求項
２記載のパターン生成回路。 - 【請求項４】 前記理論パターンは、前記伝送路におけ
る帯域制限に用いられるチャネルフィルタに設定された
係数を基に予め作成するようにしたことを特徴とする請
求項１から請求項３のいずれか記載のパターン生成回
路。 - 【請求項５】 前記理論パターンは、前記遅延プロファ
イルの１パス時のピーク形状を示すことを特徴とする請
求項１から請求項４のいずれか記載のパターン生成回
路。 - 【請求項６】 前記理論パターンは、前記遅延プロファ
イルの１パス時のピーク形状及びそれに含まれるサイド
ローブを示すことを特徴とする請求項１から請求項４の
いずれか記載のパターン生成回路。 - 【請求項７】 伝送路の遅延プロファイルを測定してマ
ルチパスのタイミングを検出するマルチパス検出回路で
あって、 前記遅延プロファイルにおける相関ピークのピーク形状
を示す理論パターンを生成する生成手段と、前記生成手
段で生成された前記理論パターンに基づいて相関ピーク
の位置を検出する検出手段とを有し、 前記検出手段は、予め設定された一定値を全サンプル中
の最大値に掛け合わせることで前記サンプルのうちの最
も遅延時間の少ないサンプルを最大点として選択する こ
とを特徴とするマルチパス検出回路。 - 【請求項８】 伝送路の遅延プロファイルを測定してマ
ルチパスのタイミングを検出するマルチパス検出回路で
あって、 前記遅延プロファイルにおける相関ピークのピーク形状
を示す理論パターンを生成する生成手段と、前記生成手
段で生成された前記理論パターンに基づいて相関ピーク
の位置を検出する検出手段とを有し、 前記検出手段は、予め設定された一定値を全サンプル中
の最大値に掛け合わせることで前記サンプルのうちの最
も遅延時間の大きいサンプルを最大点として選択するこ
とを特徴とするマルチパス検出回路。 - 【請求項９】 前記検出手段は、前記相関ピークの理論
パターンを用いて前記遅延プロファイルから検出済みの
相関ピークの電力成分を順次除去する除去手段と、前記
除去手段で相関ピークの電力成分が除去された遅延プロ
ファイルから前記相関ピークの位置を順次検出する手段
とを含むことを特徴とする請求項７または請求項８記載
のマルチパス検出回路。 - 【請求項１０】 前記検出手段は、遅延プロファイルデ
ータから第１位のパスの相関電力が除外されたプロファ
イルから第２位のピークレベル及びピーク位置を得た後
に、当該プロファイルから第２位のパスの相関電力が除
外されたプロファイルから第３位のピークレベル及びピ
ーク位置を得るよう構成したことを特徴とする請求項７
から請求項９のいずれか記載のマルチパス検出回路。 - 【請求項１１】 前記理論パターンは、前記伝送路にお
ける帯域制限に用いられるチャネルフィルタに設定され
た係数を基に予め作成するようにしたことを特徴とする
請求項７から請求項９のいずれか記載のマルチパス検出
回路。 - 【請求項１２】 前記理論パターンは、前記遅延プロフ
ァイルの１パス時のピーク形状を示すようにしたことを
特徴とする請求項７から請求項１１のいずれか記載のマ
ルチパス検出回路。 - 【請求項１３】 前記理論パターンは、前記遅延プロフ
ァイルの１パス時のピーク形状及びそれに含まれるサイ
ドローブを示すようにしたことを特徴とする請求項７か
ら請求項１１のいずれか記載のマルチパス検出回路。 - 【請求項１４】 前記相関ピークの位置間隔を検出する
位置間隔判定手段と、検出したパスの前後のＮサンプル
をマスクして次のピーク検出から除外するサンプル削除
手段とを含み、前記位置間隔判定手段で前記位置間隔が予め設定された
所定間隔よりも小さくなったと判定すると前記生成手段
と前記検出手段とを駆動し、前記位置間隔判定手段で前
記位置間隔が前記所定間隔よりも大きくなったと判定す
ると前記サンプル削除手段を駆動する ことを特徴とする
請求項７から請求項１３のいずれか記載のマルチパス検
出回路。 - 【請求項１５】 拡散コードと受信信号との相関値を出
力するマッチトフィルタと、前記マッチトフィルタで測
定された伝送路の遅延プロファイルを保存する遅延プロ
ファイル保存手段と、前記遅延プロファイル保存手段内
の遅延プロファイルから最大ピーク位置及びピークレベ
ルを検索する最大値検索手段とを含み、伝送路の遅延プ
ロファイルを測定してマルチパスのタイミングを検出す
るマルチパス検出回路であって、 前記最大値検索手段から得られたピークレベル及びピー
ク位置を基に相関ピークのピーク形状を示す理論パター
ンを順次生成するパターン生成手段と、前記最大値検索
手段で前回検索されたピークの相関電力を除外したプロ
ファイルを作成する作成手段とを有し、 前記最大値検索手段が前記作成手段で作成されたプロフ
ァイルから前記最大ピーク位置及び前記ピークレベルを
順次検索し、 前記最大値検索手段は、予め設定された一定値と前記バ
ッファ手段に保持された暫定最大値との演算を行う係数
演算手段を含み、前記係数演算手段の演算結果を基に前
記サンプルのうちの最も遅延時間の少ないサンプルを最
大点として選択 すること を特徴とするマルチパス検出回
路。 - 【請求項１６】 拡散コードと受信信号との相関値を出
力するマッチトフィルタと、前記マッチトフィルタで測
定された伝送路の遅延プロファイルを保存する遅延プロ
ファイル保存手段と、前記遅延プロファイル保存手段内
の遅延プロファイルから最大ピーク位置及びピークレベ
ルを検索する最大値検索手段とを含み、伝送路の遅延プ
ロファイルを測定してマルチパスのタイミングを検出す
るマルチパス検出回路であって、 前記最大値検索手段から得られたピークレベル及びピー
ク位置を基に相関ピークのピーク形状を示す理論パター
ンを順次生成するパターン生成手段と、前記最大値検索
手段で前回検索されたピークの相関電力を除外したプロ
ファイルを作成する作成手段とを有し、 前記最大値検索手段が前記作成手段で作成されたプロフ
ァイルから前記最大ピーク位置及び前記ピークレベルを
順次検索し、 前記最大値検索手段は、予め設定された一定値と前記バ
ッファ手段に保持された暫定最大値との演算を行う係数
演算手段を含み、前記係数演算手段の演算結果を基に前
記サンプルのうちの最も遅延時間の大きいサンプルを最
大点として選択することを特徴とするマルチパス検出回
路。 - 【請求項１７】 前記パターン生成手段は、前記最大値
検索手段から得られるピークレベル及びピーク位置を基
に前回検出されたピークの理論パターンを生成し、 前記作成手段は、前記パターン生成手段で生成される理
論パターンを用いて前記遅延プロファイルから前回検出
されたピークの相関電力を順次除去することを特徴とす
る請求項１５または請求項１６記載のマルチパス検出回
路。 - 【請求項１８】 前記最大値検索手段は、遅延プロファ
イルデータから第１位のパスの相関電力が除外されたプ
ロファイルから第２位のピークレベル及びピーク位置を
得た後に、当該プロファイルから第２位のパスの相関電
力が除外されたプロファイルから第３位のピークレベル
及びピーク位置を得ることを特徴とする請求項１５から
請求項１７のいずれか記載のマルチパス検出回路。 - 【請求項１９】 前記最大値検索手段は、遅延プロファ
イルデータサンプルと検索したサンプル中の暫定最大値
とを比較するレベル比較手段と、前記レベル比較手段の
比較結果に応じて前記遅延プロファイルデータサンプル
及び前記暫定最大値を選択する選択手段と、最大値検索
中の暫定最大値を保持するバッファ手段と、前記レベル
比較手段が新しい最大値を検出した時のサンプル位置を
保持して最大ピーク位置を出力する最大位置保持手段と
を含むことを特徴とする請求項１５から請求項１８のい
ずれか記載のマルチパス検出回路。 - 【請求項２０】 前記パターン生成手段は、予め設定さ
れた理論パターンを保持する理論パターンメモリと、前
記理論パターンメモリに保持された理論パターンを用い
てピークレベルを設定する設定手段と、ピーク位置入力
と前記設定手段からのピーク形状出力とから相関ピーク
の位置を設定するピーク位置設定手段とを含むことを特
徴とする請求項１５から請求項１９のいずれか記載のマ
ルチパス検出回路。 - 【請求項２１】 前記作成手段は、前記最大値検索手段
で前記最大ピーク位置及び前記ピークレベルが検索され
る遅延プロファイルデータから前記パターン生成手段で
生成された相関ピークの理論パターンを除去して前記最
大値検索手段で前回検索されたピークの相関電力を除外
したプロファイルを作成することを特徴とする請求項１
５から請求項２０のいずれか記載のマルチパス検出回
路。 - 【請求項２２】 前記理論パターンは、前記伝送路にお
ける帯域制限に用いられるチャネルフィルタに設定され
た係数を基に予め作成することを特徴とする請求項１５
から請求項２１のいずれか記載のマルチパス検出回路。 - 【請求項２３】 前記理論パターンは、前記遅延プロフ
ァイルの１パス時のピーク形状を示すことを特徴とする
請求項１５から請求項２２のいずれか記載のマルチパス
検出回路。 - 【請求項２４】 前記理論パターンは、前記遅延プロフ
ァイルの１パス時のピーク形状及びそれに含まれるサイ
ドローブを示すことを特徴とする請求項１５から請求項
２２のいずれか記載のマルチパス検出回路。 - 【請求項２５】 前記相関ピークの位置間隔を検出する
位置間隔判定手段と、検出したパスの前後のＮサンプル
をマスクして次のピーク検出から除外するサンプル削除
手段とを含み、前記位置間隔判定手段で前記位置間隔が予め設定された
所定間隔よりも小さくなったと判定すると前記生成手段
と前記検出手段とを駆動し、前記位置間隔判定手段で前
記位置間隔が前記所定間隔よりも大きくなったと判定す
ると前記サンプル削除手段を駆動する ことを特徴とする
請求項１５から請求項２４のいずれか記載のマルチパス
検出回路。 - 【請求項２６】 伝送路の遅延プロファイルを測定して
マルチパスのタイミングを検出するマルチパス検出方法
であって、 前記遅延プロファイルにおける相関ピークのピーク形状
を示す理論パターンを生成するステップと、その生成さ
れた前記理論パターンに基づいて相関ピークの位置を検
出するステップとを有し、 前記相関ピークの位置を検出するステップは、予め設定
された一定値を全サンプル中の最大値に掛け合わせるこ
とで前記サンプルのうちの最も遅延時間の少ないサンプ
ルを最大点として選択 することを特徴とするマルチパス
検出方法。 - 【請求項２７】 伝送路の遅延プロファイルを測定して
マルチパスのタイミングを検出するマルチパス検出方法
であって、 前記遅延プロファイルにおける相関ピークのピーク形状
を示す理論パターンを生成するステップと、その生成さ
れた前記理論パターンに基づいて相関ピークの位置を検
出するステップとを有し、 前記相関ピークの位置を検出するステップは、予め設定
された一定値を全サンプル中の最大値に掛け合わせるこ
とで前記サンプルのうちの最も遅延時間の大きいサンプ
ルを最大点として選択することを特徴とするマルチパス
検出方法。 - 【請求項２８】 前記相関ピークの位置を検出するステ
ップは、前記理論パターンを用いて前記遅延プロファイ
ルから検出済みの相関ピークの電力成分を順次除去する
ステップと、その相関ピークの電力成分が除去された遅
延プロファイルから前記相関ピークの位置を順次検出す
るステップとを含むことを特徴とする請求項２６または
請求項２７記載のマルチパス検出方法。 - 【請求項２９】 前記相関ピークの位置を検出するステ
ップは、遅延プロファイルデータから第１位のパスの相
関電力が除外されたプロファイルから第２位のピークレ
ベル及びピーク位置を得た後に、当該プロファイルから
第２位のパスの相関電力が除外されたプロファイルから
第３位のピークレベル及びピーク位置を得ることを特徴
とする請求項２６から請求項２７のいずれか記載のマル
チパス検出方法。 - 【請求項３０】 前記理論パターンは、前記伝送路にお
ける帯域制限に用いられるチャネルフィルタに設定され
た係数を基に予め作成することを特徴とする請求項２６
から請求項２９のいずれか記載のマルチパス検出方法。 - 【請求項３１】 前記理論パターンは、前記遅延プロフ
ァイルの１パス時のピーク形状を示すことを特徴とする
請求項２６から請求項３０のいずれか記載のマルチパス
検出方法。 - 【請求項３２】 前記理論パターンは、前記遅延プロフ
ァイルの１パス時のピーク形状及びそれに含まれるサイ
ドローブを示すことを特徴とする請求項２６から請求項
３０のいずれか記載のマルチパス検出方法。 - 【請求項３３】 前記相関ピークの位置間隔を検出し、 その検出した位置間隔が予め設定された所定間隔よりも
小さくなると、前記理論パターンを生成するステップと
前記相関ピークの位置を検出するステップとを実行し、 検出した位置間隔が前記所定間隔よりも大きくなると、
検出したパスの前後のＮサンプルをマスクして次のピー
ク検出から除外する処理を行う ことを特徴とする請求項
２６から請求項３２のいずれか記載のマルチパス検出方
法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024559A JP3468189B2 (ja) | 2000-02-02 | 2000-02-02 | パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法 |
| US09/770,506 US6996157B2 (en) | 2000-02-02 | 2001-01-29 | Pattern generation circuit, multi-path detection circuit employing the same and multi-path detection method |
| EP20010102329 EP1126626B1 (en) | 2000-02-02 | 2001-02-01 | Multi-path detection circuit and method thereof |
| DE2001625437 DE60125437T2 (de) | 2000-02-02 | 2001-02-01 | Mehrwegdetektor und zugehöriges Verfahren |
| AU16765/01A AU780497B2 (en) | 2000-02-02 | 2001-02-01 | Pattern generation circuit, multi-path detection circuit employing the same and multi-path detection method |
| CNB011023392A CN1196290C (zh) | 2000-02-02 | 2001-02-02 | 图形产生电路、采用该电路的多路径检测电路及检测方法 |
| HK02100241.5A HK1038842A1 (zh) | 2000-02-02 | 2002-01-14 | 圖形產生電路、採用該電路的多路徑檢測電路及檢測方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024559A JP3468189B2 (ja) | 2000-02-02 | 2000-02-02 | パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217747A JP2001217747A (ja) | 2001-08-10 |
| JP3468189B2 true JP3468189B2 (ja) | 2003-11-17 |
Family
ID=18550523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000024559A Expired - Fee Related JP3468189B2 (ja) | 2000-02-02 | 2000-02-02 | パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6996157B2 (ja) |
| EP (1) | EP1126626B1 (ja) |
| JP (1) | JP3468189B2 (ja) |
| CN (1) | CN1196290C (ja) |
| AU (1) | AU780497B2 (ja) |
| DE (1) | DE60125437T2 (ja) |
| HK (1) | HK1038842A1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3510589B2 (ja) | 2000-12-15 | 2004-03-29 | Ｎｅｃエレクトロニクス株式会社 | セルサーチ方法およびセルサーチ装置 |
| GB2370380B (en) | 2000-12-19 | 2003-12-31 | Picochip Designs Ltd | Processor architecture |
| EP1386411B1 (de) * | 2001-05-08 | 2005-07-20 | Siemens Aktiengesellschaft | Verfahren zur detektion von mehrwegesignalen |
| US7065064B2 (en) * | 2001-12-20 | 2006-06-20 | Interdigital Technology Corporation | Cell search using peak quality factors |
| CN1173509C (zh) | 2001-12-30 | 2004-10-27 | 华为技术有限公司 | Cdma移动通信系统中可视与非可视信道的识别方法 |
| JP3884309B2 (ja) * | 2002-03-14 | 2007-02-21 | 三菱電機株式会社 | スペクトラム拡散用受信装置 |
| JP3856126B2 (ja) * | 2002-05-21 | 2006-12-13 | 日本電気株式会社 | パスタイミング検出方法、パスタイミング検出装置及び適応アレーアンテナシステム |
| JP3879595B2 (ja) * | 2002-06-19 | 2007-02-14 | 日本電気株式会社 | Ｃｄｍａ復調回路及びそれに用いるｃｄｍａ移動体通信復調方法 |
| JP2004297307A (ja) * | 2003-03-26 | 2004-10-21 | Matsushita Electric Ind Co Ltd | パス検出装置及びパス検出方法 |
| US7212591B2 (en) * | 2003-04-28 | 2007-05-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and receivers that estimate multi-path delays by removing signal rays from a power-delay profile |
| US7239677B2 (en) | 2003-04-29 | 2007-07-03 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for soft symbol scaling |
| US7116998B2 (en) | 2003-05-14 | 2006-10-03 | Telefonaktiebolaget L M Ericsson (Publ) | Subtractive multipath delay detection |
| CN100527654C (zh) * | 2003-05-28 | 2009-08-12 | 华为技术有限公司 | Cdma移动通信系统中精确的首径判决方法 |
| JP4097615B2 (ja) * | 2004-03-23 | 2008-06-11 | 三洋電機株式会社 | 信号検出方法および装置ならびにそれを利用した送信装置および受信装置 |
| US7379745B2 (en) | 2004-05-13 | 2008-05-27 | Ntt Docomo, Inc. | Path searcher and path searching method |
| JP4627008B2 (ja) * | 2004-05-13 | 2011-02-09 | 株式会社エヌ・ティ・ティ・ドコモ | パスサーチャ及びパスサーチ方法 |
| TWI256206B (en) * | 2004-12-14 | 2006-06-01 | Benq Corp | Path searching method of a wireless communication system and path searching apparatus thereof |
| DE102005002801B4 (de) * | 2005-01-20 | 2007-06-14 | Infineon Technologies Ag | Verfahren zur Rake-Finger-Platzierung mit zuverlässiger Pfad-Detektion |
| US8102898B2 (en) | 2005-02-25 | 2012-01-24 | Nec Corporation | Channel estimating apparatus, CDMA receiving apparatus, and channel estimating method |
| CN101160736B (zh) * | 2005-05-18 | 2011-05-18 | 日本电气株式会社 | 路径搜索处理电路、路径搜索方法及控制程序 |
| JP4720439B2 (ja) * | 2005-11-02 | 2011-07-13 | 日本電気株式会社 | 移動体通信復調回路及びそれに用いるパスサーチ方法 |
| SG136813A1 (en) * | 2006-04-11 | 2007-11-29 | Sony Corp | A method for estimating one or more parameters of a ultra wideband signal and a receiver system for receiving ultra wideband signals |
| JP4925424B2 (ja) * | 2006-09-05 | 2012-04-25 | 日本放送協会 | 遅延プロファイル測定装置 |
| CN101611606B (zh) * | 2007-01-18 | 2013-09-11 | 汤姆逊许可公司 | 接收到的数字信号的符号同步方法以及利用该方法的数字信号接收器 |
| GB2454865B (en) * | 2007-11-05 | 2012-06-13 | Picochip Designs Ltd | Power control |
| GB2466661B (en) * | 2009-01-05 | 2014-11-26 | Intel Corp | Rake receiver |
| GB2470037B (en) | 2009-05-07 | 2013-07-10 | Picochip Designs Ltd | Methods and devices for reducing interference in an uplink |
| GB2470771B (en) | 2009-06-05 | 2012-07-18 | Picochip Designs Ltd | A method and device in a communication network |
| GB2470891B (en) | 2009-06-05 | 2013-11-27 | Picochip Designs Ltd | A method and device in a communication network |
| GB2474071B (en) | 2009-10-05 | 2013-08-07 | Picochip Designs Ltd | Femtocell base station |
| GB2482869B (en) | 2010-08-16 | 2013-11-06 | Picochip Designs Ltd | Femtocell access control |
| GB2489919B (en) | 2011-04-05 | 2018-02-14 | Intel Corp | Filter |
| GB2489716B (en) | 2011-04-05 | 2015-06-24 | Intel Corp | Multimode base system |
| GB2491098B (en) | 2011-05-16 | 2015-05-20 | Intel Corp | Accessing a base station |
| KR101625217B1 (ko) * | 2014-12-30 | 2016-06-07 | 한국해양과학기술원 | 수중통신을 위한 도플러 편이 추정 장치 및 방법 |
| US10158436B2 (en) * | 2015-02-17 | 2018-12-18 | Mitsubishi Electric Corporation | Receiver apparatus and reception method |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832553A (ja) | 1994-07-19 | 1996-02-02 | Matsushita Electric Ind Co Ltd | スペクトル拡散通信装置 |
| JP2605648B2 (ja) | 1994-12-22 | 1997-04-30 | 日本電気株式会社 | Ｓｓ受信機における逆拡散符号位相検出装置 |
| US5960028A (en) * | 1995-08-11 | 1999-09-28 | Sharp Kabushiki Kaisha | Spread spectrum communication system |
| JP3244434B2 (ja) | 1996-01-30 | 2002-01-07 | シャープ株式会社 | スペクトル拡散通信受信方法 |
| JP2751920B2 (ja) | 1996-06-21 | 1998-05-18 | 日本電気株式会社 | スペクトル拡散信号の同期捕捉方法及び装置 |
| JP2850958B2 (ja) | 1997-05-02 | 1999-01-27 | 日本電気株式会社 | スペクトラム拡散通信用受信装置 |
| JP3462364B2 (ja) | 1997-06-02 | 2003-11-05 | 株式会社エヌ・ティ・ティ・ドコモ | 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機 |
| US6839378B1 (en) | 1998-01-12 | 2005-01-04 | Ericsson, Inc. | Method and apparatus for multipath delay estimation in direct sequence spread spectrum communication systems |
| US6229842B1 (en) | 1998-07-16 | 2001-05-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Adaptive path selection threshold setting for DS-CDMA receivers |
| JP3031351B2 (ja) | 1998-09-24 | 2000-04-10 | 日本電気株式会社 | Ｃｄｍａ受信装置及びそれに用いるパス検出方法並びにその制御プログラムを記録した記録媒体 |
| JP2000252871A (ja) | 1999-03-01 | 2000-09-14 | Sony Corp | 受信方法及び受信装置 |
| JP3059156B1 (ja) | 1999-03-17 | 2000-07-04 | 株式会社ワイ・アール・ピー移動通信基盤技術研究所 | ガ―ドチップ付拡散符号のユ―ザ―タイミング検出装置およびスペクトラム拡散受信装置 |
| JP4100809B2 (ja) | 1999-03-19 | 2008-06-11 | 三洋電機株式会社 | 有効パス検出装置 |
| JP2000307470A (ja) | 1999-04-16 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 受信装置 |
| JP3943305B2 (ja) | 2000-01-19 | 2007-07-11 | 三菱電機株式会社 | スペクトル拡散受信装置、およびスペクトル拡散受信方法 |
-
2000
- 2000-02-02 JP JP2000024559A patent/JP3468189B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-29 US US09/770,506 patent/US6996157B2/en not_active Expired - Fee Related
- 2001-02-01 EP EP20010102329 patent/EP1126626B1/en not_active Expired - Lifetime
- 2001-02-01 AU AU16765/01A patent/AU780497B2/en not_active Ceased
- 2001-02-01 DE DE2001625437 patent/DE60125437T2/de not_active Expired - Lifetime
- 2001-02-02 CN CNB011023392A patent/CN1196290C/zh not_active Expired - Fee Related
-
2002
- 2002-01-14 HK HK02100241.5A patent/HK1038842A1/zh unknown
Non-Patent Citations (1)
| Title |
|---|
| 「室内／屋外実験によるＤＳ−ＣＤＭＡシステムのパスサーチ特性」，信学技報，１９９７年１１月２６日，ｐｐ．５１−５８，ＲＣＳ９７−１６４ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1316842A (zh) | 2001-10-10 |
| DE60125437T2 (de) | 2007-10-11 |
| EP1126626A2 (en) | 2001-08-22 |
| US6996157B2 (en) | 2006-02-07 |
| CN1196290C (zh) | 2005-04-06 |
| US20010010703A1 (en) | 2001-08-02 |
| DE60125437D1 (de) | 2007-02-08 |
| JP2001217747A (ja) | 2001-08-10 |
| HK1038842A1 (zh) | 2002-03-28 |
| AU780497B2 (en) | 2005-03-24 |
| EP1126626A3 (en) | 2004-03-03 |
| EP1126626B1 (en) | 2006-12-27 |
| AU1676501A (en) | 2001-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3468189B2 (ja) | パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法 | |
| US7072383B2 (en) | Path search method of spread spectrum communication system and receiver using the method | |
| JP3428637B2 (ja) | Ｃｄｍａ受信機のマルチパス検出方法および回路 | |
| JP3943062B2 (ja) | Ｃｄｍａ受信装置、ｃｄｍａ受信方法、ｃｄｍａ受信プログラム、及び、プログラム記録媒体 | |
| KR101319115B1 (ko) | 다중 해상도/다중 경로 검색기의 방법 및 장치 | |
| JP2000115022A (ja) | Ｃｄｍａ受信装置及びそのマルチパスのフィンガ割り当て方法並びにその制御プログラムを記録した記録媒体 | |
| JP2001285129A (ja) | Ｃｄｍａ復調回路及び復調方法 | |
| KR20050053720A (ko) | 파이프라인화된 벡터 처리를 사용하여 직접 시퀀스스펙트럼 확산 신호를 검출하기 위한 시스템 및 방법 | |
| US7039097B2 (en) | CDMA receiver, path search method and program | |
| KR101032333B1 (ko) | 다중 경로 탐색 | |
| US20070041431A1 (en) | Positioning a multipath search window | |
| US7359399B2 (en) | CDMA path protection method based on path protection information | |
| AU2004202130B2 (en) | Pattern Generation Circuit, Multi-path Detection Circuit Employing the Same and Multi-path Detection Method | |
| WO2004112269A1 (en) | Positioning a multipath search window | |
| US20030152138A1 (en) | Synchronization detection circuit | |
| JPH08154083A (ja) | 符号分割多元接続受信装置 | |
| JP2006086632A (ja) | Ｃｄｍａ受信装置 | |
| JP2004104575A (ja) | パス・タイミング検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |