WO2001004943A1 - Corps multicouche, procede de fabrication d'un corps multicouche et dispositif semi-conducteur - Google Patents

Corps multicouche, procede de fabrication d'un corps multicouche et dispositif semi-conducteur Download PDF

Info

Publication number
WO2001004943A1
WO2001004943A1 PCT/JP2000/004477 JP0004477W WO0104943A1 WO 2001004943 A1 WO2001004943 A1 WO 2001004943A1 JP 0004477 W JP0004477 W JP 0004477W WO 0104943 A1 WO0104943 A1 WO 0104943A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
crystal layer
film
crystal
substrate
Prior art date
Application number
PCT/JP2000/004477
Other languages
English (en)
French (fr)
Inventor
Takashi Nishikawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP00944272A priority Critical patent/EP1209729A1/en
Priority to KR1020027000156A priority patent/KR20020031379A/ko
Publication of WO2001004943A1 publication Critical patent/WO2001004943A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Description

曰月糸田 積層体， 積層体の製造方法及び半導体素子 技術分野
本発明は、 結晶層の上に I I I 族元素の窒化物膜を積層してなる積層体、 その製 造方法及びこの積層体を利用した半導体素子に関する。 従来技術
近年、 S i基板上に形成される C M O Sデバイスにおいては、 デバイスを構成 する M O S トランジスタ等の素子の微細化、 各素子の高集積化の進展には著しい ものがある。 このような微細化， 高集積化の進展に伴い、 M O S トランジスタな どの要素であるゲート絶縁膜の単位面積当たりの容量値の向上の要請が強まって いる。 これは、 省電力の目的で M O Sデバイスの各素子を動作させるための電源 電圧が低電圧化されている一方で、 従来と変わらない素子動作に必要な電荷を確 保しょうとすると、 ゲ一ト絶縁膜の単位面積当たりの容量値を高くする必要があ るからである。
このゲート絶縁膜の容量値を高くするには、 大きく分けて 2つの途がある。 第 1の方法はゲ一ト絶縁膜を薄膜化する方法であり、 第 2の方法はゲー ト絶縁膜を より高誘電率を有する材料によって構成する方法である。 すなわち、 ゲート絶縁 膜の高性能化に関しては薄膜化と高誘電率化の二つのアブローチがある。
ここで、 ゲート絶縁膜の薄膜化に関しては、 S i基板の熱酸化を更に高精度に 行なうことによって達成しょうとするための工夫が特に数多くなされている。 S i基板の熱酸化によって二酸化珪素 （ S i 0 2 ) 絶縁膜を形成する方法は、 酸化 膜の形成が容易であること、 この酸化膜が低い界面準位密度， 高い耐電圧特性， 小さい電流リークなどというゲート絶縁膜としては非常に優れた特性を有してい ること、 酸化膜の形成プロセスが素子の微細化， 高集積化にも十分対応できるこ となどの利点を有しているので、 現在 S i基板上に形成される C M O S トランジ ス夕においては、 熱酸化法以外にゲ一ト絶縁膜の製造方法として実用化されてい る方法はないといっても過言ではない。 従って、 今後のゲート絶縁膜の高性能化 についても、 この S i 02 膜をいかに薄膜化するかについて検討しているものが 多い。 例えば、 今後の S i系 トランジス夕開発の将来展望を調査した 「THE NATI ONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS (THE SEMICONDUCTOR INDUSTRY ASSOSIATION in the U.S.A. ) 74頁 Table 22 」 （第 1の文献） に開示されてい るように、 西暦 1 9 9 7年に 4〜 5 nmであったゲート絶縁膜の厚みが、 2 0 0 1年には 2〜 3 nmになると予想されている。 そして、 S i 02 膜の薄膜化の要 望に応えるための検討として、 例えば熱酸化の方法に急熱急冷の短時間酸化を用 いたものに関する 「信学技報（THECNICAL REPORT OF IEICE.) ED98-9, SDM98-9 ( 1998-04) 15 頁」 （第 2の文献） に開示されている方法がある。 この文献中の方 法によると、 形成された S i 02 膜の膜厚は 1. 5 nmである。
また、 ゲート絶縁膜を形成する材料を高誘電率化する方法の例として、 「APPL IED PHYSICS LETTERS 72, 2835 (1998) 」 （第 3の文献） に開示されている方法 がある。 この文献の方法では、 ゲ一ト絶縁膜として S i 02 単層膜のみを用いる のでは無く、 S i 02 /T a2 0 /S i 0 の積層膜 （ 3層膜） を用いている 。 このように積層された状態で T a 2 05 の比誘電率が 2 0〜 2 5と大きいこと を利用して単位面積当たりの蓄積電荷量を高めつつ、 高誘電率材料の絶縁膜を S i基板に接触させると両者間の界面に高い密度で界面準位が導入されるのを回避 すべく、 S iの直接熱酸化によって形成された極薄の S i 0 層を両者の間に介 在させているのである。
また、 以上とは別な要請から、 S i 02 以外の材料によりゲート絶縁膜を構成 しょうとする試みもある。 例えば 「特願平 1— 6 4 7 8 9」 （第 4の文献） に開 示されている方法では、 X線露光などで高工ネルギ一放射線が照射された時のゲ ート絶縁膜の耐性を高めるために、 S i 02 に代えてイ ッ ト リア安定化立方晶ジ ルコニァ （以下、 Y S Zと略記する） によりゲート絶縁膜を構成している。 S i 0 や T a 2 0 が一般的にはアモルファス状態であるのに対して、 ここで用い られている Y S Zは結晶性を有する。
さらに別な要請から、 S i 02 以外の材料によりゲート絶縁膜を構成しようと する試みがある。 例えば 「 JAPAN JOURNAL OF APPLIED PHYSICS 35， 4987, (1996 )」 （第 5の文献） に開示されている方法では、 電界効果型トランジスタのゲ一 ト絶縁膜として、 強誘電性を持つ薄膜を用いてメモリー効果のある トランジスタ を実現することのための検討を行なっている。 ここでは、 特に強誘電性を持つ P b Z r T i χ 0 a (P Z T) の薄膜をゲート絶縁膜として用いている。 しか しながら、 この Ρ Ζ Τ膜は直接 S i基板上に形成することが困難であるので、 P Z T膜と S i基板との間に C e 02 などの他の材料からなる絶縁膜を介在させて いる。 解決課題
しかしながら、 上記各文献における S i 02 膜の薄膜化や新たなゲート絶縁膜 材料の開発には、 以下に示すような幾つかの問題点がある。
第 1の文献においては、 2 0 0 6年にゲート膜厚 1. 5〜 2 nmが達成される と予想されているが、 それ以降、 3 1 02 膜の厚みを 1 . 5 nmよりも薄くする ことが実現可能であるとは考えられておらず、 また、 それ以外の解決策も考えら れていない。 すなわち、 S i 02 膜を 1. 5 nm以下に薄膜化した状態でデバイ スのゲート絶縁膜として用いることは不可能であると考えられている。 1. 5 n m り薄い膜厚を有する S i 02 膜においては、 膜中を直接ト ンネル電流が流れ てしまうためと考えられている。 このような直接トンネル電流の発生は D RAM のメモリセルトランジスタにおいて特に重大な問題となる。 よって、 直接トンネ ル電流が発生しない膜厚で、 所望の電荷を確保するためには、 より高い誘電率を 持ち、 かつ諸特性 （界面準位の密度が小さいことなど） が S i 02 膜並みである 新規なゲート絶縁膜材料が要望されている。
第 2の文献においては、 1. 5 n mの極めて薄い S i 02 膜が形成されており 、 破壊耐圧、 リーク特性、 高周波特性などの特性は良好であることが報告されて いるが、 一方、 信頼性に関して重大な欠点が存在する。 すなわち、 極薄の S i 0 2 膜をゲート絶縁膜として用いた場合、 ゲート電極からの不純物 （ボロンなど） の突き抜けの発生が顕著になるのである。 例えば第 2の文献中には、 PMO S F E Tにおいて多結晶シリ コンからなるゲート電極をゲ一ト絶縁膜上に設けた場合 、 ドーパン トとして用いているボロン （B) がゲート電極中から S i 02 膜を通 つて S i基板中へと突き抜けてしまう様子が報告されている。
第 3の文献においては、 耐圧向上を得るために導入した 3層膜の構造により、 S i 0 換算厚みを 2 . 3 n mにしうることが報告されているが、 その界面準位 密度は、 2 . 3 n mの膜厚を有する S i 0 2 膜の 3倍もある。
第 4の文献においては、 Y S Zからなるゲート絶縁膜を形成しているが、 Y S Zは自動車エンジンの酸素センサーに用いられるほど、 分子ゃィオンを通しやす い性質を有しているので、 イオン伝導などの寄与によってゲ一ト電極とチャネル の間でリーク電流が発生しやすい。 すなわち、 高い耐圧や信頼性を有するゲート 絶縁膜を得ることが難しい。
第 5の文献においては、 強誘電体膜である P Z T膜を形成する前に、 C e 0 2 膜からなるバッファ層を形成する必要がある。 P Z T以外の強誘電体材料におい ても、 B i , P b， T a , S r , B aなどの重金属を含むものが多いので、 これ らの金属が S i基板中へ拡散してチャネルの電気特性に悪影響を与えるおそれが 大きい。 同文献における SECONDARY I ON MASS SPECTROMETRY ( S I M S ) 測定の 結果でも、 P bが S i基板中まで拡散していることが報告されている。 加えて、 これらの強誘電体材料が複合材料の酸化物であることから、 強誘電体膜と S i基 板との界面に S i 0 2 領域が形成される可能性が大きい。 両者間の界面に S i 0 領域が形成されると、 M 0 S トランジスタ構造におけるゲート電極に印加され る電圧の大部分が誘電率の低い S i 0 2 領域に印加されることが多く、 強誘電体 膜自体にかかる実効電圧が低くなって、 効率よくスィ ツチングが行われないなど の問題もある。
本発明の目的は、 上述のようなすでに報告されているゲート絶縁膜材料とは異 なる優れた特性を発揮しうる材料をゲ一ト絶縁膜材料として用いることにより、 素子の微細化， 高集積化の進展に十分対応しうる膜の製造方法及びこれを用いた 半導体素子を提供することにある。
解決手段
本発明の積層体は、 結晶層を有する基板と、 上記結晶層の主面の上にェピタキ シャル成長され、 上記結晶層の方位に倣った方位で上記結晶層とは格子非整合な 結晶格子を有し上記結晶層よりも原子同士の結合力が大きい結晶性化合物膜とを 備えている。
これにより、 結晶性化合物膜と下地の結晶層との間で結晶格子の位置が正確に 一致している必要がないことから、 結晶性化合物膜中には下地の結晶層との格子 整合に起因する歪みが生じない。 したがって、 歪みに起因する界面準位などの少 ない窒化物膜などの結晶性化合物膜が得られる。 したがって、 例えば窒化物膜を ゲート絶縁膜として用いた特性の優れた M I S型トランジスタや、 窒化物膜上に さらに結晶性の強誘電体膜を設けた MF I S型トランジスタや、 窒化物膜を容量 絶縁膜とするキャパシ夕など、 積層体を各種デバイスに応用することが可能とな る。
上記結晶性化合物膜が III 族元素の窒化物膜である場合に、 III 族元素の窒化 物膜は特に結晶化しやすく原子同士の結合力が大きいことから、 格子非整合な結 晶膜が容易に得られる。
上記結晶層が S i結晶層であり、 上記 S i結晶層の主面が （ 1 1 1 ) 面である 場合に、 特に、 結晶層上に格子非整合な状態で窒化物膜などの結晶性化合物膜を 設けることが容易となる。
その場合、 上記結晶性化合物膜が A 1 N膜である場合に、 下地の結晶層の方位 についての情報を維持しつつ格子非整合な状態が確実に得られる。
本発明の第 1の積層体の製造方法は、 基板の結晶層の主面の上に、 III 族元素 の原子層及び N原子層のうちいずれか一方の原子層を形成する工程 （a) と、 上 記一方の原子層の上に、 III 族元素の原子層及び N原子層のうちの他方の原子層 を形成する工程 （b) とを交互に繰り返すことにより、 結晶性の III 族元素の窒 化物膜を上記結晶層の上にェビタキシャル成長させる方法である。
この方法により、 下地の結晶層の情報を受け継いだ結晶性の窒化物膜が形成さ れ、 高い結晶性による高い比誘電率などの優れた特性を発揮できると共に、 この 結晶性の窒化物膜の上に、 他の結晶性の膜を形成することが可能になるので、 優 れた特性を有する各種デバィスのプロセスに組み入れることができる。
上記工程 （a) では、 N原子層を形成し、 上記工程 （b) では、 III 族元素の 原子層を形成することにより、 上記基板の主面の結晶格子とは非整合な結晶格子 位置に結晶性の I I I 族元素の窒化物膜を上記結晶層の上にェビタキシャル成長さ せることにより、 N原子が結晶層の主面に付着したときのサ一ファクタン ト効果 を利用して、 下地の結晶層の方位に関する情報を受け継ぎつつ、 格子は下地の結 晶層の格子とは整合していない結晶性の窒化物膜が形成される。
上記結晶層は， S i結晶層であり、 上記 S i結晶層の主面は （ 1 1 1 ) 面であ る場合に、 もっとも大きいサーファクタン ト効果が得られる。
上記工程 （ b ) では、 A 1原子層を形成することにより、 上記窒化物膜として A 1 N膜が形成され、 A 1 N膜が容易に結晶体を形成すると共に高い比誘電率を 有することを利用して、 上述の作用効果を顕著に発揮することができる。
上記 N原子層の堆積は、 窒素ガスをプラズマ化してなるラジカル窒素を上記結 晶層の主面上に供給する分子線ェピタキシ法 （M B E法） により行なわれること により、 活性化されたラジカル窒素が下地の結晶層の主面に付着したときに、 高 ぃサ一ファクタン ト効果が発揮される。
上記窒素ガスのプラズマ化を、 プラズマセルを用いて行なうことにより、 ブラ ズマ化されたラジカル窒素の供給の制御を容易かつ正確に行なうことができる。 本発明の第 2の積層体の製造方法は、 基板の S i結晶層の主面を窒素， 水素， 硫黄及びマグネシゥムのうちいずれか 1つを含む雰囲気中に曝し、 S i結晶層の 主面上のダングリングポン ドを終端させる工程 （ a ) と、 上記 S i結晶層の上に 、 結晶性の A 1 N層を形成する工程 （b ) とを備えている。
この方法により、 下地となる S i結晶層の表面におけるダングリングボン ドが 終端された状態で A 1 N層が形成されるので、 界面準位密度の小さい劣化特性な どの優れた A 1 N膜が得られる。
上記工程 （ b ) の前に、 上記 S i結晶層の表面部を窒化して窒化珪素層を形成 する工程をさらに備え、 上記工程 （b ) では、 上記窒化珪素層の上に結晶性の A I N層を形成することにより、 S i結晶層の表面におけるダングリングボン ドを より確実に終端させることができる。
上記工程 （ b ) では、 上記 A 1 N膜に酸素， 水素及び硫黄のうち少なく ともい ずれか 1つを添加することにより、 上記 A 1 N層内における上記 S i結晶層との 格子不整合に起因する歪みを緩和することが好ましい。 本発明の半導体素子は、 半導体層を有する基板と、 上記半導体層の上に設けら れ、 A 1 N層を有する絶縁膜と、 上記絶縁膜の上に設けられた導体からなる電極 とを備えている。
これにより、 熱酸化法により形成されたシリコン酸化膜よりも誘電率の高い A 1 N層を有する絶縁膜全体の単位面積当たりの容量値が高くなる。 また、 結晶性 を有する緻密な A 1 N層内には、 欠陥や界面準位がほとんどないので、 シリコン 酸化膜と同等の良好な信頼性を発揮することができる。 そして、 この絶縁膜を電 界効果トランジスタのゲート絶縁膜や、 M I Sキャパシ夕の容量絶縁膜として用 いることが可能となる。
上記 A 1 N層が、 上記半導体層の上にェピ夕キシャルに成長された単結晶層で あることが好ましい。
上記半導体層が S i結晶層であり、 上記半導体層の主面位が （ 1 1 1 ) 面であ る場合には、 上記 A 1 N層が稠密六方晶となり、 その主面が （ 0 0 0 1 ) 面とな る。
上記半導体層が S i結晶層であり、 上記半導体層の主面位が （ 1 0 0 ) 面であ る場合には、 上記 A 1 N層が立方晶となり、 その主面が （ 1 0 0 ) 面となる。 上記半導体層の表面におけるダングリ ングボン ドがアルミニウム， 窒素， 水素 , 硫黄及びマグネシウムのうちいずれか 1つによって終端されていることによ り 、 上記 A 1 N層と半導体層との間の界面における界面準位の密度を低減すること ができる。
上記絶縁膜をゲート絶縁膜とし、 かつ、 上記 A 1 N層と上記半導体層の間に介 在する窒化珪素層をさらに設けることにより、 下地の S i基板の結晶性をそのま ま保持しつつ、 窒化珪素層の存在によって半導体基板の表面におけるダングリン グボン ドがさらに低減し、 半導体基板との界面における界面準位の密度が極めて 小さ くなる。 また、 窒化珪素層により、 A 1 N層を通して半導体基板側へ不純物 が拡散するのを抑制することもできる。
上記半導体素子において、 上記絶縁膜をゲート絶縁膜とし、 かつ、 上記 A 1 N 層の上に形成され A 1 Nよりも高い誘電率を有する誘電体材料及び強誘電性を有 する材料のうち少なく ともいずれか 1つにより構成される誘電体層をさらに設け ることにより、 半導体素子が電界効果トランジス夕の構造を有している場合には 、 例えば M F I S F E Tとして機能する半導体素子が得られる。 その場合、 結晶 性の高い A 1 N層の上に誘電体層を設けることにより、 結晶性の高い正方晶の誘 電体層が得られる。 したがって、 よ り誘電率の高い高誘電体膜や、 より残留分極 保持特性のよい強誘電体膜が得られることになる。
上記半導体素子において、 上記絶縁膜をゲート絶縁膜とし、 かつ、 上記 A 1 N 膜の上に形成された A 1 Nよりも高い誘電率を有する誘電体材料及び強誘電性を 有する材料のうち少なく ともいずれか 1つにより構成される誘電体層をさらに設 け、 上記誘電体層の上側及び下側のうち少なく ともいずれか一方に結晶性を有す る導電性膜が設けられている場合には、 例えば M F M I S F E Tとして機能する 半導体素子が得られる。
上記半導体素子において、 上記 A 1 N層に、 酸素， 水素， 硫黄のうち少なく と もいずれか 1つを含ませて、 上記 A 1 N層内における上記半導体基板との格子不 整合に起因する歪みを緩和することにより、 経時劣化の少ない絶縁膜を有し信頼 性の高い半導体素子が得られる。
上記半導体素子において、 上記 A 1 N層の半導体基板との格子不整合を拡大さ せて、 上記 A 1 N層の誘電率を高めることもできる。 図面の簡単な説明
図 1 ( a ) 〜 （d ) は、 第 1の実施形態に係る A 1 N結晶層の形成工程を示す 断面図である
図 2 ( a ) ( g ) は、 第 2の実施形態に係る A 1 N結晶層の形成工程を示す 断面図である
図 3 ( a ) ' ( c ) は、 第 3の実施形態に係る M F I S F E Tなどに使用され る A 1 N結晶層， 誘電体薄膜及びゲート用ポリシリコン膜の形成工程を示す断面 図である。
図 4 ( a ) 〜 （ e ) は、 第 4の実施形態に係る M F M I S F E Tなどに使用さ れる A 1 N結晶層， 結晶性誘電体薄膜及び第 1 ， 第 2の導電性薄膜の形成工程を 示す断面図である。 図 5 ( a ) 〜 （ c ) は、 第 5の実施形態に係る M I S F E Tなどに使用される シリコン窒化層， A 1 N薄膜及びポリシリコン膜の形成工程を示す断面図である 図 6は、 第 7の実施形態に係る M I S F E Tの構造を示す断面図である。 図 7は、 S i結晶， S i 02 誘電体及び A I N結晶のエネルギーバン ドを示す バン ド図である。
図 8は、 第 8の実施形態において用いた MB E装置の構成を概略的に示す断面 図である。
図 9は、 プラズマ化セルの構成を示す断面図である。
図 1 0は、 第 8の実施形態における A I N結晶層をェピタキシャル成長させる 際のプラズマ化セル， K一セルのシャッ夕一の開閉のタイ ミ ングを示す図である 図 1 1 ( a) 〜 （ c ) は、 第 8の実施形態における A 1 N結晶層のェピ夕キシ ャル成長過程を示す図である。
図 1 2は、 第 8の実施形態における S i基板と A 1 N結晶層との積層体の縦断 面における T E M像を示す図である。
図 1 3は、 第 8の実施形態においてェピタキシャル成長された A 1 N結晶層の 電子線回折像を示す図である。 晟良の実施形態
一 A 1 Nの基本特性について—
本発明の実施形態について説明する前に、 本発明においてゲート絶縁膜などの 新たな材料として用いる A 1 N膜の基本特性について説明する。
図 7は、 S iに対する A 1 N及び S i 02 のエネルギーバン ドのバン ド不連続 値を比較するためのバン ド図である。
同図に示されるように、 S i 02 のバン ドギヤヅブ （伝導帯一価電子帯のエネ ルギーレベルの差， つま り禁止帯の幅） は約 9 e Vである。 そして、 S i 02 の 価電子帯端と S iの価電子帯端との間には約— 4. 7 e Vのバン ド不連続が存在 する。 また、 S i 02 の伝導帯端と S iの伝導帯端との間には約 3. 2 e Vのバ ン ド不連続が存在する。 一方、 A 1 Nのバン ドギャップは約 6. 4 e Vである。 そして、 A 1 Nの価電子帯端と S iの価電子帯端との間には約— 3. O e Vのバ ン ド不連続が存在する。 また、 A 1 Nの伝導帯端と S iの伝導帯端との間には約 2. 1 e Vのバン ド不連続が存在する。 すなわち、 A 1 Nと S iとの間のバン ド 不連続値は、 S i 02 と S i との間のバン ド不連続値の 6 4 % (価電子帯側） ， 6 6 % (伝導帯側） である。
しかも、 A 1 N膜中には、 キャ リアを発生する不純物や欠陥が極くわずかしか 存在しないことことから、 高い絶縁性を保持することができる。 また、 A 1 Nは S iとの界面における S iのダングリングボン ドが少ないことから、 S iとの界 面における界面準位密度も極めて低い。
これらのことは、 S iとこれに対向する導体部材との間に A I N膜を介在させ ることによって、 A 1 N膜をゲ一ト絶縁膜やその他の障壁層として十分利用する ことができることを示している。
また、 S i結晶はダイヤモン ド構造を有し、 A 1 N結晶は閃亜鉛鉱型の結晶構 造に類似したウルッ鉱型の結晶構造を有している。 立方晶の一種である閃亜鉛鉱 型の結晶構造はダイヤモン ド型構造における同一種の原子を 1つ置きに異種原子 に置き換えた構造であるので、 ダイヤモン ド型結晶体の上に閃亜鉛鉱型結晶体を ェピタキシャル成長させるのは容易である。 一方、 六方晶の一種であるウルッ鉱 型結晶体をダイヤモン ド型結晶体の上にェピタキシャル成長させるのは一般的に は困難である。 しかし、 ウルッ鉱型結晶構造と閃亜鉛型結晶構造とは、 （ 1 1 1 ) 面においては原子の配置位置が同じである。 すなわち、 主面が （ 1 1 1 ) 面で ある S i基板 （以下、 （ 1 1 1 ) S i基板という） 上には、 S i基板上に六方晶 のウルッ鉱型の A 1 N層がェピタキシャル成長する。 このことは従来より知られ ている。
一格子整合型 A 1 N層の形成一
ここで、 発明者は、 第 1に、 A 1 N結晶体が十分薄い場合には、 主面が （ 1 0 0 ) 面である S i基板 （以下、 （ 1 0 0 ) S i基板という） 上に、 立方晶の閃亜 鉛鉱型の結晶構造を有する （ 1 0 0 ) A 1 N層が形成されることに着目した。 A I N層は、 本来のウルッ鉱型結晶体である場合にはもちろんのこと、 閃亜鉛型結 晶体である場合にも高い結晶性を有する。
そして、 A 1 Nを成長させるときの条件や、 S i基板の面方位を適切に選ぶこ とにより、 単結晶シリコン層の上に結晶性の高い A 1 N膜をェピタキシャル成長 させることができる。
一方、 A 1 Nの比誘電率は 9であり、 熱酸化により形成された S i 02 の比誘 電率 3. 9に比べて大幅に大きい。 そのために、 A 1 Nをゲート絶縁膜などの材 料として用いることにより、 単位面積当たりの容量値を大幅に向上させることが でき、 また、 同じ容量値を得るために S i〇 2 膜ほど薄膜化する必要がない。 つ ま り、 キャ リアの直接ト ンネルリークを抑制しつつ、 蓄積電荷量の向上を図るこ とが可能であるので、 半導体素子の微細化， 高集積化の進展にも十分対応するこ とができる。
なお、 S i基板上への III 族窒化物結晶薄膜の形成に関しては、 第 6の文献 " T. Lei and T. D. Moustakas J. Appl. Phys. 71, 4934 (1992) " 、 および第 7 の文献 "A. Watanabe, T. Takeuchi , K. Hirosawa, Η. Amano, Κ. Hiramatsu an d I. Akasaki, J. Crystal Growth, 128， 391, ( 1993)" がある。
しかし、 いずれの文献においても、 A 1 N膜を G a N膜を形成する前のバッフ ァ層として用いるものであり、 ゲート絶縁膜などの素子の要素と して用いるため の工夫はみられない。
—格子非整合型 A 1 N層の形成—
発明者は、 第 2に、 ある条件下においては、 S i基板の上に格子が非整合な状 態で A 1 N単結晶などの窒化物の膜がェピタキシャル成長することを見いだした 。 このときのェピ夕キシャル成長のメ力ニズムはまだ十分解明されているわけで はないが、 いわゆる表面活性剤 （サーファクタン ト） 効果が関与しているものと 考えられる。 サ一ファクタン ト効果とは、 例えば第 8の文献 "日本物理学会誌 Vol.53( 1998) p.244-250" に記載されているように、 下地結晶層に付着したサー ファクタン ト原子により、 下地結晶層とェピタキシャル成長層との間の界面エネ ルギ一が低減される現象をいう。 同文献に記載されているように、 一般に、 薄膜 の成長様式は、 下記の 3通りに分類される。
a . 下地上に層状に成長する Frank- van der Merwe 成長 （F— M成長） これは、 ェピタキシャル成長する物質が下地結晶層の上に 1層ずつ順に成長す る様式であり、 結晶性化合物膜の成長に好ましい様式といえる。
b . 下地上に第 1層目から島状に成長する Volmer- Weber成長 （V— W成長） これは、 ェピタキシャル成長する物質が成長の初期から下地層の上に 3次元的 に、 つま り、 島状に成長する様式である。
c . 下地上に当初は層状に成長した後島状に成長する Stranski - Krastanov成長 ( S— K成長）
これは、 成長の初期には、 ェピタキシャル成長する物質が下地上に 1層毎に成 長するが、 ある膜厚を越えたところから 3次元の成長が始まる様式である。 ここで、 下地結晶層， ェピタキシャル成長する物質の単位面積あたりの表面ェ ネルギーをそれそれび s ， び g とし、 両者間の単位面積あたりの界面エネルギー をび とすると、 一般的には、 下記関係式 （ 1 ) 又は （ 2 )
び s < σ χ η + σ Β 島状成長 （ 1 ) び s > σ ΐ η + σ e 層状成長 （ 2 ) のうちいずれか一方が成り立つている。
ここで、 サ一ファクタン トは、 関係式 （ 1 ) が成り立つている下地結晶層一ェ ビタキシャル成長層とがある場合に、 両者間の界面エネルギーび i nを低減するこ とにより、 関係式 （ 2 ) が成り立つようにして、 成長様式を島状成長から層状成 長へと変化させるように作用する。
また、 成長初期に層状成長するような場合には、 さらに 2種類の成長様式に分 けられる。 1つは、 ェピタキシャル成長層と下地結晶層との相互作用が小さく、 ェビ夕キシャル成長層が下地結晶層表面の原子配列の影響をほとんど受けずにェ ピタキシャル成長層自身の格子定数をもって （つま り格子非整合に） 成長する場 合である。 この場合には、 層厚に関係なく歪みのない状態で層状成長を続けるは ずである。 もう 1つは、 ェピタキシャル成長層と下地結晶層との相互作用が大き く、 ェビタキシャル成長層が下地結晶層表面の格子に整合して成長する場合であ る。 この場合には、 ェピタキシャル層の成長につれて歪みが蓄積されるので、 あ る膜厚以上になると、 島状成長に変化することになる。
同文献には、 S i基板上に、 サ一ファクタン トとして A uを付着させることに より、 S i基板上に G e膜を成長させる場合の臨界膜厚 （格子整合による歪みが 転移の発生によって緩和されるときの膜厚） を増大させる効果を得たことが開示 されている。 また、 第 9の文献 "個体物理 Vol.29 No.6 (1994) p.559-564" に は、 S i/G e/S iのへテロェピタキシャル成長において、 S bをサ一ファク タン トとして用いることが開示されている。
ここで、 本発明者は、 S i基板上に A 1 N層を成長させる場合に、 A 1 N層の 構成元素である窒素原子 Nがサ一ファクタン ト して機能することを見いだし、 サ —ファクタン ト効果に加えて、 ある条件を与えることにより、 下地の結晶層とは ほぼ完全に格子非整合な状態で結晶性化合物膜をェピタキシャル成長させうるこ とを実証した。 そして、 これを利用して、 後述する実施形態に記載するように、 格子整合による歪みのない誘電体膜や半導体膜を設けうることを見いだした。
—第 1の実施形態一
本発明の第 1の実施形態においては、 分子線ェピ夕キシ （MB E) 装置を使つ た分子線ェビタキシ法による基本的な A 1 N膜の製造方法について説明する。 図 1 ( a) 〜 （d) は、 第 1の実施形態における A 1 N膜の形成手順を示す断面図 である。
なお、 S i基板への A 1 N絶縁膜の形成は、 後述するように、 MB E装置以外 の装置を用いても可能である。
まず、 図 1 ( a) に示す工程において、 素子を作製するための S i基板 1の洗 浄を行なった後、 S i基板 1を弗化水素 （H F) や弗化アンモニゥム （NH4 F ) を含む液に浸漬し、 水洗， 乾燥してから直ちに結晶成長のための MB E装置内 に導入する。 この時、 S i基板表面は水素 （H) 原子や極薄の S i 02 ァモルフ ァス層で被覆されている。 S i基板 1の主面は （ 1 0 0 ) 面であることが望まし いが、 （ 1 1 1 ) 面や他の高次の面、 あるいはそれらを数度オフさせた面であつ てもよい。 MB E装置内においては、 1 0 0〜 4 0 0 °Cの範囲まで S i基板 1を 昇温することにより、 S i基板 1の表面に残る水分や吸着ガスを除去する。
その後、 さらに S i基板 1を昇温して 8 0 0〜 9 0 0 °Cの範囲の温度に保持す る。 この時、 S i基板 1の表面を被覆していた H原子や薄い S i 02 ァモルファ ス層が脱離し、 図 1 ( a ) に示すごとくダングリ ングポンド 2が残される。 そして、 図 1 (d) に示す工程において、 MB E成長法により、 A 1原子層を 形成するための原料と、 N原子層を形成するための原料とを交互に供給して、 A 1原子層と N原子層とを 1原子層ずつ交互に積層していく ことにより、 数 1 0層 の A 1 N結晶層 7が形成される。
ここで、 図 1 ( a ) から図 1 ( d ) に移行する過程において、 S i基板 1と A 1 N結晶層 7 とが結合している界面領域の原子の種類によって 2通りの構造が形 成される可能性がある。
上述のように、 A 1 N結晶層 7の （ 1 0 0 ) 面および （ 1 1 1 ) 面においては 、 いずれも A 1原子 3だけで構成される面と、 N原子 4だけで構成される面とが 交互に現れる。 したがって、 図 1 (b) に示すように、 A 1 N結晶層 7内に、 S i基板 1の表面の S i原子と A 1原子 3とが互いに結合している界面領域 5 aが 形成される場合と、 図 1 ( c ) に示すように、 A 1 N結晶層 7内に、 S i基板 1 の表面の S i原子と N原子 4とが互いに結合している界面領域 5 bが形成される 場合とがある。 図 1 ( b ) に示す状態と図 （b) に示す状態とのうちいずれが発 生するかは、 MB E成長において A 1原子層形成用原料を先に供給するか、 N原 子層形成用原料を先に供給するかによって定まる。
A 1 N結晶層 7の特性は、 A 1 N結晶層 7が図 1 (b ) に示す界面領域 5 aを 有する場合と図 1 ( c ) に示す界面領域 5 bを有する場合とで全く等価ではない が、 いずれの場合であっても A 1 N結晶層 7が結晶性のよい構造を有している点 では一致している。
ただし、 S i基板 1内に p型不純物として機能する A 1原子が侵入することは 好ましくないので、 図 1 ( c ) に示す状態のほうが好ましい場合が多い。 つま り 、 N原子層を形成するための原料ガスを先に供給するほうが好ましい場合が多い といえる。
一第 2の実施形態—
第 2の実施形態においては、 分子線ェビタキシ （MB E ) 装置を使った分子線 ェビ夕キシ法による基本的な A 1 N膜の形成方法の別例について説明する。 図 2 (a) 〜 （ g) は、 本実施形態における A 1 N膜の形成工程を示す断面図である まず、 第 1の実施形態における最初の処理と同様に、 素子を作製するための S i基板 1の洗浄を行なった後、 S i基板 1を弗化水素 （HF ) や弗化アンモニゥ ム （NH4 F ) を含む液に浸漬し、 水洗， 乾燥してから直ちに結晶成長のための MB E装置内に導入する。 この時、 S i基板表面は水素 （H) 原子や極薄の S i 0 アモルファス層で被覆されている。 S i基板 1の主面は （ 1 0 0 ) 面である ことが望ま しいが、 （ 1 1 1 ) 面や他の高次の面、 あるいはそれらを数度オフさ せた面であってもよい。 MB E装置内においては、 1 0 0〜4 0 0 °Cの範囲まで S i基板 1を昇温することにより、 S i基板 1の表面に残る水分や吸着ガスを除 去する。
ここで、 第 1の実施形態においては、 その後、 さらに S i基板 1を昇温して 8 0 0〜 9 0 0 °Cの範囲の温度に保持することにより、 S i基板の上にダングリン グボン ドを残してその上に A 1 N結晶層を形成したが、 本実施形態においては、 S i基板 1の表面に終端原子を残してその上に A 1 N結晶層を形成する。
図 2 ( a) に示すように、 S i基板 1の表面が水素原子 1 0によって覆われて いる場合には、 その後の基板温度の昇温を 5 0 0 °C付近までにとどめる。
そして、 図 2 ( d ) に示すように、 水素原子 1 0をそのまま残して、 これをダ ングリングボン ドの終端原子 1 2として保持する。
一方、 S i基板 1の表面が S i 02 アモルファス層や他の化学種や薄膜によつ て覆われている場合には、 S i基板 1をさらに 8 0 0〜 9 0 0 °Cの範囲の温度に 保持する。 この時、 表面を被覆していた他の化学種や薄い S i 02 アモルファス 層が S i基板 1の表面から脱離する。 すると、 図 2 ( b ) に示すように、 S i基 板 1の表面上にダングリ ングボン ド 2が残される。 そこで、 図 2 ( c ) に示すよ うに、 終端用化学種 1 1を S i基板 1上のダングリ ングボン ド 2に供給する。 その結果、 図 2 ( d ) に示すように、 この化学種 1 1を終端原子 1 2として残 して、 ダングリ ングボン ド 2を終端させる。 このときに用いる終端用化学種 1 1 としては、 水素 （H) ， Mg , 硫黄 （ S ) ， 窒素 （N) , アルミニウム （A 1 ) などのうちのいずれか 1つが選ばれる。
以上のように、 いずれにしても、 S i基板 1の表面上のダングリングボン ドを 終端原子 1 2によって終端させてから、 A 1 Nのェビタキシャル成長処理を行な Ό。
そして、 図 2 ( g) に示す工程において、 A 1 N結晶層 7が形成される。 ここ で、 図 2 ( d ) から図 2 ( ) に移行する過程において、 第 1の実施形態におい て説明したように、 MB E成長を行なう際に最初に供給する原料ガスの種類のよ つて A 1 N結晶層 7の界面領域の最下端の原子が A 1か Nかが定まるのであるが 、 S i基板 1の表面上の終端原子 1 2の種類によって、 最下端に A 1原子 3が付 着しやすいか N原子 4が付着しゃすいかが変わることがある。
そして、 A 1 N結晶層 7の （ 1 0 0 ) 面および （ 1 1 1 ) 面においては、 いず れも A 1原子 3だけで構成される面と、 N原子 4だけで構成される面とが交互に 現れる。 したがって、 図 2 ( e ) に示すように、 A 1 N結晶層 7内に、 S i基板 1の表面の終端原子 1 2と A 1原子 3とが互いに結合している界面領域 5 aが形 成される場合と、 図 2 ( f ) に示すように、 A 1 N結晶層 7内に、 S i基板 1の 表面の終端原子 1 2と N原子 4とが互いに結合している界面領域 5 bが形成され る場合とがある。 A 1 N結晶層 7の特性は、 A 1 N結晶層 7が図 2 ( e ) に示す 界面領域 5 aを有する場合と図 2 ( f ) に示す界面領域 5 bを有する場合とで全 く等価ではないが、 いずれの場合であっても、 A 1 N結晶層 7が結晶性のよい構 造を有している。
ただし、 本実施形態においても、 S i基板 1内に p型不純物として機能する A 1原子が侵入することは好ま しくないので、 図 2 ( f ) に示す状態のほうが好ま しい場合が多い。 つま り、 N原子層を形成するための原料を先に供給するほうが 好ましい場合が多いといえる。
本実施形態の方法によると、 図 2 (d) に示す工程において、 3 :1基板 1の表 面におけるダングリングボン ドを終端原子 1 2によって終端させてから、 A 1 N 結晶の成長処理を行なうので、 第 1の実施形態の方法に比べ、 形成された A 1 N 結晶層 7内における界面準位の密度をより確実に低減できる効果がある。
また、 本実施形態においては、 A 1 N結晶層 5と S i基板 1 との間に、 終端原 子 1 2からなる 1原子層が介在した状態となるので、 終端原子 1 2を構成する化 学種を適宜選択することによって、 A 1原子の S i基板 1への侵入をより効果的 に抑制することができる利点がある。 一第 3の実施形態一
第 3の実施形態においては、 例えば MF I S F E Tなどとして機能する 3端子 も しくは 4端子型電界効果型 トランジスタのゲ一ト絶縁膜として、 A 1 N結晶層 に別の結晶層を積層したものを用いる際の積層膜の形成方法について説明する。 図 3 (a) 〜 （ c ) は、 第 3の実施形態における A 1 N膜及び誘電体薄膜の積層 膜を形成する工程を示す断面図である。
まず、 図 3 ( a) , (b) に示す工程においては、 上述の第 1又は第 2の実施 形態の形成工程を利用して、 S i基板 1の上に A 1 N結晶層 7を形成する。
その後、 図 3 ( c ) に示す工程おいて、 A 1 N結晶層 7の上に、 結晶性を有す る誘電体薄膜 8を形成する。 この誘電体薄膜 8を構成する誘電体材料としては、 少なく ともその比誘電率 （ r ) が直接酸化の S i 0 膜の比誘電率 3. 9より も大きな値を持つものを用いることが望ましい。 さらに、 この誘電体薄膜 8の上 にゲート電極用ポリシリコン膜 9を形成する。
この誘電体薄膜 8を構成する材料は、 高い結晶性を持つことが望ましいがァモ ルファスでも良い。 高い結晶性を有する誘電体薄膜 8を形成したい場合には、 （ 1 1 1 ) S i基板上では六方晶 （ウルッ鉱型構造） の （ 0 0 0 1 ) 面が S i基板 の （ 1 1 1 ) 面と整合するので、 六方晶構造を有する誘電体材料を用いるほうが 好ましい。 また、 （ 1 0 0 ) S i基板上では立方晶 （閃亜鉛型構造） の （ 1 0 0 ) 面が S i基板の （ 1 0 0 ) 面と整合するので、 立方晶構造を有する誘電体材料 を用いるほうが好ま しい。 ただし、 誘電体薄膜が極めて薄い場合には、 S i基板 1の結晶構造をそのままもつことができるので、 必ずしも以上の組み合わせに限 定されるものではない。
また、 誘電体薄膜 8が結晶性を有する場合には、 その格子定数が A 1 N結晶層 7の格子定数か、 あるいは S i基板 1の格子定数に近いことが望ましい。 具体的 に、 誘電体薄膜 8を構成する誘電体材料の例としては、 例えば S iとの格子不整 合率が— 0. 3 7 %である C e 02 や、 S iとの格子不整合率が— 5. 4 %であ る Z r 02 、 あるいはそれらの混晶などが考えられる。
また、 誘電体薄膜 8を構成する誘電体材料として、 例えば A 1 Nとの格子不整 合率が一 4. 5 %である Mg Oなどを用いてもよい。 以上のような材料によって誘電薄膜 8を構成することにより、 A 1 N結晶層 7 と誘電体薄膜 8とを併せた積層体全体の比誘電率 £ r を S i 02 膜の比誘電率の 2倍以上にすることができる。 すなわち、 A 1 N結晶層 7と誘電体薄膜 8とを併 せた積層体全体をゲ一ト絶縁膜として用いることにより、 単位面積当たりの容量 値の高いゲート絶縁膜を実現することができる。
また、 この誘電体薄膜 8には、 単に誘電率が大きいだけでは無く、 強誘電性を 持った結晶性薄膜を用いてもよい。 その場合、 強誘電体材料として、 例えばチタ ン酸バリ ウム （B a T i 03 ) , P Z T ( P b Z r 03 - P b T i 03 ) ， P L Z T (Ρ b , L a, Z r , Τ iを含む酸化物） などがある。 この場合、 結晶性の 高い A 1 N結晶層 7の上に強誘電体材料を形成することによって、 この強誘電性 を持つ誘電体薄膜 8の結晶性を、 アモルファス構造を有する薄膜上に誘電体薄膜 8を形成する場合に比べて格段に高くすることができる。 その結果、 高い結晶性 と強誘電性とを有する誘電体薄膜 8の誘電率を格段に高くすることができ、 A 1 N結晶層 7と誘電体薄膜 8とからなる積層体全体の比誘電率 （ £ Γ ) も大幅に高 くなる。
その際、 高い結晶性を有する A 1 Ν結晶層 7は、 誘電率が A 1 Nよりも高い又 は強誘電性を有する誘電体薄膜 8を S i基板 1上に積層する際のバッファ層とし て機能する。
そして、 A 1 N結晶層 7は高い結晶性を有しており緻密なので、 重金属などを 含む高誘電体材料又は強誘電体材料からなる誘電体薄膜 8からの不純物の拡散を 抑制することができるとともに、 A 1 N結晶層 7自体の誘電率が高いことからゲ ―ト電極に印加した電圧がバ ヅ ファ層である A 1 N結晶層 7にかかる割合をバヅ フ ァ層として S i 0 膜を用いた場合に比べて、 1 / 2以下に低減することがで きる。
また、 A 1 N結晶層 7が高い結晶性を有することから、 A 1 N結晶層 7の上に 形成される誘電体薄膜 8も、 A 1 N結晶層 7の結晶性を反映して高度に配向ある いは結晶化するので、 より高い誘電率を発揮し、 あるいはより安定な残留分極保 持特性を実現することができる。
一第 4の実施形態一 . 第 4の実施形態においては、 M F M I S F E T等として機能する 3端子もしく は 4端子型電界効果型トランジスタのゲート絶縁膜として、 A 1 N結晶の上下に 別の結晶層を積層したものを用いる際の積層膜の形成方法について説明する。 図 4 ( a ) 〜 （ e ) は、 第 4の実施形態における A 1 N結晶層， 結晶性誘電体薄膜 ， 導電性薄膜， 強誘電体膜の積層膜を形成する工程を示す断面図である。
まず、 図 4 ( a ) , ( b ) に示す工程においては、 上述の第 1又は第 2の実施 形態の形成工程を利用して、 S i基板 1の上に A 1 N結晶層 7を形成する。
その後、 図 4 ( c ) に示す工程おいて、 A 1 N結晶層 7の上に、 結晶性を有す る第 1の導電性薄膜 2 1 を形成する。 結晶性を有する第 1の導電性薄膜 2 1 を構 成する材料としては例えば C o S i 2 などが考えられる。
その後、 図 4 ( d ) に示す工程において、 第 1の導電性薄膜 2 1の上に高誘電 性もしくは強誘電性材料からなる結晶性誘電体薄膜 2 2を形成する。 結晶性誘電 体薄膜 2 2を構成する材料としては、 例えばチタン酸バリウム （ B a T i 0 3 ) ， P Z T ( P b Z r 0 3 - P b T i 0 a ) , P L Z T ( P b， L a , Z r , T i を含む酸化物） などがある。
次に、 図 4 ( e ) に示す工程において、 結晶性誘電体薄膜 2 2の上に第 2の導 電性薄膜 2 3を形成する。 結晶性を有する第 2の導電性薄膜 2 3を構成する材料 としては例えば C o S i 2 などが考えられる。
ここで、 第 1の導電性薄膜 2 1および第 2の導電性薄膜 2 3は、 結晶性誘電体 薄膜 2 2の上下に設けられているが、 上方又は下方のうちいずれか一方のみに設 けてもよい。
本実施形態の積層膜をパターニングして、 ゲート構造をソース · ドレイ ン領域 とを形成することにより、 結晶性誘電体薄膜 2 2を不揮発性半導体記憶装置の浮 遊ゲート電極として機能させることが可能になる。 そして、 結晶性誘電体薄膜 2 2に蓄積された電荷を、 第 1の導電性薄膜 2 1あるいは第 2の導電性薄膜 2 3あ るいはその両方との間で移動させることにより、 データの消去や書き込みを行な うことができる。
—第 5の実施形態一
第 5の実施形態においては、 例えば M F I S F E Tなどとして機能する 3端子 も しくは 4端子型電界効果型トランジスタのゲート絶縁膜として、 A 1 N結晶層 に別の非結晶層を積層したものを用いる際の積層膜の形成方法について説明する 。 図 5 ( a) 〜 （ c ) は、 第 5の実施形態における A 1 N膜及び非結晶層の積層 膜を形成する工程を示す断面図である。
まず、 図 5 ( a) に示す工程において、 素子を作製するための S i基板 1の洗 浄を行なった後、 S i基板 1を弗化水素 （H F) や弗化アンモニゥム （NH4 F ) を含む液に浸漬し、 水洗， 乾燥してから直ちに窒化と， MB E成長を行なうた めの装置内に導入する。 この時、 S i基板表面は水素 （H) 原子や極薄の S i 0 ァモルファス層で被覆されている。 S i基板 1の主面は （ 1 0 0 ) 面であるこ とが望ましいが、 （ 1 1 1 ) 面や他の高次の面、 あるいはそれらを数度オフさせ た面であってもよい。 装置内においては、 1 0 0〜 4 0 0 °Cの範囲まで S i基板 1を昇温することにより、 S i基板 1の表面に残る水分や吸着ガスを除去する。 その後、 さらに S i基板 1を昇温して 8 0 0〜 9 0 0 °Cの範囲の温度に保持す る。 この時、 S i基板 1の表面を被覆していた H原子や薄い S i 02 ァモルファ ス層が脱離する。
そして、 図 5 ( b ) に示す工程において、 乾燥させた NH 3 ガスあるいは N 2 0ガス、 あるいはラジカル活性化した窒素ガスを S i基板 1上に供給し、 S i基 板 1の表面の S iを窒化して、 S i 3 N などの窒化珪素化合物からなる非結晶 性のシリコン窒化層 2 5を形成する。 その場合、 清浄 · 平滑な S i基板表面に高 周波セルやヘリコンプラズマセルによって発生された窒素分子 · 原子励起種を照 射するか、 あるいは高い熱を与えられて活性化したアンモニア、 あるいはその派 生分子 · ィォンを照射することによって直接 S iを窒化して得られている。 この 層は 1分子〜数分子層の極めて薄い層で、 アモルファス化せず、 高い周期性を維 持した層であることが望ましい。
その後、 図 5 ( c ) に示す工程において、 MB E成長法により、 結晶性の A 1 N薄膜 2 6を積層する。 この時、 A 1 N薄膜 2 6の下地となるシ リコン窒化層 2 5は非結晶性を有するが、 その膜厚が非常に薄く、 かつ、 新たな窒化膜を CVD などにより堆積するのではなく S i基板 1を窒化させて形成していることから、 シリコン窒化層 2 5には S i基板 1の結晶構造に関する規則性が保持されている 。 そのため、 シリコン窒化層 2 5の上に形成される A 1 N薄膜 2 6も、 S i基板 1内の結晶構造に倣ってほぼェピタキシャル成長といえる状態で形成されること になり、 高い結晶性を実現することが可能である。
そして、 シリコン窒化層 2 5が存在することによ り、 S i基板 1の表面のダン グリ ングボン ドが窒素によって終端されることになり、 界面準位の密度が極めて 小さ くなる。 すなわち、 A 1 N薄膜 2 6とシ リコン窒化層 2 5との積層膜を電界 効果トランジスタのゲ一ト絶縁膜として用いることにより、 高い誘電率と高い耐 性とを有するゲート絶縁膜が得られることになる。
—第 6の実施形態—
第 6の実施形態においては、 A 1 N膜と S i基板との格子不整合に起因する A 1 N膜中の歪みを緩和するための方法について説明する。 本実施形態においては 、 上記第 1〜第 5の実施形態における工程を応用して説明するので、 工程を示す 図は省略する。
本実施形態においても、 上記各実施形態におけると同様に、 素子を作製するた めの S i基板の洗浄を行なった後、 S i基板を弗化水素 （H F ) や弗化アンモニ ゥム （NH4 F ) を含む液に浸漬し、 水洗， 乾燥してから直ちに結晶成長のため の MB E装置内に導入する。 この時、 S i基板表面は水素 （H) 原子や極薄の S i 0 アモルファス層で被覆されている。 S i基板の主面は （ 1 0 0 ) 面である ことが望ましいが、 （ 1 1 1 ) 面や他の高次の面、 あるいはそれらを数度オフさ せた面であってもよい。 MB E装置内において S i基板を昇温することにより、 S i基板 1の表面に残る水分や吸着ガスを除去する。 その後、 さらに S i基板を 昇温して、 S i基板 1の表面を被覆していた H原子や薄い S i 02 アモルファス 層を脱離させる。
その後、 第 1〜第 5の実施形態において説明したように、 S i基板上に直接あ るいは薄い窒化膜を介して A 1 N膜を形成する。 その際、 上記第 1〜第 5の実施 形態において説明した MB E成長において、 酸素， 水素， 硫黄などを不純物とし て A 1 N結晶層 7 (又は A 1 N薄膜 2 6 ) 内に連続的に添加する。 酸素あるいは 水素は M B E装置中に配設されているガスバルブ又はガスセルから供給される。 その際、 それそれの分子のまま供給することも可能であり、 高周波を印加したラ ジカル， イオン又は原子の状態で活性化して供給することも可能である。 また、 硫黄は一般的な K—セルを用いて供給することも可能であり、 バルブクラヅキン グセルなどを用いてクラッキングされた状態で供給することも可能である。 以上の添加元素は、 単独又は 2種以上が混合されて添加される。 また、 これら の元素の添加量はドーパン ト レベルであって、 1 X 1 0 15 c m— 3〜 1 X 1 020 c m— 3の範囲でよい。
以上の添加物を含む A 1 N層を、 各種トランジスタのゲート絶縁膜として用い ても、 これらの添加物は電気特性を悪化させる原因となる電流のリークには寄与 することがなく、 ゲート絶縁膜の絶縁特性を悪化させることはない。
そして、 特に上述の不純物が 1 X 1 015 c m— 3〜 1 X 1 02°c m 3の範囲で A 1 N層に添加することにより、 S i基板とは格子定数が異なる A 1 N層に生じる 格子不整合に起因する歪みを緩和することができる。 その結果、 A 1 N層におけ る転位などの結晶欠陥の導入が抑制され、 A 1 N層の結晶性が向上する。 このよ うに歪みが緩和されているために、 時間の経過によって生じうる特性の劣化や、 加熱過程を経ることによる劣化の進行を抑制することができ、 A 1 N層をゲート 絶縁膜又はゲ一ト絶縁膜の一部として構成される半導体素子の信頼性を向上させ ることができる。
また、 以上の A 1 N層の歪みを緩和する方法とは逆に、 S i基板の主面を （ 1 0 0 ) 面から傾けて、 A 1 N層内の歪みを増大させることにより、 A 1 N層の誘 電率を向上させることも可能である。
一第 7の実施形態一
本実施形態においては、 上記第 1 , 第 2 , 第 3， 第 5の実施形態に示す方法で 形成された A 1 N層 （八 1 ^^結晶層 7又は八 1 薄膜2 6 ) (又は A 1 N層と他 の薄膜との積層膜） からなるゲート絶縁膜を有する半導体素子の 1つである電界 効果トランジスタの構造について説明する。 図 6は、 第 7の実施形態における電 界効果トランジス夕の断面図である。
同図に示すように、 S i基板 5 1の上には素子分離用絶縁膜である L 0 C 0 S 膜 5 2が形成されている。 そして、 S i基板 5 1の L O C O S膜 5 2によって囲 まれる活性領域上には、 A 1 N層のみ又は A l N層と他の薄膜とからなるゲート W
23 絶縁膜 5 3 と、 低抵抗のポリシリコン層 5 4 a及びシリサイ ド層 4 5 bからなる ゲ一ト電極 5 4 と、 ゲート電極 5 4の両側面上に形成されたシリコン酸化膜から なる絶縁体サイ ドウオール 5 5 とが設けられている。 また、 S i基板 1 内におい て、 ゲート絶縁膜 5 3の直下方に位置する領域 （チャネル領域） を挟む低濃度ソ —ス · ド レイ ン領域 （ L D D領域） 5 6 と、 低濃度ソース ' ド レイ ン領域 5 6の 外側に形成された高濃度ソース · ドレイン領域 5 7 とが設けられている。 この低 濃度ソ一ス · ドレイ ン領域 5 6及び高濃度ソース ' ドレイン領域 5 7中の不純物 は、 当該電界効果ト ランジスタが pチャネル型である場合には p型不純物 （ポロ ンなど） であり、 当該電界効果トランジスタが nチャネル型である場合には n形 不純物 （ヒ素， リンなど） である。
上述のように、 3端子又は 4端子電界効果トランジスタにおいて、 ゲート絶縁 膜を結晶性の高い A 1 N層 （又は A 1 N層と他の薄膜との積層膜） によって構成 することにより、 ゲー卜絶縁膜の単位面積当たりの容量値を熱酸化法によって形 成される S i 0 2 膜に比べて大幅に向上させることができる。 したがって、 A 1 N層を有するゲート絶縁膜の場合、 同じ容量値を有する場合には S i 0 膜より も膜厚を大きくすることができるので、 ゲ一ト絶縁膜におけるキヤ リアの直接ト ンネルによるリークがほとんど生じない。 また、 A 1 Nが大きなバン ド不連続量 を持つことと、 A 1 N層中にキヤ リァを発生する不純物や欠陥が極わずかしか存 在しないことから高い絶縁性を保つことができる。
さらに、 A 1 Nと S i との結晶構造の類似性及び格子定数の近似性により、 結 晶性の S i基板上には結晶性の A 1 N層が結晶成長されるので、 S i基板との界 面領域におけるダングリ ングボン ドの発生を抑制することができ、 界面準位の密 度も直接酸化により形成された S i 0 2 膜と同等あるいはそれ以下に抑制するこ とができる。
—第 1〜第 7の実施形態の変形例—
上記各実施形態においては、 A 1 N層 （ A 1 N結晶層 7又は A 1 N薄膜 2 6 ) を M B E法により形成したが、 化学気化堆積 （Chemi cal Vapori zation Deposi ti on : C V D ) 法、 有機金属気相成長 （Metal Organi c Vapor Phase Epi taxy： M 0 V P E ) 法、 ハイ ドライ ド気相成長 （Hydride Vapor Phase Epi taxy： H V P E ) 法、 スパッ夕法などによっても、 結晶性を有する A 1 N層を形成することが可能 である。
また、 上記各実施形態においては、 A 1 N層を MO S トランジスタのゲート絶 縁膜として用いたが、 A 1 N層を M I Sキャパシ夕又は M I Mキャパシ夕の容量 絶縁膜として用いることも可能である。
さらに、 S i基板だけでなく G a A s基板上に高い結晶性を有する A 1 N層を 成長させることが可能である。
—第 8の実施形態—
本実施形態においては、 S i基板の上に、 窒素原子 Nをサーファクタン トとし て用いることにより、 格子非整合な状態で A 1 N結晶層をェピタキシャル成長さ せた例について説明する。
図 8は、 本実施形態において用いた MB E装置 6 0の構成を概略的に示す断面 図である。 同図に示すように、 MB E装置 6 0は、 真空容器 6 1 と、 真空容器 6 1内を真空状態に維持するための真空ポンプ 6 2 と、 真空容器 6 1の一部に取り 付けられたプラズマ化セル 6 4及び K—セル 6 5 と、 それそれプラズマ化セル 6 4 , K一セル 6 5からのェピタキシャル物質の放出を制御するためのシャツ夕一 6 6 , 6 7 とを備えている。 上記プラズマ化セル 6 5は、 窒素をプラズマ化して なるラジカル窒素を真空容器 6 1内に放出するように構成されており、 上記 — セル 6 5は、 A 1原子を真空容器 6 1内に放出するように構成されている。 そし て、 この MB E装置 6 0は、 真空容器 6 3内に配置された被加工物である基板 6 3の上に、 プラズマ化セル 6 4 , 一セル 6 5 (クヌードセンセル） から放出さ れたラジカル窒素と A 1原子とを 1層ずつ交互に成長させることにより、 A 1 N 結晶層をェビ夕キシャル成長させるように構成されている。
図 9は、 上記プラズマ化セル 6 4の構成を示す断面図である。 同図に示すよう に、 プラズマ化セル 6 4は、 機械的にセルを保持するためのケース 7 0 と、 ケー ス 7 0内に配置された P B N (Pyrolytic Boron Nitride) ルヅボ 7 1 と、 P B N ルツポ 7 1の周囲に巻き付けられたコイル 7 2 とを備えている。 そして、 P B N ルツポ 7 1の先端にはラジカル化した窒素の供給のための開口が設けられ、 P B Nルツポ 7 1の底部には N 2 ガスを供給するためのガス導入管 Ί 3が開口してい る。 ガス導入管 7 3は、 バルブ 7 4を介して N 2 ガス供給装置 （ボンベなど） に 接続されている。 なお、 ガス導入管 7 3には、 N2 ガスの流量制御のためのマス フローメ一夕 7 5が取り付けられていることが多い。
この MB E装置 6 0は、 P B Nルツポ 7 1の周囲に巻き付けられたコイル 7 2 に高周波電力を印加することにより、 P B Nルツポ 7 1内に導入された N 2 ガス をプラズマ化して、 ラジカル窒素を基板 6 3上に供給するように構成されている 。 なお、 K—セル 6 5においては、 A 1材料が加熱されることにより、 気化した A 1原子が放出される。
図 1 0は、 A 1 N結晶層をェピ夕キシャル成長させる際の， プラズマ化セル 6 4のシャツ夕一 6 6及び K—セル 6 5のシャヅター 6 7の開閉のタイ ミングを示 す図である。 まず、 あるタイ ミング t 1でプラズマ化セル 6 4のシャ ヅ夕一 6 6 を開いてラジカル窒素を放出し、 その後、 タイ ミ ング t 2で K—セル 6 5のシャ ッ夕一 6 7を開いて A 1原子を放出する。 ここで、 タイ ミング t lとタイ ミング t 2との時間差 Δ tは約 3 m i nであり、 この時間 A tの間に、 ラジカル窒素が S i基板面を覆って、 その後の格子非整合な状態でのェピタキシャル成長に対す るサ一ファクタン トとして機能することになる。 そして、 その後は、 いずれのシ ャッ夕一 6 6， 6 7を開いて、 ラジカル窒素と A 1原子とを連続的に放出するが 、 基板上には N層と A 1層とが 1モノ レイヤ一ずつ交互に形成され、 A 1 N結晶 層がェビ夕キシャル成長することになる。 なお、 シャ ツ夕一 6 6， 6 7の開閉を 、 それそれ N層， A 1層が 1モノ レイヤ一ずつ形成される時間間隔で、 交互にォ ンオフさせることにより、 さらに正確に N層と A 1層とを交互に 1層ずつ形成す ることができる。
図 1 1 (a) 〜 （ c ) は、 本実施形態における A 1 N結晶層のェピタキシャル 成長過程示す図である。 まず、 図 1 1 (a) に示すように、 S i基板 1を超高真 空雰囲気中で加熱して、 S i基板 1の主面を清浄化すると、 その表面にはダング リングポン ド 2が形成される。 このとき、 3 ;1基板 1の主面は、 S iのダイヤモ ン ド構造の （ 1 1 1 ) 面の単位胞の周期を単位 「 1」 とすると、 7 X 7の大きさ の周期構造 （ 7 X 7再構成構造） を有している。
次に、 図 1 1 ( b ) に示すように、 まず、 プラズマ化セル 6 4のシャツ夕一 6 6を開く ことにより、 S i基板 1の主面上にラジカル窒素 （N ) が供給され、 S i基板 1の主面上に N層が形成される。 その後、 K —セル 6 4のシャッター 6 7 を開く ことにより、 N層の上に 1層が形成される。 このとき、 本実施形態におけ る A 1 N結晶層のェビタキシャル成長の機構を第 1の実施形態に対応させてみる と、 実施形態 1のごとく、 S i基板 1の S i単結晶面の最上部に形成されるダン グリ ングポン ドに 1 ： 1 に対応して N原子 4が付着するのではなく、 ダングリン グボンに加えてそれ以外の S i結晶格子内にも N原子 4が入り込むものと考えら れる。 そして、 最初の N層の N原子 4に次層の A 1原子が結合して 1モノ レイヤ 一の A 1層が形成される。
その後、 図 1 1 ( c ) に示すように、 交互に N層と A 1層とが 1モノ レイヤー ずつ形成されて A 1 N結晶層 8 0が形成されるが、 この A 1 N結晶層 8 0の格子 間距離は下地の S i基板 1の格子間距離とはェピタキシャル成長の開始当初から 整合してない。 つま り、 A 1 N結晶本来の格子定数にほぼ一致した格子間距離を 維持しつつ、 ェピタキシャル成長が続けられることになる。
図 1 2は、 本実施形態における S i基板と A 1 N結晶層との積層体の縦断面に おける T E M像を示す図である。 同図に示すように、 S i基板と A 1 N結晶層と の境界部において、 S i基板の 4格子に対して A 1 N結晶層の 5格子が接してお り、 下地の S i基板の結晶格子とは非整合な結晶格子を有する A 1 N結晶層がェ ビ夕キシャル成長していることがわかる。
図 1 3は、 本実施形態においてェピタキシャル成長された A 1 N結晶層の電子 線回折像を示す図である。 同図に示すように、 A 1 N結晶層の （ 0 0 0 1 ) 面パ ターンが得られている。 すなわち、 （ 1 1 1 ) 面を主面とする S i基板の上に、 ( 0 0 0 1 ) 面を主面とする良好な結晶性を有する A 1 N結晶層が得られている ことがわかる。 しかも、 下地の S i基板の （ 1 1 1 ) 面と A 1 N結晶層の （ 0 0 0 1 ) 面とは、 共に稠密面であり、 結晶学上両者は実質的に同一の面である。 こ のことから、 A 1 N結晶層は下地の S i基板の結晶方位に関する情報を受け継い で成長しながら、 下地の S i基板との界面において S iの結晶格子とは非整合に つま り自己の本来の結晶構造にほぼ一致させた結晶格子位置にェビタキシャル成 長したものといえる。 一方、 上記第 8， 第 9の文献に記載されている技術では、 理論的には、 サーフ ァクタン ト効果を利用することにより格子非整合の状態でェピタキシャル成長さ せうる可能性は暗示されているものの、 現実に得られているサーファクタン ト効 果を利用したェピタキシャル成長においては、 格子整合している領域が存在して いて、 歪みが緩和される臨界膜厚が存在していることが記載されている。 つま り 、 単に、 サーファクタン ト効果を利用しただけでは、 必ずしも本実施形態のよう なほぼ完全な格子非整合状態でのェピタキシャル成長が実現しないものと考えら れる。 以下、 本実施形態のェピタキシャル成長が実現したことの合理的な理由に ついて論ずる。
このようなほぼ完全な格子非整合状態でェピタキシャル成長する単結晶層が得 られる理由は、 上述のようにサーファクタン ト効果によるものと推定されるが、 その場合、 さらには、 A 1原子と N原子との結合力が S i原子同士の結合力に比 ベて強いことが格子非整合のェピタキシャル成長を可能ならしめているものと推 定される。 つま り、 サ一ファクタン ト効果に加えて、 ェビタキシャル成長される 原子同士の結合力が下地結晶層における原子同士の結合力よりも強いことにより 、 下地の結晶格子の影響を排してその結晶本来の格子定数を維持しつつェビタキ シャル成長しうるものと考えるのが合理的である。 本実施形態の場合、 A 1 N結 晶体の弾性定数が、 C H= 3 4 5， C 12= 1 2 5 , C i 3 = 1 2 0 , C 3 3 = 3 9 4， C 44= 1 1 8であり、 S i結晶体の弾性定数が、 C H= 1 6 5. 7， C = 5 0 . 6， C 44 = 7 9 . 4である。 したがって、 A 1 N結晶層の原子同士の結合 力が S i基板の原子同士の結合力よりもかなり大き く、 このような原子同士の結 合力の相違も関与して、 本実施形態の格子非整合によるェピタキシャル成長技術 が実現したものと考えられる。
このように、 下地の結晶層よりも原子同士の結合力が大きい成長層であること が格子非整合のェピタキシャル成長を可能ならしめていることを考慮すると、 本 発明の格子非整合によってェビタキシャル成長が可能な結晶膜は、 本実施形態の ような A 1 N結晶層のみに限定されるものではないことがわかる。 本実施形態に おいては、 下地の結晶層の上にェビタキシャル成長させる窒化物膜として A 1 N 結晶層を用いたが、 例えば、 G a N結晶体の弾性定数は、 C H= 2 9 6 , C I2 = 1 3 0 , C 13= 1 5 8 , C 33 = 2 6 7 , C"= 2 4. 1であり、 S i結晶体の弾 性定数に比べるとかなり大きいことがわかる。 一般に、 窒化物は原子同士の結合 力が大きいことが知られており、 その中でも III 属元素の窒化物 （A 1 N， G a N， A l G aN, B N， I nNなど） は良好な結晶体を形成することが知られて いる。 したがって、 N原子のサーファクタン ト効果を利用しつつ、 各種窒化物膜 を当該窒化物膜よりも原子同士の結合力の小さい結晶層の上に形成することによ り、 格子非整合な状態でのェピタキシャル成長を行なわせることができる。 また、 窒素以外のサーファクタン ト効果を有する元素を構成要素とする化合物 結晶層であっても、 当該化合物結晶層よりも原子同士の結合力の小さい下地結晶 層の上に、 本実施形態と同様の方法でェピタキシャル成長させることにより、 下 地結晶層は格子非整合な状態でありながら下地結晶層の結晶方位に関する情報を 受け継いだェピタキシャル成長層を得ることができる。 産業上の利用可能性
本発明の積層体又はその製造方法は、 I Cなどに搭載される M I S型トランジ スタ、 M F I S型トランジスタ、 キャパシ夕などのデバイスに利用することがで きる。
また、 本発明の半導体素子は、 M I S型トランジスタ、 MF I S型トランジス 夕、 キャパシ夕などのデバイスとして用いることができる。

Claims

言青求 の 範 囲
1. 結晶層を有する基板と、
上記結晶層の主面の上にェピタキシャル成長され、 上記結晶層の方位に倣った 方位で上記結晶層とは格子非整合な結晶格子を有し上記結晶層よりも原子同士の 結合力が大きい結晶性化合物膜と
を備えている積層体。
2. 請求項 1の積層体において、
上記結晶性化合物膜は、 ΙΠ 族元素の窒化物膜であることを特徴とする積層体
3. 請求項 1又は 2の積層体において、
上記結晶層は S i結晶層であり、 上記 S i結晶層の主面は （ 1 1 1 ) 面である ことを特徴とする積層体。
4. 請求項 3の積層体において、
上記結晶性化合物膜は、 A 1 N膜であることを特徴とする積層体。
5. 基板の結晶層の主面の上に、 III 族元素の原子層及び N原子層のうちいず れか一方の原子層を形成する工程 （a) と、
上記一方の原子層の上に、 III 族元素の原子層及び N原子層のうちの他方の原 子層を形成する工程 （b) とを交互に繰り返すことにより、 結晶性の III 族元素 の窒化物膜を上記結晶層の上にェピタキシャル成長させることを特徴とする積層 体の製造方法。
6. 請求項 5の積層体の製造方法において、
上記工程 （a) では、 N原子層を形成し、
上記工程 （b) では、 III 族元素の原子層を形成することにより、 上記基板の 主面の結晶格子とは非整合な結晶格子を有する結晶性の III 族元素の窒化物膜を 上記結晶層の上にェピタキシャル成長させることを特徴とする積層体の製造方法
7. 請求項 6の積層体の製造方法において、
上記結晶層は， S i結晶層であり、
上記 S i結晶層の主面は （ 1 1 1 ) 面であることを特徴とする積層体の製造方 法。
8. 請求項 7の積層体の製造方法において、
上記工程 （b ) では、 A 1原子層を形成することにより、 上記窒化物膜として A 1 N膜を形成することを特徴とする積層体の製造方法。
9. 請求項 6〜 8のうちいずれか 1つの積層体の製造方法において、
上記 N原子層の堆積は、 窒素ガスをプラズマ化してなるラジカル窒素を上記結 晶層の主面上に供給する分子線ェピタキシ法 （MB E法） により行なわれること を特徴とする積層体の製造方法。
1 0. 請求項 1 1の積層体の製造方法において、
上記窒素ガスのプラズマ化は、 プラズマセルを用いて行なわれることを特徴と する積層体の製造方法。
1 1. 基板の S i結晶層の主面を窒素， 水素， 硫黄及びマグネシウムのうちい ずれか 1つを含む雰囲気中に曝し、 半導体基板の主面上のダングリングボン ドを 終端させる工程 （a) と、
上記 S i結晶層の上に、 結晶性の A 1 N層を形成する工程 （b ) と
を備えている積層体の製造方法。
1 2. 請求項 1 1の積層体の製造方法において、
上記工程 （b ) の前に、 上記 S i結晶層の主面部を窒化して窒化珪素層を形成 する工程をさらに備え、
上記工程 （b ) では、 上記窒化珪素層の上に結晶性の A 1 N層を形成すること を特徴とする積層体の製造方法。
1 3. 請求項 1 2又は 1 3の積層体の製造方法において、
上記工程 （ b ) では、 上記 A 1 N膜に酸素， 水素及び硫黄のうち少なく ともい ずれか 1つを添加することにより、 上記 A 1 N層内における上記 S i結晶層との 格子不整合に起因する歪みを緩和することを特徴とする積層体の製造方法。
1 4. 半導体層を有する基板と、
上記半導体層の上に設けられ、 A 1 N層を有する絶縁膜と、
上記ゲート絶縁膜の上に設けられた導体からなる電極と
を備えている半導体素子。
1 5. 請求項 1 4の半導体素子において、
上記 A 1 N層は、 上記半導体層の上にェピタキシャルに成長された単結晶層で あることを特徴とする半導体素子。
1 6. 請求項 1 5の半導体素子において、
上記半導体層は S i結晶層であり、
上記半導体層の主面は （ 1 1 1 ) 面であり、
上記 A I N層は稠密六方晶で、 その主面は （ 0 0 0 1 ) 面であることを特徴と する半導体素子。
1 7. 請求項 1 5の半導体素子において、
上記半導体層は S i結晶層であり、
上記半導体層の主面は （ 1 0 0 ) 面であり、
上記 A 1 N層は立方晶で、 その主面は （ 1 0 0 ) 面であることを特徴とする半 導体素子。
1 8 . 請求項 1 4の半導体素子において、
上記半導体層の表面におけるダングリ ングボン ドがアルミニウム， 窒素， 水素
， 硫黄及びマグネシウムのうちいずれか 1つによって終端されていることを特徴 とする半導体素子。
1 9 . 請求項 1 4〜 1 8のうちいずれか 1つの半導体素子において、
上記絶縁膜はゲート絶縁膜であり、 かつ、 上記 A 1 N層と上記半導体層との間 に介在する窒化珪素層をさらに備えていることを特徴とする半導体素子。
2 0 . 請求項 1 4〜 1 8のうちいずれか 1つの半導体素子において、
上記絶縁膜はゲート絶縁膜であり、 かつ、 上記 A 1 N層の上に形成された A 1 Nよりも高い誘電率を有する誘電体材料及び強誘電性を有する材料のうち少なく ともいずれか 1つにより構成される誘電体層をさらに有することを特徴とする半 導体素子。
2 1 . 請求項 1 4 ~ 1 8のうちいずれか 1つの半導体素子において、
上記絶縁膜はゲート絶縁膜であり、 かつ、 上記 A 1 N膜の上に形成された A 1 Nよりも高い誘電率を有する誘電体材料及び強誘電性を有する材料のうち少なく ともいずれか 1つにより構成される誘電体層をさらに有し、
上記誘電体層の上側及び下側のうち少なく ともいずれか一方には、 結晶性を有 する導電性膜が設けられていることを特徴とする半導体素子。
2 2 . 請求項 1 4の半導体素子において、
上記 A 1 N層には、 酸素， 水素， 硫黄のうち少なく ともいずれか 1つが含まれ ており、 上記 A 1 N層内における上記半導体層との格子不整合に起因する歪みが 緩和されていることを特徴とする半導体素子。
2 3 . 請求項 1 4の半導体素子において、 上記 A 1 N層における上記半導体層との格子不整合が拡大されて、 上記 A 1 N 層の誘電率が高められていることを特徴とする半導体素子。
PCT/JP2000/004477 1999-07-07 2000-07-06 Corps multicouche, procede de fabrication d'un corps multicouche et dispositif semi-conducteur WO2001004943A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP00944272A EP1209729A1 (en) 1999-07-07 2000-07-06 Multilayered body, method for fabricating multilayered body, and semiconductor device
KR1020027000156A KR20020031379A (ko) 1999-07-07 2000-07-06 적층체, 적층체의 제조방법 및 반도체소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19265999 1999-07-07
JP11/192659 1999-07-07

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10019540 A-371-Of-International 2002-01-03
US10/870,180 Division US20040224459A1 (en) 1999-07-07 2004-06-18 Layered structure, method for manufacturing the same, and semiconductor element

Publications (1)

Publication Number Publication Date
WO2001004943A1 true WO2001004943A1 (fr) 2001-01-18

Family

ID=16294920

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/004477 WO2001004943A1 (fr) 1999-07-07 2000-07-06 Corps multicouche, procede de fabrication d'un corps multicouche et dispositif semi-conducteur

Country Status (5)

Country Link
EP (1) EP1209729A1 (ja)
KR (1) KR20020031379A (ja)
CN (1) CN1155995C (ja)
TW (1) TW466771B (ja)
WO (1) WO2001004943A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058164A2 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Gan layer on a substrate with an amorphous layer
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380690C (zh) * 2003-11-20 2008-04-09 果尚志 可减少高度晶格常数失配影响的半导体结构及形成的方法
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
KR100707215B1 (ko) * 2006-04-25 2007-04-13 삼성전자주식회사 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자
US7910929B2 (en) 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
CN102651310B (zh) * 2012-04-09 2014-07-16 中国电子科技集团公司第五十五研究所 利用多缓冲层制备宽禁带单晶薄膜及方法
JP6311879B2 (ja) * 2013-08-12 2018-04-18 三菱マテリアル株式会社 サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
KR20210047592A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 전자 소자 및 그 제조방법
NO20230297A1 (en) * 2022-03-22 2023-09-25 Integrated Solar As A method of manufacturing group III-V based semiconductor materials comprising strain relaxed buffers providing possibility for lattice constant adjustment when growing on (111)Si substrates

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292327A (ja) * 1985-10-18 1987-04-27 Hitachi Ltd 半導体装置及びその製造方法
JPS6482671A (en) * 1987-09-25 1989-03-28 Nec Corp Manufacture of mis field-effect transistor
JPH01211976A (ja) * 1988-02-18 1989-08-25 Nec Corp ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法
US5616947A (en) * 1994-02-01 1997-04-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an MIS structure
JPH09309795A (ja) * 1996-05-22 1997-12-02 Fine Ceramics Center 立方晶窒化アルミニウム薄膜およびその合成方法
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JPH11162852A (ja) * 1997-11-28 1999-06-18 Tdk Corp 電子デバイス用基板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292327A (ja) * 1985-10-18 1987-04-27 Hitachi Ltd 半導体装置及びその製造方法
JPS6482671A (en) * 1987-09-25 1989-03-28 Nec Corp Manufacture of mis field-effect transistor
JPH01211976A (ja) * 1988-02-18 1989-08-25 Nec Corp ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法
US5616947A (en) * 1994-02-01 1997-04-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an MIS structure
JPH09309795A (ja) * 1996-05-22 1997-12-02 Fine Ceramics Center 立方晶窒化アルミニウム薄膜およびその合成方法
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JPH11162852A (ja) * 1997-11-28 1999-06-18 Tdk Corp 電子デバイス用基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
WO2002058164A2 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Gan layer on a substrate with an amorphous layer
WO2002058164A3 (en) * 2001-01-19 2002-12-27 Motorola Inc Gan layer on a substrate with an amorphous layer

Also Published As

Publication number Publication date
CN1155995C (zh) 2004-06-30
TW466771B (en) 2001-12-01
EP1209729A1 (en) 2002-05-29
CN1355931A (zh) 2002-06-26
KR20020031379A (ko) 2002-05-01

Similar Documents

Publication Publication Date Title
US20040224459A1 (en) Layered structure, method for manufacturing the same, and semiconductor element
JP4492783B2 (ja) 半導体装置及びその製造方法
US7632745B2 (en) Hybrid high-k gate dielectric film
JP4369438B2 (ja) 電界効果型トランジスタ
KR100801544B1 (ko) 전계효과 트랜지스터 및 그의 제조방법
US8716753B2 (en) Nitride semiconductor material, semiconductor element, and manufacturing method thereof
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
US7425721B2 (en) Field-effect transistor
WO2005015642A1 (ja) 半導体装置及びその製造方法
US11502176B2 (en) Semiconductor device with ferroelectric aluminum nitride
WO2001004943A1 (fr) Corps multicouche, procede de fabrication d&#39;un corps multicouche et dispositif semi-conducteur
US6495409B1 (en) MOS transistor having aluminum nitride gate structure and method of manufacturing same
KR20180123953A (ko) 반도체 소자 및 그 제조 방법
KR100707215B1 (ko) 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자
JP2001077112A (ja) 積層体，積層体の製造方法及び半導体素子
Kang et al. Fabrication and current-voltage characterization of a ferroelectric lead zirconate titanate/AlGaN∕ GaN field effect transistor
JP3875477B2 (ja) 半導体素子
US9871112B1 (en) Semiconductor device and method of manufacturing the same
JP2007234986A (ja) ＡｌＮ障壁層を有するＧａＮ系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法
US8975728B2 (en) Semiconductor device, semiconductor substrate, method for manufacturing device, and method for manufacturing semiconductor substrate
CN113921613B (zh) 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法
CN115188821A (zh) 一种氮化镓hemt器件及其制备方法
CN117096191A (zh) 一种FinFET结构的Al1-xScxN铁电调控场效应晶体管及其制备方法
Kang et al. Ferroelectric PZT/AlGaN/GaN field effect transistors
CN111463129A (zh) 基于原位钝化及氧化工艺的GaN器件及其制备方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00808799.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10019540

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020027000156

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2000944272

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027000156

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000944272

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1020027000156

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 2000944272

Country of ref document: EP