WO2000046433A1 - Plaquette de silicium epitaxiale et son procede de fabrication ; substrat pour plaquette de silicium epitaxiale - Google Patents

Plaquette de silicium epitaxiale et son procede de fabrication ; substrat pour plaquette de silicium epitaxiale Download PDF

Info

Publication number
WO2000046433A1
WO2000046433A1 PCT/JP2000/000379 JP0000379W WO0046433A1 WO 2000046433 A1 WO2000046433 A1 WO 2000046433A1 JP 0000379 W JP0000379 W JP 0000379W WO 0046433 A1 WO0046433 A1 WO 0046433A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
region
silicon wafer
crystal
epitaxial
Prior art date
Application number
PCT/JP2000/000379
Other languages
English (en)
French (fr)
Inventor
Ryoji Hoshi
Susumu Sonokawa
Masahiro Sakurada
Tomohiko Ohta
Izumi Fusegawa
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US09/646,713 priority Critical patent/US6565822B1/en
Priority to EP00901901A priority patent/EP1069214B1/en
Priority to DE60043967T priority patent/DE60043967D1/de
Publication of WO2000046433A1 publication Critical patent/WO2000046433A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)

Definitions

  • the present invention relates to a large-diameter epitaxial silicon wafer, a method for producing the same, and a substrate for an epitaxial silicon wafer.
  • CZ method Czochralski method
  • epiu epi-silicon silicon
  • the epi-wafer consists of an epitaxial layer (hereinafter referred to as an epi-layer), which is cut out of a silicon single crystal grown by the cZ method or the like. Is produced by growing Until now, the quality of the mirror silicon substrate used as the substrate has been neglected because the epi layer has been deposited on the epi layer.
  • an epi-layer an epitaxial layer
  • the V region is the region where recesses and vacancies are predominantly generated due to lack of silicon atoms, and the V region is due to the extra silicon atoms.
  • This V region There is a high density of glow-in defects such as FPDs, LSTDs, and COPs, which are attributed to voids where vacancy-type point defects are aggregated, and it is thought that dislocation loops are caused in region I.
  • L / D abbreviation of interstitial dislocation loop, LSEPD, LFPD, etc.
  • the boundary between the V region and the I region in the crystal is defined by the crystal growth rate F [mm / min] and the temperature gradient Gl ° C / ⁇ m] in the direction of the crystal growth axis near the crystal growth interface.
  • G is the value obtained by dividing the temperature difference of 12 ° C by the axial distance [mm] from the melting point of silicon at 141 ° C to 140 ° C.) Is determined by FZG. If this F / G exceeds a certain value, it becomes the V region, and if it falls below this value, it becomes the I region.
  • the temperature gradient G in the crystal growth axis direction has a distribution in the radial direction of the crystal growth interface, and is small at the center and large at the periphery of the crystal (see Fig. 1). Since the growth rate of the growing crystal is constant in the radial direction, the radial distribution of FZG is the reciprocal of the radial distribution of G. If FZG exceeds a certain value over the entire growth interface of the crystal, a crystal without I region can be obtained over the entire wafer. However, at this time, the outer periphery of the crystal, 20 mm, is a region where point defects can be diffused outward to the crystal surface and disappear, so this part is usually excluded.
  • the F / G is 0.1 at all insides except the peripheral portion 20 mm.
  • the FZG is 0.18 mm 2 / ° C ⁇ min or less on the entire inside except for the peripheral portion of 2 O mm, crystals in the entire I region can be obtained.
  • protrusions become even larger when the epitaxy layer is stacked, and that they may be detected as ordinary particles or the like.
  • protrusions were often present in the I region, which was conventionally said to have few defects.
  • Such protrusions and protruding particles may cause disconnection of wiring when an integrated circuit is formed on the wafer surface during device fabrication, and have a large effect on device characteristics and reliability.
  • the existence of epipia cannot be recognized in terms of quality. Disclosure of the invention
  • the present invention has been made in view of such a problem, and a wafer which does not include the I region on the entire surface is formed from a single crystal having a large diameter. There is no protruding particles on the surface of the epi layer with the shar layer.
  • large-diameter single crystals whose entire surface is in the I region are manufactured with high yield and high productivity to improve the productivity of epi wafers and reduce costs.
  • the main purpose is to plan
  • the first aspect of the present invention is that a projection having a size of at least 100 nm and a height of at least 5 nm is present on the epitaxial layer. It is a featured feature that does not work.
  • Such an epi-silicon component has almost no protrusions or protrusion-like particles of the above-mentioned size on the epi-layer, which are detrimental to quality. It is possible to obtain a high-quality epitaxial wafer that rarely causes disconnection of wiring in the semiconductor process and does not adversely affect device characteristics and reliability.
  • a silicon wafer for an epitaxy substrate having no protrusion having a size of 100 nm or more and a height of 5 nm or more. This is a method for producing an epitaxial silicon condenser, characterized by using a condenser.
  • the epitaxial growth can be achieved. Later, it is possible to manufacture high-quality epitaxial silicon components that have no protrusions of 100 nm or more in size and 5 nm or more in height on the epitaxial layer, which degrade device characteristics. it can.
  • a third aspect of the present invention is directed to a epitaxial substrate characterized in that a silicon crystal not containing an I region is used as a silicon substrate for an epitaxial substrate. This is a method of manufacturing a reconstituter.
  • a wafer is cut out from a single crystal that does not include the I region, which is a cause of many projections on the epitaxial layer, and the I region is formed over the entire surface of the wafer. If silicon wafers that do not contain silicon are used for epitaxial substrates, high quality wafers with no protrusions with a size of 100 nm or more and a height of 5 nm or more exist on the epitaxial layer. Manufactures Pitaxial silicon wafers be able to.
  • a single crystal rod containing no I region is grown, and the single crystal rod is grown.
  • This is a method of manufacturing an epitaxial silicon wafer characterized by stacking an epitaxial layer on a silicon wafer that does not include the I region on the entire surface cut out from the rod.
  • a silicon single crystal that does not contain the I region in the single crystal is grown and cut from the single crystal rod. If an epitaxial layer is stacked on a silicon wafer that does not include the I region on the entire exposed surface, protrusions or protrusion-like particles will be generated on the epitaxial layer. There is very little to do, and high quality epitaxial silicon wafers can be produced.
  • a magnetic field can be applied when growing a silicon single crystal by the chiral key method.
  • the convection of the silicon melt in the direction crossing the magnetic field lines can be suppressed, and the temperature gradient in the silicon melt can be increased. As a result, the crystal growth rate can be increased.
  • Ni will Yo this, 0 single crystal to be manufactured resistivity. 0 3 Q 'in the case of more than cm.
  • FZG of Li co down monocrystalline 0. 1 8 mm 2 Z ° C' min or more and thus, a single crystal rod having an entire in-plane V region can be grown, and the epitaxy is cut on a silicon wafer in the entire in-plane V region cut out from the single crystal rod. Epitaxy with stacked layers and almost no protruding particles We can manufacture Yanoresilicon Ewa.
  • the silicon single crystal growth condition F / G is determined by the resistivity of the single crystal to be produced.
  • the applied magnetic field be a horizontal magnetic field and the center magnetic field strength be 500 to 600 Gauss.
  • the applied magnetic field is a horizontal magnetic field (hereinafter also referred to as the HMCZ method) and the center magnetic field strength of the horizontal magnetic field is 500 to 600 Gauss
  • the center magnetic field strength of the horizontal magnetic field is 500 to 600 Gauss
  • the convection in the vertical direction of the silicon melt inside is efficiently suppressed, the amount of oxygen evaporation at the crystal periphery is suppressed, and the in-plane distribution of oxygen concentration in the crystal diameter direction is further uniformed.
  • the axial temperature gradient (dT / dZ) m of the silicon melt below the crystal can be reduced, and the growth rate is increased. be able to.
  • the crystal rotation during single crystal growth be set to 10 rpm or less.
  • the growth rate F In order to make the entire area of the wafer into the V region, it is better to increase the growth rate. However, if the growth rate F is increased, the crystal is deformed. In order to suppress this deformation, it is effective to slow down the crystal rotation.However, generally, the slowing down of the crystal rotation leads to an uneven oxygen concentration at the crystal growth interface. Undesirably, the wafer may be warped, especially in the device process, which is a problem. However, in the present invention, since a horizontal magnetic field is applied, the convection in the vertical direction is suppressed, and even if the rotation of the crystal is reduced, the in-plane distribution of the oxygen concentration is not extremely deteriorated. The growth rate can be increased without deformation.
  • a large diameter single crystal rod having a diameter of 250 mm (10 inches) or more is manufactured.
  • the present invention if the above-mentioned conditions for growing a single crystal are satisfied, it is possible to relatively easily grow a single crystal having a diameter of 10 inches or more in the radial plane as a V region. A projection can be prevented from being formed on the wafer, and the epitaxy silicon wafer of the present invention is manufactured by the above manufacturing method. It is a silicon wafer.
  • the epitaxy silicon wafer obtained by the method of the present invention does not have protrusions with a size of 100 nm or more and a height of 5 nm or more on the epi layer, High quality without adversely affecting the characteristics and reliability of Became an epitaxy.
  • the substrate for an epitaxial silicon substrate of the present invention is characterized in that the oxygen concentration in-plane distribution produced by the above-mentioned production method is 10% or less. This is a substrate for recombination.
  • the substrate for epitaxy silicon wafer obtained by the method of the present invention has a small oxygen concentration in-plane distribution of 10% or less, which adversely affects the characteristics and reliability of the device. It is a high-quality epitaxial silicon substrate that does not give the substrate.
  • the I-region is not included on the entire surface in the radial direction of a single crystal having an appropriate quality as a silicon single crystal for an epitaxy silicon wafer, and is processed into an epi-wafer. Then, the yield and productivity of high-quality silicon single crystals without protrusions (particle-like scattering) were improved, and the cost of manufacturing single crystals could be significantly reduced.
  • FIG. 1 is a schematic diagram showing the in-plane distribution of the temperature gradient G immediately above the crystal growth interface and the growth conditions FZG.
  • FIG. 2 is an explanatory diagram showing the resistivity dependence of a growth condition FZG at which an OSF ring occurs in a P-type low resistivity single crystal.
  • FIG. 3 is a schematic diagram of a single crystal pulling apparatus by the HMCZ method used in the present invention and an explanatory diagram of a heat balance.
  • FIG. 4 (a) is a diagram showing the result of performing high-sensitivity particle measurement on a wafer surface having an I region in the peripheral portion.
  • Fig. 4 (b) shows the result of performing high-sensitivity particle measurement on the epi film after forming an epitaxy film on the surface of the wafer with the I region in the periphery.
  • FIG. 4 is a result diagram showing an example of a protrusion obtained by observing particles observed in the periphery of the polysilicon silicon wafer of FIG. 4 (a) of the present invention by AFM.
  • FIG. 6 is a result diagram showing an example of a projection obtained by observing the particles observed by the epitaxial silicon wafer of FIG. 4 (b) by AFM.
  • FIG. 7 (a) is a diagram showing the results of performing high-sensitivity particle measurement on the surface of the wafer not including the region I according to the present invention.
  • FIG. 7 (b) is a diagram showing the result of performing high-sensitivity particle measurement on the epi film after forming an epitaxy film on the surface of the wafer not including the region I according to the present invention.
  • the size of the protrusions or protrusion-like particles was found to be larger. It was found that there was no effect if the size was less than 100 nm and the height was less than 5 nm. Therefore, if a silicon wafer that does not include protrusions or protrusion-like particles larger than the above-mentioned size is used as a substrate for an epi wafer, a high quality epoxy silicon wafer can be obtained. Will be obtained.
  • the F and G should be adjusted so that the F / G under the single crystal growth condition exceeds a predetermined value in all radial directions of the crystal. May be controlled.
  • the value of F / G may be 0.18 mm 2 ° C ⁇ min or more.
  • G of the usual hot zone is 2.5 to 4 at the center of the crystal.
  • the value of G at an outer circumference of 20 mm is 5 ° C / mm, and is 3.0 to 6.0 ° C / mm. Therefore, it is understood that F needs to be about 0.55 to 1.1 mm / min to satisfy the above F / G.
  • the solidification latent heat generated when the silicon melt crystallizes becomes large, so that the growth rate is reduced, as described above. High growth rates are no longer achievable.
  • the desired FZG can be achieved by changing the hot zone to reduce G, or increasing the growth rate. Become.
  • the growth rate is increased while maintaining the conventional hot zone in which G at the outer periphery of 20 mm is not less than 3.0 ° C./mm, and the above problem is solved.
  • the above problem is solved.
  • HMCSZ method horizontal magnetic field application CZ method
  • a low-speed crystal rotation were used to increase the growth rate.
  • the crystal growth speed V max in the C Z method is determined by the heat balance of the growing crystal.
  • the amount of heat entering the crystal includes the amount of heat from the silicon melt to the crystal, Hin, and the latent heat of solidification, H sol, generated when the liquid changes into a solid phase.
  • the amount of heat H out discharged from the crystal is considered to be equal to the sum of Hin + H sol.
  • H m is the temperature gradient of the silicon melt under the crystal (d TZ d Z) m
  • H sol is the crystal growth rate F
  • H out is the temperature gradient G just above the crystal growth interface.
  • the purpose of the present invention is to grow a crystal without an I region by improving the growth rate while maintaining G, without changing the hot zone. out is assumed to be constant. Therefore, it is necessary to reduce Hin.
  • a magnetic field was applied.
  • the axial temperature gradient (dT / dZ) m of the silicon melt under the crystal can be reduced, and Hin can be reduced.
  • the radial temperature gradient (dT / dX) m in the silicon melt can be increased, and the crystal can be grown at high speed.
  • Can prevent solidification from the crucible wall, which would occur in the event of a fire see Nikkei Micro Devices, July 1986). With these effects, it is possible to raise the upper limit of F max. However, this alone could not achieve the above growth rates.
  • the central magnetic field strength of the horizontal magnetic field is set to 500 to 600 Gauss, and the crystal rotation during single crystal growth is controlled to 10 rpm or less.
  • the vertical convection of the silicon melt is efficiently suppressed, and the unevenness of the oxygen concentration in the center and the periphery of the crystal growth interface due to the slower rotation of the crystal is improved, and the crystal is deformed. It is possible to speed up the crystal growth without any accompanying problems.
  • the crystal growth rate could be increased.
  • the single crystal pulling apparatus 30 includes a pulling chamber 31, a crucible 32 provided in the pulling chamber 31, and a heat source disposed around a note crucible 32. , A crucible holding shaft 33 for rotating the Norrebo 32, and a rotating mechanism (not shown), a seed chuck 6 for holding a silicon seed crystal 5, and a seed chuck 6 It is configured to include a wire 7 for pulling up 6 and a winding mechanism (not shown) for rotating or winding the wire 7.
  • the crucible 32 is provided with a quartz crucible on the inner side for containing the silicon melt (hot water) 2, and a graphite crucible on the outer side. Further, a heat insulating material 35 is disposed around the outside of the heater 34.
  • a horizontal magnetic field magnet 36 is placed outside the pulling chamber 31 in the horizontal direction, and the convection of the silicon melt 2 is suppressed by the HMCZ method to ensure stable growth of the single crystal. Is working. Next, a method for growing a single crystal using the above-described HMCZ single crystal pulling apparatus 30 will be described.
  • a high-purity polycrystalline silicon material is heated to a melting point (approximately 1412 ° C) or higher and melted.
  • a horizontal magnetic field is applied, and the wire 7 is unwound, so that the tip of the seed crystal 5 is brought into contact with or immersed substantially in the center of the melt 2 surface.
  • the crucible holding shaft 33 is rotated in an appropriate direction, and while the wire 7 is being rotated, the wound seed crystal 5 is pulled up to start single crystal growth. You. Thereafter, by appropriately adjusting the pulling speed and the temperature, it is possible to obtain a substantially columnar single crystal rod 1.
  • the single crystal growth rate F [mm / min] and the temperature gradient G [° C / mm] in the direction of the crystal growth axis near the single crystal growth interface By properly adjusting the FZG [mm 2 / ° C ⁇ min] represented by the formula, a single crystal that does not include the I region can be obtained.
  • the silicon single crystal produced by the production method and apparatus described above is grown under appropriate conditions of the HMCZ method of the present invention, it is not restricted to high-speed growth.
  • the deformation is extremely small, and a single crystal rod without large projections can be obtained even when processed into an epitaxy wafer, which does not include the I region on the entire surface when processed into a wafer shape.
  • the epitaxial silicon wafer of the present invention is, for example, a single crystal rod which does not include the I region over the entire surface in the radial direction of the single crystal manufactured by the above-described manufacturing method and apparatus. If a mirror surface wafer is formed from the cut wafer and an epitaxy film is deposited on the wafer by a normal CVD method, the surface is observed as a protrusion or protrusion on the surface. This makes it possible to create an epitaxial wafer without distortion.
  • silicon epitaxial growth by the CVD method involves introducing a source gas containing .Si together with a carrier gas (usually H 2 ) into the reactor, and allowing it to grow at a temperature of more than 100 ° C. This is performed by depositing Si generated by thermal decomposition or reduction of the source gas on a silicon substrate heated to a high temperature.
  • the source gas is S Four types, iC1SHC3SiH2C1SiH4, are commonly used.
  • the reaction temperature is in the case of S i C 1 4, the main and 1 for by that hydrogen reduction of H 2 to 1 5 0 ⁇ 1 2 0 0 ° C and rather high, that Do ratio of chlorine rather small a low temperature Do Ri, causes growth in S i in the case of H 4 is Tsu by the thermal decomposition reaction 1 0 0 0 ⁇ 1 1 0 0 ° C.
  • a horizontal furnace, a vertical (disk) furnace, a barrel furnace, a single-wafer furnace, etc. are used for the epitaxial growth equipment.
  • a large number of silicon wafers are simultaneously filled as the diameter of silicon substrates increases.
  • the single-wafer method which processes one sheet at a time, is becoming mainstream in terms of improving productivity and uniformity of film thickness and resistivity.
  • Resistivity 8 ⁇ 1 2 Omega Resistivity 8 ⁇ 1 2 Omega.
  • the growth conditions FZG at the crystal periphery 2 O mm position 0. 1 5 5 mm 2 / ° C ⁇ min and a diameter of 8 was pulled inch single From the crystal rod, a wafer (assumed to be W-1) that includes the I region almost entirely in the plane, and the growth condition at the periphery of the crystal at 20 mm FZG is 0.239 mm 2 / ° C ⁇ From the single crystal rod pulled as min, an wafer (assumed to be W-2) that did not include the I region over the entire surface was fabricated.
  • the calculation of G includes, for example, an integrated heat transfer analysis software called FEMAG (F. D upret, P. Nicodeme, Y. Ryckma ⁇ s, P. W outers, and M. J. Using the Crochet, Int. J. Heat Mass Transfer, 33, 1849 (1900), the melting point of the silicon is 14 14 Calculate the distance to the position where the temperature reaches 0 ° C, and divide the value obtained by dividing 12 ° C (14 12 ° C-140 ° C) by this distance into G (° C / mm). When these wafers were observed using a high-sensitivity particle counter, very small particle-like scattering was detected at the outer periphery corresponding to the region I of W-1. [See Fig.
  • a central magnetic field strength of 400 mm Gauss horizontal magnetic field was applied to the HMCZ method, and a 12-inch single crystal with a resistivity of about 10 ⁇ cm was cut from a 28-inch crucible.
  • the crystal was grown at 7.0 rpm. According to the hot zone used here, G at 20 mm around the crystal was 3.55 ° C mm. At this time, it was possible to grow at a growth rate of 0.99 mm Z min.
  • the FZG at the periphery 20 mm is 0.279 mm 2 /. C 'min.
  • Example 2 Under the same conditions as in Example 1 except that a normal CZ method without a magnetic field was used, a 12-inch single crystal with a resistivity of about 10 ⁇ cm was used as a 28-inch Norrebo. It grew up from.
  • the oxygen concentration of the crystals used in this evaluation was 13 ppma (JEIDA) or more, and the heat treatment was performed at 100 ° C for 3 hours and at 115 ° C for 100 minutes. If the OSF ring was not detected after a single heat treatment, the heat treatment was performed at 115 ° C for 100 minutes. In this way, if the OSF ring does not come out through two heat treatments, the OSF ring Judged that it was not detected.
  • a G at 20 mm around an 8-inch crystal of 0.08 ⁇ ⁇ cm is grown at a growth rate of 1.7 using a hot zone of 4.33 ° / 11111. Growed at 8 mm / min.
  • the oxygen concentration obtained by the gas fusion method was The in-plane distribution was less than 10%.
  • Resistivity 0. 0 0 8 Q 'required F / G in cm are shorted with the above formula, 0. 4 0 mm 2 / ° C' min der is, at around 2 O mm of this grown crystals
  • F / G is Ru 0. 4 1 mm 2 / ° C ⁇ min der. No OSF ring was detected in the wafer sample cut from this crystal. Therefore, it was confirmed that the entire surface of the wafer was the V region.
  • the growth rate is 1.0. It was grown at O mmZ min. According to the above formula, the required F / G at the resistivity of 0.014 ⁇ ⁇ cm is 0.273 mm 2 / ° C ⁇ min, and the F / G at 2 O mm around the crystal grown this time is / G 0 at. 2 6 7 mm 2 / ° C ⁇ min, resulted below the calculated value.
  • the OSF ring was detected at a position 25 mm from the periphery of the wafer sample cut from this crystal, and it was confirmed that the I region was included in the periphery.
  • Comparative Example 2 above is one of the results of a series of experiments performed to obtain the F / G-p relational expression.These experiments were repeated under different conditions to improve the accuracy of the relational expression. This was proved by 2 and Example 3.
  • a silicon single bond having a diameter of 8 inches and a diameter of 12 inches is used.
  • the present invention is not limited to this, and is applicable to, for example, a silicon single crystal having a diameter of 16 inches or more, regardless of the diameter.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

明 細 書 ェ ピタ キシャルシ リ コ ンゥ ハおよ びその製造方法 並びにェ ピタ キシャルシ リ コ ンゥエ ーハ用基板
技術分野
本発明は、 大直径ェ ピタ キシャルシ リ コ ンゥエ ーハお よびその製造方 法並びにェ ピタ キシャルシ リ コ ンゥエ ーハ用基板に関する も のであ る。 背景技術
現在製造されている演算素子やメ モ リ ー等デバイ スの多く は、 チ ヨ ク ラ ルスキー法 （ C Z法） に よ り 引上げ られたシ リ コ ン単結晶か ら ゥェ一 ハを製造し、 その ゥ 八面上に作製 されている。 これ らのデバイ スは シ リ コ ンゥ ハの極表層 を利用 して電気回路を構成し、 動作 させてい る。 こ の表層の品質向上、 またラ ッチア ッ プを防ぐ手法 と して、 ェ ピタ キシャルシ リ コ ンゥ （以下、 ェ ピウ と い う こ と 力；ある） が しばしば使用 される。
こ のェ ピウエ ーハは、 c Z 法等によ り 育成されたシ リ コ ン単結晶から 切 り 出 された ゥ ハにェ ピタ キシャル層 （以下、 ェ ピ層 と レ、 う こ と が ある） を成長 させる こ と に よ っ て作製 される。 今ま でェ ピウ ハにお いては、 ェ ピ層を積むが故に、 その基板と な る鏡面シ リ コ ン ゥ 八の 品質は軽視されてき た。
一般的に、 結晶中では、 結晶成長時に形成 される点欠陥が二種類あ り は空孔 （ V a c a n c y ) であ り 、 も う は 自 己格子間原子 （ I n t e r s t i t i a 1 - S i ) であ る。 こ の内、 シ リ コ ン原子の不足 か ら発生する凹部、 空孔の よ う な も のが優勢な領域が V領域であ り 、 シ リ コ ン原子が余分に存在する こ と に よ り 発生する転位や余分なシ リ コ ン 原子の塊等の 自 己格子間原子が優勢な領域が I 領域であ る。 こ の V領域 には空孔タ イ プの点欠陥が集合 したボイ ド起因 と されている F P D 、 L S T D 、 C O P 等の グロー ンイ ン欠陥が高密度に存在 し、 I 領域には転 位ループ起因 と 考え られている L / D (格子間転位ループの略号、 L S E P D 、 L F P D等） の欠陥が低密度に存在する と されている。
そ して、 結晶中での V領域と I 領域の境界は、 結晶成長速度 F [ m m / m i n ] と 結晶成長界面近傍の結晶成長軸方向の温度勾配 G l °C / τη m ] (こ こ に G は、 シ リ コ ンの融点 1 4 1 2 °C力 ら 1 4 0 0 °Cまでの軸方 向距離 [ m m ] で温度差 1 2 °Cを割っ た数値である） と の比、 F Z Gに よ っ て決ま る。 こ の F / Gがある一定値を越えた場合は V領域 と な り 、 こ の値を下回っ た場合には I 領域 と な る。
一般に、 結晶成長軸方向の温度勾配 Gは、 結晶成長界面の径方向で分 布を持ち、 中心部で小 さ く 、 結晶周辺部で大き い （図 1 参照）。 育成中の 結晶の成長速度は径方向で一定である ため、 F Z Gの径方向分布は Gの 径方向分布の逆数状になる。 結晶の成長界面全面で F Z Gがある一定値 を越えれば、 ゥェ一ハ全面に I 領域のない結晶が得 られる。 ただし、 こ の時、 結晶の外周部 2 0 m mは点欠陥が結晶表面へと外方拡散 して消滅 可能な領域と な る ため、 通常こ の部分は除いて考え る。 例えば、 通常の 抵抗率 （本発明においては、 0 . 0 3 Ω · c m以上の抵抗率を示すも の） の結晶の場合、 周辺部 2 0 m mを除く 内側全てで F / G が 0 . 1 8 m m 2 / °C · m i n 以上であれば、 全面 V領域の結晶が得られる。 逆に、 周辺部 2 O m mを除く 内側全てで F Z Gが 0 . 1 8 m m 2 / °C · m i n 以下であれば、 全面 I 鎮域の結晶が得 られる。
こ のよ う な状況の中で、 今後主流と な る 1 0 イ ンチ以上の大直径結晶 の製造においては、 結晶中心部 と 周辺部 と の G の差が大き く 、 かつ、 成 長速度 F がその固化潜熱の増大に よ っ て低下するため、 結晶径方向全て で V鎮域 と な る よ う な F Z G を達成する こ と が難し く なつ てき た。 こ の ため、 ゥエ ーハ面内で I 領域 と V領域が混在 し易 く なつ てお り 、 市場に 出回 る大直径 ゥエ ーハの多 く は I 領域を含んでいる。 一方、 現在のェ ピウエーハ用基板 と して用い られる こ と の多い、 抵抗 率が 0 . 0 3 Ω · c m以下の P型低抵抗率ゥェ一ハでは、 共有結合半径 の小 さいポロ ンが高濃度に存在するため、 自 己格子間原子が存在 し易 く . I * V領域の境界 と な る F / Gの値が、 抵抗率の低下に伴い、 大き く な つ て行く 。 従って、 市場に出回る Ρ型低抵抗率 ゥェ一ハの多 く は I 領域 を含んでいる。
近年、 大直径化およびェ ピ成長温度の低温化の流れの中で、 1 0 イ ン チ以上の大直径結晶上に、 よ り 低温でェ ピ層を成長 させたェ ピ ウエーハ を製造する こ と が多く なつ てき た。 こ のよ う な状況の中で、 ェ ピウエー ハ上に従来観察 される こ と のなかったパーテ ィ クルが観察 される機会が 増えてき た。 そ して、 これ ら のパーテ ィ ク ルを調查する と 、 基板と な る 鏡面 ゥエーハ表面に高感度パーテ ィ ク ル測定法によ り 検出 されるパーテ イ ク ノレであ り 、 これら を A F M ( A t o m i c F o r c e M i c r o s c o p e ； 原子間力顕微鏡） 等に よ り 観察する と 突起あ るいはパー テ ィ クルと して観察 される突起状の表面の歪み （以降、 突起状パーティ ク ノレ と 呼ぶこ と がある） であ る こ と が判っ てき た。
これ ら の突起は、 ェ ピタ キシャ ル層 を積む と さ ら に大き く な り 、 通常 のパーテ ィ ク ル等 と して検出 される こ と も ある こ と が判っ てき た。 そ し て さ らにこれ らの突起は、 従来欠陥が少ないと 言われて き た I 領域に多 レ、こ と が判っ た。 こ の よ う な突起、 突起状パーティ ク ルは、 デバイ スェ 程で ゥエーハ表面に集積回路を構成 した際、 配線の断線等の原因 と な り デバイ ス の特性、 信頼性に与え る影響は大き く 、 ェ ピウェ一ハの品質上 その存在を認め る こ と はでき ない。 発明の開示
そ こ で、 本発明は こ の よ う な問題点に鑑みてな された も の で、 面内全 面に I 領域を含ま ない ゥエーハを大直径単結晶から形成 し、 これにェ ピ タ キ シャ ル層 を積んで、 ェ ピ層表面に突起状パーテ ィ ク ルの存在 しない 高品質ェ ピタ キシャルゥエ ーハを提供する と 共に面内全面が I 領域でな ぃ大直径単結晶を歩留 り よ く 高生産性で製造し、 ェ ピウエーハの生産性 の向上と コ ス ト ダウ ンを図 る こ と を主たる 目 的 とする。
本発明は、 前記 目 的を達成する ために為 されたも ので、 本発明の第 1 の態様は、 ェ ピタ キシャル層上に、 大き さ l O O n m以上、 高 さ 5 n m 以上の突起が存在 しないこ と を特徴と するェ ピタ キシャ ルシ リ コ ン ゥェ ー ノヽであ る。 こ の よ う なェ ピタ キシャルシ リ コ ンゥエ ー ノヽは、 そのェ ピ 層上に品質上有害な前記大き さ の突起あるいは突起状パーティ クルが殆 ど存在する こ と がな く 、 従っ て、 デバイ ス工程におけ る配線の断線等の 発生が極めて稀で、 デバイ ス特性、 信頼性に悪影響を与える こ と のない 高品質ェ ピタ キシャルゥエ ーハを得る こ と ができ る。
そ して、 本発明の第 2 の態様は、 ェ ピタ キシ ャル基板用 シ リ コ ンゥェ ーハ と して、 大き さ l O O n m以上、 高 さ 5 n m以上の突起が存在 しな ぃシ リ コ ンゥエ ー ノヽを使用する こ と を特徴とするェ ピタ キシ ャ ルシ リ コ ンゥエーハの製造方法である。
こ の よ う に、 大き さ l O O n m以上、 高 さ 5 n m以上の突起が存在 し ないシ リ コ ンゥエ ーハをェ ピタ キシャ ル基板用 と して使用すれば、 ェ ピ タ キシャ ル成長後にェ ピタ キシャ ル層上に、 デバイ ス特性を悪化させる 大き さ 1 0 0 n m以上、 高 さ 5 n m以上の突起が存在 しない高品質ェ ピ タ キシャルシ リ コ ンゥエ ー ノヽを製造する こ と ができ る。
さ らに、 本発明の第 3 の態様は、 ェ ピタ キシャ ル基板用 シ リ コ ン ゥェ —ハ と して、 I 領域を含ま ない単結晶を用いる こ と を特徴と するェ ピタ キ シャルシ リ コ ンゥェ一ハの製造方法であ る。
こ の よ う にェ ピタ キシャ ル層上に突起が多く 発生する原因である I 領 域を含ま ない単結晶から ゥエ ーハを切 り 出 し、 ゥエ ーハ面内全面に I 領 域を含ま ないシ リ コ ン ゥエーハをェ ピタ キシャル基板用 と して使用すれ ば、 ェ ピタ キシャ ル層上に、 大き さ l O O n m以上、 高 さ 5 n m以上の 突起が存在 しない高品質のェ ピタ キシ ャ ルシ リ コ ン ゥエ ーハを製造する こ と ができ る。
次に、 本発明の第 4 の態様は、 チ ヨ ク ラ ルス キー法によ っ てシ リ コ ン 単結晶を育成する際に、 I 領域を含まない単結晶棒を育成 し、 該単結晶 棒か ら切 り 出 した面内全面に I 領域を含まないシ リ コ ン ゥエーハにェ ピ タ キシャル層 を積むこ と を特徴と するェ ピタ キシャ ルシ リ コ ン ゥエーハ の製造方法である。
こ の よ う に、 C Z 法によ っ てシ リ コ ン単結晶を育成する際に、 単結晶 中に I 領域を含まないシ リ コ ン単結晶を育成 し、 該単結晶棒か ら切 り 出 した面内全面に I 領域を含まないシ リ コ ンゥエーハにェ ピタ キシャ ル層 を積むよ う にすれば、 ェ ピタ キシ ャ ル層上に突起あ るいは突起状パーテ ィ ク ルが発生する こ と は殆どな く 、 高品質のェ ピタ キシャルシ リ コ ンゥ エーハを製造する こ と ができ る。
こ の場合、 チ ヨ ク ラルス キー法によ ってシ リ コ ン単結晶を育成する際 に、 磁場を印加する こ と ができ る。
こ のよ う に、 磁場を印加する と 、 磁力線を横切る方向のシ リ コ ン融液 の対流を抑制する こ と ができ 、 シ リ コ ン融液中の温度勾配を大き く する こ と ができ る ので、 結晶成長速度の高速化を図 る こ と ができ る。
そ して この場合、 シ リ コ ン単結晶の成長条件 F / G [ m m 2 / °C - m i n ] (こ こ に F ： 単結晶成長速度 [ m m /m i n ]、 G ： 単結晶成長界 面近傍での結晶成長軸方向の温度勾配 CZm m ] とする） を、 0 . 1 S m m S ZO ' m i n 以上と して、 抵抗率 0 . 0 3 Ω · c m以上でかつ 単結晶の径方向の面内全面が V領域である単結晶棒を育成する こ と がで き る。
こ のよ う に、 作製する単結晶が抵抗率 0 . 0 3 Q ' c m以上の場合に . シ リ コ ン単結晶の成長条件 F Z G を、 0 . 1 8 m m 2 Z°C ' m i n 以上 と して育成すれば、 面内全面が V領域である単結晶棒を育成する こ と が でき 、 該単結晶棒から切 り 出 した面内全面 V領域のシ リ コ ンゥェ一ハ上 にェ ピタ キシ ャ ル層を積んで突起状パーテ ィ ク ルの殆どないェ ピタ キシ ヤノレシ リ コ ン ゥエーハを製造する こ と ができ る。
さ らに、 シ リ コ ン単結晶の成長条件 F G を、 次式、
F / G > 7 2 0 - p 2 - 3 7 - p + 0 . 6 5
( こ こ に /0 ： 単結晶の抵抗率 [ Ω · c m ]、 F ： 単結晶成長速度 [ m m / m i n ]、 G ： 単結晶成長界面近傍での結晶成長軸方向の温度勾配 C /m m ] とする）
に従 う も の と して、 P型で 0 . 0 3 Ω · c m以下の低抵抗率であ り 、 力、 つ面内全面が V領域である単結晶棒を育成する こ と ができ る。
こ の よ う に、 作製する単結晶が P型で抵抗率 0 . 0 3 Ω · <: ιη以下の 場合、 シ リ コ ン単結晶の成長条件 F / G を、 作製する単結晶の抵抗率の 関数と して表わ される上式に従っ て育成すれば、 結晶の径方向の面内全 面が V領域である単結晶棒を育成する こ と ができ 、 該単結晶棒から切 り 出 した面内全面 V領域のシ リ コ ン ゥエーハ上にェ ピタ キシャ ル層を積ん で突起状パーテ ィ ク ルの殆 どないェ ピタ キシャ ルシ リ コ ンゥエーハを製 造する こ と ができ る。
そ して、 印加する磁場を水平磁場と し、 その中心磁場強度を 5 0 0 〜 6 0 0 0 G a u s s と して製造する こ と が望ま しい。
こ の よ う に M C Z 法において、 印加する磁場を水平磁場と し （以下、 H M C Z 法と も い う ）、 水平磁場の中心磁場強度を 5 0 0 〜 6 0 0 0 G a u s s と すれば、 ノレッボ内のシ リ コ ン融液の縦方向の対流が効率よ く 抑 制 され、 結晶周辺部での酸素蒸発量が抑え られて酸素濃度の結晶径方向 の面内分布が よ り 一層均一化 され、 結晶の変形を伴わずに結晶成長の高 速化を図 る こ と ができ る。 ま た、 縦方向の対流が抑制 されるので、 結晶 下のシ リ コ ン融液の軸方向温度勾配 （ d T / d Z ) m を小さ く する こ と ができ 、 成長速度を高速化する こ と ができ る。
さ らに、 温度勾配 Gの径方向分布において、 少な く と も一部に 3 . 0 °Cノ m m以上 と な る部分を作る こ と ができ る炉内構造を使用する こ と 力'； 望ま しい。 上述の F / G を達成する ために、 Gの低い炉内構造を用いる こ と は容 易だが、 生産性の低下を導 く こ と にな つて しま う 。 上記の よ う に、 結晶 成長界面の温度勾配 Gの径方向分布において、 少な く と も一部に、 3 . 0 °C / m m以上と な る部分を有する炉内構造を用い、 F / Gが ゥエーハ 全面で V領域を達成する成長速度 F を用いれば、 生産性の低下を招 く こ と はない。
そ して、 単結晶成長中の結晶回転を 1 0 r p m以下 とする こ と が望ま しい。
ゥエーハ全面を V領域と するためには、 成長速度を高速化するのがよ いが、 成長速度 F を高速化 し よ う とする と 、 結晶の変形が発生する。 こ の変形を抑えるためには、 結晶回転を低速化するのが有効であ るが、 一 般的には結晶回転の低速化は結晶成長界面内の酸素濃度の不均一を も た らすので望ま し く な く 、 特にデバイ ス工程でゥエ ーハに反 り が発生する こ と も あ り 、 問題 と な る。 しかし、 本発明では水平磁場を印加 している の で、 縦方向の対流が抑え られ、 結晶回転を低速化 して も酸素濃度の面 内分布が極端に劣化する こ と はな く 、 結晶の変形を伴わずに成長速度の 高速化を図る こ と ができ る。
次に、 本発明では、 単結晶の育成において、 直径 2 5 0 m m ( 1 0 ィ ンチ） 以上の大直径単結晶棒を製造する よ う に した。
本発明で、 上記の単結晶育成条件を満足すれば、 比較的容易に直径 1 0 ィ ンチ以上の単結晶の径方向の面内全面を V領域と して成長 させる こ と ができ 、 ェ ピウエ ーハで突起が発生する こ と を防止する こ と ができ る そ して、 本発明のェ ピタ キシャ ルシ リ コ ンゥエ ーハは上記の製造方法 に よ り 製造された こ と を特徴と するェ ピタ キシャ ルシ リ コ ン ゥエーハで あ る。
こ の よ う に、 本発明の方法で得 られるェ ピタ キシ ャルシ リ コ ンゥエー ハは、 ェ ピ層上に、 大き さ l O O n m以上、 高 さ 5 n m以上の突起が存 在せず、 デバイ スの特性、 信頼性に悪影響を与える こ と のない高品質の ェ ピタ キシヤ ノレシ リ コ ンゥエーノヽ と な る。
さ らに、 本発明のェ ピタ キシャルシ リ コ ンゥエーハ用基板は上記の製 造方法によ り 製造された酸素濃度面内分布が 1 0 %以下である こ と を特 徴 とするェ ピタ キシャ ルシ リ コ ンゥェ一ハ用基板である。
こ のよ う に、 本発明の方法で得 られるェ ピタ キシ ャルシ リ コ ンゥエー ハ用基板は、 その酸素濃度面内分布が 1 0 %以下 と 小 さ く 、 デバイ スの 特性、 信頼性に悪影響を与え る こ と のない高品質のェ ピタ キシャルシ リ コ ンゥエーハ用基板と なる。
以上説明したよ うに、 本発明によれば、 ェピタキシ'ャルゥエーハ基板用シリ コ ン単結晶と して適切な品質である単結晶の径方向の面内全面に I 領域を含まず、 かつェピウエーハに加工した時に、 突起 （パーティ クル状散乱） のない高品質シ リ コン単結晶の歩留り と生産性の向上を図り、 単結晶製造コス トの大幅な低減が 可能となつた。
これによ り、 今後主流となる大直径ェピウエーハ用単結晶や現在の主流である 低抵抗率単結晶と して適切なシリ コン単結晶を提供するこ とができるので、 突起 あるいは突起状パーティ クルが存在しない高品質のェピタキシャルシリ コンゥェ ーハを安価で提供するこ とができ る と共に、 デバイス製造歩留りゃデバイス特性 信頼性を大き く 向上させるこ とができる。
図面の簡単な説明
図 1 は、 結晶成長界面直上の温度勾配 Gおよび成長条件 F Z Gの面内分布を 表した模式図である。
図 2 は、 P型低抵抗率単結晶において、 O S F リ ングが発生する成長条件 F Z Gの抵抗率依存性を表した説明図である。
図 3 は、 本発明で使用 した H M C Z法による単結晶引上げ装置の概略と熱収 支の説明図である。
図 4 ( a ) は、 周辺部に I 領域を有するゥエーハ表面について高感度パーテ ィ クル測定を行った結果を表した図である。 図 4 ( b ) は、 周辺部に I 領域を有するゥエーハ表面にェピタキシャル膜を形 成後、 ェピ膜上について高感度パーティ クル測定を行った結果を表した図である < 図 5 は、 本発明の図 4 ( a ) のポリ ツシュ ドシリ コンゥエーハの周辺部で観 察されたパーティ クルを A F Mで観察した突起の一例を示す結果図である。
図 6 は、 図 4 ( b ) のェピタキシャルシリ コンゥエーハで観察されたパーテ イ クルを A F Mで観察した突起の一例を示す結果図である。
図 7 ( a ) は、 本発明の I 領域を含まないゥエーハ表面について高感度パー ティ クル測定を行った結果を表した図である。
図 7 ( b ) は、 本発明の I 領域を含まないゥエーハ表面にェピタキシャル膜を 形成後、 ェピ膜上について高感度パーティ クル測定を行った結果を表した図であ る。 発明 を実施するための最良の形態
以下、 本発明につき詳細に説明するが、 本発明はこれ らに限定される も のではない。
本発明者ら は、 ェ ピタ キシャルゥエ ーハのェ ピ層の成長を研究 してい る中で、 ェ ピ ウエ ーハ上に従来観察 される こ と のなかっ たパーティ クル が観察 される機会が増えてき た。 そ して、 これ らのパーティ ク ルを調査 する と 、 基板 と な る鏡面ゥエ ーハ表面に高感度パーティ ク ル測定法によ り 検出 されるパーテ ィ ク ルであ り 、 これ ら を A F M (原子間力顕微鏡） 等に よ り 観察する と ゥエ ーハ表面の突起あ るいは突起状の表面の歪みで ある こ と が判っ てき た。
これ らのパーテ ィ ク ルと して観察 される突起あ るいは突起状の表面の 歪みの発生領域を詳細に調査する と 、 基板 と な る シ リ コ ンゥエ ーハの単 結晶成長時の I 領域分布 と 一致する こ と が判っ た。 つま り 単結晶の大直 径化に伴い、 単結晶成長速度の低下が起こ り 、 結晶に I 領域が発生 し易 く なっ たため、 ェ ピ ウェ一ハ上にパーテ ィ ク ルが観察 される よ う になつ た と 考え られる。 さ ら に、 これ ら I 領域を含む基板 ゥエ ー八において、 パーティ ク ルカ ウ ンタ ーの高感度測定法を用いる と 、 I 領域に対応 して パーテ ィ クルが検出 される こ と がわかっ た。 こ こ で高感度測定法と は、
S / N比の向上に よ り 従来の 1 / 4程度の散乱光強度まで検出でき る よ う になつ た測定法である。 従っ て、 I 領域を含まない基板ゥエ ーハがェ ピタ キシャル基板用シ リ コ ンゥエ ーハ と して適 している こ と が判っ た。 一方、 上記 したェ ピ層上の突起あるいは突起状パーテ ィ ク ルがデバイ ス の特性、 信頼性に与える影響を調査 した結果、 突起あ るいは突起状パ 一テ ィ ク ルの大き さ が、 大き さ で l O O n m以下、 高 さ で 5 n m以下で あれば全 く 影響しないこ と が判っ た。 従っ て上記 した大き さ以上の突起 あるいは突起状パーテ ィ ク ルを含まないシ リ コ ンゥエ ーハをェ ピウエ ー ハの基板 と して使用すれば高品質のェ ピタ キシ ャルシ リ コ ン ゥエ ーハが 得 られる こ と にな る。
こ の I 領域を含まずかつ大き な突起のないゥエ ーハを製造するために は、 単結晶育成条件の Fノ G が結晶の径方向全てにおいて所定値を越え る よ う に F と G を制御すればよい。
例えば、 抵抗率 0 . 0 3 Ω · c m以上の結晶においては、 Fノ G の値 が 0 . 1 8 m m 2 ノ °C · m i n 以上であればよ い。 特に グロ ー ンイ ン欠 陥の低減のために G を低めに設定 したホ ッ ト ゾー ンでな ければ、 通常用 いる ホ ッ ト ゾー ンの G は結晶の中心部で 2 . 5 〜 4 . 5 °C / m mであ り 外周 2 0 m mでの Gは、 3 . 0 〜 6 . 0 °C/ m mである。 従っ て、 上記 の F / G を満足するには F が 0 . 5 5 〜 1 . l m m /m i n 程度必要で ある こ と が判 る。 と こ ろが 1 0 イ ンチ以上の大直径結晶においては、 シ リ コ ン融液が結晶化する際に発生する固化潜熱が大き く な る ため、 成長 可能速度が低下 し、 上記の よ う な成長速度を達成出来な く なっ てき てい る。
さ ら に、 現在のェ ピ ウエ ーハ基板 と して用い られる こ と の多い P 型で 抵抗率 0 . 0 3 Ω · c m以下の低抵抗率結晶においては、 実験の結果、 ゥエ ーハ全面が V領域 と な る F / G は、 単結晶の抵抗率 p [ Ω · c m ] の関数と して次式、
F / G > 7 2 0 · p 2 - 3 7 p + 0 . 6 5 で表わ される こ と が判った （図 2 参照）。
(こ こ に、 F : 単結晶成長速度 [ m mZm i n ] G : 単結晶成長界面近 傍での結晶成長軸方向の温度勾配 C m m ] とする）
従っ て、 例えば、 周辺部 2 O m mでの Gが 4 . 0 °C Z m m と する と 、 (0 = 0 . 0 1 5 Q * c mで F > 1 . 0 3 m m / m i n , p = 0 . 0 1 0 Ω · c mで F > l . 4 1 m m / m i n , p = 0 . 0 0 7 Q ' c mで F > 1 . 7 1 m m / m i n 、 p = 0 . 0 0 5 Q ， c mで F > 1 . 9 3 m m / m i n と な り 、 こ の よ う な成長速度の高速化は容易に達成出来る も ので はない。
従っ て、 これを解決する ためには、 ホ ッ ト ゾーンの変更に よ り G を低 下させる力、、 も し く は成長速度の高速化を図っ て所望の F Z G を実現す る こ と になる。
しかしなが ら、 ホ ッ ト ゾー ンの変更を含めた Gの低下は、 成長可能速 度の低下を招き 、 生産性の低下を引 き 起こすため好ま し く ない。
そ こ で本発明では、 外周部 2 0 m mでの Gが 3 · 0 °C / m m以上であ る従来のホ ッ ト ゾー ンを維持 したまま、 成長速度の高速化を図 り 、 上記 問題を解決した。
本発明では、 成長速度の高速化のため、 水平磁場印加 C Z法 （ H M C Z 法） と 低速結晶回転を用いた。 C Z 法におけ る結晶成長可能速度 V ma X は、 成長中の結晶の熱収支に よ っ て決定される。
結晶へ入る熱量は、 シ リ コ ン融液から結晶への熱量 H in、 お よ び液体 が固体に相変化する と き に発生する固化潜熱 H sol と がある。 結晶成長 部近傍の熱収支を考えた場合、 結晶から排出 される熱量 H out は、 H in + H sol の和に等 しい と考え られる。 それぞれ、 H m は、 結晶下の シ リ コ ン融液の軸方向温度勾配 （ d T Z d Z ) m に、 H sol は結晶成長速度 F に、 H out は結晶成長界面直上の温度勾配 G に比例する と 考え られる (図 3 参照）。
成長速度の高速化に伴い、 H sol は大き く なる ため、 成長可能速度の 向上のためには H out を大き く する か、 H in を小 さ く する必要があ る。 こ こ で本発明の 目 的はホ ッ ト ゾー ンを変えず、 G を維持 したままで成長 速度を向上する こ と に よ り 、 I 領域のない結晶を育成する こ と であ り 、 H out は一定と 考える。 従っ て、 H in を小 さ く する必要がある。
そ こ で、 本発明では、 磁場を印加 した。 特に水平磁場を印加する こ と によ り 、 結晶下のシ リ コ ン融液の軸方向温度勾配 （ d T / d Z ) m を小 さ く する こ と ができ 、 H in を小 さ く する こ と ができ る （ Fumio Shimur a;Semiconductor Si丄 icon Crystal Technology, 1989 参照) 。 e ら に、 fe 場を印加する こ と によ り 、 シ リ コ ン融液中の径方向温度勾配 （ d T / d X ) m を大き く する こ と ができ 、 高速で結晶を成長 させた場合に発生す るルツボ壁か らの固化を防 ぐこ と ができ る （ 日 経マイ ク ロデバイ ス、 198 6 年 7月 号参照）。 これ らの効果によ り 、 F max の上限値を引 き上げる こ と が可能である。 しかし、 これだけでは上記の成長速度を達成出来な かっ た。
すなわち、 成長速度を高速化し よ う と した場合、 結晶の変形が発生す る。 これを抑える ためには、 結晶回転を低速化する こ と が有効であ る。 しかし、 結晶回転の低速化は、 結晶成長界面内の酸素濃度の不均一をも た らす。 酸素濃度の面内分布の不均一は、 デバイ ス工程での ゥエ ーハ反 り 等の問題を引 き 起こすため、 工業製品 と しては不適切である。 これは、 成長中の結晶の周辺では、 シ リ コ ン融液中の酸素濃度が蒸発に よ り 低下 しているためであ る。 従来の C Z 法では、 こ の中心部 と 周辺部の酸素濃 度の不均一を、 結晶回転に よ り 引 き 起こ される強制対流で強制的に均一 ィ匕 していた （W.Zulehner et al.;Crystal Vol.8, 1982 等参照）。
しかし、 磁場を印加 した場合、 その磁力線を横切る方向の対流は、 抑 制 される こ と が知 られている。 H M C Z法では、 横方向の磁力線のため、 縦方向の対流が抑え られる。 こ のため、 境界拡散層の厚 さ が通常の C Z 法に比べ、 周辺部で薄 く な ら ない。 従って結晶回転を低速化しても酸素 濃度の面内分布が極端に劣化する こ と はな く 、 結晶低速回転を用いる こ と が可能であ り 、 結晶の変形を伴わず成長速度の高速化を実現する こ と ができ る。
本発明では、 水平磁場の中心磁場強度を 5 0 0 〜 6 0 0 0 G a u s s と し、 単結晶成長中の結晶回転を 1 0 r p m以下に制御する よ う に した こ う する こ と で、 シ リ コ ン融液の縦方向対流が効率よ く 抑制 され、 結晶 回転の低速化に伴 う 結晶成長界面内の酸素濃度の中心部 と周辺部の不均 一さ が改善され、 結晶の変形を伴わずに結晶成長の高速化を図 る こ と が 出来る。
上記の よ う な手法を用いる こ と によ り 、 結晶成長速度の高速化を図る こ と ができ た。 これによ り ェ ピウエーハ基板と して望ま し く なレヽ I 領域 を含まず、 ゥエーハ全面が V領域であ り 、 大き な突起のないシ リ コ ン単 結晶を、 歩留 り よ く 、 高い生産性で製造する こ と ができ る。
以下、 本発明について、 図面を参照 しなが ら さ ら に詳細に説明する。 まず、 本発明で使用する H M C Z法によ る単結晶引上げ装置の構成例 を図 3 に よ り 説明する。 図 3 に示すよ う に、 こ の単結晶引上げ装置 3 0 は、 引上げ室 3 1 と 、 引上げ室 3 1 中に設け られたルツボ 3 2 と 、 ノレツ ボ 3 2 の周囲に配置された ヒ ータ 3 4 と 、 ノレッボ 3 2 を回転させるルツ ボ保持軸 3 3 及びその回転機構 （図示せず） と 、 シ リ コ ンの種結晶 5 を 保持する シー ドチャ ッ ク 6 と 、 シー ドチャ ッ ク 6 を引上げる ワイ ヤ 7 と ワイ ヤ 7 を回転又は卷き取る卷取機構 （図示せず） を備えて構成されて いる。 ルツボ 3 2 は、 その内側のシ リ コ ン融液 （湯） 2 を収容する側に は石英ルツボが設け られ、 その外側には黒鉛ルツボが設け られている。 ま た、 ヒ ータ 3 4 の外側周囲には断熱材 3 5 が配置 されている。
そ して、 引上げ室 3 1 の水平方向の外側に、 水平磁場用磁石 3 6 を設 置 し、 H M C Z法 と してシ リ コ ン融液 2 の対流を抑制 し、 単結晶の安定 成長をは力 つ ている。 次に、 上記の H M C Z法単結晶引上げ装置 3 0 に よ る単結晶育成方法 について説明する。
まず、 ルツボ 3 2 内でシ リ コ ンの高純度多結晶原料を融点 （約 1 4 1 2 °C ) 以上に加熱 して融解する。 次に、 水平磁場を印加 し、 ワイ ヤ 7 を 巻き 出すこ と に よ り 融液 2 の表面略中心部に種結晶 5 の先端を接触又は 浸漬させる。 その後、 ルツボ保持軸 3 3 を適宜の方向に回転させる と と も に、 ワイ ヤ 7 を回転させなが ら卷き 取 り 種結晶 5 を引上げる こ と によ り 、 単結晶育成が開始される。 以後、 引上げ速度 と 温度を適切に調節す る こ と に よ り 略円柱形状の単結晶棒 1 を得る こ と ができ る。
こ の略円柱形状の単結晶棒 1 を引上げる に当 た り 、 単結晶成長速度 F [ m m / m i n ] と 単結晶成長界面近傍での結晶成長軸方向の温度勾配 G [ °C / m m ] で表わ される F Z G [ m m 2 / °C · m i n ] を適切に調 整すれば、 I 領域を含まない単結晶が得 られる。
以上の よ う に、 上記で説明 した製造方法 と装置によ っ て製造 されたシ リ コ ン単結晶において、 本発明の H M C Z 法の適切な条件下に成長 させ れば、 高速成長に も拘わ らず変形が極めて少な く 、 ゥエ ーハ状に加工し た時に面内全面に I 領域を含まずェピタ キシャルゥエ ーハに加工 しても 大き な突起のない単結晶棒が得られる。
本発明のェ ピタ キシャルシ リ コ ンゥエ ーハは、 例えば上記の よ う な製 造方法と 装置に よ って製造された単結晶の径方向の面内全面に I 領域を 含ま ない単結晶棒から切 り 出 された ゥエ ーハか ら鏡面 ゥエ ーハを形成し これを基板と してェ ピタ キシャル膜を通常の C V D法で積めば、 表面に 突起あるいは突起 と して観察 される表面の歪みのないェ ピタ キシャ ルシ リ コ ンゥエ ーハを作る こ と ができ る。
例えば、 C V D法に よ る シ リ コ ンェ ピタ キシャ ル成長は、 . S i を含ん だ原料ガスをキャ リ アガス （通常 H 2 ) と 共に反応炉内に導入 し、 1 0 0 0 °c以上の高温に加熱されたシ リ コ ン基板上に原料ガスの熱分解また は還元に よ っ て生成された S i を析出 させて行われる。 原料ガスは、 S i C 1 S H C 3 S i H 2 C 1 S i H 4 の 4種が通常使用 されている。 反応温度は、 S i C 1 4 の場合は、 主と して H 2 によ る水 素還元のため 1 1 5 0 〜 1 2 0 0 °C と 高 く 、 塩素の割合が少な く な る と 低温にな り 、 S i H 4 の場合には熱分解反応に よ っ て 1 0 0 0 〜 1 1 0 0 °Cで成長 させる。
ェ ピタ キシャル成長装置には、 横型炉、 縦 （ディ ス ク ） 炉、 バ レル型 炉、 毎葉式炉等が使用 されるが、 シ リ コ ン基板の大直径化に伴い多数枚 同時充填のバ ッチ式から 1 枚づっ処理する毎葉式が生産性の向上や膜厚、 抵抗率の均一性の向上を図 る点か ら も 主流にな り つつある。
以下、 本発明の具体的な実施の形態を実施例を挙げて説明するが、 本 発明はこれ ら に限定される も のではない。
始めに、 大 口径シ リ コ ンゥエ ー ノヽにェ ピタ キシャル層 を成長 させた と き 、 いかなる条件であれば、 突起あるいは突起状パーテ ィ ク ルが ゥエ ー ハ表面に発生 しないかを確認する ため、 次の試験を行っ た。
(テス ト 1 )
抵抗率 8 〜 1 2 Ω . c mの範囲で、 結晶周辺部 2 O m m位置での成長 条件 F Z G を 0 . 1 5 5 m m 2 / °C · m i n と して引上げた直径 8 イ ン チの単結晶棒から、 ほぼ面内の全面に I 領域を含む ゥエ ーハ （ W— 1 と する）、 および結晶周辺部 2 0 m m位置での成長条件 F Z G を 0 . 2 3 9 m m 2 / °C · m i n と して引上げた単結晶棒から、 面内全面に I 領域を 含ま ない ゥエ ーハ （W— 2 と する） と を作製した。
なお、 こ の Gの計算には、 例えば、 F E M A G と 呼ばれる総合伝熱解 析 ソ フ ト （ F . D u p r e t , P . N i c o d e m e , Y . R y c k m a η s , P . W o u t e r s , a n d M . J . C r o c h e t , I n t . J . H e a t M a s s T r a n s f e r , 3 3 , 1 8 4 9 ( 1 9 9 0 )) を使用 し、 シ リ コ ンの融点 1 4 1 2 °C力 ら 1 4 0 0 °C と な る位 置ま での距離を計算 し、 1 2 °C ( 1 4 1 2 °C - 1 4 0 0 °C ) を こ の距離 で割っ た数値を G ( °C / m m ) と した。 これらの ゥエ ーハを高感度のパーテ ィ クルカ ゥ ンターを用いて観察 し た と こ ろ、 W— 1 の I 領域に当たる外周部に非常に小さ いパーテ ィ ク ル 状の散乱が検出 された [図 4 ( a ) 参照]。 これを A F Mによ り 観察 した と こ ろ、 突起であ る こ と が判っ た [図 5参照]。 これに厚 さ 2 /z mのェ ピ タ キシャル層 を積んだと こ ろ、 非常に小さ なパーテ ィ ク ル状散乱が観察 された位置と 同 じ位置に、 パーテ ィ クルが観察 された [図 4 ( b ) 参 照 ]。 こ のパーティ ク ルも A F Mによ り 突起であ る こ と が判っ た （図 6 参 照）。 その大き さ は 1 0 0 n m〜 1 0 0 0 n mも あ り 、 高 さ は 5 n m〜 2 0 n mも めつ 7こ。
一方、 W— 2 では、 ゥエーハ全面に高密度のパーティ クルが確認 され た も のの、 突起状の も のは見つからなかっ た [図 7 ( a ) 参照 ]。 これに ェ ピタ キシャル層 を積んだと こ ろ、 パーティ ク ルは殆ど確認されなかつ た [図 7 ( b ) 参照]。 A F Mで観察 して も突起は確認されなかっ た。
これら のテ ス ト カゝら、 全面に I 領域を含まないシ リ コ ンゥエ ーハをェ ピタ キシャルゥエ ーハ用の基板と して用いれば、 ェ ピタ キシャ ル層 をゥ エ ーハ表面に成長 させた後で も ゥエ ーハ表面に突起または突起状パーテ イ タ ルが発生 しないこ と がわかっ た。 この結果を踏ま えて、 さ らに 口径 の大き な ゥェ一ハを用いて適切な品質を得るための製造条件を確立 した。 (実施例 1 )
中心磁場強度 4 0 0 0 G a u s s の水平磁場を印力 Π した H M C Z 法に ぉレ、て、 抵抗率約 1 0 Ω · c mの直径 1 2 イ ンチ単結晶を 2 8 イ ンチの ルツボか ら結晶回転 7 . 0 r p mで育成した。 こ こ で使用 したホ ッ ト ゾ ー ンによれば、 結晶の周辺 2 0 m mでの G は 3 . 5 5 °C m mであっ た。 こ の時、 成長速度 0 . 9 9 m m Z m i n で育成する こ と ができ た。 周辺 2 0 m mでの F Z Gは 0 . 2 7 9 m m 2 /。C ' m i n である。
こ の単結晶棒か ら ゥエ ーハ状のサンプルを切 り 出 し、 中心部 と周辺部 (エ ッ ジから内周方向に 1 0 m m部分） と で酸素濃度を測定 し、 （ I 中心 濃度一周辺濃度 I 中心濃度） X I 0 0 ( % ) と して酸素濃度面内分布 を測定した。 その結果、 酸素濃度面内分布は 5 %以下であっ た。 こ の結 晶から切 り 出 された ゥエ ーハ状サンプルには、 O S F リ ングが観察 され ず、 I 領域を含まない結晶を得る こ と ができ た。
こ う して得 られたシ リ コ ンゥエ ーハ上に、 S i H C 1 3 + H 2 ガス雰 囲気、 1 2 0 0 °Cで厚 さ 2 / mのェ ピタ キシャル層 を成長 させた。 その 表面をパーテ イ ク ノレカ ウ ンターで測定した と こ ろ、 ェ ピ ウエ ーハのェ ピ 層上には突起あるいは突起状パーティ クルは検出 されなかっ た。 (比較例 1 )
磁場を用いない通常の C Z 法で育成 した以外は、 実施例 1 と 同様の条 件下に、 抵抗率約 1 0 Ω · c mの直径 1 2 イ ンチ単結晶を 2 8 イ ンチの ノレ ッボから育成 した。
こ の時成長速度は、 0 . e i mmZm i n程度が上限であ り 、 周辺 2 0 m mでの F Z G は 0 . 1 7 2 m m 2 / °C ' m i n であった。
こ の結晶から切 り 出 した ゥエ ーハ状サンプルで I 領域の内側に存在す る O S F (酸化誘起積層欠陥） リ ングの位置を調査 した と こ ろ、 周辺か ら約 3 0 m mの位置に観察 された。 従って、 ゥエーハの周辺部が I 領域 と な っている こ と が確認された。 また、 酸素濃度面内分布を測定 した と こ ろ、 その値は 1 2 %程度であっ た。 こ の ゥエーハに前記条件でェ ピ層 を積んだと こ ろ、 周辺部に大き な突起が観察 された。
尚、 O S F リ ングが出現する力、、 しないかは、 結晶中の酸素濃度にも 依存する ため、 上記の よ う な評価をする際に、 誤っ た判断をする可能性 がある。 そ こ で今回評価に用いた結晶の酸素濃度は 1 3 p p m a ( J E I D A ) 以上 と し、 熱処理は 1 0 0 0 °C、 3 時間お よび 1 1 5 0 °C、 1 0 0 分間 と した。 さ ら に一度の熱処理で O S F リ ングが検出 されない場 合は、 1 1 5 0 °C、 1 0 0 分間の熱処理を追加 して評価 した。 こ の よ う に、 二度の熱処理を通 して O S F リ ングが出なレヽも のを O S F リ ングが 検出 されないものと判断した。
(実施例 2 )
直径 8 イ ンチで 0 . 0 3 Ω · c m以下の P型低抵抗率結晶を抵抗率を 変えて二種類製造した。 これらの結晶に比較例 1 と同じ O S F リ ング評 価を行い、 O S F リ ングの位置と成長条件 F G と の関係を求めた。 そ の結果、 O S F リ ングの外側に存在する I 領域が結晶に入り 込まないた めの成長条件 F / Gは、 抵抗率 p ( Ω · c m ) の関数と して、 次式、
F / G > 7 2 0 - p 2 - 3 7 - p + 0 . 6 5
(こ こ に、 p ： 単結晶の抵抗率 [ Ω · c m ], F ： 単結晶成長速度 [ m m / m i n ]、 G ： 単結晶成長界面近傍での結晶成長軸方向の温度勾配 C / m m] とする）
で表わされるものであるこ と が判った （図 2参照）。 これを基に、 以下の よ う に I 領域を含まない結晶を試作した。
抵抗率 0 . 0 1 5 Ω · c mの 8 イ ンチ結晶を周辺 2 0 m mでの Gが、
3 . 7 4 ocZ m mであるホ ッ トゾーンを用いて成長速度 1 . 4 m m / m i n で育成した。 この時、 ガスフ ュージ ョ ン法によ り得られた酸素濃度 面内分布は、 1 0 %以下であった。 抵抗率 0 . 0 1 5 Ω · c mで必要な F Z Gは上式よ り 、 0 . 2 5 7 m m 2 Z°C ' m i n であ り 、 今回育成さ れた結晶の周辺 2 0 m mでの F / Gは 0 . 3 7 4 m m 2 。。 ' m i n で ある。 この結晶から切 り 出したゥエ ーハ状サンプルには O S F リ ングが 検出されなかった。 従って、 ゥエーハ全面が V領域となっているこ とが 確認された。 (実施例 3 )
次に、 0 . 0 0 8 Ω · c mの 8 イ ンチ結晶を周辺 2 0 m mでの Gが、 4 . 3 3 ° / 11 111でぁるホ ッ ト ゾーンを用ぃて成長速度 1 . 7 8 m m/ m i nで育成した。 こ の時、 ガス フ ュージ ョ ン法によ り 得られた酸素濃 度面内分布は、 1 0 %以下であっ た。 抵抗率 0 . 0 0 8 Q ' c mで必要 な F / G は上式よ り 、 0 . 4 0 m m 2 /°C ' m i n であ り 、 今回育成さ れた結晶の周辺 2 O m mでの F / Gは 0 . 4 1 m m 2 / °C · m i n であ る。 この結晶から切 り 出 した ゥエ ーハ状サンプルには O S F リ ングが検 出 されなかっ た。 従っ て、 ゥエ ーハ全面が V領域と なっ ている こ と が確 認された。
以上の よ う に上記の式よ り 計算 された値以上の F / Gでは I 領域を含 まない結晶が得られる こ と が確認 された。
これら二種類のゥエーハに前記同様に厚さ 2 /z mのェピタキシャル層を成長さ せたと ころ、 ェピウエーハのェピ層上には、 突起あるいは突起状パーティ クルは 検出されなかった。
(比較例 2 )
抵抗率 0 . 0 1 4 Ω · c mの 8イ ンチ結晶を周辺 2 0 mmでの Gが、 3 . 7 4 °C/mmである実施例 2 と同様のホッ トゾーンを用いて成長速度 1 . O mmZ m i nで育成した。 抵抗率 0 . 0 1 4 Ω · c mで必要な F / Gは上式よ り 、 0 . 2 7 3 mm2 / °C · m i nであり、 今回育成された結晶の周辺 2 O mmでの F / Gは 0 . 2 6 7 mm2 / °C · m i nで、 計算値を下回る結果となった。 この結晶 から切り出したゥエーハ状サンプルには O S F リ ングが周辺から 2 5 m mの位置 に検出され、 周辺部に I領域が含まれているこ とが確認された。
上記比較例 2は、 F /G〜 p 関係式を求めるために行った一連の実験結果の一 つであり、 このよ うな実験を条件を変えて繰り返し行って関係式の精度を高め、 実施例 2および実施例 3によつて実証するこ とができた。
なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な 構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発明の 技術的範囲に包含される。
例えば、 上記実施形態においては、 直径 8イ ンチ、 1 2イ ンチのシリ コン単結 晶を育成する場合につき例を挙げて説明したが、 本発明はこれには限定されず、 直径にかかわりなく 、 例えば直径 1 6ィンチあるいはそれ以上のシリ コン単結晶 にも適用できる。

Claims

請 求 の 範 囲
1 . ェ ピタ キシャ ル層上に、 大き さ l O O n m以上、 高 さ 5 n m以上の突 起が存在 しないこ と を特徴と するェ ピタ キシャルシ リ コ ンゥエーハ。
2. ェ ピタ キシャ ル基板用シ リ コ ンゥエーハ と して、 大き さ l O O n m以 上、 高 さ 5 n m以上の突起が存在 しないシ リ コ ンゥエーハを使用する こ と を特徴と するェ ピタ キシャ ルシ リ コ ンゥエーハの製造方法。
3 . ェ ピタ キシャ ル基板用 シ リ コ ンゥエーハと して、 I 領域 （ こ こ に I 領 域と は、 自 己格子間原子が空孔に比べ優勢な領域をい う ） を含まない単結 晶を用いる こ と を特徴 とするェ ピタ キシャルシ リ コ ンゥエーハの製造方 法。
4 . チ ヨ ク ラ ルス キー法によ っ てシ リ コ ン単結晶を育成する際に、 I 領域 を含まない単結晶棒を育成 し、 該単結晶棒から切 り 出 した面内全面に I 領 域を含まないシ リ コ ン ゥエーハにェ ピタ キシャル層 を積むこ と を特徴と するェ ピタ キシャルシ リ コ ンゥエーハの製造方法。
5 . 前記チ ヨ ク ラルス キー法によ っ てシ リ コ ン単結晶を育成する際に、 磁 場を印加する こ と を特徴とする請求項 4 に記載 したェ ピタ キシャルシ リ コ ン ゥエーハの製造方法。
6 . 前記シ リ コ ン単結晶の成長条件 F / G [ m m 2 / °C · m i n ] ( こ こ に F ： 単結晶成長速度 [ m m / m i n ]s G ： 単結晶成長界面近傍での結 晶成長軸方向の温度勾配 C / m m] とする） を、 0 · 1 8 m m 2 Z°C ' m i n 以上と して、 抵抗率 0 . 0 3 Ω · c m以上でかつ単結晶の径方向の 面内全面が V領域 （こ こ に V領域と は、 空孔が 自 己格子間原子に比べ優勢 な領域をい う ） であ る単結晶棒を育成する こ と を特徴と する請求項 4 ま た は請求項 5 に記載 したェ ピタ キシャルシ リ コ ン ゥエーハの製造方法。
7 . 前記シ リ コ ン単結晶の成長条件 F Z G を、 次式、
F / G > 7 2 0 - p 2 - 3 7 - p + 0 . 6 5
( こ こ に P ： 単結晶の抵抗率 [ Ω · c m ] と する）
に従 う も の と して、 P型で 0 . 0 3 Ω · c m以下の低抵抗率であ り 、 かつ 単結晶の径方向の面内全面が V領域である単結晶棒を育成する こ と を特 徴 とする請求項 4 または請求項 5 に記載したェ ピタ キシャルシ リ コ ンゥ エーハの製造方法。
8 . 前記印加する磁場を水平磁場 と し、 その中心磁場強度を 5 0 0 〜 6 0 0 0 G a u s s と する こ と を特徴 とする請求項 5 ない し請求項 7 のいず れか 1 項に記載したェ ピタ キシャルシ リ コ ン ゥエ ーハの製造方法。
9 . 前記温度勾配 Gの径方向分布において、 少な く と も 一部に 3 . 0 °C Z m m以上 と な る部分を作る こ と ができ る炉内構造を使用する こ と を特徴 とする請求項 6 ない し請求項 8 のいずれか 1 項に記載したェ ピタ キシャ ルシ リ コ ンゥエーハの製造方法。
1 0 . 前記単結晶成長中の結晶回転を 1 0 r p m以下と する こ と を特徴 と する請求項 4 ない し請求項 9 のいずれ力 1 項に記載 したェ ピタ キシャル シ リ コ ン ゥエーハの製造方法。
1 1 . 前記単結晶の育成において、 直径 2 5 0 m m ( 1 0 イ ンチ） 以上の 大直径単結晶棒を製造する こ と を特徴 とする請求項 4 ない し請求項 1 0 のいずれか 1 項に記載したェ ピタ キシャルシ リ コ ンゥェ一ハの製造方法。
1 2 . 前記請求項 2 ないし請求項 1 1 に記載した製造方法に よ り 製造され たこ と を特徴とするェ ピタ キシャルシ リ コ ンゥエーハ。
1 3 . 前記請求項 2 ない し請求項 1 1 に記載した製造方法によ り 製造され た酸素濃度面内分布が 1 0 %以下である こ と を特徴とするェ ピタ キシャ ルシ リ コ ンゥエーハ用基板。
PCT/JP2000/000379 1999-02-01 2000-01-26 Plaquette de silicium epitaxiale et son procede de fabrication ; substrat pour plaquette de silicium epitaxiale WO2000046433A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/646,713 US6565822B1 (en) 1999-02-01 2000-01-26 Epitaxial silicon wafer, method for producing the same and subtrate for epitaxial silicon wafer
EP00901901A EP1069214B1 (en) 1999-02-01 2000-01-26 Epitaxial silicon wafer and its production method, and substrate for epitaxial silicon wafer
DE60043967T DE60043967D1 (de) 1999-02-01 2000-01-26 Epitaktischer siliziumwafer und herstellungsverfahren und substrat für epitaktischen siliziumwafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/23765 1999-02-01
JP02376599A JP3601340B2 (ja) 1999-02-01 1999-02-01 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板

Publications (1)

Publication Number Publication Date
WO2000046433A1 true WO2000046433A1 (fr) 2000-08-10

Family

ID=12119448

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/000379 WO2000046433A1 (fr) 1999-02-01 2000-01-26 Plaquette de silicium epitaxiale et son procede de fabrication ; substrat pour plaquette de silicium epitaxiale

Country Status (7)

Country Link
US (1) US6565822B1 (ja)
EP (1) EP1069214B1 (ja)
JP (1) JP3601340B2 (ja)
KR (1) KR100642878B1 (ja)
DE (1) DE60043967D1 (ja)
TW (1) TW546425B (ja)
WO (1) WO2000046433A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229501B2 (en) 2002-01-25 2007-06-12 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and process for manufacturing the same
US7329317B2 (en) 2002-10-31 2008-02-12 Komatsu Denshi Kinzoku Kabushiki Kaisha Method for producing silicon wafer

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463950B2 (ja) * 2000-08-11 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法
JP2002064102A (ja) * 2000-08-15 2002-02-28 Wacker Nsce Corp シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法
JP4683171B2 (ja) * 2000-10-25 2011-05-11 信越半導体株式会社 半導体ウェーハの評価方法
JP4196602B2 (ja) 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
KR100680242B1 (ko) * 2004-12-29 2007-02-07 주식회사 실트론 실리콘 단결정의 성장 방법
JP4760822B2 (ja) * 2007-12-14 2011-08-31 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
KR100983195B1 (ko) * 2007-12-28 2010-09-20 주식회사 실트론 2차원 선결함이 제어된 실리콘 잉곳, 웨이퍼, 에피택셜웨이퍼와, 그 제조방법 및 제조장치
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
JP6354643B2 (ja) * 2015-04-06 2018-07-11 信越半導体株式会社 シリコン単結晶の製造方法
JP6680108B2 (ja) * 2016-06-28 2020-04-15 株式会社Sumco シリコン単結晶の製造方法
DE102017213587A1 (de) 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330316A (ja) * 1995-05-31 1996-12-13 Sumitomo Sitix Corp シリコン単結晶ウェーハおよびその製造方法
JPH11130592A (ja) * 1997-10-29 1999-05-18 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3552278B2 (ja) * 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP3366766B2 (ja) * 1995-01-25 2003-01-14 ワッカー・エヌエスシーイー株式会社 シリコン単結晶の製造方法
CN1280455C (zh) * 1997-04-09 2006-10-18 Memc电子材料有限公司 低缺陷浓度的硅
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3292101B2 (ja) * 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
JP3596257B2 (ja) * 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
JPH11268987A (ja) * 1998-03-20 1999-10-05 Shin Etsu Handotai Co Ltd シリコン単結晶およびその製造方法
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330316A (ja) * 1995-05-31 1996-12-13 Sumitomo Sitix Corp シリコン単結晶ウェーハおよびその製造方法
JPH11130592A (ja) * 1997-10-29 1999-05-18 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229501B2 (en) 2002-01-25 2007-06-12 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and process for manufacturing the same
US7329317B2 (en) 2002-10-31 2008-02-12 Komatsu Denshi Kinzoku Kabushiki Kaisha Method for producing silicon wafer

Also Published As

Publication number Publication date
EP1069214B1 (en) 2010-03-10
JP2000219598A (ja) 2000-08-08
EP1069214A4 (en) 2007-01-24
TW546425B (en) 2003-08-11
JP3601340B2 (ja) 2004-12-15
KR100642878B1 (ko) 2006-11-10
KR20010042278A (ko) 2001-05-25
US6565822B1 (en) 2003-05-20
EP1069214A1 (en) 2001-01-17
DE60043967D1 (de) 2010-04-22

Similar Documents

Publication Publication Date Title
EP1310583B1 (en) Method for manufacturing of silicon single crystal wafer
TWI236506B (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6299982B1 (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
US6174364B1 (en) Method for producing silicon monocrystal and silicon monocrystal wafer
WO2000046433A1 (fr) Plaquette de silicium epitaxiale et son procede de fabrication ; substrat pour plaquette de silicium epitaxiale
KR19990088462A (ko) 에피텍셜실리콘단결정웨이퍼의제조방법및에피텍셜실리콘단결정웨이퍼
JP2000044389A (ja) エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
WO2001027362A1 (fr) Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d&#39;evaluation
KR20180094102A (ko) 균질한 방사형 산소 변화를 갖는 실리콘 웨이퍼
TWI402383B (zh) 磊晶晶圓及其製備方法
US6632411B2 (en) Silicon wafer and method for producing silicon single crystal
WO2000031324A1 (fr) Plaquette de silicium monocristallin presentant peu de defauts cristallins et procede de fabrication correspondant
EP1536044B1 (en) Method of manufacturing an epitaxial silicon wafer
JP4656788B2 (ja) シリコンエピタキシャルウェーハの製造方法
US6547875B1 (en) Epitaxial wafer and a method for manufacturing the same
US6261362B1 (en) Silicon epitaxial wafer manufacturing method
JP2003002786A (ja) シリコン単結晶基板、エピタキシャルウエーハおよびこれらの製造方法
US20050087830A1 (en) Silicon epitaxial wafer and its production method
US6818197B2 (en) Epitaxial wafer
JP4442955B2 (ja) エピタキシャルウェーハの製造方法
JP3855531B2 (ja) ポリシリコン層付きシリコンウェーハ及びその製造方法
KR100386230B1 (ko) 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법
KR101275418B1 (ko) 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼
JP2000272998A (ja) エピタキシャル層付きシリコンウェーハ及びその製造方法。
JP3733798B2 (ja) エピタキシャル成長ウェーハ及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09646713

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2000901901

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020007010819

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000901901

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007010819

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020007010819

Country of ref document: KR