WO1999048199A1 - Filtre de multiplexage/derivation - Google Patents

Filtre de multiplexage/derivation Download PDF

Info

Publication number
WO1999048199A1
WO1999048199A1 PCT/JP1999/001285 JP9901285W WO9948199A1 WO 1999048199 A1 WO1999048199 A1 WO 1999048199A1 JP 9901285 W JP9901285 W JP 9901285W WO 9948199 A1 WO9948199 A1 WO 9948199A1
Authority
WO
WIPO (PCT)
Prior art keywords
port
resonance circuit
multiplexer
frequency band
series
Prior art date
Application number
PCT/JP1999/001285
Other languages
English (en)
French (fr)
Inventor
Yuki Satoh
Naoki Yuda
Hidenori Katsumura
Tsutomu Matsumura
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US09/423,977 priority Critical patent/US6335663B1/en
Priority to DE69912563T priority patent/DE69912563T2/de
Priority to EP99939861A priority patent/EP0998036B1/en
Publication of WO1999048199A1 publication Critical patent/WO1999048199A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0036—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/004—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1791—Combined LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present invention relates to a multiplexer / demultiplexer used for a mobile communication device such as a mobile phone.
  • Fig. 14 shows the circuit configuration of a conventional multiplexer / demultiplexer.
  • 101 is a mouth-to-pass filter
  • 102 is a high-pass filter
  • 103 and 104 are phase shift circuits
  • 105 and 106 are input terminals
  • 107 Is an output terminal.
  • the one-pass filter 101 and the high-pass filter 102 are configured as three ⁇ -type stages.
  • phase shift circuits 103 and 104 are configured using transmission lines such as strip lines.
  • the transmission lines constituting the phase shift circuits 103 and 104 are large in size and difficult to miniaturize compared to other components, and the line length is long, so the loss is large.
  • an object of the present invention is to provide a high-performance multiplexer / demultiplexer that can be easily reduced in size and has low loss.
  • the present invention has first to third ports externally terminated with a pure resistor, a first frequency band, and a second frequency band different from the first frequency band.
  • a first resonance circuit that performs series resonance at or near the first frequency band is connected between the first port and ground, and further connected to the first port.
  • An inductive element is connected in series between the second ports, and a second resonance circuit that resonates in series at a frequency in or near the second frequency band is provided between the third port and the ground.
  • a capacitor is connected in series between the third port and the second port, and the second port is used as a common port. It does not use a transmission line that causes noise and is a simple circuit with extremely few elements. Therefore, a compact and high-performance multiplexer / demultiplexer can be easily obtained.
  • FIG. 1 is a circuit diagram of a multiplexer / demultiplexer according to Embodiment 1 of the present invention
  • FIG. 2 is an equivalent circuit diagram showing a circuit operation of the multiplexer / demultiplexer
  • FIG. FIG. 4 is a circuit diagram of a multiplexer / demultiplexer according to the second embodiment of the present invention
  • FIG. 5 is a circuit diagram of a multiplexer / demultiplexer according to the third embodiment of the present invention.
  • FIG. 6 is a circuit diagram of the multiplexer / demultiplexer according to the fourth embodiment of the present invention
  • FIG. 7 is an exploded perspective view of the multiplexer / demultiplexer of the present invention
  • FIG. 9 is a perspective view of the multiplexer / demultiplexer
  • FIG. 9 is a characteristic diagram of the multiplexer / demultiplexer
  • FIG. 10 is a circuit diagram of the multiplexer / demultiplexer in Embodiment 5 of the present invention
  • FIG. Parasitics of capacitive and inductive elements in the region FIG. 12 is a diagram for explaining the capacitance
  • FIG. 12 is an equivalent circuit diagram of the fifth embodiment in consideration of the parasitic capacitance in the high frequency region
  • FIG. 13 is an equivalent circuit diagram of the first embodiment in consideration of the parasitic capacitance in the high frequency region
  • FIG. Fig. 4 is a circuit diagram of a conventional multiplexer / demultiplexer.
  • FIG. 1 is a circuit diagram of a multiplexer / demultiplexer according to Embodiment 1 of the present invention.
  • 1, 2, and 3 are input / output ports (first port), input / output ports (second port), and common input / output ports (third port) in the low frequency band, respectively.
  • 4, 6 and 9 are capacitive elements
  • 5, 7, and 8 are inductive elements, respectively.
  • the capacitive element 4 and the inductive element 5 and the capacitive element 6 and the inductive element 7 are connected in series with each other, forming series resonance circuits 30 and 31 respectively.
  • the series resonance circuit 30 resonates in the pass band from the second port 2 to the third port 3
  • the series resonance circuit 31 resonates in the pass band from the first port 1 to the third port 3.
  • the circuit constants are selected so that
  • the general circuit works as an equivalent circuit as shown in FIG. Of the low-pass filter.
  • the series resonance circuit 30 since the series resonance circuit 30 has a lower frequency than its resonance point, it operates equivalently as the capacitive element 28.
  • the series resonance circuit 31 has a frequency higher than its resonance point, it operates equivalently as the inductive element 29.
  • the multiplexing / demultiplexing function can be realized with extremely few elements, and the device can be made small and high-performance.
  • FIG. 4 is a circuit diagram of a multiplexer / demultiplexer according to a second embodiment of the present invention.
  • the circuit of this embodiment is such that a series resonance circuit 32 composed of a capacitive element 10 and an inductive element 11 is added between the series resonant circuit 31 of the first embodiment and the second port 2. is there.
  • the resonance point of the series resonance circuit 32 is set to a frequency approximately twice the passband frequency from the second port 2 to the third port 3, and is connected to the second port 2. It is possible to efficiently remove harmonic signals from an amplifier and the like (provide an attenuation pole that removes high-frequency spurious components), and to achieve a higher-performance multiplexer / demultiplexer.
  • the series resonance circuit 32 By connecting the series resonance circuit 32 between the series resonance circuit 31 and the second port 2 as shown in FIG. 4, the series resonance circuit 32 is connected to the first port 1 due to the influence of the series resonance circuit 32. Deterioration of the transmission characteristic to the third port can be suppressed.
  • FIG. 5 is a circuit diagram of a multiplexer / demultiplexer according to a third embodiment of the present invention.
  • the circuit of this embodiment has a configuration in which the capacitive element 12 is connected in parallel with the inductive element 7 of the first embodiment, and furthermore, the series resonance of the circuit 33 composed of the capacitive elements 6, 12 and the inductive element 7 The point is set to be the passband from the first port 1 to the third port 3.
  • FIG. 6 is a circuit diagram of a multiplexer / demultiplexer according to a fourth embodiment of the present invention.
  • the circuit of this embodiment has a configuration in which an inductive element 13 and a capacitive element 14 are connected in series and in parallel between the series resonance circuit 31 and the second port 2 of the first embodiment.
  • the pass band from the first port 1 to the third port 3 is 900 MHz band
  • the pass band from the second port 2 to the third port 3 is 1.8. Even when the frequency is about twice as large as in the case of the GHz band, it is easy to match each port, and at the same time, the route from the second port 2 to the third port 3 In this case, a two-stage low-pass characteristic is obtained, and a harmonic signal of an amplifier or the like connected to the second port 2 can be efficiently removed.
  • FIG. 7 shows the internal structure of this embodiment, where 19 is a dielectric sheet, 20, 22 and 24 are ground layers on which the ground electrode 25 is printed, and 21 is an internal structure.
  • the capacitive elements 6, 9, 14 and the inductive elements 7, 13 are each a sheet group formed by printing and lamination.
  • Reference numeral 26 denotes a lead electrode of the inductive element 8 on the third port 3 side
  • reference numeral 27 denotes a lead electrode of the capacitive element 9 on the third port 3 side.
  • the extraction electrodes 26 and 27 are extracted so as to overlap at the same position when they are overlapped. With this configuration, it is possible to minimize the portion where two different frequency bands share and pass, and minimize unnecessary coupling due to stray capacitance, etc., so that the signals passing through each other's filters are isolated. The amount can be increased.
  • FIG. 8 is a perspective view of the layered multiplexer / demultiplexer shown in FIG.
  • 15 and 16 are input terminals
  • 17 is a ground terminal
  • 18 is an output terminal.
  • 18 is a terminal electrode corresponding to the third port 3, which is an external terminal when pulled out as described above, but the external terminal 18 is simultaneously connected to the inductive element 8 and the capacitive element 9. It is also a connection point.
  • the configuration is simplified, and at the same time, the ground electrode for isolation described above can be formed up to just before the connection point.
  • B A_ ⁇ is 30-40 wt%, A 1 2 ⁇ 3 3-8% by weight, the L a 2 0 3 8-1 2 wt%, and B 2 ⁇ 3 glass assembly Narubutsu powder 5 5-6 5 wt% and false Terai that consists of at 3-6 wt% (Mg 2 S i ⁇ 4) 4 5-3 5 wt% of the mixed glass-ceramic material be properly consists of component ratios, 3 1 ⁇ 2 4 0-5 0 wt%, 8 & ⁇ 3 0-4 0% by weight, a 1 2 O 3 There 3-8 wt%, L a 2 ⁇ 3 8-1 2 wt%, and B 2 0 3 glass composition powder 5 0-6 5 wt% and Fuoru Suterai that consists of at 3-6 wt% (Mg 2 S i 0 4) 5 0 ⁇ 3 5 % by weight of the mixture
  • the values of the elements used in the examples can be obtained efficiently and with excellent high-frequency characteristics. , And low loss. Also, in terms of mechanical properties, it has high flexural strength and moderately high thermal expansion coefficient, so it has particularly high mounting reliability on resin substrates.Since the glass powder has a low boron oxide content, it is easy to manufacture and high frequency. Thus, a multiplexer / demultiplexer having excellent electrical characteristics can be realized. (Example 5)
  • FIG. 10 is a circuit diagram of a multiplexer / demultiplexer according to a fifth embodiment of the present invention.
  • the circuit of the present embodiment is obtained by reversing the connection relationship between the capacitive element 4 and the inductive element 5 and the capacitive element 6 and the inductive element 7 in the first embodiment, and is particularly applied to a high frequency circuit of gigahertz or more. When this is done, the effect is remarkably obtained.
  • Example 1 when the parasitic capacitance is taken into consideration in Example 1 for comparison, the result is as shown in FIG. 13 (a), which can be arranged as shown in FIG. 13 (b). it can.
  • unnecessary parallel resonance circuits 36 and 37 are actually formed by the inductive elements 5 and 7 and the parasitic capacitance 35. Since the parallel resonant circuits 36 and 37 are composed of the parasitic capacitance 35, they cannot be controlled, and appear as a difference between the characteristics at the time of design and the characteristics at the time of actual fabrication. Was very difficult.
  • the effect of the parasitic capacitance on the filter characteristics can be suppressed only by changing the connection relationship between the inductive element and the capacitive element. This is very effective, and the design and its realization are easy. You can do it. Industrial applicability
  • a small-sized and high-performance multiplexing / multiplexing apparatus can be configured without using a transmission line that causes a loss and with extremely few elements.
  • a corrugator can be easily obtained.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Filters And Equalizers (AREA)

Description

明 細 書 合波 ·分波器 技術分野
本発明は、 携帯電話などの移動体通信機器に用いられる合波 ·分波器 に関するものである。 背景技術
第 1 4図に従来の合波 ·分波器の回路構成を示す。第 1 4図において、 1 0 1は口一パスフィル夕、 1 0 2はハイパスフィル夕、 1 0 3および 1 0 4はそれぞれ移相回路、 1 0 5および 1 0 6は入力端子、 1 0 7は 出力端子である。 ここでは、 口一パスフィルタ 1 0 1およびハイパスフ ィル夕 1 0 2は π型の 3段として構成されている。
このように構成されたフィル夕では通過帯域から離れるほどショート に近づいてくるので、 そのまま各々のフィルタを接続しただけでは合 波 ·分波器としては機能しない。 そこで、 第 1 4図に示すように互いに 接続する側に移相回路 1 0 3および 1 0 4を接続することにより、 帯域 外の位相を約 1 8 0度回転させてオープンになるようにしている。 移相 回路 1 0 3および 1 0 4はストリップ線路などの伝送線路を用いて構成 している。
しかしながら上記の構成では、 移相回路 1 0 3および 1 0 4を構成す る伝送線路が他の構成素子に比べ規模が大きく小型化が困難で、 また、 線路長も長くなるため損失が大きくなるという重大な課題を有していた, 発明の開示
そこで本発明は、 小型化が容易で、 かつ損失が少なく高性能な合波 · 分波器を提供することを目的とするものである。
本発明はこの目的を達成するために、 外部において純抵抗で終端され る第 1から第 3のポートを有し、 第 1の周波数帯域と、 前記第 1の周波 数帯域と異なる第 2の周波数帯域において、 前記第 1の周波数帯域内も しくはその近傍の周波数で直列共振する第 1の共振回路を前記第 1のポ 一トとグランド間に接続し、 さらに前記第 1のポ一卜と前記第 2のポー ト間に直列に誘導素子を接続し、 前記第 2の周波数帯域内もしくはその 近傍の周波数で直列共振する第 2の共振回路を前記第 3のポ一卜とダラ ンド間に接続し、 更に前記第 3のポ一卜と前記第 2のポ一ト間に直列に 容量素子を接続して、 前記第 2のポートを共通ポートとしたことを特徴 としたものであり、 損失の原因となる伝送線路を用いずに、 かつ極めて 素子の少ない簡素な回路で構成できるので、 小型で高性能な合波 ·分波 器を容易に得ることができるものである。 図面の簡単な説明
第 1 図は本発明の実施例 1における合波 ·分波器の回路図、 第 2図は 同合波 ·分波器の回路動作を示す等価回路図、 第 3図は同合波 ·分波器 の回路動作を示す等価回路図、 第 4図は本発明の実施例 2の合波 ·分波 器の回路図、 第 5図は本発明の実施例 3の合波 ·分波器の回路図、 第 6 図は本発明の実施例 4の合波'分波器の回路図、第 7図は本発明の合波 · 分波器の分解斜視図、 第 8図は同合波 ·分波器の斜視図、 第 9図は同合 波 ·分波器の特性図、 第 1 0図は本発明の実施例 5における合波 ·分波 器の回路図、 第 1 1図は高周波領域における容量素子、 誘導素子の寄生 容量を説明する図、 第 1 2図は実施例 5の高周波領域における寄生容量 を考慮した等価回路図、 第 1 3図は実施例 1の高周波領域における寄生 容量を考慮した等価回路図、 第 1 4図は従来の合波 ·分波器の回路図で ある。
(実施例 1 )
以下、 本発明の実施例 1について図面を参照しながら説明する。
第 1図は、 本発明の実施例 1における合波 ·分波器の回路図である。 図において、 1、 2および 3はそれぞれ低周波数帯域の入出力ポ一ト（第 1のポート）、 高周波数帯域の入出力ポート （第 2のポート） および共 通入出力ポート （第 3のポート） であり、 4、 6および 9はそれぞれ容 量素子、 5、 7および 8はそれぞれ誘導素子である。
ここで容量素子 4および誘導素子 5ならびに容量素子 6および誘導素 子 7はそれぞれお互い直列に接続されており、 それぞれ直列共振回路 3 0， 3 1を形成している。 そして直列共振回路 3 0は第 2のポート 2から第 3のポート 3への通過帯域において共振し、 また直列共振回路 3 1は第 1のポート 1から第 3のポート 3への通過帯域において共振す るようにそれらの回路定数が選ばれている。
このような回路定数とすると、 低周波数帯域である第 1のポート 1か ら第 3のポート 3への通過帯域の周波数においては、 概回路は第 2図の ような等価回路として働き、 T型の低域通過フィルタの回路となる。 こ こで、 直列共振回路 3 0はその共振点より低い周波数なので等価的には 容量素子 2 8として動作している。
一方、 高周波帯域である第 2のポート 2から第 3のポート 3への通過 帯域の周波数においては、 第 3図に示す等価回路として働き、 7T型の高 域通過フィルタとなる。 ここで、 直列共振回路 3 1はその共振点より高 い周波数であるので、 等価的には誘導素子 2 9として動作する。
従って、 上記回路構成によれば、 極めて少ない素子で合波 ·分波機能 を実現することができ、 デバイスとしても小型で高性能なものとするこ とができる。
(実施例 2 )
以下、 本発明の実施例 2について図面を参照しながら説明する。
第 4図は、 本発明の実施例 2における合波 ·分波器の回路図である。 本実施例の回路は、 実施例 1の直列共振回路 3 1と第 2のポート 2の間 に容量素子 1 0および誘導素子 1 1で構成される直列共振回路 3 2が付 加されたものである。
ここで、 直列共振回路 3 2の共振点は第 2のポート 2から第 3のポー ト 3への通過帯域周波数の約 2倍の周波数に設定されており、 第 2のポ ート 2に接続されるアンプ等の高調波信号を効率的に除去する （高周波 スプリアス成分を除去する減衰極を与える） ことができ、 より高性能な 合波 ·分波器とすることができる。
なお、 直列共振回路 3 2は、 第 4図に示すように直列共振回路 3 1と 第 2のポート 2の間に接続することにより、 直列共振回路 3 2の影響に よる第 1のポート 1から第 3のポートへの通過特性の劣化を抑えること ができる。
(実施例 3 )
以下、 本発明の実施例 3について図面を参照しながら説明する。 第 5図は、 本発明の実施例 3における合波 ·分波器の回路図である。 W
本実施例の回路は、 実施例 1の誘導素子 7と並列に容量素子 1 2が接続 された構成であり、 さらに容量素子 6、 1 2および誘導素子 7で構成さ れる回路 3 3の直列共振点が、 第 1のポート 1から第 3のポ一卜 3への 通過帯域になるように設定されている。
この構成により、 極めて少ない素子で、 高性能な合波 ·分波機能を実 現することができるとともに、 容量素子 1 2が高周波信号のバイパス経 路となるので、 第 2のポート 2に接続されるアンプなどで発生する高調 波信号を効率的に除去することができる。 (実施例 4 )
以下、 本発明の実施例 4について図面を参照しながら説明する。 第 6図は、 本発明の実施例 4における合波 ·分波器の回路図である。 本実施例の回路は、 実施例 1の直列共振回路 3 1と第 2のポ一ト 2の間 に誘導素子 1 3および容量素子 1 4がそれぞれ直列および並列に接続さ れた構成である。
この構成により、 例えば第 1のポート 1から第 3のポ一ト 3への通過 帯域が 9 0 0 M H z帯、 第 2のポート 2から第 3のポート 3への通過帯 域が 1 . 8 G H z帯とした場合など、 周波数が 2倍程度大きく違うとき などでも各ポ一卜の整合を容易にとることができると同時に、 第 2のポ ート 2から第 3のポート 3への経路において、 2段の低域通過特性が得 られ、 第 2のポ一ト 2に接続されるアンプなどの高調波信号を効率的に 除去することができる。
本実施例の電気的な特性を （表 1 ) 及び第 9図に示す。 99/48199
(表 1 )
Figure imgf000008_0001
なお、 本発明の実施例 1〜 4の実現方法は、 第 7図および第 8図に示 すように電極が印刷された誘電体シ一トを積層して構成することができ る。
第 7図は本実施例の内部構造を示したものであり、 1 9は誘電体シ一 ト、 2 0， 2 2および 2 4はグランド電極 2 5が印刷されたグランド層、 2 1は内部に容量素子 4および誘導素子 5、 8が印刷積層構成されたシ ート群、 2 3は内部に容量素子および誘導素子が印刷積層構成されたシ ート群であり、 すなわち実施例 1においては容量素子 6、 9および誘導 素子 7が、 実施例 2においては容量素子 6、 9、 1 0および誘導素子 7、 1 1が、 実施例 3においては容量素子 6、 9、 1 2および誘導素子 7、 実施例 4においては容量素子 6、 9、 1 4および誘導素子 7、 1 3がそ れぞれ印刷積層構成されたシート群である。
また、 2 6は誘導素子 8の第 3のポート 3側の引き出し電極であり、 また、 2 7は容量素子 9の第 3のポート 3側の引き出し電極である。 引 き出し電極 2 6および 2 7は重ねた際に同位置に重なる用に引き出され ている。 この構成により、 2つの異なる周波数帯域が共有して通過する 部位を最小限にして、 かつ浮遊容量等による不要結合を最小限とするこ とができるため、 互いのフィルタの通過する信号のアイソレーション量 を大きくすることができる。
第 7図に示すように合波 ·分波器の上下両端にグランド層 2 0および 2 4を構成することにより外界からのシールド効果が得られる。 また、 容量素子 4および誘導素子 5、 8を接続構成した回路部と、容量素子 6、 9、 1 0、 1 2、 14および誘導素子 7、 1 1、 1 3を接続構成した回 路部との間にグランド層 22を挿入することにより、 各フィルタ構成素 子間での電磁界相互作用がなくなり、 第 1のポート 1と第 2のポート 2 の間で高いアイソレーションを実現することができる。 さらに積層化す ることにより、 形状で例えば縦 3. 2 mm, 横 2. 5 mm, 高さ 1. 3 mmと極めて小型の合波 ·分波器とすることができる。
第 8図は、 第 7図で示した積層合波 ·分波器の斜視図である。 第 8図 において 1 5および 1 6はそれぞれ入力端子、 1 7はグランド端子、 1 8は出力端子である。 ここで 1 8は第 3のポート 3に対応する端子 電極であり、 上述したように引き出されたところで外部端子となってい るところであるが、 外部端子 1 8が同時に誘導素子 8と容量素子 9の接 続点ともなつている。 このように構成することにより、 構成が簡素にな ると同時に接続点の直前まで上で述べたァイソレーシヨン用のグランド 電極を形成することが可能となる。
なお、 積層に用いるセラミック材料としては、 5 102が40〜 5 0重 量％、 B a〇が 30〜 40重量％、 A 1 2〇3が 3〜8重量％、 L a 203 が 8〜 1 2重量％、 かつ B 2〇3が 3〜 6重量％で構成されるガラス組 成物粉末 5 5〜 6 5重量％とフォルステライ ト （Mg 2 S i 〇4) 4 5 〜 3 5重量％の成分比で混合されて構成されるガラスセラミック材料も しくは、 3 1 〇2が4 0〜 5 0重量％、 8 &〇が 3 0〜 4 0重量％、 A 1 2 O 3が 3〜 8重量％、 L a 2〇3が 8〜 1 2重量％、 かつ B 203が 3〜 6重量％で構成されるガラス組成物粉末 5 0〜 6 5重量％とフオル ステライ ト （Mg 2 S i 04) 5 0〜 3 5重量％の混合物に副成分とし て酸化銅を C u Oに換算して 0. 2〜 5重量％添加して構成されるガラ スセラミック材料を用いることができる。
これらの材料を用いれば、 実施例で用いた素子の値 （誘導素子で 2か ら 1 0 n H程度、 容量素子で 2から 1 0 p F程度） を効率よく、 かつ優 れた高周波特性で、 かつ低損失で実現することができる。 また、 機械的 特性においても、 抗折強度が大きくかつ熱膨張係数が適度に高いため特 に樹脂基板に対する実装信頼性に優れ、 ガラス粉末の酸化ホウ素含有量 が少ないため製造が容易であり、 高周波における電気特性に優れた合 波 ·分波器を実現することができる。 (実施例 5 )
以下、 本発明の実施例 5について図面を参照しながら説明する。
第 1 0図は、本発明の実施例 5における合波 ·分波器の回路図である。 本実施例の回路は、 実施例 1において、 容量素子 4と誘導素子 5、 およ び容量素子 6と誘導素子 7の接続関係を逆にしたものであり、 特にギガ ヘルツ以上の高周波回路として適用したときに、 その効果が顕著に得ら れるものである。
実際に回路を作製する場合、 誘導素子および容量素子は高周波回路的 にはいずれも単独の素子として存在することは難しく、 実際には第 1 1 図（a )， ( b ) に示されるように、 各容量素子の両端には寄生容量 （浮 遊容量） 3 4 ( a ) 〜 （d ) が存在し、 これを考慮して設計する必要が ある。 これらの寄生容量を本実施例の各素子の場合で説明すると、 第 1 2 図 （ a ) のようになり、 これは第 1 2図 （b ) のように整理することが できる。
同様に、 比較のために実施例 1において寄生容量を考慮すると、 第 1 3 図 （a ) のようになり、 これは第 1 3図 （b ) のように整理することが できる。
図から明らかなように、 実施例 1では誘導素子 5、 7と寄生容量 3 5 によって不要な並列共振回路 3 6、 3 7が現実には形成されてしまうこ とになる。 この並列共振回路 3 6、 3 7は寄生容量 3 5から構成されて いるため制御が不可能となり、 設計時の特性と実際にそれを作製した時 の特性との差になって現れ、 その対策が非常に難しいものであった。 本実施例では、これを誘導素子と容量素子の接続関係を変えるだけで、 寄生容量によるフィル夕特性への影響を小さく抑えることができ、 非常 に有効であり、 設計およびその具現化を容易にすることができるもので ある。 産業上の利用可能性
以上の説明から明らかなように、 本発明によれば、 損失の原因となる 伝送線路を用いずに且つ極めて少ない素子でかつ簡素な回路で構成でき るので、 小型で高性能な合波 ·分波器を容易に得ることができる。

Claims
請 求 の 範 囲 . 外部において純抵抗で終端される第 1から第 3のポートを有し、 第 1 の周波数帯域と、 前記第 1の周波数帯域と異なる第 2の周波数帯域に おいて、 前記第 1の周波数帯域内もしくはその近傍の周波数で直列共 振する第 1の共振回路を前記第 1のポートとグランド間に接続し、 さ らに前記第 1のポートと前記第 2のポート間に直列に誘導素子を接続 し、 前記第 2の周波数帯域内もしくはその近傍の周波数で直列共振す る第 2の共振回路を前記第 3のポ一トとグランド間に接続し、 更に前 記第 3のポ一トと前記第 2のポート間に直列に容量素子を接続して、 前記第 2のポートを共通ポートとしたことを特徴とする合波 ·分波器。 . 第 1の周波数帯域を第 2の周波数帯域より低い周波数帯域としたこ とを特徴とする請求の範囲第 1項に記載の合波 ·分波器。
. 第 2の共振回路に並列にかつ前記第 3のポ一ト側に近い位置に接続 された第 3の共振回路を具備し、 前記第 3の共振回路を第 1の周波 数帯域の約 2倍の周波数で直列共振するノッチ回路としたことを特 徴とする請求の範囲第 1項に記載の合波 ·分波器。
. 第 1の共振回路および Zまたは第 2の共振回路において、 第 1のポ 一トおよびノまたは第 2のポ一ト側にコイルを接続し、 グランド側 にコンデンサを接続して共振回路を構成したことを特徴とする請求 の範囲第 1項に記載の合波 ·分波器。
5 . 第 1の共振回路において、 該共振回路をコンデンサとコイルを直列 に接続した回路とし、 さらにコイルと並列に別のコンデンサを接続した 回路としたことを特徴とする請求の範囲第 1項に記載の合波 ·分波器。
6 . 第 2の共振回路から第 3のポート側に近い位置に直列に整合用誘導 素子を接続し、 さらに前記整合用誘導素子と前記第 3のポートとの 間においてグランド間に並列に整合用容量素子を接続したことを特 徵とする請求の範囲第 1項に記載の合波 ·分波器。
7. 第 1の共振回路、 第 2の共振回路、 誘導素子および容量素子をそれ ぞれ積層セラミック基板内に構成したことを特徴とする請求の範囲 第 1項に記載の合波 ·分波器。
8. 第 1のフィルタの上面および下面および第 2のフィルタの上面およ び下面にシールド電極層を構成したことを特徴とする請求の範囲第 7項に記載の合波 ·分波器。
9. 第 1および第 2のフィル夕のそれぞれ一方の入出力ポートを積層セ ラミック基板の端面に引き出した部位で接続し、 共通ポートとした ことを特徴とする請求の範囲第 7項に記載の合波 ·分波器。
10. S i〇2が 40〜5 0重量％、 B aOが 3 0〜40重量％、 A 12〇3 が 3〜 8重量％、 L a 2〇 3が 8〜 1 2重量％、 かつ B 203が 3 ~ 6重量％で構成されるガラス組成物粉末 5 5〜 6 5重量％とフオル ステライ ト （Mg 2 S i 04) 4 5〜 3 5重量％の成分比で混合さ れて構成されるガラスセラミック材料を積層セラミック材料として 用いたことを特徴とする請求の範囲第 7項に記載の合波 ·分波器。 11. S i〇2が 40〜50重量％、 B aOが 30〜40重量％、 A 1203 が 3〜 8重量％、 L a 2 O 3が 8〜 1 2重量％、 かつ B 203が 3〜
6重量％で構成されるガラス組成物粉末 5 0〜 6 5重量％とフオル ステライ ト （Mg 2 S i〇4) 5 0〜 3 5重量％の混合物に副成分 として酸化銅を C uOに換算して 0. 2〜 5重量％添加して構成さ れるガラスセラミック材料を積層セラミック材料として用いたこと を特徴とする請求の範囲第 7項に記載の合波 ·分波器。 補正書の請求の範囲
[ 1 9 9 9年 8月 3日 （0 3 . 0 8 . 9 9 ) 国際事務局受理：出願当 初の請求の範囲 4及び 7は取り下げられた；出願当初の請求の範囲 1 及び 8— 1 1は補正された；他の請求の範囲は変更なし。 （2頁）]
1 . (補正後） 外部において純抵抗で終端される第 1から第 3のポー 卜 を有し、 第 1の周波数帯域と、 前記第 1の周波数帯域と異なる第 2の周 波数帯域において、 前記第 1の周波数帯域内もしくはその近傍の周波数 で直列共振する第 1の共振回路を前記第 1のポー 卜とグランド間に接続 し、 さらに前記第 1のポー 卜と前記第 2のポー ト間に直列に誘導素子を 接続し、 前記第 2の周波数帯域内もしくはその近傍の周波数で直列共振 する第 2の共振回路を前記第 3のポー トとグランド間に接続し、 さらに 前記第 3のポ一 卜と前記第 2のポー卜間に直列に容量素子を接続して、 前記第 2のポー 卜を共通ポー 卜とし、 さらに第 1の共振回路および/ま たは第 2の共振回路において、 第 1のポー トおよび Zまたは第 2のポー ト側にコイルを接続し、 グランド側にコンデンサを接続して共振回路を 構成するとともに、 第 1の共振回路、 第 2の共振回路、 誘導素子および 容量素子をそれぞれ積層セラミ ック基板内に構成したことを特徴とする 合波 ·分波器。
2 . 第 1の周波数帯域を第 2の周波数帯域より低い周波数帯域としたこ とを特徴とする請求の範囲第 1項に記載の合波 ·分波器。
3 . 第 2の共振回路に並列にかつ前記第 3のポー ト側に近い位置に接続 された第 3の共振回路を具備し、 前記第 3の共振回路を第 1の周波数帯 域の約 2倍の周波数で直列共振するノ ツチ回路としたことを特徴とする 請求の範囲第 1項に記載の合波 ·分波器。
4 . (削除）
5 . 第 1の共振回路において、 該共振回路をコンデンサとコイルを直列 に接続した回路とし、 さらにコイルと並列に別のコンデンサを接続した 楠正された用紙 （条約第 19条） 回路としたことを特徴とする請求の範囲第 1項に記載の合波 ·分波器。 6. 第 2の共振回路から第 3のポ一ト側に近い位置に直列に整合用誘導 素子を接続し、 さらに前記整合用誘導素子と前記第 3のポー卜との間に おいてグランド間に並列に整合用容量素子を接続したことを特徴とする 請求の範囲第 1項に記載の合波 ·分波器。
7. (削除）
8. (補正後） 第 1のフィルタの上面および下面および第 2のフィルタ の上面および下面にシールド電極層を構成したことを特徴とする請求の 範囲第 1項に記載の合波 ·分波器。
9. (補正後） 第 1および第 2のフィルタのそれぞれ一方の入出力ポ一 トを積層セラミ ック基板の端面に引き出した部位で接続し、 共通ポー ト としたことを特徴とする請求の範囲第 1項に記載の合波 ·分波器。
1 0. (補正後） S i 02が 4 0 ~ 5 0重量％、 B a Oが 3 0〜4 0重 量％、 A 1 203が 3〜 8重量％、 L a 2 O 3が 8〜 1 2重量％、 かつ B 203が 3〜 6重量％で構成されるガラス組成物粉末 5 5〜 6 5重量％ とフォルステライ ト （Mg 2 S i 04) 4 5〜 3 5重量％の成分比で混 合されて構成されるガラスセラミ ック材料を積層セラミ ック材料として 用いたことを特徴とする請求の範囲第 1項に記載の合波 ·分波器。
1 1. (補正後） S i 02が 4 0〜 5 0重量％、 B a Oが 3 0〜4 0重 量％、 A 1 2◦ 3が 3〜 8重量％、 L a 203が 8〜 1 2重量％、 かつ B 2〇3が 3〜 6重量％で構成されるガラス組成物粉末 5 0〜 6 5重量％ とフォルステライ ト （Mg 2 S i 04) 5 0〜 3 5重量％の混合物に副 成分として酸化銅を C u 0に換算して 0. 2〜 5重量％添加して構成さ れるガラスセラミ ック材料を積層セラミ ック材料として用いたことを特 徴とする請求の範囲第 1項に記載の合波 ·分波器。
¾止された用紙 （条約第 19条）
PCT/JP1999/001285 1998-03-17 1999-03-16 Filtre de multiplexage/derivation WO1999048199A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/423,977 US6335663B1 (en) 1998-03-17 1999-03-16 Multiplexer/branching filter
DE69912563T DE69912563T2 (de) 1998-03-17 1999-03-16 Multiplexer/abzweigfilter
EP99939861A EP0998036B1 (en) 1998-03-17 1999-03-16 Multiplexer/branching filter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6660798 1998-03-17
JP10/66607 1998-03-17

Publications (1)

Publication Number Publication Date
WO1999048199A1 true WO1999048199A1 (fr) 1999-09-23

Family

ID=13320769

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/001285 WO1999048199A1 (fr) 1998-03-17 1999-03-16 Filtre de multiplexage/derivation

Country Status (4)

Country Link
US (1) US6335663B1 (ja)
EP (1) EP0998036B1 (ja)
DE (1) DE69912563T2 (ja)
WO (1) WO1999048199A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252567A (ja) * 2001-02-26 2002-09-06 Hitachi Metals Ltd 周波数分波回路、およびマルチバンドアンテナスイッチ積層モジュール複合部品
WO2004102794A1 (ja) * 2003-05-14 2004-11-25 Advantest Corporation 入力信号処理装置、高周波成分取得方法および低周波成分取得方法
JP2006262349A (ja) * 2005-03-18 2006-09-28 Taiyo Yuden Co Ltd 共振回路、フィルタ回路、多層基板並びに回路モジュール
JP2009033733A (ja) * 2007-06-29 2009-02-12 Nippon Dempa Kogyo Co Ltd アンテナ分波器
JP2013207551A (ja) * 2012-03-28 2013-10-07 Tdk Corp トリプレクサ
WO2022239217A1 (ja) * 2021-05-14 2022-11-17 三菱電機株式会社 ドハティ増幅器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2060007A2 (en) * 2006-08-14 2009-05-20 Nxp B.V. Equalizer
JP4561931B2 (ja) * 2007-12-26 2010-10-13 株式会社村田製作所 アンテナ装置および無線ｉｃデバイス
CN102318187B (zh) * 2009-02-12 2015-09-09 汤姆森特许公司 高电阻硅的硅技术中的滤波网络
CN109301413B (zh) 2015-04-29 2021-07-16 上海华为技术有限公司 一种多工器的输入输出装置及多工器
US10425061B1 (en) * 2018-10-11 2019-09-24 Qorvo Us, Inc. Wireless communication circuitry

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214625A (ja) * 1985-03-19 1986-09-24 Tokyo Electric Co Ltd アンテナ結合回路
JPS61219741A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 酸化物誘電体材料
JPS6423123U (ja) * 1987-07-30 1989-02-07
JPH03123201A (ja) * 1989-10-06 1991-05-27 Mitsubishi Electric Corp マイクロ波半導体スイッチ
JPH04207806A (ja) * 1990-11-30 1992-07-29 Murata Mfg Co Ltd デュプレクサ
JPH07122905A (ja) * 1993-10-26 1995-05-12 Murata Mfg Co Ltd 高周波フィルタ
JPH09153842A (ja) * 1995-11-30 1997-06-10 Murata Mfg Co Ltd 高周波部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797715A (en) * 1980-12-10 1982-06-17 Fujitsu Ltd Lc filter
JPS6423123A (en) 1987-07-17 1989-01-25 Shimadzu Corp Electronic balance
JP3123201B2 (ja) 1992-03-31 2001-01-09 ソニー株式会社 ディスクカートリッジ用ケース
DE69734846T2 (de) * 1996-02-27 2006-08-31 Hitachi Metals, Ltd. Frequenzweiche für Zweiband-Mobilfunkendgeräte
EP0837517B1 (en) * 1996-10-18 2004-01-28 Matsushita Electric Industrial Co., Ltd. Dielectric laminated filter and communication apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214625A (ja) * 1985-03-19 1986-09-24 Tokyo Electric Co Ltd アンテナ結合回路
JPS61219741A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 酸化物誘電体材料
JPS6423123U (ja) * 1987-07-30 1989-02-07
JPH03123201A (ja) * 1989-10-06 1991-05-27 Mitsubishi Electric Corp マイクロ波半導体スイッチ
JPH04207806A (ja) * 1990-11-30 1992-07-29 Murata Mfg Co Ltd デュプレクサ
JPH07122905A (ja) * 1993-10-26 1995-05-12 Murata Mfg Co Ltd 高周波フィルタ
JPH09153842A (ja) * 1995-11-30 1997-06-10 Murata Mfg Co Ltd 高周波部品

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0998036A4 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252567A (ja) * 2001-02-26 2002-09-06 Hitachi Metals Ltd 周波数分波回路、およびマルチバンドアンテナスイッチ積層モジュール複合部品
JP4505777B2 (ja) * 2001-02-26 2010-07-21 日立金属株式会社 周波数分波回路、およびマルチバンドアンテナスイッチ積層モジュール複合部品
WO2004102794A1 (ja) * 2003-05-14 2004-11-25 Advantest Corporation 入力信号処理装置、高周波成分取得方法および低周波成分取得方法
JP2006262349A (ja) * 2005-03-18 2006-09-28 Taiyo Yuden Co Ltd 共振回路、フィルタ回路、多層基板並びに回路モジュール
JP4669722B2 (ja) * 2005-03-18 2011-04-13 太陽誘電株式会社 共振回路、フィルタ回路、多層基板並びに回路モジュール
JP2009033733A (ja) * 2007-06-29 2009-02-12 Nippon Dempa Kogyo Co Ltd アンテナ分波器
JP2013207551A (ja) * 2012-03-28 2013-10-07 Tdk Corp トリプレクサ
WO2022239217A1 (ja) * 2021-05-14 2022-11-17 三菱電機株式会社 ドハティ増幅器
JPWO2022239217A1 (ja) * 2021-05-14 2022-11-17
JP7418661B2 (ja) 2021-05-14 2024-01-19 三菱電機株式会社 ドハティ増幅器

Also Published As

Publication number Publication date
DE69912563T2 (de) 2004-05-13
EP0998036A4 (en) 2001-02-21
EP0998036B1 (en) 2003-11-05
EP0998036A1 (en) 2000-05-03
US6335663B1 (en) 2002-01-01
DE69912563D1 (de) 2003-12-11

Similar Documents

Publication Publication Date Title
US6828881B2 (en) Stacked dielectric filter
US6954116B2 (en) Balanced-unbalanced converting circuit and laminated balanced-unbalanced converter
CN102035491B (zh) 层叠带通滤波器
US7479846B2 (en) Duplexer
US7616079B2 (en) Bulk acoustic wave resonator and circuit comprising same
US8120447B2 (en) Multilayer balanced filter
KR100769031B1 (ko) 서지 흡수 소자 및 서지 흡수 회로
JP4992345B2 (ja) 伝送線路型共振器と、これを用いた高周波フィルタ、高周波モジュールおよび無線機器
US20120119852A1 (en) Multilayer band-pass filter
US6294967B1 (en) Laminated type dielectric filter
JP5044654B2 (ja) バンドパスフィルタならびにそれを用いた無線通信モジュールおよび無線通信機器
CN106664070A (zh) 移相器、阻抗匹配电路、合分波器以及通信终端装置
JP2000516060A (ja) 積層型２帯域フィルタ
JP3115149B2 (ja) 積層型誘電体フィルタ
EP1100193A2 (en) Integrated filter with improved I/O matching and method of fabrication
CN106716634A (zh) 高频元器件
JP2009153106A (ja) バンドパスフィルタ、高周波部品および通信装置
WO1999048199A1 (fr) Filtre de multiplexage/derivation
JPH11214943A (ja) バルントランス
US7196595B2 (en) Multilayer diplexer
WO2007040153A1 (ja) 受動部品
JP2002217036A (ja) 高周波複合回路及び高周波複合部品
JPH07226602A (ja) 積層型誘電体フィルタ
JP2001185972A (ja) 積層フィルタ
JP4019097B2 (ja) 積層型誘電体フィルタ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1999939861

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09423977

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999939861

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1999939861

Country of ref document: EP