WO1999012344A1 - Generateur de signal de synchronisation - Google Patents

Generateur de signal de synchronisation Download PDF

Info

Publication number
WO1999012344A1
WO1999012344A1 PCT/JP1998/003780 JP9803780W WO9912344A1 WO 1999012344 A1 WO1999012344 A1 WO 1999012344A1 JP 9803780 W JP9803780 W JP 9803780W WO 9912344 A1 WO9912344 A1 WO 9912344A1
Authority
WO
WIPO (PCT)
Prior art keywords
pulse
signal
vertical synchronization
vertical
period
Prior art date
Application number
PCT/JP1998/003780
Other languages
English (en)
French (fr)
Inventor
Kazunari Yamaguchi
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US09/284,751 priority Critical patent/US6137536A/en
Priority to EP98940551A priority patent/EP0936807A4/en
Publication of WO1999012344A1 publication Critical patent/WO1999012344A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Definitions

  • the present invention relates to a synchronization signal generator used for a video signal processing device displayed on a video display device such as a computer display.
  • the input port P ih and the input port P iv are connected to an external video signal source (not shown), and are used for the horizontal synchronization signal H sync and the vertical synchronization signal included in the video signal.
  • V sync Receives each input.
  • the first divider 4 has a frequency of 1 An output wave having a frequency of / n is generated, and the second frequency divider 5 generates an output wave having a frequency of 2 / n of the input frequency. That is, the frequency division ratios of the first frequency divider 4 and the second frequency divider 5 are 1 / n and 2 / n, respectively. In this example, since n is set to 32, the division ratio of the divider 4 is 1/32 and the division ratio of the divider 5 is 1/16. Become
  • the phase comparator 2, the voltage controlled oscillator 3, and the first frequency divider 4 are connected to each other to form a PLL circuit 20.
  • the voltage controlled oscillator 3 is based on the voltage input from the phase comparator 2 ..
  • the voltage-controlled oscillator 3 generates a quick pulse Sck1 having a period P of 1 / F and being synchronized with the horizontal synchronization signal Hsync, based on the control voltage Vc. Therefore, the horizontal synchronization pulse Hd generated by dividing the first clock no-res Sck 1 by the first frequency divider 4 generates the horizontal synchronization signal Hsync And the phase is also locked to the horizontal sync signal Hsync. It has been done.
  • the second frequency divider 5 is connected to the voltage controlled oscillator 3 of the PLL circuit 20 and receives the input of the first clock noise Sckl. Then, the frequency divider 5 divides the cycle of the first clock pulse Sck1 into 1/16, and the second clock having the H / 2 cycle. It generates the Norse ScK 2 and outputs it to the counter 8.
  • the period of the clock noise ScK2 output from the second frequency divider 5 is H / 2, that is, the frequency is twice the horizontal synchronization signal Hsync. Yes.
  • the number of scanning lines in two fields is an integer value of 525, and the even field and the odd field are used.
  • Vd vertical synchronization noise
  • it is not possible to count 262.5 H 525 ⁇ (H / 2). That's because I don't have to. That is, it is advantageous to set the period to H / 2.
  • the trigger generator 7 generates a trigger pulse tP in response to the vertical synchronization signal Vsync input from the input port Piv.
  • the counter 8 is connected to the trigger generator 7 to receive the input of the trigger pulse tp, and connected to the frequency divider 5 to generate the clock noise S. c Input of K2 is received.
  • Count 8 is reset by the trigger tp, and then counts the clock nos. ScK2 nos. A count signal Sn indicating the value N is generated.
  • the pulse generator 9 is connected to the trigger generator 7 to receive the input of the trigger pulse tp, and is connected to the counter 8 to generate the count signal S. Receives n input.
  • the pulse generator 9 is reset and the vertical synchronization pulse Vd is set to the mouth-level. It becomes.
  • the pulse generator 9 generates a vertical synchronization pulse Vd which becomes a level only at the time when the count value N is 0 and 1 and this is generated. This is output from the output port Povp.
  • the horizontal axis indicates the passage of time t
  • the vertical axis indicates the horizontal synchronization signal H sync, horizontal synchronization pulse H d, and clock at each time on the time axis t.
  • Nose S c K2 vertical sync signal V sync, trigger pulse tp, vertical sync pulse V d, count value N, and gate signal S g Is shown.
  • the horizontal synchronizing signal Hsync is updated at times t1, t3, t6, and t8. Note that the period between these times is one horizontal synchronization period H.
  • the period of the clock noise S c K 2 is H / 2 as described above, the time tl, t 2, t 3, t 5, t 6, t 7, t 8, And updated to t10. In other words, the period between these times is half a period H / 2 of one horizontal synchronization period H.
  • the vertical synchronizing signal V sync falls one at time t4.
  • the direct synchronization period has expired.
  • the count value N becomes NV between the time t3 and the time t4. Therefore, going back in time, the count value N between time t3 and time t2 is NV—1, and the count value N between time t2 and time t1. Is NV—2. That is, time t2 corresponds to time TnVp described above, and time t4 corresponds to time Trst described above.
  • the phase of the vertical synchronizing signal Vsync changes at time t4, which is delayed by a predetermined time from the time t3 when the phase of the horizontal synchronizing signal Hsync changes. That is, the phases of the vertical synchronizing signal V sync and the horizontal synchronizing signal H sync are shifted by time. This phase shift is inevitably caused by various effects received when the video signal passes through the transmission path, or by input switching or the like. You.
  • Trigger generator 7 generates trigger pulse tp at time t4 in response to vertical synchronization signal Vsync.
  • the vertical synchronizing pulse Vd which is the output of the pulse generator 9, changes from a noise level to a low level upon receiving the input of the trigger pulse tp at time t4.
  • the vertical synchronization pulse Vd changes from a mouth level to a noise level.
  • the vertical synchronization pulse Vd has a low level only during the period To between the time t4 and the time t6 when the count value N is 0 and 1.
  • a vertical synchronization pulse Vd is generated, and is output from the output port Povp.
  • a clock having a half period of the horizontal synchronization period H is used. Since the counters are counted by the counter 8, the counter 8 can count more than twice the number of scanning lines per field. Is required. That is, as the number of scanning lines of the video signal is larger, it is necessary to use a counter 8 having a larger counting amount. For example, if there are more than 1200 scanning lines per field, such as in a computer display, The counter 8 is required to have a performance capable of counting a value of 240 times or more that twice. In general, as the total number of counts increases, it becomes more difficult to operate the circuit at high speed. Therefore, a digital signal that requires a high-speed operation of the synchronization signal generator is required. It is very difficult to implement with LSI.
  • the horizontal synchronization signal H sync input from the input terminal P ih and the horizontal synchronization pulse H d output from the output port P ohp are exchanged by the PLL circuit 20. It is controlled so that it is synchronized and the phase is locked. However, the phases of the vertical synchronization pulse Vd and the horizontal synchronization pulse Hd output from the output ports P ovp and P ohp, respectively, always coincide with each other. No. That is, when the counter 8 is reset by the trigger pulse tp generated from the trigger generator 7 in response to the vertical synchronization signal Vsync, Pulse occurs The vertical synchronizing pulse Vd, which is the output of the detector 9, becomes the mouth level. Further, when the count value N of the counter 8 reaches a predetermined value (in this example, at the time of switching from 1 to 2), the timer generator 9 is turned on. Output goes to high level.
  • a predetermined value in this example, at the time of switching from 1 to 2
  • the phase shift r of the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync due to the effect of the transmission path or input switching, etc. causes the phase of the vertical synchronization pulse Vd to be changed. Does not coincide with the phases of the horizontal synchronization signal Hsync and the horizontal synchronization pulse Hd, and remains at the predetermined time 7: shifted. As a result, the period To of the vertical level of the vertical synchronizing noise Vd varies depending on the magnitude of the phase shift time. For this reason, when this vertical synchronization signal generator is used for a display device such as a liquid crystal display device, the display device operates properly. Can not.
  • the present invention provides a synchronizing signal generator capable of obtaining a vertical synchronizing pulse having a stable phase with the horizontal synchronizing signal, and further suppressing the count of the count. This is the purpose. Disclosure of the invention
  • a synchronization signal generating apparatus which generates a vertical synchronization pulse synchronized with a vertical synchronization signal of a video signal based on a horizontal synchronization signal of an input video signal
  • a first clock signal generator for generating a first clock signal synchronized with the horizontal synchronization signal
  • a counting device that counts the first clock signal and detects a vertical synchronization period of the vertical synchronization signal;
  • a vertical synchronization period detector for detecting a period in which the input vertical synchronization signal has a vertical synchronization period based on the detected vertical synchronization period;
  • the vertical synchronization pulse synchronized with the vertical synchronization signal is output, and the input vertical synchronization signal is output in the first predetermined period.
  • the vertical synchronization period is detected based on the first clock signal synchronized with the horizontal synchronization signal.
  • one of the actual vertical synchronization signal and the self-generated pulse signal is selected.
  • To synthesize a vertical synchronization pulse As a result, a vertical synchronization pulse synchronized with the vertical synchronization signal can be generated even when the vertical synchronization signal is not actually input.
  • the vertical synchronization pulse generator comprises:
  • a count reset device for resetting the count value of the count device by the vertical synchronization noise
  • the vertical synchronization pulse is characterized in that it is generated by selectively synthesizing the vertical synchronization signal and the vertical pulse.
  • the vertical synchronization pulse is fed back at the time of detection of the vertical synchronization period.
  • the vertical synchronization pulse is fed back at the time of detection of the vertical synchronization period.
  • the first clock signal generator comprises:
  • the first clock pulse that generates the first clock pulse having a period of Generator
  • a first frequency divider for dividing the first clock noise by 1 / n to generate a first clock signal
  • a phase comparator for detecting a phase difference between the first clock signal and the horizontal synchronization signal and controlling the first clock pulse generator
  • the counting device is characterized in that it counts the pulses of the first clock signal having the same period as the period of the horizontal synchronization signal.
  • the parity of the first clock signal having the same period as the period of the horizontal synchronization signal is counted. As a result, the amount of counts in the evening can be suppressed.
  • the first clock pulse is further divided by 2 / n to obtain 1 / n of the horizontal synchronization period. Emit a second clock pulse with a period of 2 A second frequency divider,
  • the input is performed by the switch based on the count value and the vertical synchronization pulse.
  • a switching controller for controlling selection between a vertical synchronization signal and a vertical pulse;
  • the switching controller controls the switching unit so that the vertical synchronization signal is selected and the vertical synchronization signal is selected during a period from a time when the horizontal synchronization pulse is input and a predetermined time to a time when the horizontal synchronization pulse is input.
  • a vertical synchronization pulse synchronizing with a vertical synchronization signal of a video signal is generated based on a horizontal synchronization signal of an input video signal.
  • a first clock signal generation step for generating a first clock signal synchronized with the horizontal synchronization signal
  • a vertical synchronization period detection step for detecting a period in which the input vertical synchronization signal has a vertical synchronization period based on the detected vertical synchronization period
  • a vertical synchronization pulse synchronized with the vertical synchronization signal is output. Is input If the vertical synchronization signal does not have vertical synchronization within the first predetermined period, the vertical synchronization pulse generation step generates a vertical synchronization pulse having the second predetermined vertical synchronization period. It is characterized by keeping the phase of the input horizontal sync signal and vertical sync pulse constant.
  • the vertical synchronization period is detected based on the first clock signal synchronized with the horizontal synchronization signal.
  • one of the actual vertical synchronization signal and the self-generated pulse signal is selected.
  • To synthesize a vertical synchronization pulse As a result, a vertical synchronization pulse synchronized with the vertical synchronization signal can be generated even when the vertical synchronization signal is not actually input.
  • the vertical synchronization pulse generation step comprises:
  • a count reset step that resets the count value of the count step according to the vertical sync pulse
  • the vertical synchronization pulse is characterized in that it is generated by selectively synthesizing the vertical synchronization signal and the vertical pulse.
  • the vertical synchronization pulse is fed back during the period when the vertical synchronization period is detected.
  • the first clock signal generation step comprises:
  • a phase comparison step for detecting a phase difference between the clock signal and the horizontal synchronizing signal.
  • the first clock pulse generation step generates a first clock pulse based on the detected phase difference, and generates a count step.
  • the present invention is characterized in that the pulse of the first clock signal having the same period as the period of the horizontal synchronization signal is counted, as described above. In phase 8, since the pulse of the first clock signal having the same period as the period of the horizontal synchronization signal is counted, the total number of pulses is counted. We can control the quantity
  • the first clock noise is further divided by 2 / n to obtain 1 / n of the horizontal synchronization period.
  • a holding step for holding the output of the switching step is provided in response to the third clock noise.
  • the input by the switching step is further performed.
  • the switching control step selects the vertical synchronizing signal from the time when the vertical synchronizing pulse is low and the time when the horizontal synchronizing pulse is input to a predetermined time (NV-1). It is characterized by controlling the switching step as described above.
  • the synchronizing signal generator is capable of detecting only the vertical synchronizing signal having a predetermined range of the vertical synchronizing period among the input vertical synchronizing signals. A vertical synchronization pulse synchronized with this is output.
  • a vertical synchronizing signal having no predetermined vertical synchronizing period is input, a vertical synchronizing pulse having a predetermined vertical synchronizing period is generated by itself, and the inputted horizontal synchronizing signal is generated. And the phase of the vertical synchronization pulse is kept constant.
  • the feature is that a vertical synchronization pulse with a small count in the countdown and a stable phase with the horizontal synchronization signal can be obtained.
  • FIG. 1 is a block diagram showing a configuration of a synchronization signal generator according to an embodiment of the present invention.
  • FIG. 2 is a timing chart showing the operation of the synchronization signal generator shown in FIG.
  • FIG. 3 is a further timing chart showing the operation of the synchronization signal generator shown in FIG.
  • Figure 4 is a block diagram showing the configuration of a conventional synchronization signal generator. It is a figure.
  • FIG. 5 is a timing chart showing the operation of the synchronization signal generator shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • the synchronization signal generator SSG p in the present embodiment includes a first input port P ih, a second input port P i V, a phase comparator 2, a voltage-controlled oscillator ( V 0 C) 3, 1st frequency divider 4, 2nd frequency divider 5, power supply 8R, pulse generator 9R, delay device 12, switching signal generator 13, switching device 1 4. It consists of a cage 15, a first output port Popp, and a second output port PoV.
  • the input port P ih and the input port P i V are connected to an external video signal source (not shown), and are used for a horizontal synchronization signal H sync and a vertical synchronization signal included in the video signal.
  • the signal V sync receives each input.
  • the first frequency divider 4 generates an output wave having a frequency of 1 / n of the input frequency
  • the second frequency divider 5 generates an output wave having a frequency of 2 / n of the input frequency. That is, the frequency division ratios of the first frequency divider 4 and the second frequency divider 5 are 1 / n and 2 / n, respectively.
  • the dividing ratio of the divider 4 is 1/32 and the dividing ratio of the divider 5 is 1/16. Become. Note that the value of n is limited to 32 Needless to say, it is not something.
  • the phase comparator 2, the voltage controlled oscillator 3, and the first frequency divider 4 are connected to each other to form a PLL circuit 20.
  • the clock pulse having / (F ⁇ 32)) is output to the phase comparator 2 and the output port P ohp as the horizontal synchronization pulse Hd.
  • the phase comparator 2 performs control according to the phase difference between the horizontal synchronization signal H sync input from the input port P ih and the horizontal synchronization pulse H d input from the frequency divider 4. A voltage Vc is generated, and the control voltage Vc is output to the voltage controlled oscillator 3.
  • the voltage-controlled oscillator 3 generates a clock pulse Sccl having a period P of 1 / F and synchronized with the horizontal synchronization signal Hsync based on the control voltage Vc. Accordingly, the horizontal synchronization pulse Hd generated by dividing the first clock pulse Sck1 by the first frequency divider 4 is generated by the horizontal synchronization signal Hd. In addition to synchronizing with sync, the phase is also locked to the horizontal synchronization signal Hsync.
  • the second frequency divider 5 is connected to the voltage-controlled oscillator 3 of the PLL circuit 20 and receives the input of the first clock noise Sckl. Then, the frequency divider 5 divides the cycle of the first clock node Sck1 by 1/16, and generates the second clock having an H / 2 cycle. The clock noise of ScK2 is generated, and it is output to the counter 8R (this output
  • the period of the clock noise S c K2 output from the second frequency divider 5 is H / 2, that is, the frequency is two times the period H of the horizontal synchronization signal H sync.
  • the double is, for example, in the case of the NTSC system, an integer value of 5 25 lines in 2 fields, and an even field and an odd field.
  • the count of 262.5 H 5 25 '(H / 2) is required. This is because it is advantageous to have a period of H / 2.
  • the counter 8R is connected to the first frequency divider 4 of the PLL circuit 20 and receives the input of the horizontal synchronization pulse Hd. Then, the power supply 8R counts the pulse of the horizontal synchronizing pulse Hd and generates a count signal Sn indicating the count value N.
  • the counter 8R is further connected to a retainer 15 described later, and receives an input of a vertical synchronizing noise VdR. Then, when the vertical synchronization pulse VdR is at the level of the mouth and the horizontal synchronization pulse Hd is added, the count value N is reset to the count value 8R. It is configured to be set. After the reset, the reset pulse 8R is sequentially counted from the reset count value N to the output pulse Hd of the first frequency divider 4 from the reset count value N. Go to the bottom.
  • the panoramic generator 9R is connected to the counter 8R and receives the count signal Sn.
  • the pulse generator 9 R E 8 The count value N of R is one count greater than the count value Nv corresponding to one vertical synchronization period, and the count value ⁇ is ⁇ .
  • a noise signal Sq which is at a single level only during the period of V + 1 and at a high level during the other periods is generated.
  • the switching signal generator 13 is connected to the counter 8R, and based on the input count signal Sn, the count value N changes in one vertical synchronization period.
  • the count value reaches the count value that is slightly less than the corresponding count value Nv (in this example, NV — 1), the count value reaches NV. It generates a binary flag signal Sc that is at the verbal level in the period up to the end of the period, and is high in the other periods.
  • the switch 14 is connected to the switch signal generator 13 to receive the input of the flag signal Sc, and is connected to the pulse generator 9R to receive the input of the pulse signal Sq. Receive The switch 14 is further connected to the input port Piv and receives the input of the vertical synchronization signal Vsync. Normally, the switch 14 outputs the pulse signal Sq, which is the output from the pulse generator 9R, when the flag signal Sc is at the no level or at the low level. Select and output as vertical pulse signal Sd. On the other hand, when the switching signal Sc is at a low level, the vertical synchronization signal Vsync input from the input port Piv is selected and output as the vertical pulse signal Sd. As described above, the switch 14 is based on the flag signal Sc output from the switch signal generator 13.
  • the vertical pulse signal Sd is synthesized by switching one of the pulse signal Sq and the vertical synchronizing signal Vsync and outputting the resultant signal.
  • the flag signal Sc combines the vertical pulse signal Sd It is a switching signal that switches between the pulse signal Sq, which is the two component signals, and the vertical synchronization signal Vsync.
  • the retainer 25 is connected to the delay unit 12 to receive the input of the delayed clock pulse Sck 2 d, and is connected to the switch 14 to be connected to the composite vertical pulse signal. Receives the input of S d. In response to the delay clock signal Sck2d, the holder 25 samples and holds the vertical pulse signal Sd in response to the delay clock signal Sck2d; It is output as the pulse V d R. In this way, the horizontal synchronization pulse Hd synchronized with the horizontal synchronization signal Hsync is adjusted according to the count value N counted by the counter 8R.
  • the horizontal axis indicates the passage of time t
  • the vertical axis indicates the horizontal synchronization signal H sync, horizontal synchronization pulse H d, and clock clock at each time on the time axis t.
  • 'Loss ScK2 Delayed Clock Norse ScK2d
  • Vertical Sync Signal Vsync Switching Signal Sc
  • Pulse Signal Sq Pulse Signal Sd
  • Vertical Sync The respective behaviors of the pulse VdR and the count value N are shown.
  • the period of the horizontal synchronization pulse Hd is Since it is synchronized and locked with the signal Hsync, it is updated at times t1, t3, t6, and t8.
  • the period of the clock noise S c K 2 is H / 2 as described above, the time tl, t 2, t 3, t 5, t 6, t 7, t 8, And updated to t10.
  • Each of the periods between these times, that is, the period of the clock noise S c K 2 is a half period H / 2 of one horizontal synchronization period H.
  • the delayed clock time S CK 2 d is longer than the clock time S CK 2 (because the clock is delayed by 5 times, the time tl, t 2, t 3, Times ( ⁇ delay, time t Id, t2 d, t3 d, t5 d, t6) after each of t5, t6, t7, t8, and t10 d, t 7 d, t 8 d, and tl O d are updated, and in Figure 2, the times t 1 d, t 3 d, and And only t6d.
  • one vertical synchronization period of the vertical synchronization signal Vsync has ended at time t4.
  • the phase of the vertical synchronization signal Vsync has changed at time t4, which is a predetermined time r delayed from the time t3 at which the phase of the horizontal synchronization signal Hsync changes.
  • the phases of the vertical synchronizing signal Vsync and the horizontal synchronizing signal Hsync are shifted by time. This phase shift is inevitably generated due to various effects received when the video signal passes through the transmission path, or the effects of input switching and the like.
  • the clock Hd is output from the first frequency divider 4 to the counter 8R while the vertical synchronizing noise VdR is at the low level.
  • the count value N is reset to zero.
  • the switching signal generator 13 changes the switching signal Sc from a mouth level to a no-level and outputs the switching signal Sc.
  • the switching unit 14 selects a noisy level pulse signal Sq instead of the one-level vertical synchronizing signal Vsync, and sets the vertical pulse. Output as the signal S d.
  • count value 8R is reset, and count value N is not equal to NV + 1, so that a noise is generated.
  • the pulse signal Sq output from the device 9 remains at the noise level. In this case, the pulse signal S q at the level is input to the holder 15 via the switch 14.
  • the delay clock pulse S c K 2 d from the delay unit 12 is input to the holder 15, and the holder 15 is at the high level.
  • the sample signal S q is sampled and held and output as a vertical synchronization pulse V dR.
  • the vertical synchronizing pulse VdR output from the retainer 15 always has the vertical synchronizing period, which is the period of the low level, from the delay unit 12. It is constant at twice (H) the period (H / 2) of the output delayed clock noise ScK2d.
  • the phase of the vertical synchronization pulse V d R is the phase of the horizontal synchronization pulse H d Therefore, it is always stable for a certain period of time (with a shift of only 5) without being affected by the phase shift time of the input horizontal sync signal Hsync.
  • the count amount is a clock having a period of H / 2.
  • One-half of the counting amount of the counter 8 used in the conventional synchronous signal generator that counts the knock-out pulses is good.
  • the low-level switching signal Sc from the switching signal generator 13 is used. Is output.
  • the switch 14 has selected the output of the input port P iv, the vertical synchronization signal V sync is not input, so that the output signal of the switch 14 is not input.
  • S d remains at the noise level, so that the vertical synchronous pariles V d R, which is the output of the cage 15, is also at the noise level and the counter 8 R is reset. Not cut.
  • the synchronizing signal generator performs only the synchronizing signal with respect to the vertical synchronizing signal having a predetermined range of the vertical synchronizing period among the input vertical synchronizing signals. Outputs the vertical synchronization pulse synchronized with this.
  • the synchronization signal generation device provides a vertical synchronization period having a predetermined vertical synchronization period. The pulse is generated by itself, and the phases of the input horizontal synchronizing signal and the vertical synchronizing pulse are kept constant.
  • the present invention is not affected by transmission paths and switching in video display devices such as computer displays and television receivers. It can be used for a synchronization signal generator that generates a low-cost and stable synchronization signal even in an environment where the synchronization signal component of the input video signal fluctuates.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Description

影 明細
同期信号発生装置
技術分野
本発明は、 コ ン ピ ュ ー タ デ ィ ス プ レ イ 等の 映像表示機器 で 表示 さ れ る 映像信号処理機器に 用 い ら れ る 同期信号発生 装置 に 関 す る。
背景技術
以下 に、 図 4 お よ び図 5 を参照 し て. , 従来の 同期信号発 生装置に つ い て 説明 す る 目 u に. , 映像表示機器に お け る 同期 信号発生装置の役割 に つ い て 簡単 に 述ベ る。
レ ビ ジ ヨ ン、 ビデ 3 テ 一 プ レ コ一ダ、 及びコ ン ビ ユ ー 夕 等の 映像信号源か ら の 映像出力 を、 テ レ ビ ジ ョ ン 受信機 や コ ン ピ ュ —タ デ ィ ス プ レ イ な どの 映像表示機器で 画像表 示す る に は. , こ れ ら 映像信号源か ら の 出力 さ れ る 映像信号 に 含 ま れ る 水平 同期信号お よ び垂直 同期信号が互 い に 同期 且つ安定 し て い る こ と が重要で あ る。
し か し な が ら、 映像信号の通 る 伝送路か ら 受け る種々 の や、 映像信号の入力切替な どの操作 に よ っ て、 こ れ ら 水平同期信号お よ び垂直 同期信号の周期や位相 が変動す る の よ う な 同期信号の 変動が映像信号 を 不安定に す る。 そ の結果、 映像信号か ら 再生表示 さ れ る 画像 も 不安定且つ 口
on の劣 つ た も の に な る 0
伝送路ゃ入力切替 に起因 す る 同期信号の不安定 を解消 す る 為に、 従来、 映像信号源か ら 映像信号の入力 を 受 け る 受 信機器側 で 以下 に述べ る 対策が講 じ ら れて い る。 つ ま り、 受信機 に お い て、 同期の基準 と な る 安定 し た水平 同期パル ス お よ び垂直 同期パル ス を 生成す る。 こ れ ら の 安定 し た水 平お よ び垂直の 同期パ ル ス を、 入力 さ れ た 映像信号 に 含 ま れ る 水平 同期信号 H s y n c と 垂直 同期信号 V s y n c と そ れそれ 同期 さ せて 映像信号 を 安定 さ せ る。 こ の よ う に し て、 安定化 さ れ た 映像信号 に基づ い て 画像表示が行われ る 同期基準水平 同期パル ス お よ び垂直 同期パ ル ス の生成に は、 基準 ク ロ ッ ク に 基づ い て 駆動 さ れ る カ ウ ン タ を 用 い て 水平 同期期間お よ び垂直 同期期間 を 計数す る、 い わ ゆ る 水 平お よ び垂直カ ウ ン ト ダ ウ ン 方式の 同期信号発生装置が用 レ、 ら れ る。
図 4 に、 従来の 同期信号発生装置の 一例 と し て、 テ レ ビ ジ ョ ン 受信機に 用 い ら れ る 水平お よ び垂直カ ウ ン ト ダ ウ ン 方式の 同期信号発生装置 を 示 す。 本例 に お け る 同期信号発 生装置 S S G c は、 第 1 の入力 ポー ト P i h、 第 2 の入力 ポー ト P i v、 位相比較器 2、 電圧制御発振器 ( V O C ) 3、 第 1 の分周器 4、 第 2 の分周器 5、 ト リ ガ発生器 7、 カ ウ ン 夕 8、 ノ ルス 発生器 9、 第 1 の 出力ポー ト P o h p 、 お よ び第 2 の 出力 ポー ト P o v p よ り 構成さ れて い る。
入力 ポー ト P i h お よ び入力ポー ト P i v は、 外部の映 像信号源 ( 図示せず ) に 接続 さ れて、 映像信号 に 含 ま れ る 水平 同期信号 H s y n c お よ び垂直 同期信号 V s y n c そ れそれの入力 を 受け る。 第 1 の分周器 4 は入力周波数の 1 / n の周波数 を 有 す る 出 力 波 を 発生 し、 第 2 の分周器 5 は 入力周波数の 2 / n の 出 力波 を発生す る。 つ ま り 第 1 分周 器 4 お よ び第 2 の分周器 5 の分周比はそ れぞれ、 1 / n お よ び 2 / n で あ る。 本例で は、 n = 3 2 に 設定 さ れて い る の で、 分周器 4 の分周比は 1 / 3 2 で あ り、 分周器 5 の分 周 比は 1 / 1 6 に な る
な お , 位相 比較器 2、 電圧制御発振器 3 、 お よ び第 1 の 分周器 4 は、 互 い に 接続 さ れて P L L 回路 2 0 を構成 し て い る。 電圧制御発振器 3 は、 位相 比較器 2 か ら 入力 さ れ る 電圧 に 基づ い て.. 所定の周波数 F (周期 P = 1 / F ) を有 す る 第 1 の ク ロ ッ ク パル S c k 1 を 生成す る。 第 1 の分周 器 4 は、 電圧制御発振器 3 か ら 入力 さ れ る ク ロ ッ ク パルス S c k 1 の周期 を 1 / 3 2 に 分周 し て、 周波数が F • 3 2 (周期 H = 1 / ( F • 3 2 ) ) を 有 す る ク ロ ッ ク パル ス を 水平 同期ノ ル ス H d と し て 位相比較器 2 お よ び出力 ポー ト P o h P に 出力 す る。 位相比較器 2 は、 入力 ポー ト P i h か ら 入力 さ れ る 水平 同期信号 H s y n c と、 分周器 4 か ら 入力 さ れ る 水平 同期パ ル ス H d と の位相差 に応 じ た制御電 圧 V c を 発生 し て、 こ の制御電圧 V c を電圧制御発 fe ¾ 3 に 出力 す る。
電圧制御発振器 3 は制御電圧 V c に 基づ い て、 周期 P が 1 / F で、 且つ水平 同期信号 H s y n c に 同期 し た ク in ッ ク パルス S c k 1 を生成す る。 そ れゆ え に、 第 1 の分周器 4 に よ つ て第 1 の ク ロ ヅ ク ノ リレス S c k 1 を分周 し て 生成 さ れ る 水平 同期パルス H d は、 水平 同期信号 H s y n c に 同期 す る と 共に、 位相 も 水平 同期信号 H s y n c に ロ ッ ク さ れて い る。
第 2 の分周器 5 は、 P L L 回路 2 0 の電圧制御発振器 3 に接続 さ れて、 第 1 の ク ロ ッ ク ノ ルス S c k l の入力 を 受 け る。 そ し て、 分周器 5 は、 第 1 の ク ロ ッ ク ノ ルス S c k 1 の周期 を 1 / 1 6 に 分周 し て、 H / 2 周期 を 有 す る 第 2 の ク ロ ッ ク ノ ル ス S c K 2 生成 し、 こ れ を カ ウ ン タ 8 に 出 力 す る。
なお、 第 2 の分周器 5 か ら 出力 さ れ る ク ロ ッ ク ノ ル ス S c K 2 の周期 を H / 2、 つ ま り 周波数で は水平 同期信号 H s y n c の 2 倍 と して い る。 こ の理 由 は、 た と え ば N T S C 方式の場合、 2 フ ィ ー ル ド で走査線数が 5 2 5 本の整数 値で あ り、 偶数 フ ィ ール ド と 奇数 フ ィ ー ル ド で 同 じ タ イ ミ ン グで 垂直 同期ノ ル ス V d を発生 さ せ る た め に は、 2 6 2 . 5 H = 5 2 5 · ( H / 2 ) を カ ウ ン ト で き な ければな ら な い か ら で あ る。 すな わ ち、 H / 2 の周期 と す る の が有利 で あ る か ら で あ る。
一方、 ト リ ガ発生器 7 は、 入力 ポー ト P i v か ら 入力 さ れ た 垂直 同期信号 V s y n c に応答 し て、 ト リ ガパ ル ス t P を 生成す る。 カ ウ ン タ 8 は、 ト リ ガ発生器 7 に 接続さ れ て ト リ ガパ ル ス t p の入力 を 受け る と 共に、 分周器 5 に接 続さ れて ク ロ ッ ク ノ ルス S c K 2 の入力 を 受 け る。 カ ウ ン 夕 8 は、 ト リ ガノ ルス t p に よ り リ セ ッ ト さ れた後、 ク ロ ヅ ク ノ ル ス S c K 2 の ノ ル ス を カ ウ ン ト し て カ ウ ン ト 値 N を 示す カ ウ ン ト 信号 S n を 生成す る。
カ ウ ン タ 8 は、 そ の カ ウ ン ト 値 N が 1 垂直 同期周期 に相 当 す る カ ウ ン ト 値 N V よ り 所定の パ ルス 数だ け 小 さ い カ ウ ン ト 値 N v p に 達 し た 時 に、 ロ ー レ ベル に な る ゲー ト 信号 S g を 生成す る。 こ の ゲー ト 信号 S g は、 ト リ ガノ ルス t p に よ っ て カ ウ ン ト 値 N がゼ ロ に リ セ ッ 卜 さ れ た 時点で、 口 一 レ ベルか ら ノヽ ィ レ ベル に戻 る。 本例 に お い て は、 N V p は N v — 1 に 設定 さ れ る。 つ ま り、 カ ウ ン ト 値 Ν が、 Ν V — 2 か ら Ν V — 1 に な っ た 時刻 Τ η V ρ か ら、 ト リ ガパ ルス t ρ で カ ウ ン ト 値 Ν が リ セ ッ ト さ れ る 時刻 T r s t ま で の期間の 間 だ け、 ゲー ト 信号 S g は 口 一 レ ベル に保た れ る
ト リ ガ発生器 7 は、 さ ら に カ ウ ン タ 8 に接続 さ れて、 ゲ — ト 信号 S g の入力 を 受 け る。 ゲー ト 信号 S g に よ っ て、 時刻 T n V p か ら 時刻 T r s t の 間、 ト リ ガ発生器 7 の ゲ — ト は開 かれ る。 こ れ に よ り、 カ ウ ン 夕 8 が カ ウ ン ト 動作 し て い る 途 中 で、 入力 ポー ト P i v に雑音が入力 さ れて 不 意 に カ ウ ン ト 値 N が リ セ ッ ト さ れて し ま う こ と が防止 さ れ る
パル ス 発生器 9 は、 ト リ ガ発生器 7 に接続 さ れて ト リ ガ パ ル ス t p の入力 を 受 け る と 共に、 カ ウ ン タ 8 に 接続 さ れ て カ ウ ン ト 信号 S n の入力 を 受け る。 パル ス 発生器 9 に ト リ ガ発生器 7 か ら の ト リ ガパルス t p が入力 さ れた時に、 パル ス 発生器 9 は リ セ ッ ト さ れて 垂直 同期パル ス V d は 口 — レ ベル と な る。 カ ウ ン 夕 8 の カ ウ ン ト 値 N が 1 か ら 2 に 変化す る 時点で、 垂直同期パ ル ス V d はハ イ レ ベル に な る 。 よ っ て、 パル ス 発生器 9 か ら は、 カ ウ ン ト 値 N が 0 お よ び 1 の期 間 だ け 口 一 レ ベル と な る 垂直同期パ ルス V d が生 成 さ れ、 こ れが 出力ポー ト P o v p か ら 出 力 さ れ る。 なお、 こ こ で は、 ノ ル ス 発生器 9 は、 カ ウ ン 夕 8 の カ ウ ン ト 値 N が 1 か ら 2 に 変ィ匕 す る 時点で ノヽ ィ レ ベル を 出力 す る よ う に し て い る が、 他の カ ウ ン ト 値の大小 に応 じ て ノヽ ィ レ ベル に な る タ イ ミ ン グ を 変更す る こ と で、 垂直同期パル ス V d の ロ ー レ ベルの期間 を 任意 に 変更 す る こ と がで き る o
次 に、 図 5 に 示す フ ロ ーチ ャ ー ト を参照 し て、 上述の 同 期信号発生装置 S S G c の 動作に つ い て 述べ る。 同 図 に お い て、 横軸 に 時間 t の経過を 示 し、 縦軸に 時間軸 t の各時 刻 に お け る 水平 同期信号 H s y n c、 水平 同期パ ル ス H d 、 ク ロ ッ ク ノ レ ス S c K 2、 垂直 同期信号 V s y n c、 ト リ ガパ ルス t p、 垂直 同期パ ルス V d、 カ ウ ン ト 値 N、 お よ びゲー ト 信号 S g そ れ ぞれの挙動 を 示 し て して い る。
水平同期信号 H s y n c は、 時刻 t 1、 t 3、 t 6、 お よ び t 8 に 更新 さ れて い る。 なお、 こ れ ら の各時刻間 の期 間 がそ れぞれ 1 水平 同期周期 H で あ る。
前述の よ う に、 水平 同期パ ル ス H d の周期は水平 同期信 号 H s y n c に 同期かつ ロ ッ ク さ れて レ、 る の で、 水平 同期 信号 H s y n c と 同様に 時刻 t l、 t 3、 t 6、 お よ び t 8 で 更新 さ れて い る。
ク ロ ッ ク ノ ル ス S c K 2 の周期は、 上述の よ う に H / 2 で あ る ので、 時刻 t l、 t 2、 t 3、 t 5、 t 6、 t 7、 t 8、 お よ び t 1 0 に 更新 さ れ る。 つ ま り、 こ れ ら の各時 刻間の期間がそ れそれ 1 水平 同期周期 H の半周期 H / 2 で あ る。
垂直同期信号 V s y n c は、 本例で は、 時刻 t 4 で 1 垂 直 同期期間が終 了 し て い る。 つ ま り、 時刻 t 3 と 時刻 t 4 の 間で カ ウ ン ト 値 N は N V に な る。 ゆ え に、 時間 を遡 っ て 、 時刻 t 3 と 時刻 t 2 の 間 の カ ウ ン ト 値 N は N V — 1 で あ り、 時刻 t 2 と 時刻 t 1 の 間の カ ウ ン ト 値 N は N V — 2 で あ る。 つ ま り 時刻 t 2 が前述の時刻 T n V p で あ り、 時刻 t 4 が前述の時刻 T r s t に 対応 し て い る。 水平 同期信号 H s y n c の位相 が変わ る 時刻 t 3 か ら 所定の時間 て 遅れ た 時刻 t 4 に、 垂直 同期信号 V s y n c の位相 が変わ っ て い る。 つ ま り、 垂直 同期信号 V s y n c と 水平同期信号 H s y n c の位相 は、 時間 て だ け ずれて い る。 こ の位相 ずれ は、 映像信号が伝送路 を 通過す る 際に 受 け る 様 々 な影響あ る い は入力 の切 り 替 え等の影響 に よ り 必然的 に 生 じ る も の で あ る。
ト リ ガ発生器 7 は、 垂直同期信号 V s y n c に応答 し て 、 時刻 t 4 で ト リ ガノ ルス t p を 生成す る。
パル ス 発生器 9 の 出力 で あ る 垂直 同期パ ル ス V d は、 時 刻 t 4 に ト リ ガノ ルス t p の入力 を 受 け て、 ノヽ ィ レ ベルか ら ロ ー レ ベル に 変わ る。 カ ウ ン 夕 8 の カ ウ ン ト 値 N が こ こ で は 1 か ら 2 に 変化 す る 時刻 t 6 で、 垂直同期パ ル ス V d は 口 一 レ ベルか ら ノヽ ィ レ ベル に な る。 こ の よ う に、 垂直 同 期パ ルス V d は、 カ ウ ン ト 値 N が 0 お よ び 1 で あ る 時刻 t 4 か ら 時刻 t 6 の期間 T o だ け ロ ー レ ベル と な る 垂直 同期 パルス V d が生成さ れ、 こ れが出力 ポー ト P o v p か ら 出 力 さ れ る。
な お、 本例 に お い て、 カ ウ ン タ 8 の カ ウ ン ト 値 N が 1 か ら 2 に 変化 す る 時点で、 ノ ル ス 発生器 9 はハ イ レ ベル を 出 力 す る よ う に設定 さ れて い る が、 他の カ ウ ン ト 値の大小 に 応 じ て ノヽ ィ レ ベル に な る タ イ ミ ン グ を 変更 す る こ と で、 垂 直同期パ ル ス V d の ロ ー レ ベルの期間 T o を任意 に 変更す る こ と がで き る。
し か し な が ら、 図 4 お よ び図 5 に 一例 を 示 し た従来の 同 期信号発生装置 に お い て は、 水平 同期周期 H の 1 / 2 の周 期 を も つ ク ロ ッ ク ノ ^ ルス を カ ウ ン タ 8 で カ ウ ン 卜 す る た め 、 1 フ ィ ール ド 当 た り の走査線数の 2 倍以上 を カ ウ ン 卜 で き る カ ウ ン タ 8 を 必要 と す る。 つ ま り、 映像信号の走査線 数が多 い ほ ど、 カ ウ ン タ 8 も 計数量の大 き い も の を使用 す る 必要があ る。 た と え ば、 コ ン ピ ュ ー タ デ ィ ス プ レ イ 等の よ う に 1 フ ィ 一 ル ド の走査線数が 1 2 0 0 本以上あ る よ う な場合に は、 カ ウ ン タ 8 は、 そ の倍の 2 4 0 0 以上の値 を カ ウ ン ト で き る 性能が必要 と な る。 一般に、 カ ウ ン 夕 の計 数量が大 き く な る ほ ど、 回路 を高速動作 さ せ る の は 困難に な る た め、 同期信号発生装置 を 高速動作が要求 さ れ る デ ジ タ ル L S I で実現す る こ と が非常 に 難 し い。
ま た、 入力端子 P i h か ら 入力 さ れ る 水平 同期信号 H s y n c と 出 力ポ ー ト P o h p か ら 出力 さ れ る 水平同期パル ス H d と は、 P L L 回路 2 0 に よ っ て 互 い に 同期 し、 かつ 位相 も ロ ッ ク す る よ う に 制御 さ れて い る。 し か し、 出 力 ポ — ト P o v p お よ び P o h p か ら そ れぞれ出 力 さ れ る 垂直 同期パル ス V d と 水平 同期パルス H d と は、 必ず し も 位相 がー致 し て い な い。 す な わ ち、 垂直 同期信号 V s y n c に 応答 し て ト リ ガ発生器 7 か ら 発生 さ れ る ト リ ガパルス t p に よ っ て カ ウ ン タ 8 が リ セ ッ 卜 さ れ る と 共に、 パ ルス 発生 器 9 の 出力 で あ る 垂直 同期パルス V d が 口 一 レ ベル と な る 。 さ ら に カ ウ ン タ 8 の カ ウ ン ト 値 N が所定の値 ( 本例で は 、 1 か ら 2 への切 り 替わ り の時点) に 達す る 時に、 ノ ル ス 発生器 9 の 出 力 がハ イ レ ベル に な る。
それゆ え に、 伝送路あ る い は入力 の切 り 替え 等の影響 に 起因 す る 垂直同期信号 V s y n c と 水平 同期信号 H s y n c の位相 ずれ r に よ り、 垂直 同期パル ス V d の位相 は、 水 平 同期信号 H s y n c お よ び水平同期パ ルス H d の位相 と 一致せず、 所定時間 7: ずれ た ま ま と な る。 そ の結果、 位相 ずれの時間 て の大小 に よ っ て、 垂直 同期ノ ル ス V d の 口 一 レ ベルの期間 T o も 変動す る。 そ の た め に、 こ の垂直 同期 信号発生装置を、 た と え ば、 液晶表示装置の よ う な表示装 置 に 対 し て使用 し た場合に は、 そ の表示装置は正 し く 駆動 で き な い。
本発明は、 水平 同期信号 と の位相 が安定 し た垂直 同期パ ル ス を得 る こ と がで き、 更 に カ ウ ン 夕 の計数量 を 抑制で き る 同期信号発生装置 を 提供す る こ と を 目 的 と す る。 発明の 開示
本発明の第 1 の局面は、 入力 さ れ る 映像信号の水平同期 信号に 基づ いて、 映像信号の垂直 同期信号に 同期す る 垂直 同期パルス を生成す る 同期信号発生装置で あ っ て、
水平 同期信号 に 同期 し た第 1 の ク 口 ツ ク 信号 を 生成す る 第 1 の ク ロ ッ ク 信号生成器 と、
第 1 の ク ロ ッ ク 信号 を カ ウ ン ト し て、 垂直同期信号の垂 直 同期期間 を検出 す る カ ウ ン ト 器 と、 検出 さ れ た垂直同期期 間 に 基づ い て、 入力 さ れ る 垂直同 期信号が垂直同期期間 を 有 す る 期間 を検出 す る 垂直 同期期 間検出器 と、
入力 さ れ る 垂直 同期信号が検出 さ れた 垂直 同期期間の第
1 の所定の期間範囲 内 に 垂直 同期 を 有 す る 場合に は、 垂直 同期信号 に 同期 し た 垂直 同期パ ル ス を 出 力 し、 入力 さ れ る 垂直 同期信号が第 1 の所定の期間範囲 内 に 垂直 同期 を 有 し な い場合は、 第 2 の所定の垂直 同期期間 を 有 す る 垂直同期 パ ル ス を発生す る 垂直 同期パ ル ス 生成器 と を備 え、
入力 さ れ た水平 同期信号 と 垂直 同期パ ル ス の位相 を 一定 に 保つ こ と を特徴 と す る。
上記の よ う に、 本発 明の第 1 の局面 に お い て は、 水平 同 期信号 に 同期 し た第 1 の ク 口 ッ ク 信号に 基づ い て 垂直同期 期間 を検出 す る。 そ の検出 さ れた垂直 同期期間 に 実際に 入 力 さ れ た垂直同期信号の垂直 同期の有無に応 じ て、 実際の 垂直 同期信号 と 自 己発生 さ せ たパル ス信号の一方 を選択 し て 垂直 同期パ ル ス を合成す る。 こ れ に よ り、 実際に は垂直 同期信号が入力 さ れて い な い場合で も、 垂直 同期信号 に 同 期 し た垂直 同期パルス を 生成で き る。
本発明の第 2 の局面は、 本発明の第 1 の局面 に おい て、 垂直 同期パ ル ス 生成器は、
垂直同期ノ ル ス に よ っ て、 カ ウ ン ト 器の カ ウ ン ト 値を リ セ ッ ト す る カ ウ ン ト リ セ ッ ト 器 と、
カ ウ ン ト 値が 1 垂直 同期期間 よ り 所定の数だ け大 き い 場合に は入力 さ れ る 垂直 同期信号 を 選択 し、 そ れ以外の場 合に は垂直パ ル ス を選択す る 切替器 と を 含み、 垂直 同期パ ル ス は、 垂直 同期信号 と 垂直パ ル ス を 択一的 に 合成 し て 生成 さ れ る こ と を特徴 と す る。
上記の よ う に、 本発明 の第 2 の局面 に お い て は、 垂直 同 期期間 を検出 す る カ ウ ン 夕 に 垂直 同期パ ル ス を フ ィ ー ド バ ヅ ク す る こ と に よ っ て、 生成 さ れ る 垂直 同期パルス が垂直 同期信号 に 対 し て ずれて い く の を 防止で き る。
本発明 の第 3 の局面は、 本発明 の第 2 の局面 に お い て、 第 1 の ク ロ ッ ク 信号生成器は、
入力 さ れ る 水平 同期信号の周期の 1 / n倍、 n は整数 、 で あ る 周期 を 有 す る 第 1 の ク 口 ッ ク パル ス を 発生す る 第 1 の ク ロ ッ ク ノ ル ス 発生器 と、
第 1 の ク ロ ヅ ク ノ ル ス を 1 / n 分周 し て 第 1 の ク ロ ッ ク 信号 を 生成す る 第 1 の 分周器 と、
第 1 の ク ロ ッ ク 信号 と 水平 同期信号 と の位相差 を検出 し て、 第 1 の ク ロ ッ ク パ ル ス 発生器を 制御す る 位相比較器 と を含み、
カ ウ ン ト 器は、 水平 同期信号の周期 と 同一の周期 を有 す る 第 1 の ク ロ ッ ク 信号のパル ス を カ ウ ン 卜 す る こ と を 特 徴 と す る。
上記の よ う に、 本発 明 の第 3 の局面 に おい て は、 水平 同 期信号の周期 と 同一の周期 を有 す る 第 1 の ク 口 ッ ク 信号の パ リレ ス を カ ウ ン ト す る の で、 カ ウ ン 夕 の計数量 を抑制で き る。
本発明 の第 4 の局面は、 本発明 の第 2 の局面 に お いて、 さ ら に、 第 1 の ク ロ ッ ク ノ ル ス を 2 / n 分周 し て、 水平 同 期期間の 1 / 2 の周期 を 有 す る 第 2 の ク ロ ッ ク パ ル ス を発 生す る 第 2 の分周器 と、
第 2 の ク ロ ッ ク ノ ルス を 遅延 さ せて 第 3 の ク ロ ッ ク ノ ル ス を 生成す る 遅延器 と、
第 3 の ク ロ ッ ク パ ルス に 応 じ て、 切替器の 出 力 を保持す る 保持器 と を備 え る。
本発明の第 5 の局面は、 本発明の第 2 の局面 に お い て、 さ ら に、 カ ウ ン ト 値 と 垂直 同期パ ルス に 基づ い て、 切替器 に よ る 入力 さ れ る 垂直同期信号 と 垂直パ ル ス と の選択 を 制 御す る 切替制御器 と を備 え、
切替制御器は、 垂直 同期パ ル ス が 口 一且つ水平 同期パ ル ス が入力 さ れ る 時刻 よ り 所定の時刻迄の期間は、 垂直同期 信号 を 選択す る よ う に 切替器を 制御す る こ と を 特徴 と す る 本発明の第 6 の局面は、 入力 さ れ る 映像信号の水平同期 信号 に 基づ い て、 映像信号の垂直 同期信号 に 同期 す る 垂直 同期パ ル ス を 生成す る 同期信号発生方法で あ っ て、
水平同期信号 に 同期 し た第 1 の ク 口 ッ ク 信号 を 生成す る 第 1 の ク ロ ッ ク 信号生成ス テ ッ プ と、
第 1 の ク ロ ッ ク 信号 を カ ウ ン ト し て、 垂直 同期信号の垂 直同期期間 を検出す る カ ウ ン ト ス テ ッ プ と、
検出 さ れた垂直同期期間 に基づ い て、 入力 さ れ る 垂直 同 期信号が垂直 同期期間 を 有 す る 期間 を検出 す る 垂直 同期期 間検出 ス テ ッ プ と、
入力 さ れ る 垂直同期信号が検出 さ れた垂直同期期間の第 1 の所定の期間範囲 内 に 垂直 同期 を 有 す る 場合に は、 垂直 同期信号 に 同期 し た垂直 同期パ ル ス を 出力 し、 入力 さ れ る 垂直 同期信号が第 1 の所定の期間範囲 内 に 垂直 同期 を 有 し な い場合は、 第 2 の所定の垂直 同期期間 を 有 す る 垂直 同期 パル ス を発生す る 垂直 同期パル ス 生成ス テ ッ プ と を備 え、 入力 さ れた水平 同期信号 と 垂直 同期パ ル ス の位相 を 一定 に保つ こ と を特徴 と す る。
上記の よ う に、 本発明 の第 6 の局面 に お い て は、 水平同 期信号に 同期 し た第 1 の ク ロ ッ ク 信号 に 基づ い て 垂直 同期 期間 を検出 す る。 そ の検出 さ れた垂直 同期期間 に 実際に 入 力 さ れた垂直 同期信号の垂直 同期の有無に応 じ て、 実際の 垂直同期信号 と 自 己発生 さ せ たパ ル ス信号の 一方 を選択 し て 垂直 同期パ ル ス を合成す る。 こ れに よ り、 実際に は垂直 同期信号が入力 さ れて い な い場合で も、 垂直 同期信号 に 同 期 し た垂直同期パ ル ス を 生成で き る。
本発明の第 7 の局面は、 本発明の第 6 の局面 に お い て、 垂直 同期パ ル ス 生成ス テ ッ プは、
垂直 同期ノ ル ス に よ っ て、 カ ウ ン ト ス テ ッ プの カ ウ ン ト 値 を リ セ ッ ト す る カ ウ ン ト リ セ ヅ ト ス テ ッ プ と、
カ ウ ン ト 値 が 1 垂直 同期期間 よ り 所定の数だ け大 き い 場合に は入力 さ れ る 垂直 同期信号 を選択 し、 そ れ以外の場 合に は垂直パル ス を選択す る 切替ス テ ッ プ と を含み、
垂直同期パ ル ス は、 垂直同期信号 と 垂直パ ル ス を択一的 に合成 し て 生成 さ れ る こ と を 特徴 と す る。
上記の よ う に、 本発 明の第 7 の局面 に お い て は、 垂直 同 期期間 を検出 す る カ ウ ン 夕 に 垂直 同期パ ル ス を フ ィ ー ド バ ッ ク す る こ と に よ っ て、 生成 さ れ る 垂直 同期パルス が垂直 同期信号 に 対 し て ずれて い く の を 防止で き る。 本発明の第 8 の局面 は、 本発明 の第 7 の局面 に お い て、 第 1 の ク ロ ッ ク 信号生成ス テ ッ プは、
入力 さ れ る 水平 同期信号の周期の 1 / n倍、 n は整数
、 で あ る 周期 を 有 す る 第 1 の ク ロ ッ ク ノ ルス を 発生す る 第
1 の ク ロ ッ ク ノ ルス 発生 ス テ ッ プ と、
第 1 の ク ロ ッ ク ノ ル ス を 1 / n分周 し て 第 1 の ク ロ ッ ク 信号 を 生成す る 第 1 の分周 ス テ ッ プ と、
1 の ク ロ ヅ ク 信号 と 水平 同期信号 と の位相差 を検出 す る 位相 比較ス テ ッ プ と を 含み、
第 1 の ク ロ ッ ク パ ル ス 発生ス テ ッ プは検出 さ れた位相差 に 基づ い て、 第 1 の ク ロ ッ ク ノ ル ス を 生成 し、 カ ウ ン ト ス テ ッ プは、 水平 同期信号の周期 と 同一の周期 を 有 す る 第 1 の ク ロ ッ ク 信号のパ ルス を カ ウ ン 卜 す る こ と を特徴 と す る 上記の よ う に、 本発明の第 8 の局面 に お い て は、 水平 同 期信号の周期 と 同一の周期 を 有 す る 第 1 の ク 口 ッ ク 信号の パ ルス を カ ウ ン ト す る の で、 カ ウ ン 夕 の計数量 を抑制で き る
本発明の第 9 の局面は、 本発明の第 7 の局面 に お い て、 さ ら に、 第 1 の ク ロ ッ ク ノ ルス を 2 / n 分周 し て、 水平 同 期期間の 1 / 2 の周期 を有 す る 第 2 の ク ロ ッ ク パル ス を 発 生す る 第 2 の分周 ス テ ッ プ と、
第 2 の ク ロ ッ ク ノ ル ス を 遅延 さ せて 第 3 の ク ロ ッ ク ノ ル ス を生成す る 遅延ス テ ッ プ と、
第 3 の ク ロ ッ ク ノ ル ス に 応 じ て、 切替ス テ ッ プの 出力 を 保持す る 保持ス テ ッ プ と を備 え る。 本発明 の第 1 0 の局面は、 本発明の第 7 の局面 に お い て 、 さ ら に、 カ ウ ン ト 値 と 垂直 同期パルス に 基づ い て、 切替 ス テ ッ プに よ る 入力 さ れ る 垂直同期信号 と 垂直パ ル ス と の 選択 を 制御す る 切替制御 ス テ ッ プ と を備 え、
切替制御ス テ ッ プは、 垂直 同期パ ル ス が ロ ー且つ水平 同 期パルス が入力 さ れ る 時刻 よ り 所定の時刻 ( N V — 1 ) 迄 の期間は、 垂直 同期信号 を選択す る よ う に 切替ス テ ッ プを 制御す る こ と を 特徴 と す る。
上記の よ う に、 本発明 に か か る 同期信号発生装置は、 入 力 さ れ る 垂直 同期信号の う ち、 所定範囲 の垂直 同期期間 を 有 す る 垂直 同期信号に 対 し て のみ、 こ れ に 同期 し た垂直同 期パ ル ス を 出 力 す る。 一方、 所定の垂直 同期期間 を 有 し な い垂直 同期信号が入力 さ れ た 時に は、 所定の垂直 同期期間 を 有 す る 垂直同期パ ル ス を 自 己発生 し、 入力 さ れ た水平信 号 と 前記垂直 同期パ ル ス の位相 を 一定 に保つ。 そ の結果、 カ ウ ン 夕 の計数量が小 さ く、 水平同期信号 と の位相 が安定 し た垂直 同期パ ルス が得 ら れ る こ と を特徴 と す る。 図面の簡単な説明
図 1 は、 本発明の実施の形態に かか る 同期信号発生装置 の構成 を 示す プ ロ ヅ ク 図で あ る。
図 2 は、 図 1 に 示す 同期信号発生装置の動作 を 示す タ イ ミ ン グチ ヤ 一 ト で あ る。
図 3 は、 図 1 に 示す 同期信号発生装置の 動作 を 示す さ ら な る タ イ ミ ン グチ ャ ー ト で あ る。
図 4 は、 従来の 同期信号発生装置の構成 を 示す ブ ロ ッ ク 図 で あ る。
図 5 は、 図 4 に 示す 同期信号発生装置の動作 を 示す タ イ ミ ン グチ ヤ 一 ト で あ る。 発明 を実施す る た めの最良の形態
以下 に、 図 1 を参照 し て、 本発 明の実施形態に かか る 同 期信号発生装置の構成に つ い て 説明す る。 そ の後、 図 2 お よ び図 3 を参照 して、 同期信号発生装置の動作 に つ い て 詳 し く 述べ る。
図 1 に 示す よ う に、 本実施例 に お け る 同期信号発生装置 S S G p は第 1 の入力 ポー ト P i h、 第 2 の入力 ポー ト P i V、 位相 比較器 2、 電圧制御発振器 ( V 0 C ) 3、 第 1 の分周器 4、 第 2 の分周器 5、 力 ゥ ン 夕 8 R、 パルス 発生 器 9 R、 遅延器 1 2、 切替信号発生器 1 3、 切替器 1 4、 保持器 1 5、 第 1 の 出力 ポー ト P o h p、 お よ び第 2 の 出 力 ポー ト P o V よ り 構成 さ れて い る。
入力 ポー ト P i h お よ び入力 ポー ト P i V は、 外部の映 像信号源 ( 図示せ ず) に 接続 さ れて、 映像信号 に 含 ま れ る 水平 同期信号 H s y n c お よ び垂直 同期信号 V s y n c そ れそれの入力 を 受け る。 第 1 の分周器 4 は入力周波数の 1 / n の周波数を 有 す る 出 力 波 を 発生 し、 第 2 の分周器 5 は 入力周波数の 2 / n の 出 力波 を発生す る。 つ ま り 第 1 分周 器 4 お よ び第 2 の分周器 5 の分周 比は そ れぞれ、 1 / n お よ び 2 / n で あ る。 本例 で は、 n = 3 2 に設定 さ れて い る の で、 分周器 4 の分周 比は 1 / 3 2 で あ り、 分周器 5 の分 周 比は 1 / 1 6 に な る。 な お、 n の値は 3 2 に 限定 さ れ る も の で はな い こ と は言 う ま で も な い。
なお、 位相比較器 2、 電圧制御発振器 3、 お よ び第 1 の 分周器 4 は、 互 い に接続 さ れて P L L 回路 2 0 を構成 し て い る。 電圧制御発振器 3 は、 位相比較器 2 か ら 入力 さ れ る 電圧 に基づ い て、 所定の 周 波数 F (周期 P = l / F ) を有 す る 第 1 の ク ロ ッ ク ノ ^ ル S c k l を 生成す る。 第 1 の分周 器 4 は、 電圧制御発振器 3 か ら 入力 さ れ る ク ロ ッ ク パルス S c k l の周期 を 1 / 3 2 に 分周 し て、 周波数が F · 3 2 (周期 H = l / ( F · 3 2 ) ) を有 す る ク ロ ッ ク ノ ル ス を 水平 同期パ ルス H d と し て位相 比較器 2 お よ び出力 ポー ト P o h p に 出力 す る。 位相 比較器 2 は、 入力 ポー ト P i h か ら 入力 さ れ る 水平同期信号 H s y n c と、 分周器 4 か ら 入力 さ れ る 水平 同期パ ル ス H d と の位相差 に応 じ た制御電 圧 V c を発生 し て、 こ の制御電圧 V c を 電圧制御発振器 3 に 出力 す る。
電圧制御発振器 3 は制御電圧 V c に基づ い て、 周期 P が 1 / F で、 且つ水平 同期信号 H s y n c に 同期 し た ク ロ ヅ ク パル ス S c k l を 生成す る。 そ れゆ え に、 第 1 の分周器 4 に よ っ て 第 1 の ク ロ ッ ク ノ ル ス S c k 1 を分周 し て 生成 さ れ る 水平 同期パルス H d は、 水平 同期信号 H s y n c に 同期す る と 共に、 位相 も 水平同期信号 H s y n c に ロ ッ ク さ れて レ、 る。
第 2 の分周器 5 は、 P L L 回路 2 0 の電圧制御発振器 3 に接続さ れて、 第 1 の ク ロ ッ ク ノ ルス S c k l の入力 を 受 け る。 そ し て、 分周器 5 は、 第 1 の ク ロ ッ ク ノ ノレス S c k 1 の周期 を 1 / 1 6 に 分周 し て、 H / 2 周期 を 有 す る 第 2 の ク ロ ッ ク ノ ル ス S c K 2 生成 し、 れ を カ ウ ン タ 8 R (こ 出 力 す る
な お、 第 2 の分周器 5 か ら 出力 さ れ る ク ロ ッ ク ノ ル ス S c K 2 の周期 を H / 2、 つ ま り 周波数で は水平 同期信号 H s y n c の周期 H の 2 倍 と す る の は、 た と え ば N T S C 方 式の場合、 2 フ ィ ー ル ド で走査線数が 5 2 5 本の整数値で あ り、 偶数 フ ィ ー ル ド と 奇数 フ ィ ー ル ド で 同 じ タ イ ミ ン グ で垂直 同期ノ ル ス V d を 発生 さ せ る た め に は、 2 6 2 .5 H = 5 2 5 ' (H / 2 )を カ ウ ン ト で き る こ と、 すな わ ち、 H / 2 の周期 と す る の が有利 で あ る か ら で あ る。
遅延器 1 2 は、 分周器 5 に接続 さ れて 、 入力 さ れて く る ク D ッ ク パ ル ス S c K 2 を所定時間 (5 だ け遅延 し て 遅延 ク ロ ッ ク パ ル ス S c K 2 d を 生成す る。
カ ウ ン 夕 8 R は、 P L L 回路 2 0 の第 1 の分周器 4 に接 続 さ れて 水平同期パ ル ス H d の入力 を 受 け る。 そ し て、 力 ゥ ン 夕 8 R は水平 同期パ ル ス H d の パ ル ス を カ ウ ン ト し て カ ウ ン 卜 値 N を 示 す カ ウ ン ト 信号 S n を 生成す る。 カ ウ ン 夕 8 R は、 さ ら に 後述の保持器 1 5 に接続 さ れて 垂直 同期 ノ ル ス V d R の入力 を 受 け る。 そ し て、 垂直 同期パ ル ス V d R が 口一レ ベ ル且つ水平 同期パ ル ス H d が加わ っ た 時点 で、 カ ウ ン 夕 8 R は そ の カ ウ ン ト 値 N が リ セ ッ ト さ れ る よ う 構成さ れて い る。 カ ウ ン 夕 8 R は、 リ セ ッ ト さ れた後、 リ セ ッ ト さ れた カ ウ ン ト 値 N か ら 第 1 の分周器 4 の 出 力 パ ル ス H d の順次 カ ウ ン ト す る。
パ ノレ ス 発生器 9 R は、 カ ウ ン タ 8 R に 接続 さ れて カ ウ ン ト 信号 S n の入力 を 受 け る。 パル ス 発生器 9 R は、 カ ウ ン 夕 8 R の カ ウ ン ト 値 N が 1 垂直同期周期 に相 当 す る カ ウ ン ト 値 N v よ り も 1 カ ウ ン ト 分多 く な つ て、 カ ウ ン ト 値 Ν が Ν V + 1 と な っ て い る 期 間の み 口 一 レ ベル に な り そ れ以外 の期間で はハ イ レ ベル に な る ノ ル ス 信号 S q を 生成す る。
切替信号発生器 1 3 は カ ウ ン 夕 8 R に 接続 さ れて、 入力 さ れて く る カ ウ ン ト 信号 S n に基づ い て、 カ ウ ン ト 値 N が 1 垂直 同期周期 に相 当 す る カ ウ ン ト 値 N v よ り も 少 し 前の カ ウ ン ト 値 ( 本例で は、 N V — 1 ) に達 し た と き か ら カ ウ ン ト 値が N V に 達す る ま で の期間 で 口 一 レ ベル に な り、 そ れ以外の期間で はハ イ レ ベル に な る 二値の フ ラ グ信号 S c を 生成す る。
切替器 1 4 は、 切替信号発生器 1 3 に 接続 さ れて フ ラ グ 信号 S c の入力 を 受け る と 共 に、 パ ルス 発生器 9 R に接続 さ れて パ ルス 信号 S q の入力 を 受 け る。 切替器 1 4 は、 さ ら に 入力 ポー ト P i v に 接続 さ れて 垂直 同期信号 V s y n c の入力 を 受け る。 切替器 1 4 は、 通常、 つ ま り フ ラ グ信 号 S c が ノ、 ィ レ ベルの時 に は、 パ ルス 発生器 9 R か ら の 出 力 で あ る ノ ル ス 信号 S q を選択 し て 垂直パ ルス 信号 S d と して 出 力 す る。 一方、 切替信号 S c が ロ ー レ ベルの場合に は、 入力 ポー ト P i v か ら 入力 さ れ る 垂直 同期信号 V s y n c を選択 し て 垂直パル ス 信号 S d と し て 出力 す る。 上述 の よ う に、 切替器 1 4 は切替信号発生器 1 3 か ら 出 力 さ れ る フ ラ グ信号 S c に 基づ い て、 ノ、。 ル ス 信号 S q と 垂直 同期 信号 V s y n c の何れか一方 を切 り 替え て 出力 す る こ と に よ っ て 垂直パル ス 信号 S d を合成 し て レゝ る。 こ の意味に お いて、 フ ラ グ信号 S c は、 垂直パ ル ス信号 S d を 合成す る 二つ の要素信号で あ る パ ル ス 信号 S q と 垂直 同期信号 V s y n c を切 り 替 え る 切替信号で あ る。
保持器 2 5 は、 遅延器 1 2 に 接続 さ れて遅延 ク ロ ッ ク パ ル ス S c k 2 d の入力 を 受 け る と 共に、 切替器 1 4 に 接続 さ れて 合成垂直パル ス 信号 S d の入力 を 受 け る。 そ し て、 保持器 2 5 は、 遅延 ク ロ ッ ク ノ ル ス S c k 2 d に 応答 し て 、 垂直パル ス信号 S d を サ ン プ リ ン グ . ホール ド し て 垂直 同期ノ、; ル ス V d R と し て 出 力 す る。 こ の よ う に し て、 水平 同期信号 H s y n c に 同期 し た水平 同期パ ル ス H d を カ ウ ン タ 8 R で カ ウ ン ト し た カ ウ ン ト 値 N に 応 じ て、 パ ル ス 発 生器 9 R で 生成 し た パ ル ス 信号 S q と 本来の垂直 同期信号 V s y n c を択一選択 し て、 水平 同期パ ルス H d ( つ ま り 水平同期信号 H s y n c ) と 垂直同期信号 V s y n c に 同 期 し た垂直 同期パ ル ス V d R を 生成す る。
次に、 図 2 に 示す タ イ ミ ン グチ ャ ー ト を参照 し て、 上述 の 同期信号発生装置 S S G p の動作 に つ い て 述べ る。 同 図 に お い て、 横軸 に 時間 t の経過を 示 し、 縦軸に 時間軸 t の 各時刻 に お け る 水平 同期信号 H s y n c, 水平 同期パ ル ス H d、 ク ロ ッ ク ノ、'ルス S c K 2、 遅延 ク ロ ッ ク ノ ル ス S c K 2 d、 垂直同期信号 V s y n c、 切替信号 S c、 パ ル ス 信号 S q、 垂直パ ル ス 信号 S d、 垂直 同期パ ル ス V d R、 お よ びカ ウ ン ト 値 N の そ れぞれの挙動 を 示 し て し て い る。
水平 同期信号 H s y n c は、 時刻 t 1、 t 3、 t 6、 お よ び t 8 に 更新 さ れて い る。 なお、 こ れ ら の各時刻間 の期 間がそ れぞれ 1 水平 同期周期 H で あ る。
前述の よ う に、 水平同期パ ル ス H d の周期は水平同期信 号 H s y n c に 同期かつ ロ ッ ク さ れて レ、 る の で、 時刻 t 1 、 t 3、 t 6、 お よ び t 8 に 更新 さ れて い る。
ク ロ ッ ク ノ ル ス S c K 2 の周期は、 上述の よ う に H / 2 で あ る ので、 時刻 t l、 t 2、 t 3、 t 5、 t 6、 t 7、 t 8、 お よ び t 1 0 に 更新 さ れ る。 こ れ ら の各時刻間の期 間の そ れぞれ、 つ ま り ク ロ ッ ク ノ ル ス S c K 2 の周期は 1 水平同期周期 H の半周期 H / 2 で あ る。
遅延 ク ロ ッ ク ノ ル ス S c K 2 d は、 ク ロ ッ ク ノ ル ス S c K 2 よ り 時間 (5 だ け遅延 し て レヽ る の で、 時刻 t l、 t 2、 t 3、 t 5、 t 6、 t 7、 t 8、 お よ び t 1 0 の そ れ ぞれ よ り 時間 (^ 遅レ、 時刻 t I d、 t 2 d、 t 3 d、 t 5 d、 t 6 d、 t 7 d、 t 8 d、 お よ び t l O d に 更新 さ れ る。 な お、 図 2 に お い て は、 視認性の為 に、 時刻 t 1 d、 t 3 d 、 お よ び t 6 d だ け を 明示 し て い る。
垂直 同期信号 V s y n c は、 本例で は、 時刻 t 4 で 1 垂 直 同期期間 が終 了 し て い る。 水平 同期信号 H s y n c の位 相 が変 わ る 時刻 t 3 か ら 所定の時間 r 遅れた 時刻 t 4 に、 垂直 同期信号 V s y n c の位相 が変わ っ て い る。 つ ま り、 垂直同期信号 V s y n c と 水平同期信号 H s y n c の位相 は、 時間 て だ け ずれて い る。 こ の位相 ずれは、 映像信号が 伝送路を通過す る 際に 受 け る様々 な影響あ る い は入力 の切 り 替え等の影響 に よ り 必然的 に 生 じ る も の で あ る。
上述の よ う に、 カ ウ ン 夕 8 R は、 垂直同期パル ス V d R が 口 一 レ ベルの状態で、 水平 同期パルス H d が加わ っ た 時 点で、 そ の カ ウ ン ト 値 N が リ セ ッ ト さ れ る の で、 時刻 t 6 で カ ウ ン ト 値 N が リ セ ッ ト さ れて N V か ら 0 に リ セ ッ 卜 さ れ る。 そ れ故に、 時刻 t 6 の前後の水平 同期パ ル ス H d の パ ルス 周期 に 同期 して、 時刻 t 1、 t 3、 お よ び t 8 に 力 ゥ ン ト 値 N が ィ ン ク リ メ ン ト さ れ る。
切替信号発生器 1 3 の 出 力 で あ る 切替信号 S c は、 上述 の よ う に、 カ ウ ン 夕 8 の カ ウ ン ト 値 N が 1 垂直 同期周期 に 相 当 す る カ ウ ン ト 値 N v よ り も 少 し前の カ ウ ン ト 値 Ν ν ρ (本例で は、 Ν V ρ = Ν V — 1 に 設定) に 達 し た時刻 t 1 か ら カ ウ ン ト 値 N が リ セ ッ ト さ れ る 時刻 t 6 ま で の期間で 口 一 レ ベル に な り、 そ れ以外の期 間で はハ イ レ べルに な る 上述の よ う に 切替器 1 4 は、 カ ウ ン タ 8 R か ら の切替信 号 S c が ロ ー レ ベ ル の期 間 中 は、 入力 ポ一 ト P i V か ら の 垂直 同期信号 V s y n c を選択 し て 出力 し、 そ れ以外の場 合に は切替信号 S c を 選択 し て 出 力 す る よ う に 切 り 替わ る 。 結果 と し て、 切替信号 S c が ロ ー レ ベルで あ る 時刻 t 1 と 時刻 t 6 と の期 間 は垂直同期信号 V s y n c の波形を有 し、 時刻 t 6 以降はパルス 信号 S q の 波形を 有 す る 垂直パ ル ス 信号 S d が生成 さ れ る。
こ の よ う に、 切替器 1 4 が入力 ポー ト P i v の 出力 で あ る 垂直同期信号 V s y n c を選択 し て い る 状態で、 垂直同 期信号 V s y n c が入力 さ れた場合 (時刻 t 4 ) 、 こ の垂 直 同期信号 V s y n c は、 切替器 1 4 を 通過 し て垂直パル ス 信号 S d と し て 保持器 1 5 に 入力 さ れ る。
時刻 t 3 d に、 遅延器 1 2 か ら の遅延 ク ロ ッ ク ノ ル ス S c K 2 d が保持器 1 5 に 出 力 さ れ る と、 保持器 1 5 は入力 さ れて い る ロ ー レ ベルの垂直 同期信号 V s y n c 成分で形 成 さ れた信号 S d を サ ン プ リ ン グ · ホール ド し て ロ ー レ べ ル の垂直 同期パ ル ス V d R を 出 力 す る。
時刻 t 6 に、 垂直 同期ノ ル ス V d R が ロ ー レ ベ ル の状態 で、 カ ウ ン タ 8 R に 第 1 の分周器 4 か ら ク ロ ッ ク H d が出 力 さ れ る と、 カ ウ ン ト 値 N が リ セ ッ ト さ れて 0 に な る。 こ の カ ウ ン ト 値 N の 変化 に応答 し て、 切替信号発生器 1 3 は 切替信号 S c を 口 一 レ ベルか ら ノ、 ィ レ ベル に 変 え て 出 力 す こ の ノヽ ィ レ ベ ル の切替信号 S c を 受 けて、 切替器 1 4 は 、 口 一 レ ベ ル の垂直 同期信号 V s y n c の代わ り に ノヽ ィ レ ベルのパル ス 信号 S q を 選択 し て、 垂直パル ス 信号 S d と し て 出力 す る。
同時刻 t 6 に おいて、 カ ウ ン 夕 8 R は リ セ ヅ ト さ れて、 そ の カ ウ ン ト 値 N は N V + 1 と は な ら な い の で、 ノ ^ ル ス 発 生器 9 の 出 力 で あ る パ ル ス 信号 S q はノヽ ィ レ ベルの ま ま で あ る。 こ の ノ、 ィ レ ベ ル の パ ル ス信号 S q が切替器 1 4 を介 し て保持器 1 5 に入力 さ れ る。
時刻 t 6 d に、 保持器 1 5 に 遅延器 1 2 か ら の遅延 ク ロ ッ ク ノ ル ス S c K 2 d が入力 さ れ る、 保持器 1 5 は そ のハ ィ レ ベルのノ ル ス 信号 S q を サ ン プ リ ン グ · ホール ド し て 、 垂直同期ノ ル ス V d R と し て 出 力 す る。
つ ま り、 保持器 1 5 か ら 出 力 さ れ る 垂直同期パ ル ス V d R は、 そ の ロ ー レ ベ ル の期間で あ る 垂直 同期期間が、 常 に 遅延器 1 2 か ら 出 力 さ れ る 遅延 ク ロ ッ ク ノ ^ ル ス S c K 2 d の周期 ( H / 2 ) の 2 倍 ( H ) で 一定で あ る。 さ ら に、 垂 直同期パ ル ス V d R の位相 は、 水平同期パ ル ス H d の位相 か ら、 常 に 一定時間 (5 だ け ずれて い て、 入力 さ れ る 水平 同 期信号 H s y n c の位相 ずれの時間 て に 影響 さ れ る こ と が な く 安定 し て い る。
ま た、 カ ウ ン 夕 8 R は、 水平 同期周期 H を も つパル ス H d を カ ウ ン ト し て い る の で、 そ の計数量は、 H / 2 の周期 を も つ ク ロ ッ ク ノ S ル ス を カ ウ ン 卜 す る 従来の 同期信号発生 装置に 用 い ら れ る カ ウ ン タ 8 の計数量の 1 / 2 で 良 い。
以上、 図 2 を 参照 し て、 切替器 1 4 が入力 ポー ト P i v か ら 入力 を選択 し て い る 状態で、 垂直 同期信号 V s y n c が入力 さ れ る 場合の、 本発明 の実施形態 に係 る 同期信号発 生装置の 動作 に つ い て 説明 し た。
次 に、 図 3 を参照 し て、 ノ イ ズやチ ャ ン ネ ル の切 り 替え 等 に よ り 垂直 同期信号 V s y n c が途 中 で 欠落 し た た め に 、 切替器 1 4 が入力 ポー ト P i v の 出 力 を選択 し て い る に も かかわ ら ず垂直 同期信号 V s y n c が入力 さ れな い場合 に お け る、 同期信号発生装置 S S G p の動作に つ い て 述べ る。 なお、 図 3 に おい て、 横軸に 時間 t の経過 を 示 し、 縦 軸に 時間軸 t の各時刻 に お け る 同期信号発生装置の各種信 号の挙動 を 示 し て い る の は、 上述の 図 2 に お け る の と 同様 で あ る。
し か し な が ら、 図 3 に 示 し た例 で は、 垂直 同期信号 V s y n c が伝送経路の途 中で 欠落 し て 時刻 t 4 に は垂直同期 が 同期信号発生装置 S S G c に 供給さ れて い な い、 一方、 時刻 t 9 迄 に そ の欠落が解消 して い る 状態を 示 し て い る。 そ の結果、 同垂直 同期信号 V s y n c は、 本来更新 さ れ る べ き 時刻 t 4 に 更新さ れず に ノヽ ィ レ ベ ル を維持す る。 更 に 、 本来な ら ロ ー レ ベルか ら ハ イ レ ベル に 変わ る 次の更新時 刻 t 8 に お い て、 垂直同期信号 V s y n c は更新さ れて ハ ィ レ ベルか ら 口 一 レ ベル に 変 わ る。
すな わ ち、 カ ウ ン 夕 8 R の カ ウ ン ト 値 N が N v — 1 お よ び Ν V の期間は、 切替 え信号発生器 1 3 か ら ロ ー レ ベルの 切替信号 S c が 出 力 さ れ る。 そ の結果、 切替器 1 4 が入力 ポー ト P i v の 出 力 を 選択 し て い る に も かかわ ら ず、 垂直 同期信号 V s y n c が入力 さ れな い ので、 切替器 1 4 の 出 力信号 S d は、 ノヽ ィ レ ベルの ま ま で あ り、 よ っ て、 保持器 1 5 の 出力 で あ る 垂直 同期パリレス V d R も ノヽ ィ レ ベルで、 カ ウ ン 夕 8 R は リ セ ッ 卜 さ れな い。
そ し て、 時刻 t 6 に、 カ ウ ン 夕 8 に ノ ルス H d が加わ つ て そ の カ ウ ン ト 値が N v + 1 に な る と、 パ ル ス 発生器 9 か ら ロ ー レ ベルのノ ル ス 信号 S q が出 力 さ れ る と 共に、 切替 信号発生器 1 3 か ら の切替信号 S c の 出 力 が停止 し て、 切 替器 1 4 はパル ス 発生器 9 か ら の 出 力信号 S q を選択す る よ っ て、 ノ ル ス 発生器 9 か ら 口 一 レ ベルのノ ル ス S q が 切替器 1 4 を介 し て 保持器 1 5 に 入力 さ れ る。 そ の た め、 時刻 t 2 に、 遅延器 1 2 か ら の遅延 ク ロ ヅ ク ノ ルス S c K 2 d が入力 さ れて、 保持器 1 5 は 口 一 レ ベルの垂直同期パ ルス V d R を 出力 す る。
こ の保持器 1 5 の 出 力 が 口 一 レ ベルの状態で、 時刻 t 8 に、 カ ウ ン タ 8 R に 第 1 の分周器 4 か ら 水平 同期パルス H d が入力 さ れ る と、 カ ウ ン ト 値 N が リ セ ッ ト さ れ る。 結果 、 パル ス 発生器 9 の 出力 S q はハ イ レ ベル に 切 り 替わ り、 こ のハ イ レ ベルのパル ス S q が切替器 1 4 を 介 し て保持器 1 5 に 入力 さ れ る。 そ し て、 時刻 t 8 d に、 遅延器 1 2 か ら の遅延 ク ロ ッ ク ノ ルス S c K 2 d が保持器 1 5 に 入力 さ れ る。 そ し て、 保持器 1 5 はハ イ レ ベルの垂直 同期パルス V d R を 出力 す る。
こ の よ う に、 垂直 同期信号 V s y n c が不意 に 欠落 し た よ う な場合に も、 水平 同期パ ル ス H d か ら 一定時間 (5 だ け 位相 が遅れ た垂直 同期パ ル ス V d R が確実に 発生 さ れ る。 なお、 こ の垂直 同期パ ル ス V d R は、 カ ウ ン 夕 8 R の カ ウ ン ト 値 N v に相 当 す る 所期の垂直 同期周期か ら、 水平同期 パル ス H d の 1 ノ ルス 分 ( 1 H ) だ け遅れ る が、 そ の遅れ は僅かな 量で あ る。 さ ら に、 そ の遅れは頻繁 に 発生す る も の で は な い。 そ れゆ え に、 表示装置 を駆動で き な く な る と い う 不都合 を確実に 回避す る こ と がで き る。
上述の よ う に、 本発 明 に かか る 同期信号発生装置は、 入 力 さ れ る 垂直同期信号の 内、 所定範囲の垂直 同期期間 を有 す る 垂直 同期信号 に 対 し て のみ、 こ れに 同期 し た 垂直 同期 パ ル ス を 出力 す る。 一方、 所定範囲の垂直 同期期間 を有 し な い垂直 同期信号が入力 さ れ た と き に は、 本発明 に かか る 同期信号発生装置は、 所定の垂直 同期期間 を 有 す る 垂直同 期パ ル ス を 自 己発生 し て、 入力 さ れた水平 同期信号 と 前記 垂直 同期パ ル ス の位相 を 一定 に保つ。 こ れ に よ つ て、 カ ウ ン 夕 の計数量が小 さ く、 水平 同期信号 と の位相 が安定 し た 垂直同期パルス が得 ら れ る。 産業上の利用 可能性 本発明は、 コ ン ピ ュ ー タ デ ィ ス プ レ イ やテ レ ビ ジ ョ ン 受 像器の様な 映像表示機器に お い て、 伝送経路や ス ィ ッ チ ン グの影響 を 受け て 入力 さ れ る 映像信号の 同期信号成分が変 動す る 環境下で も、 低コ ス ト で 安定 し た 同期信号 を 生成す る 同期信号発生装置 に 用 い る こ と がで き る。

Claims

請求の範囲
1 . 入力 さ れ る 映像信号の水平同期信号 に 基づ い て、 当 該 映像信号の垂直 同期信号 に 同期す る 垂直 同期パ ル ス を生成 す る 同期信号発生装置で あ っ て、
前記水平 同期信号に 同期 し た第 1 の ク 口 ッ ク 信号 を生成 す る 第 1 の ク ロ ッ ク 信号生成手段 と、
前記第 1 の ク ロ ッ ク 信号 を カ ウ ン ト し て、 前記垂直 同期 信号の垂直 同期期間 を検出 す る カ ウ ン ト 手段 と、
前記検出 さ れ た 垂直同期期間 に 基づ い て、 入力 さ れ る 前 己垂直 同期信号が垂直 同期期間 を 有 す る 期間 を検出 す る 垂 直 同期期間検出手段 と、
前記入力 さ れ る 垂直 同期信号が前記検出 さ れ た垂直同期 期間の第 1 の所定の期間範囲 内 に 垂直同期 を有 す る 場合に は、 前記垂直同期信号 に 同期 し た垂直 同期パ ル ス を 出力 し 、 前記入力 さ れ る 垂直 同期信号が前記第 1 の所定の期間範 囲 内 に垂直 同期 を有 し な い場合は、 第 2 の所定の垂直 同期 期間 を有 す る 垂直 同期パ ル ス を 発生す る 垂直 同期パ ル ス 生 成手段 と を備え、
入力 さ れ た水平同期信号 と 前記垂直 同期パ ル ス の位相 を 一定に保つ こ と を特徴 と す る 同期信号発生装置。
2 . 前記垂直 同期パル ス 生成手段は、
前記垂直 同期パルス に よ っ て、 前記 カ ウ ン ト 手段の 力 ゥ ン ト 値 を リ セ ヅ ト す る カ ウ ン ト リ セ ヅ ト 手段 と、
前記カ ウ ン ト 値が 1 垂直同期期間 よ り 所定の数だ け大 き い場合に は前記入力 さ れ る 垂直 同期信号 を選択 し、 そ れ 以外の場合に は前記垂直パルス を選択す る 切替手段 と を含 み、
前記垂直 同期パ ル ス は、 前記垂直 同期信号 と 前記垂直パ ル ス を択一的 に 合成 して 生成さ れ る こ と を特徴 と す る 請求 項 1 に 記載の 同期信号発生装置。
3 . 前記第 1 の ク ロ ッ ク 信号生成手段は、
入力 さ れ る 水平 同期信号の周期の 1 / n倍、 n は整数 、 で あ る 周期 を 有 す る 第 1 の ク ロ ッ ク ノ ル ス を 発生す る 第 1 の ク ロ ヅ ク ノ ル ス 発生手段 と、
前記第 1 の ク ロ ッ ク パ ル ス を 1 / n 分周 し て 前記第 1 の ク ロ ッ ク 信号 を 生成す る 第 1 の分周手段 と、
前記第 1 の ク ロ ッ ク 信号 と 前記水平 同期信号 と の位相 差 を検出 し て、 前記第 1 の ク ロ ッ ク パ ル ス 発生手段を 制御 す る 位相 比較手段 と を含み、
前記カ ウ ン ト 手段は、 前記水平 同期信号の周期 と 同一 の周期 を 有 す る 前記第 1 の ク ロ ッ ク 信号のノヽ " ル ス を カ ウ ン ト す る こ と を特徴 と す る 請求項 2 に 記載の 同期信号発生装
4 . さ ら に、 前記第 1 の ク ロ ッ ク ノ ル ス を 2 / n分周 し て 、 水平 同期期間の 1 / 2 の周期 を 有 す る 第 2 の ク ロ ッ ク パ ルス を発生す る 第 2 の分周手段 と、
前記第 2 の ク ロ ヅ ク ノ Sルス を遅延 さ せ て第 3 の ク ロ ッ ク パルス を 生成す る 遅延手段 と、
前記第 3 の ク ロ ッ ク パ ルス に応 じ て、 前記切替手段の 出 力 を保持す る 保持手段 と を備 え る 請求項 2 に 記載の 同期信 号発生装置。
5 . さ ら に、 前記カ ウ ン ト 値 と 前記垂直 同期パルス に基づ い て、 前記切替手段に よ る 前記入力 さ れ る 垂直 同期信号 と 前記垂直パ ル ス と の選択 を制御す る 切替制御手段 と を備 え 前記切替制御手段は、 前記垂直 同期パ ル ス が ロ ー且つ前 記水平 同期パル ス が入力 さ れ る 時刻 よ り 所定の時刻迄の期 間 は、 前記垂直 同期信号 を選択す る よ う に 前記切替手段 を 制御す る こ と を 特徴 と す る 請求項 2 に 記載の 同期信号発生 装置。
6 . 入力 さ れ る 映像信号の水平同期信号 に基づ い て、 当該 映像信号の垂直 同期信号 に 同期す る 垂直 同期パ ル ス を 生成 す る 同期信号発生方法で あ っ て、
前記水平 同期信号 に 同期 し た第 1 の ク ロ ッ ク 信号 を 生成 す る 第 1 の ク ロ ッ ク 信号生成ス テ ッ プ と、
前記第 1 の ク ロ ッ ク 信号 を カ ウ ン ト し て、 前記垂直 同期 信号の垂直 同期期間 を検出 す る カ ウ ン ト ス テ ッ プ と、
前記検出 さ れ た垂直 同期期間 に基づ い て、 入力 さ れ る 前 記垂直 同期信号が垂直同期期間 を 有 す る 期間 を検出 す る 垂 直 同期期間検出 ス テ ッ プ と、
前記入力 さ れ る 垂直 同期信号が前記検出 さ れた垂直 同期 期間の第 1 の所定の期間範囲内 に 垂直 同期 を 有 す る 場合に は、 前記垂直同期信号 に 同期 し た垂直 同期パ ルス を 出 力 し 、 前記入力 さ れ る 垂直同期信号が前記第 1 の所定の期間範 囲 内 に垂直 同期 を有 し な い場合は、 第 2 の所定の垂直 同期 期間 を有 す る 垂直同期パ ルス を発生す る 垂直 同期パル ス 生 成ス テ ッ プ と を備え、 入力 さ れた水平 同期信号 と 前記垂直 同期パ ル ス の位相 を 一定に保つ こ と を特徴 と す る 同期信号発生方法。
7 . 前記垂直同期パ ル ス 生成ス テ ッ プは、
前記垂直同期パ ル ス に よ っ て、 前記カ ウ ン ト ス テ ッ プ の カ ウ ン ト 値 を リ セ ッ ト す る カ ウ ン ト リ セ ッ ト ス テ ッ プ と 前記カ ウ ン ト 値が 1 垂直 同期期間 よ り 所定の数だ け大 き い場合に は前記入力 さ れ る 垂直同期信号 を 選択 し、 そ れ 以外の場合に は前記垂直パルス を選択す る 切替ス テ ッ プ と を含み、
前記垂直 同期パ ル ス は、 前記垂直 同期信号 と 前記垂直パ ル ス を択一的 に 合成 し て 生成さ れ る こ と を特徴 と す る 請求 項 6 に記載の 同期信号発生方法。
8 . 前記第 1 の ク ロ ッ ク 信号生成ス テ ッ プは、
入力 さ れ る 水平 同期信号の周期の 1 / n倍、 n は整数 、 で あ る 周期 を 有 す る 第 1 の ク ロ ッ ク ノ ル ス を 発生す る 第 1 の ク ロ ッ ク ノ リレ ス 発生ス テ ッ プ と、
前記第 1 の ク ロ ッ ク パ ル ス を 1 / n 分周 し て前記第 1 の ク ロ ッ ク 信号 を 生成す る 第 1 の分周 ス テ ッ プ と、
前記第 1 の ク ロ ッ ク 信号 と 前記水平 同期信号 と の位相 差 を検出 す る位相比較ス テ ッ プ と を含み、
前記第 1 の ク ロ ッ ク パ ル ス 発生ス テ ッ プは前記検出 さ れ た位相差 に基づ いて、 前記第 1 の ク ロ ッ ク パ ル ス を 生成 し 、 前記カ ウ ン ト ス テ ッ プは、 前記水平 同期信号の周期 と 同 一の周期 を有す る 前記第 1 の ク ロ ッ ク 信号のパ ルス を カ ウ ン ト す る こ と を 特徴 と す る 請求項 7 に 記載の 同期信号発生 方法。
9 . さ ら に、 前記第 1 の ク ロ ッ ク ノ ルス を 2 / n 分周 し て 、 水平 同期期間 の 1 / 2 の周期 を有 す る 第 2 の ク ロ ッ ク パ ル ス を 発生す る 第 2 の分周 ス テ ッ プ と、
前記第 2 の ク ロ ッ ク ノ ノレ ス を遅延 さ せ て 第 3 の ク ロ ヅ ク パ ルス を 生成す る 遅延ス テ ッ プ と、
前記第 3 の ク ロ ッ ク ノ ル ス に応 じ て、 前記切替ス テ ッ プ の 出力 を保持す る 保持ス テ ッ プ と を備 え る 請求項 7 に 記載 の 同期信号発生方法。
1 0 . さ ら に、 前記カ ウ ン ト 値 と 前記垂直 同期パ ルス に基 づ いて、 前記切替ス テ ッ プに よ る 前記入力 さ れ る 垂直 同期 信号 と 前記垂直パルス と の選択 を 制御す る 切替制御ス テ ツ プ と を備え、
前記切替制御 ス テ ッ プは、 前記垂直同期パ ル ス が ロ ー且 つ前記水平 同期パルス が入力 さ れ る 時刻 よ り 所定の時刻迄 の期間は、 前記垂直同期信号 を選択す る よ う に 前記切替ス テ ツ プを 制御す る こ と を特徴 と す る 請求項 7 に記載の 同期 信号発生装置。
補正書の請求の範囲
[ 1 9 9 8年 1 2月 2 9日 (2 9 . 1 2 . 9 8 ) 国際事務局受理:出願当初の請求の範囲 2, 4, 7及び 9は取り下げられた;出願当初の請求の範囲 1及び 6は補正された;請求の範囲 3, 5 , 8及び 1 0は補正され請求の範囲 2, 3, 5及び 6に番号が付け替えられた。 (5 頁) ]
1 . (補正後) 入力 さ れ る 映像信号の水平同期信号 に基づ いて、 該映像信号の垂直 同期信号に 同期する 垂直同期パル ス を生成す る 同期信号発生装置で あ っ て、
前記水平同期信号の周期の l Z n ( n は整数) 倍であ る 周期 を有する第 1 の ク ロ ッ ク パルス を発生 し て、 該水平同 期信号に 同期 し た第 1 の ク ロ ッ ク 信号 を 生成す る 第 1 の ク ロ ッ ク 信号生成手段 と、
前記第 1 の ク ロ ッ ク 信号を カ ウ ン ト し て、 前記垂直同期 信号の垂直同期期間 を検出する カ ウ ン ト 手段 と、
前記検出 さ れた垂直同期期間 に基づいて、 入力 さ れる 前 記垂直同期信号が垂直同期期間 を有する 期間 を検出する垂 直同期期間検出手段 と、
前記入力 さ れる垂直同期信号が前記検出 さ れた垂直同期 期間の第 1 の所定の期間範囲内 に垂直同期 を有する 場合 に は、 前記垂直同期信号 に 同期 し た垂直同期パルス を 出力 し 、 前記入力 さ れる垂直 同期信号が前記第 1 の所定の期間範 囲 内 に垂直 同期 を有 し な い場合は、 第 2 の所定の垂直同期 期間 を有す る垂直同期パルス を発生する 垂直同期パルス 生 成手段 と を備え、
前記垂直同期パルス 生成手段は、
前記垂直同期パルス に よ っ て、 前記カ ウ ン ト 手段の力 ゥ ン ト 値 を リ セ ッ 卜 す る カ ウ ン ト リ セ ッ ト 手段 と、
前記力 ゥ ン ト 値が 1 垂直同期期 間 よ り 所定の数だけ大 き い場合 に は前記入力 さ れる 垂直 同期信号を選択 し、 それ
33 補正された用紙 (条約第 19条) 以外の場合 に は前記垂直 同期パルス を選択す る 切替手段 と を含み、
さ ら に、 前記第 1 の ク ロ ッ ク パルス を 2 Z n 分周 して、 水平同期期間の 1 ノ 2 の周期 を有す る 第 2 の ク ロ ッ ク パル ス を発生する第 1 の分周手段 と、
前記第 2 の ク ロ ッ ク パルス を遅延さ せて第 3 の ク ロ ッ ク パルス を生成す る 遅延手段 と、
前記第 3 の ク ロ ッ ク パルス に応 じ て、 前記切替手段の出 力 を保持す る保持手段 と を備え、
前記垂直同期パルス は、 前記垂直 同期信号 と 前記垂直同 期パルス を択一的に合成 し て生成する こ と に よ っ て、 入力 さ れた水平同期信号 と 前記垂直同期パルス の位相 を一定に 保つ こ と を特徴 とす る 同期信号発生装置。
2 . (補正後) 前記第 1 の ク ロ ッ ク 信号生成手段は、
前記第 1 の ク ロ ッ ク パルス を l Z n 分周 し て前記第 1 の ク ロ ッ ク 信号 を 生成す る第 2 の分周手段 と、
前記第 1 の ク ロ ッ ク 信号 と 前記水平同期信号 と の位相 差 を検出 し て、 前記第 1 の ク ロ ッ ク パルス 発生手段 を制御 す る位相比較手段 と を含み、
前記カ ウ ン ト 手段は、 前記水平同期信号の周期 と 同一 の周期 を有する 前記第 1 の ク ロ ッ ク 信号のパルス を カ ウ ン 卜 する こ と を特徴 と す る 請求項 1 に記載の 同期信号発生装
3 . (補正後) さ ら に、 前記カ ウ ン ト 値 と 前記垂直 同期パ
34 補正された用紙 (条約第 19条) ルス に基づいて、 前記切替手段に よ る 前記入力 さ れる 垂直 同期信号 と 前記垂直 同期パルス と の選択 を制御す る 切替制 御手段 と を備え、
前記切替制御手段は、 前記垂直 同期パルス が ロ ー且つ前 記水平同期信号が入力 さ れる時刻 よ り 所定の時刻迄の期間 は、 前記垂直同期信号 を選択する よ う に前記切替手段 を制 御する こ と を特徴 とする請求項 1 に記載の 同期信号発生装
4 . (補正後) 入力 さ れる 映像信号の水平同期信号に基づ いて、 該映像信号の垂直同期信号に 同期す る 垂直同期パル ス を生成する 同期信号発生方法で あ っ て、
前記水平同期信号の周期 の l Z n ( n は整数) 倍で あ る 周期 を有す る第 1 の ク ロ ッ ク パルス を発生 し て、 該水平同 期信号 に 同期 し た第 1 の ク ロ ッ ク 信号を 生成する 第 1 の ク ロ ッ ク 信号生成ス テ ッ プ と、
前記第 1 の ク ロ ッ ク 信号を カ ウ ン ト し て、 前記垂直同期 信号の垂直 同期期間 を検出する カ ウ ン ト ス テ ッ プ と、
前記検出 さ れた垂直同期期間 に基づいて、 入力 さ れる 前 記垂直同期信号が垂直同期期間 を有す る期間 を検出す る垂 直同期期間検出ス テ ッ プ と、
前記入力 さ れる垂直同期信号が前記検出 さ れた垂直同期 期間 の第 1 の所定の期間範囲 内 に垂直同期 を有す る 場合 に は、 前記垂直同期信号 に 同期 し た垂直同期パルス を 出 力 し 、 前記入力 さ れ る 垂直同期信号が前記第 1 の所定の期間範 囲 内 に垂直 同期 を有 し な い場合は、 第 2 の所定の垂直同期
35 補正された用紙 (条約第 19条) 期間 を有す る垂直同期パルス を発生す る 垂直 同期パルス 生 成ス テ ッ プ と を備え、
前記垂直同期パルス 生成ス テ ッ プは、
前記垂直同期パルス に よ っ て、 前記カ ウ ン ト ス テ ッ プ のカ ウ ン ト 値を リ セ ッ 卜 する カ ウ ン ト リ セ ッ ト ス テ ッ プと 前記カ ウ ン ト 値が 1 垂直同期期間よ り 所定の数だけ大 き い場合 に は前記入力 さ れる垂直 同期信号 を選択 し、 それ 以外の場合 に は前記垂直同期パルス を選択する 切替ス テ ツ プ と を含み、
さ ら に、 前記第 1 の ク ロ ッ ク ゾ\°ルス を 2 n 分周 し て、 水平同期期間の 1 / 2 の周期 を有す る 第 2 の ク ロ ッ ク パル ス を発生する第 1 の分周 ス テ ッ プ と、
前記第 2 の ク ロ ッ ク パルス を遅延さ せて第 3 の ク ロ ッ ク パルス を生成する遅延ス テ ツ プ と、
前記第 3 の ク ロ ッ ク パルス に応 じ て、 前記切替ス テ ッ プ の 出力 を保持す る保持ス テ ッ プと を備え、
前記垂直同期パルス は、 前記垂直 同期信号 と 前記垂直同 期パルス を択一的に合成 し て生成す る こ と に よ っ て、 入力 さ れた水平同期信号 と 前記垂直同期パルス の位相 を一定に 保つ こ と を特徴 とする 同期信号発生方法。
5 . (補正後) 前記第 1 の ク ロ ッ ク 信号生成ス テ ッ プは、 前記第 1 の ク ロ ッ ク パルス を l Z n 分周 し て前記第 1 の ク ロ ッ ク 信号 を生成する 第 2 の分周 ス テ ッ プ と、
前記第 1 の ク ロ ッ ク 信号 と 前記水平同期信号 と の位相
36 補正された用紙 (条約第 19条) 差 を検出す る位相比較ス テ ッ プ と を含み、
前記第 1 の ク ロ ッ ク パルス 発生ス テ ッ プは、 前記検出 さ れた位相差に基づいて前記第 1 の ク 口 ッ ク パルス を生成 し、 前記カ ウ ン ト ス テ ッ プは、 前記水平同期信号の周期 と 同一の周期 を有す る 前記第 1 の ク ロ ッ ク 信号のパルス を 力 ゥ ン ト する こ と を特徴 と する請求項 4 に記載の 同期信号発 生方法。
6 . (補正後) さ ら に、 前記カ ウ ン ト 値 と 前記垂直同期パ ルス に基づいて、 前記切替ス テ ッ プに よ る 前記入力 さ れる 垂直同期信号 と 前記垂直同期パルス と の選択 を制御する 切 替制御ス テ ッ プ と を備え、
前記切替制御ス テ ッ プは、 前記垂直 同期パルス が ロ ー且 つ 前記水平同期信号が入力 さ れる 時刻 よ り 所定の時刻迄の 期間は、 前記垂直同期信号を選択する よ う に切替を制御す る こ と を特徴 と する請求項 4 に記載の 同期信号発生方法。
37 補正された用紙 (条約第 19条)
PCT/JP1998/003780 1997-08-29 1998-08-26 Generateur de signal de synchronisation WO1999012344A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/284,751 US6137536A (en) 1997-08-29 1998-08-26 Synchronizing signal generator
EP98940551A EP0936807A4 (en) 1997-08-29 1998-08-26 SYNC SIGNAL GENERATOR

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/234415 1997-08-29
JP23441597 1997-08-29

Publications (1)

Publication Number Publication Date
WO1999012344A1 true WO1999012344A1 (fr) 1999-03-11

Family

ID=16970665

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/003780 WO1999012344A1 (fr) 1997-08-29 1998-08-26 Generateur de signal de synchronisation

Country Status (6)

Country Link
US (1) US6137536A (ja)
EP (1) EP0936807A4 (ja)
KR (1) KR100324194B1 (ja)
CN (1) CN1127259C (ja)
TW (1) TW381396B (ja)
WO (1) WO1999012344A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002049345A (ja) * 2000-08-04 2002-02-15 Kawasaki Microelectronics Kk パターン出力回路およびパターン出力方法
JP2002112067A (ja) * 2000-09-28 2002-04-12 Nec Microsystems Ltd 同期信号発生回路
KR20030002066A (ko) * 2001-06-30 2003-01-08 삼성전자 주식회사 동기신호 안정화 장치
JP2003015579A (ja) * 2001-07-03 2003-01-17 Pioneer Electronic Corp 表示位置制御装置
US6856358B1 (en) * 2002-01-16 2005-02-15 Etron Technology, Inc. Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing
TW536870B (en) * 2002-01-25 2003-06-11 Via Tech Inc Device and method for generating clock signals
US7463256B2 (en) * 2002-04-18 2008-12-09 Gateway Inc. Automatic phase adjustment for display
US7268825B2 (en) * 2003-04-01 2007-09-11 Thomson Licensing Llc Digital synchronizing generator
KR100929138B1 (ko) * 2003-04-22 2009-12-01 엘지전자 주식회사 영상표시기기의 동기신호 안정화방법
KR100510148B1 (ko) * 2003-09-20 2005-08-25 삼성전자주식회사 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법
US7916135B2 (en) * 2005-03-08 2011-03-29 Au Optronics Corporation Timing controller and method of generating timing signals
JP2009130442A (ja) * 2007-11-20 2009-06-11 Fujitsu Component Ltd 信号伝送システム及びその制御方法
US20110292292A1 (en) * 2010-05-25 2011-12-01 Freescale Semiconductor, Inc Method and apparatus for displaying video data
CN102594304B (zh) * 2012-02-13 2014-12-03 华为技术有限公司 同步信号处理的方法和装置
US9706508B2 (en) * 2013-04-05 2017-07-11 Honeywell International Inc. Integrated avionics systems and methods
CN103344894B (zh) * 2013-07-18 2016-01-27 国家电网公司 一种超高压作业用信号采集系统
CN113948026B (zh) * 2020-07-16 2024-05-14 瑞昱半导体股份有限公司 缩放控制器、显示装置与数据处理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817779A (ja) * 1981-07-11 1983-02-02 ドイチエ・トムソン−ブラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング テレビ受信機の垂直出力段の制御信号を形成する回路装置
JPS60111577A (ja) * 1983-11-21 1985-06-18 Matsushita Electric Ind Co Ltd 垂直同期装置
JPS6174464A (ja) * 1984-09-20 1986-04-16 Sanyo Electric Co Ltd 垂直同期信号作成回路
JPS63286070A (ja) * 1987-04-30 1988-11-22 アールシーエー トムソン ライセンシング コーポレイシヨン ビデオ装置用偏向回路
JPH02121572A (ja) * 1988-10-31 1990-05-09 Matsushita Electric Ind Co Ltd 垂直自動同期回路
JPH03226072A (ja) * 1990-01-30 1991-10-07 Nec Corp 同期信号発生装置
JPH0514831A (ja) * 1991-06-28 1993-01-22 Toshiba Corp フイールド周波数判別回路
JPH0537805A (ja) * 1991-07-26 1993-02-12 Nec Home Electron Ltd 非標準信号の検出回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878336A (en) * 1973-10-18 1975-04-15 Rca Corp Digital synchronizing system
US4025951A (en) * 1976-06-09 1977-05-24 Gte Sylvania Incorporated Vertical synchronizing circuit having adjustable sync pulse window
US4231064A (en) * 1978-05-18 1980-10-28 Victor Company Of Japan Ltd. Vertical synchronization circuit for a cathode-ray tube
FR2557598B1 (fr) * 1983-12-29 1986-11-28 Armines Alliage monocristallin a matrice a base de nickel
JP3093115B2 (ja) * 1994-09-28 2000-10-03 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 水平同期信号安定化方法及び装置
JP3278546B2 (ja) * 1995-04-28 2002-04-30 日本電気エンジニアリング株式会社 同期信号発生回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817779A (ja) * 1981-07-11 1983-02-02 ドイチエ・トムソン−ブラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング テレビ受信機の垂直出力段の制御信号を形成する回路装置
JPS60111577A (ja) * 1983-11-21 1985-06-18 Matsushita Electric Ind Co Ltd 垂直同期装置
JPS6174464A (ja) * 1984-09-20 1986-04-16 Sanyo Electric Co Ltd 垂直同期信号作成回路
JPS63286070A (ja) * 1987-04-30 1988-11-22 アールシーエー トムソン ライセンシング コーポレイシヨン ビデオ装置用偏向回路
JPH02121572A (ja) * 1988-10-31 1990-05-09 Matsushita Electric Ind Co Ltd 垂直自動同期回路
JPH03226072A (ja) * 1990-01-30 1991-10-07 Nec Corp 同期信号発生装置
JPH0514831A (ja) * 1991-06-28 1993-01-22 Toshiba Corp フイールド周波数判別回路
JPH0537805A (ja) * 1991-07-26 1993-02-12 Nec Home Electron Ltd 非標準信号の検出回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0936807A4 *

Also Published As

Publication number Publication date
EP0936807A4 (en) 2007-05-02
KR20000068856A (ko) 2000-11-25
EP0936807A1 (en) 1999-08-18
KR100324194B1 (ko) 2002-02-16
CN1237307A (zh) 1999-12-01
TW381396B (en) 2000-02-01
US6137536A (en) 2000-10-24
CN1127259C (zh) 2003-11-05

Similar Documents

Publication Publication Date Title
WO1999012344A1 (fr) Generateur de signal de synchronisation
KR0176806B1 (ko) 텔레비젼의 2화면 구성장치
JP3395818B2 (ja) Pll回路とそれを用いた信号処理装置
JPH0832836A (ja) 自動周波数制御装置
JP3181462B2 (ja) クランプ信号の発生制御回路及びその方法
TWI235604B (en) Clock generation circuit having PLL circuit
US7268824B2 (en) Method and apparatus for canceling jitter
EP0859470B1 (en) Synchronizing signal processing unit
JP2974301B2 (ja) トリガ生成回路及び波形表示装置
JP2009077042A (ja) 映像処理装置および映像処理方法
JPH11136538A (ja) 同期信号発生装置
JP2004533130A (ja) ラインロックデジタルビデオ装置における色副搬送波発生の安定化方法
US7432982B2 (en) OSD insert circuit
JP2003198874A (ja) システムクロック生成回路
JPH10191093A (ja) デジタル水平フライバック制御回路
JP2002006823A (ja) ディスプレイ装置
JP2000338926A (ja) 画像表示装置
JP4032540B2 (ja) テレビジョン受像機のタイミング信号発生装置
JPH10191099A (ja) 同期結合装置
JP2013070261A (ja) 同期信号制御回路及び表示装置
JPH04105466A (ja) 同期信号検出回路
JPH06164976A (ja) 垂直同期装置
JPH11136596A (ja) テレビジョン受像機
KR20030030323A (ko) 평판표시장치의 합성동기신호 분리회로
JPH07234655A (ja) シフトパルス回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98801225.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09284751

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019997003710

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1998940551

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1998940551

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997003710

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997003710

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1998940551

Country of ref document: EP