WO1998029815A1 - Carte a circuit integre - Google Patents

Carte a circuit integre Download PDF

Info

Publication number
WO1998029815A1
WO1998029815A1 PCT/JP1997/004692 JP9704692W WO9829815A1 WO 1998029815 A1 WO1998029815 A1 WO 1998029815A1 JP 9704692 W JP9704692 W JP 9704692W WO 9829815 A1 WO9829815 A1 WO 9829815A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
card
memory
storage means
circuit
Prior art date
Application number
PCT/JP1997/004692
Other languages
English (en)
French (fr)
Inventor
Yoshihiro Ikefuji
Haruo Taguchi
Shigemi Chimura
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to CA002275968A priority Critical patent/CA2275968A1/en
Priority to AU78929/98A priority patent/AU7892998A/en
Priority to EP97949152A priority patent/EP0952525A4/en
Publication of WO1998029815A1 publication Critical patent/WO1998029815A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory

Definitions

  • the present invention relates to an IC card, and more particularly to an IC card capable of recovering data when a data communication state is abnormal.
  • Landscape technology
  • FIG. 10 is a diagram schematically showing a basic configuration of a conventional IC card 300.
  • the conventional IC card 300 shown here is a non-contact IC card of a signal superposition type, and uses one or two or more frequency signals received from an interrogator (not shown) to generate power. Supply and transmission and reception of information.
  • the conventional IC card 300 in FIG. 10 is an example of an IC card using one frequency, and includes a tuning circuit 15, a rectifier circuit 16, an amplification / demodulation circuit 17, a modulation / amplification circuit 18, And S ⁇ , ⁇ ⁇ S conversion circuit 19.
  • the tuning circuit 15 includes a coil L functioning as an antenna and a capacitor C.
  • the rectifier circuit 16 rectifies the signal received by the tuning circuit 15 to generate electric power, and supplies the electric power to each part of the IC card 300.
  • the amplification / demodulation circuit 17 amplifies and demodulates the information Q received from the tuning circuit 15 from the interrogator.
  • the signal output from the amplification / demodulation circuit 17 is SP-converted by the SPZPS conversion circuit 19.
  • conventional IC card 300 further includes a main control circuit 11 and a memory 10.
  • Main control circuit 1 1 is 3? 3
  • the signal output from the conversion circuit 19 is processed.
  • the data to be held output from the main control circuit 11 is stored (held) in a data holding memory 10.
  • the main control circuit 11 is specified according to the content of the information Q received from the interrogator. Data is read from the area of the memory 10 and the response information A is generated based on the data. The reply information A is PS-converted by the SPZPS conversion circuit 19, processed by the modulation amplification circuit 18, and transmitted from the antenna L to the interrogator.
  • the IC card 300 receives the modulated signal (information Q) of the carrier of the frequency f0 from the interrogator in the period T1, and receives the unmodulated wave of the carrier of the frequency f0 in the period T2. During this period T2, the response information A from the IC card 300 is transmitted to the interrogator via radio waves.
  • the present invention provides an IC card capable of restoring the contents of the memory normally and performing the data communication process normally even if the previous data reception was not performed normally. Aim. Disclosure of the invention
  • An IC card is an IC card for performing data communication in response to externally received data, comprising: a first storage circuit for writing externally received data; and a first storage circuit.
  • a judgment circuit for judging a write state of data received from outside to the first memory circuit, and a second memory circuit for saving data of the first memory circuit, wherein the judgment circuit judges that the data write state is normal
  • the data already existing in the predetermined area is saved to the second storage circuit, and the judgment circuit If it is determined that the data write state is abnormal, the data is stored in the second memory circuit between the time when the IC card is newly activated and the time when the access to the first memory circuit is started.
  • a predetermined The data of the frequency to recover one or more times.
  • a main advantage of the present invention is that a data holding memory for storing data used for data communication and a data protection memory for saving the storage contents of the memory are provided.
  • a judgment circuit for judging the write state of the data holding memory the contents of the data holding memory can be restored even if a write error occurs, and as a result, normal data communication can be performed. It is possible.
  • FIG. 1 is a diagram showing a configuration of a main part of an IC card 100 according to Embodiment 1 of the present invention.
  • FIG. 2 is a flowchart for explaining data holding and data recovery operations in the IC card 100 according to Embodiment 1 of the present invention.
  • FIG. 3 is a flowchart for explaining data holding and data recovery operations in the IC card 100 according to Embodiment 1 of the present invention.
  • FIG. 4 is a diagram showing a configuration of a main part of an IC card 200 according to Embodiment 2 of the present invention.
  • FIG. 5 is a flowchart for explaining data holding and data restoring operations in the IC card 200 according to Embodiment 2 of the present invention.
  • FIG. 6 is a flowchart for explaining data holding and data recovery operations in IC card 200 according to Embodiment 2 of the present invention.
  • FIG. 7 is a flowchart for explaining data holding and data recovery operations in IC card 200 according to Embodiment 2 of the present invention. '
  • FIG. 8 is a flowchart for explaining data holding and data recovery operations in IC card 200 according to Embodiment 2 of the present invention.
  • FIG. 9 is a flowchart for illustrating data holding and data recovery operations in IC card 200 according to Embodiment 2 of the present invention.
  • FIG. 10 is a diagram schematically showing a configuration of a conventional IC card 300. As shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • the first embodiment of the present invention relates to an IC card for storing data and a data protection memory for saving normal data written in the data storage memory. It has a memory and a judgment circuit for judging the state of data reception. Even if an error occurs during the previous data writing, the data of the memory for data protection saved in advance is used. As a result, the contents of the write area of the data holding memory can be quickly restored, and the subsequent data communication processing can be performed normally.
  • FIG. 1 is a diagram showing a configuration of a main part of an IC card 100 according to Embodiment 1 of the present invention.
  • the IC card to which the present invention is applied may be a contact-type IC card or a non-contact-type IC card.
  • the difference between the IC card 100 shown in FIG. 1 and the conventional IC card 300 is that the memory 10 is replaced with a nonvolatile memory 2 for data retention (hereinafter referred to as a memory 2 for data retention). And a data protection nonvolatile memory 3 (hereinafter, referred to as a data protection memory 3), and an abnormality determination circuit 1 for determining whether the data write state is normal or abnormal based on the power supply state. .
  • the register 4 receives the data DA to be held received in the current data communication from the main control circuit 11 shown in FIG. Register 4 may be configured with SRAM.
  • the data write buffer 5 is a circuit for writing the data of the register 4 to the data holding memory 2.
  • the address decoder 6 is a circuit that specifies a target area of the data holding memory 2 in a data read / write operation of the data holding memory 2.
  • the data holding memory 2 receives the data to be held from the register 4 and stores it.
  • the data DA to be held and received in one data communication is stored in one of the areas B1, B2,..., BN.
  • the IC card 100 performs data communication processing based on the data stored in the data holding memory 2.
  • the data protection memory 3 is a memory for saving data stored in the data holding memory 2. It is assumed that the data protection memory 3 has a capacity capable of storing the data DA received in one data communication (the capacity of each of the areas Bl, B2,..., Or BN or more).
  • the abnormality determination circuit 1 determines the data write state based on the power supply state.
  • the abnormality determination circuit 1 records and outputs the data write state in the state determination flag FLG.
  • the value of the state determination flag FLG is updated according to the data processing state. If a power failure occurs during the writing of the data DA to be stored in the data retention memory 2, regardless of the subsequent processing, the status determination flag FLG retains the value at the time when the power failure occurred. Retain (data reception error).
  • the state determination flag FLG is initialized when no power failure occurs and the data DA to be stored in the data storage memory 2 is stored (data reception normal). The value of the status determination flag FLG is held until the next data communication process. Next, the operation of the IC card 100 according to Embodiment 1 of the present invention will be described.
  • the IC card 100 performs the following processing.
  • a new data communication process is started, the IC card 100 waits until the process of writing the newly received data DA to be held into the data holding memory 2 (data holding process) is started.
  • the IC card 100 performs the following processing.
  • the IC card 100 is used for holding data using the data saved in the data protection memory 3 before the access to the data holding memory 2 is started after the newly activated IC card 100 is started.
  • data recovery process ends Then, the data communication processing described above is started to perform data protection and retention processing.
  • FIGS. 2 and 3 are an example of a flowchart for explaining operations relating to data retention and recovery of the IC card 100 according to Embodiment 1 of the present invention.
  • the state determination flag FLG takes a value of 0 or 1, and is initialized to 0 when data reception is normally performed.
  • step S1 the IC card is activated.
  • the state determination flag FLG indicates 0
  • the data protection and holding processing of steps S3 to S5 is performed.
  • the IC card 100 stores the data in the data holding memory 2 during the processing of steps S3 to S5 and during a period other than a period in which writing to the data holding memory 2 is performed. Data communication is performed using data.
  • step S3 the data DA to be held in the register 4 is input. Then, the data in the area B1 of the data holding memory 2 to which the data DA is to be written is read and saved in the data protection memory 3 (writing). In step S4, the state determination flag FLG is set to 1 (a state in which the data in the area B1 of the data holding memory 2 is saved in the data protection memory 3).
  • step S5 the data DA to be held written in the register 4 is written to the area B1 of the data holding memory 2.
  • step S7 the data saved in the data protection memory 3 is read out and written into the area B1 of the data holding memory 2. As a result, the data causing the abnormal operation is discarded, and the normal data is written (recovered) to the data holding memory 2.
  • the data holding memory 2 and the data protection memory 3 may be non-volatile (for example, flash memory).
  • state determination flag FLG may be configured by a nonvolatile memory.
  • the IC card 100 can recover normal data even if an error occurs in data writing due to a power supply error, the IC card 100 Regardless of whether the is normal or abnormal, the next data communication process can be performed normally.
  • the second embodiment of the present invention is directed to a data holding memory 7 for dividing and storing data to be held received in one data communication in an IC card, and waiting for a plurality of divided data in the IC card.
  • a memory 8 for data protection that can be operated and an abnormality determination circuit 1 are provided.
  • FIG. 4 is a diagram showing a configuration of a main part of an IC card 200 according to the second embodiment of the present invention, and the same components as those of the IC card 100 shown in FIG. And the description thereof is omitted.
  • data holding memory 7 receives a plurality of divided data to be held (DA1, DA2, ⁇ ) in one data communication.
  • the data holding memory 7 is composed of areas B11, B12,...
  • the data DA1, DA2,... To be held are written in the areas.
  • the IC card 200 performs data communication processing based on the data stored in the data holding memory 7.
  • the data protection memory 8 stores data stored in a plurality of areas of the data holding memory 7 (a plurality of areas among the areas B11, B12,..., B1N,). This is a memory for evacuation.
  • the data protection memory 8 includes areas C1 to CM, and each of the areas C1 to CM has a capacity equal to or greater than each area B11 of the data holding memory 7. Shall be.
  • the abnormality determination circuit 1 records and outputs the data processing state to the state determination flag FLG as described in the first embodiment.
  • the status determination flag FLG retains the value at the time when the error occurred, and this value is stored until the next data communication process.
  • the IC force 200 restores the contents of the data holding memory 7 using the saved data of the data protection memory 8 according to the value of the state determination FLG.
  • FIG. 5 to FIG. 9 are examples of flowcharts for explaining operations relating to data retention and recovery of the IC card 200 according to Embodiment 2 of the present invention.
  • the data holding memory 7 receives three data DA1 to DA3 by being divided in one data communication, and the data protection memory 8 includes three areas (area C1). To C 3).
  • the status determination flag FLG takes a value of 0, 1, 2, or 3, and data reception is normal (no power failure occurred during the previous data reception, and data In the case where the data DA 1 to DA 3 to be held are stored in the holding memory 7), it is initialized to 0.
  • step S10 the IC card is activated.
  • step S1 2 Perform data protection and retention processing in step S20.
  • the data holding memory can be used even during the processing of steps S12 to S20.
  • Data can be read from the data holding memory 7 during periods other than the period in which data is written to the memory 7.
  • step S12 data DA1 to be held in register 4 is input. Then, the data in the area Bl 1 of the data holding memory 7 is read out and saved (written) in the area C 1 of the data protection memory 8.
  • step S13 the status determination flag FLG is set to 1 (a state in which the data in the area B11 of the data holding memory 7 is saved in the area C1 of the data protection memory 8).
  • step S14 the data DA1 to be retained written to the register 4 is written to the area B11 of the data retention memory 7, and the data of the area B12 of the data retention memory 7 is protected. Save to area C2 of memory 8
  • step S15 the status determination flag FLG is set to 2 (a state in which the data in the area B12 of the data holding memory 7 is saved in the area C2 of the data protection memory 8).
  • step S16 data DA2 (data to be newly held) to be held in the register 4 is input.
  • step S17 the data DA2 written to the register 4 is written to the area B1 2 of the data holding memory 7, and the data of the area B1 3 of the data holding memory 7 is written to the data protecting memory 8 To area C3.
  • step S18 the status determination flag FLG is set to 3 (the data in the area B13 of the data holding memory 7 is saved in the area C3 of the data protection memory 8).
  • step S19 data DA3 (data to be newly held) to be held in the register 4 is input.
  • step S20 the data DA3 written in the register 4 is written in the area B13 of the data holding memory 7.
  • step S22 the data recovery processing in step S22, S23, or S24 is performed. This process is performed after the activation of the IC force 200 and before the access to the data holding memory 7 is started. If the state determination flag FLG is 1 (the data in the area B11 of the data holding memory 7 is saved in C1 of the data protection memory 8), the process proceeds to step S22. In step S22, the data saved in the area C1 of the data protection memory 8 is written (recovered) to the area B11 of the data holding memory 7.
  • the status determination flag FLG is 2. (Each of C1 and C2 of the data protection memory 8 saves the data in the areas B11 and B12 of the data retention memory 7, respectively. If so, proceed to step S23. In step S23, the data saved in each of the areas C1 and C2 of the data protection memory 8 is written to each of the areas B11 and B12 of the data holding memory 7.
  • the data to be written to the data protection memory 8 only needs to have a one-to-one correspondence with the content stored in the data holding memory 7, for example, data obtained by inverting the data of the data holding memory 7. It may be.
  • the data holding memory 7 and the data protection memory 8 may be non-volatile (for example, flash memory).
  • the status determination flag FIG may be configured by a nonvolatile memory.
  • the IC card 200 can recover the normal data even if an error occurs in the data writing due to a power supply error. Regardless of normal / abnormal, the next data communication process can be performed normally.
  • an abnormality determination circuit by providing an abnormality determination circuit, a memory for holding data, and a memory for saving data, it is possible to provide a method in the event that a data error occurs for some reason during data communication. Even if the data is saved in the data save memory in advance, the contents of the data save memory can be quickly restored by using the data saved in advance, and the previous data reception was normal. Regardless, the next data communication process can be performed normally.
  • the reliability of the communication of the Ic card can be remarkably improved.

Description

明細書
I cカード 技術分野
本発明は、 I Cカードに関し、 特に、 データ通信状態の異常時にデータ復旧が 可能な I Cカードに関するものである。 景技術
従来より、 外部に設置された質問器との間でデータ通信を行なう I Cカードが ある。
図 1 0は、 従来の I Cカード 3 0 0の基本的な構成を概略的に示した図である。 ここに示した従来の I Cカード 3 0 0は、 信号重畳方式の非接触型の I Cカード であり、 図示しない質問器から受ける 1つ、 または 2つ以上の周波数の信号を使 用して、 電力の供給と情報の送受信とを行なう。
図 1 0における従来の I Cカード 3 0 0は、 1つの周波数を使用する I Cカー ドの一例であり、 同調回路 1 5、 整流回路 1 6、 増幅復調回路 1 7、 変調増幅回 路 1 8、 および S Ρ , Ρ S変換回路 1 9を備える。
同調回路 1 5は、 アンテナとして機能するコイル Lと、 コンデンサ Cとを備え る。 整流回路 1 6は、 同調回路 1 5で受信した信号を整流して、 電力を生成し、 I Cカード 3 0 0の各部に供給する。 一方、 増幅復調回路 1 7は、 同調回路 1 5 で受けた質問器からの情報 Qを増幅して、 復調する。 増幅復調回路 1 7力 ら出力 される信号は、 S P Z P S変換回路 1 9で S P変換される。
図 1 0を参照して、 さらに従来の I Cカード 3 0 0は、 主制御回路 1 1と、 メ モリ 1 0とを備える。
主制御回路 1 1は、 3 ? ？3変換回路1 9から出力された信号を処理する。 主制御回路 1 1から出力された保持すべきデータは、 データ保持用のメモリ 1 0 に記憶 （保持） される。
また、 主制御回路 1 1は、 質問器から受けた情報 Qの内容に応じて、 指定され たメモリ 1 0の領域からデータを読出し、 これに基づき返答情報 Aを生成する。 返答情報 Aは、 S P Z P S変換回路 1 9で P S変換された後に、 変調増幅回路 1 8で処理され、 アンテナ Lから質問器に送信される。
I Cカード 3 0 0は、 期間 T 1には、 質問器から周波数 f 0のキャリアの変調 信号 （情報 Q ) を受け、 期間 T 2には、 周波数 f 0のキャリアの無変調波を受け る。 この期間 T 2に、 I Cカード 3 0 0からの返答情報 Aが、 電波を介して質問 器に送信される。
しかしながら、 従来の I Cカード 3 0 0においては、 電源異常 （電圧低下、 電 源切れ） 等が原因で、 メモリ 1 0にデータを書込む途中でデータが改変する、 い わゆるデータ化けが発生することがあり、 このデータ異常が原因で I Cカード 3 0 0が誤つたデ一タを保持し、 またこれによつて誤動作を起こすという問題があ つに。
そこで、 本発明は、 前回のデータ受信が正常に行なわれなかった場合でも、 メ モリの内容を正常に復旧し、 かつデータ通信処理を正常に行なうことができる I C力一ドを提供することを目的とする。 発明の開示
この発明による I Cカードは、 外部から受けたデータに応答してデ一タ通信を 行なう I C力一ドであって、 外部から受けたデータを書込む第 1の記憶回路と、 第 1の記憶回路への外部から受けたデータの書込み状態を判定する判定回路と、 第 1の記憶回路のデータを待避させる第 2の記憶回路とを備え、 判定回路がデー タの書込み状態が正常であつたと判定した場合には、 新たに外部から受けたデー タを第 1の記憶回路の所定の領域に書込む前に、 所定の領域に既に存在するデー タを第 2の記憶回路に待避し、 判定回路がデータの書込み状態が異常であったと 判定した場合には、 新たに I Cカードが起動されてから第 1の記憶回路へのァク セスが開始されるまでの間に、 第 2の記憶回路に待避したデータを用いて、 第 1 の記憶回路の所定の領域のデータを 1回以上復旧する。
したがって、 本発明の主たる利点は、 データ通信に用いられるデータを記憶す るデ一タ保持用メモリと当該メモリの記憶内容を待避するデータ保護用メモリ と データ保持用メモリの書込み状態を判定する判定回路とを備えることにより、 書 込み異常が発生した場合であっても、 データ保持用メモリの内容を復旧すること ができ、 この結果正常なデータ通信が可能となる点にある。 図面の簡単な説明
図 1は、 本発明の実施の形態 1における I Cカード 1 0 0の要部の構成を示し た図である。
図 2は、 本発明の実施の形態 1における I Cカード 1 0 0におけるデータ保持 およびデ一タ復旧動作を説明するためのフロ一図である。
図 3は、 本発明の実施の形態 1における I C力一ド 1 0 0におけるデータ保持 およびデータ復旧動作を説明するためのフロ一図である。
図 4は、 本発明の実施の形態 2における I Cカード 2 0 0の要部の構成を示し た図である。
図 5は、 本発明の実施の形態 2における I Cカード 2 0 0におけるデ一タ保持 およびデ一タ復旧動作を説明するためのフロ一図である。
図 6は、 本発明の実施の形態 2における I Cカード 2 0 0におけるデータ保持 およびデータ復旧動作を説明するためのフロ一図である。
図 7は、 本発明の実施の形態 2における I Cカード 2 0 0におけるデータ保持 およびデータ復旧動作を説明するためのフロー図である。'
図 8は、 本発明の実施の形態 2における I Cカード 2 0 0におけるデータ保持 およびデータ復旧動作を説明するためのフロ一図である。
図 9は、 本発明の実施の形態 2における I Cカード 2 0 0におけるデータ保持 およびデ一タ復旧動作を説明するためのフロー図である。
図 1 0は、 従来の I Cカード 3 0 0の構成を概略的に表した図である。 発明を実施するための最良の形態
(実施の形態 1 )
本発明の実施の形態 1は、 I Cカードにおいて、 データ保持用のメモリと、 デ 一タ保持用のメモリに書込まれている正常なデータを待避させるデータ保護用の メモリと、 データ受信の状態を判定する判定回路とを備えるものであって、 前回 のデータ書込み時に異常が発生した場合であっても、 予め待避しておいたデータ 保護用のメモリのデータを用いることによって、 データ保持用のメモリの書込領 域の内容を迅速に復旧させ、 それ以降のデータ通信処理を正常に行なうことを可 能とするものである。
図 1は、 本発明の実施の形態 1における I Cカード 1 0 0の要部の構成を示し た図であり、 図 1 0に示した従来の I Cカード 3 0 0の構成のうち、 メモリ 1 0 に相当する部分を示している。 残りの部分は、 図 1 0に示した従来の I Cカード 3 0 0と共通するので、 その図示および説明は省略する。 なお、 本発明が適用さ れる I C力一ドは、 接触型 I Cカードであっても、 非接触型 I Cカードであって も構わない。
図 1に示す I Cカード 1 0 0力；、 従来の I Cカード 3 0 0と異なる点は、 メモ リ 1 0に代えて、 データ保持用不揮発性メモリ 2 (以下、 データ保持用メモリ 2 と呼ぶ） とデータ保護用不揮発性メモリ 3 (以下、 データ保護用メモリ 3と呼 ぶ） とを備えること、 そして電源状態に基づくデータ書込み状態の正常ノ異常を 判定する異常判定回路 1とを備えることにある。
図 1を参照して、 本発明の実施の形態 1における I Cカード 1 0 0の構成につ いて説明する。
レジスタ 4は、 今回のデータ通信で受信した保持すべきデ一タ D Aを図 1 0に 示した主制御回路 1 1から受ける。 レジスタ 4は、 S R AMで構成しても構わな レ、。 デ一タライ トバッファ 5は、 レジスタ 4のデータをデータ保持用メモリ 2に 書込むための回路である。 アドレスデコーダ 6は、 データ保持用メモリ 2のデ一 タの読出しノ書込み動作において、 対象となるデータ保持用メモリ 2の領域を指 定する回路である。
デ一タ保持用メモリ 2は、 レジスタ 4から保持すべきデータを受けて、 これを 記憶する。 図 1では、 主制御回路 1 1の制御に基づき、 領域 B l、 B 2、 · · ·、 B Nのいずれかに、 1回のデータ通信で受信した保持すべきデータ D Aが記憶され る。 なお、 I Cカード 1 0 0は、 データ保持用メモリ 2に記憶されているデータ を基に、 データ通信処理を行なう。 データ保護用メモリ 3は、 データ保持用メモリ 2に記憶されているデータを待 避するためのメモリである。 データ保護用メモリ 3は、 1回のデータ通信で受け るデータ D Aを記憶できる容量 （領域 B l , B 2 , ■· ·, もしくは B Nの各容量以 上） を備えるものとする。
異常判定回路 1は、 電源状態に基づきデータ書込み状態を判定する。 異常判定 回路 1は、 状態判断用フラグ F L Gにデータ書込み状態を記録して出力する。 状 態判断用フラグ F L Gは、 後述するように、 データの処理状態に応じて、 その値 が更新される。 データ保持用メモリ 2に保持すべきデータ D Aを書込む途中で電 源異常が発生した場合には、 それ以降の処理にかかわらず、 状態判断用フラグ F L Gは電源異常が発生した時点での値を保持する （データ受信異常） 。 一方、 状 態判断用フラグ F L Gは、 電源異常が発生せず、 しかもデータ保持用メモリ 2に 保持すべきデータ D Aを記憶したならば、 初期化される （データ受信正常） 。 な お、 状態判断用のフラグ F L Gの値は、 次のデータ通信処理まで保持される。 続いて、 本発明の実施の形態 1における I Cカード 1 0 0の動作について説明 する。
先ず、 前回のデータ受信が正常、 すなわち電源異常が発生せず、 データ保持用 メモリ 2が保持すべきデータ D Aを記憶した場合、 I Cカード 1 0 0は、 以下の 処理を行なう。 I Cカード 1 0 0は、 新たなデータ通信処理が開始されると、 新 たに受信した保持すべきデータ D Aをデータ保持用メモリ 2に書込む処理 （デー タ保持処理） を開始するまでに、 保持すべきデータ D Aを記憶するデータ保持用 メモリ 2の書込領域の内容 （正常データ） をデータ保護用メモリ 3に待避させる 処理 （データ保護処理） を行なう。 そして、 データ保護処理の終了後に、 データ 保持処理を行なう。
続いて、 前回のデータ受信が異常、 すなわちデータ保持用メモリ 2に保持すベ きデータ D Aを書込む途中で電源異常が発生していた場合、 I Cカード 1 0 0は、 以下の処理を行なう。 I Cカード 1 0 0は、 新たに起動されてからデータ保持用 メモリ 2へのアクセスが開始されるまでの間に、 予めデータ保護用メモリ 3に待 避しておいたデータを用いてデータ保持用メモリ 2の書込領域の内容を正常に復 旧させる処理 （デ一タ復旧処理） を行なう。 そして、 データ復旧処理が終了する と、 上記に説明したデータ通信処理を開始して、 データ保護および保持処理を行 なう。
図 2〜図 3は、 本発明の実施の形態 1における I Cカード 1 0 0のデータ保持 および復旧に関する動作を説明するためのフロー図の一例である。 ここでは、 状 態判断用フラグ F L Gは、 0もしくは 1の値をとり、 データ受信が正常に行なわ れた場合には 0に初期化されるものとする。
図 2〜図 3を参照して、 I Cカード 1 0 0のデータ保持およびデータ復旧動作 について説明する。
ステップ S 1において、 I Cカードが起動する。
ステップ S 2において、 状態判断用フラグ F L Gをチェックする。 そして、 前 回のデータ受信が正常 （= 0 ) であったか否かを調べる。
先ず、 状態判断用フラグが正常状態 （= 0 ) を示している場合について説明す る。 状態判断用フラグ F L Gが 0を示していれば、 ステップ S 3〜ステップ S 5 のデータ保護および保持処理を行なう。 なお、 特に図示しないが、 ステップ S 3 〜ステップ S 5の処理中であって、 データ保持用メモリ 2へ書込が行なわれる期 間以外は、 I Cカード 1 0 0は、 データ保持用メモリ 2のデータを用いてデータ 通信を行なっている。
ステップ S 3では、 レジスタ 4に保持すべきデータ D Aを入力する。 そして、 データ D Aを書込むべきデータ保持用メモリ 2の領域 B 1のデータを読出して、 データ保護用メモリ 3に待避する （書込む） 。 ステップ S 4では、 状態判断用フ ラグ F L Gを 1 (データ保持用メモリ 2の領域 B 1のデータをデータ保護用メモ リ 3に待避した状態） に設定しておく。
ステップ S 5では、 レジスタ 4に書込まれている保持すべきデータ D Aを、 デ ータ保持用メモリ 2の領域 B 1に書込む。
ステップ S 5の処理 （データ保持用メモリ 2にデータ D Aを書込んだ状態） が 終了した後は、 ステップ S 6において、 状態判断用フラグ F L Gを初期化 （= 0 ) する。
続いて、 状態判断用フラグ F L Gが 1を示している場合は、 ステップ S 7〜ス テツプ S 8のデータ復旧処理を行なう。 この処理は、 I Cカード 1 0 0が起動し てからデータ保持用メモリ 2へのアクセスが開始されるまでの間に行なわれる。 ステップ S 7では、 データ保護用メモリ 3に待避したデータを読出して、 デー タ保持用メモリ 2の領域 B 1にこれを書込む。 この結果、 異常動作の原因となる データを破棄して、 データ保持用メモリ 2に正常なデータを書込む （復旧する） こととなる。 ステップ S 7の処理 （復旧） が終了した後は、 ステップ S 8におい て、 状態判断用フラグ F L Gを初期化 （= 0 ) する。 そして、 ステップ S 8で正 常状態になった後は、 上記に説明したステップ S 3〜S 6の処理を行なう。 なお、 データ保護用メモリ 3に書込むデータは、 データ保持用メモリ 2に記憶 されている内容と一対一に対応が取れていればよく、 たとえば、 データ保持用メ モリ 2のデータを反転したものであっても良い。
また、 データ保持用メモリ 2、 およびデータ保護用メモリ 3は、 不揮発性のも の （たとえば、 フラッシュメモリ） であればよい。
さらに、 状態判断用フラグ F L Gは、 不揮発性のメモリで構成するものであつ てもよい。
以上のように、 I Cカード 1 0 0は、 電源異常が原因で、 データの書込みに異 常が発生した場合であっても、 正常なデータを復旧させることができるため、 前 回のデータ書込み状態が正常/異常にかかわらず、 次のデータ通信処理を正常に 行なうことがができる。
(実施の形態 2 )
本発明の実施の形態 2は、 I Cカードにおいて、 1回のデータ通信で受信した 保持すベきデータを分割して記憶するデ一タ保持用メモリ 7と、 分割された複数 個のデータを待機させることができるデータ保護用のメモリ 8と、 異常判定回路 1とを備えるものである。
図 4は、 本発明の実施の形態 2における I Cカード 2 0 0の要部の構成を示し た図であり、 図 1に示した I Cカード 1 0 0の構成と共通する構成要素について は、 同一の参照符号を付し、 その説明は省略する。
本発明の実施の形態 2では、 データ保持用メモリ 7は、 1回のデータ通信で、 分割された複数個の保持すべきデータ （D A 1、 D A 2、 · ' ·） を受けるものとす る。 なお、 データ保持用メモリ 7は、 領域 B 1 1、 B 1 2、 …から構成され、 各 領域には、 この保持すべきデータ DA 1、 DA 2、 …が、 それぞれ書込まれる。 なお、 I Cカード 200は、 データ保持用メモリ 7に記憶されているデータを基 に、 データ通信処理を行なう。
データ保護用メモリ 8は、 データ保持用メモリ 7の複数の領域 （領域 B 1 1、 B 1 2、 ··'、 B 1 N、 …のなかの複数個の領域） に記憶されているデータを待避 させるためのメモリである。 図 4においては、 データ保護用メモリ 8は、 領域 C 1〜CMからなり、 各領域 C 1〜CMは、 データ保持用メモリ 7の各領域 B 1 1 等と同等または、 それ以上の容量を有するものとする。
異常判定回路 1は、 実施の形態 1で既に説明したように、 状態判断用フラグ F LGにデータ処理状態を記録して出力する。 状態判断用フラグ F LGは、 異常が 発生した時点の値を保持し、 この値は、 次回のデータ通信処理まで記憶される。
I C力一ド 200は、 この状態判断用 F LGの値に従って、 データ保護用メモ リ 8の待避したデータを用いて、 データ保持用メモリ 7の内容を復旧する。 図 5〜図 9は、 本発明の実施の形態 2における I Cカード 200のデータ保持 および復旧に関する動作を説明するためのフロー図の一例である。 ここでは、 デ ータ保持用メモリ 7は、 1回のデータ通信で分割して 3つのデータ D A 1〜DA 3を受けるものとし、 データ保護用メモリ 8は、 3つの領域からなる （領域 C 1 〜C 3) ものとして説明する。
ここでは、 一例として、 状態判断用フラグ F LGは、 0、 1、 2、 もしくは 3 のいずれかの値をとり、 データ受信が正常 （前回のデータ受信において、 電源異 常が発生せず、 データ保持用メモリ 7が保持すべきデータ D A 1〜D A 3を記憶 した状態） におこなわれた場合には 0に初期化されるものとする。
図 5〜図 9を参照して、 I Cカード 200のデータ保持およびデータ復旧動作 について説明する。
ステップ S 1 0において、 I Cカードが起動する。
ステップ S I 1において、 状態判断用フラグ F LGをチェックする。 そして、 前回のデータ受信が正常 （=0) であったか否かを調べる。
先ず、 状態判断用フラグ F LGが正常状態 （=0) を示している場合について 説明する。 状態判断用フラグ F LGが 0を示している場合には、 ステップ S 1 2 〜ステップ S 20のデータ保護および保持処理を行なう。 なお、 特に図示しない 力 ステップ S 1 2〜ステップ S 20の処理中であっても、 データ保持用メモリ
7への書込が行なわれている期間以外は、 データ保持用メモリ 7のデータの読出 しは可能である。
ステップ S 1 2では、 レジスタ 4に保持すべきデータ DA 1を入力する。 そし て、 データ保持用メモリ 7の領域 B l 1のデータを読出して、 これをデータ保護 用メモリ 8の領域 C 1に待避する （書込む） 。 ステップ S 1 3では、 状態判断用 フラグ F LGを 1 (データ保持用メモリ 7の領域 B 1 1のデータをデータ保護用 メモリ 8の領域 C 1に待避した状態） に設定する。
ステップ S 1 4では、 レジスタ 4に書込まれている保持すべきデータ D A 1を、 データ保持用メモリ 7の領域 B 1 1に書込み、 データ保持用メモリ 7の領域 B 1 2のデータをデータ保護用メモリ 8の領域 C 2に待避する。 ステップ S 1 5では、 状態判断用フラグ F L Gを 2 (データ保持用メモリ 7の領域 B 1 2のデータをデ ータ保護用メモリ 8の領域 C 2に待避した状態） に設定する。
ステップ S 1 6では、 レジスタ 4に保持すべきデータ D A 2 (新たに保持すベ きデータ） を入力する。 ステップ S 1 7では、 レジスタ 4に書込まれているデー タ DA2を、 データ保持用メモリ 7の領域 B 1 2に書込み、 データ保持用メモリ 7の領域 B 1 3のデータをデータ保護用メモリ 8の領域 C 3に待避する。 ステツ プ S 1 8では、 状態判断用フラグ F LGを 3 (データ保持用メモリ 7の領域 B 1 3のデータをデータ保護用メモリ 8の領域 C 3に待避した状態） に設定する。 ステップ S 1 9では、 レジスタ 4に保持すべきデータ D A 3 (新たに保持すベ きデータ） を入力する。 ステップ S 20では、 レジスタ 4に書込まれているデー タ DA3を、 デ一タ保持用メモリ 7の領域 B 1 3に書込む。 ステップ S 2 1では、 状態判断用フラグ F LGを初期化 （=0) する。
続いて、 状態判断用フラグ F LGが 0以外 （= 1、 2、 3) を示している場合 について説明する。 状態判断用フラグ F LGが 0でない場合には、 ステップ S 2 2、 S 23、 もしくは S 24のデータ復旧処理を行なう。 この処理は、 I C力一 ド 200が起動してからデータ保持用メモリ 7へのアクセスが開始されるまでの 間に行なわれる。 状態判断用フラグ F L Gが 1である （データ保護用メモリ 8の C 1には、 デー タ保持用メモリ 7の領域 B 1 1のデータが待避してある） 場合、 ステップ S 2 2 に移る。 ステップ S 2 2では、 データ保護用メモリ 8の領域 C 1に待避してある データをデータ保持用メモリ 7の領域 B l 1に書込む （復旧する） 。
状態判断用フラグ F L Gが 2である （データ保護用メモリ 8の C 1、 C 2のそ れぞれには、 データ保持用メモリ 7の領域 B 1 1、 B 1 2のそれぞれのデータが 待避してある） 場合、 ステップ S 2 3に移る。 ステップ S 2 3では、 データ保護 用メモリ 8の領域 C l、 C 2のそれぞれに待避してあるデータをデータ保持用メ モリ 7の領域 B 1 1、 B 1 2のそれぞれに書込む。
状態判断用フラグ F L Gが 3である （データ保護用メモリ 8の C 1、 C 2、 C 3のそれぞれには、 データ保持用メモリ 7の領域 B 1 1、 B 1 2、 B 1 3のそれ ぞれのデータが待避してある） 場合、 ステップ S 2 4に移る。 ステップ S 2 4で は、 データ保護用メモリ 8の領域 C 1、 C 2、 C 3のそれぞれに待避してあるデ —タをデータ保持用メモリ 7の領域 B 1 1、 B 1 2、 B 1 3のそれぞれに書込む。 ステップ S 2 2〜S 2 4の処理 （復旧） が終了した後は、 ステップ S 2 5にお いて、 状態判断用フラグ F L Gを初期化 （= 0 ) する。 そして、 ステップ S 2 5 で正常状態になった後は、 上記で説明したステップ S 1 2〜S 2 1の処理を行な Ό ο
なお、 データ保護用メモリ 8に書込むデータは、 データ保持用メモリ 7に記憶 されている内容と一対一に対応が取れていればよく、 たとえば、 データ保持用メ モリ 7のデータを反転したものであっても良い。
また、 デ一タ保持用メモリ 7、 およびデータ保護用メモリ 8は、 不揮発性のも の （たとえば、 フラッシュメモリ） であればよい。
さらに、 状態判断用フラグ F I Gは、 不揮発性のメモリで構成するものであつ てもよい。
以上のように、 I Cカード 2 0 0は、 電源異常が原因で、 データの書込みに異 常が発生した場合であっても、 正常なデータを復旧させることができるため、 前 回のデータ受信が正常/異常にかかわらず、 次のデータ通信処理を正常に行なう ことがができる。 以上のように、 本発明によれば、 異常判定回路と、 データ保持用のメモリと、 データ待避用のメモリとを備えることにより、 データ通信中に何らかの原因でデ —タ異常が発生した場合であっても、 データ待避用のメモリに予め待避してあつ たデ一タを用いることで、 データ保持用のメモリ内容を迅速に復旧することがで き、 かつ前回のデータ受信が正常 κ異常にかかわらず次回のデータ通信処理を正 常に行うことができる。
また、 この結果、 I cカードの通信の信頼性が飛躍的に向上することができる。

Claims

請求の範囲
1. 外部から受けたデータに応答してデータ通信を行なう I Cカードであって、 前記外部から受けたデータを書込む第 1の記憶手段 （2、 7) と、
前記第 1の記憶手段 （2、 7) への前記外部から受けたデータの書込み状態を 判定する判定手段 （1) と、
前記第 1の記憶手段 （2、 7) のデータを待避させる第 2の記憶手段 （3、 8) と'を備え、
前記判定手段 （1) が前記データの書込み状態が正常であつたと判定した場合 には、 新たに前記外部から受けたデータを前記第 1の記憶手段 （2、 7) の所定 の領域に書込む前に、 前記所定の領域に既に存在するデータを前記第 2の記憶手 段 （3、 8) に待避し、 前記判定手段 （1) が前記データの書込み状態が異常で あつたと判定した場合には、 新たに前記 I Cカードが起動されてから前記第 1の 記億手段 （2、 7) へのアクセスが開始されるまでの間に、 前記第 2の記憶手段 (3、 8) に待避したデータを用いて、 前記第 1の記憶手段 （2、 7) の所定の 領域のデータを 1回以上復旧する、 I Cカード。
2. 前記第 2の記憶手段 （3) は、 1回の前記データ通信で前記外部から受け るデータを記憶するための容量、 もしくはそれ以上の容量を備える、 請求の範囲 第 1項に記載の I Cカード。
3. 前記第 2の記憶手段 （8) は、 1回の前記データ通信で前記外部から受け るデータを分割して記憶するための容量、 もしくはそれ以上の容量を備える、 請 求の範囲第 1項に記載の I Cカード。
4. 前記第 1の記憶手段 （2、 7) 、 および前記第 2の記憶手段 （3、 8) は、 不揮発性のメモリである、 請求の範囲第 1項に記載の I Cカード。
5. 前記第 1の記憶手段 （2、 7) と、 前記第 2の記憶手段 （3、 8) とは同 一チップ内に配置され、 かつ前記第 1の記憶手段 （2、 7) と、 前記第 2の記憶 手段 （3、 8) とはアドレスにより分離されたことを特徴とする、 請求の範囲第 1項に記載の I Cカード。
6. 前記判定手段 （1) は、 前記データ通信を行なうため供給される電源電位 の変化を検出して、 前記検出した前記電源電位の変化に応答して前記データの書 込み状態を判定する、 請求の範囲第 1項に記載の I Cカード。
PCT/JP1997/004692 1996-12-27 1997-12-18 Carte a circuit integre WO1998029815A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CA002275968A CA2275968A1 (en) 1996-12-27 1997-12-18 Ic card
AU78929/98A AU7892998A (en) 1996-12-27 1997-12-18 IC card
EP97949152A EP0952525A4 (en) 1996-12-27 1997-12-18 IC CARD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35096696A JP3706703B2 (ja) 1996-12-27 1996-12-27 Ｉｃカード
JP8/350966 1996-12-27

Publications (1)

Publication Number Publication Date
WO1998029815A1 true WO1998029815A1 (fr) 1998-07-09

Family

ID=18414133

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/004692 WO1998029815A1 (fr) 1996-12-27 1997-12-18 Carte a circuit integre

Country Status (6)

Country Link
US (1) US20010045468A1 (ja)
EP (1) EP0952525A4 (ja)
JP (1) JP3706703B2 (ja)
AU (1) AU7892998A (ja)
CA (1) CA2275968A1 (ja)
WO (1) WO1998029815A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1165872C (zh) * 2000-03-21 2004-09-08 皇家菲利浦电子有限公司 迅速地并且同时地写入多个数据载体的通信设备以及用于这种通信设备的数据载体
JP2002123806A (ja) * 2000-10-17 2002-04-26 Fujitsu Ltd Ｉｃカード、データ更新制御方法、データ／メッセージ復元制御方法、および制御プログラムを記録した記録媒体
EP1220229B1 (en) * 2000-12-29 2009-03-18 STMicroelectronics S.r.l. An electrically modifiable, non-volatile, semiconductor memory which can keep a datum stored until an operation to modify the datum is completed
WO2005121960A1 (en) 2004-06-07 2005-12-22 Nokia Corporation Operating a storage component
WO2008101316A1 (en) 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US8086785B2 (en) 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices
JP5890251B2 (ja) * 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
JP2014032516A (ja) * 2012-08-02 2014-02-20 Fujitsu Ltd ストレージ装置、制御装置およびデータ保護方法
JP6281302B2 (ja) * 2014-01-31 2018-02-21 大日本印刷株式会社 情報処理装置、ｉｃカード、及びデータ処理方法
CN103919317B (zh) * 2014-04-24 2015-12-30 广东溢达纺织有限公司 基于标签卡的服装生产加工工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63116253A (ja) * 1986-11-04 1988-05-20 Alps Electric Co Ltd バツクアツプされたｒａｍの保護方式
JPH0527820A (ja) * 1991-07-22 1993-02-05 Okuma Mach Works Ltd 数値制御装置
JPH0778231A (ja) * 1993-09-07 1995-03-20 Toshiba Corp メモリカード

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819154A (en) * 1982-12-09 1989-04-04 Sequoia Systems, Inc. Memory back up system with one cache memory and two physically separated main memories
DE4217830C2 (de) * 1992-05-29 1996-01-18 Francotyp Postalia Gmbh Verfahren zum Betreiben einer Datenverarbeitungsanlage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63116253A (ja) * 1986-11-04 1988-05-20 Alps Electric Co Ltd バツクアツプされたｒａｍの保護方式
JPH0527820A (ja) * 1991-07-22 1993-02-05 Okuma Mach Works Ltd 数値制御装置
JPH0778231A (ja) * 1993-09-07 1995-03-20 Toshiba Corp メモリカード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0952525A4 *

Also Published As

Publication number Publication date
EP0952525A1 (en) 1999-10-27
CA2275968A1 (en) 1998-07-09
AU7892998A (en) 1998-07-31
EP0952525A4 (en) 2000-06-28
US20010045468A1 (en) 2001-11-29
JP3706703B2 (ja) 2005-10-19
JPH10187549A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
US7717349B2 (en) Semiconductor device for IC tag, IC tag and control method for IC tag for detecting and executing command from radio wave
US7468668B2 (en) Semiconductor device for IC tag, IC tag, and control method for IC tag for detecting and executing command from radio wave
JP3667920B2 (ja) Ｉｃカード
CN106463179A (zh) 利用存储器控制器处理数据错误事件的方法、装置和系统
WO1998029815A1 (fr) Carte a circuit integre
US7055752B2 (en) IC card
US20130080830A1 (en) Setting data storage for semiconductor devices including memory devices and systems
US8041916B2 (en) Data storage device and method of operating the same
US20070274302A1 (en) Data Storage Device, Memory Managing Method, and Program
JPH10187550A (ja) Ｉｃカード
JP3593818B2 (ja) 非接触ｉｃカード
JP2641996B2 (ja) データ保持方法
JP5716216B2 (ja) 電子機器装置及びメモリのデータ更新方法
JPH1153487A (ja) Ｉｃカードにおける書き込みデータの有効性判定方法
JP2814980B2 (ja) セルバッファ制御方式
JPH02245954A (ja) 半導体記憶装置
JP2988429B2 (ja) バックアップメモリ転写方式
JP2606431B2 (ja) 制御メモリの障害回復方式
JPH04346144A (ja) 記憶装置の記憶内容退避方式
JPS6143739B2 (ja)
JP2000057060A (ja) 記憶装置
JPH04145558A (ja) 電源断回復時の面データ転送方式
JPH0310349A (ja) Ｒａｍデータ破壊検出装置
JPH10187551A (ja) Ｉｃカード
JPH0256623A (ja) 電子計算機のデータエントリ方式

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 78929/98

Country of ref document: AU

Ref document number: 09319931

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2275968

Country of ref document: CA

Ref country code: CA

Ref document number: 2275968

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1997949152

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1997949152

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1997949152

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1997949152

Country of ref document: EP