JP5716216B2 - 電子機器装置及びメモリのデータ更新方法 - Google Patents
電子機器装置及びメモリのデータ更新方法 Download PDFInfo
- Publication number
- JP5716216B2 JP5716216B2 JP2008207205A JP2008207205A JP5716216B2 JP 5716216 B2 JP5716216 B2 JP 5716216B2 JP 2008207205 A JP2008207205 A JP 2008207205A JP 2008207205 A JP2008207205 A JP 2008207205A JP 5716216 B2 JP5716216 B2 JP 5716216B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- command
- electronic device
- work data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
以上説明したように、本実施形態に係るカードリーダ1によれば、CPU10によって、カードリーダ1が待機状態のときに(図4(a)のステップS15:受信なし)、外部ROM11に格納されている作業データ(本実施形態ではプログラムデータ)により、外部RAM12内の作業データを更新することとしているので、正誤判定処理を必要としない。より具体的には、カードリーダ1が上位装置20からコマンドを受信するまでの間(図4(a)のステップS15:受信なし)、CPU20が外部ROM11に格納されている作業データにより、外部RAM12内の作業データを更新し(図4(b)参照)、カードリーダ1が上位装置20からコマンドを受信したとき(図4(a)のステップS15:受信あり)、そのコマンドに従って処理が実行され(図4(a)のステップS16)、コマンド処理が終了すると、再び作業データの更新が行われるので(図4(a)のステップS17:)、正誤判定処理を必要としない。したがって、正誤判定処理を繰り返すことに起因したメモリ消費や処理時間の増加を防ぐことができる。
10 CPU
11 外部ROM
12 外部RAM
13 センサー回路
14 センサー
15 R/W回路
16 ヘッド
17 モータ駆動回路
18 モータ
19 インターフェース回路
20 上位装置
Claims (3)
- 上位装置からコマンドを受信して、当該コマンドに従って処理を実行する電子機器装置であって、
当該電子機器装置の各種動作に必要な作業データが格納される、書換え不可能な第一メモリと、
前記電子機器装置が処理を実行する際に必要な前記作業データがコピーされる、書換え可能な第二メモリと、
前記第一メモリ及び前記第二メモリにアクセス可能な制御部と、を有し、
前記制御部は、前記電子機器装置が前記上位装置からのコマンドに従った処理が終了した待機状態のときに、前記第一メモリと前記第二メモリとの内容の異同によらず、前記第一メモリに格納されている前記作業データにより、前記第二メモリ内の前記作業データを更新する電子機器装置であって、
前記作業データは、所定のデータ数に分割されたブロックデータであって、各ブロックデータを更新している最中に上位装置からコマンドを受信したとき、現在更新中のブロックデータが前記第二メモリにコピーされた後、当該コマンドが実行されることを特徴とする電子機器装置。 - 前記電子機器装置は、上位装置に電気的に接続されたカードリーダであって、
前記制御部は、前記電子機器装置が待機状態のときに、前記第一メモリに格納されている前記作業データにより、前記第二メモリ内の前記作業データを更新し続けることを特徴とする請求項1記載の電子機器装置。 - 各種動作に必要な作業データが所定の単位に分割されたブロックデータとして格納される書換え不可能な第一メモリと、各種処理を実行する際に必要な当該作業データをコピーする書換え可能な第二メモリと、当該第一メモリ及び当該第二メモリにアクセス可能な制御部と、を有し、上位装置からコマンドを受信して、当該コマンドに従って処理を実行する電子機器装置で実行されるメモリのデータ更新方法において、
前記電子機器装置が前記上位装置からの前記コマンドに従った処理が終了して前記コマンドを受信するまでの間、前記第一メモリと前記第二メモリとの内容の異同によらず、前記制御部が、前記第一メモリに格納されている前記作業データにより、前記第二メモリ内の前記作業データを更新するデータ更新ステップと、
各ブロックデータを更新している最中に前記電子機器装置が前記上位装置から前記コマンドを受信したとき、現在更新中のブロックデータが前記第二メモリにコピーされた後、前記コマンドに従って処理が実行されるコマンド処理ステップと、を含むとともに、
前記コマンド処理ステップが終了した後、再び前記データ更新ステップが実行されることを特徴とするメモリのデータ更新方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207205A JP5716216B2 (ja) | 2008-08-11 | 2008-08-11 | 電子機器装置及びメモリのデータ更新方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207205A JP5716216B2 (ja) | 2008-08-11 | 2008-08-11 | 電子機器装置及びメモリのデータ更新方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010044514A JP2010044514A (ja) | 2010-02-25 |
JP5716216B2 true JP5716216B2 (ja) | 2015-05-13 |
Family
ID=42015864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008207205A Expired - Fee Related JP5716216B2 (ja) | 2008-08-11 | 2008-08-11 | 電子機器装置及びメモリのデータ更新方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5716216B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03194633A (ja) * | 1989-12-25 | 1991-08-26 | Nec Corp | 制御記憶の再書き込み方式 |
JP4499982B2 (ja) * | 2002-09-11 | 2010-07-14 | 株式会社日立製作所 | メモリシステム |
JP4998681B2 (ja) * | 2006-07-10 | 2012-08-15 | 富士ゼロックス株式会社 | 情報処理装置、情報処理装置の動作方法およびプログラム |
-
2008
- 2008-08-11 JP JP2008207205A patent/JP5716216B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010044514A (ja) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4722839B2 (ja) | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 | |
US8397042B2 (en) | Secure memory interface | |
US7987398B2 (en) | Reconfigurable device | |
KR102571747B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US20030005277A1 (en) | Automatic replacement of corrupted BIOS image | |
JP2006107710A (ja) | 停電によるプログラムエラーの有無を検出することができる集積回路メモリ装置及び方法 | |
WO2008027759A1 (en) | Allowable bit errors per sector in memory devices | |
CN114237122A (zh) | 一种对sram型fpga进行配置、回读和刷新的电路和操作方法 | |
KR20170035983A (ko) | 고체 상태 드라이브의 전송 버퍼 사용률을 향상시키기 위해 nand 페이지 버퍼들을 사용하는 방법 및 시스템 | |
US7308601B2 (en) | Program, method and apparatus for disk array control | |
JP2007265056A (ja) | プログラマブルロジックデバイスのコンフィギュレーション装置 | |
US11010245B2 (en) | Memory storage apparatus with dynamic data repair mechanism and method of dynamic data repair thereof | |
US7257030B2 (en) | Operating a storage component | |
JP5716216B2 (ja) | 電子機器装置及びメモリのデータ更新方法 | |
JP4950214B2 (ja) | データ記憶装置における停電を検出する方法、およびデータ記憶装置を復旧する方法 | |
JP2010536112A (ja) | 中断された書込みの回復のためのデータ記憶方法、機器およびシステム | |
US7389445B2 (en) | Circuit for detecting abnormal operation of memory and integrated circuit and method for detecting abnormal operation | |
JPH09212429A (ja) | 不揮発性半導体ディスク装置 | |
TWI567544B (zh) | 於控制邏輯錯誤時重新配置存儲控制器的方法以及使用該方法的裝置 | |
JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
KR102411938B1 (ko) | 위성 시스템에서 메모리를 관리하기 위한 장치 및 방법 | |
CN112151104B (zh) | 存储器存放装置及其动态数据修复的方法 | |
KR830002883B1 (ko) | 마이크로 프로그램 제어장치 | |
KR100307517B1 (ko) | 플래시메모리의디펙트셀검출방법 | |
JP2023104466A (ja) | 車載電子制御装置、及びメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140401 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140502 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5716216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |