WO1998024121A1 - Halbleiterchip und wafer mit schutzschicht, insbesondere aus keramik - Google Patents
Halbleiterchip und wafer mit schutzschicht, insbesondere aus keramik Download PDFInfo
- Publication number
- WO1998024121A1 WO1998024121A1 PCT/DE1997/002562 DE9702562W WO9824121A1 WO 1998024121 A1 WO1998024121 A1 WO 1998024121A1 DE 9702562 W DE9702562 W DE 9702562W WO 9824121 A1 WO9824121 A1 WO 9824121A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- protective layer
- semiconductor chip
- wafer
- ceramic
- intermediate layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Definitions
- the protective layer is applied to at least one of the surfaces of the semiconductor chip or wafer. This is expediently the surface that the circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Coating By Spraying Or Casting (AREA)
Abstract
Die Erfindung betrifft Halbleiterchips und Wafer, welche auf wenigstens einer ihrer Oberflächen eine in einem Flamm- oder Plasma-Spritzverfahren aufgetragene Schutzschicht aufweisen. Die Schutzschicht besteht vorzugsweise aus Keramik. Zwischen Schutzschicht und Chip- oder Waferoberfläche kann eine Zwischenschicht aus einem elektrisch nichtleitenden und feuchtigkeitsbeständigen Material angeordnet sein. Die Zwischenschicht dient als Haftvermittlungsschicht und verbessert den Schutz der Chip- oder Waferoberfläche. Die Schutzschicht schützt Chip- oder Waferoberfläche gegen chemische und mechanische Beschädigung und erschwert die unlautere Detektion des Schaltungssystems von Halbleiterchips.
Description
Beschreibung
Halbleiterchip und Wafer mit Schutzschicht, insbesondere aus Keramik
Die Erfindung betrifft Halbleiterchips und Wafer mit einer in einem Flamm- oder Plasmaspritzverfahren aufgebrachten Schutzschicht .
Derartige Schutzschichten dienen dazu, den Halbleiterchip vor Beschädigung oder Zerstörung durch aggressive Chemikalien wie beispielsweise rauchenden Ammoniak oder ähnliches zu schützen, welche bei der Chipherstellung und -montage eingesetzt werden. Außerdem reduziert die Schutzschicht die optische Sichtbarkeit der aktiven SchaltungsStrukturen auf dem Chip und erschwert das mechanische Abtragen der Chipoberfläche zum Zweck der unlauteren Detektion des SchaltungsSystems .
Als Schutzschicht sind grundsätzlich chemisch möglichst inerte und vor allem feuchtigkeitsbeständige Materialien geeignet. Keramische Materialien können hier beispielhaft genannt werden. In der Praxis bereitet das Aufbringen derartiger keramischer Schutzschichten jedoch erhebliche Probleme. Üblicherweise werden diese Schichten dadurch erzeugt, daß die Keramik während der Modulmontage (Befestigung des Halbleiterchips auf Anschlußrahmen oder Träger, Kontaktierung des Halbleiterchips durch Drahtbonden usw.) durch Dispensen auf die Oberfläche des bereits montierten Halbleiterchips aufgebracht und anschließend ausgehärtet wird. Zum Aushärten ist jedoch eine Temperatur von mindestens 250° C und ein Zeitraum von mehreren Stunden erforderlich. In der Regel wird eine Temperatur von ca. 400° C benötigt. Hieraus ergeben sich erhebliche praktische Schwierigkeiten.
Zum einen ist es im Interesse einer schnellen und wirtschaftlichen Modulmontage erforderlich, daß die Keramik möglichst schnell formstabil aushärtet. Ein Zeitraum von deutlich unter einer Minute ist hier wünschenswert. Anderenfalls ist eine automatisierte "inline" -Montage, möglichst über ein sogenanntes "hot plate curing" -Verfahren, nicht durchführbar. Wenn diese Vorgaben eingehalten werden sollen, führt dies jedoch dazu, daß die schnellhärtende Keramik die Zufuhrkanäle, Düsen und andere Teile der Dispense-Ausrüstung verstopft, da die Keramik bereits hier auszuhärten beginnt. Ständige Wartung der Dispense-Vorrichtung ist daher notwendig, wodurch sich die Modulmontage erheblich verlangsamt und verteuert, so daß sie letztendlich wirtschaftlich nicht mehr durchführbar ist .
Auch die Aufbereitung der Keramik und insbesondere die Einstellung und Beibehaltung einer für den Dispense-Vorgang geeigneten Viskosität bereiten bei einer Anwendung dieses Verfahrens bei der automatisierten Modulmontage große Schwierig- keiten.
Die beim Aushärten der Keramik erforderliche hohe Temperatur, die über einen längeren Zeitraum beibehalten werden muß, führt zudem zu einer im allgemeinen irreversiblen Zerstörung der im Halbleitermodul enthaltenen Kunststoffteile. Hier sind vor allem Kunststoffträger, welche üblicherweise aus Epoxidharz bestehen, und Laminierklebstoffe anzusprechen. Auch die Chipoberfläche selbst, hier insbesondere die Chip- passivier ng, und die Leiterbahnen aus Aluminium werden durch die zur Aushärtung der Keramik benötigte hohe Temperatur geschädigt .
Aus den oben genannten Gründen stellte die Aufbringung stabiler Schutzschichten und insbesondere von Schutzschichten aus Keramik ein großes Problem dar.
A u f g a e der Erfindung ist es, Halbleiterchips und Wafer zu schaffen, welche auf wenigstens einer ihrer Oberflächen eine Schutzschicht aufweisen, die auf eine einfache und kostengünstige Weise aufgebracht werden kann. Die Schutz- schicht soll sich vorzugsweise dazu eignen, in einem automatisierten Verfahren und insbesondere während der inline- Modulmontage aufgebracht zu werden.
Die Lösung der Aufgabe gelingt mit den Halbleiterchips gemäß Anspruch 1 und den Wafern gemäß Anspruch 11. Weitere Ausführungsformen ergeben sich aus den Unteransprüchen.
Die erfindungsgemäßen Halbleiterchips und Wafer zeichnen sich dadurch aus, daß die Schutzschicht auf wenigstens einer ihrer Oberflächen mit Hilfe eines Flamm-Spritzverfahrens oder eines Plasma-Spritzverfahrens aufgebracht ist.
Das Aufbringen der Schutzschicht erfolgt zweckmäßig mit einer Spritzpistole oder einer anderen zur Anwendung in den genannten Spritzverfahren geeigneten Vorrichtung. Das Spritzgut wird üblicherweise in Pulverform zugeführt. Die Zufuhr in anderer Form, beispielsweise in Drahtform, ist jedoch grundsätzlich ebenfalls möglich. Das Spritzgut wird im allgemeinen mit Hilfe von Prozeßgasen in eine gekühlte Düse eingebracht. Durch Zufuhr elektrischer Energie oder Verbrennung von Brenn- gasen, wie z.B. Sauerstoff oder Acetylen, wird das Spritzgut zum Schmelzen gebracht und beschleunigt, so daß es mit hoher kinetischer Energie auf die Chip- oder Waferoberfläche auf- trifft. Die Geschwindigkeit der auftreffenden Partikeln kann beispielsweise etwa 800 m/s betragen. Die Partikeln treffen im allgemeinen in zähflüssigem Zustand auf die Oberfläche auf und bilden hier eine porenarme bis porenfreie und festhaften- de Schicht .
Plasma- und Flamm-Spritzverfahren eignen sich zum Aufbringen einer Vielzahl unterschiedlicher Schutzschichten, beispielsweise aus Metall oder Keramik. Hochgeschwindigkeits-Spritz- oder Lichtbogen-Spritzverfahren sind grundsätzlich weniger
geeignet, da sie zur Beschädigung oder Zerstörung des Halb- leiterchips führen können.
Das in den Spritzverfahren eingesetzte Spritzgut kann einer- seits aus demselben Material bestehen, das die Schutzschicht bilden soll, oder aus einer oder mehreren Vorstufen dieses Materials .
Im Falle von Oxidkeramiken können als Spritzgut beispielsweise Metalle eingesetzt werden, die im Spritzverfahren mit Sau- erstoff, welcher im Prozeßgas enthalten ist, zum Metalloxid reagieren. Bei Aluminiumoxid-Keramiken wird allerdings zweckmäßiger Aluminiumtrioxid anstelle von Aluminium als Spritzgut eingesetzt, da sich in letzterem Fall nicht erwünschte Nebenprodukte bilden können. Dagegen kann z.B. Siliciumdioxid- Keramik mit Silicium als Spritzgut hergestellt werden, welches während des Spritzverfahrens mit Sauerstoff aus dem Prozeßgas zu Siliciumdioxid reagiert.
Alternativ kann anstelle des Metalls eine geeignete Metall- Verbindung als Spritzgut eingesetzt werden.
Bei der Herstellung von Keramikschutzschichten kann grundsätzlich jedes keramische Material oder jede Mischung keramischer Materialien verwendet werden. Beispiele geeigneter Materialien sind A1203, Al203/Ti02, Cr203, Chromcarbid, Wolfram- carbid oder Mischung mehrerer dieser Materialien.
Geeignete Schichtdicken der Schutzschicht liegen zwischen 20 und 50 μm. Eine gezielte Steuerung der Schichtdicke und eine gleichmäßige Auftragung sind durch die vorliegende Erfindung auf einfache Weise gewährleistet.
Ein besonderer Vorteil der erfindungsgemäßen Halbleiterchips und Wafer besteht darin, daß die Schutzschicht bei einer vergleichsweise niedrigen Temperatur auf die Oberfläche von Halbleiterchip oder Wafer aufgebracht werden kann. Zweckmäßig kann die Chip- oder Waferoberfläche während des Spritzvorgangs gekühlt werden. Hierzu eignet sich beispielsweise das
Aufblasen von Druckluft . Die Oberflächentemperatur kann so auf etwa 70° C heruntergekühlt werden. Eine Beschädigung der Chip- oder Waferoberfläche, der auf dieser befindlichen Leiterbahnstruktur und gegebenenfalls auf der Oberfläche befind- licher Passivierungsschichten kann somit vermieden werden. Im Halbleitermodul befindliche Kunststoffteile, wie Träger aus Epoxid oder Klebemittelauf ragungen, werden gleichfalls nicht beeinträchtigt. Auch mechanische Verspannungen und Änderungen der elektrischen Funktionswerte, die durch überhöhte Tempera- turen hervorgerufen werden können, treten bei der Herstellung der erfindungsgemäßen Schutzschicht nicht auf .
Die Schutzschicht wird erfindungsgemäß auf wenigstens eine der Oberflächen des Halbleiterchips oder Wafers aufgetragen. Zweckmäßig ist dies die Oberfläche, welche die Schaltungs-
Struktur trägt, die auf diese Weise vor chemischer und mechanischer Beschädigung geschützt wird. Die Schutzschicht bildet außerdem einen Sichtschutz gegen unlautere Detektion des SchaltungsSystems des Halbleiterchips .
Zur Verbesserung des Schutzes kann zwischen Chip- oder Waferoberfläche und Schutzschicht eine Zwischenschicht angeordnet sein. Die Zwischenschicht besteht zweckmäßig aus einem elektrisch nichtleitenden und feuchtigkeitsbeständigen Material, das besonders bevorzugt chemisch möglichst inert ist. Als Materialien für die Zwischenschicht sind solche geeignet, die auf dem Gebiet der Halbleitertechnik üblicherweise als sogenannte Softpassivierung und/oder Hartpassivierung eingesetzt werden. Beispielsweise können hier Siliciumnitrid und Polyi- mid genannt werden.
Die Zwischenschicht dient ebenfalls der Verbesserung der Haftung der Schutzschicht. Besteht die Schutzschicht aus einem metallischen Material, dient die Zwischenschicht außerdem der elektrischen Isolierung. Zweckmäßig weist sie eine Dicke von l bis 3 μm auf .
Die Schutzschicht und gegebenenfalls die Zwischenschicht kann vor oder während der Modulmontage auf die Chipoberfläche (n) aufgebracht sein. Es ist beispielsweise möglich, Zwischen- und Schutzschicht bereits vor dem Anbringen des Halbleiter- chips auf einem Anschlußrahmen oder Träger und vor der Kon- taktierung des Chips durch Drahtbonden oder ähnliches aufzutragen. In diesem Fall bleiben die Kontaktierungsstellen auf der Chipoberfläche zweckmäßig frei. Dies kann z.B. durch Anbringen einer geeigneten Maske auf der Chipoberfläche gesche- hen, die die Kontaktstellen während des Plasma- oder Flamm- Spritzverfahrens abdeckt.
Alternativ kann die Schutzschicht, gegebenenfalls nach Auftragung der Zwischenschicht, erst aufgebracht werden, wenn der Chip bereits befestigt und kontaktiert ist. Falls gewünscht, kann der Halbleitermodul mit der erfindungsgemäßen Schutzschicht zusätzlich auf bekannte Weise abgedeckt werden, z.B. durch Spritzpreß- oder Spritzgußmassen, UV-Globetops, thermisch aushärtende Kunststoffe oder ähnliches.
Alle beschriebenen Varianten lassen sich problemlos in die bekannten automatisierten Modulmontageverfahren integrieren und eignen sich für die massentechnische Herstellung. Dies gilt auch für die folgende Variante, bei der Schutzschicht und gegebenenfalls Zwischenschicht noch vor Vereinzelung der Halbleiterchips auf wenigstens eine Oberfläche eines Wafers aufgebracht werden.
Das Aufbringen von Zwischen- und Schutzschicht erfolgt hier zweckmäßig so, daß Kontaktierungspads und Ritzrahmen - d.h. diejenigen Bereiche des Wafers, in denen die Trennung der einzelnen Halbleiterchips erfolgt - nicht beschichtet werden. Die erforderlichen Aussparungen von der Beschichtung können, wie schon im Fall der Aufbringung auf den einzelnen Halblei- terchip, durch Anbringen einer geeigneten Maske auf der Waferoberfläche erreicht werden.
Teilung des Wafers in einzelne Chips, Vereinzelung und Weiterverarbeitung der Chips können nach Aufbringen der Schutzschicht und gegebenenfalls der Zwischenschicht auf an sich bekannte Weise erfolgen. Zur Erleichterung dieser Verfahrens- schritte kann es jedoch vorteilhaft sein, auf der Waferoberfläche bzw. den Oberflächen der vereinzelten Chips zusätzliche Kontrastbereiche für das Chipidentsystem vorzusehen. Insbesondere das Diebonden (Befestigung des Chips auf Träger oder Anschlußrahmen) und Drahtbonden (Kontaktierung des Halb- leiterchips) lassen sich dann einfacher durchführen, und die üblicherweise bei der Modulmontage eingesetzten Fertigungs- schritte können praktisch unverändert beibehalten werden.
Die erfindungsgemäßen Halbleiterchips und Wafer weisen also eine Schutzschicht auf, die auf einfache und effektive Weise unter Verwendung herkömmlicher Verfahrensschritte aufgebracht werden kann, ohne daß es dabei zu Beschädigungen des Halbleiterchips oder anderer Komponenten im Halbleitermodul kommt .
Claims
1. Halbleiterchip, d a d u r c h g e k e n n z e i c h n e t , daß er auf wenigstens einer seiner Oberflächen eine in einem Flamm- oder Plasma-Spritzverfahren aufgetragene Schutzschicht aufweist .
2. Halbleiterchip gemäß Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Schutzschicht aus Metall oder Keramik besteht.
3. Halbleiterchip gemäß Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Schutzschicht aus Aluminiumoxid-Titanoxid-, Aluminiumoxid-, Chromoxid-, Chromcarbid- oder Wolframcarbid-Keramik oder Mischungen derselben besteht.
4. Halbleiterchip gemäß einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß die Schutzschicht eine Dicke zwischen 20 und 50 μm besitzt .
5. Halbleiterchip gemäß einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die Schutzschicht auf derjenigen Chipoberfläche angeordnet ist, welche die Schaltungsstruktur trägt.
6. Halbleiterchip gemäß einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß zwischen Schutzschicht und Chipoberfläche wenigstens eine
Zwischenschicht angeordnet ist.
7. Halbleiterchip gemäß Anspruch 6 , d a d u r c h g e k e n n z e i c h n e t daß die wenigstens eine Zwischenschicht aus einem elektrisch nichtleitenden und feuchtigkeitsbeständigen Material und insbesondere aus Siliciumnitrid oder Polyimid besteht.
8. Halbleiterchip gemäß Anspruch 6 oder 7, d a d u r c h g e k e n n z e i c h n e t , daß die Zwischenschicht eine Dicke von 1 bis 3 μm aufweist.
9. Halbleiterchip gemäß einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß die Schutzschicht vor dem Kontaktieren des Halbleiterchips unter Aussparung der Kontaktierungsstellen aufgebracht ist .
10. Halbleiterchip gemäß einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß die Schutzschicht nach dem Kontaktieren des Halbleiterchips aufgebracht ist .
11. Wafer zur Herstellung von Halbleiterchips gemäß einem der
Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß er auf wenigstens einer seiner Oberflächen eine in einem Flamm- oder Plasma-Spritzverfahren aufgetragene Schutzschicht aufweist.
12. Wafer gemäß Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , daß er eine Schutzschicht gemäß einem der Ansprüche 2 bis 4 aufweist.
13. Wafer gemäß Anspruch 11 oder 12, d a d u r c h g e k e n n z e i c h n e t , daß die Schutzschicht auf derjenigen Oberfläche angeordnet ist, welche die SchaltungsStrukturen trägt.
14. Wafer gemäß einem der Ansprüche 11 bis 13, d a d u r c h g e k e n n z e i c h n e t , daß zwischen Schutzschicht und Waferoberfläche wenigstens eine Zwischenschicht und insbesondere wenigstens eine Zwischenschicht gemäß einem der Ansprüche 7 bis 8 angeordnet ist.
15. Wafer gemäß einem der Ansprüche 11 bis 14, d a d u r c h g e k e n n z e i c h n e t , daß im Bereich der Kontaktierungsflachen und der Ritzrahmen Schutz- und Zwischenschicht ausgespart sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996149652 DE19649652C2 (de) | 1996-11-29 | 1996-11-29 | Verfahren zum Herstellen wenigstens einer Schutzschicht auf einem Halbleiterchip oder Wafer |
DE19649652.7 | 1996-11-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO1998024121A1 true WO1998024121A1 (de) | 1998-06-04 |
Family
ID=7813217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/DE1997/002562 WO1998024121A1 (de) | 1996-11-29 | 1997-11-05 | Halbleiterchip und wafer mit schutzschicht, insbesondere aus keramik |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE19649652C2 (de) |
WO (1) | WO1998024121A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19738549C1 (de) * | 1997-09-03 | 1998-12-10 | Siemens Ag | Verpackte integrierte Schaltung |
WO1999012200A1 (de) * | 1997-09-03 | 1999-03-11 | Siemens Aktiengesellschaft | Verfahren zum herstellen eines halbleiterchips oder wafers mit schutzschicht |
CN113675153A (zh) * | 2021-08-24 | 2021-11-19 | 中国电子科技集团公司第五十八研究所 | 一种芯片防反向封装结构及封装方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6472532A (en) * | 1987-09-14 | 1989-03-17 | New Japan Radio Co Ltd | Manufacture of semiconductor device |
JPH01309351A (ja) * | 1988-06-08 | 1989-12-13 | Hitachi Ltd | 半導体チツプ |
EP0535996A1 (de) * | 1991-10-04 | 1993-04-07 | Texas Instruments Incorporated | Keramisch bedeckte Plastikpackung |
EP0740340A2 (de) * | 1995-04-07 | 1996-10-30 | Shinko Electric Industries Co. Ltd. | Struktur und Verfahren zur Montage eines Halbleiterchips |
EP0771023A2 (de) * | 1995-10-27 | 1997-05-02 | Honeywell Inc. | Verfahren zum Aufbringen einer Schutzschicht auf einer integrierten Halbleiteranordnung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5445894A (en) * | 1991-04-22 | 1995-08-29 | Dow Corning Corporation | Ceramic coatings |
DE4330975C2 (de) * | 1993-09-13 | 2001-10-25 | Bosch Gmbh Robert | Verfahren zum Aufbringen eines Leistungsbauelements auf einer Leiterplatte |
-
1996
- 1996-11-29 DE DE1996149652 patent/DE19649652C2/de not_active Expired - Fee Related
-
1997
- 1997-11-05 WO PCT/DE1997/002562 patent/WO1998024121A1/de active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6472532A (en) * | 1987-09-14 | 1989-03-17 | New Japan Radio Co Ltd | Manufacture of semiconductor device |
JPH01309351A (ja) * | 1988-06-08 | 1989-12-13 | Hitachi Ltd | 半導体チツプ |
EP0535996A1 (de) * | 1991-10-04 | 1993-04-07 | Texas Instruments Incorporated | Keramisch bedeckte Plastikpackung |
EP0740340A2 (de) * | 1995-04-07 | 1996-10-30 | Shinko Electric Industries Co. Ltd. | Struktur und Verfahren zur Montage eines Halbleiterchips |
EP0771023A2 (de) * | 1995-10-27 | 1997-05-02 | Honeywell Inc. | Verfahren zum Aufbringen einer Schutzschicht auf einer integrierten Halbleiteranordnung |
Non-Patent Citations (2)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 013, no. 292 (E - 782) 6 July 1989 (1989-07-06) * |
PATENT ABSTRACTS OF JAPAN vol. 014, no. 108 (E - 0896) 27 February 1990 (1990-02-27) * |
Also Published As
Publication number | Publication date |
---|---|
DE19649652A1 (de) | 1998-06-04 |
DE19649652C2 (de) | 2000-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2726667A1 (de) | Oberflaechenpassiviertes halbleiterbauelement und verfahren zum herstellen desselben | |
DE19936790A1 (de) | Verfahren und Vorrichtung zum Herstellen einer abziehbaren Schutzschicht für Oberflächen, insbesondere für lackierte Oberflächen von Kraftfahrzeugkarosserien | |
DE60313042T2 (de) | Element für eine plasmaätzeinrichtung und verfahren zu dessen herstellung | |
DE102008051921A1 (de) | Mehrschichtsystem mit Kontaktelementen und Verfahren zum Erstellen eines Kontaktelements für ein Mehrschichtsystem | |
WO2001018886A2 (de) | Organische lichtemittierende diode und herstellungsverfahren | |
EP2576863B1 (de) | Verfahren zum herstellen einer schicht mittels kaltgasspritzen und verwendung einer solchen schicht | |
DE3224305A1 (de) | Verfahren zur herstellung einer spannungsunempfindlichen keramischen thermischen sperrschicht auf einem metallsubstrat | |
EP1204619B1 (de) | Keramischer werkstoff, verfahren, verwendung und schicht | |
EP2739767B1 (de) | Herstellung einer REIBWERTERHÖHENDEn BESCHICHTUNG MITTELS ATMOSPHÄRENDRUCKPLASMA-BESCHICHTUNG | |
WO1998024121A1 (de) | Halbleiterchip und wafer mit schutzschicht, insbesondere aus keramik | |
EP3211974B1 (de) | Verfahren zur herstellung einer schichtstruktur an einem oberflächenbereich eines bauelements und verwendung einer vorrichtung zum durchführung dieses verfahrens | |
DE3346239C2 (de) | ||
WO1999012200A1 (de) | Verfahren zum herstellen eines halbleiterchips oder wafers mit schutzschicht | |
EP2025209B1 (de) | Verfahren zur herstellung eines schaltungsträgers | |
EP1487759A1 (de) | Verfahren zum herstellen eines metal-keramik-subtrats, vorzugsweise eines kupfer-keramik-substrats | |
EP2025210B1 (de) | Schaltungsträger | |
DE1813349A1 (de) | Verfahren zum Beschichten durch Flammspritzen | |
DE893332C (de) | Koerniges Kontaktmaterial, insbesondere zum Schnellreifen von alkoholhaltigen Fluessigkeiten | |
EP0990711A1 (de) | Bearbeitung von mittels thermischen Spritzens zu beschichtender Oberflächen | |
DE2436600A1 (de) | Verfahren zur erzielung einer oberflaechenstabilisierenden schutzschicht bei halbleiterbauelementen | |
DE4026132A1 (de) | Verfahren zum thermischen abtragen | |
DE102018215389A1 (de) | Verfahren für ein Beschichten eines Bauteils und beschichtetes Bauteil | |
EP2471627B1 (de) | Verfahren zur Herstellung von mechanischen Werkstücken aus einer Platte aus monokristallinem Silizium | |
DE2031071C3 (de) | Verfahren zum Herstellen von Dioden | |
WO2019096476A1 (de) | Verfahren zum beschichten von bauteilen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): BR CN JP KR MX RU UA US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
NENP | Non-entry into the national phase |
Ref country code: JP Ref document number: 1998524122 Format of ref document f/p: F |
|
122 | Ep: pct application non-entry in european phase |