DE19649652A1 - Halbleiterchip und Wafer mit Schutzschicht, insbesondere aus Keramik - Google Patents

Halbleiterchip und Wafer mit Schutzschicht, insbesondere aus Keramik

Info

Publication number
DE19649652A1
DE19649652A1 DE1996149652 DE19649652A DE19649652A1 DE 19649652 A1 DE19649652 A1 DE 19649652A1 DE 1996149652 DE1996149652 DE 1996149652 DE 19649652 A DE19649652 A DE 19649652A DE 19649652 A1 DE19649652 A1 DE 19649652A1
Authority
DE
Germany
Prior art keywords
protective layer
semiconductor chip
wafer
intermediate layer
chip according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1996149652
Other languages
English (en)
Other versions
DE19649652C2 (de
Inventor
Achim Neu
Peter Stampka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996149652 priority Critical patent/DE19649652C2/de
Priority to PCT/DE1997/002562 priority patent/WO1998024121A1/de
Publication of DE19649652A1 publication Critical patent/DE19649652A1/de
Application granted granted Critical
Publication of DE19649652C2 publication Critical patent/DE19649652C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/573Protection from inspection, reverse engineering or tampering using passive means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Coating By Spraying Or Casting (AREA)

Description

Die Erfindung betrifft Halbleiterchips und Wafer mit einer in einem Flamm- oder Plasmaspritzverfahren aufgebrachten Schutz­ schicht.
Derartige Schutzschichten dienen dazu, den Halbleiterchip vor Beschädigung oder Zerstörung durch aggressive Chemikalien wie beispielsweise rauchenden Ammoniak oder ähnliches zu schüt­ zen, welche bei der Chipherstellung und -montage eingesetzt werden. Außerdem reduziert die Schutzschicht die optische Sichtbarkeit der aktiven Schaltungsstrukturen auf dem Chip und erschwert das mechanische Abtragen der Chipoberfläche zum Zweck der unlauteren Detektion des Schaltungssystems.
Als Schutzschicht sind grundsätzlich chemisch möglichst iner­ te und vor allem feuchtigkeitsbeständige Materialien geeig­ net. Keramische Materialien können hier beispielhaft genannt werden.
In der Praxis bereitet das Aufbringen derartiger keramischer Schutzschichten jedoch erhebliche Probleme. Üblicherweise werden diese Schichten dadurch erzeugt, daß die Keramik wäh­ rend der Modulmontage (Befestigung des Halbleiterchips auf Anschlußrahmen oder Träger, Kontaktierung des Halbleiterchips durch Drahtbonden usw.) durch Dispensen auf die Oberfläche des bereits montierten Halbleiterchips aufgebracht und an­ schließend ausgehärtet wird. Zum Aushärten ist jedoch eine Temperatur von mindestens 250°C und ein Zeitraum von mehre­ ren Stunden erforderlich. In der Regel wird eine Temperatur von ca. 400°C benötigt. Hieraus ergeben sich erhebliche praktische Schwierigkeiten.
Zum einen ist es im Interesse einer schnellen und wirtschaft­ lichen Modulmontage erforderlich, daß die Keramik möglichst schnell formstabil aushärtet. Ein Zeitraum von deutlich unter einer Minute ist hier wünschenswert. Anderenfalls ist eine automatisierte "inline"-Montage, möglichst über ein sogenann­ tes "hot plate curing"-Verfahren, nicht durchführbar. Wenn diese Vorgaben eingehalten werden sollen, führt dies je­ doch dazu, daß die schnellhärtende Keramik die Zufuhrkanäle, Düsen und andere Teile der Dispense-Ausrüstung verstopft, da die Keramik bereits hier auszuhärten beginnt. Ständige War­ tung der Dispense-Vorrichtung ist daher notwendig, wodurch sich die Modulmontage erheblich verlangsamt und verteuert, so daß sie letztendlich wirtschaftlich nicht mehr durchführbar ist.
Auch die Aufbereitung der Keramik und insbesondere die Ein­ stellung und Beibehaltung einer für den Dispense-Vorgang ge­ eigneten Viskosität bereiten bei einer Anwendung dieses Ver­ fahrens bei der automatisierten Modulmontage große Schwierig­ keiten.
Die beim Aushärten der Keramik erforderliche hohe Temperatur, die über einen längeren Zeitraum beibehalten werden muß, führt zudem zu einer im allgemeinen irreversiblen Zerstörung der im Halbleitermodul enthaltenen Kunststoffteile. Hier sind vor allem Kunststoffträger, welche üblicherweise aus Epoxid­ harz bestehen, und Laminierklebstoffe anzusprechen. Auch die Chipoberfläche selbst, hier insbesondere die Chip­ passivierung, und die Leiterbahnen aus Aluminium werden durch die zur Aushärtung der Keramik benötigte hohe Temperatur ge­ schädigt.
Aus den oben genannten Gründen stellte die Aufbringung stabi­ ler Schutzschichten und insbesondere von Schutzschichten aus Keramik ein großes Problem dar.
Aufgabe der Erfindung ist es, Halbleiterchips und Wa­ fer zu schaffen, welche auf wenigstens einer ihrer Oberflä­ chen eine Schutzschicht aufweisen, die auf eine einfache und kostengünstige Weise aufgebracht werden kann. Die Schutz­ schicht soll sich vorzugsweise dazu eignen, in einem automa­ tisierten Verfahren und insbesondere während der inline-Modulmontage aufgebracht zu werden.
Die Lösung der Aufgabe gelingt mit den Halbleiterchips gemäß Anspruch 1 und den Wafern gemäß Anspruch 11. Weitere Ausfüh­ rungsformen ergeben sich aus den Unteransprüchen.
Die erfindungsgemäßen Halbleiterchips und Wafer zeichnen sich dadurch aus, daß die Schutzschicht auf wenigstens einer ihrer Oberflächen mit Hilfe eines Flamm-Spritzverfahrens oder eines Plasma-Spritzverfahrens aufgebracht ist.
Das Aufbringen der Schutzschicht erfolgt zweckmäßig mit einer Spritzpistole oder einer anderen zur Anwendung in den genann­ ten Spritzverfahren geeigneten Vorrichtung. Das Spritzgut wird üblicherweise in Pulverform zugeführt. Die Zufuhr in an­ derer Form, beispielsweise in Drahtform, ist jedoch grund­ sätzlich ebenfalls möglich. Das Spritzgut wird im allgemeinen mit Hilfe von Prozeßgasen in eine gekühlte Düse eingebracht. Durch Zufuhr elektrischer Energie oder Verbrennung von Brenn­ gasen, wie z. B. Sauerstoff oder Acetylen, wird das Spritzgut zum Schmelzen gebracht und beschleunigt, so daß es mit hoher kinetischer Energie auf die Chip- oder Waferoberfläche auf­ trifft. Die Geschwindigkeit der auf treffenden Partikeln kann beispielsweise etwa 800 m/s betragen. Die Partikeln treffen im allgemeinen in zähflüssigem Zustand auf die Oberfläche auf und bilden hier eine porenarme bis porenfreie und festhaften­ de Schicht.
Plasma- und Flamm-Spritzverfahren eignen sich zum Aufbringen einer Vielzahl unterschiedlicher Schutzschichten, beispiels­ weise aus Metall oder Keramik. Hochgeschwindigkeits-Spritz- oder Lichtbogen-Spritzverfahren sind grundsätzlich weniger geeignet, da sie zur Beschädigung oder Zerstörung des Halb­ leiterchips führen können.
Das in den Spritzverfahren eingesetzte Spritzgut kann einer­ seits aus demselben Material bestehen, das die Schutzschicht bilden soll, oder aus einer oder mehreren Vorstufen dieses Materials.
Im Falle von Oxidkeramiken können als Spritzgut beispielswei­ se Metalle eingesetzt werden, die im Spritzverfahren mit Sau­ erstoff, welcher im Prozeßgas enthalten ist, zum Metalloxid reagieren. Bei Aluminiumoxid-Keramiken wird allerdings zweck­ mäßiger Aluminiumtrioxid anstelle von Aluminium als Spritzgut eingesetzt, da sich in letzterem Fall nicht erwünschte Neben­ produkte bilden können. Dagegen kann z. B. Siliciumdioxid-Keramik mit Silicium als Spritzgut hergestellt werden, wel­ ches während des Spritzverfahrens mit Sauerstoff aus dem Pro­ zeßgas zu Siliciumdioxid reagiert.
Alternativ kann anstelle des Metalls eine geeignete Metall­ verbindung als Spritzgut eingesetzt werden.
Bei der Herstellung von Keramikschutzschichten kann grund­ sätzlich jedes keramische Material oder jede Mischung kerami­ scher Materialien verwendet werden. Beispiele geeigneter Ma­ terialien sind Al2O3, Al2O3/TiO2, Cr2O3, Chromcarbid, Wolfram­ carbid oder Mischung mehrerer dieser Materialien.
Geeignete Schichtdicken der Schutzschicht liegen zwischen 20 und 50 µm. Eine gezielte Steuerung der Schichtdicke und eine gleichmäßige Auftragung sind durch die vorliegende Erfindung auf einfache Weise gewährleistet.
Ein besonderer Vorteil der erfindungsgemäßen Halbleiterchips und Wafer besteht darin, daß die Schutzschicht bei einer ver­ gleichsweise niedrigen Temperatur auf die Oberfläche von Halbleiterchip oder Wafer aufgebracht werden kann. Zweckmäßig kann die Chip- oder Waferoberfläche während des Spritzvor­ gangs gekühlt werden. Hierzu eignet sich beispielsweise das Aufblasen von Druckluft. Die Oberflächentemperatur kann so auf etwa 70°C heruntergekühlt werden. Eine Beschädigung der Chip- oder Waferoberfläche, der auf dieser befindlichen Lei­ terbahnstruktur und gegebenenfalls auf der Oberfläche befind­ licher Passivierungsschichten kann somit vermieden werden. Im Halbleitermodul befindliche Kunststoffteile, wie Träger aus Epoxid oder Klebemittelauftragungen, werden gleichfalls nicht beeinträchtigt. Auch mechanische Verspannungen und Änderungen der elektrischen Funktionswerte, die durch überhöhte Tempera­ turen hervorgerufen werden können, treten bei der Herstellung der erfindungsgemäßen Schutzschicht nicht auf.
Die Schutzschicht wird erfindungsgemäß auf wenigstens eine der Oberflächen des Halbleiterchips oder Wafers aufgetragen. Zweckmäßig ist dies die Oberfläche, welche die Schaltungs­ struktur trägt, die auf diese Weise vor chemischer und mecha­ nischer Beschädigung geschützt wird. Die Schutzschicht bildet außerdem einen Sichtschutz gegen unlautere Detektion des Schaltungssystems des Halbleiterchips.
Zur Verbesserung des Schutzes kann zwischen Chip- oder Wafer­ oberfläche und Schutzschicht eine Zwischenschicht angeordnet sein. Die Zwischenschicht besteht zweckmäßig aus einem elek­ trisch nichtleitenden und feuchtigkeitsbeständigen Material, das besonders bevorzugt chemisch möglichst inert ist. Als Ma­ terialien für die Zwischenschicht sind solche geeignet, die auf dem Gebiet der Halbleitertechnik üblicherweise als soge­ nannte Softpassivierung und/oder Hartpassivierung eingesetzt werden. Beispielsweise können hier Siliciumnitrid und Polyi­ mid genannt werden.
Die Zwischenschicht dient ebenfalls der Verbesserung der Haf­ tung der Schutzschicht. Besteht die Schutzschicht aus einem metallischen Material, dient die Zwischenschicht außerdem der elektrischen Isolierung. Zweckmäßig weist sie eine Dicke von 1 bis 3 µm auf.
Die Schutzschicht und gegebenenfalls die Zwischenschicht kann vor oder während der Modulmontage auf die Chipoberfläche(n) aufgebracht sein. Es ist beispielsweise möglich, Zwischen- und Schutzschicht bereits vor dem Anbringen des Halbleiter­ chips auf einem Anschlußrahmen oder Träger und vor der Kon­ taktierung des Chips durch Drahtbonden oder ähnliches auf zu­ tragen. In diesem Fall bleiben die Kontaktierungsstellen auf der Chipoberfläche zweckmäßig frei. Dies kann z. B. durch An­ bringen einer geeigneten Maske auf der Chipoberfläche gesche­ hen, die die Kontaktstellen während des Plasma- oder Flamm-Spritzverfahrens abdeckt.
Alternativ kann die Schutzschicht, gegebenenfalls nach Auf­ tragung der Zwischenschicht, erst aufgebracht werden, wenn der Chip bereits befestigt und kontaktiert ist. Falls ge­ wünscht, kann der Halbleitermodul mit der erfindungsgemäßen Schutzschicht zusätzlich auf bekannte Weise abgedeckt werden, z. B. durch Spritzpreß- oder Spritzgußmassen, UV-Globetops, thermisch aushärtende Kunststoffe oder ähnliches.
Alle beschriebenen Varianten lassen sich problemlos in die bekannten automatisierten Modulmontageverfahren integrieren und eignen sich für die massentechnische Herstellung. Dies gilt auch für die folgende Variante, bei der Schutzschicht und gegebenenfalls Zwischenschicht noch vor Vereinzelung der Halbleiterchips auf wenigstens eine Oberfläche eines Wafers aufgebracht werden.
Das Aufbringen von Zwischen- und Schutzschicht erfolgt hier zweckmäßig so, daß Kontaktierungsrads und Ritzrahmen - d. h. diejenigen Bereiche des Wafers, in denen die Trennung der einzelnen Halbleiterchips erfolgt - nicht beschichtet werden. Die erforderlichen Aussparungen von der Beschichtung können, wie schon im Fall der Aufbringung auf den einzelnen Halblei­ terchip, durch Anbringen einer geeigneten Maske auf der Wa­ feroberfläche erreicht werden.
Teilung des Wafers in einzelne Chips, Vereinzelung und Wei­ terverarbeitung der Chips können nach Aufbringen der Schutz­ schicht und gegebenenfalls der Zwischenschicht auf an sich bekannte Weise erfolgen. Zur Erleichterung dieser Verfahrens­ schritte kann es jedoch vorteilhaft sein, auf der Waferober­ fläche bzw. den Oberflächen der vereinzelten Chips zusätzli­ che Kontrastbereiche für das Chipidentsystem vorzusehen. Ins­ besondere das Diebonden (Befestigung des Chips auf Träger oder Anschlußrahmen) und Drahtbonden (Kontaktierung des Halb­ leiterchips) lassen sich dann einfacher durchführen, und die üblicherweise bei der Modulmontage eingesetzten Fertigungs­ schritte können praktisch unverändert beibehalten werden.
Die erfindungsgemäßen Halbleiterchips und Wafer weisen also eine Schutzschicht auf, die auf einfache und effektive Weise unter Verwendung herkömmlicher Verfahrensschritte aufgebracht werden kann, ohne daß es dabei zu Beschädigungen des Halblei­ terchips oder anderer Komponenten im Halbleitermodul kommt.

Claims (15)

1. Halbleiterchip, dadurch gekennzeichnet, daß er auf wenigstens einer seiner Oberflächen eine in einem Flamm- oder Plasma-Spritzverfahren aufgetragene Schutzschicht aufweist.
2. Halbleiterchip gemäß Anspruch 1, dadurch gekennzeichnet, daß die Schutzschicht aus Metall oder Keramik besteht.
3. Halbleiterchip gemäß Anspruch 2, dadurch gekennzeichnet, daß die Schutzschicht aus Aluminiumoxid-Titanoxid-, Aluminiu­ moxid-, Chromoxid-, Chromcarbid- oder Wolframcarbid-Keramik oder Mischungen derselben besteht.
4. Halbleiterchip gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schutzschicht eine Dicke zwischen 20 und 50 µm be­ sitzt.
5. Halbleiterchip gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schutzschicht auf derjenigen Chipoberfläche angeord­ net ist, welche die Schaltungsstruktur trägt.
6. Halbleiterchip gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zwischen Schutzschicht und Chipoberfläche wenigstens eine Zwischenschicht angeordnet ist.
7. Halbleiterchip gemäß Anspruch 6, dadurch gekennzeichnet, daß die wenigstens eine Zwischenschicht aus einem elektrisch nichtleitenden und feuchtigkeitsbeständigen Material und ins­ besondere aus Siliciumnitrid oder Polyimid besteht.
8. Halbleiterchip gemäß Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Zwischenschicht eine Dicke von 1 bis 3 µm aufweist.
9. Halbleiterchip gemäß einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Schutzschicht vor dem Kontaktieren des Halbleiter­ chips unter Aussparung der Kontaktierungsstellen aufgebracht ist.
10. Halbleiterchip gemäß einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Schutzschicht nach dem Kontaktieren des Halbleiter­ chips aufgebracht ist.
11. Wafer zur Herstellung von Halbleiterchips gemäß einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß er auf wenigstens einer seiner Oberflächen eine in einem Flamm- oder Plasma-Spritzverfahren aufgetragene Schutzschicht aufweist.
12. Wafer gemäß Anspruch 11, dadurch gekennzeichnet, daß er eine Schutzschicht gemäß einem der Ansprüche 2 bis 4 aufweist.
13. Wafer gemäß Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Schutzschicht auf derjenigen Oberfläche angeordnet ist, welche die Schaltungsstrukturen trägt.
14. Wafer gemäß einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß zwischen Schutzschicht und Waferoberfläche wenigstens ei­ ne Zwischenschicht und insbesondere wenigstens eine Zwischen­ schicht gemäß einem der Ansprüche 7 bis 8 angeordnet ist.
15. Wafer gemäß einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß im Bereich der Kontaktierungsflächen und der Ritzrahmen Schutz- und Zwischenschicht ausgespart sind.
DE1996149652 1996-11-29 1996-11-29 Verfahren zum Herstellen wenigstens einer Schutzschicht auf einem Halbleiterchip oder Wafer Expired - Fee Related DE19649652C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1996149652 DE19649652C2 (de) 1996-11-29 1996-11-29 Verfahren zum Herstellen wenigstens einer Schutzschicht auf einem Halbleiterchip oder Wafer
PCT/DE1997/002562 WO1998024121A1 (de) 1996-11-29 1997-11-05 Halbleiterchip und wafer mit schutzschicht, insbesondere aus keramik

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996149652 DE19649652C2 (de) 1996-11-29 1996-11-29 Verfahren zum Herstellen wenigstens einer Schutzschicht auf einem Halbleiterchip oder Wafer

Publications (2)

Publication Number Publication Date
DE19649652A1 true DE19649652A1 (de) 1998-06-04
DE19649652C2 DE19649652C2 (de) 2000-03-16

Family

ID=7813217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996149652 Expired - Fee Related DE19649652C2 (de) 1996-11-29 1996-11-29 Verfahren zum Herstellen wenigstens einer Schutzschicht auf einem Halbleiterchip oder Wafer

Country Status (2)

Country Link
DE (1) DE19649652C2 (de)
WO (1) WO1998024121A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012199A1 (de) * 1997-09-03 1999-03-11 Siemens Aktiengesellschaft Verpackte integrierte schaltung
WO1999012200A1 (de) * 1997-09-03 1999-03-11 Siemens Aktiengesellschaft Verfahren zum herstellen eines halbleiterchips oder wafers mit schutzschicht
CN113675153A (zh) * 2021-08-24 2021-11-19 中国电子科技集团公司第五十八研究所 一种芯片防反向封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4330975A1 (de) * 1993-09-13 1995-03-16 Bosch Gmbh Robert Verfahren zum Aufbringen eines Leistungsbauelements auf einer Leiterplatte
DE4212999A1 (de) * 1991-04-22 1995-04-06 Dow Corning Keramische Beschichtungen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472532A (en) * 1987-09-14 1989-03-17 New Japan Radio Co Ltd Manufacture of semiconductor device
JPH01309351A (ja) * 1988-06-08 1989-12-13 Hitachi Ltd 半導体チツプ
US5302553A (en) * 1991-10-04 1994-04-12 Texas Instruments Incorporated Method of forming a coated plastic package
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Ind Co Struktur und Verfahren zur Montage eines Halbleiterchips
EP0771023A3 (de) * 1995-10-27 1999-03-24 Honeywell Inc. Verfahren zum Aufbringen einer Schutzschicht auf einer integrierten Halbleiteranordnung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4212999A1 (de) * 1991-04-22 1995-04-06 Dow Corning Keramische Beschichtungen
DE4330975A1 (de) * 1993-09-13 1995-03-16 Bosch Gmbh Robert Verfahren zum Aufbringen eines Leistungsbauelements auf einer Leiterplatte

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012199A1 (de) * 1997-09-03 1999-03-11 Siemens Aktiengesellschaft Verpackte integrierte schaltung
WO1999012200A1 (de) * 1997-09-03 1999-03-11 Siemens Aktiengesellschaft Verfahren zum herstellen eines halbleiterchips oder wafers mit schutzschicht
CN113675153A (zh) * 2021-08-24 2021-11-19 中国电子科技集团公司第五十八研究所 一种芯片防反向封装结构及封装方法

Also Published As

Publication number Publication date
WO1998024121A1 (de) 1998-06-04
DE19649652C2 (de) 2000-03-16

Similar Documents

Publication Publication Date Title
DE102004024643B4 (de) Werkstückteilungsverfahren unter Verwendung eines Laserstrahls
DE68921790T2 (de) Halbleiterplättchen und Verfahren zu dessen Verteilung.
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE60313042T2 (de) Element für eine plasmaätzeinrichtung und verfahren zu dessen herstellung
DE102005050873A1 (de) Verfahren zur Herstellung einer segmentierten Beschichtung und nach dem Verfahren hergestelltes Bauteil
DE19936790A1 (de) Verfahren und Vorrichtung zum Herstellen einer abziehbaren Schutzschicht für Oberflächen, insbesondere für lackierte Oberflächen von Kraftfahrzeugkarosserien
EP2676532B1 (de) Temperierelement und verfahren zur befestigung eines elektrobauteils an dem temperierelement
DE3524301C2 (de)
DE3224305A1 (de) Verfahren zur herstellung einer spannungsunempfindlichen keramischen thermischen sperrschicht auf einem metallsubstrat
DE19649652C2 (de) Verfahren zum Herstellen wenigstens einer Schutzschicht auf einem Halbleiterchip oder Wafer
DE102013103760A1 (de) Optoelektronisches Bauelement
DE102011116988A1 (de) Entfernbare Anordnung zur Kontrolle des Verbindungsabstands von Substraten
EP0497148A1 (de) Verfahren zur Herstellung von Metallscheiben sowie die Verwendung von Siliciumscheiben
DE3346239C2 (de)
EP2739767A1 (de) Reibwerterhöhende beschichtung und herstellung derselben mittels atmosphärendruckplasma-beschichtung
EP2603355B1 (de) Verfahren zum entfernen einer schicht von einer oberfläche eines körpers
DE9215889U1 (de) Oberflächenschutzmaterial für elektronische Bauelemente
DE60305856T2 (de) Verfahren zum Schneiden von Halbleiterwafern
EP2025209B1 (de) Verfahren zur herstellung eines schaltungsträgers
DE102022130878A1 (de) Verfahren zum herstellen eines elektronischen bauelements
WO1999012200A1 (de) Verfahren zum herstellen eines halbleiterchips oder wafers mit schutzschicht
AT503706B1 (de) Schaltungsträger
DE69205031T2 (de) Verfahren und Vorrichtung zum Abziehen einer thermoplastischen Schicht von einem Substrat.
DE102009014993B4 (de) Verfahren zum elektrischen Kontaktieren eines elektronischen Bauelements
DE4026132A1 (de) Verfahren zum thermischen abtragen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603