CN113675153A - 一种芯片防反向封装结构及封装方法 - Google Patents

一种芯片防反向封装结构及封装方法 Download PDF

Info

Publication number
CN113675153A
CN113675153A CN202110976967.3A CN202110976967A CN113675153A CN 113675153 A CN113675153 A CN 113675153A CN 202110976967 A CN202110976967 A CN 202110976967A CN 113675153 A CN113675153 A CN 113675153A
Authority
CN
China
Prior art keywords
chip
packaging
reverse
bonding
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110976967.3A
Other languages
English (en)
Inventor
刘书利
王涛
章国涛
朱家昌
孟德喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202110976967.3A priority Critical patent/CN113675153A/zh
Publication of CN113675153A publication Critical patent/CN113675153A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0664—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及一种微电子封装结构，尤其是一种芯片防反向封装结构及封装方法。一种芯片防反向封装结构，包括封装外壳和封装盖板，封装外壳内设有封装槽，封装盖板固定在封装槽的顶部，封装外壳上设有若干键合点，键合点与引脚连接；还包括：装片胶，装片胶分别与芯片的背面和封装槽粘结，将芯片固定在封装槽内；键合线，键合线设有若干个，用于键合点与芯片键合区的键合指的连接；及防反向硬质层，防反向硬质层覆盖在芯片正面的功能区。本发明提供的一种芯片防反向封装结构利用溅射方式在芯片功能区表面镀附防反向硬质层，有效地增强了芯片的防物理和化学反向性能，增加了芯片的安全性。

Description

一种芯片防反向封装结构及封装方法
技术领域
本发明涉及一种微电子封装结构，尤其是一种芯片防反向封装结构及封装方法。
背景技术
封装是指将芯片通过一定方式密封在一个壳体之中，然后通过封装外壳的引脚与PCB板等结构进行互联，从而实现芯片的功能。随着微电子领域的快速发展，对芯片的安全性要求日益增强，传统的陶瓷封装，金属封装以及塑料封装等封装方式无法满足对于芯片安全性、防泄密性等需求，因此对芯片的安全封装研究日益迫切。
目前，安全封装多采用内置检测电路等手段，当芯片受到攻击时，检测电路首先发生破坏，并向芯片发送信号，从而启动芯片的自毁装置以保证芯片信息不被泄露。但是这种安全封装的方式占据了大量的芯片设计空间，设计成本增加，且大多数需要芯片在供电的情况下才能发挥作用。并不利于芯片内部信息的保护。
发明内容
为解决上述问题，本发明提供一种可以有效增强芯片的防物理和化学解剖性能的一种芯片防反向封装结构，具体技术方案为：
一种芯片防反向封装结构，包括封装外壳和封装盖板，所述封装外壳内设有封装槽，所述封装盖板固定在所述封装槽的顶部，所述封装外壳上设有若干键合点，所述键合点与引脚连接；还包括：装片胶，所述装片胶分别与芯片的背面和所述封装槽粘结，将芯片固定在所述封装槽内；键合线，所述键合线设有若干个，用于键合点与芯片键合区的键合指的连接；及防反向硬质层，所述防反向硬质层覆盖在芯片正面的功能区。
优选的，所述防反向硬质层为高硬度陶瓷层。
进一步的，所述高硬度陶瓷包括：WC、TiN、TiNC、氧化铝、立方BN。
优选的，所述防反向硬质层的厚度为100~1000nm。
其中，所述键合线为金线、铝线或铜线。
优选的，所述封装盖板为陶瓷、金属或塑料树脂。
一种芯片防反向封装方法，包括以下步骤：
S20、通过离子溅射的方式在芯片的功能区形成防反向硬质层；
S30、将芯片通过装片胶固定在封装外壳的封装槽内；
S40、将芯片的键合指与封装外壳内的键合点通过键合线连接；
S50、将封装盖板固定在封装槽的顶部。
优选的，还包括步骤S10、将芯片放置到掩模治具上，且与掩模治具上的溅射孔相对应，所述掩模治具覆盖芯片的键合区，芯片的功能区位于溅射孔中。
优选的，所述溅射时间为10~30min，溅射厚度为100~1000nm。
进一步的，所述装片胶通过加热进行固化，加热温度为200~270℃，加热时间控制在20~30min。
与现有技术相比本发明具有以下有益效果：
本发明提供的一种芯片防反向封装结构利用溅射方式在芯片功能区表面镀附防反向硬质层，有效地增强了芯片的防物理和化学反向性能，增加了芯片的安全性。
附图说明
图1是一种芯片防反向封装结构的示意图；
图2是掩模治具的结构示意图。
具体实施方式
现结合附图对本发明作进一步说明。
本发明提供的一种芯片防反向封装结构利用溅射方式在芯片功能区表面镀附防反向硬质层，而后用常规方式将芯片进行封装，操作简单，有效地增强了芯片的防物理和化学反向性能，增加了芯片的安全性。
一种芯片防反向封装结构，包括封装外壳1、封装盖板5、装片胶6、键合线4和防反向硬质层3；封装外壳1内设有封装槽10，封装外壳1上设有若干键合点11，键合点11与引脚连接，引脚固定在封装外壳1上，且设有若干个；封装盖板5固定在封装槽10的顶部；装片胶6分别与芯片2的背面和封装槽10的底部粘结，将芯片2固定在封装槽10的底部；键合线4设有若干个，用于键合点11与芯片2键合区21的键合指的连接；防反向硬质层3覆盖在芯片2正面的功能区22，防反向硬质层3的厚度为100~1000nm。
防反向硬质层3为高硬度陶瓷层。高硬度陶瓷包括：WC、TiN、TiNC、氧化铝、立方BN。
WC，碳化钨陶瓷；是一种由碳和钨组成的硬质陶瓷材料，为黑色六方晶体，有金属光泽，其特点是硬度与金刚石相近，具有良好的耐磨特性；碳化钨同时具有良好的耐酸、碱腐蚀特性。这些特性使得碳化钨防反涂层具有良好的防机械破坏及腐蚀破坏的功能。
TiN，氮化钛陶瓷；是一种由氮和钛组成的硬质陶瓷材料，具有熔点高、硬度大、化学稳定性好的特点；这些特性使得氮化钛防反涂层具有良好的防机械破坏及腐蚀破坏的功能。
TiNC，碳氮化钛陶瓷；是一种由碳、氮和钛三种元素组成的硬质陶瓷材料，具有高强度、高硬度、耐高温、耐磨、耐腐蚀和抗氧化等特性；这些特性使得碳氮化钛防反涂层具有良好的防机械破坏及腐蚀破坏的功能。
立方BN，立方氮化硼陶瓷：立方氮化硼硬度接近于金刚石，具有超高硬度、良好的热稳定性以及化学稳定性；这些特性使得立方氮化硼防反涂层具有良好的防机械破坏及腐蚀破坏的功能。
以上这几种材料都属于硬质陶瓷材料，且都具有良好的导热性能。良好的导热性能使得该类防反向涂层在芯片工作时可以将热量很好的传导散发出去，保证芯片正常工作。
防反涂层厚度控制在100~1000nm范围内，一方面是因为这个厚度对于溅射制备硬质涂层工艺来说比较容易实现，且100-1000nm硬质涂层即可实现良好的防机械、防腐蚀破坏的作用；更重要的是亚微米级（100~1000nm）厚度防反涂层可以保证芯片表面良好的散热，不会引起芯片由于防反涂层加入使得芯片散热出现问题，或导致芯片及防反涂层间出现热失配问题。
键合线4为金线、铝线或铜线。
封装盖板5为陶瓷、金属或塑料树脂。
装片胶6为导电型、绝缘型、导热型或者耐腐蚀型。导电型装片胶一方面可以保证芯片贴片工艺稳定性，另一方面可以保证“固化装片胶-芯片-防反涂层”叠层体系相对一致的热膨胀系数，避免芯片结构出现热失配问题。
一种芯片防反向封装方法，包括以下步骤：
S10、将芯片2放置到掩模治具7上，且与掩模治具7上的溅射孔71相对应，掩模治具7覆盖芯片2的键合区21，芯片2的功能区22位于溅射孔71中；
S20、通过离子溅射的方式在芯片2的功能区22形成防反向硬质层3；
S30、将芯片2通过装片胶6固定在封装外壳1的封装槽10内；
S40、将芯片2的键合指与封装外壳1内的键合点11通过键合线4连接；
S50、将封装盖板5通过粘接方式、锡金焊料焊接方式或者平行封焊方式固定在封装外壳1的正面，且封闭封装槽10。
其中，溅射时间为10~30min，溅射厚度为100~1000nm。
装片胶6通过加热进行固化，加热温度为200~270℃，加热时间控制在20~30min。
掩模治具7上设有多个溅射孔71，多个溅射孔71可以同时对多个芯片2进行溅射防反向硬质层3。溅射孔71的大小与芯片2功能区22的大小一致，掩模治具7覆盖芯片2的键合区21防止键合区21被防反向硬化层覆盖，不影响后续的键合。
实施例一
一种芯片防反向封装结构，包括封装外壳1、封装盖板5、装片胶6、键合线4和防反向硬质层3；封装外壳1内设有封装槽10，封装外壳1上设有若干键合点11，键合点11与引脚连接；封装盖板5固定在封装槽10的顶部；装片胶6分别与芯片2的背面和封装槽10粘结，将芯片2固定在封装槽10的底部；键合线4设有若干个，用于键合点11与芯片2键合区21的键合指的连接；防反向硬质层3覆盖在芯片2正面的功能区22，防反向硬质层3的厚度为300nm。
防反向硬质层3为TiN层，键合线4为金线，封装盖板5为陶瓷盖板。
一种芯片防反向封装方法，包括以下步骤：
S10、将芯片2放置到掩模治具7上，且与掩模治具7上的溅射孔71相对应，掩模治具7覆盖芯片2的键合区21，芯片2的功能区22位于溅射孔71中；
S20、通过离子溅射的方式在芯片2的功能区22形成防反向硬质层3，溅射时间为15min，溅射厚度为300nm，溅射材料为TiN；
S30、将芯片2通过装片胶6固定在封装外壳1的封装槽10内，且装片胶6通过加热进行固化，加热温度为200℃，加热时间控制在20min；
S40、将芯片2的键合指与封装外壳1内的键合点11通过键合线4连接；
S50、将封装盖板5通过粘接方式固定在封装外壳1的正面，且封闭封装槽10。
实施例二
一种芯片防反向封装结构，包括封装外壳1、封装盖板5、装片胶6、键合线4和防反向硬质层3；封装外壳1内设有封装槽10，封装外壳1上设有若干键合点11，键合点11与引脚连接；封装盖板5固定在封装槽10的顶部；装片胶6分别与芯片2的背面和封装槽10粘结，将芯片2固定在封装槽10的底部；键合线4设有若干个，用于键合点11与芯片2键合区21的键合指的连接；防反向硬质层3覆盖在芯片2正面的功能区22，防反向硬质层3的厚度为600nm。
防反向硬质层3为TiN层，键合线4为铝线，封装盖板5为金属盖板。
一种芯片防反向封装方法，包括以下步骤：
S10、将芯片2放置到掩模治具7上，且与掩模治具7上的溅射孔71相对应，掩模治具7覆盖芯片2的键合区21，芯片2的功能区22位于溅射孔71中；
S20、通过离子溅射的方式在芯片2的功能区22形成防反向硬质层3，溅射时间为30min，溅射厚度为600nm，溅射材料为TiN；
S30、将芯片2通过装片胶6固定在封装外壳1的封装槽10内，且装片胶6通过加热进行固化，加热温度为210℃，加热时间控制在25min；
S40、将芯片2的键合指与封装外壳1内的键合点11通过键合线4连接；
S50、将封装盖板5通过锡金焊料焊接方式固定在封装外壳1的正面，且封闭封装槽10。
实施例三
一种芯片防反向封装结构，包括封装外壳1、封装盖板5、装片胶6、键合线4和防反向硬质层3；封装外壳1内设有封装槽10，封装外壳1上设有若干键合点11，键合点11与引脚连接；封装盖板5固定在封装槽10的顶部；装片胶6分别与芯片2的背面和封装槽10粘结，将芯片2固定在封装槽10的底部；键合线4设有若干个，用于键合点11与芯片2键合区21的键合指的连接；防反向硬质层3覆盖在芯片2正面的功能区22，防反向硬质层3的厚度为500nm。
防反向硬质层3为TiNC层，键合线4为铜线，封装盖板5为塑料树脂盖板。
一种芯片防反向封装方法，包括以下步骤：
S10、将芯片2放置到掩模治具7上，且与掩模治具7上的溅射孔71相对应，掩模治具7覆盖芯片2的键合区21，芯片2的功能区22位于溅射孔71中；
S20、通过离子溅射的方式在芯片2的功能区22形成防反向硬质层3，溅射时间为20min，溅射厚度为500nm，溅射材料为TiNC；
S30、将芯片2通过装片胶6固定在封装外壳1的封装槽10内，且装片胶6通过加热进行固化，加热温度为250℃，加热时间控制在30min；
S40、将芯片2的键合指与封装外壳1内的键合点11通过键合线4连接；
S50、将封装盖板5通过平行封焊方式固定在封装外壳1的正面，且封闭封装槽10。
实施例四
一种芯片防反向封装结构，包括封装外壳1、封装盖板5、装片胶6、键合线4和防反向硬质层3；封装外壳1内设有封装槽10，封装外壳1上设有若干键合点11，键合点11与引脚连接；封装盖板5固定在封装槽10的顶部；装片胶6分别与芯片2的背面和封装槽10粘结，将芯片2固定在封装槽10的底部；键合线4设有若干个，用于键合点11与芯片2键合区21的键合指的连接；防反向硬质层3覆盖在芯片2正面的功能区22，防反向硬质层3的厚度为1000nm。
防反向硬质层3为氧化铝层，键合线4为金线，封装盖板5⑤的材质为陶瓷盖板。
一种芯片防反向封装方法，包括以下步骤：
S10、将芯片2放置到掩模治具7上，且与掩模治具7上的溅射孔71相对应，掩模治具7覆盖芯片2的键合区21，芯片2的功能区22位于溅射孔71中；
S20、通过离子溅射的方式在芯片2的功能区22形成防反向硬质层3，溅射时间为20min，溅射厚度为1000nm，溅射材料为氧化铝；
S30、将芯片2通过装片胶6固定在封装外壳1的封装槽10内，且装片胶6通过加热进行固化，加热温度为270℃，加热时间控制在30min；
S40、将芯片2的键合指与封装外壳1内的键合点11通过键合线4连接；
S50、将封装盖板5通过粘接方式固定在封装外壳1的正面，且封闭封装槽10。
本发明的工作原理是：防反向硬质层3具有高硬度、高耐磨、防酸碱腐蚀、高导热率且热膨胀系数与Si较匹配等特点，可以通过防反向硬质层3的制备使得芯片2可以防御常规的打磨、刻蚀、酸腐蚀等反向手段，从而保护芯片2的结构信息，使得芯片2结构内容不被窃取。
本发明提供的一种芯片防反向封装结构及封装方法利用溅射方式在芯片功能区表面镀附防反向硬质层，而后用常规方式将芯片进行封装，操作简单，有效地增强了芯片的防物理和化学反向性能，增加了芯片的安全性。
以上所述，仅是本发明所提供的四个较佳的实施案例，并非用于限定本发明，任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述方法对本发明的技术方案进行改动和修饰，或修改为等同变化的等效实施案例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质做出任何形式的改动、等同变化均属于本发明技术保护范围之内。

Claims (10)

1.一种芯片防反向封装结构，包括封装外壳（1）和封装盖板（5），所述封装外壳（1）内设有封装槽（10），所述封装盖板（5）固定在所述封装槽（10）的顶部，其特征在于，所述封装外壳（1）上设有若干键合点（11），所述键合点（11）与引脚连接；还包括：
装片胶（6），所述装片胶（6）分别与芯片（2）的背面和所述封装槽（10）粘结，将芯片（2）固定在所述封装槽（10）内；
键合线（4），所述键合线（4）设有若干个，用于键合点（11）与芯片（2）键合区（21）的键合指的连接；及
防反向硬质层（3），所述防反向硬质层（3）覆盖在芯片（2）正面的功能区（22）。
2.根据权利要求1所述的一种芯片防反向封装结构，其特征在于，所述防反向硬质层（3）为高硬度陶瓷层。
3.根据权利要求2所述的一种芯片防反向封装结构，其特征在于，所述高硬度陶瓷包括：WC、TiN、TiNC、氧化铝、立方BN。
4.根据权利要求1所述的一种芯片防反向封装结构，其特征在于，所述防反向硬质层（3）的厚度为100~1000nm。
5.根据权利要求1至4任一项所述的一种芯片防反向封装结构，其特征在于，所述键合线（4）为金线、铝线或铜线。
6.根据权利要求1至4任一项所述的一种芯片防反向封装结构，其特征在于，所述封装盖板（5）为陶瓷、金属或塑料树脂。
7.一种芯片防反向封装方法，其特征在于，包括以下步骤：
S20、通过离子溅射的方式在芯片（2）的功能区（22）形成防反向硬质层（3）；
S30、将芯片（2）通过装片胶（6）固定在封装外壳（1）的封装槽（10）内；
S40、将芯片（2）的键合指与封装外壳（1）内的键合点（11）通过键合线（4）连接；
S50、将封装盖板（5）固定在封装槽（10）的顶部。
8.根据权利要求7所述的一种芯片防反向封装方法，其特征在于，还包括步骤S10、将芯片（2）放置到掩模治具（7）上，且与掩模治具（7）上的溅射孔（71）相对应，所述掩模治具（7）覆盖芯片（2）的键合区（21），芯片（2）的功能区（22）位于溅射孔（71）中。
9.根据权利要求7所述的一种芯片防反向封装方法，其特征在于，所述溅射时间为10~30min，溅射厚度为100~1000nm。
10.根据权利要求7所述的一种芯片防反向封装方法，其特征在于，所述装片胶（6）通过加热进行固化，加热温度为200~270℃，加热时间控制在20~30min。
CN202110976967.3A 2021-08-24 2021-08-24 一种芯片防反向封装结构及封装方法 Pending CN113675153A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110976967.3A CN113675153A (zh) 2021-08-24 2021-08-24 一种芯片防反向封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110976967.3A CN113675153A (zh) 2021-08-24 2021-08-24 一种芯片防反向封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN113675153A true CN113675153A (zh) 2021-11-19

Family

ID=78545857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110976967.3A Pending CN113675153A (zh) 2021-08-24 2021-08-24 一种芯片防反向封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN113675153A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5711987A (en) * 1996-10-04 1998-01-27 Dow Corning Corporation Electronic coatings
DE19649652A1 (de) * 1996-11-29 1998-06-04 Siemens Ag Halbleiterchip und Wafer mit Schutzschicht, insbesondere aus Keramik
WO2000060663A1 (de) * 1999-04-01 2000-10-12 Infineon Technologies Ag Integrierter schaltkreis mit schutzschicht aus diamantähnlichem amorphem kohlenstoff
WO2006013302A1 (fr) * 2004-07-02 2006-02-09 Commissariat A L'energie Atomique Dispositif de securisation de composants
CN105374759A (zh) * 2015-11-26 2016-03-02 中国电子科技集团公司第十三研究所 集成电路封装用陶瓷四边无引线扁平封装外壳

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5711987A (en) * 1996-10-04 1998-01-27 Dow Corning Corporation Electronic coatings
DE19649652A1 (de) * 1996-11-29 1998-06-04 Siemens Ag Halbleiterchip und Wafer mit Schutzschicht, insbesondere aus Keramik
WO2000060663A1 (de) * 1999-04-01 2000-10-12 Infineon Technologies Ag Integrierter schaltkreis mit schutzschicht aus diamantähnlichem amorphem kohlenstoff
WO2006013302A1 (fr) * 2004-07-02 2006-02-09 Commissariat A L'energie Atomique Dispositif de securisation de composants
CN105374759A (zh) * 2015-11-26 2016-03-02 中国电子科技集团公司第十三研究所 集成电路封装用陶瓷四边无引线扁平封装外壳

Similar Documents

Publication Publication Date Title
JP2974552B2 (ja) 半導体装置
CN101958307B (zh) 功率半导体模块及其制造方法
US6475327B2 (en) Attachment of a stiff heat spreader for fabricating a cavity down plastic chip carrier
EP0771473A1 (en) Molded plastic semiconductor package including heat spreader
US3766440A (en) Ceramic integrated circuit convector assembly
CN110071206B (zh) 一种cob铝基封装板及其制备工艺
CN113675153A (zh) 一种芯片防反向封装结构及封装方法
US20220015236A1 (en) Embedded circuit board and method for manufacturing the same
CN207834271U (zh) 一种圆片级背金芯片的封装结构
CN210429782U (zh) 封装芯片以及电子设备
CN111952203B (zh) 一种指纹识别封装及其形成方法
CN113345844B (zh) 芯片安全封装结构及封装方法
TWI247572B (en) Chip-packaging substrate process for heat sink sheet with supporting effect
JP2000067200A (ja) Ｉｃカード
CN206236669U (zh) 基板和智能功率模块
KR100328251B1 (ko) 패키지 기판
US20130233599A1 (en) Substrate for power module
TWI742887B (zh) 具特殊層厚比例之igbt模組散熱結構
CN209748896U (zh) 一种低热阻铝基板结构
KR20180020524A (ko) 커버레이 처리된 인쇄회로기판 및 이를 구비하는 배터리 보호회로 패키지
CN210403709U (zh) 一种散热装置及包括该散热装置的电子器件
CN221262363U (zh) 一种晶圆封装散热机构
TWI753787B (zh) 絕緣金屬基板及其製造方法
CN214228544U (zh) 铜基散热线路板
JP3806550B2 (ja) 混成集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination