CN113345844B - 芯片安全封装结构及封装方法 - Google Patents

芯片安全封装结构及封装方法 Download PDF

Info

Publication number
CN113345844B
CN113345844B CN202110694351.7A CN202110694351A CN113345844B CN 113345844 B CN113345844 B CN 113345844B CN 202110694351 A CN202110694351 A CN 202110694351A CN 113345844 B CN113345844 B CN 113345844B
Authority
CN
China
Prior art keywords
chip
packaging
particles
bonding
resistant material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110694351.7A
Other languages
English (en)
Other versions
CN113345844A (zh
Inventor
王涛
刘书利
朱召贤
朱家昌
杨熠豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei High Tech Electronic Co ltd
Original Assignee
Wuxi Zhongwei High Tech Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei High Tech Electronic Co ltd filed Critical Wuxi Zhongwei High Tech Electronic Co ltd
Priority to CN202110694351.7A priority Critical patent/CN113345844B/zh
Publication of CN113345844A publication Critical patent/CN113345844A/zh
Application granted granted Critical
Publication of CN113345844B publication Critical patent/CN113345844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Die Bonding (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本发明涉及一种芯片安全封装结构，芯片的背面通过装片胶固定在封装外壳内，芯片破坏薄片通过装片胶固定在芯片的正面，在装片胶内掺杂有芯片破坏颗粒与抗X射线材料，芯片的键合指与键合点通过键合线相连，键合点与引脚相连，在封装外壳的正面固定有封装盖板。本发明利用装片胶掺杂芯片破坏颗粒与抗X射线材料，加以粘接芯片破坏薄片，将芯片进行封装，操作简单，有效地增强了芯片的防物理和化学解剖性能，增强芯片对X射线侵入的抵抗能力，增加了芯片的安全性。

Description

芯片安全封装结构及封装方法
技术领域
本发明涉及微电子封装技术领域，具体地说是一种芯片安全封装结构及封装方法。
背景技术
封装是指将芯片通过一定方式密封在一个壳体之中，然后通过封装外壳的引脚与PCB板等结构进行互联，从而实现芯片的功能。随着微电子领域的快速发展，对芯片的安全性要求日益增强，传统的陶瓷封装，金属封装以及塑料封装等封装方式无法满足对于芯片安全性、防泄密性等需求，因此对芯片的安全封装研究日益迫切。
目前，安全封装多采用内置检测电路等手段，当芯片受到攻击时，检测电路首先发生破坏，并向芯片发送信号，从而启动芯片的自毁装置以保证芯片信息不被泄露。但是这种安全封装的方式占据了大量的芯片设计空间，设计成本增加，且大多数需要芯片在供电的情况下才能发挥作用。并不利于芯片内部信息的保护。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种可以有效增强芯片的防物理和化学解剖性能、增强芯片对X射线侵入的抵抗能力的芯片安全封装结构及封装方法。
按照本发明提供的技术方案，所述芯片安全封装结构，包括封装外壳、芯片、装片胶、芯片破坏颗粒、抗X射线材料、键合线、芯片破坏薄片与封装盖板；
所述芯片的背面通过装片胶固定在封装外壳内，芯片破坏薄片通过装片胶固定在芯片的正面，在装片胶内掺杂有芯片破坏颗粒与抗X射线材料，芯片的键合指与键合点通过键合线相连，键合点与引脚相连，在封装外壳的正面固定有封装盖板。
作为优选，所述装片胶为导电型、绝缘型、导热型或者耐腐蚀型，且装片胶的厚度在50-200μm。
作为优选，所述芯片破坏颗粒为粒径在20-300μm的金刚石颗粒或者陶瓷颗粒。
作为优选，所述抗X射线材料为颗粒状、条状或者片状，且抗X射线材料的材质为硫酸钡、铅、钨或者碳化钨。
作为优选，所述键合线为金线、铝线或者铜线。
作为优选，所述芯片破坏薄片为厚度在100~300μm的陶瓷薄片、碳化硅薄片或者TiN薄片。
作为优选，所述封装盖板的材质为陶瓷、金属或者塑料树脂。
上述芯片安全封装结构的封装方法，该封装方法包括以下步骤：
S1、将芯片破坏颗粒与抗X射线材料掺杂进装片胶之中；
S2、将芯片的背面涂覆装片胶后粘接在封装外壳内，然后进行加热使装片胶固化，且加热温度控制在200-350℃，加热时间控制在10-40min；
S3、在芯片的正面涂覆装片胶后粘接芯片破坏薄片，保证键合指可以露出，然后进行加热使装片胶固化，且加热温度控制在200-350℃，加热时间控制在10-40min；
S4、将芯片的键合指与键合点通过键合线连接；
S5、将封装盖板固定在封装外壳的正面，从而完成整个封装方法。
作为优选，步骤S1中，芯片破坏颗粒的加入质量是抗X射线材料的加入质量的20%-80%，且芯片破坏颗粒与抗X射线材料的总加入量是芯片破坏颗粒、抗X射线材料与装片胶总质量的40%-70%。
作为优选，步骤S5中，封装盖板通过粘接方式、锡金焊料焊接方式或者平行封焊方式固定在封装外壳的正面。
本发明利用装片胶掺杂芯片破坏颗粒与抗X射线材料，加以粘接芯片破坏薄片，将芯片进行封装，操作简单，有效地增强了芯片的防物理和化学解剖性能，增强芯片对X射线侵入的抵抗能力，增加了芯片的安全性。
附图说明
图1是本发明的结构示意图。
图2是图1中A部分的放大图。
图3是本发明中芯片破坏薄片的俯视图。
具体实施方式
下面将结合本发明提供的结构示意图，对本发明实施例中的方案进行清晰的说明，本发明所描述的实施方案，仅仅是本发明的部分实施例，只用于帮助理解本发明，而非对于本发明保护范围的限定，对于本技术领域的普通技术人员来说，在不脱离发明思想的前提下，还可以对本发明进行改进和修饰，均属于本发明权利要求的保护范围之内。
以下实施例使用的导电型的装片胶3由汉高乐泰中国有限公司提供，型号为8303a。
以下实施例使用的绝缘型的装片胶3由汉高乐泰中国有限公司提供，型号为QMI536。
以下实施例使用的导热型的装片胶3由汉高乐泰中国有限公司提供，型号为ABP6392TX。
实施例1
如图1、图2和图3所示，本发明的芯片安全封装结构，包括封装外壳1、芯片2、导电型的装片胶3、芯片破坏颗粒31、抗X射线材料32、键合线4、芯片破坏薄片5与封装盖板6；
所述芯片2的背面通过导电型的装片胶3固定在封装外壳1内，芯片破坏薄片5通过导电型的装片胶3固定在芯片2的正面，在导电型的装片胶3内掺杂有芯片破坏颗粒31与抗X射线材料32，芯片2的键合指与键合点通过键合线4相连，键合点与引脚相连，在封装外壳1的正面固定有封装盖板6。
所述装片胶3的厚度在50-200μm，芯片破坏颗粒31为粒径在20-300μm的金刚石颗粒，抗X射线材料32为颗粒状的铅，键合线4为金线，芯片破坏薄片5为厚度在100μm的陶瓷薄片，封装盖板6的材质为陶瓷盖板。
上述芯片安全封装结构的封装方法，该封装方法包括以下步骤：
S1、将芯片破坏颗粒31与抗X射线材料32掺杂进导电型的装片胶3之中，且芯片破坏颗粒31的加入质量是抗X射线材料32的加入质量的20%，且芯片破坏颗粒31与抗X射线材料32的总加入量是芯片破坏颗粒31、抗X射线材料32与导电型的装片胶3总质量的40%；
S2、将芯片2的背面涂覆导电型的装片胶3后粘接在封装外壳1内，然后进行加热使导电型的装片胶3固化，且加热温度控制在270℃，加热时间控制在20min；
S3、在芯片2的正面涂覆导电型的装片胶3后粘接芯片破坏薄片5，保证键合指可以露出，然后进行加热使导电型的装片胶3固化，且加热温度控制在270℃，加热时间控制在20min；
S4、将芯片2的键合指与键合点通过键合线4连接；
S5、将封装盖板6通过粘接方式固定在封装外壳1的正面，从而完成整个封装方法。
实施例2
如图1、图2和图3所示，本发明的芯片安全封装结构，包括封装外壳1、芯片2、绝缘型的装片胶3、芯片破坏颗粒31、抗X射线材料32、键合线4、芯片破坏薄片5与封装盖板6；
所述芯片2的背面通过绝缘型的装片胶3固定在封装外壳1内，芯片破坏薄片5通过绝缘型的装片胶3固定在芯片2的正面，在绝缘型的装片胶3内掺杂有芯片破坏颗粒31与抗X射线材料32，芯片2的键合指与键合点通过键合线4相连，键合点与引脚相连，在封装外壳1的正面固定有封装盖板6。
所述装片胶3的厚度在50-200μm，芯片破坏颗粒31为粒径在20-300μm的陶瓷颗粒，抗X射线材料32为颗粒状的钨，键合线4为铝线，芯片破坏薄片5为厚度在300μm的碳化硅薄片，封装盖板6金属盖板。
上述芯片安全封装结构的封装方法，该封装方法包括以下步骤：
S1、将芯片破坏颗粒31与抗X射线材料32掺杂进绝缘型的装片胶3之中，且芯片破坏颗粒31的加入质量是抗X射线材料32的加入质量的80%，且芯片破坏颗粒31与抗X射线材料32的总加入量是芯片破坏颗粒31、抗X射线材料32与绝缘型的装片胶3总质量的70%；
S2、将芯片2的背面涂覆绝缘型的装片胶3后粘接在封装外壳1内，然后进行加热使绝缘型的装片胶3固化，且加热温度控制在200℃，加热时间控制在30min；
S3、在芯片2的正面涂覆绝缘型的装片胶3后粘接芯片破坏薄片5，保证键合指可以露出，然后进行加热使绝缘型的装片胶3固化，且加热温度控制在200℃，加热时间控制在30min；
S4、将芯片2的键合指与键合点通过键合线4连接；
S5、将封装盖板6通过锡金焊料焊接方式固定在封装外壳1的正面，从而完成整个封装方法。
实施例3
如图1、图2和图3所示，本发明的芯片安全封装结构，包括封装外壳1、芯片2、导热型的装片胶3、芯片破坏颗粒31、抗X射线材料32、键合线4、芯片破坏薄片5与封装盖板6；
所述芯片2的背面通过导热型的装片胶3固定在封装外壳1内，芯片破坏薄片5通过导热型的装片胶3固定在芯片2的正面，在导热型的装片胶3内掺杂有芯片破坏颗粒31与抗X射线材料32，芯片2的键合指与键合点通过键合线4相连，键合点与引脚相连，在封装外壳1的正面固定有封装盖板6。
所述装片胶3的厚度在50-200μm，芯片破坏颗粒31为粒径在20-300μm的金刚石颗粒，抗X射线材料32为颗粒状的碳化钨，键合线4为铜线，芯片破坏薄片5为厚度在200μm的TiN薄片，封装盖板6为塑料树脂盖板。
上述芯片安全封装结构的封装方法，该封装方法包括以下步骤：
S1、将芯片破坏颗粒31与抗X射线材料32掺杂进导热型的装片胶3之中，且芯片破坏颗粒31的加入质量是抗X射线材料32的加入质量的50%，且芯片破坏颗粒31与抗X射线材料32的总加入量是芯片破坏颗粒31、抗X射线材料32与导热型的装片胶3总质量的60%；
S2、将芯片2的背面涂覆导热型的装片胶3后粘接在封装外壳1内，然后进行加热使导热型的装片胶3固化，且加热温度控制在230℃，加热时间控制在25min；
S3、在芯片2的正面涂覆导热型的装片胶3后粘接芯片破坏薄片5，保证键合指可以露出，然后进行加热使导热型的装片胶3固化，且加热温度控制在230℃，加热时间控制在25min；
S4、将芯片2的键合指与键合点通过键合线4连接；
S5、将封装盖板6通过平行封焊方式固定在封装外壳1的正面，从而完成整个封装方法。
实施例4
如图1、图2和图3所示，本发明的芯片安全封装结构，包括封装外壳1、芯片2、耐腐蚀型的装片胶3、芯片破坏颗粒31、抗X射线材料32、键合线4、芯片破坏薄片5与封装盖板6；
所述芯片2的背面通过耐腐蚀型的装片胶3固定在封装外壳1内，芯片破坏薄片5通过耐腐蚀型的装片胶3固定在芯片2的正面，在耐腐蚀型的装片胶3内掺杂有芯片破坏颗粒31与抗X射线材料32，芯片2的键合指与键合点通过键合线4相连，键合点与引脚相连，在封装外壳1的正面固定有封装盖板6。
所述装片胶3的厚度在50-200μm，芯片破坏颗粒31为粒径在20-300μm的金刚石颗粒，抗X射线材料32为颗粒状的铅，键合线4为金线，芯片破坏薄片5为厚度在100μm的陶瓷薄片，封装盖板6的材质为陶瓷盖板。
上述芯片安全封装结构的封装方法，该封装方法包括以下步骤：
S1、将芯片破坏颗粒31与抗X射线材料32掺杂进耐腐蚀型的装片胶3之中，且芯片破坏颗粒31的加入质量是抗X射线材料32的加入质量的20%，且芯片破坏颗粒31与抗X射线材料32的总加入量是芯片破坏颗粒31、抗X射线材料32与耐腐蚀型的装片胶3总质量的40%；
S2、将芯片2的背面涂覆耐腐蚀型的装片胶3后粘接在封装外壳1内，然后进行加热使耐腐蚀型的装片胶3固化，且加热温度控制在350℃，加热时间控制在40min；
S3、在芯片2的正面涂覆耐腐蚀型的装片胶3后粘接芯片破坏薄片5，保证键合指可以露出，然后进行加热使耐腐蚀型的装片胶3固化，且加热温度控制在350℃，加热时间控制在40min；
S4、将芯片2的键合指与键合点通过键合线4连接；
S5、将封装盖板6通过粘接方式固定在封装外壳1的正面，从而完成整个封装方法。
本发明的工作原理是：芯片破坏颗粒31为芯片2在遭受物理抛磨时将芯片2结构进行破坏从而保护内部内容不被窃取；抗X射线材料32为保护芯片2在封装之后遭受X射线检测探测到内部结构，从而保护芯片信息；芯片破坏薄片5为芯片2在遭受物理抛磨时将芯片2结构进行破坏从而保护内部内容不被窃取。
除实施例1至实施例4外，所述芯片破坏颗粒31还可以是任意已知材料以及即将出现的高强度材料。
所述抗X射线材料32还可以是条状或者片状。
所述抗X射线材料32的材质还可以是硫酸钡等任意已知能抗X射线的材料或者即将出现的能抗X射线的材料，且抗X射线材料32的种类可以是任意一种或多种。
所述键合线4还可以是任意已知的引线材料，或即将应用的引线材料。
所述芯片破坏薄片5还可以是任意已知的或者即将出现的材料。
所述封装盖板6的材质还可以是任意已知或即将出现的封装材料。
以上所述，仅是本发明所提供的一个较佳的实施例，并非用于限定本发明，任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述方法对本发明的技术方案进行改动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质做出任何形式的改动、等同变化均属于本发明技术保护范围之内。

Claims (10)

1.一种芯片安全封装结构，其特征是：包括封装外壳（1）、芯片（2）、装片胶（3）、芯片破坏颗粒（31）、抗X射线材料（32）、键合线（4）、芯片破坏薄片（5）与封装盖板（6）；
所述芯片（2）的背面通过装片胶（3）固定在封装外壳（1）内，芯片破坏薄片（5）通过装片胶（3）固定在芯片（2）的正面，在装片胶（3）内掺杂有芯片破坏颗粒（31）与抗X射线材料（32），芯片（2）的键合指与键合点通过键合线（4）相连，键合点与引脚相连，在封装外壳（1）的正面固定有封装盖板（6）。
2.根据权利要求1所述的芯片安全封装结构，其特征是：所述装片胶（3）为导电型、绝缘型、导热型或者耐腐蚀型，且装片胶（3）的厚度在50-200μm。
3.根据权利要求1所述的芯片安全封装结构，其特征是：所述芯片破坏颗粒（31）为粒径在20-300μm的金刚石颗粒或者陶瓷颗粒。
4.根据权利要求1所述的芯片安全封装结构，其特征是：所述抗X射线材料（32）为颗粒状、条状或者片状，且抗X射线材料（32）的材质为硫酸钡、铅、钨或者碳化钨。
5.根据权利要求1所述的芯片安全封装结构，其特征是：所述键合线（4）为金线、铝线或者铜线。
6.根据权利要求1所述的芯片安全封装结构，其特征是：所述芯片破坏薄片（5）为厚度在100-300μm的陶瓷薄片、碳化硅薄片或者TiN薄片。
7.根据权利要求1所述的芯片安全封装结构，其特征是：所述封装盖板（6）的材质为陶瓷、金属或者塑料树脂。
8.权利要求1所述的芯片安全封装结构的封装方法，其特征是：该封装方法包括以下步骤：
S1、将芯片破坏颗粒（31）与抗X射线材料（32）掺杂进装片胶（3）之中；
S2、将芯片（2）的背面涂覆装片胶（3）后粘接在封装外壳（1）内，然后进行加热使装片胶（3）固化，且加热温度控制在200-350℃，加热时间控制在10-40min；
S3、在芯片（2）的正面涂覆装片胶（3）后粘接芯片破坏薄片（5），保证键合指可以露出，然后进行加热使装片胶（3）固化，且加热温度控制在200-350℃，加热时间控制在10-40min；
S4、将芯片（2）的键合指与键合点通过键合线（4）连接；
S5、将封装盖板（6）固定在封装外壳（1）的正面，从而完成整个封装方法。
9.根据权利要求8所述的芯片安全封装结构的封装方法，其特征是：步骤S1中，芯片破坏颗粒（31）的加入质量是抗X射线材料（32）的加入质量的20%-80%，且芯片破坏颗粒（31）与抗X射线材料（32）的总加入量是芯片破坏颗粒（31）、抗X射线材料（32）与装片胶（3）总质量的40%-70%。
10.根据权利要求8所述的芯片安全封装结构的封装方法，其特征是：步骤S5中，封装盖板（6）通过粘接方式、锡金焊料焊接方式或者平行封焊方式固定在封装外壳（1）的正面。
CN202110694351.7A 2021-06-22 2021-06-22 芯片安全封装结构及封装方法 Active CN113345844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110694351.7A CN113345844B (zh) 2021-06-22 2021-06-22 芯片安全封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110694351.7A CN113345844B (zh) 2021-06-22 2021-06-22 芯片安全封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN113345844A CN113345844A (zh) 2021-09-03
CN113345844B true CN113345844B (zh) 2023-04-07

Family

ID=77477612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110694351.7A Active CN113345844B (zh) 2021-06-22 2021-06-22 芯片安全封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN113345844B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471329A (zh) * 2007-12-29 2009-07-01 清华大学 半导体封装件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471329A (zh) * 2007-12-29 2009-07-01 清华大学 半导体封装件
CN101471329B (zh) * 2007-12-29 2012-06-20 清华大学 半导体封装件

Also Published As

Publication number Publication date
CN113345844A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
CN100555614C (zh) 带自动键合封装装置和将该装置键合到玻璃面板的方法
US8536684B2 (en) Method of assembling shielded integrated circuit device
US7989938B2 (en) Semiconductor device for fingerprint recognition
US6630373B2 (en) Ground plane for exposed package
JP3416737B2 (ja) 半導体パッケージの製造方法
CN105453255B (zh) 热界面材料层及包括热界面材料层的层叠封装件器件
JP3869860B2 (ja) チップカードのための電子モジュール
KR20150054551A (ko) 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
KR20100049283A (ko) 반도체 패키지 및 그 제조 방법
CN103915405B (zh) 半导体器件和制造半导体器件的方法
KR102287761B1 (ko) 방열 부재를 가지는 반도체 패키지
US20100317155A1 (en) Multifunctional die attachment film and semiconductor packaging using the same
CN101123248A (zh) 具有改进的热性能的半导体封装
TW201025464A (en) Shrink package on board
CN104347539A (zh) 芯片封装
US7659620B2 (en) Integrated circuit package employing a flexible substrate
CN113345844B (zh) 芯片安全封装结构及封装方法
JP2000286299A (ja) 半導体装置の接続方法
KR101959395B1 (ko) 반도체 장치 및 그 제조 방법
KR20130040071A (ko) 반도체 스택 패키지 장치
CN207834271U (zh) 一种圆片级背金芯片的封装结构
CN112420649B (zh) 芯片封装结构及电子产品
CN114334856A (zh) 半导体装置及其制造方法
CN208753307U (zh) 一种半导体桥点火器
CN209044625U (zh) 生物传感芯片及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant