WO1996031865A1 - Procede de commande de dispositif d'affichage et circuit correspondant - Google Patents

Procede de commande de dispositif d'affichage et circuit correspondant Download PDF

Info

Publication number
WO1996031865A1
WO1996031865A1 PCT/JP1996/000899 JP9600899W WO9631865A1 WO 1996031865 A1 WO1996031865 A1 WO 1996031865A1 JP 9600899 W JP9600899 W JP 9600899W WO 9631865 A1 WO9631865 A1 WO 9631865A1
Authority
WO
WIPO (PCT)
Prior art keywords
video signal
power
circuit
level
frame
Prior art date
Application number
PCT/JP1996/000899
Other languages
English (en)
French (fr)
Inventor
Hayato Denda
Masamichi Nakajima
Asao Kosakai
Junichi Onodera
Masayuki Kobayashi
Seiji Matsunaga
Original Assignee
Fujitsu General Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10819195A external-priority patent/JP3312529B2/ja
Priority claimed from JP20138795A external-priority patent/JP3355882B2/ja
Application filed by Fujitsu General Limited filed Critical Fujitsu General Limited
Priority to AU51237/96A priority Critical patent/AU708690B2/en
Priority to DE69634251T priority patent/DE69634251T2/de
Priority to CA002217177A priority patent/CA2217177C/en
Priority to EP96907756A priority patent/EP0837441B1/en
Priority to US08/930,866 priority patent/US6344839B1/en
Publication of WO1996031865A1 publication Critical patent/WO1996031865A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2037—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with specific control of sub-frames corresponding to the least significant bits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations

Definitions

  • the present invention compensates for a decrease in the image quality of a moving image in a display device in which one frame is composed of a plurality of subframes or subfields having different relative ratios to project a multi-gradation video signal. And a circuit for the driving method.
  • PDP Plasma Display Panel
  • This PDP drive method is completely different from the conventional CRT drive method, and is a direct drive method using digitized video input signals. Therefore, the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled.
  • AC type PDPs are divided into two types, AC type and DC type, which have different basic characteristics.
  • AC type PDPs are divided into two types, AC type and DC type, which have different basic characteristics.
  • AC type PDPs are divided into two types, AC type and DC type, which have different basic characteristics.
  • ADS subframe method address-display-separated driving method
  • the drive sequence and drive waveform of the PDP used in this method are as shown in Fig. 1 (a).
  • each subframe SF1 to SF8 is Consists of an address period AD 1,... For damaging the data of one screen, and a sustain period ST 1,.
  • AD 1 For damaging the data of one screen
  • ST 1 For damaging the data of one screen
  • wall charges are initially formed in each pixel at the same time for the entire screen, and then a sustain pulse is applied to the entire screen for display.
  • the brightness of the subframe is proportional to the number of sustain pulses, and is set to a predetermined brightness. In this way, 256 gradation display is realized.
  • the more the number of gradations is increased the more the number of bits in the addressing period as a preparation period for lighting the panel within one frame period is increased. Is relatively short, and the maximum brightness decreases.
  • the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled. Therefore, if the number of bits of the signal to be handled is increased, the image quality is improved, but the light emission intensity is reduced. Conversely, if the number of bits of the signal to be handled is reduced, the light emission luminance is increased, but the gradation display is reduced Reducing the image quality.
  • the error diffusion process for minimizing the shading error between the input signal and the emission luminance while reducing the number of bits of the output drive signal rather than the number of bits of the input signal is a process for expressing a pseudo halftone. It is used when expressing gradation with a small number of gradations.
  • a video signal of an original pixel A i, j of n (for example, 8) bits is input to a video signal input terminal, and a vertical addition circuit and a horizontal addition circuit are provided.
  • the bit conversion circuit further reduces the number of bits to m (for example, 4) bits by a small number n, and emits light from the PDP via the PDP driving circuit.
  • the error diffusion signal from the horizontal addition circuit is compared with data stored in advance by an error detection circuit, and the difference is taken and multiplied by a predetermined coefficient by an error load circuit to perform weighting.
  • the output is added to the vertical adder through the h-line delay circuit that outputs the original pixel A i, j or the pixel before the h-th line, for example, the reproduction error E j-1 that occurred one line in the past.
  • the original pixels A i, j or d It is added to the horizontal adder via a d-dot delay circuit that outputs a reproducible error E i ⁇ 1 generated in the past by B pixels, for example, one dot.
  • the coefficients in the error load circuit are generally set so that the sum of all becomes 1.
  • the sub-frame lighting method has a problem in that when a certain change occurs in the input level of the original signal, the image quality deteriorates in a part of the screen.
  • the LPF low-pass filter
  • the level of the video signal starts from "7".
  • A represents the LPF output waveform of signal a
  • B represents the LPF output waveform of signal b.
  • the level change point is used. There are levels that do not always match changes in the original signal. For this reason, there was a problem that the image quality deteriorated.
  • a first object of the present invention is to provide a method and apparatus for compensating for a decrease in the image quality of a moving image caused by the halftone display of the sub-frame method. Disclosure of the invention
  • the method of driving a display device is a display device in which one frame is composed of a plurality of subframes having different relative ratios of luminance so as to project a multi-gradation video signal.
  • the subframes are arranged adjacent to each other, and are selected and lit according to changes in image brightness in the time axis direction.
  • the level of the original signal changes from 7 to 8 or from 8 to 7, the luminance of 5 bits and 5 screens is used, and SF 3, SF of 4, 2, 1, 1 is used as the subframe for level 8. 2, SF1, SF1 are selected, and SF3, SF2, SF1 of 4, 2, 1 are selected as subframes for level 7.
  • level 7 is SF4, SF3, SF2, SF1, SF1, SF3, SF2, According to SF 1, level 7 is quantized with “01 1 10”, and level 8 is SF 3, SF 2, SF 1, SF 1 among SF 4, SF 3, SF 2, SF 1, and SF 1. According to the above, level 8 is quantized by "01 1 1 1". Therefore, at this point of change from level 7 to level 8,!
  • the original video signal and M frame delay circuit for each pixel on the display panel A correction constant setting circuit for setting and outputting correction data for eliminating the difference between the original video signal and the emission luminance caused by the subfield driving method for each pixel based on the output signal of the correction constant setting circuit; And an adder circuit for adding the original video signal to the output correction data to obtain a video signal to be processed by the subfield driving method.
  • the storage unit for example, ROM
  • the characteristics representing the relationship between the original video signal and the light emission luminance of the display panel displaying the image by the subfield driving method are measured, and the measured data is used as the basis.
  • the correction constant setting circuit outputs the video signal before M frames output from the M frame delay circuit.
  • the signal of level "7" one frame before and the video signal of the current frame (for example, signal of level “8") (for example, the address of the signal of level "7” and the signal of level “8") Reads the correction data (for example, “1”) from the built-in storage unit (for example, ROM) and outputs it.
  • the addition circuit adds the video signal (for example, "8") of the current frame to the correction data (for example, "1”) output from the correction constant setting circuit, and inputs the added value (for example, "9") to the display device. It is a video signal. For this reason, it is possible to eliminate the difference between the original video signal and the light emission luminance due to the subfield driving method.
  • FIG. 1 (a) shows the 8-bit 25 6th floor using the ADS subfield method.
  • FIG. 2B is a drive waveform diagram in FIG. 1A.
  • FIG. 2 (a) is a conventional 4-bit 16-gradation drive sequence by the ADS subfield method, and (b) is a level 7 by the drive sequence of (a) in FIG.
  • FIG. 9 is a drive waveform diagram at a transition point from to 8 or from 8 to 7.
  • FIG. 3 illustrates the distortion caused by the display device.
  • A is the level of the original video signal (4 bits)
  • (b) is the level at the sampling point
  • (c) is the sampling before the change.
  • D is the signal b obtained by converting the signal a by the ADS subfield method
  • (e) is the LPF output waveform diagrams A and B of the signals a and b.
  • FIG. 4 (a) is a 5-bit driving sequence according to the first embodiment of the driving method of the present invention, and (b) is a level 7 to 8 according to the driving sequence of (a) in FIG.
  • FIG. 9 is a drive waveform diagram at a transition point from or to 8 to 7;
  • FIG. 5 (a) is a 6-bit driving sequence according to the second embodiment of the driving method of the present invention, and (b) is a level 15 to 15 from the driving sequence of (a) in FIG.
  • FIG. 9 is a drive waveform diagram at a transition point from 16 to 16 or from 16 to 15;
  • FIGS. 6A and 6B illustrate distortion caused by the display device of the present invention.
  • FIG. 6A shows the level of the original video signal (4 bits)
  • FIG. 6B shows the sampling point
  • FIG. (D) is the signal c converted by the ADS subfield method after the signal a is corrected by the correction circuit
  • (e) is the LPF output waveform diagram of the signals a and c. A and C.
  • FIG. 7 is a block diagram showing one embodiment of a drive circuit of a display device according to the present invention.
  • one frame consists of four subframes.
  • one frame is composed of four subframes SF4, SF3, SF2, and SF1 with relative luminance ratios of 8, 4, 2, and 1, but in the present invention, furthermore, As one frame, four subframes SF4, SF3, SF2, and SF1 with relative luminance ratios of 8, 4, 2, and 1, and a subframe SF1 with a minimum luminance relative ratio of 1 as the original It is added adjacent to the subframe SF1 with the relative ratio 1 of the minimum luminance, and the luminance arrangement of 8, 4, 2, 1, 1 and 5 bits and 5 surfaces is performed.
  • the 5-bit 5-screen luminance is used.
  • the first frame of the original signal is at level 7, and therefore, five subframes SF4, SF with relative luminance ratios of 8, 4, 2, 1, 1 Consecutive SF 3, SF 2, and SF 1 are selected from 3, SF 2, SF 1, and SF 1, and level 7 is quantized with “01 1 10”.
  • level 8 When the next frame changes to level 8, the relative ratio of luminance is continuous among the five subframes SF4, SF3, SF2, SF1, and SF1 of 8, 4, 2, 1, 1. SF3, SF2, SF1, and SF1 are selected, and level 8 is quantized with “01 1 1”. Therefore, at the transition point from level 7 to level 8, as shown in (b) of Fig. 4, “01 1 1 0” ⁇ 01 1 1 1 J, and lighting at levels 7 and 8 is continuous. do not do.
  • one frame consists of six subframes.
  • five subframes SF5, SF4, SF3, SF2, and SF1 are further added with a subframe SF1 having a minimum luminance relative ratio of 1 to a relative value of the original minimum luminance. It is added adjacent to the sub-frame SF 1 of the ratio 1, and the luminance of 16, 8, 4, 2, 1, 1 and 6 bits and 6 screens are arranged.
  • the nth subframe is further arranged such that the 0th power of subframe 2 having a relative ratio of minimum luminance of 1 is added adjacent to the 0th power of subframe 2 having an original relative ratio of minimum luminance of 1. In this way, the display of 2 n gradations is performed using the combination of (n + 1) bits and the luminance of the (n + 1) screen.
  • the level of the original signal is changed from “2 (n ⁇ 1) power 1” to “2 (n ⁇ 1) power” or “2 (n ⁇ 1) power” to “2 (n ⁇ l) ) Multiplied by 1
  • the present invention relates to a display apparatus configured to display one frame by a plurality of subframes having different relative ratios to project a multi-gradation video signal. Since the luminance sub-frames are arranged adjacent to each other and selected and lit according to changes in the image luminance in the time axis direction, the image quality deteriorates even if the input level of the original signal changes. There is no.
  • reference numeral 10 denotes an example of a display device based on the well-known ADS subfield method (an example of a subfield driving method).
  • the display device 10 is connected to a video signal input terminal 12. and the display drive control circuit 14 consists of the display drive control circuit 14 drives the element 16 1 6 2 to the output side of the 1 6 3, linked through a ... PD P 1 8 Prefecture.
  • Reference numeral 20 denotes a correction circuit (a circuit for removing distortion of a moving image) unique to the present invention.
  • the correction constant setting circuit 26 includes a ROM 30 as a storage unit.
  • the ROM 30 stores, for each pixel, an original image resulting from the ADS subfield method for the PDP 18 displaying an image by the ADS subfield method.
  • Correction data for eliminating the difference between the signal and the emission luminance is stored in advance. This correction data is obtained by actually measuring the characteristics representing the relationship between the original video signal and the emission luminance of the PDP 18 displaying the image by the ADS subfield method, and based on this actually measured data.
  • the correction data when changing from “8” to “8” is obtained based on the measured characteristic data, and the obtained correction data (for example, “1”) “8J is used as an address and is stored in the ROM 30 in advance.
  • the correction data (for example,“ 1 1 ”) when the video signal level changes from“ 8 ”to“ 7 ”is converted to the video signal“ 8 ”.
  • "7" are stored in the ROM 30 in advance as addresses.
  • the correction constant setting circuit 26 is configured to output an original video signal (for example, a signal of level “8”) input to the original video signal input terminal 22 and an output signal ( For example, based on the level “7” signal), corresponding correction data (for example, level “1” data) is read from the ROM 30 for each pixel and output as a set value. I have.
  • the addition circuit 28 is configured to add an original video signal to the correction data output from the correction constant setting circuit 26 and output the added value to the video signal input terminal 12 of the display device 10. .
  • the correction data stored in the ROM 30 is “0” (no correction is needed).
  • the correction data is “ The correction data stored in the ROM 30 when the level changes from “1” to “7” from “8” is described as “1 1”.
  • the correction constant setting circuit 2 Step 6 reads the correction data “1” from the ROM 30 using the signals of levels “7” and “8” as addresses, and outputs it to the addition circuit 28 as a set value.
  • the adder circuit 28 adds the correction data “1” output from the correction constant setting circuit 26 to the video signal (level “8”) of the current frame input to the input terminal 22, and acquires Output to the input terminal 12 of the display device 10 as a signal (level “9”).
  • C When the level of the video signal input to the input terminal 22 one frame before is “8” and the level of the video signal of the current frame input to the input terminal 22 is “7”, the correction constant setting circuit 26 The correction data “1-1” is read from the ROM 30 using the signals of “level # 8” and “7” as addresses, and is output to the adder circuit 28 as set values.
  • the adding circuit 28 adds the correction data “1 1” output from the correction constant setting circuit 26 to the video signal (level “7”) of the current frame input to the input terminal 22, and outputs the corrected video signal.
  • the signal is output to the input terminals 12 of the display device 10 as (level “6”).
  • the original video signal whose level for the corresponding pixel changes from frame to frame "6", “7”, “8”, ..., “8", “7", “6”, ...
  • the original video signal of PDP 18 caused by the ADS subfield method when the level changes from ⁇ 7 ”to“ 8 ”and from“ 8 ”to“ 7 ”by the correction circuit 20
  • the level of the corresponding pixel from the correction circuit 20 for each frame is “ ⁇ “ 6 ”,“ 7 ”,“ 9 ”, ⁇ ⁇ ,“ 8 ”,“ 6 ”,“ 6 ”,.
  • the corrected video signal changes to the input terminal of the display device 10.
  • Display device 10 similarly to the conventional example, a display drive control circuit 1 4 by the driving device 1 6 16 2, 1 6 3, by ... drive control of the signal processing by the ADS subfolder I one field method (signal conversion) PD ⁇ 18 is lit. At this time, the difference between the original video signal and the emission luminance caused by the ADS subfield method is corrected by the correction circuit 20, and this correction signal is input to the input terminal 12 as a video signal. Images without moving image distortion (false contours) are displayed.
  • the video signal corrected for the difference between the original video signal and the light emission luminance caused by the ADS subfield method as described above, and examined in the same manner as in Fig. 5, is as follows.
  • LPF low-pass filter
  • the M frame delay circuit is configured by the frame memory that delays one frame.
  • the present invention is not limited to this, and the original video signal is delayed by M frames (M is a positive integer). Anything that can be output is acceptable.
  • the correction data for eliminating the difference between the original video signal of the display panel and the light emission luminance caused by the ADS subfield method is set by the correction constant setting circuit, and the correction output from the correction constant setting circuit is set by the addition circuit.
  • the corrected video signal to the display device is obtained by adding the original video signal to the data.
  • the correction constant setting circuit having the addition function (corrected video signal output circuit) )
  • the correction constant setting circuit having the addition function (corrected video signal output circuit)
  • a correction video signal output circuit for adding the set correction data to the original video signal and outputting the corrected video data, so as to obtain a corrected video signal to the display device.
  • the present invention is not limited to this, and one screen display period of the display panel is set to a bit corresponding to the display gradation.
  • Display device that is time-divided into N display periods (where N is an integer of 2 or more) and the number of sustain pulses in each divided display period is weighted according to each bit to display a multi-tone image (Ie, a display device using a subfield drive method).
  • N is an integer of 2 or more
  • the display panel of the display device is a PDP is described.
  • the present invention has been described, the present invention is not limited to this, and the present invention can also be applied to the case where the display panel is an LCDP display device.
  • the present invention provides an M frame delay circuit for correcting an original video signal before performing signal processing by a subfield driving method in a display device configured to display a multi-tone image by a subfield driving method.
  • a correction circuit including a correction constant setting circuit and an addition circuit.
  • correction data for eliminating a difference between the original video signal and the light emission luminance is stored in advance.
  • This correction data is obtained, for example, by measuring the original video signal and the emission luminance of a display panel on which an image is displayed by the subfield driving method, and calculating the difference between the original video signal and the emission luminance based on the actual measurement data.
  • Correction data for eliminating the error is stored in advance. For example, correction when the video signal level changes from "7" to "8" such that the video signal level before the M frame is "7" and the video signal level of the current frame is "8" The data is stored as "1".
  • the correction constant setting circuit outputs the video signal (for example, the signal of level “7” one frame before) output from the M frame delay circuit and the video signal of the current frame (for example, signal of level “8”).
  • the correction data for example, “1”
  • the addition circuit outputs a signal (for example, “9”) obtained by adding the video signal of the current frame to the correction data to the display device as a correction video signal.
  • the present invention is particularly effective for a display device that performs pseudo halftone display by error diffusion or the like between one gradation level.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

明 細 害 ディスプレイ装置の駆動方法およびその回路 技術分野
本発明は、 辉度の相対比の異なる複数のサブフレームまたはサブフィ一ルドで 1フレームを構成して多階調の映像信号を映出するようにしたディスプレイ装置 において、 動画の画質低下を補儐するための駆動方法とその回路に関するもので ある。 背景技術
最近、 薄型、 軽量の表示装置として、 PDP (プラズマ ·ディスプレイ ·パネ ル） が注目されている。 この PDPの駆動方式は、 従来の C RT駆動方式とは全 く異なってぉリ、 ディジタル化された映像入力信号による直接駆動方式である。 したがって、 パネル面から発光される輝度階調は、 扱う信号のビッ ト数によって 定まる。
PDPは、 基本的特性の異なる AC型と DC型の 2方式に分けられる。 AC型
PDPでは、 輝度と寿命については十分な特性が得られているが、 階調表示に関 しては、 試作レベルで最大 64階調表示までの報告しかなかった。 これを解決す る方法として、 ア ドレス '表示分離型駆動法 （ADSサブフレーム法） が提案さ れている。
この方法に使用される PDPの駆動シーケンスと駆動波形が第 1図の （a) と
(b) に示される。
第 1図の （a) において、 たとえば、 256階調の場合、 1フレームは、 輝度 の相対比が 1、 2、 4、 8、 1 6、 32、 64、 1 28の 8個のサブフレームで 構成され、 8画面の輝度の組み合わせで 256階調の表示を行うものとする。 第 2図の （b) において、 それぞれのサブフレーム S F 1〜 S F 8は、 リフレ ッシュした 1画面分のデータの害込みを行うァドレス期間 A D 1、 …とそのサブ フレームの輝度レベルを決めるサスティン期間 S T 1 、 …で構成される。 ァ ドレ ス期間では、 最初全画面同時に各ピクセルに初期的に壁電荷が形成され、 その後 サスティンパルスが全画面に与えられ表示を行う。 サブフレームの明るさはサス ティンパルスの数に比例し、 所定の輝度に設定される。 このようにして 2 5 6階 調表示が実現される。
以上のような A C駆動方式では、 階調数を増やせば增やすほど、 1 フレーム期 間内でパネルを点灯発光させる準備期間としてのァドレス期間のビット数が增加 するため、 発光期間としてのサスティン期間が相対的に短くなリ、 最大輝度が低 下する。
このように、 パネル面から発光される輝度階調は、 扱う信号のビット数によつ て定まる。 そのため、 扱う信号のビット数を増やせば、 画質は向上するが、 発光 辉度が低下し、 逆に扱う信号のビット数を滅らせば、 発光輝度が增加するが、 階 調表示が少なくなリ、 画質の低下を招く。
入力信号のビット数よリも出力駆動信号のビット数を低減しながら、 入力信号 と発光輝度との濃淡誤差を最小にするための誤差拡散処理は、 擬似中間調を表現 する処理であリ、 少ない階調で濃淡表現する場合に用いられる。
すなわち、 従来の一般的な誤差拡散処理回路において、 映像信号入力端子に、 n (たとえば 8 ) ビッ トの原画素 A i， j の映像信号が入力し、 垂直方向加算回 路、 水平方向加算回路を経て、 さらにビット変換回路でビッ ト数を nょリ小さい m (たとえば 4 ) ビッ トに滅らす処理をして P D P駆動回路を経て P D Pを発光 する。
また、 前記水平方向加算回路からの誤差拡散信号が、 予め記憶されたデータと 誤差検出回路にて比較されてその差をとつて誤差荷重回路にて所定の係数を掛け て重み付けをし、 誤差検出出力を、 原画素 A i， j ょリ hライン前の画素、 例え ば 1 ラインだけ過去に生じた再現誤差 E j - 1を出力する hライン遅延回路を介 して前記垂直方向加算回路に加算されるとともに、 原画素 A i， j ょリ d ドッ ト B 画素、 例えば 1 ドットだけ過去に生じた再現誤差 E i - 1を出力する d ドッ ト遅延回路を介して前記水平方向加算回路に加算される。 なお、 前記誤差荷重回 路での係数は一般的に全ての和が 1になるように設定する。
この結果、 ビット変換回路の出力端子には、 瞬間的には階段状のような 4ビッ トで表わされる発光輝度レベルが出力されるにも拘らず、 実際は、 階段状の上下 の発光輝度レベルが所定の割合で交互に出力されるので、 平均化された状態で認 識され、 略 y = χの補正輝度線となる。
しかるに、 サブフレーム点灯方式では、 原信号の入力レベルがある変化をした ときに、 画面の一部分において画質が低下するという問題があった。
例えば、 第 2図の （a ) に示すように、 画像信号として輝度順に S F 4から S
F 1まで走査するような 4ビッ卜が用いられている場合において、 原信号の最初 のフレームの入力がレベル 7で、 つぎのフレームの入力がレベル 8に変化したと き、 レベル 7は 0 1 1 1で量子化され、 レベル 8は 1 0 0 0で量子化される。 そ のため、 レベル 7から 8への変化点では、 第 2図の （b ) のように 0 1 1 1 1 0 0 0となって、 レベル 7の点灯と 8の点灯が連続して、 そのときの輝度は、 レべ ル 7や 8の約 2倍に達して白線となってみえる。
逆に、 レベル 8から 7への変化点では、 1 0 0 0 0 1 1 1 となって、 不点灯期 間が速続して黒線となってみえる。
ちなみに、 フレーム周波数の 1ノ 2を遮断周波数とする L P F (ローパスフィ ルタ） に、 第 3図の （c ) に示すような変換前のサンプリング信号 aと第 3図の ( d ) に示すような A D Sサブフィールド法の波形に変換された信号 bとを通し て比較すると、 第 3図の （e ) に示すように、 映像信号のレベルが 「7」 から
「8」 に変化する点と、 映像信号のレベルが 「8」 から 「7」 に変化する点で大 きな差異が認められた。 この図において、 Aは信号 aの L P F出力波形を表わし、 Bは信号 bの L P F出力波形を表わす。
このように、 画像信号を複数個のサブフレームに時間分割して表示再生する方 式では、 時間軸方向に変化する動画像を表示する場合、 レベルの変化点において 原信号の変化と必ずしも一致しないレベルが存在する。 このため、 画質が低下す るという問題があった。
特に、 一階調レベル間を誤差拡散などによる擬似中間調表示を行う場合、 時間 軸方向に点滅させるため問題があった。
本発明の第 1の目的は、 サブフレーム法の中間調表示に起因する動画の画質低 下を補惯する方法と装 «を提供することを目的とする。 発明の開示
本発明によるディスプレイ装置の駆動方法は、 輝度の相対比の異なる複数のサ ブフレームで 1フレームを構成して多階調の映像信号を映出するようにしたディ スプレイ装置において、 2つの最小輝度サブフレームを隣接して配置し、 時間軸 方向の画像輝度の変化に応じて選択し点灯するようにしたものである。
たとえば、 原信号のレベルが 7から 8へまたは 8から 7へ変化したとき、 5ビ ット 5画面の輝度が利用され、 レベル 8に対するサブフレームとして 4、 2、 1、 1の S F 3、 S F 2、 S F 1、 S F 1が選択され、 レベル 7に対するサブフレー ムとして 4、 2、 1の SF 3、 S F 2、 SF 1が選択される。
さらに具体的には、 1フレームがレベル 7から 8へまたは 8から 7へ変化した とき、 レべノレ 7は、 SF4、 SF 3、 S F 2、 S F 1、 SF 1のうち SF 3、 S F 2、 S F 1によリ、 レベル 7は 「 01 1 10」 で量子化され、 レベル 8は、 S F4、 SF 3、 SF 2、 S F 1、 SF 1のうち SF 3、 S F 2、 S F 1、 S F 1 によリ、 レベル 8は 「01 1 1 1」 で量子化される。 したがって、 このレベル 7 からレベル 8への変化点では、 ！"01 1 1 0」 「01 1 1 1」 となって、 レベル 7とレベル 8での点灯が連続せず、 また、 レベル 8からレベル 7への変化点では、 「01 1 1 1j 「0 1 1 1 0」 となって、 レベル 8とレベル 7での不点灯が連続 しないので、 そのときの輝度の大きな変化がなく、 画質が低下することはない。 本発明によるディスプレイ装置の駆動方法は、 サブフィールド駆動法による信 号処理前に、 原映像信号と発光輝度との差異を無くすために原映像信号を補正す る補正回路を設けたことを特徵としている。 この補正回路は、 原映像信号を Mフ レーム （Mは正の整数で例えば M= 1 ) 遅延させて出力する Mフレーム遅延回路 と、 ディスプレイパネルの各画素について、 原映像信号と Mフレーム遅延回路の 出力信号に基づいて、 画素毎にサブフィールド駆動法に起因する原映像信号と発 光輝度の差異をなくすための補正データを設定して出力する補正定数設定回路と、 この補正定数設定回路の出力する補正データに原映像信号を加算し、 サブフィー ルド駆動法による処理対象の映像信号とする加算回路とを具備している。
補正定数設定回路内の記憶部 （例えば R OM) には、 サブフィールド駆動法で 画像を表示したディスプレイパネルについて原映像信号と発光輝度の関係を表わ す特性を実測し、 この実測データを元にしてディスプレイパネルの各画素につい て得られた原映像信号と発光輝度の差異をなくすための補正データが予め記憶さ れている。 例えば、 Mフレーム （例えば M = l ) 前の映像信号 （映像データ） が
「7」 、 現フレームの映像信号が 「8」 というように、 映像信号のレベルが 「 7」 から 「8」 に変化する時の補正データとして、 映像信号 「7」 、 「8」 をァドレ スとしたデータ 「1」 が記憶されている。
補正定数設定回路は、 Mフレーム遅延回路の出力する Mフレーム前の映像信号
(例えば 1 フレーム前のレベル 「 7」 の信号） と現フレームの映像信号 （例えば レベル 「8」 の信号） に基づいて （例えばレベル 「 7」 の信号とレベル 「8」 の 信号をアドレスとして） 、 内蔵する記憶部 （例えば R OM) から補正データ （例 えば 「1」 ） を読み出して出力する。 加算回路は、 補正定数設定回路から出力す る補正データ （例えば 「1」 ） に現フレームの映像信号 （例えば 「8」 ） を加算 し、 加算値 （例えば 「9」 ） をディスプレイ装置への入力映像信号とする。 この ため、 サブフィ一ルド駆動法に起因する原映像信号と発光輝度の差異を無くすこ とができる。 図面の簡単な説明
第 1図において、 （a ) は、 A D Sサブフィールド法による 8ビット 2 5 6階 調の駆動シーケンスであり、 （b) は、 第 1図の （a ) における駆動波形図であ る。
第 2図において、 （a ) は、 AD Sサブフィールド法による従来の 4ビット 1 6階調の駆動シーケンスであリ、 （b) は、 第 2図の （a ) の駆動シーケンスに よるレベル 7から 8へまたは 8から 7への変化点の駆動波形図である。
第 3図は、 ディスプレイ装置による歪を説明するもので、 （a ) は原映像信号 (4ビット） のレベルでぁリ、 （b) はサンプリング点でぁリ、 （c) は変化前 のサンプリング信号 aであリ、 （d) は信号 aを AD Sサブフィールド法で変換 した信号 bであリ、 （e) は信号 a、 bの L P F出力波形図 A、 Bである。 第 4図において、 （a ) は、 本発明の駆動方法の第 1実施例による 5ビット駆 動シーケンスであリ、 （b ) は、 第 4図の （a ) の駆動シーケンスによるレベル 7から 8へまたは 8から 7への変化点の駆動波形図である。
第 5図において、 （a ) は、 本発明の駆動方法の第 2実施例による 6ビット駆 動シーケンスであリ、 （b) は、 第 5図の （a ) の駆動シーケンスによるレベル 1 5から 1 6へまたは 1 6から 1 5への変化点の駆動波形図である。
第 6図は、 本発明のディスプレイ装置による歪を説明するもので、 （a ) は原 映像信号 （4ビット） のレベルでぁリ、 （b) はサンプリ ング点であり、 （c ) は変化前のサンプリング信号 aであリ、 （d) は信号 aを補正回路で補正した後 に AD Sサブフィールド法で変換した信号 cであリ、 （e ) は信号 a、 cの L P F出力波形図 A、 Cである。
第 7図は、 本発明によるディスプレイ装置の駆動回路の実施の一形態を示すブ ロック図である。 発明を実施するための最良の形態
以下、 本発明によるディスプレイ装置の駆動方法の実施例を説明する。
第 1実施例を第 4図の （a ) および （b) によリ説明する。
第 4図の （a ) において、 たとえば、 1フレームが 4個のサブフレームからな る場合、 従来は、 1フレームとして、 輝度の相対比 8、 4、 2、 1の 4個のサブ フレーム SF 4、 S F 3、 SF 2、 S F 1で構成しているが、 本発明では、 さら に 1フレームとして、 輝度の相対比 8、 4、 2、 1の 4個のサブフレーム S F 4、 SF 3、 SF 2、 SF 1に、 さらに最小輝度の相対比 1のサブフレーム S F 1を 元の最小輝度の相対比 1のサブフレーム S F 1に隣接して付加し、 8、 4、 2、 1、 1の 5ビット 5面面の輝度配置とする。
そして、 原信号のレベルが 7から 8へまたは 7から 8へ変化したとき （変化量 が最小値のとき） 、 5ビット 5画面の輝度が利用される。
このような、 5ビット 5面面の輝度の組み合わせを利用して、 第 4図の （b) に示すように、 原信号のレベルが 7から 8へまたは 7から 8へ変化したときの 1 6階調の表示を行う具体的例を説明すると、 原信号における最初のフレームがレ ベル 7であるから、 輝度の相対比 8、 4、 2、 1、 1の 5個のサブフレーム S F 4、 S F 3、 SF 2、 SF 1、 S F 1のうち、 連続する S F 3、 S F 2、 S F 1 が選択され、 レベル 7は 「01 1 10」 で量子化される。
つぎのフレームがレベル 8へ変化したとき、 輝度の相対比 8、 4、 2、 1、 1 の 5個のサブフレーム S F 4、 S F 3、 SF 2、 S F 1、 S F 1のうち、 連続す る S F 3、 S F 2、 SF 1、 S F 1が選択され、 レベル 8は 「01 1 1 1」 で量 子化される。 したがって、 このレベル 7からレベル 8への変化点では、 第 4図の (b ) のように 「01 1 1 0」 Γ 01 1 1 1 J となって、 レベル 7とレベル 8で の点灯が連続しない。
また、 レベル 8からレベル 7への変化点でも同様に、 第 4図の （b) のように 「01 1 1 1」 「0 1 1 1 0」 となって、 レベル 8とレベル 7での不点灯が連続 しない。
このように、 これらの変化点での輝度に大きな変化がなく、 画質が低下するこ とはない。
第 2実施例を第 5図の （a) および （b) によリ説明する。
第 5図の （a) において、 たとえば、 1フレームが 6個のサブフレームからな る場合、 本発明では、 前記同様 5個のサブフレーム S F 5、 S F4、 S F 3、 S F 2、 SF 1に、 さらに最小輝度の相対比 1のサブフレーム S F 1を元の最小輝 度の相対比 1のサブフレーム S F 1に隣接して付加し、 16、 8、 4、 2、 1、 1の 6ビッ ト 6画面の輝度配置する。
そして、 原信号のレベルが 1 5からレベル 1 6への変化点では、 第 5図の （b) のように 「01 1 1 10」 ！"01 1 1 1 1」 となって、 レベル 1 5とレベル 1 6 での点灯が連続しない。
また、 レベル 1 6からレベル 1 5への変化点でも同様に、 第 5図の （b) のよ うに 「01 1 1 1.1」 「0 1 1 1 1 0」 となって、 レベル 1 6とレベル 1 5での 不点灯が連続しない。
このように、 レベル 1 5から 1 6への点灯が連続せずまたは 1 6から 1 5への 不点灯が連続しないので、 そのときの輝度の大きな変化がなく、 画質が低下する ことはない。
前記具体例を一般的に表すとつぎのようになる。
1フ L ムは、 nビッ ト構成で、 輝度の相対比が 2の （n— 1) 乗、 2の （n 一 2) 乗、 ···、 2の （n— n = 0) 乗の n個のサブフレームに、 さらに最小輝度 の相対比 1のサブフレーム 2の 0乗を元の最小輝度の相対比 1のサブフレーム 2 の 0乗に隣接して付加して配置する。 このように、 （n+ 1 ) ビッ ト、 （n+ 1 ) 画面の輝度の組み合わせを利用して 2の n乗階調の表示を行う。
そして、 原信号のレベルが 「2の （n— 1) 乗一 1」 から 「2の （n— 1) 乗」 へまたは 「2の （n— l) 乗」 から 「2の （n— l) 乗一 1」 へ変化したとき
(変化量が最小値のとき） 、 n+ 1ビッ ト、 n + 1画面の輝度が利用され、 レべ ノレ 「2の （n— l) 乗」 に対するサブフレームと して S F 「2の （n— 2) 乗」 、 SF 「2の （n— 3) 乗」 、 ···、 SF 「2の （n— n = 0) 乗」 、 S F 「2の (n - n = 0) 乗」 が選択され、 レベル 「2の （n— l) 乗一 1」 に対するサブ フレームと して SF 「2の （n— 2) 乗」 、 S F 「2の （n— 3) 乗 J 、 ···、 S F 「2の （n— n = 0) 乗」 が選択される。 上述のように、 本発明は、 辉度の相対比の異なる複数のサブフレームで 1フレ ームを構成して多階調の映像信号を映出するようにしたディスプレイ装置におい て、 2つの最小輝度サブフレームを隣接して配置し、 時間軸方向の画像輝度の変 化に応じて選択し点灯するようにしたので、 原信号の入力レベルがある変化をし ても、 画質が低下するということがない。
本発明によるディスプレイ装置の駆動回路の実施の一形態を説明する。
第 7図において、 10は、 公知の AD Sサブフィールド法 （サブフィールド駆 動法の一例） によるディスプレイ装置の一例を示すもので、 このディスプレイ装 置 1 0は、 映像信号入力端子 1 2に結合したディスプレイ駆動制御回路 14と、 このディスプレイ駆動制御回路 14の出力側に駆動素子 16 1 62、 1 63、 …を介して結合した PD P 1 8とからなっている。
20は、 本発明に特有の補正回路 （動画像の歪を除去するための回路） で、 こ の補正回路 20は、 原映像信号入力端子 22に結合した Mフレーム遅延回路の一 例 （M= lの場合） としてのフレームメモリ 24と、 このフレームメモリ 24の 出力側と前記原映像信号入力端子 22とに結合された補正定数設定回路 26と、 この補正定数設定回路 26の出力側と前記原映像信号入力端子 22とに結合され た加算回路 28とからなっている。
補正定数設定回路 26は、 記憶部としての ROM30を具備し、 この ROM3 0には、 ADSサブフィールド法で画像を表示した PDP 1 8について、 画素毎 に AD Sサブフィ一ルド法に起因する原映像信号と発光輝度の差異をなくすため の補正データが予め記憶されている。 この補正データは、 ADSサブフィールド 法で画像を表示した PDP 1 8について原映像信号と発光輝度の関係を表わす特 性を実測し、 この実測データを元にして求められる。
例えば、 Mフレーム （例えば M= l) 前の映像信号 （映像データ） のレベルが 「7」 、 現フレームの映像信号のレベルが 「8」 というように、 映像信号のレべ ルが 「7」 から 「8」 に変化する時の補正データは、 実測した特性データを元に して求められ、 この求められた補正データ （例えば 「1」 ） 力' 映像信号 「7」 、 「8J をアドレスとして ROM30に予め記慷されている。 同様にして、 映像信 号のレベルが Γ8」 から 「7」 に変化する時の補正データ （例えば 「一 1」 ） は, 映像信号 「8」 、 「7」 をアドレスとして ROM30に予め記憶されている。 前記補正定数設定回路 2 6は、 PDP 1 8の各面素について前記原映像信号入 力端子 22に入力した原映像信号 （例えばレベル 「8」 の信号） と前記フレーム メモリ 24からの出力信号 （例えばレベル 「7」 の信号） とに基づいて、 画素毎 に前記 ROM 30から対応した補正データ （例えばレベル 「 1」 のデータ） を読 み出し、 これを設定値として出力するように構成されている。 前記加算回路 28 は、 前記補正定数設定回路 26の出力する補正データに原映像信号を加算し、 加 算値を前記ディスプレイ装置 1 0の映像信号入力端子 1 2に出力するように構成 されている。
つぎに、 前記実施形態例の作用を第 6図を併用して説明する。
説明の便宜上、 対応画素についてフレーム毎にサンプリングされた原映像信号 のレベルが、 ···、 「6」 、 「7」 、 「8」 、 ··-、 「8」 、 「7」 、 「6」 、 …と 変化し、 このレベルが 「6」 から 「7」 に変化する時と、 レベルが 「7」 から
「6」 に変化する時の ROM30に記憶された補正データはそれぞれ 「0」 （補 正不要） 、 レベルが 「 7」 から 「8」 に変化する時の ROM30に記憶された補 正データは 「1」 、 レベルが 「8」 から 「7」 に変化する時の ROM 3 0に記憶 された補正データは 「一 1」 であるとして説明する。
(ィ） 入力端子 2 2に 1 フレーム前に入力した映像信号のレベルが 「7」 、 入 力端子 22に入力した現フレームの映像信号のレベルが 「8」 の時には、 補正定 数設定回路 2 6は、 レベル 「7」 、 「8」 の信号をア ドレスとして ROM 3 0力、 ら補正データ 「1」 を読み出し、 設定値として加算回路 2 8に出力する。
(口） 加算回路 2 8は、 入力端子 22に入力した現フレームの映像信号 （レべ ル 「8」 ） に、 補正定数設定回路 26から出力する補正データ 「1」 を加算し、 捕正映像信号 （レベル 「9」 ） としてディスプレイ装置 1 0の入力端子 1 2に出 力する。 (ハ） 入力端子 22に 1フレーム前に入力した映像信号のレベルが 「8」 、 入 力端子 22に入力した現フレームの映像信号のレベルが 「7」 の時には、 補正定 数設定回路 26は、 レベル Γ8」 、 「7」 の信号をア ドレスとして ROM 30力 ら補正データ 「一 1」 を読み出し、 設定値として加算回路 28に出力する。
(二） 加算回路 28は、 入力端子 22に入力した現フレームの映像信号 （レべ ル 「7」 ） に、 補正定数設定回路 26から出力する補正データ 「一 1」 を加算し、 補正映像信号 （レベル 「6」 ） としてディスプレイ装置 10の入力端子 1 2に出 力する。
従って、 対応画素についてフレーム毎にレベルが、 ···、 「6」 、 「7」 、 「8」 、 ···、 「8」 、 「7」 、 「6」 、 …と変化する原映像信号が入力端子 22に入力 すると、 補正回路 20によって、 レベルが Γ7」 から 「8」 へ、 「8」 から 「7」 へ変化する時の、 ADSサブフィールド法に起因する PDP 1 8の原映像信号と 発光輝度の差異が補正される。 このため、 補正回路 20からは、 対応画素につい てフレーム毎にレベルが、 "ヽ 「6」 、 「7」 、 「9」 、 ·■■、 「8」 、 「6」 、 「6」 、 …と変化する補正された映像信号が、 ディスプレイ装置 1 0の入力端子
1 2に入力する。
ディスプレイ装置 10は、 従来例と同様にして、 ディスプレイ駆動制御回路 1 4による駆動素子 1 6 162、 1 63、 …の駆動制御によって、 ADSサブフ ィ一ルド法による信号処理 （信号変換） で PD Ρ 1 8を点灯表示する。 このとき、 補正回路 20で AD Sサブフィールド法に起因する原映像信号と発光輝度の差異 が補正され、 この補正信号が入力端子 1 2に映像信号として入力しているので、 その PDP 1 8では動画像歪 （偽輪郭） のない画像が表示される。
ちなみに、 上述のようにして、 AD Sサブフィールド法に起因する原映像信号 と発光輝度の差異が補正された映像信号について、 第 5図の場合と同様に検討し て見ると次のようになった。 すなわち、 AD Sサブフィールド法の波形に変換さ れる前の原映像信号 （サンプリング信号） aと、 この信号 aを本発明の補正回路 20で補正した後に ADSサブフィ一ルド法の波形に変換された信号 cとを、 フ レーム周波数の 1ノ 2を遮断周波数とする L P F (ローパスフィルタ） に通して 比較すると、 第 2図の （e ) に示すように、 映像信号のレベルが 「7」 から 「8 J に変化する点と、 映像信号のレベルが 「 8」 から 「7」 に変化する点で発生する 時間方向の歪を、 第 3図の （e ) に示した従来例と比べ、 大幅に軽滅させること ができた。
前記実施例では、 Mフレーム遅延回路を 1 フレーム遅延させるフレームメモリ で構成した場合について説明したが、 本発明はこれに限るものでなく、 原映像信 号を Mフレーム （Mは正の整数） 遅延させて出力するものであればよい。
前記実施例では、 補正定数設定回路によって A D Sサブフィールド法に起因す るディスプレイパネルの原映像信号と発光輝度の差異をなくすための補正データ を設定し、 加算回路によって補正定数設定回路の出力する補正データに原映像信 号を加算してディスプレイ装置への補正映像信号を得るようにしたが、 本発明は これに限るものでなく、 加算機能を具備した補正定数設定回路 （補正映像信号出 力回路） によってディスプレイ装置への補正映像信号を得るようにしてもよい。 すなわち、 ディスプレイパネルの各画素についての原映像信号と Mフレーム遅 延回路の出力信号に基づいて、 画素毎に A D Sサブフィ一ルド法に起因するディ スプレイパネルの原映像信号と発光輝度の差異をなくすための補正データを設定 するとともに、 この設定補正データを原映像信号に加算して出力する補正映像信 号出力回路を設けて、 ディスブレイ装置への補正映像信号を得るようにしてもよ い。
前記実施例では、 A D Sサブフィ一ルド法によるディスプレイ装置に本発明を 利用した場合について説明したが、 本発明はこれに限るものでなく、 ディスプレ ィパネルの 1画面表示期間を表示階調に対応したビッ ト数 N ( Nは 2以上の整数） の表示期間に時分割し、 各分割表示期間のサスティンパルス数に各ビッ卜に対応 した重み付けをして多階調画像を表示するようにしたディスプレイ装置 （すなわ ちサブフィ一ルド駆動法によるディスプレイ装置） に利用することができる。 前記実施例では、 ディスプレイ装置のディスプレイパネルが P D Pの場合につ いて説明したが、 本発明はこれに限るものでなく、 ディスプレイパネルが L C D Pのディスプレイ装置の場合についても利用することができる。
上述のように、 本発明は、 サブフィールド駆動法で多階調画像を表示するよう にしたディスプレイ装置において、 サブフィールド駆動法による信号処理前に原 映像信号を補正するための、 Mフレーム遅延回路、 補正定数設定回路及び加算回 路を具備した補正回路を設けている。 そして、 この補正定数設定回路内の記憶部 (例えば R OM) には、 原映像信号と発光輝度の差異をなくすための補正データ が予め記憶されている。 この補正データは、 例えば、 サブフィールド駆動法によ つて画像が表示されたディスプレイパネルについて原映像信号と発光輝度を実測 し、 その実測データを元にして求めた、 原映像信号と発光輝度の差異をなくすた めの補正データが予め記憶されている。 例えば、 Mフレーム前の映像信号のレべ ルが 「7」 、 現フレームの映像信号のレベルが 「8」 というように、 映像信号の レベルが 「7」 から 「8」 に変化する時の補正データは、 「1」 とレ、うように記 憶されている。
そして、 補正定数設定回路は、 Mフレーム遅延回路の出力する Mフレーム前の 映像信号 （例えば 1 フレーム前のレベル 「 7」 の信号） と現フレームの映像信号 (例えばレベル 「8」 の信号） とに基づいて （例えばレベル 「 7」 の信号とレべ ル 「8」 の信号をア ドレスとして） 、 記憶部 （例えば R OM) から補正データ (例えば 「1」 ） を読み出して出力する。 加算回路は、 この補正データに現フレ ームの映像信号を加算した信号 （例えば 「9」 ） を補正映像信号としてディスプ レイ装置に出力する。 このため、 サブフィールド駆動法に起因する原映像信号と 発光輝度の差異を無くすことができ、 動画像の歪 （偽輪郭） を除去することがで さる。 産業上の利用可能性
本発明は、 特に、 一階調レベル間を誤差拡散などによる擬似中間調表示を行う ディスプレイ装置に有効である。

Claims

請 求 の 範 囲
1. 輝度の相対比の異なる複数のサブフレームで 1フレームを構成して多階調の 映像信号を映出するようにしたディスプレイ装 Sにおいて、 2つの最小輝度サブ フレームを隣接して配置し、 時間軸方向の画像輝度の変化に応じて選択し点灯す るようにしたことを特徴とするディスプレイ装置の駆動方法。
2. 輝度の相対比の異なる複数のサブフレームで 1フレームを構成して多階調の 映像信号を映出するようにしたディスプレイ装置において、 1フレームは、 nビ ッ ト構成で、 輝度の相対比が 2の （n— 1) 乗、 2の （n— 2) 乗、 ·■·、 2の (n-n = 0) 乗の n個のサブフレーム （SF) に、 さらに最小輝度の相対比 1 のサブフレーム 2の 0乗を元の最小輝度の相対比 1のサブフレーム 2の 0乗に隣 接して付加して配置し、 時間軸方向の面像輝度の変化に応じて選択し点灯するよ うにしたことを特徴とするディスプレイ装置の駆動方法。
3. 輝度の相対比の異なる複数のサブフレームで 1フレームを構成して多階調の 映像信号を映出するようにしたディスプレイ装置において、 1フレームは、 nビ ッ ト構成で、 輝度の相対比が 2の （n— 1) 乗、 2の （n— 2) 乗、 ···、 2の (n - n = 0) 乗の n個のサブフレーム （S F) に、 さらに最小輝度の相対比 1 のサブフレーム 2の 0乗を元の最小輝度の相対比 1のサブフレーム 2の 0乗に隣 接して付加して配置し、 原信号のレベルが 「2の （n— 1) 乗一 1」 から 「2の (n— 1 ) 乗」 へまたは Γ2の （n— 1 ) 乗」 から 「2の （n— 1 ) 乗一 1」 へ 変化したとき、 n+ 1 ビッ ト、 n + 1画面の輝度が利用され、 レベル 「2の （n 一 1) 乗」 に対するサブフレームとして S F 「2の （n— 2) 乗」 、 SF 「2の (n— 3) 乗」 、 '··、 S F 「2の （n— n = 0) 乗」 、 S F 「2の （n— n = 0) 乗 J が選択され、 レベル 「2の （n— 1 ) 乗一 1」 に対するサブフレームとして S F 「2の （n— 2) 乗」 、 S F 「2の （n— 3) 乗」 、 ■·ヽ SF 「2の （n— n = 0) 乗」 が選択されるようにしたことを特徴とするディスプレイ装置の駆動 方法。
4 . ディスプレイパネルの 1画面表示期間を表示階調に対応したビッ ト数 N ( N は 2以上の整数） の表示期間に時分割し、 各分割表示期間のサスティンパルス数 に各ビットに対応した重み付けをして多階調画像を表示するようにした、 サブフ ィールド駆動法によるディスブレイ装置において、 前記サブフィ一ルド駆動法に よる信号処理前に原映像信号を補正するための補正回路を設け、 この補正回路は、 前記原映像信号を Mフレーム （Mは正の整数） 遅延させて出力する Mフレーム遅 延回路と、 前記ディスプレイパネルの各画素について、 前記原映像信号と前記 M フレーム遅延回路の出力信号に基づいて、 画素毎に前記サブフィールド駆動法に 起因する原映像信号と発光輝度の差異をなくすための補正データを設定して出力 する補正定数設定回路と、 この補正定数設定回路の出力する補正データに前記原 映像信号を加算し、 前記サブフィールド駆動法による処理対象の映像信号とする 加算回路とを具備してなることを特徴とするディスプレイ装置の動画像歪除去回 路。
5 . ディスプレイパネルの 1画面表示期間を表示階調に対応したビット数 N ( N は 2以上の整数） の表示期間に時分割し、 各分割表示期間のサスティンパルス数 に各ビットに対応した重み付けをして多階調画像を表示するようにした、 サブフ ィールド駆動法によるディスプレイ装置において、 前記サブフィ一ルド駆動法に よる信号処理前に原映像信号を補正するための補正回路を設け、 この補正回路は、 前記原映像信号を Mフレーム （Mは正の整数） 遅延させて出力する Mフレーム遅 延回路と、 前記ディスプレイパネルの各画素について、 前記原映像信号と前記 M フレーム遅延回路の出力信号に基づいて、 画素毎に前記サブフィ一ルド駆動法に 起因する原映像信号と発光輝度の差異をなくすための補正データを設定するとと もに、 この設定補正データを前記原映像信号に加算し、 前記サブフィールド駆動 法による処理対象の映像信号とする補正映像信号出力回路とを具備してなること を特徴とするディスプレイ装置の動画像歪除去回路。
6 . Mフレーム遅延回路は原映像信号を 1 フレーム遅延させて出力する 1 フレ一 ムメモリからなる請求項 4または 5記載のディスプレイ装置の動画像歪除去回路。
PCT/JP1996/000899 1995-04-07 1996-04-02 Procede de commande de dispositif d'affichage et circuit correspondant WO1996031865A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
AU51237/96A AU708690B2 (en) 1995-04-07 1996-04-02 Drive method and drive circuit of display device
DE69634251T DE69634251T2 (de) 1995-04-07 1996-04-02 Verfahren zur steuerung einer anzeigetafel
CA002217177A CA2217177C (en) 1995-04-07 1996-04-02 Drive method and drive circuit of display device
EP96907756A EP0837441B1 (en) 1995-04-07 1996-04-02 Method of driving display device
US08/930,866 US6344839B1 (en) 1995-04-07 1996-04-02 Drive method and drive circuit of display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7/108191 1995-04-07
JP10819195A JP3312529B2 (ja) 1995-04-07 1995-04-07 ディスプレイ装置の駆動方法
JP7/201387 1995-07-14
JP20138795A JP3355882B2 (ja) 1995-07-14 1995-07-14 ディスプレイ装置の動画像歪除去回路

Publications (1)

Publication Number Publication Date
WO1996031865A1 true WO1996031865A1 (fr) 1996-10-10

Family

ID=26448137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/000899 WO1996031865A1 (fr) 1995-04-07 1996-04-02 Procede de commande de dispositif d'affichage et circuit correspondant

Country Status (8)

Country Link
US (1) US6344839B1 (ja)
EP (1) EP0837441B1 (ja)
KR (1) KR100389514B1 (ja)
AU (1) AU708690B2 (ja)
CA (1) CA2217177C (ja)
DE (1) DE69634251T2 (ja)
TW (1) TW326121B (ja)
WO (1) WO1996031865A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0910061A1 (en) * 1997-10-16 1999-04-21 Nec Corporation Method and apparatus for correcting false contours in a moving display
WO1999030310A1 (en) * 1997-12-10 1999-06-17 Matsushita Electric Industrial Co., Ltd. Detector for detecting pseudo-contour noise and display apparatus using the detector
DE19745546C2 (de) * 1996-10-14 2002-07-18 Mitsubishi Electric Corp Anzeigevorrichtung
EP0874348B1 (en) * 1997-04-25 2008-12-31 Thomson Licensing, S.A. Process and device for addressing of a plasma display with diverse codes

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758294B2 (ja) * 1997-04-10 2006-03-22 株式会社富士通ゼネラル ディスプレイ装置の動画補正方法及び動画補正回路
US6496194B1 (en) 1998-07-30 2002-12-17 Fujitsu Limited Halftone display method and display apparatus for reducing halftone disturbances occurring in moving image portions
TW446929B (en) * 1998-07-30 2001-07-21 Fujitsu Ltd Halftone display method and display apparatus for reducing halftone disturbances occurring in moving image portions
FR2794563B1 (fr) * 1999-06-04 2002-08-16 Thomson Multimedia Sa Procede d'adressage de panneau d'affichage au plasma
JP3580732B2 (ja) * 1999-06-30 2004-10-27 富士通株式会社 色温度若しくは色偏差を一定にするプラズマ・ディスプレイ・パネル
JP2001083926A (ja) * 1999-09-09 2001-03-30 Sharp Corp 動画偽輪郭補償方法およびその方法を用いた画像表示装置
US6525702B1 (en) * 1999-09-17 2003-02-25 Koninklijke Philips Electronics N.V. Method of and unit for displaying an image in sub-fields
JP4484276B2 (ja) 1999-09-17 2010-06-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置およびその表示方法
TW482992B (en) * 1999-09-24 2002-04-11 Semiconductor Energy Lab El display device and driving method thereof
US6674446B2 (en) * 1999-12-17 2004-01-06 Koninilijke Philips Electronics N.V. Method of and unit for displaying an image in sub-fields
JP2001324960A (ja) * 2000-03-10 2001-11-22 Ngk Insulators Ltd ディスプレイシステム及びディスプレイの管理方法
JP4240743B2 (ja) * 2000-03-29 2009-03-18 ソニー株式会社 液晶表示装置及びその駆動方法
JP4655341B2 (ja) * 2000-07-10 2011-03-23 日本電気株式会社 表示装置
WO2002007142A1 (en) * 2000-07-19 2002-01-24 Matsushita Electric Industrial Co., Ltd. Ocb liquid crystal display with active matrix and supplemental capacitors and driving method for the same
KR100370491B1 (ko) * 2000-12-28 2003-01-30 엘지전자 주식회사 고주파 플라즈마 디스플레이 패널의 구동방법
US20040113901A1 (en) * 2001-01-26 2004-06-17 Isao Kawahara Signal processor
CN1720565A (zh) * 2002-11-29 2006-01-11 皇家飞利浦电子股份有限公司 显示装置中的子场驱动像素
JP4817000B2 (ja) * 2003-07-04 2011-11-16 ソニー株式会社 画像処理装置および方法、並びにプログラム
KR100508930B1 (ko) * 2003-10-01 2005-08-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 장치 및 구동 방법
JP2007163580A (ja) 2005-12-09 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置
CN101650908B (zh) * 2009-07-20 2014-10-01 北京巨数数字技术开发有限公司 一种获取基准亮度的方法和逐点校正系统及校正方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125182A (ja) * 1982-12-29 1984-07-19 Matsushita Electric Ind Co Ltd 映像表示装置
JPS59154884A (ja) * 1983-02-23 1984-09-03 Matsushita Electric Ind Co Ltd 映像表示装置
JPH0363692A (ja) * 1989-08-01 1991-03-19 Sharp Corp 表示装置の駆動回路
JPH04211294A (ja) * 1990-03-02 1992-08-03 Hitachi Ltd 表示装置、階調表示方法及び駆動回路
JPH05127613A (ja) * 1991-11-05 1993-05-25 Nippon Hoso Kyokai <Nhk> 中間調画像表示方法
JPH077702A (ja) * 1993-06-18 1995-01-10 Fujitsu General Ltd プラズマディスプレイ表示装置
JPH0749663A (ja) * 1993-08-09 1995-02-21 Nec Corp プラズマディスプレイパネルの駆動方法
JPH07140922A (ja) * 1993-11-15 1995-06-02 Fujitsu General Ltd ディスプレイ装置の駆動方法
JPH07175439A (ja) * 1993-12-17 1995-07-14 Fujitsu General Ltd ディスプレイ装置の駆動方法
JPH07248743A (ja) * 1994-03-11 1995-09-26 Fujitsu General Ltd 階調表示方法
JPH07261696A (ja) * 1994-03-18 1995-10-13 Fujitsu General Ltd 階調表示方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
JP3276406B2 (ja) * 1992-07-24 2002-04-22 富士通株式会社 プラズマディスプレイの駆動方法
JP2853537B2 (ja) * 1993-11-26 1999-02-03 富士通株式会社 平面表示装置
KR100344861B1 (ko) * 1994-08-23 2002-11-23 아사히 가라스 가부시키가이샤 액정 디스플레이 장치의 구동 방법
CA2204124C (en) * 1994-10-30 2002-12-17 Helmut Stiebig Trichromatic sensor
JP3555995B2 (ja) * 1994-10-31 2004-08-18 富士通株式会社 プラズマディスプレイ装置
JP3891499B2 (ja) * 1995-04-14 2007-03-14 パイオニア株式会社 プラズマディスプレイパネルにおける輝度調整装置
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US5767828A (en) * 1995-07-20 1998-06-16 The Regents Of The University Of Colorado Method and apparatus for displaying grey-scale or color images from binary images

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125182A (ja) * 1982-12-29 1984-07-19 Matsushita Electric Ind Co Ltd 映像表示装置
JPS59154884A (ja) * 1983-02-23 1984-09-03 Matsushita Electric Ind Co Ltd 映像表示装置
JPH0363692A (ja) * 1989-08-01 1991-03-19 Sharp Corp 表示装置の駆動回路
JPH04211294A (ja) * 1990-03-02 1992-08-03 Hitachi Ltd 表示装置、階調表示方法及び駆動回路
JPH05127613A (ja) * 1991-11-05 1993-05-25 Nippon Hoso Kyokai <Nhk> 中間調画像表示方法
JPH077702A (ja) * 1993-06-18 1995-01-10 Fujitsu General Ltd プラズマディスプレイ表示装置
JPH0749663A (ja) * 1993-08-09 1995-02-21 Nec Corp プラズマディスプレイパネルの駆動方法
JPH07140922A (ja) * 1993-11-15 1995-06-02 Fujitsu General Ltd ディスプレイ装置の駆動方法
JPH07175439A (ja) * 1993-12-17 1995-07-14 Fujitsu General Ltd ディスプレイ装置の駆動方法
JPH07248743A (ja) * 1994-03-11 1995-09-26 Fujitsu General Ltd 階調表示方法
JPH07261696A (ja) * 1994-03-18 1995-10-13 Fujitsu General Ltd 階調表示方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0837441A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19745546C2 (de) * 1996-10-14 2002-07-18 Mitsubishi Electric Corp Anzeigevorrichtung
EP0874348B1 (en) * 1997-04-25 2008-12-31 Thomson Licensing, S.A. Process and device for addressing of a plasma display with diverse codes
EP0910061A1 (en) * 1997-10-16 1999-04-21 Nec Corporation Method and apparatus for correcting false contours in a moving display
WO1999030310A1 (en) * 1997-12-10 1999-06-17 Matsushita Electric Industrial Co., Ltd. Detector for detecting pseudo-contour noise and display apparatus using the detector
EP1156468A1 (en) * 1997-12-10 2001-11-21 Matsushita Electric Industrial Co., Ltd. Detector for detecting pseudo-contour noise and display apparatus using the detector
EP1191508A1 (en) * 1997-12-10 2002-03-27 Matsushita Electric Industrial Co., Ltd. Detector for detecting pseudo-contour noise and display apparatus using the detector
US6414657B1 (en) 1997-12-10 2002-07-02 Matsushita Electric Industrial Co., Ltd. Detector for detecting pseudo-contour noise and display apparatus using the detector
US6812932B2 (en) 1997-12-10 2004-11-02 Matsushita Electric Industrial Co., Ltd. Detector for detecting pseudo-contour noise and display apparatus using the detector

Also Published As

Publication number Publication date
EP0837441A4 (en) 1998-08-12
DE69634251T2 (de) 2005-06-30
KR19980703292A (ko) 1998-10-15
EP0837441B1 (en) 2005-01-26
AU708690B2 (en) 1999-08-12
KR100389514B1 (ko) 2003-10-04
CA2217177C (en) 2002-02-19
TW326121B (en) 1998-02-01
CA2217177A1 (en) 1996-10-10
EP0837441A1 (en) 1998-04-22
AU5123796A (en) 1996-10-23
US6344839B1 (en) 2002-02-05
DE69634251D1 (de) 2005-03-03

Similar Documents

Publication Publication Date Title
WO1996031865A1 (fr) Procede de commande de dispositif d&#39;affichage et circuit correspondant
KR100379703B1 (ko) 디스플레이의구동방법및장치
JP2000002841A (ja) パルス数等化を使用した、デジタルディスプレイ装置における動画素歪みの低減
JP2005024690A (ja) ディスプレイ装置およびディスプレイの駆動方法
JPH1098662A (ja) 自発光表示器の駆動装置
JP2005321775A (ja) ディスプレー装置
JP2001154631A (ja) Ｐｄｐにおける階調制御方法及び装置
AU6521698A (en) Dynamic image correction method and dynamic image correction circuit for display Device
JP4633920B2 (ja) 表示装置および表示方法
JP2002082647A (ja) 表示装置および表示方法
JP2001067041A (ja) プラズマディスプレイの駆動装置、プラズマディスプレイのサブフィールド変換方法、およびプラズマディスプレイ装置
JPH10319894A (ja) 画像表示装置
JP3312529B2 (ja) ディスプレイ装置の駆動方法
JP2004020991A (ja) 階調表示装置の表示信号処理回路
JP3414161B2 (ja) 擬似中間調画像表示装置
JP4034562B2 (ja) 表示装置及び階調表示方法
JP3493864B2 (ja) 表示装置の駆動方法及び駆動回路
JP3521591B2 (ja) ディスプレイ装置の誤差拡散処理装置
JP3449083B2 (ja) 表示装置の駆動方法及び駆動回路
JPH11327497A (ja) 映像信号処理装置および表示装置
JP3521592B2 (ja) ディスプレイ装置の誤差拡散処理装置
JP3557780B2 (ja) ディスプレイ装置の誤差拡散処理装置
JP3355882B2 (ja) ディスプレイ装置の動画像歪除去回路
JP3484894B2 (ja) ディスプレイ装置の誤差拡散回路
JP2001282183A (ja) Ｐｄｐにおける階調制御装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1019970706696

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2217177

Country of ref document: CA

Ref country code: CA

Ref document number: 2217177

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1996907756

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08930866

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1996907756

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019970706696

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1019970706696

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1996907756

Country of ref document: EP