WO1996021879A1

WO1996021879A1 - Circuit d'alimentation, alimentation pour ecran a cristaux liquides et ecran a cristaux liquides

Info

Publication number: WO1996021879A1
Application number: PCT/JP1996/000023
Authority: WO
Inventors: Satoshi Yatabe
Original assignee: Seiko Epson Corporation
Priority date: 1995-01-13
Filing date: 1996-01-10
Publication date: 1996-07-18
Also published as: CN1145668A; EP0756190A4; TW349220B; KR970701366A; EP0756190B1; US6188395B1; EP0756190A1; DE69632764D1; JP3477714B2; DE69632764T2; KR100290075B1

Description

明細書電源回路、液晶表示体駆動用電源及び液晶表示装置技術分野

この発明は、電源回路、液晶表示体用電源及び液晶表示装置に係り、特に、液晶表示装置の液晶パネルの駆動用電源として好適な複数の電位を供給することのできる多出力電源回路の新規な構成に関する。背景技術

従来、液晶パネルの駆動回路に複数の電位を供給する電源回路が使用されており、この電源回路の例としては、例えば特開平 2 - 1 5 0 8 1 9号公報に開示されたものがある。第 1 1図はこの従来の電源回路の概略構成を示すものである。液晶パネル 1においては、それそれストライプ状に伸び複数並列したセグメント鼋極 S E 1 , S E 2 , · · · (以下総称して S E nとする。）と、これらのセグメント電極に直交する方向に伸び複数並列したコモン電極 C E 1， C E 2 , · * ' (以下総称して S E nとする。）とが、図示しない液晶層を挟んで対向した状態に設けられている。これらのセグメント電極 S E nとコモン電極 C E nとが交差する液晶層の各領域は、その光学的状態を切換え、明暗いずれかに制御することの可能な画素を構成し、液晶パネル全体として多数の画素により所望の表示状態を現出するようになっている

液晶パネル 1に所望の画像を表示しょうとする際には、液晶駆動回路によりセグメント電極 S E n及びコモン電極 C E nに画像表示に対応した画素状態を形成するための所定電位を所定時間印加し、いわゆる時分割駆動により、電極間に液晶層を挟持したコンデンサ等価の構造を有する各画素の状態を制御するようになつている。

第 1 1図に示す回路は、液晶パネル 1の駆動回路に電位 V 0， V 1 ,

V 2 , V 3 , V 4 , V 5を供給するための多出力電源回路である。この回路においては、まず、電源から供給される電源電位である高電位 VD Dと低電位 V E Eとを元にして、分圧抵抗 R l , R 2 , R 3 , R 4, R 5により分圧し、中間電位 V I , V 2 , V 3 , V4を形成する。これらの中間電位 V I， V 2 , V 3 , V4は、集積回路 2の内部に形成された演算増幅器 OP 1 , OP 2 , OP 3, 0 P 4の非反転入力端子に入力される。これらのの演算増幅器 0 P 1 , O P 2 , 0 P 3 , OP 4は反転入力端子と出力端子とを短絡したボルテージフォロワとして構成され、低い出力インピーダンスで中間電位 V 1 , V 2 , V3 , V 4を供給できるようになっている。

各演算増幅器 0 P 1 , 0 P 2 , OP 3 , 0 P 4の出力側には、抵抗 R 8, R 9 , R 1 0 , R 1 1がそれそれ接続され、抵抗 R 8〜R 1 1は演算増幅器 0 P 1〜0 P 4の出力電流を制限し、演算増幅器 0 P 1〜0 P 4の消費電力を低減する働きをする。また、その先において、電源電位

V D D , V E Eを含めた 6つの電位のうち上位側 3つ及び下位側 3つのそれそれの電位間にコンデンサ C 1 , C 2 , C 3 , C 4が接続されている o

このように形成された電源回路により、電源電位 VDDを V0、 V E Eを V 5として、 6つの出力電位 VG〜V 5が出力される。これらの出力電位 V 0〜 V 5は、画像に対応した映像信号に応じて動作する液晶駆動回路により、それそれセグメント電極 S E nとコモン電極 C E nとに印加される。

ここで、電圧平均化法により液晶パネルを高デューティで時分割駆動する場合に必要な電圧レベルは、一般に第 1 2図に示した通り、 V0 -V 1 =V 1 -V 2 =V 3 -V4 =V4 -V 5 … Φ

(ここで、 V 0 > V 1 > V 2 > V 3 > V 4〉 V 5 )

なる関係を持つ出力電位 V0〜V 5である。

セグメント電極 S E n、コモン電極 C E nに加えられる信号は例えば図 1 2に示すものである。図 1 2において一点鎖線で示されるセグメント電極 S E nに印加される信号電位は、図 1 2に示すフレーム 0 (以下 F r Oという。）の期間では V 3と V 5とのいずれかに切り替えられ、また、図 1 2に示すフレーム 1 (以下 F r 1という。）の期間では V 0 と V 2とのいずれかに切り替えられる。ここで、例えば信号電位 V0は対応する画素領域のオン状態に、信号電位 V 2はオフ状態に対応するものである。このセグメント電極 S E nの電圧レベル間の切替状態は表示するパターンに依存して変化する。

一方、コモン電極 CEnに印加される信号電位は、 F r Oの期間において通常は非選択状態の V 4であり、所定期間のみ選択状態の V 0となる。また、 F r lの期間においては、通常は非選択状態の V 1であり、所定期間のみ選択状態の V 5となる。コモン電極 CE nを選択状態とする期間は各コモン電極毎に異なっており、一般的には複数のコモン電極 C E nが同時に選択状態になることはない。

図 1 2に示す F r 0と F r 1の期間は交互に繰り返し現れるようになつていて、このことにより、画素領域内の液晶層を交流駆動して、液晶層の劣化を防止している。

このようなセグメント電極 S E n及びコモン電極 CE nの電位レベルの切替え時には、液晶パネルに多数存在する各画素容量（セグメント電極、コモン電極及びその間に挟持された液晶層で構成される。）が充放電するため、液晶パネルを通して鼋源回路の出力電位 V 0〜 V 5の各電位レベルの間に電流が発生する。このとき、セグメント電極 S Enの電位レベルの切替えは V 0と V 2の間、或いは V 3と V 5の間で行われ、また、大部分のコモン電極 C E nは非選択状態にあって、それそれ V I 又は V 4の電位レベルになっている。したがって、セグメント電極 S E nの電位レベルの切替えに伴う電流は、主として V O, V I , V2の間並びに V3, V 4 , V 5の間にそれそれ流れる。これに対して、コモン電極 C E nは上記のように殆どは非選択状態であって V 1又は V 4の電位レベルになっているが、選択状態になると V 0又は V 5の電位レベルになる。したがって、コモン電極 CE nの電位レベルの切替えに伴う電流は、主として V O , V 3 , V 4 , V 5の間及び V 0, V I， V 2 , V 5の間に流れる。

このような電流、すなわち上記電源回路を用いて液晶パネル 1を駆動したときに発生する電源回路内に発生する電流ば、電源電位 VDDから VE Eへと流れる電流の一部として供給される。つまり、例えばセグメント電流 S E nの電位レベルの切替えに伴って液晶パネル中を電位レべル V 3から V 4へ流れる電流を考えると、図 1 1に示すように、この電流は、当初電源電位 VDDから流れ出し、演算増幅器 0 P 3を絰て鼋位レベル V 3にて液晶パネル 1に流れ込み、液晶パネル 1から電位レベル V4に戻り、演算増幅器 OP 4を経由して最終的に電源電位 V EEに流れ込むものである。したがって、図 1 1に示す電源回路が液晶パネル 1 に対して出力電位 V 3から流れだし V 4へ戻る電流を供給する場合、電源電位 VDDから出力電位 V 3へと流れる電流による電力消費と、出力電位 V 4から電源電位 V E Eにまで流れる電流による電力消費とは、単に演算増幅器 OP 3， 0 P 4の発熱を引き起こすだけで、液晶パネル 1 に対しては有効な働きをせず、無駄な電力消費となっている。

ここで、セグメント電極 S E nの電位レベルの切替えに伴い発生する電流は主に VO, V I , V 2の間及び V 3, V4 , V 5の間に流れるのに対し、コモン電極 C E nの電位レベルの切替えに伴い発生する電流は主に V 0 , V 3 , V 4 , V 5の間又は V O , V I , V 2 , V 5の間に流れるため、前者の方が後者より各電位レベル間の電圧が小さい。したがつて、図 1 1の電源回路を用いてセグメント電極 S E nの電位レベルの切替えに伴う電流を供給する場合と、コモン電極 C E nの電位レベルの切替えに伴う電流を供給する場合とを比較すると、前者の方が後者よりも液晶パネル 1内で消費される電力の割合が上述の無駄な消費電力に対して小さいので、より電力を無駄にしていることとなる。

近年、液晶表示パネルの大容量化及び高速化の要求が高く、このために液晶パネルの時分割駆動時の高デューティ化が顕著となっている。このように駆動時のデューティ比を高めるためには、電源電圧としてより大きな電圧が必要となり、高電位 V D Dと低電位 V E Eとの電位差が拡大することとなるため、図 1 1に示す従来の電源回路においては以下のような問題点が発生する。

( 1 ) 演算増幅器の電源として上記電源電位 V D D， V E Eを用いているために、その電位差の拡大により、定常的に流れる演算増幅器のァィドリング電流に起因する消費電力が増大する。

( 2 ) 電源電圧の上昇により、電源回路で用いられる演算増幅器として、価格の高い高耐圧の演算増幅器を用いる必要がある c

( 3 ) 電源電圧の上昇により、上述の電源回路内で消費される無駄な電力量、特にセグメント電極 S E nの電位レベルの切替えに伴う電流を供給する際に発生する無駄な消費電力が増大する。

そこで、本発明は上記各問題点を解決するものであり、その目的とするところは、消費電力が少なく、しかも安価な電源回路、特に、液晶表示体駆動用電源として好適な電源回路を構成することであり、このような電源回路を採用することにより、液晶表示装置全体の消費電力の低減及び製造コス卜の低減を図ることである。発明の開示

本発明は、第 1電位及び該第 1電位とは異なる第 2電位とに基づいて複数の出力電位を供給する複数の出力回路部と、前記第 1電位と前記第 2電位との中間の 1又は複数の中間電位を形成する中間電位形成部とを設け、前記第 1電位、前記第 2電位及び前記中間電位のうちの一つの電位と、該電位とは異なる前記中間電位とを前記出力回路部の駆動電位として供給する電源回路である。これにより、出力回路部に供給する 2の駆動電位間の電位差を第 1電位と第 2電位との電位差よりも低減することができるため、出力回路部の回路素子の耐圧を低減することができるとともに、出力回路部を経由する消費電力を低减することができる。回路素子の耐圧の低減は電源回路の製造コストを低減させる。

ここで、前記複数の出力回路部のうち一部の出力回路部には前記第 1 電位及び前記中間電位を駆動電位として供給し、前記出力回路部のうち他の出力回路部には前記中間電位及び前記第 2電位を駆動電位として供給することが好ましい。この場合には第 1電位と第 2電位を駆動電位の一方として使用するために、中間電位の必要数を最小限に留めることができる。

また、前記中間電位形成部に前記中間電位の変動を抑制するための電位保持手段を設けることが好ましい。ここで、前記電位保持手段を前記中間電位と他の電位との間に接続された静電容量とする場合がある。鼋位保持手段を設けることにより中間電位の変動が抑制され、出力回路部の駆動電圧の変動幅を低減できる。

さらに、前記中間鼋位形成部を前記第 1電位及び前記第 2電位に基づいて前記中間電位を形成する分圧回路部とすることが好ましい。このような分圧回路部は最も容易に構成でき、確実な分圧機能を果たすことができる。

この分圧回路部には、分圧手段の少なくとも一部として分圧抵抗を設ける場合、ヅェナ一ダイオードを設ける場合、 1又は複数の顺方向ダイォードを設ける場合等がある。

また、前記中間電位の電位変動を所定範囲に制限する電位変動制限手段を設けることが好ましい。電位変動制限手段により中間電位の変動量を低減することができるので、出力回路部の駆動電圧の変動を抑制できるため、安定した出力特性を得ることができる。

この電位変動制限手段を、前記中間電位の上限電位及び下限電位をそれそれ設定したリミッ夕回路部とすることが望ましい。

このリミッタ回路部を、前記中間電位の上限電位を設定する第 1の能動素子と、前記中間電位の下限電位を設定する第 2の能動素子とを設けることが望ましい。この場合には能動素子により状況に応じて中間電位を制御するため、消費電力を低減しつつ、出力回路部の安定した動作を確保することができる。

さらに、前記出力回路部を、前記第 1電位及び前記第 2電位に基づく分圧により形成した電位を入力する演算増幅器で構成したボルテージフォ口ヮを主構成とする回路部とする場合がある。この場合には第 1電位と第 2電位との電位差が大きくても演算増幅器の駆動電圧を低減できるので、耐圧の低い安価な演算増幅器を用いることができるとともに、演算増幅器にて消費される電力量も低减することができる。

上記の各電源回路を液晶表示体駆動用電源に使用することがきわめて望ましい。液晶表示体駆動用電源としては多くの出力電位を安定的に出力できる上記構成の電源回路を用いることにより、消費電力の低減と製造コストの低減とを図ることができる。また、この電源を備えた液晶表示装置とすることがきわめて望ましく、この場合にも、液晶表示装置全体の無駄な消費電力を低減できるとともに製造コストを低減できる。図面の簡単な説明

第 1図は、本発明に係る好ましい第 1及び第 2の実施形態を示す液晶表示体駆動用の電源回路の構成を示す概略回路図である。

第 2図は、第 1及び第 2の実施形態を液晶表示体駆動に使用した場合のフレーム期間と回路内の中間電位 V aとの関係を示すグラフである。第 3図は、本発明に係る好ましい第 3の実施形態を示す液晶表示体駆動用の電源回路の構成を示す概略回路図である。

第 4図は、第 3の実施形態を液晶表示体駆動に使用した場合のフレ一ム期間と回路内の中間電位 V a， V a ' との関係を示すグラフである。第 5図は、本発明に係る好ましい第 4の実施形態を示す液晶表示体駆動用の電源回路の構成を示す概略回路図である。

第 6図は、第 4の実施形態を液晶表示体駆動に使用した場合のフレーム期間と回路内の中間電位 V aとの関係を示すグラフである。

第 7図は、本発明に係る好ましい第 5の実施形態を示す液晶表示体駆動用の電源回路の構成を示す概略回路図である。

第 8図は、第 5の実施形態を液晶表示体駆動に使用した場合のフレーム期間と回路内の中間電位 V aとの関係を示すグラフである。

第 9図は、本発明に係る好ましい第 6の実施形態を示す液晶表示体駆動用の電源回路の構成を示す概略回路図である。

第 1 0図は、上記各実施形態の電源回路を液晶パネルに接続した状態を示す概略構成図である。

第 1 1図は、従来の液晶表示装置の構成、特に電源回路の部分を示す概略回路図である。

第 1 2図は、液晶表示装置の駆動電位を示すグラフである。発明を実施するための最良の形態

次に、本発明をより詳細に示すために、本発明に係る電源回路、特に液晶駆動用電源に使用されるもの、並びにこれらを用いた液晶表示装置の実施形態について、添付図面を参照して説明する。なお、本発明は、液晶表示体駆動用の電源に用いられる電源回路に限定されるものではなく、複数の出力電位を有する種々の電源回路の構成として広く適用することのできるものであるが、以下においては、液晶駆動用電源及び液晶表示装置に採用する場合を例にとって説明を行う。

(第 1の実施形態）

第 1図は第 1の実施形態の液晶表示体駆動用の電源回路の回路構成を示すものである。第 1図において電源電位 VDD, VEE ( VD D > V EE) は図示しない外部電源から供給され、これらの電源電位 VDD, VEEの間に抵抗 R l， R 2 , R 3 , R 4 , R 5を直列に接続して分圧し、中間電位 V I， V 2 , V 3 , V4を発生させる。これらの中間電位を演算増幅器 OP 1 , OP 2 , 0 P 3 , OP 4で構成するボルテージフォロワを通して出力インビーダンスを低減している。

演算増幅器 OP 1 , OP 2, OP 3 , OP 4の出力は、演算増幅器の出力電流を制限するための抵抗 R 8, R 9, R 1 0， R 1 1を通して出力され、出力電位 V I， V 2, V 3 , V4として、電源電位 VDD = V 0、 VEE-V 5とともに図示しない液晶パネルの駆動回路に供給される。ここで、出力電位 V0と V I、 V Iと V 2、 V 3と V4、 V4と V 5の間には、それぞれ平滑コンデンサ C 1 , C 2 , C 3 , C 4が接続されている。

電源電位 VD Dと V E Eとの間には、上記分圧抵抗 R 1， R 2 , R 3 , R 4 , R 5から成る回路に対して並列に、分圧回路 Sが接続されている。この分圧回路 Sにおいては、高抵抗 R 1 2とコンデンサ C 5とが並列に接続された部分と、高抵抗 R 1 3とコンデンサ C 6とが並列に接続された部分とが直列に接続され、これらの接続点である中間点 A, A，から中間電位 V aが取り出される。

この中間電位 Vaは、本実施形態においては R 1 2 =R 1 3となるように構成されているために、定常状態においては、

Va = (VDD + VEE) /2 =Vo … ② の値に設定されている。

上記演算増幅器 0 P 1及び 0 P 2を有する回路部 2 aには、演算増幅器を動作させる動作電位として電源電位 VD Dと中間電位 V aが供給され、また、演算増幅器 0 P 3及び 0 P 4を有する回路部 2 bには、動作電位として中間電位 V aと電源電位 VE Eが供給されている。

上記実施形態において、液晶パネルの動作していない非駆動時に電源回路内を流れる定常電流として演算増幅器 0 P 1〜ΟΡ 4のアイドリング鼋流が存在する。この場合、これらのアイドリング電流は、演算増幅器 ΟΡ 1〜ΟΡ 4として同じ定格のものを用いることによりほぼバランスがとれ、理想的には中間点 A， A' の中間電位 V aは上記式②の値に安定するはずである。しかし、実際には上記のように同じ定格の演算増幅器であっても特性にばらつきがあり、アイドリング電流のアンバランスが多少とも存在する。また、液晶層以外の例えば液晶駆動回路に流れる無効電流のアンバランスも存在する。したがって、中間電位 V aを液晶パネルの非駆動時に安定させるためには、高抵抗 R 1 2， R 1 3の抵抗値を高く設定することによって中間電位 V aをクランプする必要があ O o

一方、液晶パネルを駆動している場合には、セグメント電極 SEn及びコモン電極 C E nに印加する液晶駆動電位の切替えにより、非定常電流が流れる。この非定常電流は、上記従来例の場合と同様に高鼋位 VD Dから低電位 VE Eへと流れる電流の一部である。本実施形態においては、出力電位 V I， V 2により液晶パネルの画素へ充電電流が流れる場合と、出力電位 V3， V4により液晶パネルの画素から放電電流が流れる場合とは従来例と同様である。

しかし、液晶パネルの画素から抵抗 R 8 , R 9を介して演算増幅器 0 P 1 , 0 P 2に吸収される放電電流 I 1又は I 2が発生する場合には演算増幅器 0P 1 , 0P 2を介して中間点 Aに電流 I 5が流れ、また、演算増幅器 0P 3, 0P 4から抵抗 R I O, R 1 1を介して液晶パネルの画素へ流れる充電電流 I 3又は I 4が発生する場合には、中間点 A' から演算増幅器 0 P 3 , 0 P 4に電流 I 6が流れる点が本実施形態と従来例との異なる点である。

この電流 I 5の発生は中間電位 V aを一時的に上昇させ、電流 I 6の発生は中間電位 V aを一時的に降下させる。したがって、いずれの場合にも、中間電位 V aが変化することにより演算増幅器 0 P 1 , 0P 2 , 0P 3 , 0 P 4を動作させる動作電圧が変動することとなる。

第 2図には上記の中間電位 V aの変動の様子を示す。 F r 0の期間においては、セグメント電極 S E nのオフ状態、コモン電極 CEnの非選択状態では、液晶パネルのセグメント電極 S E nに出力電位 V 3が供給され、コモン電極 CEnに出力電位 V4が供給される。一方、 F r lの期間においては、同様にセグメント電極 S E nのオフ状態、コモン電極 C E nの非選択状態では、セグメント電極 S E nに出力電位 V 2が供給され、コモン電極 CEnに出力電位 V 1が供給される。したがって、 F r 0の期間では出力電位 V 3 , V4において流れる液晶画素への充電電流 I 3， I 4によって、中間点 A, A ⁵ の中間電位 V aは低下し、 F r 1の期間においては出力電位 V 1 , V2において流れる液晶画素からの放電電流 I 1 , 1 2によって、中間電位 Vaは上昇する。この場合、液晶の劣化を防止するために F r 0と F r 1において逆極性の駆動電圧により交流駆動するので、上記式①及び式②の関係から、放電電流 I 1 + I 2の F r 0の期間における時間積分値（電流による移動電荷量）と、充電電流 I 3 + I 4の F r 1の期間における時間積分値とがほぼ等しくなる。このため、第 2図に示すように中間電位 V aは V o = (VDD+VE E) /2の値を中心にして上下にほぼ等しい幅でフレーム期間に応じた周期を以て繰り返し変動することとなる。

ところで、一般に演算増幅器は、電源電圧がある程度変動してもそれが所定範囲内の変動であるならば出力変動を招かない。この所定範囲は演算増幅器の特性に依存する。したがって、中間電位 Vaの電位変動を当該所定範囲内に抑制することにより、電源回路として確実な動作が可能になる。

本実施形態では上記のように従来の電源回路と同様に動作させることができるとともに、演算増幅器の動作電圧を従来の半分にすることができるので、演算増幅器として低耐圧の安価な素子を用いることができるという効果を奏する。

中間電位 Vaの変動幅は、第 1図の各回路定数に依存し、特に抵抗 R 1 2 , R 1 3の抵抗値及びコンデンサ C 5， C 6の容量値によって大きく変わる。また、これらの回路定数以外にも、駆動される液晶表示体の状況に大きく影響される。すなわち、中間電位 Vaの変動幅は、液晶パネルのモジュール自体の構造や液晶の駆動条件、液晶パネルに表示される画像パターンに依存する。したがって、中間電位 V aの上下変動幅の設定は、液晶パネルのモジユール構造と駆動条件が決定された時点で、上記変動幅を最も大きくすると考えられるワースト表示パターン（例えば全面に市松模様を表示するパターン、横ストライプを表示するパターン等）で液晶パネルを駆動し、このときの中間電位の変動幅が演算増幅器の許容動作電圧範囲を逸脱しないように、第 1図の抵抗 R 1 2， R 1 3の抵抗値及びコンデンサ C 5 , C 6の容量値を調整することによって行われる。

第 1 0図に示すように、セグメント電極 S E n及びコモン電極 C E n を形成した液晶パネル 10を駆動するためのセグメント電極駆動制御回路 1 1及びコモン電極駆動制御回路 1 2に接続してなる液晶表示装置に、上記構成の電源回路 20を接続した。液晶パネル 1 0を、 0. 33m mピッチ、 640 X 480画素の液晶モジュールとし、上記セグメント電極駆動制御回路 1 1及びコモン電極駆動制御回路 1 2により、 1/2 40デューティ、 V— 1 3Vバイアス、 VDD— VEE = 28 vmax の条件で時分割駆動を行った。この時の回路定数は R 1 =R 2 =R 4 = R 5 = 1 0 k Ω, R 3 = 90 k Ω, R 8 =R 9 =R 1 0 =R 1 1 = 4. 7 Ω、 C 1 = C 2 = C 3 = C 4 = 4. Ί /UL Y、 R 1 2 =R 1 3 = 33 k Ω、 C 5 = C 6 = 2. 2 Fである。

上記の条件で行った実験結果によれば、従来の第 1 1図に示す電源回路では液晶系の消費電流が 6. 93 mAであったのに対し、本実施形態では消費鼋流値が 4. 26mAとなり、従来に対して約 65%程度の値に低減された。また、演算増幅器自体の電力損失も減少したため、最大損失の比較的小さな安価な演算増幅器でディレーティングが確保できるようになった。すなわち、従来構成ではワースト条件で消費電力が 40 OmWであったのに対し、本実施形態においては 2 70 mWとすることができた。上記実施形態においては、中間電位 V aを形成するために、抵抗 R 1 2 , R 1 3の他に、外部電源から供給される電源電圧 VDD， VEEの変動に対する安定性を得るためのコンデンサ C 5, C 6を備えた分圧回路 Sを設けているが、分圧回路 Sとしてはコンデンサを含まない回路構成でもよく、また、コンデンサ C 5， C 6のうちいずれか一方のみを備えた回路構成としてもよい。

(第 2の実施形態）

次に、上記第 1の実施形態と同一構成の電源回路を異なる液晶パネルに接続して液晶表示装置を形成した第 2の実施形態を説明する。この実施形態においては、第 1 0図に示す液晶パネル 1 0として 0. 24mm ピッチ、 640 X 480の画素数を備えたものを使用し、 1 /480デユーティー、 V— 22 Vバイアス、 VD D— VE E = 35 vmaxの条件で時分割駆動させた。このとき、電源回路の回路定数は、 R 3 = 1 8 0 k Ωとしたが、他の構成は全て上記第 1の実施形態と同一値に設定した。

この実施形態においても、上記第 1の実施形態と同様に動作の確実性を確保しながら消費電力を低減できる良好な結果が得られた。ここで、演算増幅器 OP 1〜OP 4としては、本実施形態と同一の条件で従来の電源回路を駆動するには 40 v耐圧の特殊なものを用いる必要があったが、本実施形態においては一般的な 30 V耐圧の安価な演算増幅器の使用が可能になった。

(第 3の実施形態）

図 3には本発明に係る電源回路の第 3の実施形態の構成を示す。この実施形態においては、分圧回路 S' の内部構成以外は全て上記第 1及び第 2の実施形態と同様である。この実施形態における分圧回路 S ' は、中間点 Aと中間点 A' との間に、ヅェナ一ダイオード Z D 1を接続したものである。このツエナーダイオード Z D 1の存在により、中間点 Aの中間電位 Vaと中間点 A，の中間電位 Va，との間にツエナー電圧 V zに対応する一定の電位差が発生するため、演算増幅器 OP 1及び OP 2に供給される動作亀圧 VDD— V aと、演算増幅器 OP 3及び OP 4に供給される動作電圧 V a，一 V E Eとの和は電源電圧 VD D— VE Eよりも所定の電位差 V z分だけ低減される。

ここで、第 4図に示すように、中間電位 Va， Va' は、それぞれ第 1の実施形態の中間電位 V aと同様にフレーム周期に同期して上下に変動する。これらの変動幅は上記の第 1実施形態と同様にして演算増幅器の定格に合わせて設定される。中間電位 Vaと Va' との電位差は常時ほぼ一定である。

この実施形態においては、上記第 1及び第 2実施形態の場合よりも、演算増幅器 0 P 1〜0 P 4に印加される動作電圧をさらに低減することが可能になり、演算増幅器の許容損失や最大定格に対する制限をより低減することができる。なお、この実施形態において、電源回路全体の消費電力は第 1の実施形態とほぼ同じである。

分圧回路 S，において、中間点 Aと A' との間に挿入する挿入回路部として例えば第 3図の下部に示す複数のダイオード S D 1， S D 2 , · • · , S D n- 1 , SDnを接続して成る直列回路 SRDを用いてもよい。ここで、ダイオードの接続数は必要な電位差に応じて適宜設定される。この場合には、中間点 Aと A' との鼋位差は各ダイオードの順方向電圧降下の和として常時ほぼ一定の値をとる。

また、上記挿入回路部としては、単なる抵抗、コンデンサを用いる等のように結果的に中間電位 V aと V a ' との間に電位差を生じさせるものであればよく、この電位差も演算増幅器の動作電圧が許容範囲内に収まるものであれば必ずしも一定でなくてもよい。

(第 4の実施形態）

次に、第 5図を参照して本発明に係る第 4の実施形態について説明する。この実施形態においては、上記第 1及び第 2の実施形態の回路に加えて、さらにリミツ夕回路 Lを設けている。このリミツ夕回路 Lは、電源電位 VD Dと中間点 A' との間に np n型のトランジスタ Q 1のコレクタ端子、ェミッタ端子を接続し、中間点 Aと電源電位 V E Eとの間に pnp型のトランジスタ Q 2のコレクタ端子、ェミッ夕端子を接続したものである。ここで、本実施形態のように中間点 Aと A，とが同一電位 V aである場合にはこれらを区別する必要はないが、上記第 3の実施形態のように中間点 Aと A' との間に電位差が形成される場合においても上述と同様の接続構成で対応できる。

トランジスタ Q 1のベース端子は抵抗 R 1 6を介して電源電位 VE E に接続され、トランジスタ Q 2のベース端子は抵抗 R 14を介して電源電位 VDDに接続される。また、トランジスタ Q 1のベース電位とトランジス夕 Q 2のベース電位との間に抵抗 R 1 5が接続される。

このような回路構成のリミツ夕回路 Lを設けたことによって、中間点 A, A，の中間電位 V aが、抵抗 R 14， R 1 5， R 1 6の抵抗値と、トランジスタ Q l , Q 2の特性とによって決定される下限電位 V dを下回ろうとすると、トランジスタ Q 1がオン状態となって電源電位 VD D から中間点 A' へと電流が流れるので、中間電位 V aは常に下限電位 V d以上に保持される。一方、中間電位 V aが同様に設定された上限電位 Vuを越えようとすると、トランジスタ Q 2がオン状態となって中間点 Aから電源電位 VE Eに向かう電流が発生するため、中間電位 V aは常に上限電位 Vu以下に保持される。

上記のように上限電位 Vuと下限電位 Vdとの間に保持された中間電位 Vaを示すものが第 6図である。本実施形態においては、中間電位 V aの変動をリミッタ回路 Lにより所定の上限電位 Vuと下限鼋位 V dとの間に制限することができるので、上限電位 Vu及び下限電位 Vdにより定まる動作電圧範囲を演算増幅器 O P 1〜OP 4の許容動作電圧範囲内に設定することにより、安定した出力電圧を得ることができる。

この場合、中間電位 Vaの変動はリミヅ夕回路 Lにより強制的に所定範囲内に制限されるため、電源回路の回路定数を中間電位 V aの変動特性にあまりとらわれることなく設定できるという利点がある。

すなわち、上記の第 1乃至第 3の実施形態においては、例えば抵抗 R 1 2， R 1 3の抵抗値を高くすると中間電位 V aの変動幅が大きくなつて演算増幅器の許容動作電圧範囲を越える恐れがあり、逆に中間電位 V aの変動幅を小さくしょうとして抵抗 R 1 2, R 1 3の抵抗値を低くすると電源電位 VD Dと VE Eとの間に流れる定常電流が増加し、回路全体の消費電力が増大してしまうというジレンマがある。しかし、本実施形態においては、リミッ夕回路 Lのない状態における中間電位 V aの変動幅を気にする必要はないため、抵抗 R 1 2 , R 1 3の抵抗値を高く設定することができ、これらの抵抗を流れる定常鼋流を低減でき、回路の消費電力の更なる低減を図ることができる。

本実施形態においては、実際に、上記第 1及び第 2の実施形態において 33 k Qであった抵抗 R 1 2， R 1 3の抵抗値を 200 k Ωとすることができた。このとき、通常の表示パターンを液晶パネル面に表示させる場合には、第 6図の点線で示されるように中間電位 V aの電位変動幅は僅かなものであり、演算増幅器 OP 1〜0? 4の許容動作電圧範囲 uu〜Vd d内に収まっている。しかし、液晶パネルに表示される画像パターンがより電力を消費するワーストパターンになると、抵抗 R 1 2 , R 1 3の抵抗値が大きいことから中間電位 Vaの変動幅は大きくなり、演算増幅器の許容動作範囲の限界に近づき、若しくは当該範囲を越えようとする。このとき、リミッタ回路 Lによって上限電位 Vuく Vuu 、下限電位 Vd>Vd dにて中間電位 Vaが制限されるので、演算増幅器 0 P 1〜0 P 4は支障なく安定動作を続けることができる。

上記リミッ夕回路 Lは、抵抗 R 14， R 1 5, R 1 6によりトランジスタ Q l , Q 2の動作点を調整することができるようになつており、このようにして設定したトランジスタ Q 1のベース電位を VB Q 1、トランジス夕 Q 2のベース電位を V B Q 2とすると、

トランジスタ Q 1がオン状態になる条件は、

Va≤VBQ 1 - VBE 1 =Vd … ③ トランジスタ Q 2がオン状態になる条件は、

Va≥VBQ 2 +VBE 2 =Vu … ④ である。ここで、 VBE 1はトランジスタ Q 1のベース · エミッ夕間電圧、 V B E 2はトランジスタ Q 2のベース · ェミッタ間電圧であり、通常のシリコン製の p n接合を備えたトランジスタにおいては、これらの電圧は 0. 7 v程度である。

また、リミッタ回路としては上記構成に限らず、種々の公知のリミツ夕回路を用いることができる。例えば、上記卜ランジス夕 Q l， Q 2の特性によっては R 1 5を不要とすることも可能であり、また、第 5図のリミヅ夕回路 Lの内部に点線で示した 2つの抵抗を抵抗 R 1 4, R 1 6 の代わりに接続した回路構成でも同様に機能させることができる。さらに、ダイオードや付加電源を用いても構成できる。或いはまた、トランジス夕 Q 1， Q 2の代わりにツエナ一ダイォードをそれそれ接続して、電源電位 VD Dと中間電位 V aとの間の電位差及び中間電位 V aと電源電位 V E Eとの間の電位差をそれそれツエナー電圧以下に制限するように構成することも可能である。

(第 5の実施形態）

次に、第 7図を参照して本発明に係る第 5の実施形態について説明する。この実施形態においては、上記第 4の実施形態に対してそのリミツ夕回路 L' の構成のみが異なるものである。このリミッタ回路 L' においては、電源電位 VDDと中間電位 V aとの間に電界効果トランジスタ

(FE T) F 1を接続し、中間電位 Vaと電源電位 VEEとの間に電界効果トランジスタ F 2を接続している。また、これらの電界効果トランジス夕 F l , F 2のゲート電位 Vmを高抵抗 R 1 7と R 1 8で構成される分圧回路により設定している。

この実施形態においても、上記第 4の実施形態と同様に、第 8図に示すように中間電位 V aの上下変動が制限される。すなわち、中間電位 V aが低下して、

V a≤ Vm- V t h 1 = V d … ⑤ となると電界効果トランジスタ F 1がオン状態となり、電源電位 VD D から中間電位 V aへ電流が流れ、中間電位 V aの電位降下を制限する。

また、中間電位 V aが上昇して、

V a≥ Vm + V t h 2 = V u … ⑥ となると電界効果トランジスタ F 2がオン状態となり、中間電位 V aから電源電位 VE Eへ電流が流れ、中間電位 V aの電位上昇を制限する。

(第 6の実施形態）

最後に、第 9図を参照して本発明に係る第 6の実施形態について説明する。この実施形態においては、 2つの分圧回路 S l， S 2を設け、 4 つの演算増幅器 0 P 1〜0 P 4のうち演算増幅器 0 P 1 と 0 P 4に対して分圧回路 S 1から出力される中間電位 V a 1を供給し、演算増幅器 0 P 2と O P 3に対して分圧回路 S 2から出力される中間電位 V a 2を供給している。

このような回路構成においても、基本的には上記各実施形態と同様に消費電力の低減と演算増幅器の定格要求水準の緩和を図ることができる。また、この実施形態においては、一時に、各出力電位毎に設けられた一つの演算増幅器を経由した一つずつの充電電流又は放電電流が中間電位に対して流出又は流入するようになっている。

この実施形態に示すように、本発明においては、演算増幅器の動作電位として利用する中間電位は複数でもよく、また、分圧回路も複数設けてもよい。さらに、相互に異なる複数の中間電位を形成して、中間電位間の電位差により演算増幅器を動作させることも可能である。

また、本発明の中間電位を形成するための回路構成としては、上記のように抵抗を用いた分圧回路に限らず、結果として電源電位 V D D， V E Eの中間の電位を得ることができるものであれば、コンデンサやインダクタンス素子等を用いた他の種々の公知の電位変換回路を用いてもよい。

さらに、本発明の出力回路部の構成としては、演算増幅器により構成されたボルテージフォロワに限定されることなく、種々の回路構成を持つ出力回路部を用いることができる。例えば、電源電位及びこの電位に基づいて直接若しくは間接的に形成された複数の電位から、これらとは異なる電位を生成して出力電位とする回路をも包含するものである。産業上の利用可能性

以上のように、本発明に係る電源回路、液晶表示体駆動用電源及び液晶表示装置によれば、電源電圧に拘わらず出力回路部に供給される駆動電圧を低減できるので、出力回路部の耐圧を低く設定できるから安価に構成でき、製造コストを低減できるとともに、出力回路部に関わる消費鼋カを低減することができる。

Claims

請求の範囲

1 . 第 1電位及び該第 1電位とは異なる第 2電位とに基づいて複数の出力電位を供給する複数の出力回路部と、

前記第 1電位と前記第 2電位との中間の 1又は複数の中間電位を形成する中間電位形成部とを設け、

前記第 1電位、前記第 2電位及び前記中間電位のうちの 1の電位と、該電位とは異なる前記中間電位とを前記出力回路部の駆動電位として供給する電源回路。

2 . 請求項 1に記載された電源回路において、前記複数の出力回路部のうち一部の出力回路部には前記第 1電位及び前記中間電位を駆動電位として供給し、前記出力回路部のうち他の出力回路部には前記中間電位及び前記第 2電位を駆動電位として供給する電源回路。

3 . 請求項 1に記載された電源回路において、前記中間電位形成部に前記中間電位の変動を抑制するための電位保持手段を設けた電源回路。

4 . 請求項 3に記載された電源回路において、前記電位保持手段を前記中間電位と他の電位との間に接続された静電容量とした電源回路。

5 . 請求項 1に記載された電源回路において、前記中間電位形成部を前記第 1電位及び前記第 2電位に基づいて前記中間電位を形成する分圧回路部とした電源回路。

6 . 請求項 5に記載された電源回路において、前記分圧回路部には、その分圧手段の少なくとも一部として分圧抵抗を設けた電源回路。

7 . 請求項 5に記載された電源回路において、前記分圧回路部には、その分圧手段の少なくとも一部としてヅェナ一ダイオードを設けた電源回路。

8 . 請求項 5に記載された電源回路において、前記分圧回路部には、その分圧手段の少なくとも一部として 1又は複数の顏方向ダイオードを設けた電源回路。

9 . 請求項 1に記載された電源回路において、前記中間電位の電位変動を所定範囲に制限する電位変動制限手段を設けた電源回路。

1 0 . 請求項 9に記載された電源回路において、前記電位変動制限手段を、前記中間電位の上限電位及び下限電位をそれそれ設定したリミッ夕回路部とした電源回路。

1 1 . 請求項 1 0に記載された電源回路において、前記リミッタ回路部には前記中間電位の上限電位を設定する第 1の能動素子と、前記中間電位の下限電位を設定する第 2の能動素子とを設けた電源回路。

1 2 . 請求項 1に記載された電源回路において、前記出力回路部を、前記第 1電位及び前記第 2電位に基づく分圧により形成した電位を入力する演算増幅器で構成したボルテージフォロワを主構成とする回路部とした電源回路。

1 3 . 請求項 1乃至は請求項 1 2のいずれか 1項に記載された電源回路を備えた液晶表示体駆動用電源。

1 4 . 請求項 1 3に記載された液晶表示体駆動用電源を備えた液晶表示装置。