JP2000010065A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2000010065A JP2000010065A JP10173750A JP17375098A JP2000010065A JP 2000010065 A JP2000010065 A JP 2000010065A JP 10173750 A JP10173750 A JP 10173750A JP 17375098 A JP17375098 A JP 17375098A JP 2000010065 A JP2000010065 A JP 2000010065A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- liquid crystal
- display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶駆動のために必要最小の昇圧電圧を得る
こと、またシステムへの搭載に柔軟性を持たせた半導体
集積回路装置を提供する。 【解決手段】 信号源回路と、かかる信号源回路で形成
された表示信号を受けて液晶駆動信号を形成する液晶駆
動回路と、上記液晶駆動回路の表示動作に必要な電源回
路とを備え、上記信号源回路の電源電圧を調整可能な可
変電圧回路により昇圧倍率に見合った内部電圧を発生さ
せておき、かかる内部電圧をチャージポンプ回路により
整数倍に昇圧して上記液晶駆動信号に必要な最大電圧を
発生させ、それを分圧して上記液晶駆動信号に必要な他
の表示電圧を形成する。
こと、またシステムへの搭載に柔軟性を持たせた半導体
集積回路装置を提供する。 【解決手段】 信号源回路と、かかる信号源回路で形成
された表示信号を受けて液晶駆動信号を形成する液晶駆
動回路と、上記液晶駆動回路の表示動作に必要な電源回
路とを備え、上記信号源回路の電源電圧を調整可能な可
変電圧回路により昇圧倍率に見合った内部電圧を発生さ
せておき、かかる内部電圧をチャージポンプ回路により
整数倍に昇圧して上記液晶駆動信号に必要な最大電圧を
発生させ、それを分圧して上記液晶駆動信号に必要な他
の表示電圧を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置に関し、主として液晶駆動回路及びそれに用いられ
る昇圧電圧発生回路を内臓したものに利用して有効な技
術に関するものである。
装置に関し、主として液晶駆動回路及びそれに用いられ
る昇圧電圧発生回路を内臓したものに利用して有効な技
術に関するものである。
【０００２】
【従来の技術】ＳＴＮやＴＦＴ等の液晶表示装置では、
駆動方式の工夫による低電圧化によって、液晶表示にお
ける低消費電力化が行われているものがある。これに伴
い、液晶表示用のドライバ（駆動回路）用半導体集積回
路装置も高電圧が印加できる特殊なプロセスのものに替
わって、通常の１チップマイクロコンピュータ等の半導
体集積回路装置と同じＭＯＳプロセスで製造されるもの
もある。一方、小型携帯機器用の液晶表示装置では、そ
の小型化の目的で液晶表示電圧よりも低電圧であるバッ
テリー等の電圧をＮ倍に昇圧する液晶用電源回路やその
他の液晶表示に必要な回路を１チップの半導体集積回路
装置に内蔵させているものがある。
駆動方式の工夫による低電圧化によって、液晶表示にお
ける低消費電力化が行われているものがある。これに伴
い、液晶表示用のドライバ（駆動回路）用半導体集積回
路装置も高電圧が印加できる特殊なプロセスのものに替
わって、通常の１チップマイクロコンピュータ等の半導
体集積回路装置と同じＭＯＳプロセスで製造されるもの
もある。一方、小型携帯機器用の液晶表示装置では、そ
の小型化の目的で液晶表示電圧よりも低電圧であるバッ
テリー等の電圧をＮ倍に昇圧する液晶用電源回路やその
他の液晶表示に必要な回路を１チップの半導体集積回路
装置に内蔵させているものがある。
【０００３】液晶表示に必要な電源回路や液晶素子の駆
動回路を内蔵している１チップの半導体集積回路装置で
は、ＣＰＵ（中央処理装置）等の小型携帯機器のシステ
ムを駆動するバッテリー電圧をもとに、Ｎ倍の昇圧電圧
を発生する昇圧回路、昇圧された電圧から液晶素子を駆
動するための複数のバイアス電圧（表示電圧）発生回
路、発生された複数のバイアス電圧を使用して液晶素子
の表示オン／オフを制御する液晶ドライバ回路を内蔵し
ているものがある。
動回路を内蔵している１チップの半導体集積回路装置で
は、ＣＰＵ（中央処理装置）等の小型携帯機器のシステ
ムを駆動するバッテリー電圧をもとに、Ｎ倍の昇圧電圧
を発生する昇圧回路、昇圧された電圧から液晶素子を駆
動するための複数のバイアス電圧（表示電圧）発生回
路、発生された複数のバイアス電圧を使用して液晶素子
の表示オン／オフを制御する液晶ドライバ回路を内蔵し
ているものがある。
【０００４】
【発明が解決しようとする課題】しかしながら、小型携
帯機器の液晶表示のための電源回路等を内蔵した半導体
集積回路装置において、低電圧で液晶素子を表示する駆
動方式を採用した場合、シテスム電源電圧Ｎ倍に昇圧す
る昇圧回路は液晶駆動電圧よりも高い電圧を発生してし
まう場合が多く、その結果としてかかる高電圧に対応し
た高耐圧を持つＭＯＳＦＥＴが一部に必要となって、前
記通常の１チップマイクロコンピュータ等の半導体集積
回路装置と同じＭＯＳプロセスでの製造することができ
るという利点が損なわれてしまうという問題が発生す
る。
帯機器の液晶表示のための電源回路等を内蔵した半導体
集積回路装置において、低電圧で液晶素子を表示する駆
動方式を採用した場合、シテスム電源電圧Ｎ倍に昇圧す
る昇圧回路は液晶駆動電圧よりも高い電圧を発生してし
まう場合が多く、その結果としてかかる高電圧に対応し
た高耐圧を持つＭＯＳＦＥＴが一部に必要となって、前
記通常の１チップマイクロコンピュータ等の半導体集積
回路装置と同じＭＯＳプロセスでの製造することができ
るという利点が損なわれてしまうという問題が発生す
る。
【０００５】この発明の目的は、液晶駆動のために必要
最小の昇圧電圧を得ることができる昇圧電源回路を備え
た半導体集積回路装置を提供することにある。この発明
の他の目的は、液晶駆動回路を備えつつ、システムへの
搭載に柔軟性を持たせた半導体集積回路装置を提供する
とにある。この発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面から明らか
になるであろう。
最小の昇圧電圧を得ることができる昇圧電源回路を備え
た半導体集積回路装置を提供することにある。この発明
の他の目的は、液晶駆動回路を備えつつ、システムへの
搭載に柔軟性を持たせた半導体集積回路装置を提供する
とにある。この発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面から明らか
になるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、信号源回路と、かかる信号
源回路で形成された表示信号を受けて液晶駆動信号を形
成する液晶駆動回路と、上記液晶駆動回路の表示動作に
必要な電源回路とを備え、上記信号源回路の電源電圧を
調整可能な可変電圧回路により昇圧倍率に見合った内部
電圧を発生させておき、かかる内部電圧をチャージポン
プ回路により整数倍に昇圧して上記液晶駆動信号に必要
な最大電圧を発生させ、それを分圧して上記液晶駆動信
号に必要な他の表示電圧を形成する。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、信号源回路と、かかる信号
源回路で形成された表示信号を受けて液晶駆動信号を形
成する液晶駆動回路と、上記液晶駆動回路の表示動作に
必要な電源回路とを備え、上記信号源回路の電源電圧を
調整可能な可変電圧回路により昇圧倍率に見合った内部
電圧を発生させておき、かかる内部電圧をチャージポン
プ回路により整数倍に昇圧して上記液晶駆動信号に必要
な最大電圧を発生させ、それを分圧して上記液晶駆動信
号に必要な他の表示電圧を形成する。
【０００７】
【発明の実施の形態】図１には、この発明に係る半導体
集積回路装置の一実施例のブロック図が示されている。
同図の各回路素子は、公知のＭＯＳ集積回路の製造技術
によって１つの半導体基板上において形成される。この
実施例の半導体集積回路装置は、液晶表示装置を用いた
小型携帯機器に向けられている。
集積回路装置の一実施例のブロック図が示されている。
同図の各回路素子は、公知のＭＯＳ集積回路の製造技術
によって１つの半導体基板上において形成される。この
実施例の半導体集積回路装置は、液晶表示装置を用いた
小型携帯機器に向けられている。
【０００８】この実施例の半導体集積回路装置（ＬＳ
Ｉ）１００は、液晶表示装置２００とともに小型携帯機
器を構成する。半導体集積回路装置１００には、特に制
限されないが、端子Ｐ１を介してバッテリーＥの電圧が
動作電圧として供給される。このバッテリー電圧は、Ｃ
ＰＵ（マイクロプロセッサ）６、ＲＡＭ（ランダム・ア
クセス・メモリ）５の動作電圧として供給される。
Ｉ）１００は、液晶表示装置２００とともに小型携帯機
器を構成する。半導体集積回路装置１００には、特に制
限されないが、端子Ｐ１を介してバッテリーＥの電圧が
動作電圧として供給される。このバッテリー電圧は、Ｃ
ＰＵ（マイクロプロセッサ）６、ＲＡＭ（ランダム・ア
クセス・メモリ）５の動作電圧として供給される。
【０００９】昇圧回路１は、外部端子Ｐ２ないしＰ５を
介して接続されたキャパシタＣ１とＣ２を用い、スイッ
チＳ１〜Ｓ４により第１のタイミングでは上記キャパシ
タＣ１とＣ２を並列接続して可変電圧回路４により形成
された内部電圧によりチャージアップされ、第２のタイ
ミングでは上記キャパシタＣ１とＣ２を直列接続して上
記内部電圧を加えることにより、全体で３倍に昇圧され
た電圧を形成し、外部端子Ｐ６を介して接続されたキャ
パシタＣ３に保持させ、液晶駆動に必要な最大電圧Ｖ１
を発生させる。
介して接続されたキャパシタＣ１とＣ２を用い、スイッ
チＳ１〜Ｓ４により第１のタイミングでは上記キャパシ
タＣ１とＣ２を並列接続して可変電圧回路４により形成
された内部電圧によりチャージアップされ、第２のタイ
ミングでは上記キャパシタＣ１とＣ２を直列接続して上
記内部電圧を加えることにより、全体で３倍に昇圧され
た電圧を形成し、外部端子Ｐ６を介して接続されたキャ
パシタＣ３に保持させ、液晶駆動に必要な最大電圧Ｖ１
を発生させる。
【００１０】上記可変電圧回路４は、上記端子Ｐ１から
供給されたバッテリー電圧を可変抵抗ＶＲと固定抵抗Ｒ
１からなる分圧回路で分圧して内部電圧を形成し、それ
をボルテージフォロワ形態にされた演算増幅回路ＯＰ１
を通して電力増幅して出力させる。上記のように昇圧回
路１として３倍昇圧回路を用いた場合、液晶の駆動動作
に必要な最大電圧Ｖ１を３等分された電圧を上記可変電
圧回路４により発生させることにより、昇圧回路１によ
り形成される昇圧電圧は、上記最大電圧Ｖ１に設定する
ことができる。
供給されたバッテリー電圧を可変抵抗ＶＲと固定抵抗Ｒ
１からなる分圧回路で分圧して内部電圧を形成し、それ
をボルテージフォロワ形態にされた演算増幅回路ＯＰ１
を通して電力増幅して出力させる。上記のように昇圧回
路１として３倍昇圧回路を用いた場合、液晶の駆動動作
に必要な最大電圧Ｖ１を３等分された電圧を上記可変電
圧回路４により発生させることにより、昇圧回路１によ
り形成される昇圧電圧は、上記最大電圧Ｖ１に設定する
ことができる。
【００１１】上記昇圧回路で形成された電圧Ｖ１は、そ
のまま液晶駆動回路（ＤＲＶ）３の動作電圧として供給
されるとともに、表示電圧発生回路２を構成する抵抗Ｒ
２〜Ｒ４で分圧されて、液晶駆動に必要な他の表示電圧
Ｖ２、Ｖ３が形成され、前記同様なボルテージフォロワ
形態の演算増幅回路ＯＰ２、ＯＰ３を介して電力増幅さ
れて上記駆動回路３の表示電圧として供給される。な
お、液晶駆動回路３には、回路の接地電位も動作電圧と
して与えられる。
のまま液晶駆動回路（ＤＲＶ）３の動作電圧として供給
されるとともに、表示電圧発生回路２を構成する抵抗Ｒ
２〜Ｒ４で分圧されて、液晶駆動に必要な他の表示電圧
Ｖ２、Ｖ３が形成され、前記同様なボルテージフォロワ
形態の演算増幅回路ＯＰ２、ＯＰ３を介して電力増幅さ
れて上記駆動回路３の表示電圧として供給される。な
お、液晶駆動回路３には、回路の接地電位も動作電圧と
して与えられる。
【００１２】液晶駆動回路３は、液晶表示パネルＬＣＤ
がＴＦＴ型であるときには、上記電圧Ｖ１、Ｖ２及びＶ
３により３階調表示を行わせるように用いることができ
る。また、ＳＴＮ型のものではダイナミック駆動を行う
ために、上記Ｖ１〜Ｖ３と接地電位の組み合わせによ
り、液晶パネルＬＣＤの走査線電極と信号線電極間に加
わる実効的な電圧が点灯／非点灯に対応した電圧となる
ような電圧が選ばれて出力される。
がＴＦＴ型であるときには、上記電圧Ｖ１、Ｖ２及びＶ
３により３階調表示を行わせるように用いることができ
る。また、ＳＴＮ型のものではダイナミック駆動を行う
ために、上記Ｖ１〜Ｖ３と接地電位の組み合わせによ
り、液晶パネルＬＣＤの走査線電極と信号線電極間に加
わる実効的な電圧が点灯／非点灯に対応した電圧となる
ような電圧が選ばれて出力される。
【００１３】この実施例では、小型携帯機器に向けられ
ており、液晶表示パネルは、特に制限されないが、走査
線が６５本で信号線が１３２本からなる比較的小型の表
示パネルとされ、かかる６５×１３２からなる表示画素
（ドット）に対応した記憶容量を持つＲＡＭ５が設けら
れ、このＲＡＭのメモリセルに上記ドットに対応したデ
ータを書き込むことにより、文字あるいは図形等を表示
させる。ＣＰＵ６は、上記画像メモリとしてのＲＡＭ５
へのデータの書き込みと、ＲＡＭ５から液晶表示パネル
ＬＣＤの走査線の選択タイミングの周期に合うように上
記１ライン分の画素データを読み出して上記液晶駆動回
路３に供給する。この場合、上記１ライン分（１３２ビ
ット）を同時に読み出すようにすると、信号線数が膨大
になるので例えば４ビットずつ３３回に分けて読み出す
ようにするものである。
ており、液晶表示パネルは、特に制限されないが、走査
線が６５本で信号線が１３２本からなる比較的小型の表
示パネルとされ、かかる６５×１３２からなる表示画素
（ドット）に対応した記憶容量を持つＲＡＭ５が設けら
れ、このＲＡＭのメモリセルに上記ドットに対応したデ
ータを書き込むことにより、文字あるいは図形等を表示
させる。ＣＰＵ６は、上記画像メモリとしてのＲＡＭ５
へのデータの書き込みと、ＲＡＭ５から液晶表示パネル
ＬＣＤの走査線の選択タイミングの周期に合うように上
記１ライン分の画素データを読み出して上記液晶駆動回
路３に供給する。この場合、上記１ライン分（１３２ビ
ット）を同時に読み出すようにすると、信号線数が膨大
になるので例えば４ビットずつ３３回に分けて読み出す
ようにするものである。
【００１４】この実施例では、上記昇圧回路１の倍率を
考慮し、液晶駆動に必要な最大電圧と上記昇圧電圧とが
一致するように、可変電圧回路４により内部電圧を発生
させるようにするものである。このような構成によっ
て、半導体集積回路装置で発生される最大電圧が、上記
液晶駆動に必要な最大電圧に等しくできるから、半導体
集積回路装置に形成されるＭＯＳＦＥＴの耐圧も上記最
大電圧Ｖ１に対応して低くできる。この結果、液晶駆動
回路ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等の内部回
路を構成するＭＯＳＦＥＴと同じプロセスで形成するこ
とができ、高耐圧化のための特殊なプロセスが不要にな
るから低コスト化が可能になる。
考慮し、液晶駆動に必要な最大電圧と上記昇圧電圧とが
一致するように、可変電圧回路４により内部電圧を発生
させるようにするものである。このような構成によっ
て、半導体集積回路装置で発生される最大電圧が、上記
液晶駆動に必要な最大電圧に等しくできるから、半導体
集積回路装置に形成されるＭＯＳＦＥＴの耐圧も上記最
大電圧Ｖ１に対応して低くできる。この結果、液晶駆動
回路ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等の内部回
路を構成するＭＯＳＦＥＴと同じプロセスで形成するこ
とができ、高耐圧化のための特殊なプロセスが不要にな
るから低コスト化が可能になる。
【００１５】上記可変抵抗ＶＲは、特に制限されない
が、複数の抵抗を直列形態にするとともに、それぞれの
両端にヒューズで短絡するように作り込んでおいて、そ
の選択的な切断により直列接続される抵抗の数を調整し
て、上記必要な内部電圧を発生させる。この他、上記ヒ
ューズに変えて、スイッチとして作用するＭＯＳＦＥＴ
を設けておいて、そのＭＯＳＦＥＴを上記選択的に切断
されるヒューズにより形成された制御電圧でスイッチ制
御して上記同様に直列接続される抵抗の数を選択するよ
うにてもよい。もちろん、かかる可変抵抗ＶＲを外部に
設けて、いわゆるボリューム抵抗によって外部で調整可
能にするものであってもよい。
が、複数の抵抗を直列形態にするとともに、それぞれの
両端にヒューズで短絡するように作り込んでおいて、そ
の選択的な切断により直列接続される抵抗の数を調整し
て、上記必要な内部電圧を発生させる。この他、上記ヒ
ューズに変えて、スイッチとして作用するＭＯＳＦＥＴ
を設けておいて、そのＭＯＳＦＥＴを上記選択的に切断
されるヒューズにより形成された制御電圧でスイッチ制
御して上記同様に直列接続される抵抗の数を選択するよ
うにてもよい。もちろん、かかる可変抵抗ＶＲを外部に
設けて、いわゆるボリューム抵抗によって外部で調整可
能にするものであってもよい。
【００１６】図２には、この発明に係る半導体集積回路
装置の他の一実施例のブロック図が示されている。この
実施例では、前記図１の実施例に加えて、端子Ｐ６と表
示電子発生回路２との間にも可変抵抗ＶＲが設けられ
る。この可変抵抗ＶＲは、外部端子Ｐ６から直接に液晶
表示電圧を供給する場合に使用される。つまり、前記図
１の実施例のように可変電圧回路４及び昇圧回路１で形
成された昇圧電圧を用いて表示電圧Ｖ１を形成する場合
には、その抵抗値がほぼ零に設定される。
装置の他の一実施例のブロック図が示されている。この
実施例では、前記図１の実施例に加えて、端子Ｐ６と表
示電子発生回路２との間にも可変抵抗ＶＲが設けられ
る。この可変抵抗ＶＲは、外部端子Ｐ６から直接に液晶
表示電圧を供給する場合に使用される。つまり、前記図
１の実施例のように可変電圧回路４及び昇圧回路１で形
成された昇圧電圧を用いて表示電圧Ｖ１を形成する場合
には、その抵抗値がほぼ零に設定される。
【００１７】この発明に半導体集積回路装置が搭載され
るシステムにおいて、液晶表示に用いることができる比
較的高い電圧が存在する場合には、上記昇圧回路１の動
作を停止させて、具体的にはキャパシタＣ１やＣ２を接
続させない状態にしたり、動作に必要なタイミングの供
給を停止させたりして、外部端子Ｐ６から上記電圧を直
接に供給する。この場合、この電圧と上記液晶表示動作
に必要な最大電圧Ｖ１に差があるときには、上記可変抵
抗ＶＲを調整して上記必要な電圧Ｖ１に低下させるよう
にするものである。このように外部電圧を用いた場合で
も、必要以上な高電圧が印加されることがないから上記
液晶駆動回路ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等
の内部回路を構成するＭＯＳＦＥＴと同じプロセスで形
成することができ、高耐圧化のための特殊なプロセスが
不要になるから低コスト化が可能になる。
るシステムにおいて、液晶表示に用いることができる比
較的高い電圧が存在する場合には、上記昇圧回路１の動
作を停止させて、具体的にはキャパシタＣ１やＣ２を接
続させない状態にしたり、動作に必要なタイミングの供
給を停止させたりして、外部端子Ｐ６から上記電圧を直
接に供給する。この場合、この電圧と上記液晶表示動作
に必要な最大電圧Ｖ１に差があるときには、上記可変抵
抗ＶＲを調整して上記必要な電圧Ｖ１に低下させるよう
にするものである。このように外部電圧を用いた場合で
も、必要以上な高電圧が印加されることがないから上記
液晶駆動回路ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等
の内部回路を構成するＭＯＳＦＥＴと同じプロセスで形
成することができ、高耐圧化のための特殊なプロセスが
不要になるから低コスト化が可能になる。
【００１８】図３には、この発明に係る半導体集積回路
装置の他の一実施例のブロック図が示されている。この
実施例では、上記可変電圧回路４の出力にスイッチＳＷ
と外部端子Ｐ９を介在させて上記昇圧回路１に内部電圧
を供給するものである。この実施例では、２通りの動作
形態を選択することができる。その１つの形態は、スイ
ッチＳＷをオン状態にし、端子Ｐ７に何も接続しない状
態では前記図１の実施例と同じく内部電圧を上記昇圧回
路１で昇圧させることができる。他の１つの形態は、上
記スイッチＳＷをオフ状態にし、外部端子Ｐ９に対して
外部回路ＯＰ４により調整された電圧を供給し、それを
昇圧回路１で昇圧させるようにするものである。この構
成では、電圧調整の自由度を高くすることができる。
装置の他の一実施例のブロック図が示されている。この
実施例では、上記可変電圧回路４の出力にスイッチＳＷ
と外部端子Ｐ９を介在させて上記昇圧回路１に内部電圧
を供給するものである。この実施例では、２通りの動作
形態を選択することができる。その１つの形態は、スイ
ッチＳＷをオン状態にし、端子Ｐ７に何も接続しない状
態では前記図１の実施例と同じく内部電圧を上記昇圧回
路１で昇圧させることができる。他の１つの形態は、上
記スイッチＳＷをオフ状態にし、外部端子Ｐ９に対して
外部回路ＯＰ４により調整された電圧を供給し、それを
昇圧回路１で昇圧させるようにするものである。この構
成では、電圧調整の自由度を高くすることができる。
【００１９】図４には、この発明に係る半導体集積回路
装置の更に他の一実施例のブロック図が示されている。
この実施例では、上記可変電圧回路を４１〜４３のよう
に複数通り設けておいて、プリチャージ動作のときには
昇圧回路１のスイッチＳ１〜Ｓ４によりキャパシタＣ１
とＣ２に可変電圧回路４２と４３で形成された電圧を供
給する。昇圧動作のときには、上記可変電圧回路４１の
出力電圧に上記キャパシタＣ１とＣ２に保持された上記
可変電圧回路４２と４３の電圧を加算し、かつ、スイッ
チＳ５とＳ６をオン状態にして、それぞれの電圧をキャ
パシタＣ３１、Ｃ３２及びＣ３３に保持させる。この構
成により、図１の実施例のような抵抗Ｒ２〜Ｒ４及び演
算増幅回路ＯＰ２とＯＰ３を設けることなく、昇圧回路
１によって直接的に表示電圧Ｖ１〜Ｖ３を形成すること
ができる。
装置の更に他の一実施例のブロック図が示されている。
この実施例では、上記可変電圧回路を４１〜４３のよう
に複数通り設けておいて、プリチャージ動作のときには
昇圧回路１のスイッチＳ１〜Ｓ４によりキャパシタＣ１
とＣ２に可変電圧回路４２と４３で形成された電圧を供
給する。昇圧動作のときには、上記可変電圧回路４１の
出力電圧に上記キャパシタＣ１とＣ２に保持された上記
可変電圧回路４２と４３の電圧を加算し、かつ、スイッ
チＳ５とＳ６をオン状態にして、それぞれの電圧をキャ
パシタＣ３１、Ｃ３２及びＣ３３に保持させる。この構
成により、図１の実施例のような抵抗Ｒ２〜Ｒ４及び演
算増幅回路ＯＰ２とＯＰ３を設けることなく、昇圧回路
１によって直接的に表示電圧Ｖ１〜Ｖ３を形成すること
ができる。
【００２０】図５には、この発明に係る半導体集積回路
装置の更に他の一実施例のブロック図が示されている。
この実施例では、上記可変電圧回路４の可変抵抗にＭＯ
ＳＦＥＴＱ１を用いるようにする。演算増幅回路ＯＰ１
の非反転入力端子（＋）に基準定電圧Ｖref を供給し、
反転入力端子（−）に利得設定のための抵抗Ｒ５とＲ６
を設け、ＭＯＳＦＥＴＱ１の出力側の電位Ｖを上記抵抗
回路Ｒ５とＲ６で分圧した電圧と上記基準定電圧Ｖref
とが一致するようにＭＯＳＦＥＴＱ１のゲート電圧を制
御するものである。
装置の更に他の一実施例のブロック図が示されている。
この実施例では、上記可変電圧回路４の可変抵抗にＭＯ
ＳＦＥＴＱ１を用いるようにする。演算増幅回路ＯＰ１
の非反転入力端子（＋）に基準定電圧Ｖref を供給し、
反転入力端子（−）に利得設定のための抵抗Ｒ５とＲ６
を設け、ＭＯＳＦＥＴＱ１の出力側の電位Ｖを上記抵抗
回路Ｒ５とＲ６で分圧した電圧と上記基準定電圧Ｖref
とが一致するようにＭＯＳＦＥＴＱ１のゲート電圧を制
御するものである。
【００２１】この構成では、バッテリーＥの電圧低下が
あっても、内部電圧Ｖ＝Ｖref ×Ｒ６／（Ｒ５＋Ｒ６）
のようにバッテリー電圧に無関係に一定にできる。した
がって、バッテリーＥの電圧に依存しないで安定した表
示動作を行わせることができるものとなる。上記基準電
圧は、ＭＯＳＦＥＴのしきい値電圧を利用したもの、よ
り精度を高くするなら、公知のシリコンバンドギャップ
を利用した定電圧を利用すればよい。
あっても、内部電圧Ｖ＝Ｖref ×Ｒ６／（Ｒ５＋Ｒ６）
のようにバッテリー電圧に無関係に一定にできる。した
がって、バッテリーＥの電圧に依存しないで安定した表
示動作を行わせることができるものとなる。上記基準電
圧は、ＭＯＳＦＥＴのしきい値電圧を利用したもの、よ
り精度を高くするなら、公知のシリコンバンドギャップ
を利用した定電圧を利用すればよい。
【００２２】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 信号源回路と、かかる信号源回路で形成された
表示信号を受けて液晶駆動信号を形成する液晶駆動回路
と、上記液晶駆動回路の表示動作に必要な電源回路とを
備え、上記信号源回路の電源電圧を調整可能な電圧発生
回路により昇圧倍率に見合った内部電圧を発生させてお
き、かかる内部電圧をチャージポンプ回路により整数倍
に昇圧して上記液晶駆動信号に必要な最大電圧を発生さ
せ、それを分圧して上記液晶駆動信号に必要な他の表示
電圧を形成することにより、液晶駆動回路ＤＲＶを構成
するＭＯＳＦＥＴをＣＰＵ等の内部回路を構成するＭＯ
ＳＦＥＴと同じプロセスで形成することができ、高耐圧
化のための特殊なプロセスが不要になるから低コスト化
が可能になるという効果が得られる。
記の通りである。すなわち、 （１） 信号源回路と、かかる信号源回路で形成された
表示信号を受けて液晶駆動信号を形成する液晶駆動回路
と、上記液晶駆動回路の表示動作に必要な電源回路とを
備え、上記信号源回路の電源電圧を調整可能な電圧発生
回路により昇圧倍率に見合った内部電圧を発生させてお
き、かかる内部電圧をチャージポンプ回路により整数倍
に昇圧して上記液晶駆動信号に必要な最大電圧を発生さ
せ、それを分圧して上記液晶駆動信号に必要な他の表示
電圧を形成することにより、液晶駆動回路ＤＲＶを構成
するＭＯＳＦＥＴをＣＰＵ等の内部回路を構成するＭＯ
ＳＦＥＴと同じプロセスで形成することができ、高耐圧
化のための特殊なプロセスが不要になるから低コスト化
が可能になるという効果が得られる。
【００２３】（２） 信号源回路と、かかる信号源回路
で形成された表示信号を受けて液晶駆動信号を形成する
液晶駆動回路と、上記液晶駆動回路の表示動作に必要な
電源回路とを備え、上記信号源回路の電源電圧を調整可
能な電圧発生回路により昇圧倍率に見合った内部電圧を
発生させておき、かかる内部電圧をチャージポンプ回路
により整数倍に昇圧して上記液晶駆動信号に必要な最大
電圧を発生させ、それを可変抵抗を介して出力させるこ
とにより、上記チャージポンプのための外部端子を利用
して外部電源での動作のときに上記可変抵抗の調整によ
り上記所望の電圧を発生させることができるから、シス
テムへの適用の柔軟性を得るとともに液晶駆動回路ＤＲ
Ｖを構成するＭＯＳＦＥＴをＣＰＵ等の内部回路を構成
するＭＯＳＦＥＴと同じプロセスで形成することがで
き、高耐圧化のための特殊なプロセスが不要になるから
低コスト化が可能になるという効果が得られる。
で形成された表示信号を受けて液晶駆動信号を形成する
液晶駆動回路と、上記液晶駆動回路の表示動作に必要な
電源回路とを備え、上記信号源回路の電源電圧を調整可
能な電圧発生回路により昇圧倍率に見合った内部電圧を
発生させておき、かかる内部電圧をチャージポンプ回路
により整数倍に昇圧して上記液晶駆動信号に必要な最大
電圧を発生させ、それを可変抵抗を介して出力させるこ
とにより、上記チャージポンプのための外部端子を利用
して外部電源での動作のときに上記可変抵抗の調整によ
り上記所望の電圧を発生させることができるから、シス
テムへの適用の柔軟性を得るとともに液晶駆動回路ＤＲ
Ｖを構成するＭＯＳＦＥＴをＣＰＵ等の内部回路を構成
するＭＯＳＦＥＴと同じプロセスで形成することがで
き、高耐圧化のための特殊なプロセスが不要になるから
低コスト化が可能になるという効果が得られる。
【００２４】（３） 信号源回路と、かかる信号源回路
で形成された表示信号を受けて液晶駆動信号を形成する
液晶駆動回路と、上記液晶駆動回路の表示動作に必要な
電源回路とを備え、上記信号源回路の電源電圧を調整可
能な電圧発生回路により昇圧倍率に見合った内部電圧を
発生させておき、かかる内部電圧をスイッチと外部端子
を介してチャージポンプ回路に供給して整数倍に昇圧し
て上記液晶駆動信号に必要な最大電圧を発生させること
により、上記外部端子を利用して外部電源での動作も可
能となってシステムへの適用の柔軟性を得るとともに液
晶駆動回路ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等の
内部回路を構成するＭＯＳＦＥＴと同じプロセスで形成
することができ、高耐圧化のための特殊なプロセスが不
要になるから低コスト化が可能になるという効果が得ら
れる。
で形成された表示信号を受けて液晶駆動信号を形成する
液晶駆動回路と、上記液晶駆動回路の表示動作に必要な
電源回路とを備え、上記信号源回路の電源電圧を調整可
能な電圧発生回路により昇圧倍率に見合った内部電圧を
発生させておき、かかる内部電圧をスイッチと外部端子
を介してチャージポンプ回路に供給して整数倍に昇圧し
て上記液晶駆動信号に必要な最大電圧を発生させること
により、上記外部端子を利用して外部電源での動作も可
能となってシステムへの適用の柔軟性を得るとともに液
晶駆動回路ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等の
内部回路を構成するＭＯＳＦＥＴと同じプロセスで形成
することができ、高耐圧化のための特殊なプロセスが不
要になるから低コスト化が可能になるという効果が得ら
れる。
【００２５】（４） 信号源回路と、かかる信号源回路
で形成された表示信号を受けて液晶駆動信号を形成する
液晶駆動回路と、上記液晶駆動回路の表示動作に必要な
電源回路とを備え、上記信号源回路の電源電圧を調整可
能な複数の可変電圧回路により昇圧動作に見合った複数
通りの内部電圧を発生させておき、かかる複数通りの内
部電圧を加算したときの各電圧をキャパシタに保持させ
ることにより、表示動作に必要な複数通りの表示電圧を
直接的に形成することができるとともに、液晶駆動回路
ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等の内部回路を
構成するＭＯＳＦＥＴと同じプロセスで形成することが
でき、高耐圧化のための特殊なプロセスが不要になるか
ら低コスト化が可能になるという効果が得られる。
で形成された表示信号を受けて液晶駆動信号を形成する
液晶駆動回路と、上記液晶駆動回路の表示動作に必要な
電源回路とを備え、上記信号源回路の電源電圧を調整可
能な複数の可変電圧回路により昇圧動作に見合った複数
通りの内部電圧を発生させておき、かかる複数通りの内
部電圧を加算したときの各電圧をキャパシタに保持させ
ることにより、表示動作に必要な複数通りの表示電圧を
直接的に形成することができるとともに、液晶駆動回路
ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等の内部回路を
構成するＭＯＳＦＥＴと同じプロセスで形成することが
でき、高耐圧化のための特殊なプロセスが不要になるか
ら低コスト化が可能になるという効果が得られる。
【００２６】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、信号
源回路は、汎用のＣＰＵ等野他にゲートアレイ等で形成
された制御回路であってもよい。上記ＣＰＵによって表
示動作も制御させる場合、かかる表示動作を制御するプ
ログラムが格納されたＲＯＭも搭載するようにするもの
であってもよい。かかるＲＯＭに対して上記可変抵抗の
抵抗値を設定するためのデータを格納するものであって
もよい。この発明は、液晶駆動回路とその信号源回路と
を備えた半導体集積回路装置に広く利用できるものであ
る。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、信号
源回路は、汎用のＣＰＵ等野他にゲートアレイ等で形成
された制御回路であってもよい。上記ＣＰＵによって表
示動作も制御させる場合、かかる表示動作を制御するプ
ログラムが格納されたＲＯＭも搭載するようにするもの
であってもよい。かかるＲＯＭに対して上記可変抵抗の
抵抗値を設定するためのデータを格納するものであって
もよい。この発明は、液晶駆動回路とその信号源回路と
を備えた半導体集積回路装置に広く利用できるものであ
る。
【００２７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、信号源回路と、かかる信号
源回路で形成された表示信号を受けて液晶駆動信号を形
成する液晶駆動回路と、上記液晶駆動回路の表示動作に
必要な電源回路とを備え、上記信号源回路の電源電圧を
調整可能な電圧発生回路により昇圧倍率に見合った内部
電圧を発生させておき、かかる内部電圧をチャージポン
プ回路により整数倍に昇圧して上記液晶駆動信号に必要
な最大電圧を発生させ、それを分圧して上記液晶駆動信
号に必要な他の表示電圧を形成することにより、液晶駆
動回路ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等の内部
回路を構成するＭＯＳＦＥＴと同じプロセスで形成する
ことができ、高耐圧化のための特殊なプロセスが不要に
なるから低コスト化が可能になる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、信号源回路と、かかる信号
源回路で形成された表示信号を受けて液晶駆動信号を形
成する液晶駆動回路と、上記液晶駆動回路の表示動作に
必要な電源回路とを備え、上記信号源回路の電源電圧を
調整可能な電圧発生回路により昇圧倍率に見合った内部
電圧を発生させておき、かかる内部電圧をチャージポン
プ回路により整数倍に昇圧して上記液晶駆動信号に必要
な最大電圧を発生させ、それを分圧して上記液晶駆動信
号に必要な他の表示電圧を形成することにより、液晶駆
動回路ＤＲＶを構成するＭＯＳＦＥＴをＣＰＵ等の内部
回路を構成するＭＯＳＦＥＴと同じプロセスで形成する
ことができ、高耐圧化のための特殊なプロセスが不要に
なるから低コスト化が可能になる。
【図１】この発明に係る半導体集積回路装置の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】この発明に係る半導体集積回路装置の他の一実
施例を示すブロック図である。
施例を示すブロック図である。
【図３】この発明に係る半導体集積回路装置の他の一実
施例を示すブロック図である。
施例を示すブロック図である。
【図４】この発明に係る半導体集積回路装置の更に他の
一実施例を示すブロック図である。
一実施例を示すブロック図である。
【図５】この発明に係る半導体集積回路装置の更に他の
一実施例を示すブロック図である。
一実施例を示すブロック図である。
１…昇圧回路、２…表示電圧発生回路、３…液晶駆動回
路、４，４１〜４３…可変電圧回路、５…ＲＡＭ、６…
ＣＰＵ、ＯＰ１〜ＯＰ４…演算増幅回路、Ｓ１〜Ｓ６、
ＳＷ…スイッチ、ＶＲ…可変抵抗、Ｒ１〜Ｒ６…抵抗、
Ｃ１〜Ｃ３、Ｃ３１〜Ｃ３３…キャパシタ、１００…半
導体集積回路装置、２００…液晶表示パネル。
路、４，４１〜４３…可変電圧回路、５…ＲＡＭ、６…
ＣＰＵ、ＯＰ１〜ＯＰ４…演算増幅回路、Ｓ１〜Ｓ６、
ＳＷ…スイッチ、ＶＲ…可変抵抗、Ｒ１〜Ｒ６…抵抗、
Ｃ１〜Ｃ３、Ｃ３１〜Ｃ３３…キャパシタ、１００…半
導体集積回路装置、２００…液晶表示パネル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 勝彦 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 大村 誠 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 小幡 誠 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 納富 志信 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 Ｆターム(参考） 2H093 NA07 NA16 NC04 NC05 NC07 NC29 NC34 NC50 ND49 ND50 ND54 NF13 5C006 AA02 AA03 AA16 AC02 AF42 AF52 AF64 AF71 BB12 BB16 BC20 BF05 BF15 BF25 BF31 BF37 BF43 BF44 BF45 BF46 BF49 EB05 FA41 FA46 FA51
Claims (5)
- 【請求項１】 表示信号を形成する信号源回路と、 上記信号源回路で形成された表示信号を受けて、液晶駆
動信号を形成する液晶駆動回路と、 上記信号源回路の動作に用いられる電源電圧を受け、調
整可能な内部電圧を発生する可変電圧回路と、 上記内部電圧を整数倍に昇圧して上記液晶駆動信号に必
要な最大表示電圧を発生させるチャージポンプ回路と、 上記チャージポンプ回路で形成された電圧を分圧し、上
記液晶駆動信号に必要な他の表示電圧を形成する電圧発
生回路とを備えてなることを特徴とする半導体集積回路
装置。 - 【請求項２】 表示信号を形成する信号源回路と、 上記信号源回路で形成された表示信号を受けて、液晶駆
動信号を形成する液晶駆動回路と、 上記内部電圧を整数倍に昇圧して上記液晶駆動信号に必
要な最大表示電圧以上の出力電圧を形成して外部端子に
出力させるチャージポンプ回路と、 上記外部端子の電圧をレベル低下させて液晶の最大表示
電圧を形成する調整可能にされた抵抗素子と、 上記抵抗素子を通した最大表示電圧を分圧し、上記液晶
駆動信号に必要な他の表示電圧を形成する電圧発生回路
とを備えてなり、 上記外部端子にキャパシタを接続し、チャージポンプ回
路で形成された出力電圧を保持させ又は上記チャージポ
ンプ回路の動作を実質的に停止させ、外部の電源装置で
形成された表示用電圧を上記外部端子から入力すること
を特徴とする半導体集積回路装置。 - 【請求項３】 表示信号を形成する信号源回路と、 上記信号源回路で形成された表示信号を受けて、液晶駆
動信号を形成する液晶駆動回路と、 上記信号源回路の動作に用いられる電源電圧を受け、調
整可能な内部電圧を発生する可変電圧回路と、 上記内部電圧を外部端子に選択的に伝えるスイッチと、 上記内部電圧又は上記外部端子から供給された電圧を整
数倍に昇圧して上記液晶駆動信号に必要な最大表示電圧
を発生させるチャージポンプ回路と、 上記チャージポンプ回路で形成された電圧を分圧し、上
記液晶駆動信号に必要な他の表示電圧を形成する電圧発
生回路とを備えてなることを特徴とする半導体集積回路
装置。 - 【請求項４】 表示信号を形成する信号源回路と、 上記信号源回路で形成された表示信号を受けて、液晶駆
動信号を形成する液晶駆動回路と、 上記信号源回路の動作に用いられる電源電圧を受け、調
整可能な複数通りの内部電圧を発生する可変電圧回路
と、 上記複数通りの内部電圧を加算して昇圧し、上記液晶駆
動信号に必要な複数通りの表示電圧を発生させるチャー
ジポンプ回路と、 上記チャージポンプ回路で形成された複数通りの加算電
圧をそれぞれ保持する複数のキャパシタとを備え、 上記複数のキャパシタに保持された電圧を上記液晶駆動
信号を形成する表示電圧源として用いてなることを特徴
とする半導体集積回路装置。 - 【請求項５】 請求項１ないし請求項４のいずれかにお
いて、 上記信号源回路は、マイクロプロセッサと表示データを
記憶するメモリ回路からなることを特徴とする半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17375098A JP3510974B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17375098A JP3510974B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000010065A true JP2000010065A (ja) | 2000-01-14 |
| JP3510974B2 JP3510974B2 (ja) | 2004-03-29 |
Family
ID=15966447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17375098A Expired - Fee Related JP3510974B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3510974B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001290470A (ja) * | 2000-04-07 | 2001-10-19 | Hitachi Ltd | 液晶表示装置 |
| JP2003015586A (ja) * | 2001-06-27 | 2003-01-17 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| US6724359B2 (en) | 2001-01-09 | 2004-04-20 | Sharp Kabushiki Kaisha | Electronic device and method for driving the same |
| KR100432292B1 (ko) * | 2000-05-31 | 2004-05-22 | 가부시끼가이샤 도시바 | 차지 펌프 회로 및 평면 표시 장치 |
| US7027024B2 (en) | 1998-03-27 | 2006-04-11 | Sharp Kabushiki Kaisha | Display device and display method |
-
1998
- 1998-06-22 JP JP17375098A patent/JP3510974B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7027024B2 (en) | 1998-03-27 | 2006-04-11 | Sharp Kabushiki Kaisha | Display device and display method |
| US7304626B2 (en) | 1998-03-27 | 2007-12-04 | Sharp Kabushiki Kaisha | Display device and display method |
| US7696969B2 (en) | 1998-03-27 | 2010-04-13 | Sharp Kabushiki Kaisha | Display device and display method |
| US8217881B2 (en) | 1998-03-27 | 2012-07-10 | Sharp Kabushiki Kaisha | Display device and display method |
| JP2001290470A (ja) * | 2000-04-07 | 2001-10-19 | Hitachi Ltd | 液晶表示装置 |
| KR100432292B1 (ko) * | 2000-05-31 | 2004-05-22 | 가부시끼가이샤 도시바 | 차지 펌프 회로 및 평면 표시 장치 |
| US6724359B2 (en) | 2001-01-09 | 2004-04-20 | Sharp Kabushiki Kaisha | Electronic device and method for driving the same |
| JP2003015586A (ja) * | 2001-06-27 | 2003-01-17 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3510974B2 (ja) | 2004-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061481B2 (en) | Power supply circuit, operational amplifier circuit, liquid crystal device and electronic instrument | |
| US6157360A (en) | System and method for driving columns of an active matrix display | |
| US7397471B2 (en) | Liquid crystal display device, power supply circuit, and method for controlling liquid crystal display device | |
| US6426744B2 (en) | Display driving apparatus having variable driving ability | |
| WO1998040873A9 (en) | System and method for driving columns of an active matrix display | |
| JP4462844B2 (ja) | 電源回路 | |
| US20040104875A1 (en) | Super twist nematic liquid crystal display driver for reducing power consumption | |
| JP3510974B2 (ja) | 半導体集積回路装置 | |
| US10152937B2 (en) | Semiconductor device, power supply circuit, and liquid crystal display device | |
| JP4575542B2 (ja) | 液晶駆動回路 | |
| JP2008289352A (ja) | 昇圧電源回路及び液晶表示装置 | |
| JP3543509B2 (ja) | 電圧安定化回路 | |
| JP4146025B2 (ja) | 電源装置 | |
| JP2002108469A (ja) | 電源装置 | |
| JP2000278937A (ja) | 昇圧回路及びそれを用いた液晶表示装置用電源回路 | |
| KR20050106578A (ko) | 출력단의 부하의 크기에 따라 전류 구동능력이 가변되는드라이버를 포함하는 ｌｃｄ 드라이버의 차지펌프 회로 | |
| JP4269457B2 (ja) | 電源装置、表示装置及び表示装置の駆動方法 | |
| US20100295835A1 (en) | Voltage Boosting Circuit and Display Device Including the Same | |
| JP4582858B2 (ja) | 液晶表示装置 | |
| JP4149107B2 (ja) | 液晶ドライバｉｃ | |
| JP4994652B2 (ja) | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 | |
| JP2001194643A (ja) | 液晶用駆動電源 | |
| JP2823384B2 (ja) | 液晶表示パネルの駆動装置 | |
| JP2000132147A (ja) | 安定化回路およびその安定化回路を用いた電源回路 | |
| JP2776270B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |