JP2003015586A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置Info
- Publication number
- JP2003015586A JP2003015586A JP2001195036A JP2001195036A JP2003015586A JP 2003015586 A JP2003015586 A JP 2003015586A JP 2001195036 A JP2001195036 A JP 2001195036A JP 2001195036 A JP2001195036 A JP 2001195036A JP 2003015586 A JP2003015586 A JP 2003015586A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- drive circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 プラズマディスプレイ（ＰＤＰ）装置でＶ
ｗ，Ｖｘを発生する２次電源回路の構成を簡単にして、
回路規模を小さくすると共に、コストを低減する。 【解決手段】 互いに隣接して配置された第１電極Ｘ及
び第２電極Ｙと、第１電極及び第２電極と交差する方向
に伸びる第３電極Ａとを、放電領域を挟んで対向させて
配置した表示パネル１と、第１電極を駆動するＸドライ
ブ回路３と、第２電極を駆動するＹドライブ回路５，６
と、第３電極を駆動するアドレスドライブ回路２とを備
えたプラズマディスプレイ装置において、Ｘドライブ回
路又は前記Ｙドライブ回路内で発生される駆動信号に関
係するパルスを利用する２次電源を備える。
ｗ，Ｖｘを発生する２次電源回路の構成を簡単にして、
回路規模を小さくすると共に、コストを低減する。 【解決手段】 互いに隣接して配置された第１電極Ｘ及
び第２電極Ｙと、第１電極及び第２電極と交差する方向
に伸びる第３電極Ａとを、放電領域を挟んで対向させて
配置した表示パネル１と、第１電極を駆動するＸドライ
ブ回路３と、第２電極を駆動するＹドライブ回路５，６
と、第３電極を駆動するアドレスドライブ回路２とを備
えたプラズマディスプレイ装置において、Ｘドライブ回
路又は前記Ｙドライブ回路内で発生される駆動信号に関
係するパルスを利用する２次電源を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイ（ＰＤＰ）装置に関し、特にＰＤＰ装置において外
部から供給される電圧以外の電圧を発生する電源回路に
関する。
レイ（ＰＤＰ）装置に関し、特にＰＤＰ装置において外
部から供給される電圧以外の電圧を発生する電源回路に
関する。
【０００２】
【従来の技術】平面ディスプレイとしてＰＤＰ装置が実
用化されており、高輝度の薄型ディスプレイとして期待
されている。図１は、従来の３電極型のＡＣ駆動方式の
ＰＤＰ装置の全体構成を示す図である。図示のように、
ＰＤＰ装置は、隣接して配置した複数のＸ電極及びＹ電
極と、それに交差する方向に配置した複数のアドレス電
極と、交差部分に配置した蛍光体とを有する２枚の基板
間に放電ガスを封入したプラズマディスプレイパネル
（ＰＤＰ）１と、アドレス電極にアドレスパルスなどを
印加するアドレスドライブ回路２と、Ｘ電極に維持放電
（サステイン）パルスなどを印加するＸ共通ドライブ回
路３と、Ｘ共通ドライブ回路３に後述する電圧Ｖｘを供
給するＶｘ電圧供給回路４と、Ｙ電極に順次走査パルス
などを印加するスキャン回路５と、Ｙ電極に印加する維
持放電（サステイン）パルスなどをスキャン回路５に供
給するＹドライブ回路６と、Ｙドライブ回路６に後述す
るリセット電圧Ｖｗを供給するリセット回路７と、各部
の制御を行う制御回路８と、各部にＶｓ，Ｖｗ，Ｖｘ，
Ｖａなどの各種の電圧を供給する電源回路９とを備え
る。ＰＤＰ装置については広く知られているので、ここ
では装置全体に関するこれ以上の詳しい説明は省略し、
本発明に関係する電源回路について更に説明する。
用化されており、高輝度の薄型ディスプレイとして期待
されている。図１は、従来の３電極型のＡＣ駆動方式の
ＰＤＰ装置の全体構成を示す図である。図示のように、
ＰＤＰ装置は、隣接して配置した複数のＸ電極及びＹ電
極と、それに交差する方向に配置した複数のアドレス電
極と、交差部分に配置した蛍光体とを有する２枚の基板
間に放電ガスを封入したプラズマディスプレイパネル
（ＰＤＰ）１と、アドレス電極にアドレスパルスなどを
印加するアドレスドライブ回路２と、Ｘ電極に維持放電
（サステイン）パルスなどを印加するＸ共通ドライブ回
路３と、Ｘ共通ドライブ回路３に後述する電圧Ｖｘを供
給するＶｘ電圧供給回路４と、Ｙ電極に順次走査パルス
などを印加するスキャン回路５と、Ｙ電極に印加する維
持放電（サステイン）パルスなどをスキャン回路５に供
給するＹドライブ回路６と、Ｙドライブ回路６に後述す
るリセット電圧Ｖｗを供給するリセット回路７と、各部
の制御を行う制御回路８と、各部にＶｓ，Ｖｗ，Ｖｘ，
Ｖａなどの各種の電圧を供給する電源回路９とを備え
る。ＰＤＰ装置については広く知られているので、ここ
では装置全体に関するこれ以上の詳しい説明は省略し、
本発明に関係する電源回路について更に説明する。
【０００３】図２は、ＰＤＰ装置において各電極に印加
される信号を示す駆動波形図である。ＰＤＰ装置では、
１組のＸ電極及びＹ電極とアドレス電極の交差部分に表
示セルが形成される。表示動作は、各セルを一様な状態
にするリセット期間と、表示するセルを選択するアドレ
ス期間と、選択したセルを放電させるサステイン（維持
放電）期間で構成され、この一連の動作を繰り返すこと
により表示が行われる。
される信号を示す駆動波形図である。ＰＤＰ装置では、
１組のＸ電極及びＹ電極とアドレス電極の交差部分に表
示セルが形成される。表示動作は、各セルを一様な状態
にするリセット期間と、表示するセルを選択するアドレ
ス期間と、選択したセルを放電させるサステイン（維持
放電）期間で構成され、この一連の動作を繰り返すこと
により表示が行われる。
【０００４】図示のように、リセット期間には、Ｘ電極
とアドレス電極を０Ｖ（グランドレベル）に保持した上
でＹ電極に最大電圧がＶｗになるパルスを印加して、全
セルで放電を発生させて均一な状態にしている。アドレ
ス期間では、Ｘ電極に電圧Ｖｘを印加した状態で、Ｙ電
極に電圧Ｖｓからグランドになるスキャンパルスを順次
印加する。スキャンパルスに同期して発光させるセルの
アドレス電極に電圧Ｖａのアドレスパルスを印加するこ
とにより、発光させるセルで放電が発生して壁電荷が形
成される。このようにして全セルが表示データに応じた
状態、すなわち発光させるセルでは壁電荷が形成され、
発光しないセルでは壁電荷が形成されない状態になる。
サステイン期間ではアドレス電極に０Ｖを印加した状態
で、Ｘ電極とＹ電極に交互に電圧Ｖｓのサステインパル
スを印加する（サステインパルスが印加されない時には
０Ｖが印加される。）。壁電荷の形成されているセルで
は、Ｖｓに壁電荷による電圧が重畳されて放電が発生す
るが、壁電荷の形成されていないセルでは放電は発生し
ない。
とアドレス電極を０Ｖ（グランドレベル）に保持した上
でＹ電極に最大電圧がＶｗになるパルスを印加して、全
セルで放電を発生させて均一な状態にしている。アドレ
ス期間では、Ｘ電極に電圧Ｖｘを印加した状態で、Ｙ電
極に電圧Ｖｓからグランドになるスキャンパルスを順次
印加する。スキャンパルスに同期して発光させるセルの
アドレス電極に電圧Ｖａのアドレスパルスを印加するこ
とにより、発光させるセルで放電が発生して壁電荷が形
成される。このようにして全セルが表示データに応じた
状態、すなわち発光させるセルでは壁電荷が形成され、
発光しないセルでは壁電荷が形成されない状態になる。
サステイン期間ではアドレス電極に０Ｖを印加した状態
で、Ｘ電極とＹ電極に交互に電圧Ｖｓのサステインパル
スを印加する（サステインパルスが印加されない時には
０Ｖが印加される。）。壁電荷の形成されているセルで
は、Ｖｓに壁電荷による電圧が重畳されて放電が発生す
るが、壁電荷の形成されていないセルでは放電は発生し
ない。
【０００５】なお、図２は一例であり、駆動波形には各
種の変形例が提案されている。また、図２の電圧Ｖｓ，
Ｖｗ，Ｖｘ，Ｖａは、プラズマディスプレイパネルの構
造や発光輝度に応じて適宜設定されるが、例えば、Ｖｓ
は１５０〜１８０ｖであり、ＶｗはＶｓより高電圧であ
り、図２の例ではＶｘもＶｓより高電圧である。いずれ
にしても、ＰＤＰ装置では、複数の高電圧を各電極に印
加する必要があり、電源回路９は各種の高電圧を供給す
るなお、図示していないが、制御回路の電源電圧は５Ｖ
（又は３Ｖ）であり、この電圧も電源回路から供給され
るが、本発明には直接関係しないので、以下の説明では
省略する。
種の変形例が提案されている。また、図２の電圧Ｖｓ，
Ｖｗ，Ｖｘ，Ｖａは、プラズマディスプレイパネルの構
造や発光輝度に応じて適宜設定されるが、例えば、Ｖｓ
は１５０〜１８０ｖであり、ＶｗはＶｓより高電圧であ
り、図２の例ではＶｘもＶｓより高電圧である。いずれ
にしても、ＰＤＰ装置では、複数の高電圧を各電極に印
加する必要があり、電源回路９は各種の高電圧を供給す
るなお、図示していないが、制御回路の電源電圧は５Ｖ
（又は３Ｖ）であり、この電圧も電源回路から供給され
るが、本発明には直接関係しないので、以下の説明では
省略する。
【０００６】電源回路９は、上記の高電圧Ｖｓ，Ｖｗ，
Ｖｘ，Ｖａを、ＡＣ入力電圧をＡＣ／ＤＣ変換して発生
したり、まず大きな電流容量を必要とする電圧ＶｓをＡ
Ｃ／ＤＣ変換して発生し、発生したＶｓからＤＣ／ＤＣ
変換によりＶｗ，Ｖｘを発生している。一般的には後者
の方法が行われている。なお、Ｖｓより低い電圧Ｖａ
（Ｖｘ＜Ｖｓの場合にはＶｘも）は、降圧回路を使用し
てＶｓから発生できる。このようにして、外部からは一
般に使用されるＡＣ入力電圧のみを供給するだけで動作
できるようにしている。なお、特開平６−３３２４０１
号公報は、ＰＤＰ装置で使用するのに適した小型の電源
装置を開示している。また、特開平９−３２５７３５号
公報は、サステイン期間におけるＸ電極とＹ電極間のサ
ステインパルスの印加による電力消費を低減するための
構成を開示している。
Ｖｘ，Ｖａを、ＡＣ入力電圧をＡＣ／ＤＣ変換して発生
したり、まず大きな電流容量を必要とする電圧ＶｓをＡ
Ｃ／ＤＣ変換して発生し、発生したＶｓからＤＣ／ＤＣ
変換によりＶｗ，Ｖｘを発生している。一般的には後者
の方法が行われている。なお、Ｖｓより低い電圧Ｖａ
（Ｖｘ＜Ｖｓの場合にはＶｘも）は、降圧回路を使用し
てＶｓから発生できる。このようにして、外部からは一
般に使用されるＡＣ入力電圧のみを供給するだけで動作
できるようにしている。なお、特開平６−３３２４０１
号公報は、ＰＤＰ装置で使用するのに適した小型の電源
装置を開示している。また、特開平９−３２５７３５号
公報は、サステイン期間におけるＸ電極とＹ電極間のサ
ステインパルスの印加による電力消費を低減するための
構成を開示している。
【０００７】
【発明が解決しようとする課題】上記のように、ＰＤＰ
装置の電源回路は、ＡＣ／ＤＣ変換して発生したＶｓか
らＤＣ／ＤＣ変換によりＶｗ，Ｖｘを発生しているが、
そのために発振回路やスイッチング素子などからなるＤ
Ｃ／ＤＣ変換回路を有しており、これがＰＤＰ装置にお
いて回路規模が大きくなる一因となっている。
装置の電源回路は、ＡＣ／ＤＣ変換して発生したＶｓか
らＤＣ／ＤＣ変換によりＶｗ，Ｖｘを発生しているが、
そのために発振回路やスイッチング素子などからなるＤ
Ｃ／ＤＣ変換回路を有しており、これがＰＤＰ装置にお
いて回路規模が大きくなる一因となっている。
【０００８】本発明の目的は、Ｖｗ，Ｖｘを発生する回
路の構成を簡単にして、回路規模を小さくすると共に、
コストを低減することを目的とする。
路の構成を簡単にして、回路規模を小さくすると共に、
コストを低減することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を実現するた
め、本発明の第１の態様のプラズマディスプレイ（ＰＤ
Ｐ）装置は、第１電極を駆動するＸドライブ回路又は第
２電極を駆動するＹドライブ回路内で発生される駆動信
号に関係するパルスを利用する２次電源を備える。この
特徴により、従来、電源電圧Ｖｗ，Ｖｘなどの２次電源
を形成するために必要であった発振回路やスイッチング
素子などを削除することができ、回路規模を小さくして
コストを低減できる。
め、本発明の第１の態様のプラズマディスプレイ（ＰＤ
Ｐ）装置は、第１電極を駆動するＸドライブ回路又は第
２電極を駆動するＹドライブ回路内で発生される駆動信
号に関係するパルスを利用する２次電源を備える。この
特徴により、従来、電源電圧Ｖｗ，Ｖｘなどの２次電源
を形成するために必要であった発振回路やスイッチング
素子などを削除することができ、回路規模を小さくして
コストを低減できる。
【００１０】２次電源で利用するパルスとして適してい
るのは、サステイン期間に発生されるサステインパルス
に関係するパルスである。２次電源は、例えば、上記の
パルスで駆動するチャージポンプ回路と、チャージポン
プ回路の出力を整流して直流電圧を発生する整流回路と
を備えるように構成する。その場合、前段の出力を後段
のベース電圧として入力する複数段のチャージポンプ回
路を備えるようにすれば、使用するパルスの電圧の２倍
以上の電圧を発生することが可能である。
るのは、サステイン期間に発生されるサステインパルス
に関係するパルスである。２次電源は、例えば、上記の
パルスで駆動するチャージポンプ回路と、チャージポン
プ回路の出力を整流して直流電圧を発生する整流回路と
を備えるように構成する。その場合、前段の出力を後段
のベース電圧として入力する複数段のチャージポンプ回
路を備えるようにすれば、使用するパルスの電圧の２倍
以上の電圧を発生することが可能である。
【００１１】また２次電源の別の構成例では、１次側に
パルスが供給されるトランスと、トランスの２次側の出
力を整流して直流電圧を発生する整流回路とを備えるよ
うにする。更に、２次電源の整流回路の出力を所定の電
圧に変換する電圧安定化回路を設ければ、任意の電圧を
安定して得られる。
パルスが供給されるトランスと、トランスの２次側の出
力を整流して直流電圧を発生する整流回路とを備えるよ
うにする。更に、２次電源の整流回路の出力を所定の電
圧に変換する電圧安定化回路を設ければ、任意の電圧を
安定して得られる。
【００１２】２次電源が発生する電圧は、アドレス期間
に第１電極に印加する電圧Ｖｘ，又はリセット期間に第
２電極に印加する電圧Ｖｗ、又はその両方を発生する。
また前述のように，従来は、サステインパルスの発生に
使用する電源電圧Ｖｓから電源電圧Ｖｗ，Ｖｘを発生す
るのが一般的であった。しかし、アドレスドライブ回路
へ供給する電源電圧Ｖａも発生されており、電源電圧Ｖ
ｗ、Ｖｘの発生にＶｓと共にＶａを使用することも可能
であり、その場合に回路の信頼性を確保する必要があ
る。本発明の第２の態様のＰＤＰ装置は、このような構
成を実現する。
に第１電極に印加する電圧Ｖｘ，又はリセット期間に第
２電極に印加する電圧Ｖｗ、又はその両方を発生する。
また前述のように，従来は、サステインパルスの発生に
使用する電源電圧Ｖｓから電源電圧Ｖｗ，Ｖｘを発生す
るのが一般的であった。しかし、アドレスドライブ回路
へ供給する電源電圧Ｖａも発生されており、電源電圧Ｖ
ｗ、Ｖｘの発生にＶｓと共にＶａを使用することも可能
であり、その場合に回路の信頼性を確保する必要があ
る。本発明の第２の態様のＰＤＰ装置は、このような構
成を実現する。
【００１３】すなわち、本発明の第２の態様のプラズマ
ディスプレイ（ＰＤＰ）装置では、アドレスドライブ回
路へ第２の電源電圧（Ｖａ）が供給され、Ｘドライブ回
路及びＹドライブ回路へは第１の電源電圧（Ｖｓ）と共
に第２の電源電圧が供給され、第１の電源電圧が第２の
電源電圧より低い時に、アドレスドライブ回路への第２
の電源電圧の供給経路から、Ｘドライブ回路及びＹドラ
イブ回路への第１の電源電圧の供給経路へ電流を流す回
路を備えることを特徴とする。
ディスプレイ（ＰＤＰ）装置では、アドレスドライブ回
路へ第２の電源電圧（Ｖａ）が供給され、Ｘドライブ回
路及びＹドライブ回路へは第１の電源電圧（Ｖｓ）と共
に第２の電源電圧が供給され、第１の電源電圧が第２の
電源電圧より低い時に、アドレスドライブ回路への第２
の電源電圧の供給経路から、Ｘドライブ回路及びＹドラ
イブ回路への第１の電源電圧の供給経路へ電流を流す回
路を備えることを特徴とする。
【００１４】アドレスドライブ回路へ第２の電源電圧を
供給する経路から、Ｘドライブ回路及びＹドライブ回路
へ第１の電源電圧を供給する経路へ電流を流す回路は、
保護スイッチである。通常時はＶｓ＞Ｖａであるが、電
源投入／遮断時などの過渡期間には電源投入シーケンス
の関係でＶａがＶｓより先に立ち上がりＶｓ＜Ｖａとな
る可能性がある。このような場合、２次電源を形成する
回路を介してＸドライブ回路やＹドライブ回路へ異常電
流が流れる場合が起こりえるが、本発明の第２の態様に
よれば、このような異常電流を防止して、回路の故障な
どを避けることができる。
供給する経路から、Ｘドライブ回路及びＹドライブ回路
へ第１の電源電圧を供給する経路へ電流を流す回路は、
保護スイッチである。通常時はＶｓ＞Ｖａであるが、電
源投入／遮断時などの過渡期間には電源投入シーケンス
の関係でＶａがＶｓより先に立ち上がりＶｓ＜Ｖａとな
る可能性がある。このような場合、２次電源を形成する
回路を介してＸドライブ回路やＹドライブ回路へ異常電
流が流れる場合が起こりえるが、本発明の第２の態様に
よれば、このような異常電流を防止して、回路の故障な
どを避けることができる。
【００１５】
【発明の実施の形態】図３は、本発明の第１実施例のＰ
ＤＰ装置の概略構成を示すブロック図である。図１と比
較して明らかなように、従来のＰＤＰ装置では電源電圧
Ｖｘ，Ｖｗを電源回路９で発生していたのに対して、第
１実施例のＰＤＰ装置では、Ｘドライブ回路３とＹドラ
イブ回路６でそれぞれ発生されたサステインパルスに関
係するパルス信号を利用して電源電圧Ｖｘ，Ｖｗをそれ
ぞれ発生するＶｘ電圧発生回路１１とＶｗ電圧発生回路
１２を設け、そこで発生された電圧Ｖｘ，ＶｗをＶｘ電
圧供給回路４とリセット回路７に供給している点が異な
り、他の部分は同じである。従って、第１実施例のＰＤ
Ｐ装置では、電源回路９は、電源電圧Ｖｓ，Ｖａのみを
発生する。なお、電源電圧Ｖｓ，Ｖａ，Ｖｗ，Ｖｘにつ
いては、パネルの条件などにより適宜設定されるが、以
下の実施例ではＶａ＜Ｖｓ＜Ｖｘ＜Ｖｗであるとして説
明を行う。なお、駆動波形は、図２の従来例と同じであ
るとして説明を行う。
ＤＰ装置の概略構成を示すブロック図である。図１と比
較して明らかなように、従来のＰＤＰ装置では電源電圧
Ｖｘ，Ｖｗを電源回路９で発生していたのに対して、第
１実施例のＰＤＰ装置では、Ｘドライブ回路３とＹドラ
イブ回路６でそれぞれ発生されたサステインパルスに関
係するパルス信号を利用して電源電圧Ｖｘ，Ｖｗをそれ
ぞれ発生するＶｘ電圧発生回路１１とＶｗ電圧発生回路
１２を設け、そこで発生された電圧Ｖｘ，ＶｗをＶｘ電
圧供給回路４とリセット回路７に供給している点が異な
り、他の部分は同じである。従って、第１実施例のＰＤ
Ｐ装置では、電源回路９は、電源電圧Ｖｓ，Ｖａのみを
発生する。なお、電源電圧Ｖｓ，Ｖａ，Ｖｗ，Ｖｘにつ
いては、パネルの条件などにより適宜設定されるが、以
下の実施例ではＶａ＜Ｖｓ＜Ｖｘ＜Ｖｗであるとして説
明を行う。なお、駆動波形は、図２の従来例と同じであ
るとして説明を行う。
【００１６】図４は、Ｙ電極側の駆動部の回路構成を示
す図である。図示のように、スキャンドライブ回路５−
１，…，５−Ｎ（ＮはＹ電極の本数）が各Ｙ電極毎に設
けられている。スキャンドライブ回路５−１，…，５−
Ｎは、共通に２本の駆動電源線１５，１６に接続され
る。駆動電源線１５は、第１スキャン電源回路５１−１
と、第１リセット回路７−１と、第１Ｙドライブ回路６
−１とに接続される。同様に、駆動電源線１６は、第２
スキャン電源回路５１−２と、第２リセット回路７−２
と、第２Ｙドライブ回路６−２とに接続される。Ｖｗ電
圧発生回路１２は、第１Ｙドライブ回路６−１の出力部
に接続される。スキャンドライブ回路５−１，…，５−
Ｎと第１及び第２スキャン電源回路５１−１、５１−２
は図３のスキャン回路５を構成し、第１及び第２Ｙドラ
イブ回路６−１，６−２は図３のＹドライブ回路６を構
成し、第１及び第２リセット回路７−１，７−２は図３
のリセット回路７を構成する。
す図である。図示のように、スキャンドライブ回路５−
１，…，５−Ｎ（ＮはＹ電極の本数）が各Ｙ電極毎に設
けられている。スキャンドライブ回路５−１，…，５−
Ｎは、共通に２本の駆動電源線１５，１６に接続され
る。駆動電源線１５は、第１スキャン電源回路５１−１
と、第１リセット回路７−１と、第１Ｙドライブ回路６
−１とに接続される。同様に、駆動電源線１６は、第２
スキャン電源回路５１−２と、第２リセット回路７−２
と、第２Ｙドライブ回路６−２とに接続される。Ｖｗ電
圧発生回路１２は、第１Ｙドライブ回路６−１の出力部
に接続される。スキャンドライブ回路５−１，…，５−
Ｎと第１及び第２スキャン電源回路５１−１、５１−２
は図３のスキャン回路５を構成し、第１及び第２Ｙドラ
イブ回路６−１，６−２は図３のＹドライブ回路６を構
成し、第１及び第２リセット回路７−１，７−２は図３
のリセット回路７を構成する。
【００１７】各スキャンドライブ回路は、駆動電源線１
５と１６の間に２個のトランジスタを直列に接続し、そ
の接続ノードをＹ電極に接続すると共に、各トランジス
タに並列にダイオードを接続してある。第１スキャン電
源回路５１−１は、駆動電源線１５と接地線（０Ｖ）の
間にトランジスタを接続した回路である。第２スキャン
電源回路５１−２は、駆動電源線１６と電圧Ｖｓの電源
線の間にトランジスタを接続した回路である。なお、各
トランジスタを駆動するためのプリドライブ回路は省略
している。第１Ｙドライブ回路６−１は、一方が電圧Ｖ
ｓの電源線に接続され、他方がダイオードを介して駆動
電源線１５に接続されたトランジスタ６２と、ＣＵ制御
信号に従ってトランジスタ６２を駆動するプリドライブ
回路６１とを有する。第２Ｙドライブ回路６−２は、接
地線（０Ｖ）と駆動電源線１５との間に接続されたトラ
ンジスタ６４と、ＣＤ制御信号に従ってトランジスタ６
４を駆動するプリドライブ回路６３とを有する。第１リ
セット回路７−１は、駆動電源線１５とＶｗ電圧発生回
路１２の出力線との間に接続されたトランジスタ７２
と、リセット信号１に従ってトランジスタ７２を駆動す
るプリドライブ回路７１とを有する。第２リセット回路
７−２は、駆動電源線１６と接地線（０Ｖ）との間に接
続されたトランジスタ７４と、リセット信号２に従って
トランジスタ７４を駆動するプリドライブ回路７３とを
有する。動作については後述する。
５と１６の間に２個のトランジスタを直列に接続し、そ
の接続ノードをＹ電極に接続すると共に、各トランジス
タに並列にダイオードを接続してある。第１スキャン電
源回路５１−１は、駆動電源線１５と接地線（０Ｖ）の
間にトランジスタを接続した回路である。第２スキャン
電源回路５１−２は、駆動電源線１６と電圧Ｖｓの電源
線の間にトランジスタを接続した回路である。なお、各
トランジスタを駆動するためのプリドライブ回路は省略
している。第１Ｙドライブ回路６−１は、一方が電圧Ｖ
ｓの電源線に接続され、他方がダイオードを介して駆動
電源線１５に接続されたトランジスタ６２と、ＣＵ制御
信号に従ってトランジスタ６２を駆動するプリドライブ
回路６１とを有する。第２Ｙドライブ回路６−２は、接
地線（０Ｖ）と駆動電源線１５との間に接続されたトラ
ンジスタ６４と、ＣＤ制御信号に従ってトランジスタ６
４を駆動するプリドライブ回路６３とを有する。第１リ
セット回路７−１は、駆動電源線１５とＶｗ電圧発生回
路１２の出力線との間に接続されたトランジスタ７２
と、リセット信号１に従ってトランジスタ７２を駆動す
るプリドライブ回路７１とを有する。第２リセット回路
７−２は、駆動電源線１６と接地線（０Ｖ）との間に接
続されたトランジスタ７４と、リセット信号２に従って
トランジスタ７４を駆動するプリドライブ回路７３とを
有する。動作については後述する。
【００１８】図５は、Ｘ電極側の駆動部の回路構成を示
す図である。図示のように、Ｘ電極は、Ｖｘ電圧供給回
路４と、第１Ｘドライブ回路３−１と、第２Ｘドライブ
回路３−２とに接続されている。第１Ｘドライブ回路３
−１にはＶｘ電圧発生回路１１が接続されている。第１
及び第２Ｘドライブ回路３−１，３−２は図３のＸドラ
イブ回路３を構成する。第１Ｘドライブ回路３−１は、
一方が電圧Ｖｓの電源線に接続され、他方がダイオード
を介してＸ電極に接続されたトランジスタ３２と、ＣＵ
制御信号に従ってトランジスタ３２を駆動するプリドラ
イブ回路３１とを有する。第２Ｘドライブ回路３−２
は、接地線（０Ｖ）とＸ電極との間に接続されたトラン
ジスタ３４と、ＣＤ制御信号に従ってトランジスタ３４
を駆動するプリドライブ回路３３とを有する。Ｖｘ供給
回路４は、Ｘ電極とＶｘ電圧発生回路１１の出力線との
間に接続されたトランジスタ４２と、Ｖｘ制御信号に従
ってトランジスタ４２を駆動するプリドライブ回路４１
とを有する。
す図である。図示のように、Ｘ電極は、Ｖｘ電圧供給回
路４と、第１Ｘドライブ回路３−１と、第２Ｘドライブ
回路３−２とに接続されている。第１Ｘドライブ回路３
−１にはＶｘ電圧発生回路１１が接続されている。第１
及び第２Ｘドライブ回路３−１，３−２は図３のＸドラ
イブ回路３を構成する。第１Ｘドライブ回路３−１は、
一方が電圧Ｖｓの電源線に接続され、他方がダイオード
を介してＸ電極に接続されたトランジスタ３２と、ＣＵ
制御信号に従ってトランジスタ３２を駆動するプリドラ
イブ回路３１とを有する。第２Ｘドライブ回路３−２
は、接地線（０Ｖ）とＸ電極との間に接続されたトラン
ジスタ３４と、ＣＤ制御信号に従ってトランジスタ３４
を駆動するプリドライブ回路３３とを有する。Ｖｘ供給
回路４は、Ｘ電極とＶｘ電圧発生回路１１の出力線との
間に接続されたトランジスタ４２と、Ｖｘ制御信号に従
ってトランジスタ４２を駆動するプリドライブ回路４１
とを有する。
【００１９】ここで、図４及び図５の回路の動作を図２
参照して簡単に説明する。リセット期間には、第１及び
第２スキャン電源回路５１−１，５１−２、第１及び第
２Ｙドライブ回路６−１,６−２、第１Ｘドライブ回路
３−１及びＶｘ供給回路４のトランジスタをすべてオフ
状態にした上で、第２Ｘドライブ回路３−２のトランジ
スタをオン状態にしてＸ電極に０Ｖを印加する。この
時、アドレスドライブ回路２は各アドレス電極の０ｖを
印加する。この状態で、第２リセット回路７−２のトラ
ンジスタをオフ状態にして、第１リセット回路７−１の
トランジスタ７２をオン状態にすると、電圧Ｖｗは各ス
キャンドライブ回路のダイオードを介してＹ電極に印加
され、Ｙ電極の電位が電圧Ｖｗに向かって上昇しＶｗに
なる。次に、第１リセット回路７−１のトランジスタ７
２をオフ状態にすると共に、第２リセット回路７−２の
トランジスタ７４をオン状態にするとダイオードを介し
てＹ電極は０Ｖに引き下げられる。これにより、全セル
で前の表示状態に関係なく放電が発生し、発生した電荷
は相互に中和して全セルは一様な状態になる。
参照して簡単に説明する。リセット期間には、第１及び
第２スキャン電源回路５１−１，５１−２、第１及び第
２Ｙドライブ回路６−１,６−２、第１Ｘドライブ回路
３−１及びＶｘ供給回路４のトランジスタをすべてオフ
状態にした上で、第２Ｘドライブ回路３−２のトランジ
スタをオン状態にしてＸ電極に０Ｖを印加する。この
時、アドレスドライブ回路２は各アドレス電極の０ｖを
印加する。この状態で、第２リセット回路７−２のトラ
ンジスタをオフ状態にして、第１リセット回路７−１の
トランジスタ７２をオン状態にすると、電圧Ｖｗは各ス
キャンドライブ回路のダイオードを介してＹ電極に印加
され、Ｙ電極の電位が電圧Ｖｗに向かって上昇しＶｗに
なる。次に、第１リセット回路７−１のトランジスタ７
２をオフ状態にすると共に、第２リセット回路７−２の
トランジスタ７４をオン状態にするとダイオードを介し
てＹ電極は０Ｖに引き下げられる。これにより、全セル
で前の表示状態に関係なく放電が発生し、発生した電荷
は相互に中和して全セルは一様な状態になる。
【００２０】次のアドレス期間には、第１及び第２Ｙド
ライブ回路６−１,６−２、第１及び第２リセット回路
７−１,７−２、第１及び第２Ｘドライブ回路３−１,３
−２のトランジスタをオフ状態にした上で、Ｖｘ供給回
路４のトランジスタをオン状態にしてＸ電極に電圧Ｖｘ
を印加する。そして、第１及び第２スキャン電源回路５
１−１，５１−２のトランジスタをオン状態にして、ス
キャンドライブ回路５−１,…５−Ｎのトランジスタ列
にＶｓと０Ｖを印加する。この状態で、スキャンドライ
ブ回路５−１,…５−Ｎのトランジスタ列に順次スキャ
ン信号を印加するとＹ電極に順番に電圧Ｖｓのスキャン
信号が印加される。これに同期してアドレスドライブ回
路２は、点灯するセルのアドレス電極にはＶａを、点灯
しないセルのアドレス電極には０Ｖを印加する。
ライブ回路６−１,６−２、第１及び第２リセット回路
７−１,７−２、第１及び第２Ｘドライブ回路３−１,３
−２のトランジスタをオフ状態にした上で、Ｖｘ供給回
路４のトランジスタをオン状態にしてＸ電極に電圧Ｖｘ
を印加する。そして、第１及び第２スキャン電源回路５
１−１，５１−２のトランジスタをオン状態にして、ス
キャンドライブ回路５−１,…５−Ｎのトランジスタ列
にＶｓと０Ｖを印加する。この状態で、スキャンドライ
ブ回路５−１,…５−Ｎのトランジスタ列に順次スキャ
ン信号を印加するとＹ電極に順番に電圧Ｖｓのスキャン
信号が印加される。これに同期してアドレスドライブ回
路２は、点灯するセルのアドレス電極にはＶａを、点灯
しないセルのアドレス電極には０Ｖを印加する。
【００２１】サステイン期間には、第１及び第２スキャ
ン電源回路５１−１，５１−２、第１及び第２リセット
回路７−１,７−２及びＶｘ供給回路４のトランジスタ
をオフ状態にした上で、第１Ｘドライブ回路３−１と第
２Ｙドライブ回路６−２のトランジスタの組と、第２Ｘ
ドライブ回路３−２と第１Ｙドライブ回路６−１のトラ
ンジスタの組を交互にオン／オフする。実際には、Ｘ電
極とＹ電極が同時に０Ｖになるように制御するが、ここ
では詳しい説明は省略する。
ン電源回路５１−１，５１−２、第１及び第２リセット
回路７−１,７−２及びＶｘ供給回路４のトランジスタ
をオフ状態にした上で、第１Ｘドライブ回路３−１と第
２Ｙドライブ回路６−２のトランジスタの組と、第２Ｘ
ドライブ回路３−２と第１Ｙドライブ回路６−１のトラ
ンジスタの組を交互にオン／オフする。実際には、Ｘ電
極とＹ電極が同時に０Ｖになるように制御するが、ここ
では詳しい説明は省略する。
【００２２】次に、本実施例の特徴であるＶｘ電圧発生
回路１１とＶｗ電圧発生回路１２について説明するが、
どちらもサステインパルスに関係するパルス信号を利用
してそれより高い電源電圧を発生する点は同じであり、
ほぼ同じ回路構成で実現できるので、ここではＶｗ電圧
発生回路を例として説明を行い、Ｖｘ電圧発生回路につ
いては説明を省略する。
回路１１とＶｗ電圧発生回路１２について説明するが、
どちらもサステインパルスに関係するパルス信号を利用
してそれより高い電源電圧を発生する点は同じであり、
ほぼ同じ回路構成で実現できるので、ここではＶｗ電圧
発生回路を例として説明を行い、Ｖｘ電圧発生回路につ
いては説明を省略する。
【００２３】図６は、Ｖｗ電圧発生回路の第１の構成例
を示す図である。図示のように、この例では、プリドラ
イブ回路６１の出力するＣＵゲートパルスに応じて第１
Ｙドライブ回路６−１のトランジスタ６２はオン／オフ
し、その出力端子にＶｓと０Ｖの間で変化する電圧パル
スＶＣＵが出力される。従って、電圧パルスＶＣＵが出
力されるのは、ＣＵ制御信号が出力されるサステイン期
間のみである。電圧パルスＶＣＵは、ダイオードを介し
てスキャン回路へ出力されると共に、Ｖｗ電圧発生回路
１２に入力される。
を示す図である。図示のように、この例では、プリドラ
イブ回路６１の出力するＣＵゲートパルスに応じて第１
Ｙドライブ回路６−１のトランジスタ６２はオン／オフ
し、その出力端子にＶｓと０Ｖの間で変化する電圧パル
スＶＣＵが出力される。従って、電圧パルスＶＣＵが出
力されるのは、ＣＵ制御信号が出力されるサステイン期
間のみである。電圧パルスＶＣＵは、ダイオードを介し
てスキャン回路へ出力されると共に、Ｖｗ電圧発生回路
１２に入力される。
【００２４】Ｖｗ電圧発生回路は、図示のように、第１
の端子に電圧パルスＶＣＵが印加される容量Ｃ１と、ア
ノードが電圧Ｖｓの電源端子にカソードが容量Ｃ１の第
２の端子の間に接続されたダイオードＤ１と、アノード
が容量Ｃ１の第２の端子に接続されたダイオードＤ２
と、ダイオードＤ２のカソードと接地線（ＧＮＤ）の間
に接続された容量Ｃ２とを有する。容量Ｃ１とダイオー
ドＤ１，Ｄ２はチャージポンプ回路を構成し、容量Ｃ２
は整流回路を構成する。電圧パルスＶＣＵが０Ｖの時、
容量Ｃ１の第１の端子には０Ｖ、第２の端子にはＶｓが
印加され、容量Ｃ１には電圧Ｖｓが保持される。この状
態で、電圧パルスＶＣＵがＶｓに変化すると、容量Ｃ１
の第１の端子にＶｓが印加されるので保持された電圧Ｖ
ｓが重畳されて第２の端子の電圧は２Ｖｓになる。この
ようにして、ダイオードＤ２のアノードの電圧はＶｓと
２Ｖｓの間で変化しカソードから出力される。これによ
り、容量Ｃ２が充電され、使用する電圧Ｖｗの量が少な
ければ容量Ｃ２にはほぼ２Ｖｓも電圧が保持されること
になる。
の端子に電圧パルスＶＣＵが印加される容量Ｃ１と、ア
ノードが電圧Ｖｓの電源端子にカソードが容量Ｃ１の第
２の端子の間に接続されたダイオードＤ１と、アノード
が容量Ｃ１の第２の端子に接続されたダイオードＤ２
と、ダイオードＤ２のカソードと接地線（ＧＮＤ）の間
に接続された容量Ｃ２とを有する。容量Ｃ１とダイオー
ドＤ１，Ｄ２はチャージポンプ回路を構成し、容量Ｃ２
は整流回路を構成する。電圧パルスＶＣＵが０Ｖの時、
容量Ｃ１の第１の端子には０Ｖ、第２の端子にはＶｓが
印加され、容量Ｃ１には電圧Ｖｓが保持される。この状
態で、電圧パルスＶＣＵがＶｓに変化すると、容量Ｃ１
の第１の端子にＶｓが印加されるので保持された電圧Ｖ
ｓが重畳されて第２の端子の電圧は２Ｖｓになる。この
ようにして、ダイオードＤ２のアノードの電圧はＶｓと
２Ｖｓの間で変化しカソードから出力される。これによ
り、容量Ｃ２が充電され、使用する電圧Ｖｗの量が少な
ければ容量Ｃ２にはほぼ２Ｖｓも電圧が保持されること
になる。
【００２５】上記のように、ＣＵゲートパルスが出力さ
れるのはサステイン期間のみであり、その間に容量Ｃ２
にほぼ２Ｖｓの電圧が保持されるので、これを第１リセ
ット回路７−１のトランジスタ７２の端子に供給して、
Ｖｗの電源として使用する。従って、Ｖｗ発生回路１２
の出力を第１リセット回路７−１を介して実際にＹ電極
に印加した時にＹ電極が到達する最大電圧は、Ｙ電極の
容量を含む付加回路の容量と容量Ｃ２の関係で決定され
るので、所望のＶｗが得られるようにこれらを適宜設定
する。
れるのはサステイン期間のみであり、その間に容量Ｃ２
にほぼ２Ｖｓの電圧が保持されるので、これを第１リセ
ット回路７−１のトランジスタ７２の端子に供給して、
Ｖｗの電源として使用する。従って、Ｖｗ発生回路１２
の出力を第１リセット回路７−１を介して実際にＹ電極
に印加した時にＹ電極が到達する最大電圧は、Ｙ電極の
容量を含む付加回路の容量と容量Ｃ２の関係で決定され
るので、所望のＶｗが得られるようにこれらを適宜設定
する。
【００２６】以上のように、図６のＶｗ発生回路１２で
は、チャージポンプ回路の入力パルスとしてサステイン
パルスに相当する信号パルスを使用しており、通常のチ
ャージポンプ回路が必要とする発振回路やスイッチング
素子などを省くことができるので、回路構成が簡単で、
小規模にできる。しかも、使用するサステインパルス
は、ある程度高圧（１８０Ｖ程度）で、電流量も大きい
ので、高い電圧のＶｗを発生することができる 図７は、Ｖｗ電圧発生回路の第２の構成例を示す図であ
る。この例では、容量Ｃ４，Ｃ５及びダイオードＤ３，
Ｄ４で構成される部分は図６と同じチャージポンプ回路
であり、ダイオードＤ５のアノードに電圧２Ｖｓを供給
する。容量Ｃ３，Ｃ６及びダイオードＤ５，Ｄ６で構成
される部分もチャージポンプ回路であり、ダイオードＤ
５のアノードに電圧２Ｖｓが供給されるので、出力され
る電圧は２ＶｓにＶｓを重畳した３Ｖｓに近い電圧にな
る。このように、チャージポンプ回路の段数を増加させ
ることにより、更に高圧の電圧が得られる。
は、チャージポンプ回路の入力パルスとしてサステイン
パルスに相当する信号パルスを使用しており、通常のチ
ャージポンプ回路が必要とする発振回路やスイッチング
素子などを省くことができるので、回路構成が簡単で、
小規模にできる。しかも、使用するサステインパルス
は、ある程度高圧（１８０Ｖ程度）で、電流量も大きい
ので、高い電圧のＶｗを発生することができる 図７は、Ｖｗ電圧発生回路の第２の構成例を示す図であ
る。この例では、容量Ｃ４，Ｃ５及びダイオードＤ３，
Ｄ４で構成される部分は図６と同じチャージポンプ回路
であり、ダイオードＤ５のアノードに電圧２Ｖｓを供給
する。容量Ｃ３，Ｃ６及びダイオードＤ５，Ｄ６で構成
される部分もチャージポンプ回路であり、ダイオードＤ
５のアノードに電圧２Ｖｓが供給されるので、出力され
る電圧は２ＶｓにＶｓを重畳した３Ｖｓに近い電圧にな
る。このように、チャージポンプ回路の段数を増加させ
ることにより、更に高圧の電圧が得られる。
【００２７】以上のようにして、サステインパルスと同
じ電源電圧Ｖｓとサステインパルスを利用するチャージ
ポンプ回路を使用することにより２Ｖｓの電源回路が実
現でき、更にチャージポンプ回路の段数を増加させるこ
とによりＶｓの整数倍の電圧の電源回路が実現できる。
しかし、必要とする電圧がＶｓの整数倍とは限らず、例
えば、１．５Ｖｓの電圧を必要とする場合もある。次に
説明する例は、中間の電圧を出力する電源回路の例であ
る。
じ電源電圧Ｖｓとサステインパルスを利用するチャージ
ポンプ回路を使用することにより２Ｖｓの電源回路が実
現でき、更にチャージポンプ回路の段数を増加させるこ
とによりＶｓの整数倍の電圧の電源回路が実現できる。
しかし、必要とする電圧がＶｓの整数倍とは限らず、例
えば、１．５Ｖｓの電圧を必要とする場合もある。次に
説明する例は、中間の電圧を出力する電源回路の例であ
る。
【００２８】図８は、Ｖｗ電圧発生回路の第３の構成例
を示す図である。この例は、図６の第１の例に電圧安定
化回路１３を付加したもので、電圧ＶｗとしてほぼＶｓ
から２Ｖｓの間の任意の電圧が得られる。電圧安定化回
路１３は、コレクタが容量Ｃ２に接続されるバイポーラ
トランジスタ８１と、出力がバイポーラトランジスタ８
１のベースに接続されるオペアンプＡＭＰと、基準電圧
源ＶＲＥＦと、抵抗Ｒと、可変抵抗ＶＲとを有する。こ
の回路により、次の式で表される出力電圧Ｖｗが得られ
る。
を示す図である。この例は、図６の第１の例に電圧安定
化回路１３を付加したもので、電圧ＶｗとしてほぼＶｓ
から２Ｖｓの間の任意の電圧が得られる。電圧安定化回
路１３は、コレクタが容量Ｃ２に接続されるバイポーラ
トランジスタ８１と、出力がバイポーラトランジスタ８
１のベースに接続されるオペアンプＡＭＰと、基準電圧
源ＶＲＥＦと、抵抗Ｒと、可変抵抗ＶＲとを有する。こ
の回路により、次の式で表される出力電圧Ｖｗが得られ
る。
【００２９】Ｖｗ＝ＶＲＥＦ（ＶＲ＋Ｒ）／ＶＲ
但し、ＶＲＥＦは基準電圧の電圧値、ＶＲ，Ｒは可変抵
抗と抵抗の抵抗値である。従って、可変抵抗の抵抗値を
調整することにより２Ｖｓ以下の任意の電圧が得られ
る。
抗と抵抗の抵抗値である。従って、可変抵抗の抵抗値を
調整することにより２Ｖｓ以下の任意の電圧が得られ
る。
【００３０】図９は、Ｖｗ電圧発生回路の第４の構成例
を示す図である。この例は、図７の第２の例に電圧安定
化回路１３を付加したものであり、電圧２Ｖｗとしてほ
ぼ２Ｖｓから３Ｖｓの間の任意の電圧が得られる。これ
以上の説明は省略する。図１０は、Ｖｗ電圧発生回路の
第５の構成例を示す図である。この例は、チャージポン
プ回路の代わりにトランスＴＲを有する昇圧回路と、整
流回路を組み合わせた回路である。サステインパルスに
相当する電圧パルスＶＣＵを容量Ｃ８を介してトランス
ＴＲの１次側に印加することにより２次側に電圧が誘起
される。２次側の巻線の巻数を１次側より大きくすれば
電圧パルスＶＣＵより大きな電圧の交流が得られるの
で、これをダイオードと容量Ｃ９で整流することにより
Ｖｓより高い電圧のＶｗが出力される。
を示す図である。この例は、図７の第２の例に電圧安定
化回路１３を付加したものであり、電圧２Ｖｗとしてほ
ぼ２Ｖｓから３Ｖｓの間の任意の電圧が得られる。これ
以上の説明は省略する。図１０は、Ｖｗ電圧発生回路の
第５の構成例を示す図である。この例は、チャージポン
プ回路の代わりにトランスＴＲを有する昇圧回路と、整
流回路を組み合わせた回路である。サステインパルスに
相当する電圧パルスＶＣＵを容量Ｃ８を介してトランス
ＴＲの１次側に印加することにより２次側に電圧が誘起
される。２次側の巻線の巻数を１次側より大きくすれば
電圧パルスＶＣＵより大きな電圧の交流が得られるの
で、これをダイオードと容量Ｃ９で整流することにより
Ｖｓより高い電圧のＶｗが出力される。
【００３１】図１１は、Ｖｗ電圧発生回路の第６の構成
例を示す図であり、この例は図１０の第５の構成例に電
圧安定化回路１３を付加したものであり、これ以上の説
明は省略する。本発明者らは、特願２０００−１８８６
６３号で、ＰＤＰ装置で発生する電圧を低電圧化する技
術を開示している。本発明は、このような技術を採用し
たＰＤＰ装置にも適用可能であり、適用した例を第２実
施例として示す。
例を示す図であり、この例は図１０の第５の構成例に電
圧安定化回路１３を付加したものであり、これ以上の説
明は省略する。本発明者らは、特願２０００−１８８６
６３号で、ＰＤＰ装置で発生する電圧を低電圧化する技
術を開示している。本発明は、このような技術を採用し
たＰＤＰ装置にも適用可能であり、適用した例を第２実
施例として示す。
【００３２】図１２は、本発明を特願２０００−１８８
６６３号に開示された低電圧化駆動回路を使用したＰＤ
Ｐ装置に適用した第２実施例の回路構成を示す図であ
り、Ｘ電極側とＹ電極側の駆動回路を示す。駆動回路全
体の詳しい説明は特願２０００−１７３０５６号に開示
されているので省略し、本発明に関係する部分のみ説明
する。
６６３号に開示された低電圧化駆動回路を使用したＰＤ
Ｐ装置に適用した第２実施例の回路構成を示す図であ
り、Ｘ電極側とＹ電極側の駆動回路を示す。駆動回路全
体の詳しい説明は特願２０００−１７３０５６号に開示
されているので省略し、本発明に関係する部分のみ説明
する。
【００３３】この回路では、Ｘ側でスイッチＳＷ１を構
成するトランジスタが出力する電圧Ｖｓ／２のパルス
を、Ｖｘ電圧発生回路１１の入力パルスとして利用す
る。同様に、Ｙ側でスイッチＳＷ１’を構成するトラン
ジスタが出力する電圧Ｖｓ／２のパルスを、Ｖｗ電圧発
生回路１２の入力パルスとして利用する。この場合のＶ
ｘ電圧発生回路１１とＶｗ電圧発生回路１２も、図６か
ら図１１に示した構成例で実現できる。
成するトランジスタが出力する電圧Ｖｓ／２のパルス
を、Ｖｘ電圧発生回路１１の入力パルスとして利用す
る。同様に、Ｙ側でスイッチＳＷ１’を構成するトラン
ジスタが出力する電圧Ｖｓ／２のパルスを、Ｖｗ電圧発
生回路１２の入力パルスとして利用する。この場合のＶ
ｘ電圧発生回路１１とＶｗ電圧発生回路１２も、図６か
ら図１１に示した構成例で実現できる。
【００３４】また、図１３は、第２実施例におけるサス
テイン期間におけるＸ電極とＹ電極に印加するサステイ
ンパルスの波形図であり、上記のＶｘ電圧発生回路１１
とＶｗ電圧発生回路１２はこのサステインパルスからＶ
ｘとＶｗを発生する。図１４は、本発明の第３実施例の
ＰＤＰ装置の概略構成を示すブロック図である。第３実
施例のＰＤＰ装置は、アドレス期間にＸ電極に印加され
る電圧Ｖｘがアドレスパルスの電圧Ｖａより小さい場合
の例である。図３と比較して明らかなように、第３実施
例では、Ｖｘ電圧発生回路１１へはＸドライブ回路３で
発生されたサステインパルスではなく、電源回路９から
アドレスドライブ回路２に供給される電源電圧Ｖａが供
給される点と、電源電圧Ｖａの供給経路とＸドライブ回
路３への電源電圧Ｖｓへの供給経路の間にダイオードＤ
２０が設けられている点が異なる。
テイン期間におけるＸ電極とＹ電極に印加するサステイ
ンパルスの波形図であり、上記のＶｘ電圧発生回路１１
とＶｗ電圧発生回路１２はこのサステインパルスからＶ
ｘとＶｗを発生する。図１４は、本発明の第３実施例の
ＰＤＰ装置の概略構成を示すブロック図である。第３実
施例のＰＤＰ装置は、アドレス期間にＸ電極に印加され
る電圧Ｖｘがアドレスパルスの電圧Ｖａより小さい場合
の例である。図３と比較して明らかなように、第３実施
例では、Ｖｘ電圧発生回路１１へはＸドライブ回路３で
発生されたサステインパルスではなく、電源回路９から
アドレスドライブ回路２に供給される電源電圧Ｖａが供
給される点と、電源電圧Ｖａの供給経路とＸドライブ回
路３への電源電圧Ｖｓへの供給経路の間にダイオードＤ
２０が設けられている点が異なる。
【００３５】図１５は、Ｖｘ電圧発生回路１１の回路例
であり、電圧Ｖｘは電圧Ｖａより低いので、Ｖａを降圧
してＶｘを発生している。図１６は、電源回路９におけ
るＶａ電圧発生回路の構成例を示す図である。（Ａ）は
外部から入力されるＡＣ入力を整流回路２１で整流して
直流電源とし、トランスの電源として使用する。トラン
スへの電流供給経路に設けられたトランジスタを、発振
・制御回路２２によりオン／オフ制御することによりト
ランスへの電流供給を断続して２次側にＡＣ出力を誘起
する。これをダイオードと容量の整流回路で整流して電
圧Ｖａが得られる。出力電圧Ｖａは電圧検出回路２３で
検出され、検出結果に基づいて発振・制御回路２２を制
御してトランスへの電流供給のデューティ比を制御する
ことにより常に一定の電圧Ｖａが得られる。
であり、電圧Ｖｘは電圧Ｖａより低いので、Ｖａを降圧
してＶｘを発生している。図１６は、電源回路９におけ
るＶａ電圧発生回路の構成例を示す図である。（Ａ）は
外部から入力されるＡＣ入力を整流回路２１で整流して
直流電源とし、トランスの電源として使用する。トラン
スへの電流供給経路に設けられたトランジスタを、発振
・制御回路２２によりオン／オフ制御することによりト
ランスへの電流供給を断続して２次側にＡＣ出力を誘起
する。これをダイオードと容量の整流回路で整流して電
圧Ｖａが得られる。出力電圧Ｖａは電圧検出回路２３で
検出され、検出結果に基づいて発振・制御回路２２を制
御してトランスへの電流供給のデューティ比を制御する
ことにより常に一定の電圧Ｖａが得られる。
【００３６】図１６の（Ｂ）は、発振・制御回路３１に
よりトランジスタをオン／オフ制御して電源電圧Ｖｓを
断続的に供給し、それを整流して所望の電圧Ｖａを発生
させる。出力電圧Ｖａは電圧検出回路３２で検出され、
検出結果に基づいて発振・制御回路３１を制御してトラ
ンスへの電流供給のデューティ比を制御することにより
常に一定の電圧Ｖａが得られる。
よりトランジスタをオン／オフ制御して電源電圧Ｖｓを
断続的に供給し、それを整流して所望の電圧Ｖａを発生
させる。出力電圧Ｖａは電圧検出回路３２で検出され、
検出結果に基づいて発振・制御回路３１を制御してトラ
ンスへの電流供給のデューティ比を制御することにより
常に一定の電圧Ｖａが得られる。
【００３７】図１４の回路では、電圧Ｖｘは電圧Ｖａよ
り小さく、Ｖｘ電圧発生回路へは電源電圧Ｖａが供給さ
れる。このような回路において、通常時はＶｓ＞Ｖａで
あるが、電源投入／遮断時などの過渡期間には電源投入
シーケンスの関係でＶａがＶｓより先に立ち上がりＶｓ
＜Ｖａとなる可能性がある。このような場合、電源回路
９からＶｘ電圧発生回路１１及びＶｘ電圧供給回路４を
介して電流が流れ、Ｖｘ電圧発生回路１１内のトランジ
スタＱ１を破壊する可能性がある。そこで、第３実施例
の構成では、保護ダイオードＤ２０を設け、Ｖｓ＜Ｖａ
の場合にはこの保護ダイオードＤ２０がオンして、トラ
ンジスタＱ１に電流が流れないようにしている。
り小さく、Ｖｘ電圧発生回路へは電源電圧Ｖａが供給さ
れる。このような回路において、通常時はＶｓ＞Ｖａで
あるが、電源投入／遮断時などの過渡期間には電源投入
シーケンスの関係でＶａがＶｓより先に立ち上がりＶｓ
＜Ｖａとなる可能性がある。このような場合、電源回路
９からＶｘ電圧発生回路１１及びＶｘ電圧供給回路４を
介して電流が流れ、Ｖｘ電圧発生回路１１内のトランジ
スタＱ１を破壊する可能性がある。そこで、第３実施例
の構成では、保護ダイオードＤ２０を設け、Ｖｓ＜Ｖａ
の場合にはこの保護ダイオードＤ２０がオンして、トラ
ンジスタＱ１に電流が流れないようにしている。
【００３８】
【発明の効果】以上説明したように、本発明のプラズマ
ディスプレイ装置によれば、Ｘドライブ回路又はＹドラ
イブ回路の発生パルスを利用して、電源電圧Ｖｗ，Ｖｘ
などの２次電源を形成するので、これらの２次電源を形
成するために従来必要としていた発振回路やスイッチン
グ素子など除くことができ、回路規模の縮小及びコスト
削減が可能になる。
ディスプレイ装置によれば、Ｘドライブ回路又はＹドラ
イブ回路の発生パルスを利用して、電源電圧Ｖｗ，Ｖｘ
などの２次電源を形成するので、これらの２次電源を形
成するために従来必要としていた発振回路やスイッチン
グ素子など除くことができ、回路規模の縮小及びコスト
削減が可能になる。
【００３９】また、本発明のプラズマディスプレイ装置
では、Ｘドライブ回路及びＹドライブ回路へ供給する電
源電圧として、第１の電源電圧Ｖｓを用いると共に、第
２の電源電圧としてアドレスドライブ回路へ供給する電
源電圧Ｖａを用いる。更に、第１の電源電圧Ｖｓが第２
の電源電圧Ｖａより低い場合に、第２の電源電圧Ｖａの
供給線から、第１の電源電圧Ｖｓの供給線へ電流を流す
回路を設けているので、第１の電源電圧Ｖｓが第２の電
源電圧Ｖａより低い場合に、上記の２次電源を形成する
回路を介して、Ｘドライブ回路やＹドライブ回路へ流れ
る異常電流を防止し、回路の故障などを避けることがで
きる。これにより、回路の信頼性が向上する。
では、Ｘドライブ回路及びＹドライブ回路へ供給する電
源電圧として、第１の電源電圧Ｖｓを用いると共に、第
２の電源電圧としてアドレスドライブ回路へ供給する電
源電圧Ｖａを用いる。更に、第１の電源電圧Ｖｓが第２
の電源電圧Ｖａより低い場合に、第２の電源電圧Ｖａの
供給線から、第１の電源電圧Ｖｓの供給線へ電流を流す
回路を設けているので、第１の電源電圧Ｖｓが第２の電
源電圧Ｖａより低い場合に、上記の２次電源を形成する
回路を介して、Ｘドライブ回路やＹドライブ回路へ流れ
る異常電流を防止し、回路の故障などを避けることがで
きる。これにより、回路の信頼性が向上する。
【図１】従来のプラズマディスプレイ（ＰＤＰ）装置の
概略ブロック構成図である。
概略ブロック構成図である。
【図２】ＰＤＰ装置の駆動波形を示す図である。
【図３】本発明の第１実施例のＰＤＰ装置の概略ブロッ
ク構成図である。
ク構成図である。
【図４】第１実施例のＹ側駆動部の回路構成を示す図で
ある。
ある。
【図５】第１実施例のＸ側駆動部の回路構成を示す図で
ある。
ある。
【図６】第１実施例のＶｗ電圧発生回路の回路構成（例
１）を示す図である。
１）を示す図である。
【図７】第１実施例のＶｗ電圧発生回路の回路構成（例
２）を示す図である。
２）を示す図である。
【図８】第１実施例のＶｗ電圧発生回路の回路構成（例
３）を示す図である。
３）を示す図である。
【図９】第１実施例のＶｗ電圧発生回路の回路構成（例
４）を示す図である。
４）を示す図である。
【図１０】第１実施例のＶｗ電圧発生回路の回路構成
（例５）を示す図である。
（例５）を示す図である。
【図１１】第１実施例のＶｗ電圧発生回路の回路構成
（例６）を示す図である。
（例６）を示す図である。
【図１２】本発明の第２実施例のＰＤＰ装置の側駆動部
の回路構成を示す図である。
の回路構成を示す図である。
【図１３】第２実施例におけるサステイン動作時の駆動
波形を示す図である。
波形を示す図である。
【図１４】本発明の第３実施例のＰＤＰ装置の概略ブロ
ック構成図である。
ック構成図である。
【図１５】第３実施例のＶｘ電圧発生回路を示す回路図
である。
である。
【図１６】第３実施例のＶａ電圧発生回路を示す回路図
である。
である。
１…プラズマディスプレイパネル
２…アドレスドライブ回路
３…Ｘドライブ回路
４…Ｖｘ電圧供給回路
５…スキャン回路
６…Ｙドライブ回路
７…リセット回路
８…制御回路
９…電源回路
１１…Ｖｘ電圧発生回路
１２…Ｖｗ電圧発生回路
フロントページの続き
(72)発明者 岸 智勝
神奈川県川崎市高津区坂戸３丁目２番１号
富士通日立プラズマディスプレイ株式会
社内
(72)発明者 冨尾 重寿
神奈川県川崎市高津区坂戸３丁目２番１号
富士通日立プラズマディスプレイ株式会
社内
Ｆターム(参考） 5C080 AA05 BB05 DD22 DD27 FF03
JJ02 JJ03 JJ04
5H730 AA15 AS04 AS14 BB02 BB57
DD04 FG01 FG16 FG17
Claims (11)
- 【請求項１】 互いに隣接して配置された第１電極及び
第２電極と、該第１電極及び第２電極と交差する方向に
伸びる第３電極とを、放電領域を挟んで対向させて配置
した表示パネルと、前記第１電極を駆動するＸドライブ
回路と、前記第２電極を駆動するＹドライブ回路と、前
記第３電極を駆動するアドレスドライブ回路とを備えた
プラズマディスプレイ装置において、 前記Ｘドライブ回路又は前記Ｙドライブ回路内で発生さ
れる駆動信号に関係するパルスを利用する２次電源を備
えることを特徴とするプラズマディスプレイ装置。 - 【請求項２】 請求項１に記載のプラズマディスプレイ
装置であって、 前記２次電源で利用するパルスは、少なくともサステイ
ン期間に発生されるサステインパルスに関係するパルス
を含むプラズマディスプレイ装置。 - 【請求項３】 請求項１に記載のプラズマディスプレイ
装置であって、 前記２次電源は、前記パルスで駆動するチャージポンプ
回路と、該チャージポンプ回路の出力を整流して直流電
圧を発生する整流回路とを備えるプラズマディスプレイ
装置。 - 【請求項４】 請求項３に記載のプラズマディスプレイ
装置であって、 前記チャージポンプ回路は、前段の出力を後段のベース
電圧として入力する複数段のチャージポンプ回路を備え
るプラズマディスプレイ装置。 - 【請求項５】 請求項１に記載のプラズマディスプレイ
装置であって、 前記２次電源は、１次側に前記パルスが供給されるトラ
ンスと、該トランスの２次側の出力を整流して直流電圧
を発生する整流回路とを備えるプラズマディスプレイ装
置。 - 【請求項６】 請求項３又は５に記載のプラズマディス
プレイ装置であって、 前記２次電源は、前記整流回路の出力を所定の電圧に変
換する電圧安定化回路を備えるプラズマディスプレイ装
置。 - 【請求項７】 請求項１から６のいずれか１項に記載の
プラズマディスプレイ装置であって、 前記２次電源は、アドレス期間に前記第１電極に印加す
る電圧を発生するプラズマディスプレイ装置。 - 【請求項８】 請求項１から６のいずれか１項に記載の
プラズマディスプレイ装置であって、 前記２次電源は、リセット期間に前記第２電極に印加す
る電圧を発生するプラズマディスプレイ装置。 - 【請求項９】 互いに隣接して配置された第１電極及び
第２電極と、該第１電極及び第２電極と交差する方向に
伸びる第３電極とを、放電領域を挟んで対向させて配置
した表示パネルと、前記第１電極を駆動するＸドライブ
回路と、前記第２電極を駆動するＹドライブ回路と、前
記第３電極を駆動するアドレスドライブ回路とを備えた
プラズマディスプレイ装置において、 前記Ｘドライブ回路及び前記Ｙドライブ回路へは第１の
電源電圧が供給され、前記アドレスドライブ回路へは第
２の電源電圧が供給され前記第２の電源電圧に基づいて
第３の電源電圧を生成し、前記Ｘドライブ回路又はＹド
ライブ回路に供給するための電圧発生回路を備えること
を特徴とするプラズマディスプレイ装置。 - 【請求項１０】 請求項９に記載のプラズマディスプレ
イ装置であって、 前記第１の電源電圧が前記第２の電源電圧より低い時
に、前記アドレスドライブ回路へ前記第２の電源電圧を
供給する経路から、前記Ｘドライブ回路又は前記Ｙドラ
イブ回路へ前記第１の電源電圧を供給する経路へ電流を
流す回路を備えることを特徴とするプラズマディスプレ
イ装置。 - 【請求項１１】 請求項１０に記載のプラズマディスプ
レイ装置であって、 前記アドレスドライブ回路へ前記第２の電源電圧を供給
する前記経路から、前記Ｘドライブ回路又は前記Ｙドラ
イブ回路へ前記第１の電源電圧を供給する前記経路へ電
流を流す回路は、保護スイッチであるプラズマディスプ
レイ装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195036A JP4945033B2 (ja) | 2001-06-27 | 2001-06-27 | プラズマディスプレイ装置 |
| US10/059,287 US6617800B2 (en) | 2001-06-27 | 2002-01-31 | Plasma display apparatus |
| TW091101755A TW535131B (en) | 2001-06-27 | 2002-02-01 | Plasma display apparatus |
| EP02250720A EP1278176B1 (en) | 2001-06-27 | 2002-02-01 | Plasma display apparatus |
| KR1020020010403A KR100844237B1 (ko) | 2001-06-27 | 2002-02-27 | 플라즈마 디스플레이 장치 |
| CNB2004101007875A CN100367331C (zh) | 2001-06-27 | 2002-02-28 | 等离子体显示装置 |
| CNB02106430XA CN1213391C (zh) | 2001-06-27 | 2002-02-28 | 等离子体显示装置 |
| KR1020080011367A KR100845646B1 (ko) | 2001-06-27 | 2008-02-04 | 플라즈마 디스플레이 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195036A JP4945033B2 (ja) | 2001-06-27 | 2001-06-27 | プラズマディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003015586A true JP2003015586A (ja) | 2003-01-17 |
| JP4945033B2 JP4945033B2 (ja) | 2012-06-06 |
Family
ID=19033078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195036A Expired - Fee Related JP4945033B2 (ja) | 2001-06-27 | 2001-06-27 | プラズマディスプレイ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6617800B2 (ja) |
| EP (1) | EP1278176B1 (ja) |
| JP (1) | JP4945033B2 (ja) |
| KR (2) | KR100844237B1 (ja) |
| CN (2) | CN100367331C (ja) |
| TW (1) | TW535131B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603348B1 (ko) * | 2004-05-31 | 2006-07-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| JP2007218971A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2008026901A (ja) * | 2006-07-20 | 2008-02-07 | Holtek Semiconductor Inc | 電界放出ディスプレイに応用される電源 |
| KR100822215B1 (ko) | 2007-03-06 | 2008-04-17 | 삼성에스디아이 주식회사 | 디스플레이 패널의 구동장치 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100828513B1 (ko) * | 2002-07-05 | 2008-05-13 | 삼성전자주식회사 | 유기전계발광 패널과 이를 갖는 유기전계발광 장치 |
| JP2004325705A (ja) * | 2003-04-24 | 2004-11-18 | Renesas Technology Corp | 半導体集積回路装置 |
| KR100502351B1 (ko) * | 2003-05-16 | 2005-07-20 | 삼성에스디아이 주식회사 | 어드레스-디스플레이 혼합 구동 방법을 수행하는 플라즈마디스플레이 패널의 구동 장치 |
| JP2005257880A (ja) * | 2004-03-10 | 2005-09-22 | Pioneer Electronic Corp | 表示パネルの駆動方法 |
| KR100509609B1 (ko) * | 2004-03-30 | 2005-08-22 | 삼성에스디아이 주식회사 | 디스플레이 패널구동방법 및 장치 |
| EP1724745A1 (en) * | 2005-05-20 | 2006-11-22 | LG Electronics Inc. | Plasma display apparatus and driving method thereof |
| KR100710340B1 (ko) * | 2005-09-29 | 2007-04-23 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| KR100746256B1 (ko) * | 2006-03-14 | 2007-08-03 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| KR101067039B1 (ko) * | 2007-02-28 | 2011-09-22 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치 |
| US7973492B2 (en) * | 2007-09-27 | 2011-07-05 | Samsung Sdi Co., Ltd. | Power supply for plasma display panel, plasma display device including the same, and associated methods |
| KR100922432B1 (ko) | 2007-12-24 | 2009-10-19 | 에스에스씨피 주식회사 | Ｃｉｍ을 이용한 차지펌프 방식의 플라즈마 백라이트용인버터 회로 |
| KR100938064B1 (ko) * | 2008-06-11 | 2010-01-21 | 삼성에스디아이 주식회사 | 전원 공급 장치 및 이를 구비한 플라즈마 표시 장치 |
| KR101060873B1 (ko) * | 2009-07-10 | 2011-08-31 | 삼성전기주식회사 | 플라즈마 디스플레이 패널용 구동 장치 |
| KR101070067B1 (ko) * | 2009-09-30 | 2011-10-04 | 삼성전기주식회사 | 분리된 기판 구조의 플라즈마 디스플레이 패널용 구동 장치 |
| KR101018208B1 (ko) * | 2009-10-06 | 2011-02-28 | 삼성전기주식회사 | 플라즈마 디스플레이 패널용 구동 장치 |
| CN101764597A (zh) * | 2009-11-03 | 2010-06-30 | 四川虹欧显示器件有限公司 | 用于等离子显示器的开关电源及其启动电路 |
| CN107535040B (zh) * | 2015-11-30 | 2019-09-13 | 合同会社紫光技研 | 光源装置的驱动方法及驱动电路和紫外线照射装置 |
| WO2020150900A1 (zh) * | 2019-01-22 | 2020-07-30 | 京东方科技集团股份有限公司 | 显示面板、显示装置及显示面板的制备方法 |
| US11694876B2 (en) | 2021-12-08 | 2023-07-04 | Applied Materials, Inc. | Apparatus and method for delivering a plurality of waveform signals during plasma processing |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232391A (ja) * | 1988-07-20 | 1990-02-02 | Sharp Corp | 表示装置 |
| JPH05333813A (ja) * | 1992-06-02 | 1993-12-17 | Fujitsu Ltd | 表示パネル駆動制御装置 |
| JPH06332401A (ja) * | 1993-05-25 | 1994-12-02 | Fujitsu Ltd | カラー型プラズマディスプレイ装置の電源装置 |
| WO1996021880A1 (fr) * | 1995-01-11 | 1996-07-18 | Seiko Epson Corporation | Circuit d'alimentation, affichage a cristaux liquides et dispositif electronique |
| JPH0968946A (ja) * | 1995-09-04 | 1997-03-11 | Fujitsu Ltd | 画像表示装置、および画像表示装置の駆動方法 |
| WO1998044531A1 (fr) * | 1997-03-31 | 1998-10-08 | Mitsubishi Denki Kabushiki Kaisha | Panneau d'affichage plan, son procede de fabrication, organe de commande destine a agir dessus et procede de commande de ce panneau |
| JPH1185093A (ja) * | 1997-09-02 | 1999-03-30 | Pioneer Electron Corp | 表示パネル駆動装置 |
| JP2000010065A (ja) * | 1998-06-22 | 2000-01-14 | Hitachi Ltd | 半導体集積回路装置 |
| JP2001086735A (ja) * | 1999-09-13 | 2001-03-30 | Citizen Watch Co Ltd | 昇圧回路 |
| JP2001100177A (ja) * | 1999-09-30 | 2001-04-13 | Casio Comput Co Ltd | 表示駆動装置 |
| JP2002062843A (ja) * | 1999-06-30 | 2002-02-28 | Fujitsu Ltd | 駆動装置、駆動方法、プラズマディスプレイパネルの電源回路およびプラズマディスプレイパネル駆動用パルス電圧発生回路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5820541B2 (ja) | 1976-10-13 | 1983-04-23 | 富士通株式会社 | プラズマ・デイスプレイ・パネル駆動回路 |
| US4263534A (en) * | 1980-01-08 | 1981-04-21 | International Business Machines Corporation | Single sided sustain voltage generator |
| JPH03201603A (ja) | 1989-12-27 | 1991-09-03 | Hamamatsu Photonics Kk | 可変遅延回路および装置 |
| JP2772753B2 (ja) * | 1993-12-10 | 1998-07-09 | 富士通株式会社 | プラズマディスプレイパネル並びにその駆動方法及び駆動回路 |
| JP3364066B2 (ja) * | 1995-10-02 | 2003-01-08 | 富士通株式会社 | Ａｃ型プラズマディスプレイ装置及びその駆動回路 |
| JP3672669B2 (ja) | 1996-05-31 | 2005-07-20 | 富士通株式会社 | 平面表示装置の駆動装置 |
| KR100271712B1 (ko) * | 1997-06-30 | 2000-11-15 | 김영환 | 고전압 발생기 |
| JP3897896B2 (ja) * | 1997-07-16 | 2007-03-28 | 三菱電機株式会社 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| JPH11143430A (ja) * | 1997-11-05 | 1999-05-28 | Sony Corp | プラズマアドレス液晶表示装置 |
| CN1181548C (zh) * | 1999-01-19 | 2004-12-22 | 精工爱普生株式会社 | 半导体集成电路 |
| JP2000284743A (ja) * | 1999-03-30 | 2000-10-13 | Nec Corp | プラズマディスプレイパネル駆動装置 |
| JP3455141B2 (ja) * | 1999-06-29 | 2003-10-14 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP3201603B1 (ja) | 1999-06-30 | 2001-08-27 | 富士通株式会社 | 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路 |
| JP4326659B2 (ja) * | 2000-02-28 | 2009-09-09 | 三菱電機株式会社 | プラズマディスプレイパネルの駆動方法、及びプラズマディスプレイ装置 |
-
2001
- 2001-06-27 JP JP2001195036A patent/JP4945033B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-31 US US10/059,287 patent/US6617800B2/en not_active Expired - Fee Related
- 2002-02-01 TW TW091101755A patent/TW535131B/zh not_active IP Right Cessation
- 2002-02-01 EP EP02250720A patent/EP1278176B1/en not_active Expired - Lifetime
- 2002-02-27 KR KR1020020010403A patent/KR100844237B1/ko not_active IP Right Cessation
- 2002-02-28 CN CNB2004101007875A patent/CN100367331C/zh not_active Expired - Fee Related
- 2002-02-28 CN CNB02106430XA patent/CN1213391C/zh not_active Expired - Fee Related
-
2008
- 2008-02-04 KR KR1020080011367A patent/KR100845646B1/ko not_active IP Right Cessation
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232391A (ja) * | 1988-07-20 | 1990-02-02 | Sharp Corp | 表示装置 |
| JPH05333813A (ja) * | 1992-06-02 | 1993-12-17 | Fujitsu Ltd | 表示パネル駆動制御装置 |
| JPH06332401A (ja) * | 1993-05-25 | 1994-12-02 | Fujitsu Ltd | カラー型プラズマディスプレイ装置の電源装置 |
| WO1996021880A1 (fr) * | 1995-01-11 | 1996-07-18 | Seiko Epson Corporation | Circuit d'alimentation, affichage a cristaux liquides et dispositif electronique |
| JPH0968946A (ja) * | 1995-09-04 | 1997-03-11 | Fujitsu Ltd | 画像表示装置、および画像表示装置の駆動方法 |
| WO1998044531A1 (fr) * | 1997-03-31 | 1998-10-08 | Mitsubishi Denki Kabushiki Kaisha | Panneau d'affichage plan, son procede de fabrication, organe de commande destine a agir dessus et procede de commande de ce panneau |
| JPH1185093A (ja) * | 1997-09-02 | 1999-03-30 | Pioneer Electron Corp | 表示パネル駆動装置 |
| JP2000010065A (ja) * | 1998-06-22 | 2000-01-14 | Hitachi Ltd | 半導体集積回路装置 |
| JP2002062843A (ja) * | 1999-06-30 | 2002-02-28 | Fujitsu Ltd | 駆動装置、駆動方法、プラズマディスプレイパネルの電源回路およびプラズマディスプレイパネル駆動用パルス電圧発生回路 |
| JP2001086735A (ja) * | 1999-09-13 | 2001-03-30 | Citizen Watch Co Ltd | 昇圧回路 |
| JP2001100177A (ja) * | 1999-09-30 | 2001-04-13 | Casio Comput Co Ltd | 表示駆動装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603348B1 (ko) * | 2004-05-31 | 2006-07-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| JP2007218971A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2008026901A (ja) * | 2006-07-20 | 2008-02-07 | Holtek Semiconductor Inc | 電界放出ディスプレイに応用される電源 |
| KR100822215B1 (ko) | 2007-03-06 | 2008-04-17 | 삼성에스디아이 주식회사 | 디스플레이 패널의 구동장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100367331C (zh) | 2008-02-06 |
| KR20030001221A (ko) | 2003-01-06 |
| US6617800B2 (en) | 2003-09-09 |
| CN1213391C (zh) | 2005-08-03 |
| EP1278176A2 (en) | 2003-01-22 |
| JP4945033B2 (ja) | 2012-06-06 |
| KR100844237B1 (ko) | 2008-07-07 |
| KR100845646B1 (ko) | 2008-07-10 |
| TW535131B (en) | 2003-06-01 |
| KR20080015141A (ko) | 2008-02-18 |
| EP1278176B1 (en) | 2013-01-30 |
| US20030001513A1 (en) | 2003-01-02 |
| CN1637808A (zh) | 2005-07-13 |
| EP1278176A3 (en) | 2004-11-10 |
| CN1393842A (zh) | 2003-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100845646B1 (ko) | 플라즈마 디스플레이 장치 | |
| US7242373B2 (en) | Circuit for driving flat display device | |
| US7102598B2 (en) | Predrive circuit, drive circuit and display device | |
| JP3036296B2 (ja) | プラズマディスプレイ装置の電源装置 | |
| US7242372B2 (en) | Plasma display apparatus | |
| JP2002215087A (ja) | プラズマディスプレイ装置およびその制御方法 | |
| KR100891059B1 (ko) | 플라즈마 디스플레이 장치 | |
| JP2001282181A (ja) | プラズマディスプレイ装置及びその製造方法 | |
| JP2004309983A (ja) | 容量性負荷駆動回路およびプラズマディスプレイ装置 | |
| JP2007164138A (ja) | プラズマディスプレイ装置 | |
| JPWO2008105148A1 (ja) | プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 | |
| JP2005234305A (ja) | 容量性負荷駆動回路，その駆動方法及びプラズマディスプレイ装置 | |
| JP4430878B2 (ja) | 容量性負荷駆動装置 | |
| JP2007148363A (ja) | プラズマ表示装置及びその駆動装置とその駆動方法 | |
| US8111213B2 (en) | Plasma display device and driving method thereof | |
| EP1944745A2 (en) | Plasma display and associated driver | |
| JP4473518B2 (ja) | プラズマディスプレイパネル駆動装置 | |
| EP1936594A2 (en) | Plasma display and driving method thereof | |
| JP2004309616A (ja) | 表示パネル駆動装置 | |
| JP2004274827A (ja) | 電源装置および表示パネル駆動装置 | |
| US20090140952A1 (en) | Plasma display device, power supply thereof and associated methods | |
| JP2009122649A (ja) | プラズマ表示装置およびその駆動装置と駆動方法 | |
| JPH05165428A (ja) | 表示装置 | |
| US20080273025A1 (en) | Plasma display and driving method thereof | |
| JP2004309607A (ja) | プラズマディスプレイパネル駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070413 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070416 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |