KR20030001221A

KR20030001221A - 플라즈마 디스플레이 장치

Info

Publication number: KR20030001221A
Application number: KR1020020010403A
Authority: KR
Inventors: 오노자와마꼬또; 기시도모까쯔; 도미오시게또시
Original assignee: 후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date: 2001-06-27
Filing date: 2002-02-27
Publication date: 2003-01-06
Also published as: CN1213391C; EP1278176A3; US20030001513A1; CN1637808A; EP1278176B1; KR100845646B1; JP4945033B2; US6617800B2; TW535131B; JP2003015586A; KR20080015141A; CN100367331C; KR100844237B1; CN1393842A; EP1278176A2

Abstract

플라즈마 디스플레이(PDP) 장치에서 Vw, Vx를 발생하는 2차 전원 회로의 구성을 간단히 하여, 회로 규모를 작게 함과 함께, 비용을 저감한다.

상호 인접하여 배치된 제1 전극 X 및 제2 전극 Y와, 제1 전극 및 제2 전극과 교차하는 방향으로 연장되는 제3 전극 A를, 방전 영역을 사이에 두고 대향시켜 배치한 표시 패널(1)과, 제1 전극을 구동하는 X 구동 회로(3)와, 제2 전극을 구동하는 Y 구동 회로(6)와, 제3 전극을 구동하는 어드레스 구동 회로(2)를 구비한 플라즈마 디스플레이 장치에서, X 구동 회로 또는 상기 Y 구동 회로 내에서 발생되는 구동 신호에 관계하는 펄스를 이용하는 2차 전원을 구비한다.

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY APPARATUS}

본 발명은 플라즈마 디스플레이(PDP) 장치에 관한 것으로, 특히 PDP 장치에서 외부로부터 공급되는 전압 이외의 전압을 발생하는 전원 회로에 관한 것이다.

평면 디스플레이로서 PDP 장치가 실용화되어 있고, 고휘도의 박형 디스플레이로서 주목받고 있다. 도 1은, 종래의 3전극형의 AC 구동 방식의 PDP 장치의 전체 구성을 나타내는 도면이다. 도시한 바와 같이, PDP 장치는 인접하여 배치한 복수의 X 전극 및 Y 전극과, 그에 교차하는 방향에 배치한 복수의 어드레스 전극과, 교차 부분에 배치한 형광체를 갖는 2매의 기판 사이에 방전 가스를 봉입한 플라즈마 디스플레이 패널(PDP: 1)과, 어드레스 전극에 어드레스 펄스 등을 인가하는 어드레스 구동 회로(2)와, X 전극에 유지 방전(서스테인) 펄스 등을 인가하는 X 공통 구동 회로(3)와, X 공통 구동 회로(3)에 후술하는 전압 Vx를 공급하는 Vx 전압 공급 회로(4)와, Y 전극에 순차 주사 펄스 등을 인가하는 스캔 회로(5)와, Y 전극에 인가하는 유지 방전(서스테인) 펄스 등을 스캔 회로(5)에 공급하는 Y 구동 회로(6)와, Y 구동 회로(6)에 후술하는 리세트 전압 Vw를 공급하는 리세트 회로(7)와, 각부의 제어를 행하는 제어 회로(8)와, 각부에 Vs, Vw, Vx, Va 등의 각종 전압을 공급하는 전원 회로(9)를 구비한다. PDP 장치에 대해서는 널리 알려져 있기 때문에, 여기서는 장치 전체에 관한 더 이상의 상세한 설명은 생략하고, 본 발명에 관계하는 전원 회로에 대하여 더욱 설명한다.

도 2는, PDP 장치에서 각 전극에 인가되는 신호를 나타내는 구동 파형도이다. PDP 장치에서는, 1조의 X 전극 및 Y 전극과 어드레스 전극의 교차 부분에 표시 셀이 형성된다. 표시 동작은, 각 셀을 동일한 상태로 하는 리세트 기간과, 표시하는 셀을 선택하는 어드레스 기간과, 선택한 셀을 방전시키는 서스테인(유지 방전) 기간으로 구성되며, 이러한 일련의 동작을 반복함으로써 그 표시가 행해진다.

도시한 바와 같이, 리세트 기간에는, X 전극과 어드레스 전극을 0V(접지 레벨)로 유지한 후에 Y 전극에 최대 전압이 Vw가 되는 펄스를 인가하여, 모든 셀에서 방전을 발생시켜 균일한 상태로 하고 있다. 어드레스 기간에서는, X 전극에 전압 Vx를 인가한 상태에서, Y 전극에 전압 Vs로부터 접지가 되는 스캔 펄스를 순차적으로 인가한다. 스캔 펄스에 동기하여 발광시키는 셀의 어드레스 전극에 전압 Va의 어드레스 펄스를 인가함으로써, 발광시키는 셀에서 방전이 발생하여 벽 전하가 형성된다. 이와 같이 하여 모든 셀이 표시 데이터에 따른 상태, 즉 발광시키는 셀에서는 벽 전하가 형성되고, 발광하지 않은 셀에서는 벽 전하가 형성되지 않은 상태로 된다. 서스테인 기간에서는 어드레스 전극에 0V를 인가한 상태에서, X 전극과 Y 전극에 교대로 전압 Vs의 서스테인 펄스를 인가한다 (서스테인 펄스가 인가되지 않을 때에는 0V가 인가된다). 벽 전하가 형성되어 있는 셀에서는, Vs에 벽 전하에 의한 전압이 중첩되어 방전이 발생하지만, 벽 전하가 형성되어 있지 않은 셀에서는 방전은 발생하지 않는다.

또, 도 2는 일례로서, 구동 파형에는 각종 변형예가 제안되어 있다. 또한, 도 2의 전압 Vs, Vw, Vx, Va는, 플라즈마 디스플레이 패널의 구조나 발광 휘도에 따라서 적절히 설정되는데, 예를 들면, Vs는 150∼180V이고, Vw는 Vs보다 고전압이며, 도 2의 예에서는 Vx도 Vs보다 고전압이다. 어쨋든, PDP 장치에서는, 복수의 고전압을 각 전극에 인가할 필요가 있으며, 전원 회로(9)는 각종 고전압을 공급한다. 또, 도시하지 않지만, 제어 회로의 전원 전압은 5V(또는 3V)로서, 이 전압도 전원 회로에서 공급되지만, 본 발명에는 직접 관계하지 않기 때문에, 이하의 설명에서는 생략한다.

전원 회로(9)는, 상기한 고전압 Vs, Vw, Vx, Va를, AC 입력 전압을 AC/DC 변환하여 발생시키거나, 우선적으로 큰 전류 용량을 필요로 하는 전압 Vs를 AC/DC 변환하여 발생시키고, 발생된 Vs로부터 DC/DC 변환에 의해 Vw, Vx를 발생시키고 있다. 일반적으로는 후자의 방법이 행해진다. 또, Vs보다 낮은 전압 Va(Vx<Vs의 경우에는 Vx도)는, 강압 회로를 사용하여 Vs로부터 발생시킬 수 있다. 이와 같이 하여, 외부로부터는 일반적으로 사용되는 AC 입력 전압만을 공급하는 것만으로 동작할 수 있게 하고 있다. 또, 특개평6-332401호 공보는, PDP 장치에서 사용하는데 적합한 소형의 전원 장치를 개시하고 있다. 또한, 특개평9-325735호 공보는, 서스테인 기간에서의 X 전극과 Y 전극 사이의 서스테인 펄스의 인가에 의한 전력 소비를 저감시키기 위한 구성을 개시하고 있다.

상기한 바와 같이, PDP 장치의 전원 회로는, AC/DC 변환하여 발생된 Vs로부터 DC/DC 변환에 의해 Vw, Vx를 발생시키고 있으므로, 발진 회로나 스위칭 소자 등을 포함하는 DC/DC 변환 회로를 필요로 하며, 이것이 PDP 장치에서 회로 규모가 커지는 한 원인으로 된다.

본 발명의 목적은, Vw, Vx를 발생시키는 회로의 구성을 간단히 하여, 회로 규모를 작게 함과 함께, 비용을 저감시키는 것을 목적으로 한다.

도 1은 종래의 플라즈마 디스플레이(PDP) 장치의 개략 블록 구성도.

도 2는 PDP 장치의 구동 파형을 나타내는 도면.

도 3은 본 발명의 제1 실시예의 PDP 장치의 개략 블록 구성도.

도 4는 제1 실시예의 Y측 구동부의 회로 구성을 나타내는 도면.

도 5는 제1 실시예의 X측 구동부의 회로 구성을 나타내는 도면.

도 6은 제1 실시예의 Vw 전압 발생 회로의 회로 구성(예 1)을 나타내는 도면.

도 7은 제1 실시예의 Vw 전압 발생 회로의 회로 구성(예 2)을 나타내는 도면.

도 8은 제1 실시예의 Vw 전압 발생 회로의 회로 구성(예 3)을 나타내는 도면.

도 9는 제1 실시예의 Vw 전압 발생 회로의 회로 구성(예 4)을 나타내는 도면.

도 10은 제1 실시예의 Vw 전압 발생 회로의 회로 구성(예 5)을 나타내는 도면.

도 11은 제1 실시예의 Vw 전압 발생 회로의 회로 구성(예 6)을 나타내는 도면.

도 12는 본 발명의 제2 실시예의 PDP 장치의 측 구동부의 회로 구성을 나타내는 도면.

도 13은 제2 실시예에서의 서스테인 동작 시의 구동 파형을 나타내는 도면.

도 14는 본 발명의 제3 실시예의 PDP 장치의 개략 블록 구성도.

도 15는 제3 실시예의 Vx 전압 발생 회로를 나타내는 회로도.

도 16a 및 16b는 제3 실시예의 Va 전압 발생 회로를 나타내는 회로도.

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 플라즈마 디스플레이 패널

2 : 어드레스 구동 회로

3 : X 구동 회로

4 : Vx 전압 공급 회로

5 : 스캔 회로

6 : Y 구동 회로

7 : 리세트 회로

8 : 제어 회로

9 : 전원 회로

11 : Vx 전압 발생 회로

12 : Vw 전압 발생 회로

상기 목적을 실현하기 위해서, 본 발명의 제1 양태의 플라즈마 디스플레이 (PDP) 장치는, 제1 전극을 구동하는 X 구동 회로 또는 제2 전극을 구동하는 Y 구동 회로 내에서 발생되는 구동 신호에 관계하는 펄스를 이용하는 2차 전원을 구비한다. 이러한 특징에 의해, 종래, 전원 전압 Vw, Vx 등의 2차 전원을 형성하기 위해서 필요하던 발진 회로나 스위칭 소자 등을 삭제할 수가 있어, 회로 규모를 작게 하여 비용을 저감시킬 수 있다.

2차 전원에서 이용하는 펄스로서 적합한 것은, 서스테인 기간에 발생되는 서스테인 펄스에 관계하는 펄스이다.

2차 전원은, 예를 들면, 상기한 펄스로 구동하는 차지 펌프 회로와, 차지 펌프 회로의 출력을 정류하여 직류 전압을 발생하는 정류 회로를 구비하도록 구성한다. 그 경우, 전단의 출력을 후단의 베이스 전압으로서 입력하는 복수단의 차지 펌프 회로를 구비하도록 하면, 사용하는 펄스의 전압의 2배 이상의 전압을 발생시키는 것이 가능하다.

또한, 2차 전원의 다른 구성 예에서는, 1차측에 펄스가 공급되는 트랜스포머와, 트랜스포머의 2차측의 출력을 정류하여 직류 전압을 발생하는 정류 회로를 구비한다.

또한, 2차 전원의 정류 회로의 출력을 소정의 전압으로 변환하는 전압 안정화 회로를 설치하면, 임의의 전압이 안정적으로 얻을 수 있다.

2차 전원이 발생하는 전압은, 어드레스 기간에 제1 전극에 인가하는 전압 Vx, 또는 리세트 기간에 제2 전극에 인가하는 전압 Vw, 또는 그 양자를 발생시킨다.

또한, 상술한 바와 같이, 종래에는, 서스테인 펄스의 발생에 사용하는 전원 전압 Vs로부터 전원 전압 Vw, Vx를 발생시키는 것이 일반적이었다. 그러나, 어드레스 구동 회로로 공급하는 전원 전압 Va도 발생되고, 전원 전압 Vw, Vx의 발생에 Vs와 함께 Va를 사용하는 것도 가능하고, 그 경우에 회로의 신뢰성을 확보할 필요가 있다. 본 발명의 제2 양태의 PDP 장치는, 이러한 구성을 실현한다.

즉, 본 발명의 제2 양태의 플라즈마 디스플레이(PDP) 장치에서는, 어드레스 구동 회로로 제2 전원 전압(Va)이 공급되고, X 구동 회로 및 Y 구동 회로로는 제1 전원 전압(Vs)과 함께 제2 전원 전압이 공급되며, 제1 전원 전압이 제2 전원 전압보다 낮을 때에, 어드레스 구동 회로로의 제2 전원 전압의 공급 경로로부터, X 구동 회로 및 Y 구동 회로로의 제1 전원 전압의 공급 경로로 전류를 흘리는 회로를 구비하는 것을 특징으로 한다.

어드레스 구동 회로로 제2 전원 전압을 인가하는 경로로부터, X 구동 회로 및 Y 구동 회로로 제1 전원 전압을 인가하는 경로로 전류를 흘리는 회로는, 보호 스위치이다.

통상 시에는 Vs>Va이지만, 전원 투입/차단 시 등의 과도 기간에는 전원 투입 시퀀스의 관계에서 Va가 Vs보다 먼저 상승하여 Vs<Va가 될 가능성이 있다. 이러한경우, 2차 전원을 형성하는 회로를 통해 X 구동 회로나 Y 구동 회로로 이상 전류가 흐를 경우가 발생될 수 있지만, 본 발명의 제2 양태에 따르면, 이러한 이상 전류를 방지하여, 회로의 고장 등을 회피할 수 있다.

〈실시예〉

도 3은, 본 발명의 제1 실시예의 PDP 장치의 개략 구성을 나타내는 블록도이다. 도 1과 비교하여 명백한 바와 같이, 종래의 PDP 장치에서는 전원 전압 Vx, Vw를 전원 회로(9)에서 발생하고 있었던 것에 대하여, 제1 실시예의 PDP 장치에서는, X 구동 회로(3)와 Y 구동 회로(6)에서 각각 발생된 서스테인 펄스에 관계하는 펄스 신호를 이용하여 전원 전압 Vx, Vw를 각각 발생하는 Vx 전압 발생 회로(11)와 Vw 전압 발생 회로(12)를 설치하고, 거기서 발생된 전압 Vx, Vw를 Vx 전압 공급 회로(4)와 리세트 회로(7)에 공급하고 있는 점이 다르며, 그 외의 부분은 동일하다. 따라서, 제1 실시예의 PDP 장치에서는, 전원 회로(9)는 전원 전압 Vs, Va만을 발생시킨다. 또, 전원 전압 Vs, Va, Vw, Vx에 대해서는, 패널의 조건 등에 의해 적절히 설정되지만, 이하의 실시예에서는 Va<Vs<Vx<Vw로 하여 설명한다. 또, 구동 파형은, 도 2의 종래예와 동일한 것으로 하여 설명을 행한다.

도 4는, Y 전극측의 구동부의 회로 구성을 나타내는 도면이다. 도시한 바와 같이, 스캔 구동 회로(5-1, …, 5-N)(N은 Y 전극의 개수)가 각 Y 전극마다 설치되어 있다. 스캔 구동 회로(5-1, …, 5-N)는, 공통으로 2개의 구동 전원선(15, 16)에 접속된다. 구동 전원선(15)은, 제1 스캔 전원 회로(51-1)와, 제1 리세트 회로(7-1)와, 제1 Y 구동 회로(6-1)에 접속된다. 마찬가지로, 구동 전원선(16)은,제2 스캔 전원 회로(51-2)와, 제2 리세트 회로(7-2)와, 제2 Y 구동 회로(6-2)에 접속된다. Vw 전압 발생 회로(12)는, 제1 Y 구동 회로(6-1)의 출력부에 접속된다. 스캔 구동 회로(5-1, …, 5-N)와 제1 및 제2 스캔 전원 회로(51-1, 51-2)는 도 3의 스캔 회로(5)를 구성하고, 제1 및 제2 Y 구동 회로(6-1, 6-2)는 도 3의 Y 구동 회로(6)를 구성하며, 제1 및 제2 리세트 회로(7-1, 7-2)는 도 3의 리세트 회로(7)를 구성한다.

각 스캔 구동 회로는, 구동 전원선(15과 16) 사이에 2개의 트랜지스터를 직렬로 접속하고, 그 접속 노드를 Y 전극에 접속함과 함께, 각 트랜지스터에 병렬로 다이오드를 접속한다. 제1 스캔 전원 회로(51-1)는, 구동 전원선(15)과 접지선(0V) 사이에 트랜지스터를 접속한 회로이다. 제2 스캔 전원 회로(51-2)는, 구동 전원선(16)과 전압 Vs의 전원선 사이에 트랜지스터를 접속한 회로이다. 또, 각 트랜지스터를 구동하기 위한 프리 구동 회로는 생략한다. 제1 Y 구동 회로(6-1)는, 한쪽이 전압 Vs의 전원선에 접속되며, 다른 쪽이 다이오드를 통해 구동 전원선(15)에 접속된 트랜지스터(62)와, CU 제어 신호에 따라서 트랜지스터(62)를 구동하는 프리 구동 회로(61)를 갖는다. 제2 Y 구동 회로(6-2)는, 접지선(0V)과 구동 전원선(15) 사이에 접속된 트랜지스터(64)와, CD 제어 신호에 따라서 트랜지스터(64)를 구동하는 프리 구동 회로(63)를 갖는다. 제1 리세트 회로(7-1)는, 구동 전원선(15)과 Vw 전압 발생 회로(12)의 출력선 사이에 접속된 트랜지스터(72)와, 리세트 신호(1)에 따라서 트랜지스터(72)를 구동하는 프리 구동 회로(71)를 갖는다. 제2 리세트 회로(7-2)는, 구동 전원선(16)과 접지선(0V) 사이에 접속된 트랜지스터(74)와, 리세트 신호(2)에 따라서 트랜지스터(74)를 구동하는 프리 구동 회로(73)를 갖는다. 그 동작에 대해서는 후술한다.

도 5는, X 전극측의 구동부의 회로 구성을 나타내는 도면이다. 도시한 바와같이, X 전극은 Vx 전압 공급 회로(4)와, 제1 X 구동 회로(3-1)와, 제2 X 구동 회로(3-2)에 접속되어 있다. 제1 X 구동 회로(3-1)에는 Vx 전압 발생 회로(11)가 접속되어 있다. 제1 및 제2 X 구동 회로(3-1, 3-2)는 도 3의 X 구동 회로(3)를 구성한다. 제1 X 구동 회로(3-1)는, 한쪽이 전압 Vs의 전원선에 접속되며, 다른 쪽이 다이오드를 통해 X 전극에 접속된 트랜지스터(32)와, CU 제어 신호에 따라서 트랜지스터(32)를 구동하는 프리 구동 회로(31)를 갖는다. 제2 X 구동 회로(3-2)는, 접지선(0V)과 X 전극 사이에 접속된 트랜지스터(34)와, CD 제어 신호에 따라서 트랜지스터(34)를 구동하는 프리 구동 회로(33)를 갖는다. Vx 공급 회로(4)는, X 전극과 Vx 전압 발생 회로(11)의 출력선 사이에 접속된 트랜지스터(42)와, Vx 제어 신호에 따라서 트랜지스터(42)를 구동하는 프리 구동 회로(41)를 갖는다.

여기서, 도 4 및 도 5의 회로의 동작을 도 2를 참조하여 간단히 설명한다. 리세트 기간에는, 제1 및 제2 스캔 전원 회로(51-1, 51-2), 제1 및 제2 Y 구동 회로(6-1, 6-2), 제1 X 구동 회로(3-1) 및 Vx 공급 회로(4)의 트랜지스터를 전부 오프 상태로 한 후에, 제2 X 구동 회로(3-2)의 트랜지스터를 온 상태로 하여 X 전극에 0V를 인가한다. 이 때, 어드레스 구동 회로(2)는 각 어드레스 전극에 0V를 인가한다. 이 상태에서, 제2 리세트 회로(7-2)의 트랜지스터를 오프 상태로 하여, 제1 리세트 회로(7-1)의 트랜지스터(72)를 온 상태로 하면, 전압 Vw는 각 스캔 구동 회로의 다이오드를 통해 Y 전극에 인가되며, Y 전극의 전위가 전압 Vw를 향하여 상승하여 Vw가 된다. 다음에, 제1 리세트 회로(7-1)의 트랜지스터(72)를 오프 상태로 함과 함께, 제2 리세트 회로(7-2)의 트랜지스터(74)를 온 상태로 하면 다이오드를 통해 Y 전극은 0V로 하강된다. 이에 따라, 모든 셀에서 이전의 표시 상태에 관계없이 방전이 발생하여, 발생된 전하는 서로 중화하여 모든 셀은 동일한 상태로 된다.

다음의 어드레스 기간에는, 제1 및 제2 Y 구동 회로(6-1, 6-2), 제1 및 제2 리세트 회로(7-1, 7-2), 제1 및 제2 X 구동 회로(3-1, 3-2)의 트랜지스터를 오프 상태로 한 후에, Vx 공급 회로(4)의 트랜지스터를 온 상태로 하여 X 전극에 전압 Vx를 인가한다. 그리고, 제1 및 제2 스캔 전원 회로(51-1, 51-2)의 트랜지스터를 온 상태로 하여, 스캔 구동 회로(5-1, …, 5-N)의 트랜지스터 열에 Vs와 0V를 인가한다. 이 상태에서, 스캔 구동 회로(5-1,…, 5-N)의 트랜지스터 열에 순차적으로 스캔 신호를 인가하면 Y 전극에 순서대로 전압 Vs의 스캔 신호가 인가된다. 이것에 동기하여 어드레스 구동 회로(2)는, 점등하는 셀의 어드레스 전극에는 Va를, 점등하지 않은 셀의 어드레스 전극에는 0V를 인가한다.

서스테인 기간에는, 제1 및 제2 스캔 전원 회로(51-1, 51-2), 제1 및 제2 리세트 회로(7-1, 7-2) 및 Vx 공급 회로(4)의 트랜지스터를 오프 상태로 한 후에, 제1 X 구동 회로(3-1)와 제2 Y 구동 회로(6-2)의 트랜지스터의 조와, 제2 X 구동 회로(3-2)와 제1 Y 구동 회로(6-1)의 트랜지스터의 조를 교대로 온/오프한다. 실제로는, X 전극과 Y 전극이 동시에 0V가 되도록 제어하지만, 여기에서는 상세한 설명은 생략한다.

다음에, 본 실시예의 특징인 Vx 전압 발생 회로(11)와 Vw 전압 발생 회로(12)에 대하여 설명하지만, 어느 것도 서스테인 펄스에 관계하는 펄스 신호를 이용하여 그것보다 높은 전원 전압을 발생하는 점은 동일하며, 거의 동일한 회로 구성으로 실현할 수 있으므로, 여기서는 Vw 전압 발생 회로를 예로서 설명하고, Vx 전압 발생 회로에 대해서는 설명을 생략한다.

도 6은, Vw 전압 발생 회로의 제1 구성예를 나타내는 도면이다. 도시한 바와 같이, 이 예에서는, 프리 구동 회로(61)가 출력하는 CU 게이트 펄스에 따라서 제1 Y 구동 회로(6-1)의 트랜지스터(62)는 온/오프하고, 그 출력 단자에 Vs와 0V 사이에서 변화하는 전압 펄스 VCU가 출력된다. 따라서, 전압 펄스 VCU가 출력되는 것은, CU 제어 신호가 출력되는 서스테인 기간만이다. 전압 펄스 VCU는, 다이오드를 통해 스캔 회로로 출력됨과 함께 Vw 전압 발생 회로(12)에 입력된다.

Vw 전압 발생 회로는, 도시한 바와 같이, 제1 단자에 전압 펄스 VCU가 인가되는 용량 C1과, 애노드가 전압 Vs의 전원 단자에 캐소드가 용량 C1의 제2 단자 사이에 접속된 다이오드 D1과, 애노드가 용량 C1의 제2 단자에 접속된 다이오드 D2와, 다이오드 D2의 캐소드와 접지선(GND) 사이에 접속된 용량 C2를 갖는다. 용량 C1과 다이오드 D1, D2는 차지 펌프 회로를 구성하며, 용량 C2는 정류 회로를 구성한다. 전압 펄스 VCU가 0V일 때, 용량 C1의 제1 단자에는 0V, 제2 단자에는 Vs가 인가되고, 용량 C 1에는 전압 Vs가 유지된다. 이 상태에서, 전압 펄스 VCU가 Vs로 변화하면, 용량 C1의 제1 단자에 Vs가 인가되기 때문에 유지된 전압 Vs가 중첩되어제2 단자의 전압은 2Vs로 된다. 이와 같이 하여, 다이오드 D2의 애노드의 전압은 Vs와 2Vs 사이에서 변화하여 캐소드로부터 출력된다. 이에 따라, 용량 C2가 충전되고, 사용하는 전압 Vw의 양이 적으면 용량 C2에는 거의 2Vs의 전압이 유지되게 된다.

상기한 바와 같이, CU 게이트 펄스가 출력되는 것은 서스테인 기간만으로, 그 사이에 용량 C2에 거의 2Vs의 전압이 유지되기 때문에, 이것을 제1 리세트 회로(7-1)의 트랜지스터(72)의 단자에 공급하여, Vw의 전원으로서 사용한다. 따라서, Vw 발생 회로(12)의 출력을 제1 리세트 회로(7-1)를 통해 실제로 Y 전극에 인가했을 때에 Y 전극이 도달하는 최대 전압은, Y 전극의 용량을 포함하는 부가 회로의 용량과 용량 C2의 관계로 결정되기 때문에, 원하는 Vw가 얻어지도록 이들을 적절하게 설정한다.

이상과 같이, 도 6의 Vw 발생 회로(12)에서는, 차지 펌프 회로의 입력 펄스로서 서스테인 펄스에 상당하는 신호 펄스를 사용하고 있으며, 통상의 차지 펌프 회로가 필요로 하는 발진 회로나 스위칭 소자 등을 생략할 수 있기 때문에, 회로 구성이 간단하여, 소규모로 할 수 있다. 또한, 사용하는 서스테인 펄스는, 어느 정도 고압(180V정도)이고, 전류량도 크기 때문에, 높은 전압의 Vw를 발생시킬 수 있다.

도 7은, Vw 전압 발생 회로의 제2 구성예를 나타내는 도면이다. 이 예에서는, 용량 C4, C5 및 다이오드 D3, D4로 구성되는 부분은 도 6과 동일한 차지 펌프 회로로서, 다이오드 D5의 애노드에 전압 2Vs를 공급한다. 용량 C3, C6 및 다이오드 D5, D6으로 구성되는 부분도 차지 펌프 회로로서, 다이오드 D5의 애노드에 전압 2Vs가 공급되기 때문에, 출력되는 전압은 2Vs에 Vs를 중첩한 3Vs에 가까운 전압으로 된다. 이와 같이, 차지 펌프 회로의 단 수를 증가시킴에 따라, 더욱 고압의 전압이 얻어진다.

이상과 같이 하여, 서스테인 펄스와 동일한 전원 전압 Vs와 서스테인 펄스를 이용하는 차지 펌프 회로를 사용함으로써 2Vs의 전원 회로를 실현할 수 있으며, 차지 펌프 회로의 단 수를 증가시킴에 의해 Vs의 정수배의 전압의 전원 회로를 실현할 수 있다. 그러나, 필요로 하는 전압이 Vs의 정수배로는 한정되지 않고, 예를 들면, 1.5Vs의 전압을 필요로 하는 경우도 있다. 다음에 설명하는 예는, 중간의 전압을 출력하는 전원 회로의 예이다.

도 8은, Vw 전압 발생 회로의 제3 구성예를 나타내는 도면이다. 이 예는, 도 6의 제1 예에 전압 안정화 회로(13)를 부가한 것으로, 전압 Vw로서 거의 Vs 내지 2Vs 사이의 임의의 전압이 얻어진다. 전압 안정화 회로(13)는, 콜렉터가 용량 C2에 접속되는 바이폴라 트랜지스터(81)와, 출력이 바이폴라 트랜지스터(81)의 베이스에 접속되는 연산 증폭기 AMP와, 기준 전압원 VREF와, 저항 R과, 가변 저항 VR을 갖는다. 이 회로에 의해, 다음의 식으로 표현되는 출력 전압 Vw가 얻어진다.

Vw= VREF(VR+R)/VR

단, VREF는 기준 전압의 전압값, VR, R은 가변 저항과 저항의 저항값이다.

따라서, 가변 저항의 저항값을 조정함으로써 2Vs 이하의 임의의 전압이 얻어진다.

도 9는, Vw 전압 발생 회로의 제4 구성예를 나타내는 도면이다. 이 예는, 도 7의 제2 예에 전압 안정화 회로(13)를 부가한 것으로, 전압 2Vw로서 거의 2Vs 내지 3Vs의 사이의 임의의 전압이 얻어진다. 이 이상의 설명은 생략한다.

도 10은, Vw 전압 발생 회로의 제5 구성예를 나타내는 도면이다. 이 예는, 차지 펌프 회로 대신에 트랜스포머 TR을 갖는 승압 회로와, 정류 회로를 조합한 회로이다. 서스테인 펄스에 상당하는 전압 펄스 VCU를 용량 C8을 통해 트랜스포머 TR의 1차측에 인가함으로써 2차측에 전압이 유기(誘起)된다. 2차측의 권선의 권수를 1차측보다 크게 하면 전압 펄스 VCU보다 큰 전압의 교류가 얻어지기 때문에, 이것을 다이오드와 용량 C9로 정류함으로써 Vs보다 높은 전압의 Vw가 출력된다.

도 11은, Vw 전압 발생 회로의 제6 구성예를 나타내는 도면으로서, 이 예는 도 10의 제5 구성 예에 전압 안정화 회로(13)를 부가한 것으로, 이 이상의 설명은 생략한다.

본 발명자 등은, 특원2000-188663호에서, PDP 장치에서 발생하는 전압을 저전압화하는 기술을 개시하였다. 본 발명은, 이러한 기술을 채용한 PDP 장치에도 적용 가능하며, 그 적용한 예를 제2 실시예로서 나타낸다.

도 12는, 본 발명을 특원2000-188663호에 개시된 저전압화 구동 회로를 사용한 PDP 장치에 적용한 제2 실시예의 회로 구성을 나타내는 도면으로, X 전극측과 Y 전극측의 구동 회로를 나타낸다. 구동 회로 전체의 상세한 설명은 특원2000-173056호에 개시되어 있기 때문에 생략하며, 본 발명에 관계되는 부분만 설명한다.

이 회로에서는, X 측에서 스위치 SW1을 구성하는 트랜지스터가 출력하는 전압 Vs/2의 펄스를, Vx 전압 발생 회로(11)의 입력 펄스로서 이용한다. 마찬가지로, Y 측에서 스위치 SW1'를 구성하는 트랜지스터가 출력하는 전압 Vs/2의 펄스를, Vw 전압 발생 회로(12)의 입력 펄스로서 이용한다. 이 경우의 Vx 전압 발생 회로(11)와 Vw 전압 발생 회로(12)도, 도 6 내지 도 11에 도시한 구성 예로 실현할 수 있다.

또한, 도 13은, 제2 실시예에서의 서스테인 기간에서의 X 전극과 Y 전극에 인가하는 서스테인 펄스의 파형도이며, 상기한 Vx 전압 발생 회로(11)와 Vw 전압 발생 회로(12)는 이 서스테인 펄스로부터 Vx와 Vw를 발생시킨다.

도 14는, 본 발명의 제3 실시예의 PDP 장치의 개략 구성을 나타내는 블록도이다. 제3 실시예의 PDP 장치는, 어드레스 기간에 X 전극에 인가되는 전압 Vx가 어드레스 펄스의 전압 Va보다 작은 경우의 예이다. 도 3과 비교하여 명백한 바와 같이, 제3 실시예에서는, Vx 전압 발생 회로(11)에는 X 구동 회로(3)에서 발생된 서스테인 펄스가 아니라, 전원 회로(9)로부터 어드레스 구동 회로(2)에 공급되는 전원 전압 Va가 공급되는 점과, 전원 전압 Va의 공급 경로와 X 구동 회로(3)로의 전원 전압 Vs의 공급 경로의 사이에 다이오드 D(20)가 설치되어 있는 점이 다르다.

도 15는, Vx 전압 발생 회로(11)의 회로예로서, 전압 Vx는 전압 Va보다 낮기때문에, Va를 강압하여 Vx를 발생시키고 있다.

도 16a 및 16b는 전원 회로(9)에서의 Va 전압 발생 회로의 구성예를 나타내는 도면이다. 도 16a는 외부로부터 입력되는 AC 입력을 정류 회로(21)에서 정류하여 직류 전원으로 하여, 트랜스포머의 전원으로서 사용한다. 트랜스포머로의 전류공급 경로에 설치된 트랜지스터를, 발진 ·제어 회로(22)에 의해 온/오프 제어함으로써 트랜스포머에의 전류 공급을 단속하여 2차측에 AC 출력을 유기한다. 이것을 다이오드와 용량의 정류 회로에서 정류하여 전압 Va를 얻는다. 출력 전압 Va는 전압 검출 회로(23)에서 검출되고, 검출 결과에 기초하여 발진 ·제어 회로(22)를 제어하여 트랜스포머로의 전류 공급의 듀티비를 제어함으로써 항상 일정한 전압 Va를 얻는다.

도 16b는, 발진·제어 회로(31)에 의해 트랜지스터를 온/오프 제어하여 전원 전압 Vs를 단속적으로 공급하고, 그것을 정류하여 원하는 전압 Va를 발생시킨다. 출력 전압 Va는 전압 검출 회로(32)에서 검출되며, 그 검출 결과에 기초하여 발진 ·제어 회로(31)를 제어하여 트랜스포머로의 전류 공급의 듀티비를 제어함으로써 항상 일정한 전압 Va를 얻는다.

도 14의 회로에서는, 전압 Vx는 전압 Va보다 작고, Vx 전압 발생 회로로는 전원 전압 Va가 공급된다. 이러한 회로에서, 통상 시에는 Vs>Va이지만, 전원 투입/차단 시 등의 과도 기간에는 전원 투입 시퀀스의 관계로 Va가 Vs보다 먼저 상승하여 Vs<Va로 될 가능성이 있다. 이러한 경우, 전원 회로(9)로부터 Vx 전압 발생 회로(11) 및 Vx 전압 공급 회로(4)를 통해 전류가 흘러, Vx 전압 발생 회로(11) 내의 트랜지스터 Q1을 파괴할 가능성이 있다. 그래서, 제3 실시예의 구성에서는, 보호 다이오드 D20을 설치하고, Vs<Va의 경우에는 이 보호 다이오드 D20이 온 상태로 되어, 트랜지스터 Q1에 전류가 흐르지 않도록 하고 있다.

이상 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 장치에 따르면, X 구동 회로 또는 Y 구동 회로의 발생 펄스를 이용하여, 전원 전압 Vw, Vx 등의 2차 전원을 형성하기 때문에, 이들 2차 전원을 형성하는데 종래 필요로 하던 발진 회로나 스위칭 소자 등을 제거할 수 있어, 회로 규모의 축소 및 비용 삭감이 가능하게 된다.

또한, 본 발명의 플라즈마 디스플레이 장치에서는, X 구동 회로 및 Y 구동 회로로 공급하는 전원 전압으로서, 제1 전원 전압 Vs를 이용함과 함께, 제2 전원 전압으로서 어드레스 구동 회로로 공급하는 전원 전압 Va를 이용한다. 또한, 제1 전원 전압 Vs가 제2 전원 전압 Va보다 낮은 경우에, 제2 전원 전압 Va의 공급선으로부터, 제1 전원 전압 Vs의 공급선으로 전류를 흘리는 회로를 설치하고 있기 때문에, 제1 전원 전압 Vs가 제2 전원 전압 Va보다 낮은 경우에, 상기한 2차 전원을 형성하는 회로를 통해 X 구동 회로나 Y 구동 회로로 흐르는 이상 전류를 방지하여, 회로의 고장 등을 회피할 수 있다. 이에 따라, 회로의 신뢰성이 향상된다.

Claims

상호 인접하여 배치된 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극과 교차하는 방향으로 연장되는 제3 전극을, 방전 영역을 사이에 두고 대향시켜 배치한 표시 패널과, 상기 제1 전극을 구동하는 X 구동 회로와, 상기 제2 전극을 구동하는 Y 구동 회로와, 상기 제3 전극을 구동하는 어드레스 구동 회로를 구비한 플라즈마 디스플레이 장치에 있어서,

상기 X 구동 회로 또는 상기 Y 구동 회로 내에서 발생되는 구동 신호에 관계하는 펄스를 이용하는 2차 전원을 구비하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 2차 전원에서 이용하는 펄스는, 적어도 서스테인 기간에 발생되는 서스테인 펄스에 관계하는 펄스를 포함하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 2차 전원은, 상기 펄스로 구동하는 차지 펌프 회로와, 상기 차지 펌프 회로의 출력을 정류하여 직류 전압을 발생하는 정류 회로를 구비하는 플라즈마 디스플레이 장치.
제3항에 있어서,

상기 차지 펌프 회로는, 전단의 출력을 후단의 베이스 전압으로서 입력하는 복수단의 차지 펌프 회로를 구비하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 2차 전원은, 1차측에 상기 펄스가 공급되는 트랜스포머와, 상기 트랜스포머의 2차측의 출력을 정류하여 직류 전압을 발생하는 정류 회로를 구비하는 플라즈마 디스플레이 장치.
제3항 또는 제5항에 있어서,

상기 2차 전원은, 상기 정류 회로의 출력을 소정의 전압으로 변환하는 전압 안정화 회로를 구비하는 플라즈마 디스플레이 장치.
제1항 내지 제6항 중 어느 한 항에 있어서,

상기 2차 전원은, 어드레스 기간에 상기 제1 전극에 인가하는 전압을 발생하는 플라즈마 디스플레이 장치.
제1항 내지 제6항 중 어느 한 항에 있어서,

상기 2차 전원은, 리세트 기간에 상기 제2 전극에 인가하는 전압을 발생하는 플라즈마 디스플레이 장치.
상호 인접하여 배치된 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극과 교차하는 방향으로 연장되는 제3 전극을, 방전 영역을 사이에 두고 대향시켜 배치한 표시 패널과, 상기 제1 전극을 구동하는 X 구동 회로와, 상기 제2 전극을 구동하는 Y 구동 회로와, 상기 제3 전극을 구동하는 어드레스 구동 회로를 구비한 플라즈마 디스플레이 장치에 있어서,

상기 X 구동 회로 및 상기 Y 구동 회로에는 제1 전원 전압이 인가되고,

상기 어드레스 구동 회로에는 제2 전원 전압이 인가되며,

상기 제2 전원 전압에 기초하여 제3 전원 전압을 생성하고, 상기 X 구동 회로 또는 Y 구동 회로에 인가하기 위한 전압 발생 회로를 구비하는 플라즈마 디스플레이 장치.
제9항에 있어서,

상기 제1 전원 전압이 상기 제2 전원 전압보다 낮을 때에, 상기 어드레스 구동 회로에 상기 제2 전원 전압을 인가하는 경로로부터, 상기 X 구동 회로 또는 상기 Y 구동 회로에 상기 제1 전원 전압을 인가하는 경로로 전류를 흘리는 회로를 구비하는 플라즈마 디스플레이 장치.
제10항에 있어서,

상기 어드레스 구동 회로에 상기 제2 전원 전압을 인가하는 상기 경로로부터, 상기 X 구동 회로 또는 상기 Y 구동 회로에 상기 제1 전원 전압을 인가하는 상기 경로로 전류를 흘리는 회로는, 보호 스위치인 플라즈마 디스플레이 장치.