JPS5820541B2 - プラズマ・デイスプレイ・パネル駆動回路 - Google Patents
プラズマ・デイスプレイ・パネル駆動回路Info
- Publication number
- JPS5820541B2 JPS5820541B2 JP51122393A JP12239376A JPS5820541B2 JP S5820541 B2 JPS5820541 B2 JP S5820541B2 JP 51122393 A JP51122393 A JP 51122393A JP 12239376 A JP12239376 A JP 12239376A JP S5820541 B2 JPS5820541 B2 JP S5820541B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display panel
- plasma display
- voltage
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は、プラズマ・ディスプレイ・パネル駆動回路に
関するものであり、特にプラズマ・ディスプレイ・パネ
ルに対するサスティン・パルスを形成するタイミング回
路、スイッチング回路を利用して、サスティン電圧とは
レベルの異なる電圧を得ることにより、これをプラズマ
・ディスプレイ・パネルの書込電圧として用いるように
したプラズマ・ディスプレイ・パネル駆動回路に関する
ものである。
関するものであり、特にプラズマ・ディスプレイ・パネ
ルに対するサスティン・パルスを形成するタイミング回
路、スイッチング回路を利用して、サスティン電圧とは
レベルの異なる電圧を得ることにより、これをプラズマ
・ディスプレイ・パネルの書込電圧として用いるように
したプラズマ・ディスプレイ・パネル駆動回路に関する
ものである。
プラズマ・ディスプレイ・パネルの名称で知られている
ガス放電パネルを駆動するには、サスティン・パルス、
書込パルス、消去パルス、読出パルス等が必要となる。
ガス放電パネルを駆動するには、サスティン・パルス、
書込パルス、消去パルス、読出パルス等が必要となる。
書込パルスはガス放電パネルの電極間の放電点の放電開
始電圧■f以上のレベルに選定され、サスティン・パル
スは放電開始電圧以下のレベルではあるが、一旦発生し
た放電を継続的に維持し得る維持電圧■8のレベルに選
定される。
始電圧■f以上のレベルに選定され、サスティン・パル
スは放電開始電圧以下のレベルではあるが、一旦発生し
た放電を継続的に維持し得る維持電圧■8のレベルに選
定される。
又消去パルスは維持電圧■8より低いレベル或は維持電
圧■8と同一レベルではあるがパルス幅が狭いパルスに
選定される。
圧■8と同一レベルではあるがパルス幅が狭いパルスに
選定される。
又放電点に発生させた放電スポットを順次所望の方向に
シフトさせるセルフシフト型ガス放電パネルも知られて
おり、このガス放電パネルの駆動にハ書込パルスとシフ
トパルスとが必要となる。
シフトさせるセルフシフト型ガス放電パネルも知られて
おり、このガス放電パネルの駆動にハ書込パルスとシフ
トパルスとが必要となる。
この場合のシフトパルスは前述のサスティン・パルスと
近似したレベルに選定されるものである。
近似したレベルに選定されるものである。
前述の如くレベルの異なるパルスが必要となる場合に、
それぞれのレベルに対応する電圧を出力する電源が必要
となるものである。
それぞれのレベルに対応する電圧を出力する電源が必要
となるものである。
本発明は、プラズマ・ディスプレイ・パネルに対するサ
スティン・パルスを形成する為のタイミング回路、スイ
ッチング回路を利用して、サスティン電圧とは異なるレ
ベルの電圧を得ることにより、この電圧をプラズマ・デ
ィスプレイ・パネルの書込電圧とし、所要電源数を少な
くすることができるようにすることを目的とするもので
ある。
スティン・パルスを形成する為のタイミング回路、スイ
ッチング回路を利用して、サスティン電圧とは異なるレ
ベルの電圧を得ることにより、この電圧をプラズマ・デ
ィスプレイ・パネルの書込電圧とし、所要電源数を少な
くすることができるようにすることを目的とするもので
ある。
以下実施例について詳細に説明する。
第1図は本発明の一実施例のブロック線図であり、TM
はプラズマ・ディスプレイ・パネルに対するサスティン
・パルスのタイミングを定めるタイミング回路であり、
その出力のタイミング信号をスイッチング回路SWCに
加える。
はプラズマ・ディスプレイ・パネルに対するサスティン
・パルスのタイミングを定めるタイミング回路であり、
その出力のタイミング信号をスイッチング回路SWCに
加える。
スイッチング回路SWCはサスティン電圧に対応する電
源電圧Vをスイッチングして、その出力をプラズマ・デ
ィスプレイ・パネルに対してサスティン・パルス又はシ
フトパルスとして印加する。
源電圧Vをスイッチングして、その出力をプラズマ・デ
ィスプレイ・パネルに対してサスティン・パルス又はシ
フトパルスとして印加する。
それと同時に該スイッチング回路SWCの出力はレベル
シフト回路LVSに加えるもので、レベルシフト回路L
VSの出力は平滑回路FLにより交流分が除去されて出
力端子OUTに所望の極性の電圧を出力する。
シフト回路LVSに加えるもので、レベルシフト回路L
VSの出力は平滑回路FLにより交流分が除去されて出
力端子OUTに所望の極性の電圧を出力する。
この出力は、プラズマ・ディスプレイ・パネルに対する
書込パルス用の書込電圧として利用される。
書込パルス用の書込電圧として利用される。
第2図は要部回路図、第3図は動作説明図であり、トラ
ンジスタQl、Q2により構成されたスイッチング回路
SWCにタイミング回路TMから第3図aに示すような
サスティン・パルス又はシフトパルスに対応するタイミ
ング信号が加えられ、そのハイレベルHのときはトラン
ジスタQ1はオフ、トランジスタQ2はオン、反対にロ
ーレベルLのときはトランジスタQ1はオン、トランジ
スタQ2はオフとなる。
ンジスタQl、Q2により構成されたスイッチング回路
SWCにタイミング回路TMから第3図aに示すような
サスティン・パルス又はシフトパルスに対応するタイミ
ング信号が加えられ、そのハイレベルHのときはトラン
ジスタQ1はオフ、トランジスタQ2はオン、反対にロ
ーレベルLのときはトランジスタQ1はオン、トランジ
スタQ2はオフとなる。
従ってコレクタ電位は第3図すに示すように、電源電圧
■のレベルのサスティン・パルス又はシフトパルスとな
り、プラズマ・ディスプレイ・パネルに印加される。
■のレベルのサスティン・パルス又はシフトパルスとな
り、プラズマ・ディスプレイ・パネルに印加される。
レベルシフト回路LVSに於いては、トランジスタQ2
がオンのとき、コンデンサC1にダイオードD1を介し
て電源電圧■が印加されて充電され、トランジスタQ1
がオンのとき、ダイオードD2を介して平滑回路FLに
対して2■の電圧を加えることになり、平滑FLの入力
電圧は第3図Cに示すものとなる。
がオンのとき、コンデンサC1にダイオードD1を介し
て電源電圧■が印加されて充電され、トランジスタQ1
がオンのとき、ダイオードD2を介して平滑回路FLに
対して2■の電圧を加えることになり、平滑FLの入力
電圧は第3図Cに示すものとなる。
従って平滑回路FLの出力電圧は、第3図dに示すよう
にkV (1<k<2)の直流電圧となり、プラズマ・
ディスプレイ・パネルに対する書込パルス用の電源電圧
として利用される。
にkV (1<k<2)の直流電圧となり、プラズマ・
ディスプレイ・パネルに対する書込パルス用の電源電圧
として利用される。
kの値はパルスの衝撃係数を変更すれば出力電圧を変化
させることができる。
させることができる。
又第4図に示すように、レベルシフト回路LVSをスイ
ッチング回路SWCのトランジスタQ2のコレクタとエ
ミッタとの間に接続し、ダイオードD2の接続極性を第
2図に示す場合と反対にすることにより、出力端子OU
Tにはマイナス極性の出力電圧が得られることになる。
ッチング回路SWCのトランジスタQ2のコレクタとエ
ミッタとの間に接続し、ダイオードD2の接続極性を第
2図に示す場合と反対にすることにより、出力端子OU
Tにはマイナス極性の出力電圧が得られることになる。
第5図は、一方のスイッチング回路swciにはタイミ
ング回路TMからのタイミング信号をそのまま加え、他
方のスイッチング回路8WC2には遅延回路DL或は移
相回路を介してほぼ180°位相を異ならせたタイミン
グ信号を加え、それぞれ電源電圧をスイッチングしてレ
ベルシフト回路LVS 1 、LVS2に加え、それら
の出力を合成して平滑回路FLに加えるもので、平滑回
路PLの入力側ではパルスデューティをほぼ2倍にした
ものに相当する波形の入力電圧となるから、出力端子O
UTに現われる直流電圧kVのkの値を大きくすること
ができる。
ング回路TMからのタイミング信号をそのまま加え、他
方のスイッチング回路8WC2には遅延回路DL或は移
相回路を介してほぼ180°位相を異ならせたタイミン
グ信号を加え、それぞれ電源電圧をスイッチングしてレ
ベルシフト回路LVS 1 、LVS2に加え、それら
の出力を合成して平滑回路FLに加えるもので、平滑回
路PLの入力側ではパルスデューティをほぼ2倍にした
ものに相当する波形の入力電圧となるから、出力端子O
UTに現われる直流電圧kVのkの値を大きくすること
ができる。
第6図は縦続接続構成により出力電圧を高くした実施例
のブロック線図であり、スイッチング回路SWCの出力
をレベルシフト回路LVS1゜LVS2に加えるもので
あるが、レベルシフト回路LVSIの出力を平滑回路F
L1に加え、その出力電圧をレベルシフト回路LVS2
の電源電圧とし、レベルシフト回路LVS2の出力を平
滑回路FL2に加えるものである。
のブロック線図であり、スイッチング回路SWCの出力
をレベルシフト回路LVS1゜LVS2に加えるもので
あるが、レベルシフト回路LVSIの出力を平滑回路F
L1に加え、その出力電圧をレベルシフト回路LVS2
の電源電圧とし、レベルシフト回路LVS2の出力を平
滑回路FL2に加えるものである。
従って出力端子OUTに現われる直流電圧は、2に2V
となる。
となる。
第7図は衝撃係数制御回路DUCを設けて出力電圧を制
御する実施例のブロック線図を示すもので、タイミング
回路TMからのタイミング信号の衝撃係数を衝撃係数制
御回路DUCにより制御してスイッチング回路SWCを
駆動するもので、衝撃係数が小さい場合は、レベルシフ
ト回路LVSの出力は第8図aのAに示す波形となるの
で、平滑回路PLの出力の直流電圧はBに示すものとな
り、衝撃係数を大きくすると、レベルシフト回路LVS
の出力は第8図すのAに示す波形となるので、平滑回路
FLの出力の直流電圧はBに示すものとなって、直流電
圧の大きさを制御することができる。
御する実施例のブロック線図を示すもので、タイミング
回路TMからのタイミング信号の衝撃係数を衝撃係数制
御回路DUCにより制御してスイッチング回路SWCを
駆動するもので、衝撃係数が小さい場合は、レベルシフ
ト回路LVSの出力は第8図aのAに示す波形となるの
で、平滑回路PLの出力の直流電圧はBに示すものとな
り、衝撃係数を大きくすると、レベルシフト回路LVS
の出力は第8図すのAに示す波形となるので、平滑回路
FLの出力の直流電圧はBに示すものとなって、直流電
圧の大きさを制御することができる。
前述の如く、タイミング回路及びスイッチング回路は、
プラズマ・ナイスプレイ・パネルを駆動する為のサステ
ィン・パルス又はシフトパルスを形成するのに必要とす
るもので、そのタイミング回路の出力のタイミング信号
を利用してスイッチング回路を駆動し、コンデンサC1
とダイオードDI、D2とからなるレベルシフト回路に
電源電圧をスイッチングした出力を加え、平滑回路PL
により平滑化して直流電圧とするものであり、出力電圧
の極性はレベルシフト回路の構成により、又出力電圧レ
ベルはパルスデューティや縦続接続構成により選定する
ことができるもので、異なる極性又は異なる電圧が必要
な場合に於いても、■電源から所望の極性並びに電圧を
得ることができるものとなる。
プラズマ・ナイスプレイ・パネルを駆動する為のサステ
ィン・パルス又はシフトパルスを形成するのに必要とす
るもので、そのタイミング回路の出力のタイミング信号
を利用してスイッチング回路を駆動し、コンデンサC1
とダイオードDI、D2とからなるレベルシフト回路に
電源電圧をスイッチングした出力を加え、平滑回路PL
により平滑化して直流電圧とするものであり、出力電圧
の極性はレベルシフト回路の構成により、又出力電圧レ
ベルはパルスデューティや縦続接続構成により選定する
ことができるもので、異なる極性又は異なる電圧が必要
な場合に於いても、■電源から所望の極性並びに電圧を
得ることができるものとなる。
従って、サスティン・パルスのレベルに対応スる電圧を
出力する電源を用意するだけで、前述の実施例に示すよ
うに、書込パルス発生用の電源電圧を得ることができる
ので、所要電源数を減少することができ、安価な駆動回
路を提供することができる利点がある。
出力する電源を用意するだけで、前述の実施例に示すよ
うに、書込パルス発生用の電源電圧を得ることができる
ので、所要電源数を減少することができ、安価な駆動回
路を提供することができる利点がある。
第1図は本発明の一実施例のブロック線図、第2図はそ
の要部回路図、第3図はその動作説明波形図、第4図乃
至第7図は本発明のそれぞれ異なる実施例のフ狛ツク線
図、第8図は衝撃係数制御による直流電圧の制御説明図
である。 TMはタイミング回路、SWCはスイッチング回路、L
VSはレベルシフト回路、PLは平滑回路。
の要部回路図、第3図はその動作説明波形図、第4図乃
至第7図は本発明のそれぞれ異なる実施例のフ狛ツク線
図、第8図は衝撃係数制御による直流電圧の制御説明図
である。 TMはタイミング回路、SWCはスイッチング回路、L
VSはレベルシフト回路、PLは平滑回路。
Claims (1)
- 1 プラズマ・ディスプレイ・パネルに対するサスティ
ン・パルス又はシフトパルスのタイミングを定めるタイ
ミング回路と、該タイミング回路の出力のタイミング信
号によりサスティン電圧に対応する電源電圧をスイッチ
ングするスイッチング回路とを含み、該スイッチング回
路の出力を前記プラズマ・テ゛イスプレイ・パネルに対
してサスティン・パルス又はシフトパルスとして印加す
ルト共に、該スイッチング回路の出力をコンデンサ及び
ダイオードからなるレベルシフト回路を介して平滑回路
に印加し、該平滑回路より前記サスティア電圧と異なる
レベルを有する電圧を得て、これを前記プラズマ・ディ
スプレイ・パネルの書込パルス用の電源電圧として用い
る構成としたことを特徴とするプラズマ・ディスプレイ
・パネル駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51122393A JPS5820541B2 (ja) | 1976-10-13 | 1976-10-13 | プラズマ・デイスプレイ・パネル駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51122393A JPS5820541B2 (ja) | 1976-10-13 | 1976-10-13 | プラズマ・デイスプレイ・パネル駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5347727A JPS5347727A (en) | 1978-04-28 |
JPS5820541B2 true JPS5820541B2 (ja) | 1983-04-23 |
Family
ID=14834674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51122393A Expired JPS5820541B2 (ja) | 1976-10-13 | 1976-10-13 | プラズマ・デイスプレイ・パネル駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5820541B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02233993A (ja) * | 1989-03-07 | 1990-09-17 | Furukawa Electric Co Ltd:The | 密閉筐体の冷却器 |
JPH0479299A (ja) * | 1990-07-20 | 1992-03-12 | Mitsubishi Cable Ind Ltd | ヒートパイプ装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4290358A (en) * | 1980-01-11 | 1981-09-22 | Monarch Marking Systems, Inc. | Print head |
JP4945033B2 (ja) | 2001-06-27 | 2012-06-06 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
-
1976
- 1976-10-13 JP JP51122393A patent/JPS5820541B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02233993A (ja) * | 1989-03-07 | 1990-09-17 | Furukawa Electric Co Ltd:The | 密閉筐体の冷却器 |
JPH0479299A (ja) * | 1990-07-20 | 1992-03-12 | Mitsubishi Cable Ind Ltd | ヒートパイプ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS5347727A (en) | 1978-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2755201B2 (ja) | プラズマディスプレイパネルの駆動回路 | |
JP3619299B2 (ja) | 発光素子の駆動回路 | |
JP3423316B2 (ja) | プラズマ再生スクリーンを制御するための交流電流発生器 | |
JP4299497B2 (ja) | 駆動回路 | |
TWI270037B (en) | Capacitive load drive circuit and plasma display apparatus | |
JP2751951B2 (ja) | 表示パネルの駆動回路 | |
JPH09179525A (ja) | 容量性発光素子の駆動方法及び駆動装置 | |
JPS6253835B2 (ja) | ||
KR20060132039A (ko) | 플라즈마 디스플레이 패널 표시 장치 | |
JPH11282416A (ja) | プラズマディスプレイパネルの駆動回路、その駆動方法およびプラズマディスプレイパネル装置 | |
US5757632A (en) | Switched capacitance voltage multiplier | |
JPH10149135A (ja) | プラズマディスプレイ装置 | |
EP0031907B1 (en) | A circuit for providing a sustain voltage waveform for a gas discharge panel | |
JPS5820541B2 (ja) | プラズマ・デイスプレイ・パネル駆動回路 | |
KR100448191B1 (ko) | 플라즈마 디스플레이장치의 무효전력회수장치와무효전력회수방법 | |
JPH0678527A (ja) | 駆動電圧供給装置とその集積回路 | |
US3938107A (en) | Gas panel with improved circuit for write operation | |
JP2715939B2 (ja) | 表示パネルの駆動回路 | |
JPH0749665A (ja) | 行選択パルス用パルス発生回路及びその発生方法 | |
JP2003233343A (ja) | 表示パネル駆動回路 | |
JP2866536B2 (ja) | 昇圧回路 | |
KR20040101401A (ko) | 플라즈마 디스플레이 장치 | |
JP2761382B2 (ja) | ガス放電パネルの駆動回路 | |
JP3008505B2 (ja) | 容量性素子の駆動回路 | |
JPH0683283A (ja) | プラズマディスプレイパネルの駆動方法 |