JP2751951B2 - 表示パネルの駆動回路 - Google Patents
表示パネルの駆動回路Info
- Publication number
- JP2751951B2 JP2751951B2 JP21841695A JP21841695A JP2751951B2 JP 2751951 B2 JP2751951 B2 JP 2751951B2 JP 21841695 A JP21841695 A JP 21841695A JP 21841695 A JP21841695 A JP 21841695A JP 2751951 B2 JP2751951 B2 JP 2751951B2
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- panel
- electrode
- capacitance
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータやオフィスワークステーションあるいは壁掛けテ
レビ等に用いられる平面型の表示パネルの駆動回路に関
する。
ュータやオフィスワークステーションあるいは壁掛けテ
レビ等に用いられる平面型の表示パネルの駆動回路に関
する。
【０００２】
【従来の技術】本発明は、ＥＬ（エレクトロルミネツセ
ンス）パネルやＤＣ型ないしＡＣ型プラズマディスプレ
イパネルの駆動に用いることができる。ここでは、ＡＣ
型プラズマディスプレイパネルを例にとり説明する。
ンス）パネルやＤＣ型ないしＡＣ型プラズマディスプレ
イパネルの駆動に用いることができる。ここでは、ＡＣ
型プラズマディスプレイパネルを例にとり説明する。
【０００３】従来、かかるプラズマディスプレイパネル
は、絶縁基板間に走査電極や列電極等を格子状に配置
し、各交点に画素領域を形成することにより構成され
る。
は、絶縁基板間に走査電極や列電極等を格子状に配置
し、各交点に画素領域を形成することにより構成され
る。
【０００４】図４（ａ）、（ｂ）はそれぞれかかる従来
の一例を説明するためのプラズマディスプレイパネルの
平面図およびＸ−Ｘ′線断面図である。図４（ａ）、
（ｂ）に示すように、従来のプラズマディスプレイパネ
ル２０は、共にガラス材によりなる第一の絶縁基板２１
および第二の絶縁基板２２と、第一の絶縁基板２１上に
交互に形成された透明な維持電極１６ａおよび透明な走
査電極１６ｂ並びにこれら維持電極１６ａ、走査電極１
６ｂ上に形成され且つこれら両電極１６ａ，１６ｂに十
分な電流を供給するための金属電極１６ｃと、これら維
持電極１６ａ乃至金属電極１６ｃに直交配置するように
第二の絶縁基板２２上に形成された列電極１７と、維持
電極１６ａ、走査電極１６ｂおよび金属電極１６ｃを覆
う絶縁層２３ａと、列電極１７を覆う絶縁層２３ｂと、
Ｈｅ、Ｘｅ等の放電ガスを充填する放電ガス空間２６を
確保するとともに画素１９を区切る隔壁１８と、第二の
絶縁基板２２の絶縁層２３ｂ上に形成され且つ放電ガス
の放電により発生する紫外線を可視光に変換する蛍光体
２４と、第一の絶縁基板２１上の絶縁層２３ａ上に形成
され、且つこの絶縁層２３ａを放電より保護するための
ＭｇＯ等よりなる保護層２５とで構成される。このパネ
ル２０において、縦および横の隔壁１８で囲まれた区画
が画素１９となり、この画素１９毎に蛍光体２４を３色
に塗り分ければ、カラー表示のプラズマディスプレイが
得られる。尚、図５（ｂ）において、ディスプレイの表
示方向は、上面あるいは下面のいずれでも可能である
が、この例の場合は下面の方が好ましい。
の一例を説明するためのプラズマディスプレイパネルの
平面図およびＸ−Ｘ′線断面図である。図４（ａ）、
（ｂ）に示すように、従来のプラズマディスプレイパネ
ル２０は、共にガラス材によりなる第一の絶縁基板２１
および第二の絶縁基板２２と、第一の絶縁基板２１上に
交互に形成された透明な維持電極１６ａおよび透明な走
査電極１６ｂ並びにこれら維持電極１６ａ、走査電極１
６ｂ上に形成され且つこれら両電極１６ａ，１６ｂに十
分な電流を供給するための金属電極１６ｃと、これら維
持電極１６ａ乃至金属電極１６ｃに直交配置するように
第二の絶縁基板２２上に形成された列電極１７と、維持
電極１６ａ、走査電極１６ｂおよび金属電極１６ｃを覆
う絶縁層２３ａと、列電極１７を覆う絶縁層２３ｂと、
Ｈｅ、Ｘｅ等の放電ガスを充填する放電ガス空間２６を
確保するとともに画素１９を区切る隔壁１８と、第二の
絶縁基板２２の絶縁層２３ｂ上に形成され且つ放電ガス
の放電により発生する紫外線を可視光に変換する蛍光体
２４と、第一の絶縁基板２１上の絶縁層２３ａ上に形成
され、且つこの絶縁層２３ａを放電より保護するための
ＭｇＯ等よりなる保護層２５とで構成される。このパネ
ル２０において、縦および横の隔壁１８で囲まれた区画
が画素１９となり、この画素１９毎に蛍光体２４を３色
に塗り分ければ、カラー表示のプラズマディスプレイが
得られる。尚、図５（ｂ）において、ディスプレイの表
示方向は、上面あるいは下面のいずれでも可能である
が、この例の場合は下面の方が好ましい。
【０００５】図５は図４（ａ）、（ｂ）における電極配
置に着目したプラズマディスプレイパネルの平面図であ
る。図５に示すように、プラズマディスプレイパネル２
０の電極のみに着目すると、第一の電極基板２１と第二
の絶縁基板２２間に維持電極（Ｃ1 ，Ｃ2 …，Ｃm ）１
６ａ、走査電極（Ｓ1 ，Ｓ2 …，Ｓm ）１６ｂと列電極
（Ｄ1 ，…，Ｃn-1 およびＤ2 ，…，Ｄn ）１７とが画
素１９を形成する位置で交叉している。しかも、これら
第一の絶縁基板２１と第二の絶縁基板２２は、張り合わ
せることによりシール部２７を形成する。このシール部
２７は内部に放電ガスを封入し、気密にシールされる。
置に着目したプラズマディスプレイパネルの平面図であ
る。図５に示すように、プラズマディスプレイパネル２
０の電極のみに着目すると、第一の電極基板２１と第二
の絶縁基板２２間に維持電極（Ｃ1 ，Ｃ2 …，Ｃm ）１
６ａ、走査電極（Ｓ1 ，Ｓ2 …，Ｓm ）１６ｂと列電極
（Ｄ1 ，…，Ｃn-1 およびＤ2 ，…，Ｄn ）１７とが画
素１９を形成する位置で交叉している。しかも、これら
第一の絶縁基板２１と第二の絶縁基板２２は、張り合わ
せることによりシール部２７を形成する。このシール部
２７は内部に放電ガスを封入し、気密にシールされる。
【０００６】かかるプラズマディスプレイパネルを駆動
するときは、走査電極１６ｂに走査パルスを印加し、列
電極１７に同じタイミングでデータパルスを印加して書
き込みを放電を行わせると、その後は隣あう維持電極
（例えばＣ1 ）１６ａと走査電極（例えばＳ1 ）１６ｂ
の間に交互に印加する維持パルスにより維持放電が持続
される。このとき、放電ガスにより紫外光が放出され、
これにより蛍光体［図４（ｂ）の２４］が刺激されて可
視光を放出するので、所望の表示発光が行われる。逆
に、放電を停止するには、維持パルスよりも電圧が低い
かパルス幅の極端に狭い消去パルスを維持電極１６ａと
走査電極１６ｂの間に印加するだけでよい。
するときは、走査電極１６ｂに走査パルスを印加し、列
電極１７に同じタイミングでデータパルスを印加して書
き込みを放電を行わせると、その後は隣あう維持電極
（例えばＣ1 ）１６ａと走査電極（例えばＳ1 ）１６ｂ
の間に交互に印加する維持パルスにより維持放電が持続
される。このとき、放電ガスにより紫外光が放出され、
これにより蛍光体［図４（ｂ）の２４］が刺激されて可
視光を放出するので、所望の表示発光が行われる。逆
に、放電を停止するには、維持パルスよりも電圧が低い
かパルス幅の極端に狭い消去パルスを維持電極１６ａと
走査電極１６ｂの間に印加するだけでよい。
【０００７】しかしながら、ＡＣ型プラズマディスプレ
イパネルは、面放電電極間および対向放電電極間共に誘
電体層が存在するので、コンデンサを形成してしまう。
すなわち、かかるパネルはエレクトロルミネセンス（Ｅ
Ｌ）パネルほどではないが、大きな容量を持つことにな
る。このような電極に維持パルスを印加すると、電極間
容量を充放電させる際、パネル容量値をＣP 、電源電圧
をＶＳとしたとき、電源から供給されるエネルギーＰは
以下に示す数１のようになる。
イパネルは、面放電電極間および対向放電電極間共に誘
電体層が存在するので、コンデンサを形成してしまう。
すなわち、かかるパネルはエレクトロルミネセンス（Ｅ
Ｌ）パネルほどではないが、大きな容量を持つことにな
る。このような電極に維持パルスを印加すると、電極間
容量を充放電させる際、パネル容量値をＣP 、電源電圧
をＶＳとしたとき、電源から供給されるエネルギーＰは
以下に示す数１のようになる。
【０００８】
【数１】 となる。従って、立ち上がり時に電源より供給されるエ
ネルギーＰは、抵抗での損失分［（１／２）ＣP ×ＶＳ
2 ］と、パネル容量値ＣP に充電される分の［（１／
２）ＣP ×ＶＳ2 ］との和になる。また、立ち下がり時
にパネル容量より放電されるエネルギーは、抵抗での損
失分［（１／２）ＣP ×ＶＳ2 ］となる。通常の駆動回
路では、電源から供給されたエネルギーＰは、前記数１
で表されるが、１パルス毎にすべてスイッチング素子の
抵抗分やパネルの抵抗分で消費、すなわち損失されてい
ることになり、表示のためのガス放電には全く関与して
いない。この放電に関与しないでパネル容量値ＣP の充
放電時に消費される無効電力Ｐ′は、Ｐ′＝Ｐ×ｆ＝Ｃ
P ×ＶＳ2 ×ｆとなる。尚、ここでｆは実駆動時の駆動
周波数である。
ネルギーＰは、抵抗での損失分［（１／２）ＣP ×ＶＳ
2 ］と、パネル容量値ＣP に充電される分の［（１／
２）ＣP ×ＶＳ2 ］との和になる。また、立ち下がり時
にパネル容量より放電されるエネルギーは、抵抗での損
失分［（１／２）ＣP ×ＶＳ2 ］となる。通常の駆動回
路では、電源から供給されたエネルギーＰは、前記数１
で表されるが、１パルス毎にすべてスイッチング素子の
抵抗分やパネルの抵抗分で消費、すなわち損失されてい
ることになり、表示のためのガス放電には全く関与して
いない。この放電に関与しないでパネル容量値ＣP の充
放電時に消費される無効電力Ｐ′は、Ｐ′＝Ｐ×ｆ＝Ｃ
P ×ＶＳ2 ×ｆとなる。尚、ここでｆは実駆動時の駆動
周波数である。
【０００９】このため、大型パネルの駆動にあたって
は、パネルサイズの増加と共にパネル容量値ＣP が増加
し、駆動周波数ｆも高くなるので、無効電力損失も大き
くなる。その結果、全体の消費電力の増大が小型パネル
の場合と比較して無視できないものとなる。また、大型
パネルでは負荷容量の、より大きな電源が必要になり、
電源回路自体も大きくなってしまう。従って、大型パネ
ルになればなる程、消費電力を削減できるプラズマディ
スプレイパネル電極の駆動回路を採用すれば、その効果
が大きいことになる。
は、パネルサイズの増加と共にパネル容量値ＣP が増加
し、駆動周波数ｆも高くなるので、無効電力損失も大き
くなる。その結果、全体の消費電力の増大が小型パネル
の場合と比較して無視できないものとなる。また、大型
パネルでは負荷容量の、より大きな電源が必要になり、
電源回路自体も大きくなってしまう。従って、大型パネ
ルになればなる程、消費電力を削減できるプラズマディ
スプレイパネル電極の駆動回路を採用すれば、その効果
が大きいことになる。
【００１０】かかる消費電力を削減したプラズマディス
プレイパネル電極の駆動回路は、例えば特公昭５６−３
０７３０号公報、特開昭６２−１９２７９８号公報ある
いは特開昭６３−１０１８９７号公報等に開示されてい
る。
プレイパネル電極の駆動回路は、例えば特公昭５６−３
０７３０号公報、特開昭６２−１９２７９８号公報ある
いは特開昭６３−１０１８９７号公報等に開示されてい
る。
【００１１】図６はかかる従来の一例を示すプラズマデ
ィスプレイパネルの駆動回路図である。図６に示すよう
に、この駆動回路は、走査電極側駆動回路部３７と、こ
の走査電極側駆動回路部３７と同一構成の維持電極側駆
動回路部３８とからなり、双方の回路部３７，３８はパ
ネル電極間容量３９により結合される。ここでは、走査
電極側駆動回路部３７を代表して回路構成およびその動
作を説明する。
ィスプレイパネルの駆動回路図である。図６に示すよう
に、この駆動回路は、走査電極側駆動回路部３７と、こ
の走査電極側駆動回路部３７と同一構成の維持電極側駆
動回路部３８とからなり、双方の回路部３７，３８はパ
ネル電極間容量３９により結合される。ここでは、走査
電極側駆動回路部３７を代表して回路構成およびその動
作を説明する。
【００１２】まず、走査電極側駆動回路部３７はパネル
の走査電極［Ｃ点］（維持電極側駆動回路部３８の時は
維持電極［Ｄ点］）にコイル３４を接続し、そのコイル
３４の両端に４個のＦＥＴスイッチ３０，３２，３５，
３６を維持するとともに、２個のＦＥＴスイッチ３０，
３２の一端には電力回収用コンデンサ２９を共通接続し
た構成である。尚、２８，３１，３３は逆電流阻止用ダ
イオードであり、４５，４６はＦＥＴスイッチ３０，３
２の寄生ダイオードを表したものである。
の走査電極［Ｃ点］（維持電極側駆動回路部３８の時は
維持電極［Ｄ点］）にコイル３４を接続し、そのコイル
３４の両端に４個のＦＥＴスイッチ３０，３２，３５，
３６を維持するとともに、２個のＦＥＴスイッチ３０，
３２の一端には電力回収用コンデンサ２９を共通接続し
た構成である。尚、２８，３１，３３は逆電流阻止用ダ
イオードであり、４５，４６はＦＥＴスイッチ３０，３
２の寄生ダイオードを表したものである。
【００１３】この走査電極側駆動回路部３７において
は、コイル３４とパネル容量３９とで直列共振を起こさ
せることにより共振周期の１／２の期間にパネル容量３
９の電荷を充放電させる。一方、電力回収用コンデンサ
２９にパネル容量３９が充電される電圧ＶＳの約１／２
の電圧を外部から印加して、１回の走査電極パルス（維
持電極側駆動回路部３８の時は維持電極パルス）でパネ
ル容量３９への充放電に使用したエネルギーをコンデン
サ２９に回収（電力回収）させることにより、次の走査
電極パルスでパネル容量３９の充電に使用し、電圧ＶＳ
の電源線から新たに供給される電力を削減させる。
は、コイル３４とパネル容量３９とで直列共振を起こさ
せることにより共振周期の１／２の期間にパネル容量３
９の電荷を充放電させる。一方、電力回収用コンデンサ
２９にパネル容量３９が充電される電圧ＶＳの約１／２
の電圧を外部から印加して、１回の走査電極パルス（維
持電極側駆動回路部３８の時は維持電極パルス）でパネ
ル容量３９への充放電に使用したエネルギーをコンデン
サ２９に回収（電力回収）させることにより、次の走査
電極パルスでパネル容量３９の充電に使用し、電圧ＶＳ
の電源線から新たに供給される電力を削減させる。
【００１４】図７は従来のパネル駆動を説明するための
パルス波形図である。図７に示すように、波形Ｖｃｐ
（Ｃ）は前述した図６の走査電極側駆動回路部３７にお
けるＣ点での走査電極パルスであり、ＩＮ９、ＩＮ１
０、ＩＮ１１、及びＩＮ１２は、それぞれＦＥＴスイッ
チ３０、ＦＥＴスイッチ３５、ＦＥＴスイッチ３２、Ｆ
ＥＴスイッチ３６を駆動するための入力駆動パルスが入
力される入力端子である。
パルス波形図である。図７に示すように、波形Ｖｃｐ
（Ｃ）は前述した図６の走査電極側駆動回路部３７にお
けるＣ点での走査電極パルスであり、ＩＮ９、ＩＮ１
０、ＩＮ１１、及びＩＮ１２は、それぞれＦＥＴスイッ
チ３０、ＦＥＴスイッチ３５、ＦＥＴスイッチ３２、Ｆ
ＥＴスイッチ３６を駆動するための入力駆動パルスが入
力される入力端子である。
【００１５】波形Ｖｃｐ（Ｄ）は同様に図７の維持電極
側駆動回路部３８におけるＤ点での維持電極パルスを表
し、ＩＮ１３、ＩＮ１４、ＩＮ１５、及びＩＮ１６は、
それぞれ図６のＤ点側の維持電極パルスを駆動するため
の維持電極側駆動回路部３８を構成する４個のＦＥＴス
イッチを駆動するための入力駆動パルスが入力される入
力端子である。ＩＬ（Ｃ）及びＩＬ（Ｄ）はパネルを充
電する方向を正としたときにコイル３４等を流れる電流
波形である。波形Ｖｃｐ（Ｄ）−Ｖｃｐ（Ｃ）は、面放
電電極間の動作がわかりやすいように、維持電極−走査
電極の合成波形を示したものである。この波形が両電極
間でみた維持パルス波形である。
側駆動回路部３８におけるＤ点での維持電極パルスを表
し、ＩＮ１３、ＩＮ１４、ＩＮ１５、及びＩＮ１６は、
それぞれ図６のＤ点側の維持電極パルスを駆動するため
の維持電極側駆動回路部３８を構成する４個のＦＥＴス
イッチを駆動するための入力駆動パルスが入力される入
力端子である。ＩＬ（Ｃ）及びＩＬ（Ｄ）はパネルを充
電する方向を正としたときにコイル３４等を流れる電流
波形である。波形Ｖｃｐ（Ｄ）−Ｖｃｐ（Ｃ）は、面放
電電極間の動作がわかりやすいように、維持電極−走査
電極の合成波形を示したものである。この波形が両電極
間でみた維持パルス波形である。
【００１６】上述した走査電極側駆動回路部３７のパネ
ル容量３９における１サイクルでの電力損失Ｐ″は、走
査電極パルスＣ（あるいは維持電極パルスＤ）の立ち上
がり時間をｔｒ、駆動回路３７のスイッチング素子３０
または３２の抵抗分やダイオード３１，３３の順方向降
下による抵抗分とパネルの抵抗分の直列抵抗をＲ、コイ
ル３４のインダクタンス値をＬとすると、以下に示す数
２が成り立つ。
ル容量３９における１サイクルでの電力損失Ｐ″は、走
査電極パルスＣ（あるいは維持電極パルスＤ）の立ち上
がり時間をｔｒ、駆動回路３７のスイッチング素子３０
または３２の抵抗分やダイオード３１，３３の順方向降
下による抵抗分とパネルの抵抗分の直列抵抗をＲ、コイ
ル３４のインダクタンス値をＬとすると、以下に示す数
２が成り立つ。
【００１７】
【数２】 このため、上述した電力回収を行わない前記数１の回路
と比較すると、（ｔｒ×Ｒ）／（４×Ｌ）分だけ電力損
失が少ないことが分かる。
と比較すると、（ｔｒ×Ｒ）／（４×Ｌ）分だけ電力損
失が少ないことが分かる。
【００１８】また、各パルスの立ち上がり時間ｔｒ、立
ち下がり時間ｔｆとコイル３４のインダクタンス値Ｌと
パネル容量３９の容量値ＣP との間には、以下の数３に
示すような関係がある。
ち下がり時間ｔｆとコイル３４のインダクタンス値Ｌと
パネル容量３９の容量値ＣP との間には、以下の数３に
示すような関係がある。
【００１９】
【数３】 前記数３を前記数２に代入すると、以下に示す数４が得
られる。
られる。
【００２０】
【数４】 従って、コイル３４のインダクタンス値Ｌが大きい程、
また抵抗分Ｒが少ない程、損失が少ないことになる。
また抵抗分Ｒが少ない程、損失が少ないことになる。
【００２１】
【発明が解決しようとする課題】上述した従来のプラズ
マディスプレイパネルの駆動回路は、共通維持電極用と
走査電極用の２回路が必要である。このため、図６に示
すように、走査側電極パルスＣを駆動するために入力端
子ＩＮ９〜入力端子ＩＮ１２にそれぞれ入力される４個
の入力駆動パルス、共通維持電極パルスＤを駆動するた
めに、入力端子ＩＮ１３〜入力端子ＩＮ１６にそれぞれ
入力される４個の入力駆動パルスが必要である。また、
走査側電極パルスＣと共通維持電極パルスＤは互いに半
周期位相をずらせて駆動しているため、入力端子ＩＮ９
〜入力端子ＩＮ１２にそれぞれ入力される４個の入力駆
動パルスと入力端子ＩＮ１３〜入力端子ＩＮ１６に入力
される４個の入力駆動パルスは、別々の回路で作成され
ることになり、入力駆動パルス数が多かった。
マディスプレイパネルの駆動回路は、共通維持電極用と
走査電極用の２回路が必要である。このため、図６に示
すように、走査側電極パルスＣを駆動するために入力端
子ＩＮ９〜入力端子ＩＮ１２にそれぞれ入力される４個
の入力駆動パルス、共通維持電極パルスＤを駆動するた
めに、入力端子ＩＮ１３〜入力端子ＩＮ１６にそれぞれ
入力される４個の入力駆動パルスが必要である。また、
走査側電極パルスＣと共通維持電極パルスＤは互いに半
周期位相をずらせて駆動しているため、入力端子ＩＮ９
〜入力端子ＩＮ１２にそれぞれ入力される４個の入力駆
動パルスと入力端子ＩＮ１３〜入力端子ＩＮ１６に入力
される４個の入力駆動パルスは、別々の回路で作成され
ることになり、入力駆動パルス数が多かった。
【００２２】また、この回路では、回収回路にダイオー
ド３１，３３が存在するため、前記ダイオードの順方向
降下が抵抗成分として存在し、それが上述の数４の中の
直列抵抗Ｒに加わり消費電力の損失となる。
ド３１，３３が存在するため、前記ダイオードの順方向
降下が抵抗成分として存在し、それが上述の数４の中の
直列抵抗Ｒに加わり消費電力の損失となる。
【００２３】本発明の課題は、上記の問題点を解決し、
より簡単な回路構成として部品点数を減らすとともに消
費電力の損失が少ない、電力回収を行う表示パネルの駆
動回路を提供することにある。
より簡単な回路構成として部品点数を減らすとともに消
費電力の損失が少ない、電力回収を行う表示パネルの駆
動回路を提供することにある。
【００２４】
【課題を解決するための手段】本発明によれば、表示パ
ネルの電極に印加するパルスを発生すると共に、前記表
示パネルの一方の電極に接続され、前記表示パネルの電
極間静電容量に等価的に接続され、前記表示パネルの電
極間静電容量の充放電時に共振電流を発生させる第１の
充放電回路部と、前記表示パネルの他方の電極に接続さ
れ、前記表示パネルの電極間静電容量に等価的に接続さ
れ、前記表示パネルの電極間静電容量の充放電時に共振
電流を発生させる第２の充放電回路部と、前記表示パネ
ルの一方の電極および他方の電極に接続されて前記表示
パネルの電極を一定の電位に保つ電圧クランプ部と、共
通接続された前記第１の充放電回路部の他端と前記第２
の充放電回路部の他端に接続される電力回収用のコンデ
ンサとからなることを特徴とする表示装置の駆動回路が
得られる。
ネルの電極に印加するパルスを発生すると共に、前記表
示パネルの一方の電極に接続され、前記表示パネルの電
極間静電容量に等価的に接続され、前記表示パネルの電
極間静電容量の充放電時に共振電流を発生させる第１の
充放電回路部と、前記表示パネルの他方の電極に接続さ
れ、前記表示パネルの電極間静電容量に等価的に接続さ
れ、前記表示パネルの電極間静電容量の充放電時に共振
電流を発生させる第２の充放電回路部と、前記表示パネ
ルの一方の電極および他方の電極に接続されて前記表示
パネルの電極を一定の電位に保つ電圧クランプ部と、共
通接続された前記第１の充放電回路部の他端と前記第２
の充放電回路部の他端に接続される電力回収用のコンデ
ンサとからなることを特徴とする表示装置の駆動回路が
得られる。
【００２５】さらに、本発明によれば、前記第１の充放
電回路部が、前記表示パネルのパネル容量の充放電時に
共振電流を発生するコイルと、それぞれパネル容量の充
電時および放電時における共振電流を独立に制御するＮ
チャンネルのＦＥＴスイッチおよびＰチャンネルのＦＥ
Ｔスイッチとからなることを特徴とする表示装置の駆動
回路が得られる。
電回路部が、前記表示パネルのパネル容量の充放電時に
共振電流を発生するコイルと、それぞれパネル容量の充
電時および放電時における共振電流を独立に制御するＮ
チャンネルのＦＥＴスイッチおよびＰチャンネルのＦＥ
Ｔスイッチとからなることを特徴とする表示装置の駆動
回路が得られる。
【００２６】さらに、本発明によれば、前記第２の充放
電回路部が、前記表示パネルのパネル容量の充放電時に
共振電流を発生するコイルと、それぞれパネル容量の充
電時および放電時における共振電流のそれぞれを独立に
制御するＮチャンネルのＦＥＴスイッチおよびＰチャン
ネルのＦＥＴスイッチとからなることを特徴とする表示
装置の駆動回路が得られる。
電回路部が、前記表示パネルのパネル容量の充放電時に
共振電流を発生するコイルと、それぞれパネル容量の充
電時および放電時における共振電流のそれぞれを独立に
制御するＮチャンネルのＦＥＴスイッチおよびＰチャン
ネルのＦＥＴスイッチとからなることを特徴とする表示
装置の駆動回路が得られる。
【００２７】さらに、本発明によれば、前記第１の充放
電回路部のＰチャンネルのＦＥＴスイッチと前記第２の
充放電回路部のＰチャンネルのＦＥＴスイッチとが共通
接続されていてこれら端子に前記電力回収用のコンデン
サが共通接続されていることを特徴とする表示装置の駆
動回路が得られる。
電回路部のＰチャンネルのＦＥＴスイッチと前記第２の
充放電回路部のＰチャンネルのＦＥＴスイッチとが共通
接続されていてこれら端子に前記電力回収用のコンデン
サが共通接続されていることを特徴とする表示装置の駆
動回路が得られる。
【００２８】さらに、本発明によれば、前記電圧クラン
プ部が前記表示パネルのパネル容量の両端と電源線およ
び接地線間に接続される第１および第２のＮチャンネル
のＦＥＴスイッチ並びに第１および第２のＰチャンネル
のＦＥＴスイッチを有して構成されていることを特徴と
する表示装置の駆動回路が得られる。
プ部が前記表示パネルのパネル容量の両端と電源線およ
び接地線間に接続される第１および第２のＮチャンネル
のＦＥＴスイッチ並びに第１および第２のＰチャンネル
のＦＥＴスイッチを有して構成されていることを特徴と
する表示装置の駆動回路が得られる。
【００２９】
【作用】本発明は、コイルおよびＦＥＴスイッチで構成
される回路の一端をパネル容量の一端の電極に接続し
て、第１の直列共振回路を形成し、もう一つのコイルお
よびＦＥＴスイッチで構成される回路の一端をパネル容
量の他端の電極に接続して、第２の直列共振回路を形成
し、第１の直列共振回路と第２の直列共振回路のパネル
容量に接続してない両回路の他端を共通接続し、この地
点と対接地間に回収用のコンデンサを接続し、さらに、
パネル容量の両端に電源線あるいは接地線に接続された
４個のスイッチを接続する。このパネル容量の充放電の
度に第１の直列共振回路と第２の直列共振回路と４個の
スイッチの組み合わせにより共振を起こさせ、パネルの
充電に使用した電荷は、回収コンデンサに回収され、次
の充放電に使用する。このようにすると電源線から供給
されるパネルの充放電電力が減るので、駆動に要する消
費電力を少なくできる。
される回路の一端をパネル容量の一端の電極に接続し
て、第１の直列共振回路を形成し、もう一つのコイルお
よびＦＥＴスイッチで構成される回路の一端をパネル容
量の他端の電極に接続して、第２の直列共振回路を形成
し、第１の直列共振回路と第２の直列共振回路のパネル
容量に接続してない両回路の他端を共通接続し、この地
点と対接地間に回収用のコンデンサを接続し、さらに、
パネル容量の両端に電源線あるいは接地線に接続された
４個のスイッチを接続する。このパネル容量の充放電の
度に第１の直列共振回路と第２の直列共振回路と４個の
スイッチの組み合わせにより共振を起こさせ、パネルの
充電に使用した電荷は、回収コンデンサに回収され、次
の充放電に使用する。このようにすると電源線から供給
されるパネルの充放電電力が減るので、駆動に要する消
費電力を少なくできる。
【００３０】また、第１の直列共振回路を形成するコイ
ルの両端の２個のＦＥＴスイッチは同一タイミングで動
作し、第２の直列共振回路を形成するコイルの両端の２
個のＦＥＴスイッチも、同一タイミングで動作している
ので、合計６個の入力駆動パルスですむことになり、従
来の駆動回路が両電極用に計８個の入力駆動パルスが必
要であったことと比較すると２個少ないので、駆動回路
規模が小さくなる。
ルの両端の２個のＦＥＴスイッチは同一タイミングで動
作し、第２の直列共振回路を形成するコイルの両端の２
個のＦＥＴスイッチも、同一タイミングで動作している
ので、合計６個の入力駆動パルスですむことになり、従
来の駆動回路が両電極用に計８個の入力駆動パルスが必
要であったことと比較すると２個少ないので、駆動回路
規模が小さくなる。
【００３１】加えて、回収回路の経路にダイオードが存
在しないため、順方向降下の抵抗成分による消費電力損
失が少なくてすむ。
在しないため、順方向降下の抵抗成分による消費電力損
失が少なくてすむ。
【００３２】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例を示す
プラズマディスプレイパネルの駆動回路である。図１に
示すように、本実施例はプラズマディスプレイパネル１
の走査電極と維持電極間に接続されてこれら電極に印加
するパルスを発生すると共に、これら電極間の静電容量
であるパネル容量ＣＰに等価的に直列接続された第１の
充放電回路部２と第２の充放電回路部３と、走査電極お
よび維持電極に接続させてこれらの電極を一定の電位に
保つ電圧クランプ部４とを含んでいる。
面を参照して説明する。図１は本発明の一実施例を示す
プラズマディスプレイパネルの駆動回路である。図１に
示すように、本実施例はプラズマディスプレイパネル１
の走査電極と維持電極間に接続されてこれら電極に印加
するパルスを発生すると共に、これら電極間の静電容量
であるパネル容量ＣＰに等価的に直列接続された第１の
充放電回路部２と第２の充放電回路部３と、走査電極お
よび維持電極に接続させてこれらの電極を一定の電位に
保つ電圧クランプ部４とを含んでいる。
【００３３】このうち、第１の充放電回路部２はパネル
１の電極間容量ＣＰの一端に接続され、このパネル容量
ＣＰの充放電時に共振電流を発生するコイル１０と、そ
れぞれパネル容量ＣＰの充電時または放電時における共
振電流を独立に制御するＮチャンネルのＦＥＴスイッチ
１２およびＰチャンネルのＦＥＴスイッチ１４とを直列
接続して構成されている。
１の電極間容量ＣＰの一端に接続され、このパネル容量
ＣＰの充放電時に共振電流を発生するコイル１０と、そ
れぞれパネル容量ＣＰの充電時または放電時における共
振電流を独立に制御するＮチャンネルのＦＥＴスイッチ
１２およびＰチャンネルのＦＥＴスイッチ１４とを直列
接続して構成されている。
【００３４】第２の充放電回路部３はパネル１の電極間
容量ＣＰの他端に接続され、このパネル容量ＣＰの充放
電時に共振電流を発生するコイル１１と、それぞれパネ
ル容量ＣＰの充電時または放電時における共振電流を独
立に制御するＮチャンネルのＦＥＴスイッチ１３および
ＰチャンネルのＦＥＴスイッチ１５とを直列接続して構
成されている。
容量ＣＰの他端に接続され、このパネル容量ＣＰの充放
電時に共振電流を発生するコイル１１と、それぞれパネ
ル容量ＣＰの充電時または放電時における共振電流を独
立に制御するＮチャンネルのＦＥＴスイッチ１３および
ＰチャンネルのＦＥＴスイッチ１５とを直列接続して構
成されている。
【００３５】ここで第１の充放電回路２のＰチャンネル
のＦＥＴスイッチ１４のソース端子と第２の充放電回路
３のＰチャンネルのＦＥＴスイッチ１５のソース端子は
共通接続されていて、またこの端子に電力回収用コンデ
ンサ５も共通接続されている。
のＦＥＴスイッチ１４のソース端子と第２の充放電回路
３のＰチャンネルのＦＥＴスイッチ１５のソース端子は
共通接続されていて、またこの端子に電力回収用コンデ
ンサ５も共通接続されている。
【００３６】尚、ＦＥＴスイッチ１２，１３，１４，１
５のドレイン端子とソース端子の間にそれぞれ接続され
てるダイオード４１，４２，４３，４４はＦＥＴの寄生
ダイオードをあらわしている。
５のドレイン端子とソース端子の間にそれぞれ接続され
てるダイオード４１，４２，４３，４４はＦＥＴの寄生
ダイオードをあらわしている。
【００３７】一方、電圧クランプ部４は、パネル容量Ｃ
Ｐの両端と電源線（即ち、電源電圧ＶＳ）および接地線
間に接続される４つのＦＥＴスイッチ６〜９から構成さ
れている。また、ＦＥＴスイッチ６，８およびＦＥＴス
イッチ７，９は共にＣＭＯＳ型回路構成のＰチャンネル
ＦＥＴおよびＮチャンネルＦＥＴを用い、ＦＥＴスイッ
チ６〜９は、それぞれ入力端子ＩＮ１〜ＩＮ４に入力さ
れ、各ゲートに供給される異なるスイッチ駆動のための
入力駆動パルスで制御される。この電圧クランプ部４は
容量ＣＰの端子電圧を電源電圧ＶＳおよび接地線にクラ
ンプする機能を備えている。
Ｐの両端と電源線（即ち、電源電圧ＶＳ）および接地線
間に接続される４つのＦＥＴスイッチ６〜９から構成さ
れている。また、ＦＥＴスイッチ６，８およびＦＥＴス
イッチ７，９は共にＣＭＯＳ型回路構成のＰチャンネル
ＦＥＴおよびＮチャンネルＦＥＴを用い、ＦＥＴスイッ
チ６〜９は、それぞれ入力端子ＩＮ１〜ＩＮ４に入力さ
れ、各ゲートに供給される異なるスイッチ駆動のための
入力駆動パルスで制御される。この電圧クランプ部４は
容量ＣＰの端子電圧を電源電圧ＶＳおよび接地線にクラ
ンプする機能を備えている。
【００３８】図２は、この駆動回路における処理信号
（駆動電圧）およびその電流（駆動電流）の波形をタイ
ミングチャートにより示したものである。ここでは、上
述したスイッチＦＥＴ６，７，８，９のゲート入力信号
による動作を表す波形と、パネル容量ＣＰの走査電極側
の波形Ｖｃｐ（Ａ）、維持電極側の波形Ｖｃｐ（Ｂ）
と、プラズマディスプレイパネルを充電する方向を正と
した場合のコイル１０，１１に流れる電流ＩＬ１，ＩＬ
２の波形とを示している。なお、８個のスイッチを駆動
するための入力端子ＩＮ１〜ＩＮ８に入力される入力駆
動パルスについてみると、入力端子ＩＮ５に入力される
入力駆動パルス（ＩＮ５）と入力端子ＩＮ７に入力され
る入力駆動パルス（ＩＮ７）、入力端子ＩＮ６に入力さ
れる入力駆動パルス（ＩＮ６）と入力端子ＩＮ８に入力
される入力駆動パルス（ＩＮ８）は互いに反転した信号
であるため、インバータを用いることにより６種類の入
力波形があればよい。
（駆動電圧）およびその電流（駆動電流）の波形をタイ
ミングチャートにより示したものである。ここでは、上
述したスイッチＦＥＴ６，７，８，９のゲート入力信号
による動作を表す波形と、パネル容量ＣＰの走査電極側
の波形Ｖｃｐ（Ａ）、維持電極側の波形Ｖｃｐ（Ｂ）
と、プラズマディスプレイパネルを充電する方向を正と
した場合のコイル１０，１１に流れる電流ＩＬ１，ＩＬ
２の波形とを示している。なお、８個のスイッチを駆動
するための入力端子ＩＮ１〜ＩＮ８に入力される入力駆
動パルスについてみると、入力端子ＩＮ５に入力される
入力駆動パルス（ＩＮ５）と入力端子ＩＮ７に入力され
る入力駆動パルス（ＩＮ７）、入力端子ＩＮ６に入力さ
れる入力駆動パルス（ＩＮ６）と入力端子ＩＮ８に入力
される入力駆動パルス（ＩＮ８）は互いに反転した信号
であるため、インバータを用いることにより６種類の入
力波形があればよい。
【００３９】具体的にいえば、入力端子ＩＮ１に入力さ
れる入力駆動パルス（ＩＮ１）がＦＥＴスイッチ６のゲ
ート・ソース間電圧として供給されると、期間ａでオン
し、その他の期間ｂ，ｃ，ｄ，ｅ，ｆでオフとなる。ま
た、入力端子ＩＮ２に入力される入力駆動パルス（ＩＮ
２）がＦＥＴスイッチ７のゲート・ソース間電圧として
供給されると、期間ｄでオンし、その他の期間ａ，ｂ，
ｃ，ｅ，ｆでオフとなる。同様に、入力端子ＩＮ３に入
力される入力駆動パルス（ＩＮ３）がＦＥＴスイッチ８
のゲート・ソース間電圧として供給されると、期間で
ｃ，ｄ，ｅオンし、その他の期間ａ，ｂ，ｆでオフとな
る。同様に、入力端子ＩＮ４に入力される入力駆動パル
ス（ＩＮ４）がＦＥＴスイッチ９のゲート・ソース間電
圧として供給されると、期間ａ，ｂ，ｆでオンし、その
他の期間ｃ，ｄ，ｅでオフとなる。一方、入力駆動パル
ス（ＩＮ５）及び入力駆動パルス（ＩＮ７）がそれぞれ
ＦＥＴスイッチ１２及びＦＥＴスイッチ１４のゲート・
ソート間電圧として供給されると、期間ｂ，ｆでオン
し、その他の期間ａ，ｃ，ｄ，ｅでオフとなり、また、
入力駆動パルス（ＩＮ６）及び入力駆動パルス（ＩＮ
８）がそれぞれＦＥＴスイッチ１３及びＦＥＴスイッチ
１５のゲート・ソート間電圧として供給されると、期間
ｃ，ｅでオンし、その他の期間ａ，ｂ，ｄ，ｆでオフと
なる。
れる入力駆動パルス（ＩＮ１）がＦＥＴスイッチ６のゲ
ート・ソース間電圧として供給されると、期間ａでオン
し、その他の期間ｂ，ｃ，ｄ，ｅ，ｆでオフとなる。ま
た、入力端子ＩＮ２に入力される入力駆動パルス（ＩＮ
２）がＦＥＴスイッチ７のゲート・ソース間電圧として
供給されると、期間ｄでオンし、その他の期間ａ，ｂ，
ｃ，ｅ，ｆでオフとなる。同様に、入力端子ＩＮ３に入
力される入力駆動パルス（ＩＮ３）がＦＥＴスイッチ８
のゲート・ソース間電圧として供給されると、期間で
ｃ，ｄ，ｅオンし、その他の期間ａ，ｂ，ｆでオフとな
る。同様に、入力端子ＩＮ４に入力される入力駆動パル
ス（ＩＮ４）がＦＥＴスイッチ９のゲート・ソース間電
圧として供給されると、期間ａ，ｂ，ｆでオンし、その
他の期間ｃ，ｄ，ｅでオフとなる。一方、入力駆動パル
ス（ＩＮ５）及び入力駆動パルス（ＩＮ７）がそれぞれ
ＦＥＴスイッチ１２及びＦＥＴスイッチ１４のゲート・
ソート間電圧として供給されると、期間ｂ，ｆでオン
し、その他の期間ａ，ｃ，ｄ，ｅでオフとなり、また、
入力駆動パルス（ＩＮ６）及び入力駆動パルス（ＩＮ
８）がそれぞれＦＥＴスイッチ１３及びＦＥＴスイッチ
１５のゲート・ソート間電圧として供給されると、期間
ｃ，ｅでオンし、その他の期間ａ，ｂ，ｄ，ｆでオフと
なる。
【００４０】このパネル駆動の１周期は、期間ａから期
間ｆまでである。以下、図３を用いてクランプ動作を具
体的に説明する。
間ｆまでである。以下、図３を用いてクランプ動作を具
体的に説明する。
【００４１】図３（ａ）〜（ｆ）はそれぞれ図２におけ
る各期間の回路動作説明図である。まず、図３（ａ）に
示すように、期間ａにおいて、ＦＥＴスイッチ６，９が
閉じられているので、パネル容量ＣＰは電源（ＶＳ）と
接地間に接続されているので、図示の極性で充電電流Ｉ
ｃが流れ、パネル容量ＣＰに電荷が充電される。従っ
て、Ａ点での走査電極パルスＶｃｐ（Ａ）は、電源電圧
ＶＳにクランプされ、Ｂ点での維持電極パルスＶｃｐ
（Ｂ）は、接地されている。なお、ＦＥＴスイッチ７，
８，１２，１３，１４，１５は開放状態にあり、以下同
様に特に説明しないＦＥＴスイッチは、開放されている
ものとする。
る各期間の回路動作説明図である。まず、図３（ａ）に
示すように、期間ａにおいて、ＦＥＴスイッチ６，９が
閉じられているので、パネル容量ＣＰは電源（ＶＳ）と
接地間に接続されているので、図示の極性で充電電流Ｉ
ｃが流れ、パネル容量ＣＰに電荷が充電される。従っ
て、Ａ点での走査電極パルスＶｃｐ（Ａ）は、電源電圧
ＶＳにクランプされ、Ｂ点での維持電極パルスＶｃｐ
（Ｂ）は、接地されている。なお、ＦＥＴスイッチ７，
８，１２，１３，１４，１５は開放状態にあり、以下同
様に特に説明しないＦＥＴスイッチは、開放されている
ものとする。
【００４２】次に、図３（ｂ）に示すように、期間ｂで
はＦＥＴスイッチ６を開き、所定の時間の経過後にＦＥ
Ｔスイッチ１２，１４を閉じると、パネル容量ＣＰに蓄
えられた電荷はコイル１０を通り、電力回収用コンデン
サ５に向かって放電電流を流す。このとき、コイル１０
には逆起電力が発生して電流（共振電流）ＩＬ１が流
れ、電力回収用コンデンサ５に電荷が蓄えられる。
はＦＥＴスイッチ６を開き、所定の時間の経過後にＦＥ
Ｔスイッチ１２，１４を閉じると、パネル容量ＣＰに蓄
えられた電荷はコイル１０を通り、電力回収用コンデン
サ５に向かって放電電流を流す。このとき、コイル１０
には逆起電力が発生して電流（共振電流）ＩＬ１が流
れ、電力回収用コンデンサ５に電荷が蓄えられる。
【００４３】なお、パネル容量ＣＰのＡ点の電位Ｖｃｐ
（Ａ）は下がり、この後にパネル容量部を流れる電流は
零に達する。
（Ａ）は下がり、この後にパネル容量部を流れる電流は
零に達する。
【００４４】次に、図３（ｃ）に示すように、期間ｃで
はパネル容量ＣＰのＡ点の電位Ｖｃｐ（Ａ）が最低値に
なるときにＦＥＴスイッチ９，１２，１４を開き、ＦＥ
Ｔスイッチ８を閉じる。ＦＥＴスイッチ８を閉じること
により、パネル容量ＣＰのＡ点の電位Ｖｃｐ（Ａ）は零
電位にクランプされる。所定の時間の経過後にＦＥＴス
イッチ１３，１５を閉じると、電力回収コンデンサ５に
蓄えられた電荷はコイル１１を通してパネル容量ＣＰに
向かって流れる。このときコイル１１の逆起電力によ
り、共振電流ＩＬ２が流れ、パネル容量ＣＰが充電され
る。このとき、パネル容量ＣＰを流れる電流が零に達す
ると、パネル容量ＣＰのＢ点での電位Ｖｃｐ（Ｂ）は、
電源電圧ＶＳ付近まで上昇する。
はパネル容量ＣＰのＡ点の電位Ｖｃｐ（Ａ）が最低値に
なるときにＦＥＴスイッチ９，１２，１４を開き、ＦＥ
Ｔスイッチ８を閉じる。ＦＥＴスイッチ８を閉じること
により、パネル容量ＣＰのＡ点の電位Ｖｃｐ（Ａ）は零
電位にクランプされる。所定の時間の経過後にＦＥＴス
イッチ１３，１５を閉じると、電力回収コンデンサ５に
蓄えられた電荷はコイル１１を通してパネル容量ＣＰに
向かって流れる。このときコイル１１の逆起電力によ
り、共振電流ＩＬ２が流れ、パネル容量ＣＰが充電され
る。このとき、パネル容量ＣＰを流れる電流が零に達す
ると、パネル容量ＣＰのＢ点での電位Ｖｃｐ（Ｂ）は、
電源電圧ＶＳ付近まで上昇する。
【００４５】次に、図３（ｃ）に示すように、期間ｄで
はＦＥＴスイッチ１３，１５を開き、ＦＥＴスイッチ７
が閉じられるので、パネル容量ＣＰは再び、電源（Ｖ
Ｓ）と接地間に接続されているので、図示の極性で充電
電流Ｉｃが流れ、パネル容量ＣＰに電荷が充電される。
従って、Ｂ点での走査電極パルスＶｃｐ（Ｂ）は電源電
圧ＶＳにクランプされ、Ａ点での維持電極パルスＶｃｐ
（Ａ）は、接地されている。
はＦＥＴスイッチ１３，１５を開き、ＦＥＴスイッチ７
が閉じられるので、パネル容量ＣＰは再び、電源（Ｖ
Ｓ）と接地間に接続されているので、図示の極性で充電
電流Ｉｃが流れ、パネル容量ＣＰに電荷が充電される。
従って、Ｂ点での走査電極パルスＶｃｐ（Ｂ）は電源電
圧ＶＳにクランプされ、Ａ点での維持電極パルスＶｃｐ
（Ａ）は、接地されている。
【００４６】次に、図３（ｅ）に示すように、期間ｅで
はスイッチ７を開き、所定の時間の経過後にＦＥＴスイ
ッチ１３，１５を閉じると、パネル容量ＣＰに蓄えられ
た電荷はコイル１１を通り、電力回収用コンデンサ５に
向かって放電電流を流す。このとき、コイル１１には逆
起電力が発生して電流（共振電流）ＩＬ２が流れ、電力
回収用コンデンサ５に電荷が蓄えられる。
はスイッチ７を開き、所定の時間の経過後にＦＥＴスイ
ッチ１３，１５を閉じると、パネル容量ＣＰに蓄えられ
た電荷はコイル１１を通り、電力回収用コンデンサ５に
向かって放電電流を流す。このとき、コイル１１には逆
起電力が発生して電流（共振電流）ＩＬ２が流れ、電力
回収用コンデンサ５に電荷が蓄えられる。
【００４７】なお、パネル容量ＣＰのＢ点の電位Ｖｃｐ
（Ｂ）は下がり、この後にパネル容量部を流れる電流は
零に達する。
（Ｂ）は下がり、この後にパネル容量部を流れる電流は
零に達する。
【００４８】最後に、図３（ｆ）に示すように、期間ｆ
ではパネル容量ＣＰのＢ点の電位Ｖｃｐ（Ｂ）が最低値
になるときにＦＥＴスイッチ８，１３，１５を開き、Ｆ
ＥＴスイッチ９を閉じる。ＦＥＴスイッチ９を閉じるこ
とにより、パネル容量ＣＰのＢ点の電位Ｖｃｐ（Ｂ）は
零電位にクランプされる。所定の時間の経過後にＦＥＴ
スイッチ１２，１４を閉じると、電力回収コンデンサ５
に蓄えられた電荷はコイル１０を通してパネル容量ＣＰ
に向かって流れる。このときコイル１０の逆起電力によ
り、共振電流ＩＬ１が流れ、パネル容量ＣＰが充電され
る。このとき、パネル容量ＣＰを流れる電流が零に達す
ると、パネル容量ＣＰのＡ点での電位Ｖｃｐ（Ａ）は、
電源電圧ＶＳ付近まで上昇する。
ではパネル容量ＣＰのＢ点の電位Ｖｃｐ（Ｂ）が最低値
になるときにＦＥＴスイッチ８，１３，１５を開き、Ｆ
ＥＴスイッチ９を閉じる。ＦＥＴスイッチ９を閉じるこ
とにより、パネル容量ＣＰのＢ点の電位Ｖｃｐ（Ｂ）は
零電位にクランプされる。所定の時間の経過後にＦＥＴ
スイッチ１２，１４を閉じると、電力回収コンデンサ５
に蓄えられた電荷はコイル１０を通してパネル容量ＣＰ
に向かって流れる。このときコイル１０の逆起電力によ
り、共振電流ＩＬ１が流れ、パネル容量ＣＰが充電され
る。このとき、パネル容量ＣＰを流れる電流が零に達す
ると、パネル容量ＣＰのＡ点での電位Ｖｃｐ（Ａ）は、
電源電圧ＶＳ付近まで上昇する。
【００４９】以降は期間ａからｆの繰り返し動作とな
る。このようにして、電力回収用コンデンサ５に蓄えら
れた電荷は１サイクルで２回、パネル容量ＣＰの充電に
使用される。
る。このようにして、電力回収用コンデンサ５に蓄えら
れた電荷は１サイクルで２回、パネル容量ＣＰの充電に
使用される。
【００５０】上述した本実施例によれば、パネル容量Ｃ
Ｐ、コイル１０，１１、電力回収用コンデンサ５および
各ＦＥＴスイッチ６〜９および各ＦＥＴスイッチ１２〜
１５のタイミングを制御した共振動作により、パネル容
量ＣＰの充放電電力を削減し、次のサイクルまでの間
に、前のサイクルの無効電力の大部分を、少ない部品点
数で回収することができる。
Ｐ、コイル１０，１１、電力回収用コンデンサ５および
各ＦＥＴスイッチ６〜９および各ＦＥＴスイッチ１２〜
１５のタイミングを制御した共振動作により、パネル容
量ＣＰの充放電電力を削減し、次のサイクルまでの間
に、前のサイクルの無効電力の大部分を、少ない部品点
数で回収することができる。
【００５１】具体的に、本実施例の消費電力の削減につ
いて検討する。まず、電源線の電圧ＶＳと流入する直流
電流との積より消費電力Ｐを求め、また従来の駆動回路
の消費電力としてのＣP ×ＶＳ2 ×ｆも求めて無効電力
の回収率ηを算出すると、回収率η（％）は以下に示す
数５にて求められる。
いて検討する。まず、電源線の電圧ＶＳと流入する直流
電流との積より消費電力Ｐを求め、また従来の駆動回路
の消費電力としてのＣP ×ＶＳ2 ×ｆも求めて無効電力
の回収率ηを算出すると、回収率η（％）は以下に示す
数５にて求められる。
【００５２】
【数５】 また、本発明回路は、図６に示す従来例の回路と比較す
ると、電力回収用コンデンサの充放電の経路にダイオー
ドが不要となるので、回収率が向上した。図６に示す従
来例の回路のダイオード３１，３３は、電力回収用コン
デンサ２９の充電経路が、ＦＥＴスイッチ３２を経由
し、放電経路がＦＥＴスイッチ３０を経由するようにな
っているため、ＦＥＴスイッチ３０，３２の内部寄生ダ
イオード４５，４６が図示の方向に存在するために、逆
電流が流れるのを阻止するためのものである。
ると、電力回収用コンデンサの充放電の経路にダイオー
ドが不要となるので、回収率が向上した。図６に示す従
来例の回路のダイオード３１，３３は、電力回収用コン
デンサ２９の充電経路が、ＦＥＴスイッチ３２を経由
し、放電経路がＦＥＴスイッチ３０を経由するようにな
っているため、ＦＥＴスイッチ３０，３２の内部寄生ダ
イオード４５，４６が図示の方向に存在するために、逆
電流が流れるのを阻止するためのものである。
【００５３】本発明回路では、第１の充放電回路２にお
いて、ＦＥＴスイッチ１２としてのＮチャンネルＦＥＴ
とＦＥＴスイッチ１４としてのＰチャンネルＦＥＴを、
ＦＥＴスイッチ１２のドレイン端子側をパネル容量ＣＰ
の一端に、ＦＥＴスイッチ１４のソース端子側を電力回
収用コンデンサ５に、向けるように接続することによ
り、寄生ダイオード４１，４３が図示のように順方向が
相反する向きに接続されている。
いて、ＦＥＴスイッチ１２としてのＮチャンネルＦＥＴ
とＦＥＴスイッチ１４としてのＰチャンネルＦＥＴを、
ＦＥＴスイッチ１２のドレイン端子側をパネル容量ＣＰ
の一端に、ＦＥＴスイッチ１４のソース端子側を電力回
収用コンデンサ５に、向けるように接続することによ
り、寄生ダイオード４１，４３が図示のように順方向が
相反する向きに接続されている。
【００５４】同様に第２の充放電回路３においても、Ｆ
ＥＴスイッチ１３としてのＮチャンネルＦＥＴとＦＥＴ
スイッチ１５としてのＰチャンネルＦＥＴを、ＦＥＴス
イッチ１３のドレイン端子側をパネル容量ＣＰの他端
に、ＦＥＴスイッチ１５のソース端子側を電力回収用コ
ンデンサ５に、向けるように接続することにより、寄生
ダイオード４２，４４が図示のように順方向が相反する
向きに接続されている。
ＥＴスイッチ１３としてのＮチャンネルＦＥＴとＦＥＴ
スイッチ１５としてのＰチャンネルＦＥＴを、ＦＥＴス
イッチ１３のドレイン端子側をパネル容量ＣＰの他端
に、ＦＥＴスイッチ１５のソース端子側を電力回収用コ
ンデンサ５に、向けるように接続することにより、寄生
ダイオード４２，４４が図示のように順方向が相反する
向きに接続されている。
【００５５】従って、電力回収用コンデンサの電荷が、
期間ｂ，ｆの場合、第１の充放電回路を経由して、パネ
ル容量ＣＰとの間を流れるのが、第２の充放電回路の方
に逆電流が流れることはない。同様に、期間ｃ，ｅの場
合、第２の充放電回路を経由して、パネル容量ＣＰとの
間を流れるのが、第１の充放電回路の方に逆電流が流れ
ることはない。
期間ｂ，ｆの場合、第１の充放電回路を経由して、パネ
ル容量ＣＰとの間を流れるのが、第２の充放電回路の方
に逆電流が流れることはない。同様に、期間ｃ，ｅの場
合、第２の充放電回路を経由して、パネル容量ＣＰとの
間を流れるのが、第１の充放電回路の方に逆電流が流れ
ることはない。
【００５６】すなわち、ダイオードが挿入されている
と、ＶＦによる抵抗分の電力損失が効いてくる。この抵
抗分は、順方向降下電圧ＶＦをダイオードを流れる実効
値電流値で除した値に等しい。特にプラズマディスプレ
イパネルの駆動回路では、維持パルス電圧が、２００Ｖ
近く必要なことや、パネル前面に維持パネル電圧よりも
さらに大きな電圧を印加することにより、パネル前面を
一度強制的に放電させ、書き込み放電をしやすくするた
めのプライミングパルスを用いることがある。従って、
この部品に挿入するダイオードはプライミングパルス印
加電圧より、高い４００Ｖ耐圧品が必要である。
と、ＶＦによる抵抗分の電力損失が効いてくる。この抵
抗分は、順方向降下電圧ＶＦをダイオードを流れる実効
値電流値で除した値に等しい。特にプラズマディスプレ
イパネルの駆動回路では、維持パルス電圧が、２００Ｖ
近く必要なことや、パネル前面に維持パネル電圧よりも
さらに大きな電圧を印加することにより、パネル前面を
一度強制的に放電させ、書き込み放電をしやすくするた
めのプライミングパルスを用いることがある。従って、
この部品に挿入するダイオードはプライミングパルス印
加電圧より、高い４００Ｖ耐圧品が必要である。
【００５７】一般に耐圧が高いダイオードほど、順方向
降下は大きい傾向があり、４００Ｖ耐圧のものでは少な
くとも１．０Ｖ以上あり、例えば１Ａｒ．ｍ．ｓ．の実
効値電流が流れるとすれば、１Ωの抵抗値があることに
なる。また、ダイオードの順方向降下による抵抗値はＦ
ＥＴスイッチ１２，１３，１４，１５のオン抵抗値と同
程度であり、コイル１０，１１自身の内部抵抗値よりは
はるかに大きいため、抵抗分Ｒが大きくなり回収率の低
下を招くことになる。
降下は大きい傾向があり、４００Ｖ耐圧のものでは少な
くとも１．０Ｖ以上あり、例えば１Ａｒ．ｍ．ｓ．の実
効値電流が流れるとすれば、１Ωの抵抗値があることに
なる。また、ダイオードの順方向降下による抵抗値はＦ
ＥＴスイッチ１２，１３，１４，１５のオン抵抗値と同
程度であり、コイル１０，１１自身の内部抵抗値よりは
はるかに大きいため、抵抗分Ｒが大きくなり回収率の低
下を招くことになる。
【００５８】また、図６に示す従来例の回路では、パネ
ルの両電極の部品点数でみると、ダイオード４個全てが
不必要であり、電力回収用コンデンサも１個ですみ、部
品点数の削減が可能であり、ＦＥＴスイッチの入力端子
に加える信号数を、ロジック信号でみると、８個から、
６個に削減できる。従って、駆動回路を少ない部品点数
で実現できるという効果もある。
ルの両電極の部品点数でみると、ダイオード４個全てが
不必要であり、電力回収用コンデンサも１個ですみ、部
品点数の削減が可能であり、ＦＥＴスイッチの入力端子
に加える信号数を、ロジック信号でみると、８個から、
６個に削減できる。従って、駆動回路を少ない部品点数
で実現できるという効果もある。
【００５９】
【発明の効果】以上説明したように、本発明のプラズマ
ディスプレイパネルの駆動回路は、パネル容量の両端に
直列に接続される２つの充放電回路部と、４個のスイッ
チを備えた電圧クランプとを有し、パネル容量および２
つの充放電回路部で直列共振回路を形成することによ
り、維持パルスを印加した時に、パネル容量の充放電に
おいて発光に寄与しない無効電力の発生を抑え、パネル
容量とコイルの共振現象で誘起された電圧による電荷を
回収コンデンサに蓄積し、次の維持パルスのサイクルで
パネル容量の再充電に使用することができるので、パネ
ルの充放電に要する消費電力を低減できるという効果が
ある。すなわち無効電力を削減することができる。
ディスプレイパネルの駆動回路は、パネル容量の両端に
直列に接続される２つの充放電回路部と、４個のスイッ
チを備えた電圧クランプとを有し、パネル容量および２
つの充放電回路部で直列共振回路を形成することによ
り、維持パルスを印加した時に、パネル容量の充放電に
おいて発光に寄与しない無効電力の発生を抑え、パネル
容量とコイルの共振現象で誘起された電圧による電荷を
回収コンデンサに蓄積し、次の維持パルスのサイクルで
パネル容量の再充電に使用することができるので、パネ
ルの充放電に要する消費電力を低減できるという効果が
ある。すなわち無効電力を削減することができる。
【００６０】また、本発明の駆動回路は、パネルの走査
電極および維持電極それぞれに共通駆動とし、スイッチ
駆動のための入力駆動パルスの数が６個でよいため、少
ない部品点数で実現できるという効果もある。
電極および維持電極それぞれに共通駆動とし、スイッチ
駆動のための入力駆動パルスの数が６個でよいため、少
ない部品点数で実現できるという効果もある。
【００６１】加えて、充放電回路の経路に消費電力損失
の大きいダイオードがないので、回路全体の消費電力も
少なくてすむという効果もある。
の大きいダイオードがないので、回路全体の消費電力も
少なくてすむという効果もある。
【図１】本発明の一実施の形態を示すプラズマディスプ
レイパネルの駆動回路図である。
レイパネルの駆動回路図である。
【図２】図１におけるパネルの駆動電圧および駆動電流
波形特性図である。
波形特性図である。
【図３】図２における各期間の回収動作説明図である。
【図４】従来の一実施例を説明するためのプラズマディ
スプレイパネルの平面およびＸ−Ｘ′線断面を示した図
である。
スプレイパネルの平面およびＸ−Ｘ′線断面を示した図
である。
【図５】図４の電極配置に着目したプラズマディスプレ
イパネルの平面図である。
イパネルの平面図である。
【図６】従来の一実施例を示すプラズマディスプレイパ
ネルの駆動回路図である。
ネルの駆動回路図である。
【図７】従来のパネル駆動を説明するためのパルス波形
図である。
図である。
１ パネル ２ 第１の充放電回路部 ３ 第２の充放電回路部 ４ 電圧クランプ部 ５ 電力回収用コンデンサ ６，７，８，９，１２，１３，１４，１５ ＦＥＴス
イッチ １０，１１ コイル ４１，４２，４３，４４ ＦＥＴ寄生ダイオード ＩＮ１〜ＩＮ８ 入力端子 ＣＰ パネル容量
イッチ １０，１１ コイル ４１，４２，４３，４４ ＦＥＴ寄生ダイオード ＩＮ１〜ＩＮ８ 入力端子 ＣＰ パネル容量
Claims (5)
- 【請求項１】 表示パネルの電極に印加するパルスを発
生すると共に、前記表示パネルの一方の電極に接続さ
れ、前記表示パネルの電極間静電容量に等価的に接続さ
れ、前記表示パネルの電極間静電容量の充放電時に共振
電流を発生させる第１の充放電回路部と、前記表示パネ
ルの他方の電極に接続され、前記表示パネルの電極間静
電容量に等価的に接続され、前記表示パネルの電極間静
電容量の充放電時に共振電流を発生させる第２の充放電
回路部と、前記表示パネルの一方の電極および他方の電
極に接続されて前記表示パネルの電極を一定の電位に保
つ電圧クランプ部と、共通接続された前記第１の充放電
回路部の他端と前記第２の充放電回路部の他端に接続さ
れる電力回収用のコンデンサとからなることを特徴とす
る表示パネルの駆動回路。 - 【請求項２】 前記第１の充放電回路部が、前記表示パ
ネルのパネル容量の充放電時に共振電流を発生するコイ
ルと、それぞれパネル容量の充電時および放電時におけ
る共振電流を独立に制御するＮチャンネルのＦＥＴスイ
ッチおよびＰチャンネルのＦＥＴスイッチとからなるこ
とを特徴とする請求項１記載の表示パネルの駆動回路。 - 【請求項３】 前記第２の充放電回路部が、前記表示パ
ネルのパネル容量の充放電時に共振電流を発生するコイ
ルと、それぞれパネル容量の充電時および放電時におけ
る共振電流のそれぞれを独立に制御するＮチャンネルの
ＦＥＴスイッチおよびＰチャンネルのＦＥＴスイッチと
からなることを特徴とする請求項２記載の表示パネルの
駆動回路。 - 【請求項４】 前記第１の充放電回路部のＰチャンネル
のＦＥＴスイッチと前記第２の充放電回路部のＰチャン
ネルのＦＥＴスイッチとが共通接続されていてこれら端
子に前記電力回収用のコンデンサが共通接続されている
ことを特徴とする請求項３記載の表示パネルの駆動回
路。 - 【請求項５】 前記電圧クランプ部が前記表示パネルの
パネル容量の両端と電源線および接地線間に接続される
第１および第２のＮチャンネルのＦＥＴスイッチ並びに
第１および第２のＰチャンネルのＦＥＴスイッチを有し
て構成されていることを特徴とする請求項１乃至４記載
の表示パネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21841695A JP2751951B2 (ja) | 1995-08-28 | 1995-08-28 | 表示パネルの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21841695A JP2751951B2 (ja) | 1995-08-28 | 1995-08-28 | 表示パネルの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0962226A JPH0962226A (ja) | 1997-03-07 |
| JP2751951B2 true JP2751951B2 (ja) | 1998-05-18 |
Family
ID=16719577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21841695A Expired - Fee Related JP2751951B2 (ja) | 1995-08-28 | 1995-08-28 | 表示パネルの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751951B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3006534B2 (ja) * | 1997-03-31 | 2000-02-07 | 日本電気株式会社 | 半導体装置 |
| JP3036496B2 (ja) * | 1997-11-28 | 2000-04-24 | 日本電気株式会社 | プラズマディスプレイパネルの駆動方法および回路ならびにプラズマディスプレイパネル表示装置 |
| KR100548240B1 (ko) * | 1999-06-12 | 2006-02-02 | 엘지전자 주식회사 | 멀티스텝형 에너지 회수회로 |
| KR100462778B1 (ko) * | 2000-02-09 | 2004-12-20 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 회로 |
| KR20010098117A (ko) * | 2000-04-28 | 2001-11-08 | 김순택 | 플라즈마 표시 패널의 구동장치 |
| KR100365693B1 (ko) * | 2000-09-26 | 2002-12-26 | 삼성에스디아이 주식회사 | 교류 플라즈마 디스플레이 패널의 유지방전 회로 |
| DE10061722A1 (de) | 2000-12-12 | 2002-06-13 | Philips Corp Intellectual Pty | Plasmabildschirm |
| KR100383889B1 (ko) * | 2001-01-19 | 2003-05-14 | 주식회사 유피디 | 에이씨형 플라즈마 디스플레이 패널의 에너지 회수장치와이를 이용한 에너지 회수방법 |
| JP2002215087A (ja) * | 2001-01-19 | 2002-07-31 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびその制御方法 |
| KR100377404B1 (ko) * | 2001-03-16 | 2003-03-26 | 삼성에스디아이 주식회사 | 에너지 재생회로를 포함하는 플라즈마 디스플레이 패널의구동장치 |
| KR20030003564A (ko) * | 2001-07-03 | 2003-01-10 | 주식회사 유피디 | 교류형 플라즈마 디스플레이 패널의 유지 구동 장치의에너지 회수 회로 |
| KR100432891B1 (ko) * | 2001-08-22 | 2004-05-24 | 주식회사 유피디 | 에너지 회수 회로를 구비한 교류형 플라즈마 디스플레이패널의 유지 구동 장치 |
| KR100452699B1 (ko) * | 2002-01-25 | 2004-10-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
| KR100467448B1 (ko) * | 2002-04-15 | 2005-01-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 |
| KR100502905B1 (ko) * | 2002-05-30 | 2005-07-25 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| KR100497230B1 (ko) * | 2002-07-23 | 2005-06-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| KR100488451B1 (ko) * | 2002-10-31 | 2005-05-11 | 엘지전자 주식회사 | 에너지 회수장치 및 이를 이용한 에너지 회수방법 |
| KR20040100211A (ko) * | 2003-05-22 | 2004-12-02 | 엘지전자 주식회사 | 에너지 회수장치 및 방법 |
| JP4611677B2 (ja) * | 2004-07-15 | 2011-01-12 | 日立プラズマディスプレイ株式会社 | 駆動回路 |
| KR100641736B1 (ko) | 2004-12-04 | 2006-11-02 | 엘지전자 주식회사 | 에너지 회수회로 및 이를 이용한 에너지 회수방법 |
| KR100705279B1 (ko) * | 2005-08-23 | 2007-04-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 장치 |
| KR100670154B1 (ko) * | 2005-11-30 | 2007-01-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 |
-
1995
- 1995-08-28 JP JP21841695A patent/JP2751951B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0962226A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751951B2 (ja) | 表示パネルの駆動回路 | |
| JP2755201B2 (ja) | プラズマディスプレイパネルの駆動回路 | |
| US6072447A (en) | Plasma display panel drive circuit provided with series resonant circuits | |
| JP2976923B2 (ja) | 容量性負荷の駆動装置 | |
| US6583575B2 (en) | Energy recovery sustain circuit for AC plasma display panel | |
| US7161564B2 (en) | Apparatus and method for driving a plasma display panel | |
| KR100463185B1 (ko) | 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법 | |
| JP5042433B2 (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
| US6850213B2 (en) | Energy recovery circuit for driving a capacitive load | |
| US6680581B2 (en) | Apparatus and method for driving plasma display panel | |
| JP4299497B2 (ja) | 駆動回路 | |
| US20030080925A1 (en) | Plasma display panel, and apparatus and method for driving the same | |
| KR100467448B1 (ko) | 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 | |
| JPH08160901A (ja) | 表示パネルの駆動回路 | |
| EP1775706A2 (en) | Plasma display and driving method thereof | |
| US7166967B2 (en) | Energy recovering apparatus and method for plasma display panel | |
| JP3269451B2 (ja) | 表示装置の駆動回路 | |
| US6778153B2 (en) | Apparatus and method of recovering reactive power of plasma display panel | |
| JP2006525541A (ja) | プラズマ表示パネル用エネルギー回復装置 | |
| KR100462778B1 (ko) | 플라즈마 표시 패널의 구동 회로 | |
| JP2715939B2 (ja) | 表示パネルの駆動回路 | |
| JP3498735B2 (ja) | 平面表示装置とその駆動方法 | |
| JP3475946B2 (ja) | 表示装置とその駆動回路及びその駆動方法 | |
| US20040207619A1 (en) | Energy recovering apparatus and method for plasma display panel | |
| KR100502906B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980128 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |