JP2715939B2 - 表示パネルの駆動回路 - Google Patents
表示パネルの駆動回路Info
- Publication number
- JP2715939B2 JP2715939B2 JP6273430A JP27343094A JP2715939B2 JP 2715939 B2 JP2715939 B2 JP 2715939B2 JP 6273430 A JP6273430 A JP 6273430A JP 27343094 A JP27343094 A JP 27343094A JP 2715939 B2 JP2715939 B2 JP 2715939B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- display panel
- panel
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ，オフィスワークステーション，壁掛けテレビ等に用
いられる平面型の表示パネルの駆動回路に関する。
タ，オフィスワークステーション，壁掛けテレビ等に用
いられる平面型の表示パネルの駆動回路に関する。
【０００２】
【従来の技術】従来、表示パネルとしてはＥＬ（エレク
トロ・ルミネッセンス）パネルやＤＣ型又はＡＣ型のプ
ラズマディスプレイパネルが知られている。このような
プラズマディスプレイパネルは、絶縁基板間に走査電極
や列電極等を格子状に配置し、各交点に画素領域が形成
された構成になっている。
トロ・ルミネッセンス）パネルやＤＣ型又はＡＣ型のプ
ラズマディスプレイパネルが知られている。このような
プラズマディスプレイパネルは、絶縁基板間に走査電極
や列電極等を格子状に配置し、各交点に画素領域が形成
された構成になっている。
【０００３】図５は、ＡＣ型のプラズマディスプレイパ
ネルの基本構成を示したもので、（ａ）はその局部に関
する平面図であり、（ｂ）は（ａ）に示すｘ−ｘ´方向
における側面断面図である。
ネルの基本構成を示したもので、（ａ）はその局部に関
する平面図であり、（ｂ）は（ａ）に示すｘ−ｘ´方向
における側面断面図である。
【０００４】このプラズマディスプレイパネル２０は、
ガラス材より成る第１の絶縁基板２１及び第２の絶縁基
板２２と、第１の絶縁基板２１上に交互に形成されたそ
れぞれ透明な維持電極１６ａ及び走査電極１６ｂと、こ
れら各維持電極１６ａ及び走査電極１６ｂ上に形成され
た電流供給用の金属電極１６ｃと、これら各電極１６
ａ，１６ｂ，１６ｃに直交配置するように第２の絶縁基
板２２上に形成された列電極１７と、各電極１６ａ，１
６ｂ，１６ｃを覆った絶縁層２３ａと、列電極１７を覆
った絶縁層２３ｂと、Ｈｅ，Ｘｅ等の放電ガスを充填す
る放電ガス空間２６を確保すると共に、画素１９を区切
る隔壁１８と、第２の絶縁基板２２の絶縁層２３ｂ上に
形成され，且つ放電ガスの放電により発生する紫外光を
可視光に変換する蛍光体２４と、第１の絶縁基板２１の
絶縁層２３ａ上に形成され，且つ絶縁層２３ａを放電よ
り保護するためにＭｇＯ等より成る保護層２５とで構成
されている。このプラズマディスプレイパネル２０にお
いて、縦及び横に延びた隔壁１８で囲まれた区画が画素
１９となり、この画素１９毎に蛍光体２４を３色に塗り
分ければ、カラー表示のプラズマディスプレイが得られ
る。尚、ここでのディスプレイの表示方向は、図５
（ｂ）を参照すれば、上面或いは下面の何れでも可能で
あるが、この構成の場合は下面にした方が好ましい。
ガラス材より成る第１の絶縁基板２１及び第２の絶縁基
板２２と、第１の絶縁基板２１上に交互に形成されたそ
れぞれ透明な維持電極１６ａ及び走査電極１６ｂと、こ
れら各維持電極１６ａ及び走査電極１６ｂ上に形成され
た電流供給用の金属電極１６ｃと、これら各電極１６
ａ，１６ｂ，１６ｃに直交配置するように第２の絶縁基
板２２上に形成された列電極１７と、各電極１６ａ，１
６ｂ，１６ｃを覆った絶縁層２３ａと、列電極１７を覆
った絶縁層２３ｂと、Ｈｅ，Ｘｅ等の放電ガスを充填す
る放電ガス空間２６を確保すると共に、画素１９を区切
る隔壁１８と、第２の絶縁基板２２の絶縁層２３ｂ上に
形成され，且つ放電ガスの放電により発生する紫外光を
可視光に変換する蛍光体２４と、第１の絶縁基板２１の
絶縁層２３ａ上に形成され，且つ絶縁層２３ａを放電よ
り保護するためにＭｇＯ等より成る保護層２５とで構成
されている。このプラズマディスプレイパネル２０にお
いて、縦及び横に延びた隔壁１８で囲まれた区画が画素
１９となり、この画素１９毎に蛍光体２４を３色に塗り
分ければ、カラー表示のプラズマディスプレイが得られ
る。尚、ここでのディスプレイの表示方向は、図５
（ｂ）を参照すれば、上面或いは下面の何れでも可能で
あるが、この構成の場合は下面にした方が好ましい。
【０００５】図６は、図５（ａ），（ｂ）に示したプラ
ズマディスプレイパネル２０における電極配置を平面図
により示したものである。ここで示されるように、プラ
ズマディスプレイパネル２０の電極のみに着目すると、
第１の絶縁基板２１と第２の絶縁基板２２との間には、
維持電極１６ａに関してＣ1 ，Ｃ2 ，…，Ｃm 、走査電
極１６ｂに関してＳ1 ，Ｓ2 ，…，Ｓm 、列電極１７に
関してＤ1 ，…，Ｄn-1 及びＤ2 ，…，Ｄn が画素１９
を形成する位置で交叉している。しかも、これら第１の
絶縁基板２１と第２の絶縁基板２２とは互いに張り合わ
されることによりシール部２７を形成するが、シール部
２７は内部には放電ガスが封入されるようになってい
る。
ズマディスプレイパネル２０における電極配置を平面図
により示したものである。ここで示されるように、プラ
ズマディスプレイパネル２０の電極のみに着目すると、
第１の絶縁基板２１と第２の絶縁基板２２との間には、
維持電極１６ａに関してＣ1 ，Ｃ2 ，…，Ｃm 、走査電
極１６ｂに関してＳ1 ，Ｓ2 ，…，Ｓm 、列電極１７に
関してＤ1 ，…，Ｄn-1 及びＤ2 ，…，Ｄn が画素１９
を形成する位置で交叉している。しかも、これら第１の
絶縁基板２１と第２の絶縁基板２２とは互いに張り合わ
されることによりシール部２７を形成するが、シール部
２７は内部には放電ガスが封入されるようになってい
る。
【０００６】このようなプラズマディスプレイパネル２
０を駆動するときは、走査電極１６ｂに走査パルスを印
加し、列電極１７には同じタイミングでデータパルスを
印加して書き込み放電を行わせると、これにより隣り合
う維持電極１６ａのうちの例えばＣ1 と走査電極１６ｂ
のうちの例えばＳ1 との間に交互に印加される維持パル
スにより維持放電が持続される。このとき、放電ガスに
より紫外光が放出され、この結果、蛍光体２４が刺激さ
れて可視光を放出するので、所望の表示発光が行われ
る。逆に、放電を停止するためには、維持パルスよりも
電圧が低いか、或いはパルス幅の極端に狭い消去パルス
を維持電極１６ａと走査電極１６ｂとの間に印加すれば
良い。
０を駆動するときは、走査電極１６ｂに走査パルスを印
加し、列電極１７には同じタイミングでデータパルスを
印加して書き込み放電を行わせると、これにより隣り合
う維持電極１６ａのうちの例えばＣ1 と走査電極１６ｂ
のうちの例えばＳ1 との間に交互に印加される維持パル
スにより維持放電が持続される。このとき、放電ガスに
より紫外光が放出され、この結果、蛍光体２４が刺激さ
れて可視光を放出するので、所望の表示発光が行われ
る。逆に、放電を停止するためには、維持パルスよりも
電圧が低いか、或いはパルス幅の極端に狭い消去パルス
を維持電極１６ａと走査電極１６ｂとの間に印加すれば
良い。
【０００７】しかしながら、ＡＣ型のプラズマディスプ
レイパネル２０は、面放電電極間及び対向放電電極間の
両方に誘電体層が存在するため、コンデンサが形成され
てしまう。即ち、ＡＣ型のプラズマディスプレイパネル
２０の場合、ＥＬパネル程ではないが、かなり大きな容
量を持つことになる。
レイパネル２０は、面放電電極間及び対向放電電極間の
両方に誘電体層が存在するため、コンデンサが形成され
てしまう。即ち、ＡＣ型のプラズマディスプレイパネル
２０の場合、ＥＬパネル程ではないが、かなり大きな容
量を持つことになる。
【０００８】ここで、電極に維持パルスを印加してパネ
ル電極間静電容量を充放電させる際、その静電容量（パ
ネル電極間静電容量）値をＣP ，電源電圧をＶＤとした
とき、電源から供給されるエネルギーＰはＰ＝ＣP ×Ｖ
Ｄ2 なる関係で表わされる。従って、立ち上がり時に電
源より供給されるエネルギーＰは、抵抗での損失分ＶＤ
2 ×ＣP ／２と、パネル電極間静電容量値ＣP に充電さ
れる分のＶＤ2 ×ＣP／２との和になる。又、立ち下が
り時にパネル電極間静電容量より放電されるエネルギー
は抵抗での損失分ＶＤ2 ×ＣP ／２となる。
ル電極間静電容量を充放電させる際、その静電容量（パ
ネル電極間静電容量）値をＣP ，電源電圧をＶＤとした
とき、電源から供給されるエネルギーＰはＰ＝ＣP ×Ｖ
Ｄ2 なる関係で表わされる。従って、立ち上がり時に電
源より供給されるエネルギーＰは、抵抗での損失分ＶＤ
2 ×ＣP ／２と、パネル電極間静電容量値ＣP に充電さ
れる分のＶＤ2 ×ＣP／２との和になる。又、立ち下が
り時にパネル電極間静電容量より放電されるエネルギー
は抵抗での損失分ＶＤ2 ×ＣP ／２となる。
【０００９】通常の駆動回路では、電源から供給された
エネルギーＰは、上述したようにＰ＝ＣP ×ＶＤ2 で表
わされるが、１パルス毎に全てスイッチング素子の抵抗
分やパネルの各電極における抵抗分で消費，即ち、損失
されていることになり、放電には全く関与していない。
この放電に関与しないでパネル電極間静電容量値ＣPの
充放電時に消費される無効電力Ｐ′は、実駆動時の駆動
周波数をｆとすると、Ｐ′＝Ｐ×ｆ＝ＣP ×ＶＤ2 ×ｆ
なる関係で表わされる。
エネルギーＰは、上述したようにＰ＝ＣP ×ＶＤ2 で表
わされるが、１パルス毎に全てスイッチング素子の抵抗
分やパネルの各電極における抵抗分で消費，即ち、損失
されていることになり、放電には全く関与していない。
この放電に関与しないでパネル電極間静電容量値ＣPの
充放電時に消費される無効電力Ｐ′は、実駆動時の駆動
周波数をｆとすると、Ｐ′＝Ｐ×ｆ＝ＣP ×ＶＤ2 ×ｆ
なる関係で表わされる。
【００１０】このため、大型パネルの駆動に際しては、
パネルサイズの増加と共にパネル電極間静電容量値ＣP
が増加し、駆動周波数ｆも高くなるので、無効電力損失
も大きくなる。その結果、全体の消費電力の増大が小型
パネルの場合と比較して無視できないものとなる。又、
大型パネルでは負荷容量がより大きな電源を用いる必要
があり、電源回路自体も大きくなってしまう。従って、
大型パネルになればなる程、プラズマディスプレイパネ
ル用として消費電力を削減できる駆動回路を採用すれ
ば、その効果が大きいことになる。
パネルサイズの増加と共にパネル電極間静電容量値ＣP
が増加し、駆動周波数ｆも高くなるので、無効電力損失
も大きくなる。その結果、全体の消費電力の増大が小型
パネルの場合と比較して無視できないものとなる。又、
大型パネルでは負荷容量がより大きな電源を用いる必要
があり、電源回路自体も大きくなってしまう。従って、
大型パネルになればなる程、プラズマディスプレイパネ
ル用として消費電力を削減できる駆動回路を採用すれ
ば、その効果が大きいことになる。
【００１１】因みに、このように消費電力を削減したプ
ラズマディスプレイパネルの駆動回路に関連する技術と
しては、例えば特公昭５６−３０７３０号公報に開示さ
れたパルス供給回路，特開昭６２−１９２７９８号公報
に開示された表示装置の駆動回路，特開昭６３−１０１
８９７号公報に開示された電力を有効に使えるプラズマ
パネルの維持ドライバー及びアドレスドライバー等が挙
げられる。
ラズマディスプレイパネルの駆動回路に関連する技術と
しては、例えば特公昭５６−３０７３０号公報に開示さ
れたパルス供給回路，特開昭６２−１９２７９８号公報
に開示された表示装置の駆動回路，特開昭６３−１０１
８９７号公報に開示された電力を有効に使えるプラズマ
パネルの維持ドライバー及びアドレスドライバー等が挙
げられる。
【００１２】図７は、従来のプラズマディスプレイパネ
ルの駆動回路の一例を示したものである。この駆動回路
は、走査電極側駆動回路３７，及びこれとは左右対称に
同一に構成された維持電極側駆動回路３８をパネル電極
間静電容量（パネル電極間コンデンサ）３９により結合
して構成されている。ここでは、走査電極側駆動回路部
３７のみに関してその構成並びに動作を説明する。
ルの駆動回路の一例を示したものである。この駆動回路
は、走査電極側駆動回路３７，及びこれとは左右対称に
同一に構成された維持電極側駆動回路３８をパネル電極
間静電容量（パネル電極間コンデンサ）３９により結合
して構成されている。ここでは、走査電極側駆動回路部
３７のみに関してその構成並びに動作を説明する。
【００１３】走査電極側駆動回路３７ではパネルの走査
電極Ａ点（維持電極側駆動回路３８の時は維持電極Ｂ
点）にコイル３４の一端側を接続し、そのコイル３４の
両端に４個のＦＥＴスイッチング素子３０，３２，３
５，３６を接続している。各ＦＥＴスイッチング素子３
０，３２，３５，３６のうち、２個のＦＥＴスイッチン
グ素子３０，３２の一端側には電荷回収用コンデンサ２
９及びダイオード２８を共通接続し、ＦＥＴスイッチン
グ素子３０，３２の他端側（コイル３４側）に介在され
たダイオード３１，３３の中間にコイル３４の他端側が
接続されている。
電極Ａ点（維持電極側駆動回路３８の時は維持電極Ｂ
点）にコイル３４の一端側を接続し、そのコイル３４の
両端に４個のＦＥＴスイッチング素子３０，３２，３
５，３６を接続している。各ＦＥＴスイッチング素子３
０，３２，３５，３６のうち、２個のＦＥＴスイッチン
グ素子３０，３２の一端側には電荷回収用コンデンサ２
９及びダイオード２８を共通接続し、ＦＥＴスイッチン
グ素子３０，３２の他端側（コイル３４側）に介在され
たダイオード３１，３３の中間にコイル３４の他端側が
接続されている。
【００１４】この走査電極側駆動回路部３７において
は、コイル３４とパネル電極間静電容量３９とで直列共
振を起こすことにより、共振周期の１／２の期間にパネ
ル電極間静電容量３９の電荷が充放電される。一方、電
荷回収用コンデンサ２９にはパネル電極間静電容量３９
が充電される電源電圧ＶＤの約１／２の電圧ＶＤ／２を
外部から印加し、１回の走査電極パルス（維持電極側駆
動回路部３８の時は維持電極パルス）でパネル電極間静
電容量３９への充放電に使用したエネルギーを電荷回収
用コンデンサ２９に回収（電荷回収）させることによ
り、次の走査電極パルスでパネル電極間静電容量３９の
充電に使用し、電源電圧ＶＤの電源線から新たに供給さ
れる電力を削減させる。
は、コイル３４とパネル電極間静電容量３９とで直列共
振を起こすことにより、共振周期の１／２の期間にパネ
ル電極間静電容量３９の電荷が充放電される。一方、電
荷回収用コンデンサ２９にはパネル電極間静電容量３９
が充電される電源電圧ＶＤの約１／２の電圧ＶＤ／２を
外部から印加し、１回の走査電極パルス（維持電極側駆
動回路部３８の時は維持電極パルス）でパネル電極間静
電容量３９への充放電に使用したエネルギーを電荷回収
用コンデンサ２９に回収（電荷回収）させることによ
り、次の走査電極パルスでパネル電極間静電容量３９の
充電に使用し、電源電圧ＶＤの電源線から新たに供給さ
れる電力を削減させる。
【００１５】図８は、この駆動回路の要部における処理
信号の波形を示したタイミングチャートであり、（ａ）
は走査電極側駆動回路３７におけるＡ点での走査電極パ
ルスに関するもの、（ｂ）は維持電極側駆動回路３８に
おけるＢ点での維持電極パルスに関するもの、（ｃ）は
面放電電極間の動作に関連した走査電極−維持電極の合
成波形を示したものである。ここでの合成波形が両電極
間における維持パルスの波形となる。
信号の波形を示したタイミングチャートであり、（ａ）
は走査電極側駆動回路３７におけるＡ点での走査電極パ
ルスに関するもの、（ｂ）は維持電極側駆動回路３８に
おけるＢ点での維持電極パルスに関するもの、（ｃ）は
面放電電極間の動作に関連した走査電極−維持電極の合
成波形を示したものである。ここでの合成波形が両電極
間における維持パルスの波形となる。
【００１６】ところで、走査電極側駆動回路３７のパネ
ル電極間静電容量３９における１サイクルでの電力損失
Ｐ″は、走査電極パルスＡ（又は維持電極パルスＢ）の
立ち上がり時間をｔｒ、走査電極側駆動回路３７のＦＥ
Ｔスイッチング素子３０，３２の抵抗分とパネルの各電
極における抵抗分の直列抵抗をＲ、コイル３４のインダ
クタンス値をＬとすると、Ｐ″＝｛（ｔｒ×Ｒ）／（４
×Ｌ）｝×ＣP ×ＶＤ2 なる関係が成立する。このた
め、上述した電荷回収を行わないＰ＝ＣP ×ＶＤ2 の場
合と比較すると、（ｔｒ×Ｒ）／（４×Ｌ）分だけ電力
損失が少ないことが判る。又、各パルスの立ち上がり時
間ｔｒ，立ち下がり時間ｔｆ，コイル３４のインダクタ
ンス値Ｌ，及びパネル電極間静電容量３９に関するパネ
ル電極間静電容量値ＣP の間には、ｔｒ＝ｔｆ＝π×
（Ｌ×ＣP ）1/2 なる関係が成立する。そこで、この関
係式を上述した関係式Ｐ″＝｛（ｔｒ×Ｒ）／（４×
Ｌ）｝×ＣP ×ＶＤ2 に代入すると、Ｐ″＝（π／４）
×Ｒ×｛（ＣP ／Ｌ）1/2 ｝×ＣP ×ＶＤ2 となる。従
って、コイル３４のインダクタンス値Ｌが大き程、損失
が少なくなることが判る。
ル電極間静電容量３９における１サイクルでの電力損失
Ｐ″は、走査電極パルスＡ（又は維持電極パルスＢ）の
立ち上がり時間をｔｒ、走査電極側駆動回路３７のＦＥ
Ｔスイッチング素子３０，３２の抵抗分とパネルの各電
極における抵抗分の直列抵抗をＲ、コイル３４のインダ
クタンス値をＬとすると、Ｐ″＝｛（ｔｒ×Ｒ）／（４
×Ｌ）｝×ＣP ×ＶＤ2 なる関係が成立する。このた
め、上述した電荷回収を行わないＰ＝ＣP ×ＶＤ2 の場
合と比較すると、（ｔｒ×Ｒ）／（４×Ｌ）分だけ電力
損失が少ないことが判る。又、各パルスの立ち上がり時
間ｔｒ，立ち下がり時間ｔｆ，コイル３４のインダクタ
ンス値Ｌ，及びパネル電極間静電容量３９に関するパネ
ル電極間静電容量値ＣP の間には、ｔｒ＝ｔｆ＝π×
（Ｌ×ＣP ）1/2 なる関係が成立する。そこで、この関
係式を上述した関係式Ｐ″＝｛（ｔｒ×Ｒ）／（４×
Ｌ）｝×ＣP ×ＶＤ2 に代入すると、Ｐ″＝（π／４）
×Ｒ×｛（ＣP ／Ｌ）1/2 ｝×ＣP ×ＶＤ2 となる。従
って、コイル３４のインダクタンス値Ｌが大き程、損失
が少なくなることが判る。
【００１７】
【発明が解決しようとする課題】上述したプラズマディ
スプレイパネルの駆動回路の場合、電荷回収用コンデン
サとして、パネル電極間静電容量の１００倍以上の静電
容量を持つものを用いることが一般的である。これは、
電荷の回収動作を行うために、電荷回収用コンデンサの
端子電圧が安定している必要があるためである。
スプレイパネルの駆動回路の場合、電荷回収用コンデン
サとして、パネル電極間静電容量の１００倍以上の静電
容量を持つものを用いることが一般的である。これは、
電荷の回収動作を行うために、電荷回収用コンデンサの
端子電圧が安定している必要があるためである。
【００１８】しかしながら、図７に示した駆動回路にお
ける電圧ＶＤ／２を印加するための電源が無ければ、そ
の起動時において電荷回収用コンデンサの電荷が空であ
り、しかも電荷回収用コンデンサの静電容量が大きいた
め、電荷回収用コンデンサの電圧がＶＤ／２に上昇して
安定化されるまでに時間がかかり、動作の立ち上がりが
遅くなるという問題がある。そこで、従来では図７に示
したように、予め電圧ＶＤ／２を印加し得る電源を用意
するか、或いは電荷回収用コンデンサにキックパルスを
別に供給するための起動回路を設けている。
ける電圧ＶＤ／２を印加するための電源が無ければ、そ
の起動時において電荷回収用コンデンサの電荷が空であ
り、しかも電荷回収用コンデンサの静電容量が大きいた
め、電荷回収用コンデンサの電圧がＶＤ／２に上昇して
安定化されるまでに時間がかかり、動作の立ち上がりが
遅くなるという問題がある。そこで、従来では図７に示
したように、予め電圧ＶＤ／２を印加し得る電源を用意
するか、或いは電荷回収用コンデンサにキックパルスを
別に供給するための起動回路を設けている。
【００１９】それでも、この電荷回収用コンデンサは、
大容量で且つ高周波の充放電電流を流すことができる必
要があるため、高周波でも低インピーダンスであるハイ
リップル品の電解コンデンサが必要とされる上、Ａ点を
電源電圧ＶＤにクランプするＦＥＴスイッチング素子が
ショートした場合に備え、電源電圧ＶＤの電圧より高い
耐圧性を有することが必要となる。ところが、このよう
な電解型コンデンサは通常の電源回路に用いられる電解
コンデンサに較べると、かなり高価なものになってしま
うという問題がある。
大容量で且つ高周波の充放電電流を流すことができる必
要があるため、高周波でも低インピーダンスであるハイ
リップル品の電解コンデンサが必要とされる上、Ａ点を
電源電圧ＶＤにクランプするＦＥＴスイッチング素子が
ショートした場合に備え、電源電圧ＶＤの電圧より高い
耐圧性を有することが必要となる。ところが、このよう
な電解型コンデンサは通常の電源回路に用いられる電解
コンデンサに較べると、かなり高価なものになってしま
うという問題がある。
【００２０】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、低価な部品を用い
て簡素に構成されると共に、動作の立ち上がりが速く、
且つ安定して電荷回収を行い得る表示パネルの駆動回路
を提供することにある。
なされたもので、その技術的課題は、低価な部品を用い
て簡素に構成されると共に、動作の立ち上がりが速く、
且つ安定して電荷回収を行い得る表示パネルの駆動回路
を提供することにある。
【００２１】
【課題を解決するための手段】本発明によれば、表示パ
ネルに印加するパルスを発生する回路であって、該表示
パネルの電極に接続されて該表示パネルの電極に関する
パネル電極間静電容量に等価的に直列接続されて該パネ
ル電極間静電容量の充放電時に共振電流を発生させる充
放電回路部と、表示パネルの電極を一定の電位に保つた
めに該表示パネルの電極に接続される電圧クランプ部と
を含む表示パネルの駆動回路において、充放電回路部
は、パネル電極間静電容量の充放電時に共振電流を発生
させるためのコイルと、パネル電極間静電容量を充放電
する際の無効電力を回収する回収コンデンサと、パネル
電極間静電容量の充電及び放電における共振電流のそれ
ぞれの電流を独立に制御するスイッチ部とを備え、且つ
該コイル，該回収コンデンサ，及び該スイッチ部を直列
接続して成り、電圧クランプ部は、表示パネルの電極及
び電源線の間に接続された電源用スイッチと、表示パネ
ルの電極及び接地線の間に接続された接地用スイッチと
から成り、更に、回収用コンデンサの静電容量値は、少
なくともパネル電極間静電容量と電圧クランプ部におけ
る電源用スイッチ及び接地用スイッチの静電容量との総
和と同等な値から３倍までの値である表示パネルの駆動
回路が得られる。
ネルに印加するパルスを発生する回路であって、該表示
パネルの電極に接続されて該表示パネルの電極に関する
パネル電極間静電容量に等価的に直列接続されて該パネ
ル電極間静電容量の充放電時に共振電流を発生させる充
放電回路部と、表示パネルの電極を一定の電位に保つた
めに該表示パネルの電極に接続される電圧クランプ部と
を含む表示パネルの駆動回路において、充放電回路部
は、パネル電極間静電容量の充放電時に共振電流を発生
させるためのコイルと、パネル電極間静電容量を充放電
する際の無効電力を回収する回収コンデンサと、パネル
電極間静電容量の充電及び放電における共振電流のそれ
ぞれの電流を独立に制御するスイッチ部とを備え、且つ
該コイル，該回収コンデンサ，及び該スイッチ部を直列
接続して成り、電圧クランプ部は、表示パネルの電極及
び電源線の間に接続された電源用スイッチと、表示パネ
ルの電極及び接地線の間に接続された接地用スイッチと
から成り、更に、回収用コンデンサの静電容量値は、少
なくともパネル電極間静電容量と電圧クランプ部におけ
る電源用スイッチ及び接地用スイッチの静電容量との総
和と同等な値から３倍までの値である表示パネルの駆動
回路が得られる。
【００２２】
【作用】本発明の表示パネルの駆動回路では、コイル，
スイッチング素子，回収用コンデンサ，及び逆方向電流
阻止用ダイオードで構成される回路をパネル電極間静電
容量と直列接続して充放電回路部を成し、更にパネル電
極間静電容量の一端にそれぞれ電源線，接地線に接続さ
れた電源用スイッチング素子，接地用スイッチング素子
を接続して成る電圧クランプ部を備えた構成とし、パネ
ル電極間静電容量の充放電の度に充放電回路部と電圧ク
ランプ部の２個のスイッチング素子との組み合わせによ
り共振を起こし、表示パネルの充放電に使用した電力に
関しての無効電力を回収用コンデンサに回収させて次の
充放電に使用する。このようにすると、電源線から供給
される充放電電力が減るので、駆動に要する消費電力が
小さくなる。こうした基本構成において、充放電回路部
に使用する回収用コンデンサの静電容量値をパネル電極
間静電容量と電源用スイッチング素子及び接地用スイッ
チング素子の静電容量とを加算した加算値以上であっ
て、且つその加算値に３倍以下の範囲にしているので、
この回収用コンデンサの充放電に要する時間は短く、駆
動回路が安定化されるまでに時間がかからず、又外部か
ら特別な起動回路によるキックパルス等を必要としな
い。従って、この駆動回路では、回収用コンデンサとし
て従来よりも桁違いに容量の小さいもので電力の回収を
行うが、このように低容量のもので無効電力の電荷回収
の動作が行い得ることは新たに見い出されたものであ
る。因みに、回収用コンデンサの静電容量値は、駆動す
るプラズマディスプレイの走査電極又は維持電極の分割
した単位ブロック数によるが、概ね０．１μＦ以下のた
め、小型で耐圧性があって誘電正接による損失の少ない
安価なセラミックコンデンサ等で済む。
スイッチング素子，回収用コンデンサ，及び逆方向電流
阻止用ダイオードで構成される回路をパネル電極間静電
容量と直列接続して充放電回路部を成し、更にパネル電
極間静電容量の一端にそれぞれ電源線，接地線に接続さ
れた電源用スイッチング素子，接地用スイッチング素子
を接続して成る電圧クランプ部を備えた構成とし、パネ
ル電極間静電容量の充放電の度に充放電回路部と電圧ク
ランプ部の２個のスイッチング素子との組み合わせによ
り共振を起こし、表示パネルの充放電に使用した電力に
関しての無効電力を回収用コンデンサに回収させて次の
充放電に使用する。このようにすると、電源線から供給
される充放電電力が減るので、駆動に要する消費電力が
小さくなる。こうした基本構成において、充放電回路部
に使用する回収用コンデンサの静電容量値をパネル電極
間静電容量と電源用スイッチング素子及び接地用スイッ
チング素子の静電容量とを加算した加算値以上であっ
て、且つその加算値に３倍以下の範囲にしているので、
この回収用コンデンサの充放電に要する時間は短く、駆
動回路が安定化されるまでに時間がかからず、又外部か
ら特別な起動回路によるキックパルス等を必要としな
い。従って、この駆動回路では、回収用コンデンサとし
て従来よりも桁違いに容量の小さいもので電力の回収を
行うが、このように低容量のもので無効電力の電荷回収
の動作が行い得ることは新たに見い出されたものであ
る。因みに、回収用コンデンサの静電容量値は、駆動す
るプラズマディスプレイの走査電極又は維持電極の分割
した単位ブロック数によるが、概ね０．１μＦ以下のた
め、小型で耐圧性があって誘電正接による損失の少ない
安価なセラミックコンデンサ等で済む。
【００２３】
【実施例】以下に実施例を挙げ、本発明の表示パネルの
駆動回路について、図面を参照して詳細に説明する。図
１は、本発明の一実施例に係るプラズマディスプレイパ
ネルの駆動回路を示したものである。
駆動回路について、図面を参照して詳細に説明する。図
１は、本発明の一実施例に係るプラズマディスプレイパ
ネルの駆動回路を示したものである。
【００２４】この駆動回路は、プラズマディスプレイパ
ネルの走査電極及び維持電極に接続されてこれらの電極
に印加するパルスを発生すると共に、これらの電極間の
静電容量であるパネル電極間静電容量（パネル電極間コ
ンデンサ）１に等価的に直列接続されてパネル電極間静
電容量１の充放電時に共振電流を発生する充放電回路部
２と、走査電極及び維持電極に接続されてこれらの電極
を一定の電位に保つ電圧クランプ部３とを含んでいる。
ネルの走査電極及び維持電極に接続されてこれらの電極
に印加するパルスを発生すると共に、これらの電極間の
静電容量であるパネル電極間静電容量（パネル電極間コ
ンデンサ）１に等価的に直列接続されてパネル電極間静
電容量１の充放電時に共振電流を発生する充放電回路部
２と、走査電極及び維持電極に接続されてこれらの電極
を一定の電位に保つ電圧クランプ部３とを含んでいる。
【００２５】このうち、充放電回路部２はパネル電極間
静電容量１の充放電時に共振電流を発生するコイル８
と、パネル電極間静電容量１を充放電する際の無効電力
を回収する電力回収用コンデンサ１２と、パネル電極間
静電容量１の充電及び放電における共振電流のそれぞれ
の電流を独立に制御するスイッチ部とを直列接続して成
っている。ここで、スイッチ部は一端側が接地された電
力回収用コンデンサ１２の他端側にそれぞれ接続された
ＦＥＴスイッチング素子４，６と、ＦＥＴスイッチング
素子４のソース端子側及びコイル８の一端側の間に接続
された逆方向電流阻止用のダイオード１０と、ＦＥＴス
イッチング素子６のドレイン端子側及びコイル８の一端
側の間に接続された逆方向電流阻止用のダイオード１１
とを含んで構成され、コイル８の他端側は端子Ｃを介し
て一端側が接地されたパネル電極間静電容量１の他端側
に接続され、コイル８の一端側及び他端側には抵抗９が
接続されている。
静電容量１の充放電時に共振電流を発生するコイル８
と、パネル電極間静電容量１を充放電する際の無効電力
を回収する電力回収用コンデンサ１２と、パネル電極間
静電容量１の充電及び放電における共振電流のそれぞれ
の電流を独立に制御するスイッチ部とを直列接続して成
っている。ここで、スイッチ部は一端側が接地された電
力回収用コンデンサ１２の他端側にそれぞれ接続された
ＦＥＴスイッチング素子４，６と、ＦＥＴスイッチング
素子４のソース端子側及びコイル８の一端側の間に接続
された逆方向電流阻止用のダイオード１０と、ＦＥＴス
イッチング素子６のドレイン端子側及びコイル８の一端
側の間に接続された逆方向電流阻止用のダイオード１１
とを含んで構成され、コイル８の他端側は端子Ｃを介し
て一端側が接地されたパネル電極間静電容量１の他端側
に接続され、コイル８の一端側及び他端側には抵抗９が
接続されている。
【００２６】この充放電回路部２では、パネル電極間静
電容量１，電力回収用コンデンサ１２，及びコイル８が
直列共振回路を形成している。ＦＥＴスイッチング素子
４，６にはＮチャンネルのものが用いられ、ＦＥＴスイ
ッチング素子４，６はそれぞれゲート側から供給される
ＩＮ１，ＩＮ３の信号で制御される。因みに、コイル８
に並列接続された抵抗９は、波形の振動防止のために設
けられたダンピング抵抗である。
電容量１，電力回収用コンデンサ１２，及びコイル８が
直列共振回路を形成している。ＦＥＴスイッチング素子
４，６にはＮチャンネルのものが用いられ、ＦＥＴスイ
ッチング素子４，６はそれぞれゲート側から供給される
ＩＮ１，ＩＮ３の信号で制御される。因みに、コイル８
に並列接続された抵抗９は、波形の振動防止のために設
けられたダンピング抵抗である。
【００２７】一方、電圧クランプ部３は、コイル８の他
端側の端子Ｃ（即ち、走査電極及び維持電極）及び電源
線（即ち、電源電圧ＶＤ）の間に接続された電源用のＦ
ＥＴスイッチング素子５と、端子Ｃ（即ち、走査電極及
び維持電極）及び接地線の間に接続された接地用のＦＥ
Ｔスイッチング素子７とから成っている。ここで、ＦＥ
Ｔスイッチング素子５にはＣ−ＭＯＳ型構成のＰチャン
ネルのものが用いられ、ＦＥＴスイッチング素子７には
Ｃ−ＭＯＳ型構成のＮチャンネルのものが用いられ、Ｆ
ＥＴスイッチング素子５，７はそれぞれゲート側から供
給されるＩＮ２，ＩＮ４の信号で制御される。この電圧
クランプ部３はパネル電極間静電容量１の端子Ｃにおけ
る電圧を電源電圧ＶＤ及び接地線にクランプする。但
し、この駆動回路では、充放電回路部２の電力回収用コ
ンデンサ１２の静電容量値が少なくともパネル電極間静
電容量１と電圧クランプ部３におけるＦＥＴスイッチン
グ素子５，７の静電容量との総和と同等な値から３倍ま
での値となっている。
端側の端子Ｃ（即ち、走査電極及び維持電極）及び電源
線（即ち、電源電圧ＶＤ）の間に接続された電源用のＦ
ＥＴスイッチング素子５と、端子Ｃ（即ち、走査電極及
び維持電極）及び接地線の間に接続された接地用のＦＥ
Ｔスイッチング素子７とから成っている。ここで、ＦＥ
Ｔスイッチング素子５にはＣ−ＭＯＳ型構成のＰチャン
ネルのものが用いられ、ＦＥＴスイッチング素子７には
Ｃ−ＭＯＳ型構成のＮチャンネルのものが用いられ、Ｆ
ＥＴスイッチング素子５，７はそれぞれゲート側から供
給されるＩＮ２，ＩＮ４の信号で制御される。この電圧
クランプ部３はパネル電極間静電容量１の端子Ｃにおけ
る電圧を電源電圧ＶＤ及び接地線にクランプする。但
し、この駆動回路では、充放電回路部２の電力回収用コ
ンデンサ１２の静電容量値が少なくともパネル電極間静
電容量１と電圧クランプ部３におけるＦＥＴスイッチン
グ素子５，７の静電容量との総和と同等な値から３倍ま
での値となっている。
【００２８】図２は、この駆動回路による処理信号（駆
動電圧）及びその電流（駆動電流）の波形をタイミング
チャートにより示したものである。ここでは、上述した
ＦＥＴスイッチング素子４，５，６，７の動作を表わす
波形と、パネル電極間静電容量１の両端電圧ＶCPの波形
と、プラズマディスプレイパネルを充電する方向を正と
した場合のコイル８に流れる電流ＩＬの波形と、電力回
収用コンデンサ１２の端部における電圧ＶR の波形とを
示している。
動電圧）及びその電流（駆動電流）の波形をタイミング
チャートにより示したものである。ここでは、上述した
ＦＥＴスイッチング素子４，５，６，７の動作を表わす
波形と、パネル電極間静電容量１の両端電圧ＶCPの波形
と、プラズマディスプレイパネルを充電する方向を正と
した場合のコイル８に流れる電流ＩＬの波形と、電力回
収用コンデンサ１２の端部における電圧ＶR の波形とを
示している。
【００２９】具体的に云えば、スイッチ駆動入力信号Ｉ
Ｎ１がＦＥＴスイッチング素子４のゲートにゲート・ソ
ース間電圧として供給されると、ＦＥＴスイッチング素
子４は期間ａ′，期間ｂの一部，期間ａでオンし、期間
ｃ，期間ｄでオフとなる。又、スイッチ駆動入力信号Ｉ
Ｎ２がＦＥＴスイッチング素子５のゲートにゲート・ソ
ース間電圧として供給されると、ＦＥＴスイッチング素
子５は期間ｂの一部でオンし、その他の期間ａ′，期間
ｃ，期間ｄ，期間ａでオフとなる。更に、スイッチ駆動
入力信号ＩＮ３がＦＥＴスイッチング素子６のゲートに
ゲート・ソース間電圧として供給されると、ＦＥＴスイ
ッチング素子６は期間ｃと期間ｄの一部とでオンし、期
間ａ′，期間ｂ，期間ａでオフとなる。加えて、スイッ
チ駆動入力信号ＩＮ４がＦＥＴスイッチング素子７のゲ
ートにゲート・ソース間電圧として供給されると、ＦＥ
Ｔスイッチング素子７は期間ｄの一部でオンし、その他
の期間ａ，期間ｂ，期間ｃ，期間ａ´でオフとなる。
Ｎ１がＦＥＴスイッチング素子４のゲートにゲート・ソ
ース間電圧として供給されると、ＦＥＴスイッチング素
子４は期間ａ′，期間ｂの一部，期間ａでオンし、期間
ｃ，期間ｄでオフとなる。又、スイッチ駆動入力信号Ｉ
Ｎ２がＦＥＴスイッチング素子５のゲートにゲート・ソ
ース間電圧として供給されると、ＦＥＴスイッチング素
子５は期間ｂの一部でオンし、その他の期間ａ′，期間
ｃ，期間ｄ，期間ａでオフとなる。更に、スイッチ駆動
入力信号ＩＮ３がＦＥＴスイッチング素子６のゲートに
ゲート・ソース間電圧として供給されると、ＦＥＴスイ
ッチング素子６は期間ｃと期間ｄの一部とでオンし、期
間ａ′，期間ｂ，期間ａでオフとなる。加えて、スイッ
チ駆動入力信号ＩＮ４がＦＥＴスイッチング素子７のゲ
ートにゲート・ソース間電圧として供給されると、ＦＥ
Ｔスイッチング素子７は期間ｄの一部でオンし、その他
の期間ａ，期間ｂ，期間ｃ，期間ａ´でオフとなる。
【００３０】このようなパネル駆動の１周期は、期間ａ
から期間ｄまでであるが、図示したように電源を投入し
たとき（即ち、起動時のｔ＝０）には、パネル電極間静
電容量１に関するパネル電極間静電容量値ＣP に電荷が
全く充電されておらず、動作が異なるため、ここでは期
間ｂの前に期間ａ′を設けている。
から期間ｄまでであるが、図示したように電源を投入し
たとき（即ち、起動時のｔ＝０）には、パネル電極間静
電容量１に関するパネル電極間静電容量値ＣP に電荷が
全く充電されておらず、動作が異なるため、ここでは期
間ｂの前に期間ａ′を設けている。
【００３１】以下は、この駆動回路によるクランプ動作
をそれぞれ図３（ａ）〜（ｅ）に示すように、図２にお
ける各期間の動作に対応させて具体的に説明する。
をそれぞれ図３（ａ）〜（ｅ）に示すように、図２にお
ける各期間の動作に対応させて具体的に説明する。
【００３２】先ず図３（ａ）に示すように、期間ａ′に
おいて、起動時のｔ＝０ではＦＥＴスイッチング素子４
を閉じてもパネル電極間静電容量１と電力回収用コンデ
ンサ１２とには電荷が全く充電されていないので回路電
流は流れない。尚、ＦＥＴスイッチング素子５，６，７
は解放状態にあり、以下も同様に特に説明しない限りス
イッチング素子は解放されているものとする。
おいて、起動時のｔ＝０ではＦＥＴスイッチング素子４
を閉じてもパネル電極間静電容量１と電力回収用コンデ
ンサ１２とには電荷が全く充電されていないので回路電
流は流れない。尚、ＦＥＴスイッチング素子５，６，７
は解放状態にあり、以下も同様に特に説明しない限りス
イッチング素子は解放されているものとする。
【００３３】次に図３（ｂ）に示すように、期間ｂでは
ＦＥＴスイッチング素子４は閉じたままで所定時間の経
過後、ＦＥＴスイッチング素子５を閉じると、パネル電
極間静電容量１は接地及び電源電圧ＶＤ間に接続される
ので、図示のような充電電流が流れてパネル電極間静電
容量１には電荷が充電される。
ＦＥＴスイッチング素子４は閉じたままで所定時間の経
過後、ＦＥＴスイッチング素子５を閉じると、パネル電
極間静電容量１は接地及び電源電圧ＶＤ間に接続される
ので、図示のような充電電流が流れてパネル電極間静電
容量１には電荷が充電される。
【００３４】更に図３（ｃ）に示すように、期間ｃでは
ＦＥＴスイッチング素子４，５を開いたままで所定時間
の経過後、ＦＥＴスイッチング素子６を閉じると、パネ
ル電極間静電容量１に蓄えられた電荷はコイル８を通
り、電力回収用コンデンサ１２に向かって流れる。この
とき、コイル８には逆起電力が発生して電流（共振電
流）ＩＬが流れ、電力回収用コンデンサ１２には電荷が
蓄えられる。尚、パネル電極間静電容量１の電位ＶCPは
下がり、この後にパネル電極間静電容量１を流れる電流
は零に達する。
ＦＥＴスイッチング素子４，５を開いたままで所定時間
の経過後、ＦＥＴスイッチング素子６を閉じると、パネ
ル電極間静電容量１に蓄えられた電荷はコイル８を通
り、電力回収用コンデンサ１２に向かって流れる。この
とき、コイル８には逆起電力が発生して電流（共振電
流）ＩＬが流れ、電力回収用コンデンサ１２には電荷が
蓄えられる。尚、パネル電極間静電容量１の電位ＶCPは
下がり、この後にパネル電極間静電容量１を流れる電流
は零に達する。
【００３５】次に図３（ｄ）に示すように、期間ｄでは
パネル電極間静電容量１の電位が最低値になるときにＦ
ＥＴスイッチング素子７を閉じる。ここでＦＥＴスイッ
チング素子７が閉じられることにより、パネル電極間静
電容量１は零電位にクランプされる。このとき、電力回
収用コンデンサ１２の電圧波形はパネル電極間静電容量
１の電圧波形と逆で、その振幅は電力回収用コンデンサ
１２の容量値によって相違するが、ここでは電源線の電
源電圧ＶＤより低い電位を保っている。電力回収用コン
デンサ１２に蓄えられた電荷は次のサイクルまで保持さ
れる。
パネル電極間静電容量１の電位が最低値になるときにＦ
ＥＴスイッチング素子７を閉じる。ここでＦＥＴスイッ
チング素子７が閉じられることにより、パネル電極間静
電容量１は零電位にクランプされる。このとき、電力回
収用コンデンサ１２の電圧波形はパネル電極間静電容量
１の電圧波形と逆で、その振幅は電力回収用コンデンサ
１２の容量値によって相違するが、ここでは電源線の電
源電圧ＶＤより低い電位を保っている。電力回収用コン
デンサ１２に蓄えられた電荷は次のサイクルまで保持さ
れる。
【００３６】又、期間ａでは図３（ｅ）に示すように、
ＦＥＴスイッチング素子６，７を開いたままで所定時間
の経過後、ＦＥＴスイッチング素子４を閉じると、電力
回収用コンデンサ１２に蓄えられた電荷はコイル８を通
してパネル電極間静電容量１に向かって流れる。このと
き、コイル８の逆起電力により共振電流ＩＬが流れ、パ
ネル電極間静電容量１が充電される。以後は期間ａから
期間ｄまでの動作が繰り返されることになる。
ＦＥＴスイッチング素子６，７を開いたままで所定時間
の経過後、ＦＥＴスイッチング素子４を閉じると、電力
回収用コンデンサ１２に蓄えられた電荷はコイル８を通
してパネル電極間静電容量１に向かって流れる。このと
き、コイル８の逆起電力により共振電流ＩＬが流れ、パ
ネル電極間静電容量１が充電される。以後は期間ａから
期間ｄまでの動作が繰り返されることになる。
【００３７】このような駆動回路の場合、パネル電極間
静電容量１，コイル８，電力回収用コンデンサ１２，及
び各ＦＥＴスイッチング素子４〜７のタイミングを制御
した共振動作によりパネル電極間静電容量１の充放電電
力を削減し、次のサイクルまでの間に前のサイクルの無
効電力の大部分を少ない部品点数で回収することができ
る。しかも、ここで使用した電力回収用コンデンサ１２
は、従来のものよりも桁違いに容量の小さいものである
が、このように低容量のコンデンサで電荷回収の動作が
可能であることは本実施例の構成により見い出されたも
のである。
静電容量１，コイル８，電力回収用コンデンサ１２，及
び各ＦＥＴスイッチング素子４〜７のタイミングを制御
した共振動作によりパネル電極間静電容量１の充放電電
力を削減し、次のサイクルまでの間に前のサイクルの無
効電力の大部分を少ない部品点数で回収することができ
る。しかも、ここで使用した電力回収用コンデンサ１２
は、従来のものよりも桁違いに容量の小さいものである
が、このように低容量のコンデンサで電荷回収の動作が
可能であることは本実施例の構成により見い出されたも
のである。
【００３８】そこで、以下は本実施例の駆動回路による
消費電力の削減性について、具体的に説明する。先ず電
源線の電源電圧ＶＤと流入する直流電流との積により消
費電力Ｐを求めると共に、従来の駆動回路の消費電力を
ＣP ×ＶＤ2 ×ｆより求め、これらを用いて無効電力の
回収率ηを算出すると、回収率ηはη＝｛−Ｐ／（ＣP
×ＶＤ2 ×ｆ）｝×１００（％）なる関係で表わされ
る。
消費電力の削減性について、具体的に説明する。先ず電
源線の電源電圧ＶＤと流入する直流電流との積により消
費電力Ｐを求めると共に、従来の駆動回路の消費電力を
ＣP ×ＶＤ2 ×ｆより求め、これらを用いて無効電力の
回収率ηを算出すると、回収率ηはη＝｛−Ｐ／（ＣP
×ＶＤ2 ×ｆ）｝×１００（％）なる関係で表わされ
る。
【００３９】図４は、電力回収用コンデンサ１２の静電
容量値ＣR （μＦ）を変化させた場合の回収率η（％）
の変化を示したものである。但し、ここではＣP2をパネ
ル電極間静電容量１及びＦＥＴスイッチング素子５，７
の出力容量並びに帰還容量に関する総和を示す静電容量
値（以下、パネル側の総容量値と呼ぶ）とし、電源電圧
ＶＤが１６０Ｖである場合のコイル８のインダクタンス
値がそれぞれ異なる場合の特性を示している。
容量値ＣR （μＦ）を変化させた場合の回収率η（％）
の変化を示したものである。但し、ここではＣP2をパネ
ル電極間静電容量１及びＦＥＴスイッチング素子５，７
の出力容量並びに帰還容量に関する総和を示す静電容量
値（以下、パネル側の総容量値と呼ぶ）とし、電源電圧
ＶＤが１６０Ｖである場合のコイル８のインダクタンス
値がそれぞれ異なる場合の特性を示している。
【００４０】図４からは、電力回収用コンデンサ１２の
静電容量値ＣR が少なくともパネル側の総容量値Ｃ
P2（ここでは３８００ｐＦとする）の値と等しければ回
収率ηが高くなり、更に静電容量値ＣR の値がパネル側
の総容量値ＣP2の値の約２倍の７６００ｐＦ付近で回収
率ηが一定になることが判る。従って、電力回収用コン
デンサ１２の静電容量値ＣR は、パネル側の総容量値Ｃ
P2の１〜３倍の範囲とすることが望ましい。静電容量値
ＣR が更に大きければ回収率ηは飽和するが、この値が
大きくなればなる程、電力回収用コンデンサ１２の価格
が高くなるので望ましくない。ここで明らかなように、
電力回収用コンデンサ１２としては、従来のものと同一
の耐圧性を有するが、従来のものよりも価格が易く、し
かも損失の少ない信頼性の高い小容量のコンデンサ（例
えばセラミックコンデンサやフィルムコンデンサ等）を
適用することが可能になっている。
静電容量値ＣR が少なくともパネル側の総容量値Ｃ
P2（ここでは３８００ｐＦとする）の値と等しければ回
収率ηが高くなり、更に静電容量値ＣR の値がパネル側
の総容量値ＣP2の値の約２倍の７６００ｐＦ付近で回収
率ηが一定になることが判る。従って、電力回収用コン
デンサ１２の静電容量値ＣR は、パネル側の総容量値Ｃ
P2の１〜３倍の範囲とすることが望ましい。静電容量値
ＣR が更に大きければ回収率ηは飽和するが、この値が
大きくなればなる程、電力回収用コンデンサ１２の価格
が高くなるので望ましくない。ここで明らかなように、
電力回収用コンデンサ１２としては、従来のものと同一
の耐圧性を有するが、従来のものよりも価格が易く、し
かも損失の少ない信頼性の高い小容量のコンデンサ（例
えばセラミックコンデンサやフィルムコンデンサ等）を
適用することが可能になっている。
【００４１】又、図４からは、コイル８のインダクタン
ス値が大きい程、回収率ηが向上することも判る。即
ち、コイル８のインダクタンス値が大きくなると、パネ
ル電極間静電容量１の充放電時に流れる電流が減少する
ので、パネル側の各電極における抵抗分、コイル８の内
部抵抗、各ＦＥＴスイッチング素子４〜７のオン抵抗等
による全ての抵抗分［Ｒ］による電力損失が減少するた
め、回収率ηが向上することになる。
ス値が大きい程、回収率ηが向上することも判る。即
ち、コイル８のインダクタンス値が大きくなると、パネ
ル電極間静電容量１の充放電時に流れる電流が減少する
ので、パネル側の各電極における抵抗分、コイル８の内
部抵抗、各ＦＥＴスイッチング素子４〜７のオン抵抗等
による全ての抵抗分［Ｒ］による電力損失が減少するた
め、回収率ηが向上することになる。
【００４２】この駆動回路では、電力回収用コンデンサ
１２の静電容量値ＣR がパネル側の総容量値ＣP2と等価
的に直列接続されているため、合成容量値ＣP3の値が小
さくなる。この合成容量値ＣP3はＣP3＝ＣR ×ＣP2／
（ＣR ＋ＣP2）なる関係で表わされ、これに対応する維
持パルスの立ち上がり時間ｔｒ，並びに立ち下がり時間
ｔｆは、ｔｒ＝ｔｆ＝π×（Ｌ×ＣP3）1/2 なる関係で
表わされる。従って、コイル８のインダクタンス値が従
来の場合と同じであれば、維持パルスの立ち上がり時間
ｔｒや立ち下がり時間ｔｆは従来よりも速くなって高速
動作となる。
１２の静電容量値ＣR がパネル側の総容量値ＣP2と等価
的に直列接続されているため、合成容量値ＣP3の値が小
さくなる。この合成容量値ＣP3はＣP3＝ＣR ×ＣP2／
（ＣR ＋ＣP2）なる関係で表わされ、これに対応する維
持パルスの立ち上がり時間ｔｒ，並びに立ち下がり時間
ｔｆは、ｔｒ＝ｔｆ＝π×（Ｌ×ＣP3）1/2 なる関係で
表わされる。従って、コイル８のインダクタンス値が従
来の場合と同じであれば、維持パルスの立ち上がり時間
ｔｒや立ち下がり時間ｔｆは従来よりも速くなって高速
動作となる。
【００４３】尚、実施例ではＡＣ型のプラズマディスプ
レイパネルに適用される駆動回路について説明したが、
本発明の駆動回路はその他の表示パネル，即ち、ＤＣ型
のプラズマディスプレイパネルやＥＬパネル等にも適用
できる。
レイパネルに適用される駆動回路について説明したが、
本発明の駆動回路はその他の表示パネル，即ち、ＤＣ型
のプラズマディスプレイパネルやＥＬパネル等にも適用
できる。
【００４４】
【発明の効果】以上に説明したように、本発明の表示パ
ネルの駆動回路によれば、パネル電極間静電容量に等価
的に直列接続されてパネル電極間静電容量の充放電時に
共振電流を発生する充放電回路部と、表示パネルの電極
を一定に保つ電圧クランプ部とを含む基本構成におい
て、充放電回路部の回収用コンデンサの静電容量値を少
なくともパネル電極間静電容量と電圧クランプ部におけ
るスイッチの静電容量との総和と同等な値から３倍まで
の値とし、回収用コンデンサの充放電に要する時間及び
駆動回路が安定化されるまでの時間を短縮化しているの
で、従来のように電荷回収動作を高速に立ち上げるため
の電荷回収専用の別電源や特別な起動回路を用いること
無く、低価な部品を用いて簡素な構成で電荷回収動作を
高速に立ち上げて安定化させることができるようにな
る。又、特に充放電回路部に備えられる回収用コンデン
サには静電容量が小さく、しかも低価格で低損失な特性
が得られる多種類のものを用いることができるため、高
い回収率と信頼性とを合わせ持つ表示パネルの駆動回路
が提供され、工業上非常に有益となる。
ネルの駆動回路によれば、パネル電極間静電容量に等価
的に直列接続されてパネル電極間静電容量の充放電時に
共振電流を発生する充放電回路部と、表示パネルの電極
を一定に保つ電圧クランプ部とを含む基本構成におい
て、充放電回路部の回収用コンデンサの静電容量値を少
なくともパネル電極間静電容量と電圧クランプ部におけ
るスイッチの静電容量との総和と同等な値から３倍まで
の値とし、回収用コンデンサの充放電に要する時間及び
駆動回路が安定化されるまでの時間を短縮化しているの
で、従来のように電荷回収動作を高速に立ち上げるため
の電荷回収専用の別電源や特別な起動回路を用いること
無く、低価な部品を用いて簡素な構成で電荷回収動作を
高速に立ち上げて安定化させることができるようにな
る。又、特に充放電回路部に備えられる回収用コンデン
サには静電容量が小さく、しかも低価格で低損失な特性
が得られる多種類のものを用いることができるため、高
い回収率と信頼性とを合わせ持つ表示パネルの駆動回路
が提供され、工業上非常に有益となる。
【図１】本発明の一実施例に係るＡＣ型のプラズマディ
スプレイパネルの駆動回路を示したものである。
スプレイパネルの駆動回路を示したものである。
【図２】図１に示す駆動回路による処理信号（駆動電
圧）及びその電流（駆動電流）の波形を示したタイミン
グチャートである。
圧）及びその電流（駆動電流）の波形を示したタイミン
グチャートである。
【図３】（ａ）〜（ｅ）はそれぞれ図２における各期間
の動作に対応した駆動回路によるクランプ動作を示した
ものである。
の動作に対応した駆動回路によるクランプ動作を示した
ものである。
【図４】図１に示す駆動回路に備えられる電力回収用コ
ンデンサにおける容量と回収率との関係を示したもので
ある。
ンデンサにおける容量と回収率との関係を示したもので
ある。
【図５】従来の表示パネルの一例であるＡＣ型のプラズ
マディスプレイパネルの基本構成を示したもので、
（ａ）はその局部に関する平面図、（ｂ）は（ａ）に示
すｘ−ｘ′線方向における側面断面図である。
マディスプレイパネルの基本構成を示したもので、
（ａ）はその局部に関する平面図、（ｂ）は（ａ）に示
すｘ−ｘ′線方向における側面断面図である。
【図６】図５に示すプラズマディスプレイパネルの電極
配置を示した平面図である。
配置を示した平面図である。
【図７】図５に示すプラズマディスプレイパネルの駆動
回路を示したものである。
回路を示したものである。
【図８】図７に示す駆動回路による処理信号の波形を示
したタイミングチャートであり、（ａ）は一方の走査電
極側駆動回路におけるＡ点での走査電極パルスに関する
もの、（ｂ）は他方の維持電極側駆動回路におけるＢ点
での維持電極パルスに関するもの、（ｃ）は面放電電極
間の動作に関連した走査電極−維持電極の合成波形に関
するものである。
したタイミングチャートであり、（ａ）は一方の走査電
極側駆動回路におけるＡ点での走査電極パルスに関する
もの、（ｂ）は他方の維持電極側駆動回路におけるＢ点
での維持電極パルスに関するもの、（ｃ）は面放電電極
間の動作に関連した走査電極−維持電極の合成波形に関
するものである。
１，３９ パネル電極間静電容量 ２ 充放電回路部 ４，５，６，７，３０，３２，３５，３６ ＦＥＴスイ
ッチング素子 ８，３４ コイル ９ 抵抗 １０，１１，２８，３１，３３ ダイオード １２ 電力回収用コンデンサ １６ａ 維持電極 １６ｂ 走査電極 １６ｃ 金属電極 １７ 列電極 １８ 隔壁 １９ 画素 ２０ プラズマディスプレイパネル ２１，２２ 絶縁基板 ２３ａ，２３ｂ 絶縁層 ２４ 蛍光体 ２５ 保護層 ２６ 放電ガス空間 ２７ シール部 ２９ 電荷回収用コンデンサ
ッチング素子 ８，３４ コイル ９ 抵抗 １０，１１，２８，３１，３３ ダイオード １２ 電力回収用コンデンサ １６ａ 維持電極 １６ｂ 走査電極 １６ｃ 金属電極 １７ 列電極 １８ 隔壁 １９ 画素 ２０ プラズマディスプレイパネル ２１，２２ 絶縁基板 ２３ａ，２３ｂ 絶縁層 ２４ 蛍光体 ２５ 保護層 ２６ 放電ガス空間 ２７ シール部 ２９ 電荷回収用コンデンサ
Claims (1)
- 【請求項１】 表示パネルに印加するパルスを発生する
回路であって、該表示パネルの電極に接続されて該表示
パネルの電極に関するパネル電極間静電容量に等価的に
直列接続されて該パネル電極間静電容量の充放電時に共
振電流を発生させる充放電回路部と、前記表示パネルの
電極を一定の電位に保つために該表示パネルの電極に接
続される電圧クランプ部とを含む表示パネルの駆動回路
において、前記充放電回路部は、前記パネル電極間静電
容量の充放電時に共振電流を発生させるためのコイル
と、前記パネル電極間静電容量を充放電する際の無効電
力を回収する回収コンデンサと、前記パネル電極間静電
容量の充電及び放電における共振電流のそれぞれの電流
を独立に制御するスイッチ部とを備え、且つ該コイル，
該回収コンデンサ，及び該スイッチ部を直列接続して成
り、前記電圧クランプ部は、前記表示パネルの電極及び
電源線の間に接続された電源用スイッチと、前記表示パ
ネルの電極及び接地線の間に接続された接地用スイッチ
とから成り、更に、前記回収用コンデンサの静電容量値
は、少なくとも前記パネル電極間静電容量と前記電圧ク
ランプ部における前記電源用スイッチ及び前記接地用ス
イッチの静電容量との総和と同等な値から３倍までの値
であることを特徴とする表示パネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6273430A JP2715939B2 (ja) | 1994-11-08 | 1994-11-08 | 表示パネルの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6273430A JP2715939B2 (ja) | 1994-11-08 | 1994-11-08 | 表示パネルの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08137432A JPH08137432A (ja) | 1996-05-31 |
| JP2715939B2 true JP2715939B2 (ja) | 1998-02-18 |
Family
ID=17527801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6273430A Expired - Fee Related JP2715939B2 (ja) | 1994-11-08 | 1994-11-08 | 表示パネルの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715939B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3006534B2 (ja) * | 1997-03-31 | 2000-02-07 | 日本電気株式会社 | 半導体装置 |
| JP2976923B2 (ja) * | 1997-04-25 | 1999-11-10 | 日本電気株式会社 | 容量性負荷の駆動装置 |
| JP4660020B2 (ja) * | 2001-06-14 | 2011-03-30 | パナソニック株式会社 | ディスプレイパネルの駆動装置 |
| WO2006100722A1 (ja) * | 2005-03-18 | 2006-09-28 | Hitachi Plasma Patent Licensing Co., Ltd. | 充放電装置、表示装置、プラズマ・ディスプレイ・パネルおよび充放電の方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866349A (en) * | 1986-09-25 | 1989-09-12 | The Board Of Trustees Of The University Of Illinois | Power efficient sustain drivers and address drivers for plasma panel |
| JP2746792B2 (ja) * | 1992-03-19 | 1998-05-06 | 富士通株式会社 | 交流駆動型プラズマディスプレイパネル用ドライバ及びその制御方法 |
| JP2770657B2 (ja) * | 1992-06-09 | 1998-07-02 | 日本電気株式会社 | プラズマディスプレイの駆動装置 |
-
1994
- 1994-11-08 JP JP6273430A patent/JP2715939B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08137432A (ja) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755201B2 (ja) | プラズマディスプレイパネルの駆動回路 | |
| US6072447A (en) | Plasma display panel drive circuit provided with series resonant circuits | |
| EP0548051B1 (en) | Method for sustaining cells and pixels of plasma panels, electro-luminescent panels, LCD's or the like and a circuit for carrying out the method | |
| KR100662069B1 (ko) | 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로 | |
| JP2751951B2 (ja) | 表示パネルの駆動回路 | |
| JP4299497B2 (ja) | 駆動回路 | |
| US6680581B2 (en) | Apparatus and method for driving plasma display panel | |
| US20030071768A1 (en) | Plasma display panel and method for driving the same | |
| JP2003177706A (ja) | プラズマディスプレイパネル、その駆動装置及びその駆動方法 | |
| KR100467448B1 (ko) | 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 | |
| JPH08160901A (ja) | 表示パネルの駆動回路 | |
| JP2003208121A (ja) | 容量性負荷を駆動するエネルギー回収回路 | |
| JP2003533722A (ja) | フラットパネルディスプレイ用のエネルギー回復部を有する駆動回路 | |
| JP2001013917A (ja) | ディスプレイ装置 | |
| JPH10149135A (ja) | プラズマディスプレイ装置 | |
| JP2715939B2 (ja) | 表示パネルの駆動回路 | |
| KR100502905B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 | |
| KR100363515B1 (ko) | 플라즈마 디스플레이 패널의 전력 회수장치 | |
| WO2001093236A2 (en) | Display panel having sustain electrodes and sustain circuit | |
| KR20060006825A (ko) | 플라즈마 디스플레이 패널을 위한 에너지 복구 디바이스 | |
| US20060279483A1 (en) | Method and apparatus for driving plasma display panel | |
| KR100502906B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| KR100490554B1 (ko) | 자기 에너지를 이용한 플라즈마 디스플레이 패널의 에너지회수장치 및 이를 구비하는 플라즈마 디스플레이 패널의구동장치 | |
| KR100502348B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로 | |
| JPS5820541B2 (ja) | プラズマ・デイスプレイ・パネル駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |