KR100432292B1 - 차지 펌프 회로 및 평면 표시 장치 - Google Patents

차지 펌프 회로 및 평면 표시 장치 Download PDF

Info

Publication number
KR100432292B1
KR100432292B1 KR10-2001-0030045A KR20010030045A KR100432292B1 KR 100432292 B1 KR100432292 B1 KR 100432292B1 KR 20010030045 A KR20010030045 A KR 20010030045A KR 100432292 B1 KR100432292 B1 KR 100432292B1
Authority
KR
South Korea
Prior art keywords
circuit
charge pump
signal
line driver
pump circuit
Prior art date
Application number
KR10-2001-0030045A
Other languages
English (en)
Other versions
KR20010109485A (ko
Inventor
사사끼야스시
미야따께마사끼
사또하지메
쯔나시마다까노리
하나자와야스유끼
히라이호꼬
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000162780A external-priority patent/JP4612153B2/ja
Priority claimed from JP2001004163A external-priority patent/JP4690554B2/ja
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20010109485A publication Critical patent/KR20010109485A/ko
Application granted granted Critical
Publication of KR100432292B1 publication Critical patent/KR100432292B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the Schenkel-type
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

어레이 기판 상에 구동 회로 등을 배치한 평면 표시 장치에 있어서, 외부 제어 회로의 컴팩트화와 저비용을 실현하는 기술을 개시한다. 외부 제어 회로에 포함되는 적어도 하나의 차지 펌프 회로를 어레이 기판에 배치함과 함께, 상기 차지 펌프 회로의 출력부와 접지 GND 간에 접속되는 출력측 용량 및 클럭 입력부의 입력측 용량을 상기 어레이 기판 밖에 배치한다.

Description

차지 펌프 회로 및 평면 표시 장치{CHARGE PUMP CIRCUIT AND FLAT DISPLAY DEVICE}
본 발명은 화소부와 그 구동 회로를 동일 기판 상에 일체로 형성한 평면 표시 장치와, 이 평면 표시 장치에 이용되는 차지 펌프 회로에 관한 것이다.
최근, 평면 표시 장치의 주류는 화소마다 스위치 소자로서 TFT(박막 트랜지스터)를 배치한 액티브 매트릭스형 액정 표시 장치가 되고 있다. 또한 최근에는 화소부가 형성된 어레이 기판 상에 구동 회로나 전원 회로 등을 일체로 형성한 액정 표시 장치의 개발도 진행되고 있다.
이 종류의 액정 표시 장치에서는 외부 제어 회로로부터 어레이 기판 상의 구동 회로와 전원 회로 등에 각종 클럭 신호나 전원 전압 등이 공급되어 있다. 현재, 외부 제어 회로를 컴팩트화하기 위해서, 외부 제어 회로에 포함되는 차지 펌프 회로를 어레이 기판 상에 배치하는 것이 검토되고 있다.
그러나, 현재 상태의 제조 프로세스에서는 차지 펌프 회로에 필요한 대용량 컨덴서를 어레이 기판 상에 형성할 수는 없기 때문에, 외부 제어 회로를 지금 이상으로 컴팩트로 하는 것은 곤란하였다. 또한, 차지 펌프 회로를 화소부나 구동 회로 등과 동일한 제조 프로세스로 제조할 수 있으면, 차지 펌프 회로를 외부 제어 회로에 실장하는 경우에 비하여 저비용으로 제조할 수 있다. 그러나, 먼저 설명했듯이, 차지 펌프 회로를 어레이 기판 상에 형성하는 것은 곤란하기 때문에 저비용화도 곤란하였다.
한편, 어레이 기판과 같은 유리판 상에 TFT를 형성하는 작업은 제조 프로세스가 어렵고, 트랜지스터 특성이 불안정하게 되는 경우가 많다. 따라서, 차지 펌프 회로를 어레이 기판 상에 형성한 경우, 회로를 구성하는 TFT의 트랜지스터 특성이 불안정해지는 것이 예상된다. 이 경우, 임계치에 변동이 생겨 차지 펌프 회로로부터의 출력 전압이 안정되지 않는다는 문제가 생긴다.
또한, 어레이 기판 상의 TFT를 다결정 Si으로 형성한 경우, 그 TFT의 능력은 단결정 Si에서 형성한 경우에 비하여 뒤떨어진다. 이것을 보충하기 위해서 TFT의 게이트 폭을 넓게 하면 회로의 배치에 필요한 면적이 커진다. 따라서, 어레이 기판 상에 배치하는 차지 펌프 회로를 TFT에서 형성한 경우에는 화소부 주변의 프레임 영역이 커진다는 문제가 생긴다.
본 발명의 목적은 외부 제어 회로의 컴팩트화와 저비용을 실현한 평면 표시 장치를 제공하는데 있다.
본 발명의 다른 목적은, TFT의 제조 프로세스에 영향받지 않고 차지 펌프 회로로부터의 출력 전압을 안정시킬 수 있는 차지 펌프 회로를 제공하는데 있다.
본 발명의 또 다른 목적은 프레임 영역을 크게 하지 않고 차지 펌프 회로를 어레이 기판 상에 배치할 수 있는 평면 표시 장치를 제공하는데 있다.
도 1은 실시 형태 1에 따른 액정 표시 장치의 회로도.
도 2a는 도 1에 도시하는 차지 펌프 회로의 회로도, 도 2b는 도 2a의 등가 회로도.
도 3a ∼ 도 3c는 도 2a에 도시하는 차지 펌프 회로의 동작을 설명하기 위한 타이밍차트.
도 4는 실시 형태 2에 따른 차지 펌프 회로의 회로도.
도 5a ∼ 도 5e는 도 4에 도시하는 차지 펌프 회로(20)의 동작을 설명하기 위한 타이밍차트.
도 6은 실시 형태 3에 따른 차지 펌프 회로의 회로도.
도 7은 실시 형태 3에 따른 차지 펌프 회로의 다른 구성예를 나타내는 회로도.
도 8은 실시 형태 3에 따른 차지 펌프 회로의 또 다른 구성예를 나타내는 회로도.
도 9는 실시 형태 4에 따른 액정 표시 장치의 회로도.
도 10은 실시 형태 5에 따른 액정 표시 장치의 회로도.
도 11은 실시 형태 6에서 신호를 전환하기 위한 구성을 나타내는 회로도.
도 12는 실시 형태 7에 따른 액정 표시 장치의 회로도.
도 13은 실시 형태 8에 따른 액정 표시 장치의 회로도.
도 14는 실시 형태 8에서 어레이 기판 상에 바이패스 컨덴서를 배치한 예를 나타내는 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 차지 펌프 회로
11 : 박막 트랜지스터(TFT)
12 : 화소 전극
14 : 클럭 입력부
13 : 보조 용량
15 : 출력측 용량
16 : 입력측 용량
17 : NchTFT
18 : NchTFT
19 : 레벨 시프트 회로
20 : 차지 펌프 회로
21 : 전원 입력부
22 : 출력부
23 : 센서 회로
24 : 입력 전환 회로
25 : NchTFT
26 : NchTFT
27 : PchTFT
28 : 클럭 입력부
29 : 입력측 용량
30 : 차지 펌프 회로
31 : 클럭 입력부
32 : 입력측 용량
34 : 출력부
35 : 출력측 용량
36 : 다이오드 회로
38 : 다이오드 회로
40 : 차지 펌프 회로
41 : 출력부
42 : 출력측 용량
44 : 입력측 용량
45 : 입력부
46 : 다이오드 회로
47 : 다이오드 회로
48 : 분주 회로
50 : 연산 증폭기
100 : 액정 표시 장치
101 : 어레이 기판
102 : 외부 제어 회로
103 : 화소부
104 : 주사선 구동 회로
105 : 신호선 구동 회로
110 : 차지 펌프 회로
115 : 외부 신호 라인
116 : 외부 전원 라인
117 : 내부 전압원 라인
118 : 내부 전압원 라인
120 : 바이패스 컨덴서
136 : NchTFT
137 : PchTFT
138 : NchTFT
139 : PchTFT
200 : 액정 표시 장치
300 : 액정 표시 장치
400 : 액정 표시 장치
500 : 액정 표시 장치
S : 신호선
G : 주사선
C : 보조 용량선
Cs : 용량
CKV : 수직 클럭 신호
STV : 수직 스타트 신호
CKH : 수평 클럭 신호
STH : 수평 스타트 신호
VDD1 : 전원 전압
VDD2 : 전원 전압
GND : 접지 전위
CKU : 클럭 신호
pg : 중간 노드
Vth : 임계치
α : 승압비
VDD : 전원 전압
ps : 중간 노드
Vthn : 임계치
Vthp : 임계치
Vg1 : 출력 전압
Vg2 : 출력 전압
상기 목적을 달성하기 위해서, 본 발명의 제1 특징은 상호 교차하는 복수 라인의 주사선 및 복수 라인의 신호선, 이들 양선의 각 교차부에 배치된 스위치 소자, 상기 스위치 소자에 접속된 화소 전극을 포함하는 제1 기판과, 상기 화소 전극과 대향하는 대향 전극을 포함하는 제2 기판과, 상기 제1 기판과 상기 제2 기판 간에 유지된 표시층과, 상기 신호선에 데이터 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로를 구비하고, 상기 신호선 구동 회로와 상기 주사선 구동 회로에 대하여, 외부 제어 회로로부터 제어 신호와 전원 전압이 공급되도록 구성된 평면 표시 장치에 있어서, 상기 외부 제어 회로에 포함되는 적어도 하나의 차지 펌프 회로를 상기 제1 기판 상에 배치하고, 상기 차지 펌프 회로의 클럭 입력부에 접속되는 제1 용량과, 출력부와 접지 간에 접속되는 제2 용량을 상기 제1 기판의 외부에 배치한 것에 있다.
상기 다른 목적을 달성하기 위해서, 본 발명의 제2 특징은, 차지 펌프 회로에서 전원 전압이 공급되는 제1 전극 영역과 제3 전극 영역 및 제1 중간 노드의 전위에 접속하는 제2 전극 영역을 갖는 제1 트랜지스터와, 전원 전압이 공급되는 제1 전극 영역, 제2 중간 노드의 전위에 접속하는 제2 전극 영역 및 상기 제1 중간 노드의 전위에 접속하는 제3 전극 영역을 갖는 제2 트랜지스터와, 상기 제2 중간 노드의 전위에 접속하는 제1 전극 영역, 제3 용량과 함께 출력부에 접속하는 제2 전극 영역 및 상기 제1 중간 노드의 전위에 접속하는 제3 전극 영역을 갖는 제3 트랜지스터를 구비하고, 제1 용량을 통해 제1 클럭 신호를 입력하는 제1 클럭 입력부가상기 제1 중간 노드에 접속되며, 제2 용량을 통해 제2 클럭 신호를 입력하는 제2 입력부가 상기 제2 중간 노드에 접속한 것에 있다.
상기 다른 목적을 달성하기 위해서, 본 발명의 제3 특징은 차지 펌프 회로에서 제1 도전형의 제1 트랜지스터와 제2 도전형의 제2 트랜지스터를 직렬로 접속함과 함께, 이 트랜지스터쌍을 또한 2개 직렬로 접속한 것에 있다.
상기 다른 목적을 달성하기 위해서, 본 발명의 제4 특징은, 제1 도전형의 제1 트랜지스터와 제2 도전형의 제2 트랜지스터를 병렬로 접속함과 함께, 이 트랜지스터쌍을 또한 2개 직렬로 접속한 것에 있다.
상기 다른 목적을 달성하기 위해서, 본 발명의 제5 특징은 차지 펌프 회로에서, 제1 도전형의 제1 트랜지스터와 제2 도전형의 제2 트랜지스터를 직렬로 접속함과 함께, 이 트랜지스터쌍을 또한 2개 직렬로 접속한 제1 차지 펌프 회로와, 제2 도전형의 제1 트랜지스터와 제1 도전형의 제2 트랜지스터를 직렬로 접속함과 함께, 이 트랜지스터쌍을 또한 2개 직렬로 접속한 제2 차지 펌프 회로와, 상기 제1 차지 펌프 회로로부터의 출력을 정극성의 전원 전압으로 하고, 또한 상기 제2 차지 펌프 회로로부터의 출력을 부극성의 전원 전압으로 하는 연산 증폭기를 구비한 것에 있다.
상기 또 다른 목적을 달성하기 위해서, 본 발명의 제6 특징은 서로 교차하는 복수 라인의 주사선 및 복수 라인의 신호선, 이들 양 선의 각 교차부에 배치된 스위치 소자, 상기 스위치 소자에 접속된 화소 전극을 포함하는 제1 기판과, 상기 화소 전극과 대향하는 대향 전극을 포함하는 제2 기판과, 상기 제1 기판과 상기 제2기판 간에 유지된 표시층과, 상기 신호선에 데이터 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로를 구비하고, 상기 신호선 구동 회로와 상기 주사선 구동 회로에 대하여, 외부 제어 회로로부터 제어 신호나 전원 전압이 공급되도록 구성된 평면 표시 장치에 있어서, 상기 외부 제어 회로에 포함되는 적어도 하나의 차지 펌프 회로를 상기 제1 기판 상의 상기 주사선 구동 회로를 배치하는 영역과 상대하는 영역에 배치한 것에 있다.
하나의 바람직한 형태로는, 상기 제1 기판은 어레이 기판으로 상기 제2 기판은 대향 기판이다. 상기 표시층은 액정층 또는 형광체 발광층이다. 상기 제1 용량은 입력측 용량이고, 상기 제2 용량은 출력측 용량이다.
하나의 바람직한 형태로는, 상기 제1 전극 영역은 소스 전극, 상기 제2 전극 영역은 드레인 전극, 상기 제3 전극 영역은 게이트 전극이다. 상기 제1 중간 노드는 노드 pg이고, 상기 제2 중간 노드는 노드 ps이다.
또한, 상기 제1 도전형과 제2 도전형은 서로 반대 도전형이다. 즉, 제1 도전형이 n형이면, 제2 도전형은 p형이고 제1 도전형이 p형이면 제2 도전형은 n형이다.
<본 발명의 실시 형태>
본 발명의 바람직한 실시 형태에 대하여 설명한다. 여기서는 본 발명에 따른 차지 펌프 회로 및 평면 표시 장치를 액티브 매트릭스형 액정 표시 장치에 적용한 경우에 대해 설명한다.
[실시 형태 1]
도 1은 실시 형태 1에 따른 액정 표시 장치의 회로도이다. 도 1에서는 어레이 기판과 대향 배치되는 대향 기판의 도시를 생략하고 있다.
어레이 기판(101) 상에는 화소부(103), 주사선 구동 회로(104), 신호선 구동 회로(105) 및 차지 펌프 회로(10)가 배치되어 있다.
화소부(103)에는 복수 라인의 신호선 S1, S2, S3 …(이하, S라고 한다), 및 이것과 교차하는 복수 라인의 주사선 G1, G2 …(이하, G라고 한다)가 배치되어 있다. 상기 양선의 각 교차부에는 스위치 소자로서의 TFT(11)가 접속되어 있다. 신호선 S와 주사선 G는 도시하지 않은 절연막에 의해 전기적으로 절연되어 있다.
TFT(11)의 소스 전극은 신호선 S에 접속되며, 드레인 전극은 화소 전극(12)에 접속되어 있다. 각 화소 전극(12)은 화소부(103)를 구성하는 복수의 화소에 대응한다. 각 화소 전극(12)과 대향하는 대향 전극(도시하지 않음)은 대향 기판(도시하지 않음)측에 형성되어 있다. 대향 전극(도시하지 않음)에는 외부 제어 회로(102)로부터 공통 전압이 주어지고 있다. 화소 전극(12)과 상기 대향 전극 간에는 표시층으로서 액정층(도시하지 않음)이 유지된다.
화소 전극(12)에는 상기 대향 전극과의 전위 관계를 유지하기 위해서, 병렬로 보조 용량(13)이 접속되어 있다. 이 보조 용량(13)은 화소 전극(12)과 보조 용량선 C1, C2 …(이하, C라고 한다) 간에 용량 Cs를 형성하고 있다. 보조 용량선 C는 모든 화소의 보조 용량(13)과 접속되어 있고, 외부 제어 회로(102)로부터 일정한 전압이 주어지고 있다.
주사선 구동 회로(104)는 1 수평 주사 기간 마다 주사 신호를 주사선 G1, G2 …의 순서로 출력한다. 주사선 구동 회로(104)에는 외부 제어 회로(102)로부터 수직 클럭 신호 CKV 및 수직 스타트 신호 STV가 공급되어 있다. 수직 스타트 신호 STV는 시프트 레지스터(도시하지 않음)에 의해 수직 클럭 신호 CKV에 동기하여 순차 시프트된다. 시프트 레지스터로부터의 출력은 레벨 시프트 회로(도시하지 않음)에 의해 필요한 전압에 레벨 변환되고 또한 버퍼(도시하지 않음)에 의해 전력 증폭된다. 그 후, 대응하는 주사선 G1, G2 …에 주사 신호로서 순차 출력된다.
신호선 구동 회로(105)는 아날로그 스위치(도시하지 않음)의 개폐를 제어하여 비디오 버스(도시하지 않음)에 공급된 비디오 데이터를 신호선 S1, S2, S3 …으로 샘플링하고 또한 일정 시간 홀드한다. 신호선 구동 회로(105)에는 외부 제어 회로(102)로부터 비디오 데이터, 수평 클럭 신호 CKH 및 수평 스타트 신호 STH가 공급되어 있다. 수평 스타트 신호 STH는 시프트 레지스터(도시하지 않음)에 의해 수평 클럭 신호 CKH에 동기하여 순차 시프트된다. 시프트 레지스터로부터의 출력에 의해, 아날로그 스위치가 순차 개폐하여 신호선 S1, S2, S3 …에 비디오 데이터가 샘플링되고 또한 일정 시간 홀드된다. 또, 신호선 구동 방식은 이 실시 형태와 같은 아날로그 샘플 홀드 방식 외에 디지털/아날로그 변환 방식이라도 된다.
주사선 구동 회로(104)와 신호선 구동 회로(105)는 전원 전압 VDD1과 VDD2에 의해 구동된다. VDD1은 외부 제어 회로(102)에 배치된 VDD1용 차지 펌프 회로(도시하지 않음)로부터 공급된다. VDD2는 어레이 기판(101) 상에 배치된 VDD2용 차지 펌프 회로(10)로부터 공급된다.
차지 펌프 회로(10)는 외부 제어 회로(102)로부터 VDD1의 공급을 받고 있다.이 VDD1은 차지 펌프 회로(10)에서 VDD2로 승압되어 주사선 구동 회로(104)와 신호선 구동 회로(105)에 공급된다.
차지 펌프 회로(10)의 출력부와 접지 전위 GND 간에 설치된 출력측 용량(15) 및 차지 펌프 회로(10)의 클럭 입력부에 설치된 입력측 용량(16)은 모두 어레이 기판(101) 밖에 배치되어 있다. 이들 용량은 출력 전압의 변동을 적게 하기 위해서 설치되고 있어 대용량인 것이 바람직하다. 이 실시 형태에서는 출력측 용량(15)과 입력측 용량(16)을 모두 외부 제어 회로(102)에 배치하고 있다. 단, 도 1에서는 차지 펌프 회로(10)의 출력부와 접지와의 관계를 이해하기 쉽게 하기 위해서, 출력측 용량(15)을 외부 제어 회로(102) 밖에 나타내고 있다. 출력측 용량(15)의 구성에 대하여 설명하면, 차지 펌프 회로(10)의 출력부로부터의 배선은 전극 패드를 통해 외부 제어 회로(102)로 유도되고, 외부 제어 회로(102)의 내부에 설치된 접지 전위 GND 간에서 출력측 용량(15)이 형성되어 있다. 단, 출력측 용량(15)과 입력측 용량(16)은 어레이 기판(101) 밖에 배치되어 있으면 되고, 2개 모두 외부 제어 회로(102) 내에 배치할 필요는 없다. 예를 들면, 출력측 용량(15)을 외부 제어 회로(102) 내에 배치하고 입력측 용량(16)을 밖에 배치해도 된다(혹은 이 반대의 조합이어도 된다).
출력측 용량(15)은 각 화소의 보조 용량(13)과 보조 용량선 C를 통해 접속되어 있다. 이와 같이, 모든 화소에 부착된 보조 용량(13)과, 어레이 기판(101) 밖에 배치된 출력측 용량(15)을 접속함으로써, 출력측 용량(15)의 용량 성분을 늘릴 수 있으므로 출력 전압의 또 다른 안정화를 도모할 수 있다. 화면이 고밀도화 혹은 대형화한 경우에 보조 용량(13)이 갖는 용량 Cs의 총합이 충분히 큰 것이면, 어레이 기판(101) 밖에 배치된 출력측 용량(15)의 용량을 작게하거나 혹은 출력측 용량(15) 그 자체를 불필요하다고 할 수 있다.
외부 제어 회로(102)는 컨트롤 IC, 디지털/아날로그 컨버터(이하, D/A 컨버터라고 한다), 레벨 시프트 회로, 차지 펌프 회로 등(모두 도시하지 않음)으로 구성되어 있다. 외부 제어 회로(102)는 외부로부터 공급되는 기준 클럭 신호 등에 기초하여 수직 클럭 신호 CKV, 수직 스타트 신호 STV, 수평 클럭 신호 CKH, 수평 스타트 신호 STH, 클럭 신호 CKU 등을 발생한다. 이 중 클럭 신호 CKU는 차지 펌프 회로(10)를 구동하기 위한 클럭 신호이다. 또한, 외부 제어 회로(102)는 외부로부터 공급되는 디지털의 비디오 데이터를 아날로그의 비디오 데이터로 변환한다. 또한, 외부 제어 회로(102)에 배치된 VDD1용 차지 펌프 회로는 외부로부터 공급되는 기준 전압에 기초하여 VDD1을 발생한다. 또한, 외부 제어 회로(102)는 대향 전극(도시하지 않음)에 공급하는 공통 전압 및 차지 펌프 회로(10)를 구동하기 위한 전원 전압 VDD2 등(공급 라인을 도시하지 않음)을 발생한다.
외부 제어 회로(102)와 어레이 기판(101) 간은 플렉시블 배선 기판(도시하지 않음)에 의해 접속되어 있다. 수직 클럭 신호 CKV 및 수직 스타트 신호 STV는 주사선 구동 회로(104)에 공급된다. 아날로그의 비디오 데이터, 수평 클럭 신호 CKH 및 수평 스타트 신호 STH는 신호선 구동 회로(105)에 공급된다. 클럭 신호 CKU 및 VDDP는 차지 펌프 회로(10)에 공급된다. 또, 도 1에서는 도면을 간략화하기 위해서 상기 각 신호의 공급 라인을 하나의 배선으로 나타내고 있다.
실시 형태 1에 따른 액정 표시 장치(100)에 따르면, 차지 펌프 회로(10)의 본체 부분을 외부 제어 회로(102)로부터 어레이 기판(101) 상으로 옮길 수 있으므로 외부 제어 회로(102)를 컴팩트화할 수 있다. 그리고, 차지 펌프 회로(10)의 본체 부분은 화소부(103), 주사선 구동 회로(104) 및 신호선 구동 회로(105)와 동일한 제조 프로세스로 제조할 수 있다. 이 때문에, 차지 펌프 회로(10)를 외부 제어 회로(102)에 배치하는 경우에 비하여 저비용으로 제조할 수 있다.
또한, 실시 형태 1에 따른 액정 표시 장치(100)에서는 차지 펌프 회로(10)의 출력측 용량(15)과 입력측 용량(16)을 대용량의 컨덴서로 할 수 있다. 따라서, 차지 펌프 회로(10)를 외부 제어 회로(102)에 배치한 경우와 마찬가지로 출력 전압을 안정시킬 수 있다. 특히, 출력측 용량(15)을 각 화소의 보조 용량(13)과 보조 용량선 C를 통해 접속하도록 구성한 경우에는 출력측 용량(15)의 용량 성분을 늘릴 수 있으므로 출력 전압의 한층 더 안정화를 도모할 수 있다.
즉, 실시 형태 1에 따른 액정 표시 장치(100)에서는 종래와 마찬가지로 차지 펌프 회로(10)로부터의 출력 전압을 안정시킬 수 있는 것뿐만 아니라 외부 제어 회로(102)의 컴팩트화와 저비용을 실현할 수 있다.
외부 제어 회로(102)의 컴팩트화와 저비용을 실현하기 위해서는 외부 제어 회로(102)에 포함되는 차지 펌프 회로 중 적어도 하나를 어레이 기판(101) 상에 배치하여, 그 출력측 용량과 입력측 용량을 어레이 기판(101)의 외부에 배치하면 된다. 예를 들면, VDD2용 차지 펌프 회로(10) 대신에, VDD1용 차지 펌프 회로(또는 그 밖의 차지 펌프 회로)를 어레이 기판(101) 상에 배치하도록 해도 된다. 또, 이들 차지 펌프 회로를 어레이 기판 상에 복수 배치하도록 해도 된다.
다음에, 차지 펌프 회로(10)의 회로 구성과 동작에 대하여 설명한다. 도 2a는 차지 펌프 회로(10)의 회로도, 도 2b는 그 등가 회로도이다. 도 2a, 도 2b에서는 도 1과 동등 부분에 동일 부호를 붙이고 있다.
차지 펌프 회로(10)는 2개의 NchTFT(17, 18), 출력측 용량(15) 및 입력측 용량(16)에 의해 구성되어 있다. NchTFT(17)의 드레인 전극측은 NchTFT(18)의 소스 전극 및 게이트 전극과 접속되어 있다. 또한, 출력측 용량(16) 및 입력측 용량(15)은 NchTFT(18)의 드레인 전극과 소스 전극에 각각 접속되어 있다. 도면 중, 기호 pg는 중간 노드를 나타내고 있다.
도 3a ∼ 도 3c는 차지 펌프 회로(10)의 동작을 설명하기 위한 타이밍차트이다. 이하, 도 2 및 도 3을 참조하면서 차지 펌프 회로(10)의 동작에 대하여 설명한다.
우선, 클럭 입력부(14)로부터 진폭 Vs의 클럭 신호 CKU를 입력한다. 예를 들면, 도 3a에 도시한 바와 같은 진폭 10V에서 주파수 1.5㎒의 방형파를 입력한다. 또한 전원 입력부(21)에는 전원 전압 VDD1로서, 예를 들면 DC10V를 입력한다(도시하지 않음).
중간 노드 pg에서는 입력 파형에 따라 다음과 같은 전압이 유지된다. 즉, 클럭 입력부(14)로부터 클럭 신호 CKU가 입력되어 있지 않은 기간(전압 0V의 기간)에서는 전원 전압 VDD1로부터 NchTFT(17)의 임계치 Vth분을 뺀 전압이 유지된다. 예를 들면, NchTFT(17)의 임계치 Vth가 2V로 하면 중간 노드 pg는 8V(VDD1-Vth)로유지된다. 또한, 클럭 입력부(14)로부터 클럭 신호 CKU가 입력되어 있는 기간(전압 10V의 기간)에서는 승압비 α로 승압된 진폭파형이 얻어진다. 예를 들면, 승압비 α가 1인 경우, 펄스 파형은 도 3b에 도시한 바와 같이 8 ∼ 18V(VDD1-Vth+αVs)의 진폭 파형이 얻어진다. 8 ∼ 18V의 진폭 파형이란, 진폭이 8 ∼ 18V 간에서 변화한다는 것이다. 그리고, 출력부(22)의 전압은 클럭 입력부(14)에 클럭 신호 CKU가 입력됨에 따라 서서히 승압되어 최종적으로는 VDD1 -2Vth+αVs의 출력 전압이 얻어진다. 예를 들면, 도 3c에서 NchTFT(18)의 임계치 Vth를 2V로 한 경우, 출력 전압으로서 16V가 얻어진다. 이 출력 전압은 도 1에 도시하는 전원 전압 VDD2로서 출력된다.
[실시 형태 2]
실시 형태 2에서는 어레이 기판 상에 배치한 차지 펌프 회로의 출력 전압을 안정시키기 위한 구성에 대하여 설명한다.
이 실시 형태 2에 따른 액정 표시 장치의 기본 구성은 실시 형태 1과 같으므로 설명을 생략한다. 여기서는 실시 형태 2에 따른 차지 펌프 회로의 특징적인 구성에 대해서만 설명한다.
도 4는 실시 형태 2에 따른 차지 펌프 회로의 회로도이다. 이 차지 펌프 회로(20)는 NchTFT(25), NchTFT(26), PchTFT(27), 입력측 용량(29, 32) 및 출력측 용량(35)에 의해 구성되어 있다.
NchTFT(26) 및 PchTFT(27)는 직렬로 접속되어 있다. NchTFT(25)의 드레인 전극측은 중간 노드 pg를 통하여 NchTFT(26)와 PchTFT(27) 각각의 게이트 전극에접속되어 있다. 클럭 입력부(28)로부터는 입력측 용량(29)을 통해 NchTFT(26)와 PchTFT(27) 각각의 게이트 전극에 클럭 신호 CKU가 공급된다. 또한, 클럭 입력부(31)로부터는, 입력측 용량(32)을 통해 NchTFT(26)와 PchTFT(27)의 중간 접속점인 중간 노드 ps에 클럭 신호 CKU의 반전 클럭 신호/CKU가 입력된다.
도 4에서 입력측 용량(29, 32)은 도 1의 입력측 용량(16)에 대응한다. 출력부(34)와 접지 GND 간에 설치된 출력측 용량(35)은 도 1의 출력측 용량(15)에 대응한다. 또한, 전원 전압 VDD는, 예를 들면 도 2a의 VDD1에 대응한다.
도 5a ∼ 도 5e는 차지 펌프 회로(20)의 동작을 설명하기 위한 타이밍차트이다. 이하, 도 5를 참조하면서 차지 펌프 회로(20)의 동작에 대하여 설명한다.
클럭 입력부(28)로부터 진폭 Vs의 클럭 신호 CKU를 또한 클럭 입력부(31)로부터 동일하게 진폭 Vs의 반전 클럭 신호 /CKU를 입력한다. 예를 들면, 도 5a, 도 5b에 도시한 바와 같은 진폭 10V에서 주파수 1.5㎒의 방형파와 그 반전 방형파를 입력한다. 또한 입력부(33)에는 전원 전압 VDD로서, 예를 들면 DC10V를 입력한다.
중간 노드 pg에서는 입력한 클럭 신호 CKU에 따라 다음과 같은 전압이 유지된다. 즉, 클럭 신호 CKU가 입력되어 있지 않은 기간에는 VDD로부터 NchTFT(25)의 임계치 Vth분만큼 뺀 전압이 유지된다. 예를 들면, NchTFT(25)의 임계치 Vth가 2V로 하면 중간 노드 pg는 도 5c에 도시한 바와 같이 8V(VDD-|Vth|)로 유지된다. 또한, 클럭 신호 CKU가 입력되어 있는 기간에는 승압비 α로 승압된 진폭 파형이 얻어진다. 예를 들면, 승압비 α가 1일 때에는 도 5c에 도시한 바와 같이, 8 ∼ 18V(VDD+Vs-|Vth|)의 진폭 파형이 얻어진다. 중간 노드 ps에는 NchTFT(26)가 온일때, 즉 클럭 신호 CKU가 Vs가 되는 기간에는 VDD가 유지된다. 예를 들면, 중간 노드 pg가 18V, VDD가 10V일 때는 10V가 유지된다. 한편, NchTFT(26)가 오프일 때 즉 클럭 신호 CKU가 0V가 되는 기간에는 도 5d에 도시한 바와 같이, 그 상승에 있어서 반전 클럭 신호/CKU의 진폭 Vs의 분만큼 순간적으로 전위가 상승하고, 그 후, 전위는 강하한다. 예를 들면, 반전 클럭 신호/CKU의 진폭이 10V인 경우에는 상승으로 순간적으로 20V(VDD+Vs)로 상승하고 그 후는 서서히 전위가 강하하다. 그리고, 출력부(34)에는 PchTFT(27)가 온일 때, 즉 반전 클럭 신호/CKU가 Vs가 되는 기간에 중간 노드 ps로부터 전류가 유입, 이 때의 중간 노드 ps에서의 전압 (VDD+Vs)가 출력 전압이 된다. 예를 들면, 중간 노드 pg가 8V, 중간 노드 ps가 20V일 때는 출력 전압으로서 20V가 얻어진다.
도 4에서 NchTFT(26)의 임계치 Vth가 트랜지스터 특성의 변동에 의해, 예를 들면 설계치보다도 커진 경우에는 VDD-|Vth|가 작아진다. 이 때문에, NchTFT(26)로부터의 출력만으로는 본래 필요한 출력 전압을 공급할 수 없어, 구동 회로를 정상적으로 동작시킬 수 없게 된다. 그러나, 이 실시 형태 2의 차지 펌프 회로(20)에서는 NchTFT(26)의 임계치 Vth의 변동에 상관없이, 반전 클럭 신호(/CKU)의 진폭의 분만큼 순간적으로 전위가 상승한다. 이 때문에, 이 때의 중간 노드 ps에서의 전압 (VDD+Vs)를 출력 전압으로서 추출함으로써 항상 안정된 출력 전압을 얻을 수 있다.
따라서, 실시 형태 2에 따른 차지 펌프 회로(20)에서는 실시 형태 1의 효과 외에 TFT의 제조 프로세스에 영향받지 않고 출력 전압을 안정시킬 수 있다.
[실시 형태 3]
실시 형태 3에서는, 실시 형태 2와 동일하고, 어레이 기판 상에 배치한 차지 펌프 회로의 출력 전압을 안정시키기 위한 구성에 대하여 설명한다.
이 실시 형태 3에 따른 액정 표시 장치의 기본 구성은 실시 형태 1과 동일하기 위해서 설명을 생략한다. 여기서는 실시 형태 3에 따른 차지 펌프 회로의 특징적인 구성에 대해서만 설명한다.
도 6은 실시 형태 3에 따른 차지 펌프 회로의 회로도이다. 이 차지 펌프 회로(30)는 2개의 다이오드 회로(36, 38), 출력측 용량(42) 및 입력측 용량(44)에 의해 구성되어 있다. 다이오드 회로(36)는 직렬로 접속된 NchTFT(136)와 PchTFT(137)로 구성되고 있다. 또한, 다이오드 회로(38)는 직렬로 접속된 NchTFT(138)와 PchTFT(139)로 구성되어 있다. 또한, 이들 2개의 다이오드 회로(36, 38)는 직렬로 접속되어 있다. 또한, 차지 펌프 회로(30)의 입력부(45)에는 외부로부터 전원 전압으로서 VDD가 또한 클럭 입력부(43)에는 클럭 신호 CKU가 입력된다.
도 6에서 입력측 용량(44)은 도 1의 입력측 용량(16)에 대응한다. 출력부(41)와 접지 GND 간에 설치된 출력측 용량(42)은 도 1의 출력측 용량(15)에 대응한다.
상기한 바와 같이 구성된 다이오드 회로(36, 38)에서 회로를 구성하는 2개의 극성이 다른 TFT의 임계치는 대강 Vthn(NchTFT)+Vthp(PchTFT)로 나타낼 수 있다. 즉, 제조 프로세스의 변동에 의해 NchTFT 또는 PchTFT의 임계치가 설계치보다 어긋나도 Vthn+Vthp의 값은 일정해진다. 따라서, 실시 형태 3에 따른 차지 펌프 회로(30)에서는 TFT의 제조 프로세스에 영향받지 않고 출력 전압 Vg1, Vg2를 안정시킬 수 있다.
예를 들면, 도 6의 차지 펌프 회로(30)를 사용한 실험 예에서는 Vthn=2.5V, Vthp=-1.5V일 때도, Vthn=1.5V, Vthp=-2.5V일 때도 동일한 출력 전압을 얻을 수 있었다.
또한, 비교 실험으로서 도 6의 2개의 다이오드 회로(36, 38)를 동일 채널의 PchTFT로 구성하여 동일 조건으로 동작시켰다. 이 경우에는 Vthn=2.5V, Vthp=-1.5V일 때는 Vthn=1.5V, Vthp=-2.5V일 때보다도 출력 전압이 2V 작아지고, 화면 상에서 표시 얼룩짐이 나타나는 경우도 있었다.
도 7은 실시 형태 3의 다른 구성예를 나타내는 회로도이다. 도 7에 나타내는 차지 펌프 회로(40)에서는 NchTFT와 PchTFT를 병렬로 접속하고, 이들 두 개의 다이오드 회로(46, 47)를 직렬로 접속하고 있다. 이러한 회로 구성으로 한 경우도 도 6의 구성과 마찬가지의 효과를 얻을 수 있다.
도 8은 실시 형태 3의 또 다른 구성예를 나타내는 회로도이다. 도 8은 도 6의 차지 펌프 회로(30)에 차지 펌프 회로(40)와 연산 증폭기(50)를 접속한 구성예를 나타내고 있다.
차지 펌프 회로(40)는 차지 펌프 회로(30)에 포함되는 2개의 다이오드 회로(36, 38)의 NchTFT와 PchTFT의 배치를 교체한 것이다. 차지 펌프 회로(30)는 정극성의 출력 전압을 발생하고 차지 펌프 회로(40)는 부극성의 출력 전압을 발생한다. 차지 펌프 회로(30)와 차지 펌프 회로(40)에서 발생한 정부의 출력 전압은 연산 증폭기(50)에 정부의 전원 전압으로서 각각 입력된다. 또한, 외부로부터는 기준 전압으로서 전원 전압 VDD가 입력된다.
상기한 바와 같이 구성된 회로에서는 제조 프로세스의 변동에 의해, 차지 펌프 회로(30, 40)를 구성하는 TFT의 임계치가 설계치보다 어긋나도 이들 회로로부터 출력되는 정부의 출력 전압의 변동은 연산 증폭기(50)로 조정된다. 즉, TFT 제조 프로세스의 영향에 의한 출력 전압의 변동은 연산 증폭기(50) 내에서 거의 없앨 수 있기 때문에, 출력 전압 Vg1, Vg2를 안정시킬 수 있다. 또한, 출력 전압 Vg1, Vg2는 연산 증폭기(50)의 출력측에 배치된 저항의 값을 조정함으로써 임의의 전압으로 설정할 수 있다.
도 8에 나타내는 연산 증폭기(50)를 다른 실시 형태의 차지 펌프 회로와 조합할 수 있다. 이 경우도 정부의 출력 전압을 발생하는 2개의 차지 펌프 회로와 연산 증폭기(50)를 조합한다.
[실시 형태 4]
실시 형태 4에서는 외부 제어 회로(102)의 또 다른 컴팩트화와 저비용을 실현한 구성에 대하여 설명한다.
도 9는 실시 형태 4에 따른 액정 표시 장치(200)의 회로도이다. 도 9는 도 1에 대응하는 회로도로, 도 1과 동등 부분을 동일 부호로 나타내고 있다. 실시 형태 4에 따른 액정 표시 장치(200)의 기본 구성은 실시 형태 1과 동일하다. 여기서는 장황한 설명을 없애기 위해서, 실시 형태 1과 공통인 구성과 그 효과에 대해서는 설명을 생략하고, 실시 형태 4에 특징적인 구성과 그 효과에 대하여 설명한다.
차지 펌프 회로(10)는 외부 제어 회로(102)로부터 차지 펌프 회로(10)를 구동하기 위한 전원 전압 VDDP의 공급을 받고 있다. 이 VDDP는 VDD2로 승압되어 주사선 구동 회로(104)와 신호선 구동 회로(105)에 공급된다. VDD1은 실시 형태 1과 동일하게 외부 제어 회로(102)에 배치된 VDD1용 차지 펌프 회로로부터 주사선 구동 회로(104)와 신호선 구동 회로(105)에 공급된다.
또한, 차지 펌프 회로(10)는 외부 제어 회로(102)로부터 수평 클럭 신호 CKH의 공급을 받고 있다. 이 수평 클럭 신호 CKH는 레벨 시프트 회로(19)에서 실시 형태 1의 클럭 신호 CKU와 동일 전위까지 승압된 후, 차지 펌프 회로(10)에 입력된다. 또, 수평 클럭 신호 CKH 대신에 수평 스타트 신호 STH를 공급하고, 상기 클럭 신호 CKU와 동일 전위까지 승압하도록 해도 된다. 도 9에는 도시하지 않았지만, 차지 펌프 회로(10)의 클럭 입력부에 설치된 입력측 용량(16)은 외부 제어 회로(102) 내부에 배치되어 있다. 또, 차지 펌프 회로(10)의 규모가 작은 경우에는 입력측 용량(16)을 어레이 기판(101) 상에 배치해도 된다.
외부 제어 회로(102)로부터 공급된 수평 클럭 신호 CKH를 레벨 시프트 회로(19)를 통하지 않고 차지 펌프 회로(10)에 입력해도 된다. 이 경우에는 미리 수평 클럭 신호 CKH의 진폭을 적절한 전위로 설정해둔다.
실시 형태 4에 따른 액정 표시 장치(200)에서는 외부 제어 회로(102)로부터 차지 펌프 회로(10)에 클럭 신호 CKU를 공급할 필요가 없다. 이 때문에, 차지 펌프 회로(10)를 어레이 기판(101) 상으로 옮긴 경우라도, 외부 제어 회로(102)에 새로운 어레이 입력 핀을 증설하거나 클럭 신호 CKU를 생성하는 회로를 설치할 필요가 없다.
따라서, 실시 형태 4에 따른 액정 표시 장치(200)에서는 실시 형태 1과 마찬가지로 출력 전압의 안정화를 실현함과 함께, 외부 제어 회로(102)의 또 다른 컴팩트화와 저비용을 실현할 수 있다.
[실시 형태 5]
실시 형태 5에서는 외부 제어 회로(102)의 컴팩트화와 저비용을 실현하고 또한 저소비 전력을 달성한 구성에 대하여 설명한다.
도 10은 실시 형태 5에 따른 액정 표시 장치(300)의 회로도이다. 도 10은 도 9에 대응하는 회로도로 도 9와 동등 부분을 동일 부호로 나타내고 있다. 실시 형태 5에 따른 액정 표시 장치(300)의 기본 구성은 실시 형태 4와 동일하다. 여기서는 중복된 설명을 없애기 위해서 실시 형태 4(및 실시 형태 1)와 공통인 구성과 그 효과에 대해서는 설명을 생략하고 실시 형태 5에 특징적인 구성과 그 효과에 대하여 설명한다.
실시 형태 5에서는 차지 펌프 회로(10)와 레벨 시프트 회로(19) 간에 분주 회로(48)가 삽입되어 있다. 레벨 시프트 회로(19)에서 승압된 클럭 신호 CKH의 주파수는 분주 회로(48)에서 차지 펌프 회로(10)의 구동에 최적인 주파수로 변환된 후, 차지 펌프 회로(10)에 입력된다. 통상, 수평 클럭 신호 CKH의 주파수는 클럭 신호 CKU의 주파수에 비하여 높게 설정되어 있다. 이 때문에, 수평 클럭 신호 CKH의 전위를 승압하는 것만으로는 차지 펌프 회로(10)를 높은 주파수로 동작시키게된다. 그래서, 수평 클럭 신호 CKH의 주파수가 차지 펌프 회로(10)를 구동하는데 필요한 최소 주파수가 되도록 분주 회로(48)의 변환 레이트를 설정한다. 이에 따라, 차지 펌프 회로(10)에서의 동작 횟수를 필요 최소한으로 소비 전력의 저감을 도모하는 것이 가능해진다.
실시 형태 5에 따른 액정 표시 장치(300)에서는 실시 형태 4와 마찬가지로 출력 전압의 안정화와, 외부 제어 회로(102)의 또 다른 컴팩트화와 저비용을 실현함과 함께 또한 저소비 전력화를 달성할 수 있다.
[실시 형태 6]
실시 형태 4 및 5에서는 신호선 구동 회로(105)에 공급되는 수평 클럭 신호 CKH를 차지 펌프 회로(10)에도 공급하는 예를 나타내었다. 마찬가지의 효과는 주사선 구동 회로(104)에 공급되는 수직 클럭 신호 CKV 또는 수직 스타트 신호 STV를 차지 펌프 회로(10)에 공급함으로써도 얻어진다.
보다 바람직한 실시 형태로서, 신호선 구동 회로(105)에 공급되는 CKH(또는 STH)와, 주사선 구동 회로(104)에 공급되는 CKV(또는 STV)를 병용하여 어느 하나의 신호를 선택적으로 공급하도록 해도 된다. 일반적으로, CKV 및 STV는 CKH 및 STH에 비하여 주파수가 낮다. 이 때문에, 차지 펌프 회로(10)가 승압 동작하지 않는 대기 시에는 CKV(또는 STV)를 사용하고, 승압 동작을 하고 있는 활성 시에는 CKH(또는 STH)를 사용하는 것이 유효하다. 이에 따라, 차지 펌프 회로(10)에서의 동작 횟수를 적게 하여 소비 전력의 저감을 도모할 수 있다. 이러한 신호의 전환은, 예를 들면 도 11과 같은 회로 구성에 의해 실현할 수 있다.
도 11은 신호를 전환하기 위한 구성을 나타내는 회로도이다. 도 11은 도 10과 동등 부분을 동일 부호를 나타내고 있다.
도 11에서 센서 회로(23)는 차지 펌프 회로(10)의 동작 상태를 검지하는 회로이다. 이 센서 회로(23)는, 예를 들면 Vref와 VDD2를 입력으로 하는 차동 증폭 회로에 의해 구성할 수 있다. 입력 전환 회로(24)는 센서 회로(23)로부터 출력되는 신호 레벨에 따라 입력되는 신호를 전환하는 회로이다. 이 입력 전환 회로(24)는, 예를 들면 클럭드 인버터 회로로 구성할 수 있다.
차지 펌프 회로(10)의 동작 중 각 구동 회로에 출력되는 전원 전압 VDD2는 소정의 전압을 유지하고 있다. 그리고, 동작이 정지하면 전원 전압 VDD2의 전압은 저하한다. 센서 회로(23)는 Vref와 VDD2를 비교하여 VDD2≥Vref이면 하이 레벨의 신호를 또한 VDD2<Vref이면 로우 레벨의 신호를 각각 출력(OUT)한다. 입력 전환 회로(24)는 센서 회로(23)로부터 출력된 신호 레벨이 하이 레벨이면, 입력을 CKH(또는 STH)로 전환하고, 신호 레벨이 로우 레벨이면 입력을 CKV(또는 STV)로 전환한다. 이러한 동작에 의해 차지 펌프 회로(10)가 승압 동작하지 않은 대기 시에는 CKV(또는 STV)가 선택되며 승압 동작을 하고 있는 활성 시에는 CKH(또는 STH)가 선택된다. 또, 센서 회로(23)의 Vref는 외부로부터 입력된다. 이 때, 예를 들면 저항 분압에 의해 전위를 조정함으로써 원하는 전압을 설정할 수 있다.
따라서, 실시 형태 6에 도시한 바와 같은 회로 구성으로 한 경우에는 차지 펌프 회로(10)의 동작 상태에 따라 최적의 신호를 선택할 수 있으며, 실시 형태 5보다도 더욱 저소비 전력화를 달성할 수 있다. 도 11에 도시하는 센서 회로(23)와입력 전환 회로(24)는 도 9와 같은 레벨 시프트 회로(19)만의 구성에도 적용할 수 있다.
[실시 형태 7]
실시 형태 7에서는 외부 제어 회로(102)의 또 다른 컴팩트화와 저비용을 실현한 구성에 대하여 설명한다.
도 12는 실시 형태 7에 따른 액정 표시 장치(400)의 회로도이다. 도 12는 도 9에 대응하는 회로도로 도 9와 동등 부분을 동일 부호로 나타내고 있다. 실시 형태 7에 따른 액정 표시 장치(400)의 기본 구성은 실시 형태 4와 동일하다. 여기서는 중복된 설명을 없애기 위해서, 실시 형태 4(및 실시 형태 1)와 공통인 구성과 그 효과에 대해서는 설명을 생략하고, 실시 형태 7에 특징적인 구성과 그 효과에 대하여 설명한다.
실시 형태 7에서는 주사선 구동 회로(104) 및 신호선 구동 회로(105)에 공급되는 전원 전압 VDD1이 차지 펌프 회로용 전원 전압으로서 차지 펌프 회로(10)에도 공급되어 있다. 이 경우, 도 9와 같이 외부 제어 회로(102)로부터 차지 펌프 회로(10)에 전원 전압 VDDP를 공급할 필요가 없다. 이 때문에, 외부 제어 회로(102)로부터의 입력 전원의 수를 적게 할 수 있다.
따라서, 실시 형태 7의 액정 표시 장치(400)에서는 실시 형태 4와 마찬가지로 출력 전압의 안정화를 실현함과 함께, 외부 제어 회로(102)의 또 다른 컴팩트화와 저비용을 실현할 수 있다.
이 실시 형태 7의 구성에 실시 형태 5의 분주 회로(48)를 조합한 경우에는저소비 전력화를 달성할 수 있다. 또한, 도 11과 같이 차지 펌프 회로(10)의 동작 상태에 따라 입력되는 신호를 선택적으로 전환하는 구성으로 하는 것으로, 또 다른 저소비 전력화를 달성할 수 있다.
[실시 형태 8]
실시 형태 8에서는 프레임 영역을 크게 하지 않고 차지 펌프 회로를 어레이 기판 상에 배치할 수 있도록 한 구성에 대하여 설명한다.
도 13은 실시 형태 8에 따른 액정 표시 장치(500)의 회로도이다. 도 13에서는 주로 어레이 기판 상에서의 회로 배치를 나타내고 있다. 또한, 도 1과 동등 부분에 동일 부호를 붙이고 있다.
차지 펌프 회로(110)는 어레이 기판(101) 상의 주사선 구동 회로(104)가 배치되어 있는 영역과 상대하는 영역 A에 배치되어 있다. 외부 제어 회로(도시하지 않음)로부터 차지 펌프 회로(110)에의 클럭 신호나 전원 전압은, 외부 신호 라인(115) 및 외부 전원 라인(116)을 통하여 공급되며, 차지 펌프 회로(110)로부터의 출력 전압은 내부 전압원 라인(117, 118)을 통하여 주사선 구동 회로(104) 및 신호선 구동 회로(105)에 공급되어 있다. 또한, 차지 펌프 회로(110)의 클럭 입력부에 설치된 입력측 용량 및 출력부와 접지 GND 간에 설치된 출력측 용량(모두 도시하지 않음)은 상기 각 실시 형태와 마찬가지로 어레이 기판(101) 밖에 배치되어 있다.
일반적인 액티브 매트릭스형 액정 표시 장치에서는 주사선 구동 회로(104)와 신호선 구동 회로(105)를 화소부(103) 양측에 배치하지는 않고, 도 13과 같이 화소부(103)를 끼워서 L자형으로 배치하는 경우가 많다. 프레임 영역은 실장 시에 필요한 영역으로서 화소부(103)의 주위에 확보되어 있다. 도 1과 같이 차지 펌프 회로(110)를 주사선 구동 회로(104) 근방에 배치한 경우에는 이 부분의 프레임 영역을 크게 할 필요가 생긴다. 특히 TFT를 다결정 Si에서 형성한 경우에 그 게이트 폭을 넓게 한 경우에는 프레임 영역도 크게 해야 한다.
실시 형태 8에서는 도 13에 도시한 바와 같이, 어레이 기판(101) 상의 영역 A에 차지 펌프 회로(110)를 배치하고 있다. 영역 A에는 충분한 면적이 확보되어 있으므로 프레임 영역을 크게 하지 않고 차지 펌프 회로(110)를 어레이 기판(101) 상에 배치할 수 있다. 차지 펌프 회로(110)를 다결정 Si의 TFT로 형성하고, 그 게이트 폭을 넓게 한 경우라도 프레임 영역을 크게 할 필요는 없다. 도 13에 도시하는 차지 펌프 회로(110)로서, 상기 각 실시 형태에서 설명한 차지 펌프 회로(10)를 이용할 수 있다. 이 경우, 입력측 용량과 출력측 용량은 어레이 기판(101)의 외측 또는 외부 제어 회로 내에 배치된다.
도 14는 차지 펌프 회로(110) 대신에 바이패스 컨덴서(120)를 배치한 예를 나타내는 회로도이다. 이 경우도, 프레임 영역을 크게 하지 않고 어레이 기판(101)에 바이패스 컨덴서(120)를 배치할 수 있다. 바이패스 컨덴서(120)란, 전원 전압을 안정시키기 위한 컨덴서이다.
상술한 실시 형태 1 ∼ 8에서는 본 발명을 액정 표시 장치에 적용한 경우에 대해 설명하였다. 그러나, 표시층은 액정층뿐만아니라 다른 물질층으로 대체할 수 있다. 예를 들면, 표시층으로서 형광체 발광층을 이용할 수 있다. 이 경우에는본 발명을 유기 EL 패널로서 구성할 수 있다.
이상에서 상세히 설명한 바와같이, 본 발명에 따라, 외부 제어 회로의 컴팩트화와 저비용을 실현할 수 있고, TFT의 제조 프로세스에 영향받지 않고 차지 펌프 회로로부터의 출력 전압을 안정시킬 수 있으며, 또한, 차지펌프회로를 주사선 구동회로측에 배치할 필요가 없게 되어, 프레임 영역을 크게 하지 않고 차지 펌프 회로를 어레이 기판 상에 배치할 수 있는 효과가 있다.

Claims (19)

  1. 상호 교차하는 복수 라인의 주사선 및 복수 라인의 신호선, 이들 양선의 각 교차부에 배치된 박막 트랜지스터로 이루어진 스위치 소자, 상기 스위치 소자에 접속된 화소 전극을 포함하는 제1 기판과, 상기 화소 전극과 대향하는 대향 전극을 포함하는 제2 기판과, 상기 제1 기판과 상기 제2 기판 간에 유지된 표시층과, 상기 신호선에 데이터 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로를 포함하고,
    상기 신호선 구동 회로와 상기 주사선 구동 회로에 대하여 외부 제어 회로로부터 제어 신호와 전원 전압이 공급되도록 구성된 평면 표시 장치에 있어서,
    상기 외부 제어 회로에 포함되고, 박막 트랜지스터를 갖는 적어도 하나의 차지 펌프 회로를 상기 제1 기판 상에 배치하고, 상기 차지 펌프 회로의 클럭 입력부에 접속되는 제1 용량과, 출력부와 접지 간에 접속되는 제2 용량을 상기 제1 기판 외부에 배치한 평면 표시 장치.
  2. 제1항에 있어서,
    상기 제1 용량과 제2 용량 중 적어도 하나를 상기 외부 제어 회로 내에 배치한 평면 표시 장치.
  3. 제1항에 있어서,
    상기 제2 용량에 상기 화소 전극과 병렬로 접속된 보조 용량의 용량 성분이 포함되는 평면 표시 장치.
  4. 차지 펌프 회로에 있어서,
    전원 전압이 공급되는 제1 전극 영역과 제3 전극 영역 및 제1 중간 노드의 전위에 접속하는 제2 전극 영역을 갖는 제1 트랜지스터와, 전원 전압이 공급되는 제1 전극 영역, 제2 중간 노드의 전위에 접속하는 제2 전극 영역 및 상기 제1 중간 노드의 전위에 접속하는 제3 전극 영역을 갖는 제2 트랜지스터와, 상기 제2 중간 노드의 전위에 접속하는 제1 전극 영역, 제3 용량과 함께 출력부에 접속하는 제2 전극 영역 및 상기 제1 중간 노드의 전위에 접속하는 제3 전극 영역을 갖는 제3 트랜지스터를 포함하고, 제1 용량을 통해 제1 클럭 신호를 입력하는 제1 클럭 입력부가 상기 제1 중간 노드에 접속되며, 제2 용량을 통하여 제2 클럭 신호를 입력하는 제2 입력부가 상기 제2 중간 노드에 접속된 차지 펌프 회로.
  5. 제4항에 있어서,
    상기 제1 트랜지스터와 제2 트랜지스터는 동일 극성의 트랜지스터이고,
    상기 제3 트랜지스터는 상기 제1 및 제2 트랜지스터와는 역극성의 트랜지스터인 차지 펌프 회로.
  6. 제4항에 있어서,
    상기 제2 클럭 신호는 상기 제1 클럭 신호의 반전 클럭 신호인 차지 펌프 회로.
  7. 제4항에 있어서,
    극성이 다른 제1 트랜지스터와 제2 트랜지스터를 직렬로 접속함과 함께, 이 트랜지스터쌍을 또한 2개 직렬로 접속한 차지 펌프 회로.
  8. 제4항에 있어서,
    극성이 다른 제1 트랜지스터와 제2 트랜지스터를 병렬로 접속함과 함께, 이 트랜지스터쌍을 또한 2개 직렬로 접속한 차지 펌프 회로.
  9. 차지 펌프 회로에 있어서,
    제1 도전형의 제1 트랜지스터와 제2 도전형의 제2 트랜지스터를 직렬로 접속함과 함께, 이 트랜지스터쌍을 또한 2개 직렬로 접속한 제1 차지 펌프 회로와, 제2 도전형의 제1 트랜지스터와 제1 도전형의 제2 트랜지스터를 직렬로 접속함과 함께, 이 트랜지스터쌍을 또한 2개 직렬로 접속한 제2 차지 펌프 회로와, 상기 제1 차지 펌프 회로로부터의 출력을 정극성의 전원 전압으로 하고, 또한 상기 제2 차지 펌프 회로로부터의 출력을 부극성의 전원 전압으로 하는 연산 증폭기를 포함한 차지 펌프 회로.
  10. 제1항에 있어서,
    상기 외부 제어 회로로부터 상기 신호선 구동 회로와 상기 주사선 구동 회로에 공급되는 제어 신호가 상기 차지 펌프 회로에도 공급되는 평면 표시 장치.
  11. 제10항에 있어서,
    상기 차지 펌프 회로에 공급되는 제어 신호의 전압 레벨을 소정의 전압 레벨로 시프트하는 레벨 시프트 회로를 포함하는 평면 표시 장치.
  12. 제10항에 있어서,
    상기 차지 펌프 회로에 공급되는 제어 신호의 주파수를 소정의 주파수로 변환하는 분주 회로를 포함하는 평면 표시 장치.
  13. 제10항에 있어서,
    상기 제어 신호는 상기 신호선 구동 회로에 공급되는 수평 클럭 신호 또는 수평 스타트 신호인 평면 표시 장치.
  14. 제10항에 있어서,
    상기 제어 신호는 상기 주사선 구동 회로에 공급되는 수직 클럭 신호 또는 수직 스타트 신호인 평면 표시 장치.
  15. 제10항에 있어서,
    상기 차지 펌프 회로의 동작 상태에 따라 상기 신호선 구동 회로에 공급되는 제어 신호 및 주사선 구동 회로에 공급되는 제어 신호 중 어느 한쪽을 상기 차지 펌프 회로에 선택적으로 공급하는 평면 표시 장치.
  16. 제15항에 있어서,
    상기 차지 펌프 회로가 승압 동작하지 않는 대기 시에는 상기 주사선 구동 회로에 공급되는 제어 신호를 선택하고, 상기 차지 펌프 회로가 승압 동작하고 있는 활성 시에는 상기 신호선 구동 회로에 공급되는 제어 신호를 선택하는 평면 표시 장치.
  17. 제1항에 있어서,
    상기 외부 제어 회로로부터 상기 신호선 구동 회로 또는 상기 주사선 구동 회로에 공급되는 전원 전압이 상기 차지 펌프 회로에도 공급되는 평면 표시 장치.
  18. 서로 교차하는 복수 라인의 주사선 및 복수 라인의 신호선, 이들 양 선의 각 교차부에 배치된 박막 트랜지스터로 이루어진 스위치 소자, 상기 스위치 소자에 접속된 화소 전극을 포함하는 제1 기판과, 상기 화소 전극과 대향하는 대향 전극을 포함하는 제2 기판과, 상기 제1 기판과 상기 제2 기판 간에 유지된 표시층과, 상기 신호선에 데이터 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로를 포함하고,
    상기 신호선 구동 회로와 상기 주사선 구동 회로에 대하여 외부 제어 회로로부터 제어 신호와 전원 전압이 공급되도록 구성된 평면 표시 장치에 있어서,
    상기 외부 제어 회로에 포함되고, 박막 트랜지스터를 갖는 적어도 하나의 차지 펌프 회로를 상기 제1 기판 상의 상기 주사선 구동 회로를 배치하는 영역과 상대하는 영역에 배치하는 평면 표시 장치.
  19. 서로 교차하는 복수 라인의 주사선 및 복수 라인의 신호선, 이들 양 선의 각 교차부에 배치된 박막 트랜지스터로 이루어진 스위치 소자, 상기 스위치 소자에 접속된 화소 전극을 포함하는 제1 기판과, 상기 화소 전극과 대향하는 대향 전극을 포함하는 제2 기판과, 상기 제1 기판과 상기 제2 기판 간에 유지된 표시층과, 상기 신호선에 데이터 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로를 포함하고,
    상기 신호선 구동 회로와 상기 주사선 구동 회로에 대하여 외부 제어 회로로부터 제어 신호와 전원 전압이 공급되도록 구성된 평면 표시 장치에 있어서,
    상기 외부 제어 회로에 포함되는 바이패스 컨덴서를 상기 제1 기판 상의 상기 주사선 구동 회로를 배치하는 영역과 상대하는 영역에 배치하는 평면 표시 장치.
KR10-2001-0030045A 2000-05-31 2001-05-30 차지 펌프 회로 및 평면 표시 장치 KR100432292B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-162780 2000-05-31
JP2000162780A JP4612153B2 (ja) 2000-05-31 2000-05-31 平面表示装置
JP2001004163A JP4690554B2 (ja) 2001-01-11 2001-01-11 平面表示装置
JP2001-004163 2001-01-11

Publications (2)

Publication Number Publication Date
KR20010109485A KR20010109485A (ko) 2001-12-10
KR100432292B1 true KR100432292B1 (ko) 2004-05-22

Family

ID=26593050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030045A KR100432292B1 (ko) 2000-05-31 2001-05-30 차지 펌프 회로 및 평면 표시 장치

Country Status (3)

Country Link
US (2) US6617796B2 (ko)
KR (1) KR100432292B1 (ko)
TW (1) TWI238375B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238375B (en) * 2000-05-31 2005-08-21 Toshiba Corp Pumping circuit and flat panel display device
KR100767377B1 (ko) * 2001-09-28 2007-10-17 삼성전자주식회사 유기 이.엘 디스플레이 패널과 이를 구비하는 유기 이.엘디스플레이 장치
GB0205860D0 (en) * 2002-03-13 2002-04-24 Koninkl Philips Electronics Nv Battery operated device with display
JP3873003B2 (ja) * 2002-04-24 2007-01-24 株式会社 日立ディスプレイズ 液晶表示装置及びtft基板
JP3970110B2 (ja) * 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
JP4320413B2 (ja) * 2002-09-11 2009-08-26 日本電気株式会社 半導体集積回路およびレイアウト設計装置
KR100737887B1 (ko) * 2003-05-20 2007-07-10 삼성전자주식회사 구동회로, 이를 갖는 평판표시장치 및 이의 구동방법
KR100531246B1 (ko) * 2003-06-23 2005-11-28 엘지.필립스 엘시디 주식회사 피모스소자의 누설전류 저감을 위한 평판디스플레이장치및 그 신호인가방법
JP4417693B2 (ja) * 2003-11-12 2010-02-17 東芝モバイルディスプレイ株式会社 Dc−dc変換回路
JP4490719B2 (ja) * 2004-04-02 2010-06-30 東芝モバイルディスプレイ株式会社 液晶表示装置
TWI273532B (en) * 2004-05-21 2007-02-11 Au Optronics Corp Data driving circuit and active matrix organic light emitting diode display
US6999015B2 (en) * 2004-06-03 2006-02-14 E. I. Du Pont De Nemours And Company Electronic device, a digital-to-analog converter, and a method of using the electronic device
KR101166824B1 (ko) * 2004-09-30 2012-07-19 엘지디스플레이 주식회사 유기 전계발광표시장치 및 이의 구동방법
KR100688803B1 (ko) * 2004-11-23 2007-03-02 삼성에스디아이 주식회사 전류 범위 제어회로, 데이터 구동부 및 발광 표시장치
JP4727261B2 (ja) * 2005-03-16 2011-07-20 三菱電機株式会社 分周回路、電源回路及び表示装置
KR101119186B1 (ko) 2005-04-06 2012-03-20 삼성전자주식회사 표시패널, 이를 갖는 표시장치 및 이의 제조 방법
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
JP5019194B2 (ja) * 2005-11-30 2012-09-05 株式会社ジャパンディスプレイセントラル 表示制御回路
KR100688789B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR100671643B1 (ko) * 2006-01-27 2007-01-19 삼성에스디아이 주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP4901252B2 (ja) * 2006-03-20 2012-03-21 ローム株式会社 負昇圧チャージポンプ回路、lcdドライバic、液晶表示装置
KR100833764B1 (ko) * 2007-01-22 2008-05-29 삼성에스디아이 주식회사 직류-직류 컨버터를 갖는 유기 전계 발광 표시 장치
JP5299407B2 (ja) 2010-11-16 2013-09-25 株式会社ジャパンディスプレイ 液晶表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199868A (ja) * 1993-12-28 1995-08-04 Canon Inc 表示装置
JPH09197366A (ja) * 1996-01-24 1997-07-31 Toshiba Corp 液晶駆動回路
JP2000010065A (ja) * 1998-06-22 2000-01-14 Hitachi Ltd 半導体集積回路装置
KR20010006264A (ko) * 1997-04-11 2001-01-26 스페이셔라이트 인코포레이티드 집적된 충전 펌프를 구비한 화소 구동 회로를 갖는 활성 매트릭스 디스플레이
JP2001100177A (ja) * 1999-09-30 2001-04-13 Casio Comput Co Ltd 表示駆動装置
JP2001183702A (ja) * 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001249317A (ja) * 2000-03-07 2001-09-14 Casio Comput Co Ltd 表示駆動装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3750855T2 (de) * 1986-02-21 1995-05-24 Canon Kk Anzeigegerät.
JP2771729B2 (ja) 1992-04-16 1998-07-02 三菱電機株式会社 チャージポンプ回路
US6236394B1 (en) * 1997-03-28 2001-05-22 Seiko Epson Corporation Power supply circuit, display device, and electronic instrument
TWI238375B (en) * 2000-05-31 2005-08-21 Toshiba Corp Pumping circuit and flat panel display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199868A (ja) * 1993-12-28 1995-08-04 Canon Inc 表示装置
JPH09197366A (ja) * 1996-01-24 1997-07-31 Toshiba Corp 液晶駆動回路
KR20010006264A (ko) * 1997-04-11 2001-01-26 스페이셔라이트 인코포레이티드 집적된 충전 펌프를 구비한 화소 구동 회로를 갖는 활성 매트릭스 디스플레이
JP2000010065A (ja) * 1998-06-22 2000-01-14 Hitachi Ltd 半導体集積回路装置
JP2001100177A (ja) * 1999-09-30 2001-04-13 Casio Comput Co Ltd 表示駆動装置
JP2001183702A (ja) * 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001249317A (ja) * 2000-03-07 2001-09-14 Casio Comput Co Ltd 表示駆動装置

Also Published As

Publication number Publication date
US20020011798A1 (en) 2002-01-31
US6617796B2 (en) 2003-09-09
US7019735B2 (en) 2006-03-28
US20040012584A1 (en) 2004-01-22
TWI238375B (en) 2005-08-21
KR20010109485A (ko) 2001-12-10

Similar Documents

Publication Publication Date Title
KR100432292B1 (ko) 차지 펌프 회로 및 평면 표시 장치
US8836420B2 (en) Analog circuit and display device and electronic device
US7382347B2 (en) Shift register for pulse-cut clock signal
US7196568B2 (en) Input circuit, display device and information display apparatus
KR101079760B1 (ko) 시프트 레지스터 및 그 구동방법
US20060267901A1 (en) Reference clock signal generation circuit, power supply circuit, driver circuit, and electro-optical device
US20060132182A1 (en) Driver circuit, shift register, and liquid crystal driver circuit
KR100370332B1 (ko) 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법
KR20060065671A (ko) 증폭회로, 능동 매트릭스형 디바이스, 능동 매트릭스형디스플레이 디바이스 및 신호 증폭 방법
KR20020050809A (ko) 액정표시장치의 방전회로
US5726678A (en) Signal disturbance reduction arrangement for a liquid crystal display
JP4612153B2 (ja) 平面表示装置
KR100698952B1 (ko) 샘플홀드회로 및 그것을 사용한 화상표시장치
KR20030051209A (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
JPH07235844A (ja) アナログドライバicの出力バッファ回路
JP2005204411A (ja) 昇圧回路、電源回路及び液晶駆動装置
KR100607024B1 (ko) 증폭 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee