WO1995025394A1 - Adressierung durch permutation - Google Patents

Adressierung durch permutation Download PDF

Info

Publication number
WO1995025394A1
WO1995025394A1 PCT/DE1995/000276 DE9500276W WO9525394A1 WO 1995025394 A1 WO1995025394 A1 WO 1995025394A1 DE 9500276 W DE9500276 W DE 9500276W WO 9525394 A1 WO9525394 A1 WO 9525394A1
Authority
WO
WIPO (PCT)
Prior art keywords
signals
address
signaling
lines
addressing
Prior art date
Application number
PCT/DE1995/000276
Other languages
English (en)
French (fr)
Inventor
Nixdorf Informationssysteme Ag Siemens
Original Assignee
DROOP, Jürgen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DROOP, Jürgen filed Critical DROOP, Jürgen
Publication of WO1995025394A1 publication Critical patent/WO1995025394A1/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0669Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols

Definitions

  • the method concerns the addressing of devices on a bus system.
  • bus systems have proven useful for connecting data technology devices to one another or to a control device.
  • the devices can be connected by plug connections and easily reconfigured.
  • a unique address is assigned to the individual participants. This takes place either during the manufacture of the devices or through settings in the device which have to be carried out by a technician during assembly.
  • the object of the invention is to provide addressing for chained bus systems in which the chained elements are all the same and yet each element is given a unique address, so that each device can be addressed uniquely without any settings being made on the device.
  • the invention solves this problem in that address lines are interchanged in each device.
  • the concatenated address lines are stamped on one end with a predetermined pattern, which results in different addresses due to the interchanges.
  • the arrangement can also be used for signaling by reversing the signal direction, in that the device emitting a signal impresses the predetermined pattern on the address lines.
  • a clear pattern depends on the position of the device.
  • Fig. 5b the use of the arrangement of Fig. 3 for signaling.
  • FIG. 1 shows two devices 10 which are to have different addresses. These devices have, in the example three, address lines with inputs 11 and outputs 12. The inputs 11 are connected to the outputs 12, so that the address lines are cyclically interchanged. The inputs of a second, identical device 10 'are connected to the output of the first device 12, to the outputs of which, as indicated by dots, the inputs of a third device (not shown) can be connected. For the sake of clarity, the outputs 12 are drawn separately from the inputs of the following device; the drawing is to be understood so that the connections are made when in use. The outputs of the last device remain open or are terminated in a waveguide manner. In the case of three address lines, three devices are possible. If more address lines are used, as many devices as address lines are possible in this first embodiment.
  • the input of the first device 10 is connected to a termination 14 which sets the first two addressings 14a, 14b to a low potential, here ground.
  • the third line 14c is set to high potential. A known bit pattern is thus stamped into the address lines.
  • the address lines are routed inside to the address evaluation 13, which is shown here by way of example as plug contacts.
  • the inputs of address decoders are also possible, which select the signals arriving via further signal lines. These further signal lines are not shown and can be configured, for example, as a parallel IEC bus or as a serial I 2 C bus.
  • the address lines shown here only serve for the address selection of the device 10 and have no other data transmission function. However, it is also possible to use the address lines for signaling by means of a protocol, because each device can use its address to undo the mix-ups of the devices in front of it using a simple table.
  • FIG. 2 shows that the cyclical interchange carried out leads to three different addresses which are the powers of 2, that is to say 1, 2 and 4. A cyclical interchange to the left was chosen as the interchange. Other mutations that change all signals are also possible.
  • the number of address lines can be expanded as desired.
  • the simplest solution is a cyclic swap, in which the number of devices is equal to the number of address lines.
  • FIG. 3 shows an improved solution with five address lines as an example, in which the number of devices exceeds the number of address lines.
  • the address lines are divided into groups, which are equipped with cyclic swapping.
  • the six addresses possible in the example are shown in FIG. 4. It follows that the number of unique addresses is equal to the smallest common multiple of the number of address lines used in the groups. For a maximum number of addresses, therefore, the aim should be that the number of address lines is the sum of several non-prime numbers.
  • the arrangement can also be operated in the reverse direction for signaling, as shown in FIGS. 5a and 5b.
  • the address lines are set to high potential via resistors.
  • the switch 22 is in the position shown, so that all address lines are at high potential.
  • switches S for example a transistor with an "open collector" are used to signal one (FIG. 5a) (or more according to FIG. 5b) line to ground. This sets up an address that is unique for each device, provided the maximum number is not exceeded. This applies not only to the end of the line, but also to any other subscriber who receives a signal that clearly identifies the sender.
  • address transmission and signaling can take place simultaneously if one address is dispensed with. 5a, the switch 24 is switched over so that one of the address lines is at a low potential.
  • the device corresponding to this address must not be present, so in the example of three lines according to FIG. 5a, only two devices can be used.
  • An address is always present when only one address bit has low potential. If this state changes in such a way that two address lines assume low potential, then there is signaling.
  • the own address has been stored beforehand, the address of the sender can be calculated relative to the address of the recipient simply by looking up a table.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

Anordnung zur eindeutigen Adressvergabe bei verketteten Geräten, wobei die Adressvergabe durch in jedem Gerät gleiche Vertauschung der Signalleitungen erfolgt.

Description

Adressierung durch Permutation
Technisches Gebiet
Das Verfahren betrifft die Adressierung von Geräten an einem Bussystem.
Stand der Technik
Zur Verbindung von datentechnischen Geräten untereinander oder mit einem Steuergerät haben sich gemeinsam benutzte Leitungen, Bus-System genannt, bewährt. Insbesondere können die Geräte durch Steckverbindungen verbunden und leicht umkonfiguriert werden.
Dabei wird den einzelnen Teilnehmern eine eindeutige Adresse zugeordnet. Dies erfolgt entweder bereits bei der Herstel¬ lung der Geräte oder durch Einstellungen in dem Gerät, die bei Montage durch einen Techniker durchzuführen sind.
Für ein System mit durchgeschleiftem Bus, wie beispielsweise dem IEC-Bus , ist eine Codierung in dem Gerät notwendig, um die Geräteadresse festzulegen. Es ist damit nicht auszu¬ schließen, daß durch Bedienfehler zwei Geräte dieselbe Adresse bekommen. Beim Austausch eines Gerätes ist die alte Adresse zu übernehmen; der Austausch erfordert also ein gewisses Fachwissen.
Aufgabe der Erfindung ist es, eine Adressierung für verket¬ tete Bussysteme anzugeben, bei der die verketteten Elemente alle gleich sind und dennoch jedes Element eine eindeutige Adresse bekommt, so daß jedes Gerät ohne Einstellungen am Gerät eindeutig angesprochen werden kann.
Darstellung der Erfindung Die Erfindung löst diese Aufgabe dadurch, daß in jedem Gerät Adressleitungen vertauscht werden. Die verketteten Adresεleitungen werden an einem Ende mit einem vorbestimmten Muster eingeprägt, welches durch die Vertauschungen ver- schiedene Adressen ergibt.
Anstelle einer Adressfestlegung durch das am Ende einge¬ prägte Muster kann die Anordnung durch Umkehr der Signal¬ richtung auch zur Signalisierung verwendet werden, indem das ein Signal abgebende Gerät das vorbestimmte Muster auf die Adressleitungen einprägt. Am Ende der Kette entsteht dann ein von der Position des Geräts abhängiges, eindeutiges Muster.
Kurzbeschreibung der Zeichnungen
Es zeigen
Fig. 1 eine Anordnung mit zwei Moduln,
Fig. 2 die AdreßZuordnung hierzu,
Fig. 3 eine Anordnung mit mehreren Gruppen von Adress¬ leitungen,
Fig. 4 die Adreßzuordnung hierzu,
Fig. 5a die Verwendung der Anordnung nach Fig. 1 für die Signalisierung,
Fig. 5b die Verwendung der Anordnung nach Fig. 3 für die Signalisierung.
Detaillierte Beschreibung der Erfindung
In Fig. 1 sind zwei Geräte 10 dargestellt, die unterschied¬ liche Adressen haben sollen. Diese Geräte haben, im Beispiel drei, Adressleitungen mit den Eingängen 11 und den Ausgängen 12. Die Eingänge 11 sind mit den Ausgängen 12 verbunden, so daß die Adressleitungen zyklisch vertauscht sind. An den Ausgang des ersten Geräts 12 sind die Eingänge eines zwei¬ ten, identischen Geräts 10' angeschlossen, an dessen Aus- gänge wiederum, wie durch Punkte angedeutet, die Eingänge eines dritten, nicht dargestellten Gerätes, angeschlossen werden können. Der Übersichtlichkeit halber sind die Aus¬ gänge 12 getrennt von den Eingängen des nachfolgenden Geräts gezeichnet; die Zeichnung soll so verstanden werden, daß bei Benutzung die Verbindungen hergestellt sind. Die Ausgänge des letzen Geräts bleiben offen oder werden wellenleiter¬ mäßig abgeschlossen. Im Fall von drei Adressleitungen sind drei Geräte möglich. Werden mehr Adressleitungen verwendet, so sind in dieser ersten Ausführungsform soviele Geräte wie Adressleitungen möglich.
Der Eingang des ersten Geräts 10 wird mit einem Abschluß 14 verbunden, der die ersten beiden Adressierungen 14a, 14b auf niedriges Potential, hier Masse, legt. Die dritte Lei¬ tung 14c ist auf hohes Potential gelegt. Damit ist ein bekanntes Bitmuster in die Adressleitungen eingeprägt.
Die Adressleitungen werden im Innern zu der Adressauswertung 13 geleitet, die hier beispielhaft als Steckkontakte darge¬ stellt ist. Möglich sind auch die Eingänge von Adress¬ decodern, die die über weitere Signalleitungen ankommenden Signale auswählen. Diese weiteren Signalleitungen sind nicht dargestellt und können beispielsweise als paralleler IEC-Bus oder als serieller I2C Bus ausgestaltet sein. Die hier dar¬ gestellten Adressleitungen dienen nur zur Adressauswahl des Gerätes 10 und haben keine sonstige Datenübertragungs- funktion. Es ist allerdings auch möglich, durch ein Proto¬ koll auch die Adressleitungen zur Signalisierung zu benut¬ zen, weil jedes Gerät auf Grund seiner Adresse die Vertau- schungen der vor ihm liegenden Geräte durch eine einfache Tabelle rückgängig machen kann. In Fig. 2 ist dargestellt, daß die durchgeführte zyklische Vertauschung zu drei verschiedenen Adressen führt, die die Potenzen von 2 sind, also 1, 2 und 4. Als Vertauschung wurde eine zyklische Vertauschung nach links gewählt. Andere Per- mutationen, die alle Signale verändern, sind gleichfalls möglich.
Die Anzahl der Adressleitungen kann beliebig erweitert wer¬ den. Dabei wird als einfachste Lösung eine zyklische Vertau¬ schung gewählt, bei der die Anzahl der Geräte gleich der An- zahl der Adressleitungen ist.
In Fig. 3 ist eine verbesserte Lösung mit als Beispiel fünf Adressleitungen dargestellt, bei der die Anzahl der Geräte die Anzahl der Adressleitungen übersteigt. Der Übersicht¬ lichkeit halber sind die Verbindungen der zwei gegenüber Fig. 1 zusätzlichen Adressleitungen zur Adressauswertung nur durch Pfeile angedeutet. Dabei werden die Adressleitungen in Gruppen aufgeteilt, die ihrereseits mit zyklischer Vertau¬ schung ausgestattet sind. Die im Beispiel möglichen sechs Adressen sind in Fig. 4 dargestellt. Es ergibt sich, daß die Anzahl der eindeutigen Adressen gleich dem kleinsten gemein¬ samen Vielfachen der in den Gruppen verwendeten Anzahlen von Adressleitungen ist. Daher ist für eine maximale Anzahl von Adressen anzustreben, daß die Anzahl der Adressleitungen die Summe von mehreren teilerfremden Zahlen ist. Das ergibt Kom- binatinen 2+3 für 5 Leitungen und 6 Adressen, 3+4 für 7 Lei¬ tungen und 12 Adressen, 3+5 für 8 Leitungen und 15 Adressen, 4+5 für 9 Leitungen und 20 Adressen, 5+6 für 11 Leitungen und 30 Adressen, usw. Die Kombinationen 2+2 und 4+6 sind weniger bevorzugt. Die Anzahl der Adressen nimmt also mit zunehmender Anzahl der Leitungen überproportinal zu; für 16 Leitungen sind bereits 7*9=63 Adressen und für 32 Leitungen 15*17=255 Adressen möglich, wenn eine Aufteilung in nur zwei Gruppen erfolgt. Bei einer Aufteilung in drei oder mehr Gruppen ergeben sich beispielsweise 2*3*5=30 Adressen für 10 Leitungen oder 3*4*5=60 Adressen für 12 Leitungen oder 3*4*9=108 Adressen für 16 Leitungen oder 2*3*5*7=210 Adres¬ sen für 17 Leitungen oder 3*6*9=162 Adressen für 18 Leitun¬ gen.
Die Anordnung kann auch in Rückrichtung zur Signalisierung betrieben werden, wie in Fig. 5a und 5b dargestellt ist. Als Abschluß 20 werden dabei die Adressleitungen über Wider¬ stände auf hohes Potential gelegt. Der Schalter 22 befindet sich dabei in der gezeichneten Stellung, so daß alle Adressleitungen auf hohem Potential liegen. Dabei wird mit Schaltern S, beispielsweise durch einen Transistor mit "offenem Kollektor", zur Signalisierung eine (Fig. 5a) (oder mehrere nach Fig. 5b) Leitung gegen Masse geschaltet. Damit stellt sich eine Adresse ein, die eindeutig für jedes Gerät ist, sofern die maximale Anzahl nicht überschritten ist. Dies gilt nicht nur am Ende der Leitung, sondern auch für jeden anderen Teilnehmer, der ein eindeutig den Absender kennzeichnendes Signal empfängt.
Wie in Fig. 5a angedeutet, kann bei mehr als zwei Adress¬ leitungen pro Gruppe gleichzeitig eine Adressübertragung und eine Signalisierung erfolgen, wenn auf eine Adresse verzich¬ tet wird. Hierzu wird in Fig. 5a der Schalter 24 umgeschal¬ tet, so daß eine der Adressleitungen auf niedrigem Potential liegt. Das dieser Adresse entsprechende Gerät darf nicht vorhanden sein, im Beispiel von drei Leitungen nach Fig. 5a können also nur zwei Geräte verwendet werden. Eine Adresse ist immer dann vorhanden, wenn nur ein Adressbit niedriges Potential hat. Ändert sich dieser Zustand dahingehend, daß zwei Adressleitungen niedriges Potential annehmen, so liegt eine Signalisierung vor. Ist zuvor die eigene Adresse ge- speichert worden, so kann einfach durch Nachschlagen in ei¬ ner Tabelle die Adresse des Senders relativ zur Adresse des Empfängers berechnet werden.

Claims

Patentansprüche
1. Anordnung zur Adressierung oder Signalgabe mit mindestens zwei Moduln (10, 10') , gekennzeichnet durch die Merkmale: - jeder Modul (10, 10') besitzt einen Eingang (11) und einen Ausgang (12) mit gleicher Anzahl von Kontakt¬ stellen, die eine vorgegebene, überall gleiche Anzahl von Signalen führen, jeder Modul besitzt eine Auswerte- oder Signal- gabestelle (13), der alle Signale zugeführt werden, die Signale werden zwischen dem Eingang (11) eines erstem Moduls (10) und dem Eingang eines zweiten Moduls (10') in jeweils gleicher Weise vertauscht.
2. Anordnung nach Anspruch 1, wobei eine oder mehrere Gruppen von Signalen mit jeweils zyklischer Vertauschung benutzt werden.
3. Anordnung nach Anspruch 2, wobei die Anzahlen der Signalleitungen jeder Gruppe paarweise teilerfremd sind.
4. Anordung nach einem der vorhergehenden Ansprüche, wobei dem Eingang des ersten Moduls durch einen Abschluß ein vorbestimmtes, für die Dauer der Adressierung oder Signalgabe festes, Signalmuster aufgeprägt wird.
5. Anordnung nach Anspruch 4, wobei als Signalmuster ein Binärmuster gewählt wird, bei dem alle bis auf ein Bit das gleiche logische Potential haben.
6. Anordnung zur Signalgabe nach einem der vorhergehenden
Ansprüche, wobei die Signalgabe durch Kurzschluß von Signalen gegenüber einem Bezugspotential erfolgt.
7. Anordnung nach einem der vorhergehenden Ansprüche, wobei durch zusätzliche Freigabesignale die Gültigkeit der
Adressierung oder Signalgabe bestimmt wird und außerhalb der Gültigkeit die Signale für andere Zwecke, beispielsweise als Datenεignale, benutzt werden.
8. Verwendung der Anordnung nach einer der vorhergehenden
Ansprüche, bei der mindestens eine Gruppe von mehr als zwei Signalen gleichzeitig zur Adressierung und Signalgabe verwendet wird.
PCT/DE1995/000276 1994-03-14 1995-03-02 Adressierung durch permutation WO1995025394A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4408543.5940314 1994-03-14
DE4408543A DE4408543C2 (de) 1994-03-14 1994-03-14 Adressierung durch Permutation

Publications (1)

Publication Number Publication Date
WO1995025394A1 true WO1995025394A1 (de) 1995-09-21

Family

ID=6512705

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1995/000276 WO1995025394A1 (de) 1994-03-14 1995-03-02 Adressierung durch permutation

Country Status (2)

Country Link
DE (1) DE4408543C2 (de)
WO (1) WO1995025394A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19722115C2 (de) * 1997-05-27 2003-06-18 Bosch Gmbh Robert Adressierungsvorrichtung und -verfahren
DE19742179C1 (de) * 1997-09-24 1998-11-19 Siemens Ag Vorrichtung zur Ankopplung eines Moduls an ein Bus-System und Verfahren zur Adressierung eines an ein Bus-System angekoppelten Moduls mittels einer solchen Vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253087A (en) * 1979-03-08 1981-02-24 Nestar Systems Incorporated Self-assigning address system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993003442A1 (en) * 1991-07-31 1993-02-18 Cambridge Management Corporation Multiboard multiprocessor connector system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253087A (en) * 1979-03-08 1981-02-24 Nestar Systems Incorporated Self-assigning address system

Also Published As

Publication number Publication date
DE4408543C2 (de) 1998-04-09
DE4408543A1 (de) 1995-09-21

Similar Documents

Publication Publication Date Title
EP0186141A2 (de) Muldex mit Kanalverteiler für Digitalsignale verschiedener Hierachiestufen
DE102008004798B4 (de) Konfigurations- und Anzeigemodul für busvernetzte Teilnehmer
EP0853366A2 (de) Einrichtung zur Übermittlung von Steuersignalen an Ventile
DE1275088B (de) Schaltungsanordnung fuer rechnergesteuerte Speichervermittlungsanlagen
WO1995025394A1 (de) Adressierung durch permutation
EP0734186A2 (de) Verfahren zum Steuern eines Zugangsnetzes sowie Zugangsnetze und Vermittlungsstelle dafür
DE2262933C3 (de) Verfahren zur Übertragung verschiedenartiger Nachrichtensignale in einem Zeitmultiplexübertragungssystem
DE19603296C2 (de) Verfahren und Feldbussystem zur seriellen Datenübertragung in objektorientierten Anwendungen
EP1254584B1 (de) System zur datenübermittlung
EP0719060B1 (de) Steuerungssystem für Telekommunikations-Anlagen
DE2545976B1 (de) Schaltungsanordnung fuer fernmeldeanlagen, insbesondere fernsprechvermittlungsanlagen, mit codiert adressierbaren individuellen schalteinrichtungen
DE2548034C3 (de) Schaltungsanordnung zum Speichern und Absenden von Wählzifferinformationen
DE2503102C3 (de)
DE1277302B (de) Signalverfahren fuer ein Fernmeldenetz mit mehreren Verkehrsarten, wie Fernsprechen,Datenuebertragung und Fernschreiben
EP0149766B1 (de) Einrichtung zum Rahmenaufbau auf der Sendeseite bzw. Rahmenabbau auf der Empfangsseite für eine digitale Richtfunkübertragungsstrecke
EP0892580A2 (de) Verfahren zum Zuteilen von Zeitschlitzen, sowie System, Zentrale und Teilnehmereinrichtung zur Durchführung dieses Verfahrens
DE2119387B2 (de) Schaltungsanordnung zur adressenabhaengigen ausgabe von meldungen in einrichtungen der fernwirktechnik
DE2047674C3 (de) Fernmelde-, insbesondere Fernsprechvermittlungsanlage mit Zeitvielfachdurchschaltung
DE1284471B (de) Schaltungsanordnung zum Verbinden von Multiplexleitungen in Zeitmultiplex-Fernmeldeanlagen
DE19618821B4 (de) Verfahren zur multifunktionalen Adressierung der Prozeßdaten von Teilnehmern serieller Bussysteme
DE4406853C1 (de) Verfahren und Anordnung zum automatischen Herstellen der Adressierbarkeit von Telekommunikationsgeräten mit endgeräteindividuellen Zusatzeinrichtungen
DE102022208902A1 (de) Verfahren zum Senden von Daten und Busknoten
DE102009041836B4 (de) Funknetzwerk
DE102022208901A1 (de) Verfahren zum Senden und Empfangen von Daten, Sender und Empfänger
DE2526410A1 (de) Sammelleitung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WA Withdrawal of international application
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase