DE4408543C2 - Adressierung durch Permutation - Google Patents

Adressierung durch Permutation

Info

Publication number
DE4408543C2
DE4408543C2 DE4408543A DE4408543A DE4408543C2 DE 4408543 C2 DE4408543 C2 DE 4408543C2 DE 4408543 A DE4408543 A DE 4408543A DE 4408543 A DE4408543 A DE 4408543A DE 4408543 C2 DE4408543 C2 DE 4408543C2
Authority
DE
Germany
Prior art keywords
module
signaling
signals
input
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4408543A
Other languages
English (en)
Other versions
DE4408543A1 (de
Inventor
Juergen Droop
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wincor Nixdorf International GmbH
Original Assignee
Wincor Nixdorf International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wincor Nixdorf International GmbH filed Critical Wincor Nixdorf International GmbH
Priority to DE4408543A priority Critical patent/DE4408543C2/de
Priority to PCT/DE1995/000276 priority patent/WO1995025394A1/de
Publication of DE4408543A1 publication Critical patent/DE4408543A1/de
Application granted granted Critical
Publication of DE4408543C2 publication Critical patent/DE4408543C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0669Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Small-Scale Networks (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

Technisches Gebiet
Die Anordnung betrifft die Adressierung von Geräten an einem Bussystem.
Stand der Technik
Zur Verbindung von datentechnischen Geräten untereinander oder mit einem Steuergerät haben sich gemeinsam benutzte Leitungen, Bus-System genannt, bewährt. Insbesondere können die Geräte durch Steckverbindungen verbunden und leicht umkontiguriert werden.
Dabei wird den einzelnen Teilnehmern eine eindeutige Adresse zugeordnet. Dies erfolgt entweder bereits bei der Herstel­ lung der Geräte oder durch Einstellungen in dem Gerät, die bei Montage durch einen Techniker durchzuführen sind.
Für ein System mit durchgeschleiftem Bus, wie beispielsweise dem IEC-Bus, ist eine Codierung in dem Gerät notwendig, um die Geräteadresse festzulegen. Es ist damit nicht auszu­ schließen, daß durch Bedienfehler zwei Geräte dieselbe Adresse bekommen. Beim Austausch eines Gerätes ist die alte Adresse zu übernehmen; der Austausch erfordert also ein gewisses Fachwissen.
In der Offenlegungsschrift WO 93/03442 wird ein System zur Verbindung von Moduln beschrieben, in dem ein Ausgang eines Moduls mit dem Eingang eines anderen, nicht notwendig benachbarten, Moduls verbindbar ist. Insbesondere ist in Fig. 2a dieses Dokuments eine Anordnung beschrieben, bei der eine Gruppe von vier Moduln zyklisch durch Punkt-zu-Punkt- Verbindungen verbunden ist. Diese Lösung ist jedoch, da die Kontakte unterschiedlich bestückt werden, nicht invariant bezüglich der Reihenfolge, in der die Moduln aneinander gesteckt werden. Die Moduln sind also nicht alle gleich, sondern unterscheiden sich in ihren Kontakten.
Aufgabe der Erfindung ist es, eine Adressierung für verket­ tete Bussysteme anzugeben, bei der die verketteten Elemente alle gleich sind und dennoch jedes Element eine eindeutige Adresse bekommt, so daß jedes Gerät ohne Einstellungen am Gerät eindeutig angesprochen werden kann.
Darstellung der Erfindung
Die Erfindung löst diese Aufgabe dadurch, daß in jedem Gerät Adressleitungen vertauscht werden. Die verketteten Adressleitungen werden an einem Ende mit einem vorbestimmten Muster eingeprägt, welches durch die Vertauschungen ver­ schiedene Adressen ergibt.
Anstelle einer Adressfestlegung durch das am Ende einge­ prägte Muster kann die Anordnung durch Umkehr der Signal­ richtung auch zur Signalisierung verwendet werden, indem das ein Signal abgebende Gerät das vorbestimmte Muster auf die Adressleitungen einprägt. Am Ende der Kette entsteht dann ein von der Position des Geräts abhängiges, eindeutiges Muster.
Kurzbeschreibung der Zeichnungen
Es zeigen
Fig. 1 eine Anordnung mit zwei Moduln,
Fig. 2 die Adreßzuordnung hierzu,
Fig. 3 eine Anordnung mit mehreren Gruppen von Adress­ leitungen,
Fig. 4 die Adreßzuordnung hierzu,
Fig. 5a die Verwendung der Anordnung nach Fig. 1 für die Signalisierung,
Fig. 5b die Verwendung der Anordnung nach Fig. 3 für die Signalisierung.
Detaillierte Beschreibung der Erfindung
In Fig. 1 sind zwei Geräte 10 dargestellt, die unterschied­ liche Adressen haben sollen. Diese Geräte haben, im Beispiel drei, Adressleitungen mit den Eingängen 11 und den Ausgängen 12. Die Eingänge 11 sind mit den Ausgängen 12 verbunden, so daß die Adressleitungen zyklisch vertauscht sind. An den Ausgang des ersten Geräts 12 sind die Eingänge eines zwei­ ten, identischen Geräts 10′ angeschlossen, an dessen Aus­ gänge wiederum, wie durch Punkte angedeutet, die Eingänge eines dritten, nicht dargestellten Gerätes, angeschlossen werden können. Der Übersichtlichkeit halber sind die Aus­ gänge 12 getrennt von den Eingängen des nachfolgenden Geräts gezeichnet; die Zeichnung soll so verstanden werden, daß bei Benutzung die Verbindungen hergestellt sind. Die Ausgänge des letzten Geräts bleiben offen oder werden wellenleiter­ mäßig abgeschlossen. Im Fall von drei Adressleitungen sind drei Geräte möglich. Werden mehr Adressleitungen verwendet, so sind in dieser ersten Ausführungsform so viele Geräte wie Adressleitungen möglich.
Der Eingang des ersten Geräts 10 wird mit einem Abschluß 14 verbunden, der die ersten beiden Adressleitungen 14a, 14b auf niedriges Potential, hier Masse, legt. Die dritte Lei­ tung 14c ist auf hohes Potential gelegt. Damit ist ein bekanntes Bitmuster in die Adressleitungen eingeprägt.
Die Adressleitungen werden im Innern zu der Adressauswertung 13 geleitet, die hier beispielhaft als Steckkontakte darge­ stellt ist. Möglich sind auch die Eingänge von Adress­ decodern, die die über weitere Signalleitungen ankommenden Signale auswählen. Diese weiteren Signalleitungen sind nicht dargestellt und können beispielsweise als paralleler IEC-Bus oder als serieller I²C Bus ausgestaltet sein. Die hier dar­ gestellten Adressleitungen dienen nur zur Adressauswahl des Gerätes 10 und haben keine sonstige Datenübertragungs­ funktion. Es ist allerdings auch möglich, durch ein Proto­ koll auch die Adressleitungen zur Signalisierung zu benut­ zen, weil jedes Gerät auf Grund seiner Adresse die Vertau­ schungen der vor ihm liegenden Geräte durch eine einfache Tabelle rückgängig machen kann.
In Fig. 2 ist dargestellt, daß die durchgeführte zyklische Vertauschung zu drei verschiedenen Adressen führt, die die Potenzen von 2 sind, also 1, 2 und 4. Als Vertauschung wurde eine zyklische Vertauschung nach links gewählt. Andere Per­ mutationen, die alle Signale verändern, sind gleichfalls möglich.
Die Anzahl der Adressleitungen kann beliebig erweitert wer­ den. Dabei wird als einfachste Lösung eine zyklische Vertau­ schung gewählt, bei der die Anzahl der Geräte gleich der An­ zahl der Adressleitungen ist.
In Fig. 3 ist eine verbesserte Lösung mit als Beispiel fünf Adressleitungen dargestellt, bei der die Anzahl der Geräte die Anzahl der Adressleitungen übersteigt. Der Übersicht­ lichkeit halber sind die Verbindungen der zwei gegenüber Fig. 1 zusätzlichen Adressleitungen zur Adressauswertung nur durch Pfeile angedeutet. Dabei werden die Adressleitungen in Gruppen aufgeteilt, die ihrerseits mit zyklischer Vertau­ schung ausgestattet sind. Die im Beispiel möglichen sechs Adressen sind in Fig. 4 dargestellt. Es ergibt sich, daß die Anzahl der eindeutigen Adressen gleich dem kleinsten gemein­ samen Vielfachen der in den Gruppen verwendeten Anzahlen von Adressleitungen ist. Daher ist für eine maximale Anzahl von Adressen anzustreben, daß die Anzahl der Adressleitungen die Summe von mehreren teilerfremden Zahlen ist. Das ergibt Kom­ binationen 2+3 für 5 Leitungen und 6 Adressen, 3+4 für 7 Lei­ tungen und 12 Adressen, 3+5 für 8 Leitungen und 15 Adressen, 4+5 für 9 Leitungen und 20 Adressen, 5+6 für 11 Leitungen und 30 Adressen, usw. Die Kombinationen 2+2 und 4+6 sind weniger bevorzugt. Die Anzahl der Adressen nimmt also mit zunehmender Anzahl der Leitungen überproportional zu; für 16 Leitungen sind bereits 7*9=63 Adressen und für 32 Leitungen 15*17=255 Adressen möglich, wenn eine Aufteilung in nur zwei Gruppen erfolgt. Bei einer Aufteilung in drei oder mehr Gruppen ergeben sich beispielsweise 2*3*5=30 Adressen für 10 Leitungen oder 3*4*5=60 Adressen für 12 Leitungen oder 3*4*9=108 Adressen für 16 Leitungen oder 2*3*5*7=210 Adres­ sen für 17 Leitungen oder 3*6*9=162 Adressen für 18 Leitun­ gen.
Die Anordnung kann auch in Rückrichtung zur Signalisierung betrieben werden, wie in Fig. 5a und 5b dargestellt ist. Als Abschluß 20 werden dabei die Adressleitungen über Wider­ stände auf hohes Potential gelegt. Der Schalter 22 befindet sich dabei in der gezeichneten Stellung, so daß alle Adressleitungen auf hohem Potential liegen. Dabei wird mit Schaltern S, beispielsweise durch einen Transistor mit "offenem Kollektor", zur Signalisierung eine (Fig. 5a) (oder mehrere nach Fig. 5b) Leitung gegen Masse geschaltet. Damit stellt sich eine Adresse ein, die eindeutig für jedes Gerät ist, sofern die maximale Anzahl nicht überschritten ist. Dies gilt nicht nur am Ende der Leitung, sondern auch für jeden anderen Teilnehmer, der ein eindeutig den Absender kennzeichnendes Signal empfängt.
Wie in Fig. 5a angedeutet, kann bei mehr als zwei Adress­ leitungen pro Gruppe gleichzeitig eine Adressübertragung und eine Signalisierung erfolgen, wenn auf eine Adresse verzich­ tet wird. Hierzu wird in Fig. 5a der Schalter 24 umgeschal­ tet, so daß eine der Adressleitungen auf niedrigem Potential liegt. Das dieser Adresse entsprechende Gerät darf nicht vorhanden sein, im Beispiel von drei Leitungen nach Fig. 5a können also nur zwei Geräte verwendet werden. Eine Adresse ist immer dann vorhanden, wenn nur ein Adressbit niedriges Potential hat. Ändert sich dieser Zustand dahingehend, daß zwei Adressleitungen niedriges Potential annehmen, so liegt eine Signalisierung vor. Ist zuvor die eigene Adresse ge­ speichert worden, so kann einfach durch Nachschlagen in ei­ ner Tabelle die Adresse des Senders relativ zur Adresse des Empfängers berechnet werden.

Claims (8)

1. Anordnung zur Signalgabe für eine Kette von mindestens zwei Moduln (10, 10′) mit den Merkmalen:
  • - jeder Modul (10, 10′) besitzt einen Eingang (11) und einen Ausgang (12) mit einer vorgegebenen, jeweils gleichen Anzahl von Kontaktstellen, die eine dadurch bestimmte Anzahl von Signalen führen und auf jedem Modul gleichartig aufgebaut sind,
  • - der Ausgang eines Moduls (10, 10′) ist mit dem Eingang (11) eines folgenden Moduls (10′) verbunden, abgesehen vom Eingang des ersten und Ausgang des letzten Moduls der dadurch gebildeten Kette,
  • - jedes Signal einer Kontaktstelle eines Eingangs (11) wird unmittelbar zu einer anderen Kontaktstelle des Ausgangs (12) geführt,
  • - zwischen dem Eingang (11) eines Moduls (10) und dem Eingang des folgenden Moduls (10′) wird eine jeweils gleiche Vertauschung vollzogen,
  • - einer in jedem Modul (10, 10′) gleichartigen Signal­ auswertung (13) werden alle Signale zugeführt.
2. Anordnung nach Anspruch 1, wobei eine oder mehrere Gruppen von Signalen mit jeweils zyklischer Vertauschung benutzt werden.
3. Anordnung nach Anspruch 2, wobei die Anzahlen der Signalleitungen jeder Gruppe paar weise teilerfremd sind.
4. Anordnung nach einem der vorhergehenden Ansprüche, wobei dem Eingang des ersten Moduls durch einen Abschluß ein vorbestimmtes, für die Dauer der Signalgabe festes, Signalmuster aufgeprägt wird.
5. Anordnung nach Anspruch 4, wobei als Signalmuster ein Binärmuster gewählt wird, bei dem alle bis auf ein Bit das gleiche logische Potential haben.
6. Anordnung zur Signalgabe nach einem der vorhergehenden Ansprüche, wobei die Signalgabe durch Kurzschluß von Signalen gegenüber einem Bezugspotential erfolgt.
7. Anordnung nach einem der vorhergehenden Ansprüche, wobei durch zusätzliche Freigabesignale die Gültigkeit der Signalgabe bestimmt wird und außerhalb der Gültigkeit die Signale für andere Zwecke, beispielsweise als Datensignale, benutzt werden.
8. Verwendung einer der Anordnungen der vorhergehenden Ansprüche zur Adressierung durch Signalgabe zu einem Modul.
DE4408543A 1994-03-14 1994-03-14 Adressierung durch Permutation Expired - Fee Related DE4408543C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4408543A DE4408543C2 (de) 1994-03-14 1994-03-14 Adressierung durch Permutation
PCT/DE1995/000276 WO1995025394A1 (de) 1994-03-14 1995-03-02 Adressierung durch permutation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4408543A DE4408543C2 (de) 1994-03-14 1994-03-14 Adressierung durch Permutation

Publications (2)

Publication Number Publication Date
DE4408543A1 DE4408543A1 (de) 1995-09-21
DE4408543C2 true DE4408543C2 (de) 1998-04-09

Family

ID=6512705

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4408543A Expired - Fee Related DE4408543C2 (de) 1994-03-14 1994-03-14 Adressierung durch Permutation

Country Status (2)

Country Link
DE (1) DE4408543C2 (de)
WO (1) WO1995025394A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19722115C2 (de) * 1997-05-27 2003-06-18 Bosch Gmbh Robert Adressierungsvorrichtung und -verfahren
DE19742179C1 (de) * 1997-09-24 1998-11-19 Siemens Ag Vorrichtung zur Ankopplung eines Moduls an ein Bus-System und Verfahren zur Adressierung eines an ein Bus-System angekoppelten Moduls mittels einer solchen Vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993003442A1 (en) * 1991-07-31 1993-02-18 Cambridge Management Corporation Multiboard multiprocessor connector system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253087A (en) * 1979-03-08 1981-02-24 Nestar Systems Incorporated Self-assigning address system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993003442A1 (en) * 1991-07-31 1993-02-18 Cambridge Management Corporation Multiboard multiprocessor connector system

Also Published As

Publication number Publication date
DE4408543A1 (de) 1995-09-21
WO1995025394A1 (de) 1995-09-21

Similar Documents

Publication Publication Date Title
DE69220597T2 (de) Feldprogrammierbares Funktionselement
DE2543880A1 (de) Anordnung zum verschluesseln und entschluesseln einer nachricht
DE2148956B2 (de) Datenübertragungssystem
DE19653714C1 (de) Einrichtung zur Übermittlung von Steuersignalen an Ventile
DE4408543C2 (de) Adressierung durch Permutation
CH634189A5 (de) Digitale zeitdurchschalte-einrichtung fuer pulscodemodulierte netzwerke.
DE2816262A1 (de) Schaltmatrix fuer die durchschaltung von wechselstromsignalen
DE3211935A1 (de) System zum gegenseitigen synchronisieren zweier aktiver teilanordnungen
DE2043992C2 (de) Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen, mit zentralen und individuellen Geräten
DE19603296C2 (de) Verfahren und Feldbussystem zur seriellen Datenübertragung in objektorientierten Anwendungen
WO2009100726A1 (de) Modulsystem mit aneinandergereihten elektrischen modulen
EP0240580B2 (de) Dreistufige Koppelanordnung
DE4119584C3 (de) Elektronische Einrichtung mit Steckbaugruppen
DE2503102C3 (de)
EP0719060B1 (de) Steuerungssystem für Telekommunikations-Anlagen
DE2119387B2 (de) Schaltungsanordnung zur adressenabhaengigen ausgabe von meldungen in einrichtungen der fernwirktechnik
DE1939266C3 (de) Verknüpfungsschaltung
DE2043284C3 (de) Kodierungsübersetzerschaltung zur Anwendung in einem beigeordneten Gedächtnissystem
DE2450669A1 (de) Verfahren und schaltungsanordnungen zur verschluesselung und entschluesselung
DE2720770C2 (de) Schaltungsanordnung zur Kennzeichnung der Gruppenzugehörigkeit ein- oder mehrstelliger Kennzahlen unter Verwendung von Verknüpfungsgliedern, insbesondere für die Anwendung als Umwerter für die Leitweglenkung oder als Verzoner in Fernsprechvermittlungsanlagen
DE60214026T2 (de) Ovsf-codeerzeugung
DE69031341T2 (de) Bit-Finderschaltkreis
DE102015214133A1 (de) Integrierter Schaltkreis zum Betreiben an einem Bus und Verfahren zum Betreiben des integrierten Schaltkreises
DE2244709A1 (de) Namengebereinrichtung fuer fernschreibmaschinen
EP0421934B1 (de) Verfahren zur Nachrichtenübertragung zwischen PCM-Vielfachleitungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee