WO1995002847A1

WO1995002847A1 - Dispositif d'affichage a matrice active

Info

Publication number: WO1995002847A1
Application number: PCT/JP1994/001143
Authority: WO
Inventors: Yoshihiro Asai
Original assignee: Kabushiki Kaisha Toshiba
Priority date: 1993-07-13
Filing date: 1994-07-13
Publication date: 1995-01-26
Also published as: KR950703753A; EP0660160A4; TW257857B; DE69433614T2; EP0660160B1; EP0660160A1; US5708483A; DE69433614D1

Description

明細ァクティブマトリクス型表示素子技術分野

本発明は、薄膜トランジスタ（ Thin Fi l Transistor, 以下 T F T と称する）をスィッチ素子として表示画素電極ァレィを構成したァクティブマトリクス型表示素子に関する。

背景技術

一般的なァクティブマトリケス型液晶表示素子は、液晶物質がアレイ基板と対向基板との間隙に封入された基本構成を有する。

アレイ基板は、ガラスなどの光透過性基板上に形成される複数の表示画素電極のマトリクスァレイ、これら画素電極の行に沿って形成される複数の走査線、これら画素電極の列に沿って形成される複数の信号線、これら画素電極にそれぞれ接続される対応走査線および対応信号線からの電圧信号にじて対応電極を制御する複数の T F Τ、および各々対応する画素電極に絶縁膜を介して容量結合される複数の蓄積容量線を含む。

対向基板は、表示画素電極のマトリクスアレイに対向してガラスなどの光透過性基板上に形成された対向電極およびこれら表示画素電極の相互間の領域を遮光するブラックマトリクスを含む。液晶表示素子がカラー表示に用いられる場合、着色層が対向基板上でブラックマ卜リクスによって四まれ表示画素電極に対向する領域にそれぞれ形成される。

この液晶表示素子は、画面上方の行から順番に定査線の一本に選択パルスを供給し、残りの ^查線に非選択パルスを供給する。各 T F T は対応走査線から印加される選択パルスにより所定の書込期間だけ導通状態にされ、この間対応信号線に印加された信号の電位を対応画素電極に書き込む。また、各 T F T は対応走査線力ゝら印力 Π される非選択ルスにより所定の保持期間だけ非導通状態にされ、この間表示画素電極に書き込まれた電位を保持する。この保持期間は選択パルスの遮断から再印加までの時間に等しい。液晶の透過率は対向電極とこの対向電極に対向する表示画素電極間の部分においてこれら 2 つの電極の電位差に応じて変化する。液晶表示素子は液晶の透過率分布を表示画素電極の配置を基準として制御することにより後方光源からの光源光を 2 次元的に変調し、輝度分布が液晶の透過率分布に依存した画像を表示する。

各画素の開口率はこの画素の駆動回路の面積に対する光の透過面積の割合によつて表される。従来、この開口率は、一般に 3 0 % ~ 4 0 %程度という極めて低い値であつた。このため、液晶表示素子を透過した変調光において所望の最大輝度を達成することが難しかった。この対策として、光源の発光量を増加させることが考えられる力これは消費電力の増大を招くという欠点がある。

本発明の目的は、上述の技術的背景に鑑み、光学的および電気的特性に優れたァクティブマトリクス型表示素子を提供することにある。発明の開示

本発明の第 1 観点によれば、光透過性基板上に配設された走査線および走査線とゲート絶縁膜を介して交差するように設けられた信号線と、走査線および信号線の各交点付近に薄膜トランジスタおよびこの薄膜トランジスタに接続された表示画素電極を具備する容量駆動型画素が配置され、走査線から延在された延在電極がゲート絶縁膜を介して信号線と重畳され、かっこの延在電極の信号線に平行な端部と表示画素電極の端部とがゲ一ト絶縁膜を介して重畳された重畳部を有することを特徴とするァクティブマ卜リクス型表示素子が提供される。

本発明の第 2 観点によれば光透過性基板上に配設された走査線およびこの走査線から延在された延在電極と、走査線および延在電極を覆うように形成されたゲート絶縁膜と、延在電極上にゲート絶縁膜を介して重畳された信号電極と、走査線および信号線の各交点付近に薄膜トランジスタおよびこの薄膜トランジスタに接続された表示画素電極とを具備する容量駆動型画素が配置され、延在電極の信号線に平行な端部と表示画素電極の端部とがゲート絶縁膜を介して重畳された重畳部を有することを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 3 観点によれば、光透過性基板上に配設された走査線および走査線とゲート絶縁膜を介して交差するように設けられた信号線と、走査線および信号線の各交点付近に薄膜トランジスタおよびこの薄膜トランジスタに接続された表示画素電極を具備する容量駆動型画素が配置され、信号線下には走査線から延在されかつこの信号線よりも幅広の延在電極がゲート絶縁膜を介して重畳され、かつ延在電極の信号線との重畳部からはみだした領域の端部と表示画素電極の端部とがゲート絶縁膜を介して重畳された重畳部を有することを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 4 観点によれば、容量駆動型画素は液晶画素であることを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 5 観点によれば、延在電極は遮光性材料から形成されてなることを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 6 観点によれば延在電極は第 N 行の走査線から延在されかつこの延在電極と重畳される表示画素電極は第 N + 1 行の走査線に薄膜トランジスタを介して接続されてなることを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 7 観点によれば走査線内に薄膜トランジスタのチャネル領域が形成されてなることを特徴とするアクティブマトリクス型表示素子が提供される。

本発明の第 8 観点によれば、薄膜トランジスタは信号線に接続され走査線の一辺と少なくともゲ一ト絶縁膜および半導体層を介して重畳される重畳部を有するドレイン電極および表示画素に接続され走査線の他辺と少なくともゲート絶縁膜および半導体層を介して重畳される重畳部を有するソース電極を具備し、ソース電極の重畳部とドレイン電極の重畳部の距離によって薄膜トランジスタのチャネル長が規定されていることを特徴とするァクティブマ卜リクス型表示素子が提供される。

本発明の第 9 観点によれば、薄膜トランジスタは走査線に電気的に接続されたゲート電極、ゲート電極上に少なくともゲート絶縁膜および半導体膜を介して積層され信号線に接続されるドレイン電極および表示画素電極に接続されるソース電極を具備し、ゲート電極の輪郭線とドレイン電極の輪郭線の任意の交点からゲート電極の輪郭線とソース電極の輪郭線との交点に至る最短間隔のうち少なくとも一つの間隔カ^ ゲ ― ト電極の輪郭線のうちドレイン電極と重なる部分とソース電極と重なる部分との最短間隔より大きいことを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 1 0 観点によれば、延在電極は信号線を挟んで隣接する 2 つの表示画素電極のそれぞれと重畳される重畳部を有し、かっこの重畳部は 2 つの表示画素電極に対し略等しい長さを有することを特徴とするアクティブマトリクス型表示素子が提供される。

本発明の第 1 1 観点によれば、薄膜トランジスタは信号線と接続されかつ遮光性材料からなるドレイン電極および表示画素電極と接続されかつ遮光性材料からなるソース電極を具備し、かつ延在電極は第 N + 1 行の走査線に接続される薄膜トランジスタのソース電極とドレイン電極の輪郭線のうち第 N 行の走査線に最も近接した輪郭線よりも第 N + 1 行の走査線に向かって伸びていることを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 1 2 観点によれば、延在電極は走査線よりも幅広であることを特徴とするァクティブマ卜リクス型表示素子が提供される。

本発明の第 1 3 観点によれば、信号線を覆って光学的に黒の材料からなるストライプ層が設けられ、かっこのストライプ層は延在電極と略同一幅もしくは幅狭であることを特徴とするァクティブマトリクス型 ¾示素子が提供される。

本発明の第 1 4 観点によれば、走査線とこの走査線を挟んで隣接する 2 つの表示画素電極との間を遮光するように遮光性材料からなるストライプ層が設けられていることを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 1 5 観点によれば、遮光性材料からなるストラィプ層は、光透過性基板と液晶層を介して対向配置された光透過性基板上に設けられていることを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 1 6 観点によれば、遮光性材料からなるストラィプ層によって区画される領域に所定色の着色層が形成されてなることを特徴とするァクティブマトリクス型表示素子が提供される。

本発明の第 1 7 観点によれば、薄膜トランジスタは信号線と接続されかつ遮光性材料からなるドレイン電極および表示画素電極と接続されかつ遮光性材料からなるソース電極を具備し、かつ延在電極は第 N + 1 行の走査線に接続される薄膜トランジスタのソース電極とドレイン電極の輪郭線のうち第 N 行の走査線に最も近接した輪郭線よリも第 N + 1 行の走査線に向かって伸びておリ、かつ遮光性材料カゝらなるストライプ層は第 N行の走査線に最も近接した輪郭線を有する電極、表示画素電極および延在電極を横切るように配置されていることを特徴とするァクティブマトリクス型表示素子が提供される。

本発明のアクティブマトリクス型表示素子において、信号線と表示画素電極との間隙部は非有効画素領域であり、実質的に駆動制御の及ばない領域である。従って光源光が観察者側に通り抜けないよう光透過性基板に遮光手段を設ける必要がある。

この画素の開口率を向上させるには、遮光面積すなわち非有効画素領域を小さくすれば良く、そのために信号線と表示画素電極とを近接させればよレ、。

ところで、信号線と表示画素電極との間には容量結合が存在し、この容量結合により表示画素電極電位は随時変化する信号線電位によって刻々変動を受ける。信号線と表示画素電極とを単に近接させていくと、この電位変動が過度に大きくなリ、所望の表示が得られなくなる虞がある。

そこで本発明では、走査線から延在電極を延在させ、この延在電極をゲート絶縁膜を介して信号線および表示画素電極と重畳さ'せるように配置する構成を用いた。この構成によれば、延在電極は表示素子の駆動される大部分の期間、走査線非選択電位に固定されている。そして信号線および表示画素電極と重畳部を有することにより、これらの電極間を電気的に遮蔽する効果を有する。従って信号線と表示画素電極間の容量結合を軽減し、これらの電極を近接させる許容度を飛躍的に髙めることができる。

一方この構成において、延在電極には走査線と常に同じ信号が入力されるため、 T F T の動作に対する影響を考慮しなければならない点に着目した。すなわち、走査線から延在電極を新たに延在させることによって、その面積分走査線および延在電極と対向電極との結合容量は増大する方向にある。この結合容量が過度に大きくなると、走査線の時定数が増大しこれにした力 sつて走査ノルスに歪みを生じる。走査パルスの給電端カゝら遠い画素になるほどノルスの歪みが大きくなり、 T F T の選択時間が所定時間より短くなったり、あるいは正常に動作せずに、表示画素電極に所望の電位が書き込まれない虞が生じる。

これに対し本発明では、信号線および表示画素電極と重畳する延在電極はゲート絶縁膜を介して基板側に配されている。すなわちこの部分の延在電極と対向電極との間には液晶容量とゲート絶縁膜容量の直列容量が存在することとなり、対向電極と走査線および延在電極との容量結合を大幅に低減することができる。

尚本発明における重畳部とは、重畳する互いの電極が重畳することによる機能を損なわない程度に重なり面積を有しておれば良く、必ずしも全ての領域に渡って重なっている必要はない。例えば延在電極と表示画素電極の重畳部は、表示画素電極の端部全てと延在電極の端部の一部が重なって形成されても良く、あるいは逆に延在電極の端部全てと表示画素電極の端部の一部が重なって形成されても良い。または延在電極の端部の一部と表示画素電極の端部の一部が重なって形成されても良い。図面の簡単な説明

図 1 は、本発明の一実施例に係るァクティブマトリクス型液晶表示素子の一画素周辺部を示す -平面図である。

図 2 は、このアクティブマトリクス型液晶表示素子の対向基板の平面図である。

図 3 は、このァクティブマトリクス型液晶表示素子において遮光されずに画素としてに残される平面領域を示す図である。

図 4 は、図 1 に示す A — A ' 線に沿ったアクティブマトリクス型液晶表示素子の断面図である。

図 5 は、図 1 に示す B — B ' 線に沿ったアクティブマトリクス型液晶表示素子の断面図である。

図 6 は、このアクティブマトリクス型液晶表示素子の各画素の等価回路図である。

図 7 は、このァクティブマトリクス型液晶表示素子の駆動波形の一例を示すタイムチヤ一トである。

図 8 は、図 1 に示すアクティブマトリクス型液晶表示素子の第 1 変形例において一画素周辺部を示す平面図である。

図 9 は、図 8 に示す C — C ' 線に沿つたアクティブマトリクス型液晶表示素子の断面図である。

図 1 0 は、図 1 に示すアクティブマトリクス型液晶表示素子の第 2 変形例において一画素周辺部を示す平面図である。

図 1 1 は、本発明の比較例におけるアクティブマトリクス型液晶表示素子の平面図である。

図 1 2 は、図 1 1 に示すアクティブマトリクス型液晶表示素子の一画素周辺部の断面図である。

図 1 3 は、図 1 に示すアクティブマトリクス型液晶表示素子の第 3 変形例において T F T 周辺部を拡大して示す平面図である。発明を実施するための最良態様

以下、図面を参照して本発明の一実施例に係るァクティブマトリクス型液晶表示素子を詳細に説明する。

図 1 はこの液晶表示素子の一画素周辺部の平面構造を示す。図 2 はこの液晶表示素子の対向基板の平面構造を示す。図 3 はこの液晶表示素子において遮光されずに画素としてに残される平面領域を示す。図 4 は図 1 に示す A — A ，線に沿った液晶表示素子の断面構造を示す。図 5 は図 1 および図 3 に示す B — B ' 線に沿つた液晶表示素子の断面構造を示す。

この液晶表示素子は基本構造において従来と同様に構成される。図 1，図 4，および図 5 に示すように、アレイ基板 6 3 は光透過性基板 5 0 の一主面上にゲート絶縁膜 5 3 を介して互いに直交するように形成された走査線 5 1 および信号線 5 9 を有する。走査線 5 1 の幅 W s c nは例えば 1 4 m に設定され、信号線 5 9 の幅 W s i gは例えば 5 m に設定される。

表示画素電極 5 8 は走査線 5 1 と信号線 5 9 とによって区画される領域にそれぞれ形成される。信号線 5 9 と表示画素電極 5 8 の平行部における間隔 L s p i は、例えば 3 μ m に設定される。

, 上述の走査線 5 1 は信号線 5 9 直下部にゲート絶縁膜 5 3 を介して延在されており、この部分が延在電極（遮光性電極） 5 2 を構成する。この延在電極 5 2 は、信号線 5 9 を挟んで隣接する 2 つの表示画素電極 5 8 の間隙を塞ぐように、 1 9 t m幅で形成される。すなわち、延在電極 5 2 とこれら 2 つの隣接表示画素電極 5 8 とはそれぞれ一定幅 L o v 1 、例えば 4 m だけ重なるように配置される。

また、図 1 に示すように 2 つの延在電極 5 2 が各表示画素電極 5 8 の両側にそれぞれ位置し、これらがそれぞれ表示画素電極 5 8 とほぼ同じ長さの重畳部を有する。

T F T 7 1 は表示画素電極 5 8 の駆動と制御を行うスィッチ素子であり、走査線 5 1 の直上に形成される。すなわち、 T F T 7 1 はゲート電極 5 4 走査線 5 1 の一部で構成され、半導体層 5 5 ゲート電極 5 4 上にゲート絶縁膜 5 3 を介して形成され、ソース電極 6 1 およびドレイン電極 6 0 力この半導体層 5 5 上に保護絶縁膜 5 6 を介して形成され、ドレイン電極 6 0 が信号線 5 9 の一部で構成される積層構造を有する。

T F T 7 1 のチャネル領域は、走査線 5 1 の輪郭線内に納まるように形成される。このチヤネル領域の長さ L はソース電極 6 1 と半導体層 5 5 とのコンタクト領域カゝらドレイン電極 6 0 と半導体層 5 5 とのコンタク卜領域までの最短距離で表され、本実施例において 1 2 m に設定される。また、チャネル領域の幅 W は、ソース電極 6 1 の端部力ドレイン電極 6 0 の端部に対向する長さで表され、本実施例において 3 0 t m に設定される。

図 2 および図 4 に示すように、対向基板 6 8 は光透過性基板 5 0 の一主面上に形成されァレィ基板 6 3 側の走査線 5 1 に沿って行方向に伸びる幅 4 0 μ m の遮光層 6 5、およびこの遮光層 6 5 に直交する列方向にそれぞれ伸びる幅 9 7 m のストライプとして形成される赤色 R，緑色 G，および青色 Β の着色層 6 6 を有する。隣接する 2 つの着色層 6 6 の間隔 L s _P 2 は、例えば 3 μ m に設定される。対向基板 6 8 はさらに着色層 6 6 上に形成される対向電極 6 7 およびこの対向電極 6 7 を全体を覆って形成される配向膜 7 0 を有する。図 5 に示すように、着色層 6 6 は、ァレイ基板 6 3 側の信号線 5 9 に対向する領域で互いに分離される。

図 3 に示すように、 1 画素の開口は行方向に並ぶ遮光層 6 5 と列方向に並ぶ延在電極 5 2 および信号電極 5 9 によって囲まれた領域に規定される。

延在電極 5 2 の端と着色層 6 6 との端とは各基板に水平な平面において距離 L bに設定され、この距離 L bは次式で表される。 2 · L b = L tb- L sp2

= ( 2 · L ovl + 2 · L sp 1 + W s i g )

- L sp2 … ( 1 ) 次に、上述のアクティブマトリクス型液晶表示素子の製造方法を説明する。ガラスからなる光透過性基板 5 0 の一主面上に、遮光性材料である T a 膜をスノッタ法を用いて 3 0 0 0 オングストローム厚みで被膜した後、所定の形状にフォ卜エッチングすることにより、走奄線 5 1 と走査線 5 1 の一部であるゲート電極 5 4 および延在電極 5 2 を形成する。次いでこれらの電極を覆うように、 S i O x 膜をプラズマ C V D 法により 3 5 0 0 オングストローム厚みで堆積し、ゲート絶縁膜 5 3 を形成する。

次に i 型水素ィ匕アモルファスシリコン（以下 a — S i ： H と称する）層を 5 0 0 オングストローム、 S i N x 層を 2 0 0 0 オングストローム順次プラズマ C V D 法を用いて堆積する。次いでこの S i N X 層を所定の形状にフォトエッチングして、保護絶縁膜 5 6 を形成する。さらにこの上に、プラズマ C V D 法を用いて n 型 a — S i 層を 5 0 0 オングストローム形成し、この η 型 a — S i : H 層並びに i 型 a — S i : H 層を所定の形状にフォトエッチングして、半導体層 5 5 およびォ一ミック層 5 7 a および 5 7 b を形成する。

次に I T 〇膜をスノッタリング法により 1 0 0 0 オングストロ一ム堆積し、所定の形状にフォトエッチングすることにより、表示画素電極 5 8 を形成する。そして M o 膜を 7 0 0 オングストローム、次いで A 1 膜を 3 5 0 0 オングスト口一ムスノ S ッタリング法により堆積し、所定の形状にフォトェッチングして、信号線 5 9、ドレイン電極 6 0、およびソース電極 6 1 を形成する。最後に S i N X 膜からなる保護絶縁膜 6 2 をプラズマ C V D 法を利用して全面に形成することによつて、所望のアレイ基板 6 3 が得られる。

一方、ガラスからなる光透過性基板 6 4 の一主面上には、 C r 膜をスノッタリング法により 0 . 1 m 堆積した後、所定の形状にフォトエッチングして、遮光層 6 5 を形成し、この遮光層によって分離された各領域には、 R， G, B の着色層 6 6 を形成する。この着色層 6 6 は、感光性レジスト中に R, G, B の顔料を分散させた層を所望領域にフォトエッチングプロセスを用いて形成しても良い。

また、バインダー樹脂中に顔料を分散させた層を印刷転写によって所望領域に形成しても良い。尚この実施例では、感光性レジスト中に顔料を分散させた層を 1 . 2 m 厚みで形成した後、フォトエッチングすることにより、各着色層 6 6 を形成した。さらにこの上に I T 0 カゝらなる対向電極 6 5 をスノ S ッタリング法により 1 5 0 0 オングストローム厚みで形成することによって、対向基板 6 8 が得られる。

このようにして得られたァレイ基板 6 3 および対向基板 6 8 のそれぞれの電極形成面全面に低温キュア型のポリィミド膜を印刷塗布し、ラビング処理を施すことによってポリイミド膜に所定方向の配向性を付与して、配向膜 6 9 および 7 0 を形成する。そしてアレイ基板 6 3 と対向基板 6 8 をそれぞれの配向方向がほぼ 9 0 ° をなすように組み合わせて接着し、液晶セルを形成する。このとき、アレイ基板 6 3 と対向基板 6 8 との位置合わせは、予めそれぞれの基板に絶縁基板単体の状態で所定の位置に設けられたァライメントマークを利用して行う。次いで液晶セルに、液晶物質を注入し、アレイ基板 6 3 と対向基板 6 8 の外面にそれぞれ偏光板 7 3 および 7 4 を被着して、本実施例のァクティブマトリクス型液晶表示素子が完成する。

次に、このアクティブマ卜リクス型液晶表示素子の動作の一例を説明する。

図 6 は、このァクティブマトリクス型液晶表示素子の各画素の等価回路を示す。この等価回路は表示画素電極 5 8 と延在電極 5 2 との容量結合により形成される蓄積容量 C sと、表示画素電極 5 8 とこの電極 5 8 の両側において隣接する 2 本の信号線と容量結合によりそれぞれ形成される容量 C d s lおよび C d s 2 と、ゲ一ト電極 5 4 とソース電極 6 1 との容量結合により結合される容量 C g sと、液晶層 7 2 を介した表示画素電極 5 8 と対向電極 6 7 との容量結合によリ形成される液晶容量 C 1 cとを有する。

図 7 はこのアクティブマトリクス型液晶表示素子の駆動波形の一例を示す。この液晶表示素子は画面上方の行から順番に走査線 5 1 の一本に選択パルス（選択電圧）を供給し、残りの走査線 5 1 に非選択パルス（非選択電圧）を供給する。各走査線 5 1 において、選択電圧は 1 フレーム毎に変ィヒする画像の 1 水平走査期間に等しい書込期間 T 0 nだけ持続し、非選択電圧は選択電圧の遮断から再印加までの期間に等しい保持期間 T o f f だけ持続する。他方、この液晶表示素子は 1 水平走査サイクルで 1 ライン分の画像信号をそれぞれ信号線 5 9 に供給する。この画像信号の極性は電圧 V s i g cを基準にして所定周期毎、例えばフレーム毎に反転される。

表示画素電極 5 8 の電位 V p は期間 T 0 nにおいて信号線電圧に応じたレベルに設定され、期間 T 0 f Πこおいてこの電位レベルに維持される。表示画素電極 5 8 は期間 T 0 f f において選択電圧が印加される走査線 5 1 の一部である延在電極 5 2 と蓄積容量 C s で容量結合された状態にあるため、電位 V p がこの期間 T 0 f f中に大幅に変動することを防止することができる。

また、液晶層 7 1 の光透過率は各画素領域で対向電極 6 7 の電位 V c o mと表示画素電極 5 8 の電位 V p との電位差に応じて変化し、これにより画像の表示が行われる。

上述した本実施例のァクティブマトリクス型液晶表示素子において開口率を求めたところ、 7 0 % であり、従来の液晶表示素子に比べて飛躍的に光源光の利用効率が高まった。また光が画素電極 5 8 相互間の領域を透過することのない良好な表示画像を得ることができた。

すなわち、保持期間中において、表示画素電極 5 8 は信号線 5 9 の電位変化の影響を受けて 1 水平走査サイクルで変動する。信号線 5 9 の電位変化は画像情報に依存するため、この表示画素電極 5 8 の電位変動を一律に補償することは困難である。これに対して、走査線 5 1 の電位はこの保持期間中に非選択電位に固定されるため、この走査線 5 1 による表示画素電極の電位変動はほぼ一定量であり、例えば対向電極電位をシフトさせることにより補償されることが可能である。

本実施例では、上述した点を考慮し、延在電極 5 2 が信号線 5 9 と表示画素電極 5 8 との -平行部に対応して設けられ、所定長の重畳部がさらに信号線 5 9 と表示画素電極 5 8 とにそれぞれ重畳される部分として延在電極 5 2 に設けられる。この構造によれば、延在電極 5 2 が表示画素電極 5 8 を信号線 5 9 から電気的に遮蔽する効果が得られる。こうして表示画素電極 5 8 の電位変動を大幅に軽減することができ、信号線 5 9 と表示画素電極 5 8 とを'近接させることが可能となつた。

ところで、走査線 5 1 と対向電極 6 7 との間の結合容量は延在電極 5 2 を設けることにより増大する虞がある。この結合容量が過度に大きくなると、走査線 5 1 の時定数が増大しこれによつて走査線 5 1 上の選択ノルスに歪みを生じる。選択ノルスの供給端カゝら遠い画素になるほどパルスの歪みが大きくなる。これにより、 T F T の導通時間が所定の書込期間より短くなつたり、 T F T が正常に機能しなレ、ために、表示画素電極 5 8 に所望の電位を書き込めない虞がある。

しかし、本実施例では、延在電極 5 2 が基板 5 0 とゲート絶縁膜 5 3 との間において信号線 5 9 および表示画素電極 5 8 に対応する位置に形成される。すなわち、延在電極 5 2 は対向電極 6 7 から離れる側に配置される。これは、延在電極 5 2 と対向電極 6 7 との間の容量を液晶容量とゲート絶縁膜容量との直列容量によって決定させるために行われるもので、対向電極 6 7 と走査線 5 1 および延在電極 5 2 との結合容量を大幅に低減することを可能にする。

尚、本実施例においてゲート絶縁膜の比誘電率は約 4 であり、液晶容量の比誘電率は約 3 . 5 ~ 8 であった。これらを実際の液晶表示素子の動作条件に当てはめて計算したところ、延在電極 5 2 上に絶縁膜を介さずに液晶表示素子を製造した場合に比べて結合容量を約 1 割軽減できることが分かつた。この軽減によりもたらされる効果は極めて大きい。

本実施例の構造を適用すれば、 1 9 2 0 本以上の信号線を持ち走査線に対する容量の大きなァクティブマ卜リクス型液晶表示素子を充分駆動することが可能であった。すなわち、液晶を駆動する際、信号線に入力される信号を所定周期で交流化すると共に対向電極電位を信号線電位と同期させて逆極性となるように交流駆動する駆動方法が知られている。この駆動方法によれば、信号線駆動回路の耐圧を下げることができ、表示装置の低コストィヒに有利である。

ところで、対向電極を交流駆動する際、対向電極に付加される容量が過度に大きくなると、対向電極の時定数が大きくなり、対向電極駆動信号の歪を生じる。すると対向電極への給電端から遠ざかるにしたがつて液晶画素に充分な電位が書き込まれず、表示ムラが発生するおそれがある。

これに対し本実施例の構造においては、対向電極と走査線および延在電極との結合容量を低減可能であるので、上述の表示ムラの低減に大きく寄与する。特に、駆動信号の極性反転周期を例えば 1 水平走査期間単位程度に短くした場合に、この効果は顕著である。

さらに、本実施例では、延在電極 5 2 が走査線 5 1 と一体化された構造であるため、延在電極 5 2 に電圧を印加する給電母線を走査線 5 1 とは独立に形成する場合に必要とされる給電母線の占有スペースや走査線 5 1 と給電母線の分離のためのスペースを省略することができる。さらに延在電極 5 2 は大部分の保持期間において走査線と同様な一定の電位に維持されるため、信号線 5 9 と表示画素電極 5 8 との容量結合を軽減し、信号線 5 9 と表示画素電極 5 8 とを近接させることが可能となる。また、延在竃極 5 2 は互いに近接する信号線 5 9 と表示画素電極 5 8 との間に位置する領域を覆うように延在電極 5 2 を配置されるため、遮光層としての面積を大幅に低減し、画素の開口率を大幅に向上させることができる。

ここで、この開口率の向上についてさらに詳細に説明する。ァクティブマトリクス型液晶表示素子では、画素周辺部の液晶物質が異常配向を呈するいわゆる「チルトリバース」現象が発生することが知られているカ、本実施例では信号線方向に沿ったチルトリノくースを完全に隠すことができ、さらに良好な表示状態が得られる。すなわちチルトリバース現象とは、画素周辺に位置する液晶物質力表示画素電極と信号線との間の電界方向に沿って配列し、この部分の液晶物質が正常に配向している液晶物質の初期状態の配向方向と逆の方向に起き上がった場合に、正常に配向している液晶物質との境界部で光抜けを生じる現象である。本実施例では、表示画素電極と延在電極 5 2 とが重なる部分の面積を適当に調節することによりチルトリバース領域を完全に隠すことができる。延在電極 5 2 は通常走査線 5 1 の非選択電位すなわち 0 V 付近に設定され、表示画素電極 5 8 は例えば 6 V を中心として正負 3 V 力、ら 5 V の振幅を持つた信号電位に設定される。この場合、延在電極 5 2 と表示画素電極 5 8 との間にも電界が生じ、延在電極 5 2 からの電界が表示画素電極 5 8 と信号線 5 9 の間隙を抜けて新たにチルトリノく一スを発生させることが推測される。しカゝしな力 S ら、この信号線 5 9 近傍に生じるチルトリバース領域を隠せば、延在電極 5 2 端から内側の有効 ¾示領域にある液晶層 7 1 が表示画'素電極 5 8 と対向電極 6 7 との間の電界によって直接的に支配され、本来の配向方向に配向する。すなわち、この液晶層 7 1 は有効画素領域において延在電極 5 2 からの電界による直接的な影響は受けないため、新たなチルトリバースがこの有効画素領域に発生することが避けられる。

このようにして遮光手段を独立に設けることなく信号線 5 9 と表示画素電極 5 8 との間に生じるチルトリノく一ス領域を隠すことができるため、延在電極 5 2 は開口率向上に一層寄与することができる。尚、本実施例のアクティブマトリクス型液晶表示素子では、信号線方向に沿ったチルトリバ一スは観察されな力、つた。

本実施例の構造では、延在電極 5 2 の幅がチルトリバース領域を隠すことが可能な幅に設定される。走査線 5 1 の幅は延在電極 5 2 の幅に準じて決めれば良い力延在電極 5 2 の幅よりも小さく設定されることが好ましい。

T F T 7 1 の動作スピードは走査線 5 1 上に位置する T F T 7 1 のチャネル長を短くすることによって向上する。し力、し、走査線 5 1 の幅を変えずにチャネル長だけを短くしていくと、ソース電極 5 1 と走査線 5 1 とが重なる面積が増大し、これらの電極間の寄生容量も増加する。表示画素電極 5 8 の ' 電位の変動量 △ V p はこの寄生容量の増加れに伴って増大する。本実施例のように走査線 5 1 の幅を延在電極 5 2 において必要とされる幅よりも小さくすると、チャネル長が上述の寄生容量を増大させることなく短くなり、 T F T 7 1 の動作スピードを向上させることができる。この構造を 1 9 2 0 本の信号線を持ち表示素子に適用した場合、この表示素子を駆動するために充分な 0 N 電流が得られた。

尚、表示画素電極電位は走査線電位が選択電位から非選択電位に切り替わる時に、走査線 5 1 と表示画素電極 5 8 との容量結合によって電位変動を受ける。この電位変動値 △ V p は、次式で表される。

Δ V p = ( C gs/ C 1 ) · △ V g

( ここで、 C I = C gs + C l c + C s + C dsl + C ds2 、 Δ V g ：走査線に印加される選択電位と非選択電位との電位差）この電位変動値 Δ ν _Ρは延在電極 5 2 と表示画素電極 5 8 との間の容量 C s を適正化することによって補償可能である。

さらに本実施例では、第 Ν 行の走査線 5 1 は延在電極 5 2 と一体的に設けられる。この延在電極 5 2 は第 N + 1 行の表示画素電極 5 8 と容量 C s を構成する。この表示画素電極 5 8 の電位は選択電圧が第 N行の走査線に印加されたときに変動する。選択電圧はこの直後に第 N + 1 行の走査線 5 1 に印加され、信号線 5 9 からの画像信号が第 N + 1 行の表示画素電極 5 8 に書き込まれる。第 N 行の延在電極 5 2 の電位は選択電圧が再び第 N 行の走査線 5 1 に印加されまでの保持期間において変化しない。従って、表示画素電極 5 8 が正規の画像信号に保たれる時間がほぼ保持期間に一致する。液晶層 7 2 の透過率は印加電圧の実効値に応じて変化するため、表示画像は表示画素電極 5 8 の電位が延在電極 5 2 の電位と共に変動することによってほとんど影響を受けない。

本実施例では、 T F T 7 1 のチャネル領域が走査線 5 1 の輪郭線内に納まるように形成される。このチャネル領域の配置は延在電極 5 2 が表示画素電極 5 8 および信号線 5 9 に重ねて形成される構造を制約せず、開口率の向上に大きく寄与している。

さらに本実施例では、 2 つの延在電極 5 2 が表示画素電極 5 8 の両側に位置し、これらが信号線 5 9 および表示.画素電極 5 8 と略等しい長さの重畳部を有する。このため、延在電極 5 2 の長手方向に表示画素電極 5 8 との位置ずれが生じた場合でも、左右の信号線 5 9 と表示画素電極 5 8 との容量結合は常に略一致した状態となる。この構造は、いわゆる Γ V ライン反転駆動」を適用した場合に特に好適である。

V ライン反転駆動とは、隣接する信号線どうしで印加電圧が慣号線の中心電位に対して逆極性となるように駆動する方式であり、これを行うことにより次の利点力ある。すなわち、表示画素電極は先に述べた通り信号線との容量結合により保持期間中に変動を受ける力この表示画素電極に隣接する一方の信号線によって表示画素電極電位が正極性側に変動を受けても、他方の信号線が負極性側に表示画素電極電位を変動させるため、見かけ上変動量がキヤンセルされる格好となる。但し、表示画素電極の左右で形成される各容量がバランスしていないと、このキャンセル効果は損なわれてしまう。そこで本実施例では、表示画素電極の左右で延在電極と信号電極および表示画素電極との重畳 ^ を略等しくなるように配置したので、その結果画素周辺に形成される容量はバランスされ、上述したキャンセル効果を損なうことはない。従って信号線 5 9 と表示画素電極 5 8 との容量結合を低減できる本実施例の基本的画素構造と相まって、表示画素電極の保持期間中の電位変動を抑え、極めて良好な表示品位を得ることができる。

またこの実施例のァクティブマトリクス型液晶表示素子では、アレイ基板と対向基板との組み立てマージンはアレイ基板上の延在電極端と対向基板上の着色層端との水平距離によつて規定される。この実施例の効果を、図 1 1 および図 1 2 に示すブラックマトリクス 1 1 および着色層 1 7 を対向基板 1 5 に設け、この対向基板 1 5 をアレイ基板 1 4 と組み合わせた比較例の液晶表示素子と比較して説明する。

本実施例では、上述したとおり、アレイ基板 6 3 の延在電極 5 2 の端と着色層 6 6 との端との距離 L b は、 ( 1 ) 式で表される。

2 · L b = L tb- L sp2

= ( 2 · L ovl + 2 · L sp l + W s i g )

- L sp2 ( 1 ) 一方比較例において、ブラックマトリクス 1 1 と着色層 1 7 との重なり幅を L ov2 および L ov3 で表し、また遮光層 1 2 の端とブラックマトリクス 1 1 の端との距離を L a とすると、

2 · L a = L ta— L ea

= ( 2 · L ovl + 2 · L spl + W s i g )

- ( L ov2 + L ov3 + L sp2 ) ··· (2 ) と表される。

そこで L ovl = 4 μ m, L spl = 3 μ , W s i g = 5 μ , L sp2 = 3 μ , L ov2 = L ov3 = 4 m とレ、う値を代入すると、（ 1 ) 式力、ら L b - S m であり、一方（ 2 ) 式力、ら L a = 4 μ πι と求められる。これらの値 L b および L a はァレィ基板 6 3 と対向基板 6 8 との位置合わせを行う上での製造マ一ジンを表すものであり、本実施例では比較例に比べて大幅に製造マージンが改善されることが分かる。従って、同程度の開口率を実現しょうとした場合に、本実施例の液晶表示素子の構造ではアレイ基板と対向基板との位置合わせずれに対する許容度が極めて高く、高い歩留まりで液晶表示素子を製造することができる。尚、比較例において L o v 2 および L o v 3 を小さくすることも考えられる力^ これは対向基板の製造マージンを低下させる結果となる。

このようにして本実施例では、画素間を延在電極 5 2 'および遮光層 6 5 によって遮光し、高い開口率を実現しつつ画素間からの光漏れのない液晶表示素子を得ることができた。また T F T 7 1 のチャネル領域への外部光の入射を遮断し、良好なスィッチング特性を得ることができた。

尚、上述の実施例は様々に変形することが可能である。例えば図 8 および図 9 に示す第 1 変形例のように、延在電極 5 2 を信号線 5 9 直下で 2 つに分割しても良い。こうすることによって、信号線 5 9 と走査線 5 1 間の寄生容量を低減し、それぞれの電極駆動に要する負荷を低減することができる。この第 1 変形例では、延在電極 5 2 と信号線 5 9、表示画素電極 5 8 との合わせ精度を考慮したため、開口率は 6 5 % であつた。

さらに、図 1 0 に示す第 2 変形例のように、対向基板 6 8 上の遮光層 6 5 の形状を変更しても良い。すなわち、延在電極 5 2 はソース電極の端部を越えて隣接行の走査線 5 1 の近くまで延在し、遮光層 6 5 はこの延在電極 5 2 およびソース電極 6 1 を横切るように形成される。このような構成によつて、ソース電極 6 1 を遮光手段として利用し、走査線 5 1 と表示画素電極 5 8 との平行部において遮光面積を低減させることによって、開口率を一層向上させることができる。また、信号線 5 9 を覆う光学的に黒のストライプ層を設けても良レ、。これにより隣接画素を区画して、コントラストを一層向上させることができる。このとき、このストライプ層の幅を延在電極 5 2 の幅と略一致させるかあるいは延在電極 5 2 の幅より小さくすることによって、開口率を全く低下させることなく、コントラストを向上させること力 s可能となる。

この光学黒のストライプ層は、信号線 5 9 上に直接あるいは他の層を介して形成しても良く、あるいは対向基板 6 8 側に形成しても良い。具体的には C r などの金属材料あるいは金属酸化物を用い、または樹脂中に顔料や金属フィラーを分散させて光学黒を得てもよく、 ' さらにこれらを積層させて用いても良い。あるいは対向基板 6 8 において、隣接する着色層 6 6 を信号線 5 9 直上部の領域で混在させても良い。すなわち、予め隣接する着色層 6 6 の距離を L s p 2 に設定して着色層を形成し、アレイ基板 6 3 と対向基板 6 8 を組合わせて液晶表示素子を製造する点では上述の実施例と同様であるが、対向基板 6 8 の製造工程において、着色層 6 6 を形成した後、所定温度に加熱することにより、信号線 5 9 直上部の領域で隣接着色層 6 6 の混在する領域を形成しても良い。さらにこのような光学材料のうち光反射の少ないものを選べば、外部光の反射を低減し、さらに良好な表示を得ることができる。

また遮光層 6 5 の材料として低抵抗の材料を選択し、対向電極 6 7 と電気的に接続すれば、対向電極 6 7 の抵抗値を低減することが可能となり、よって対向電極 6 7 の膜厚を薄くしてさらに光透過率を向上させる.ことができる。また、上述の実施例では走査線 5 1 を T a 単層としたせ、 A 1 などの低抵抗金属材料を用いてもよく、あるいはこれらの積層構造を用いてもよい。これにより走査線の時定数を低減し、走査線、信号線を駆動するための負荷を低減すること力 Sできる。

さらに、走査線 5 1 への駆動電圧の給電はアレイ基板 6 3 の片辺側から行ってもよく、また走査線 5 1 への給電端子をアレイ基板 6 3 の左右両側端部に引き出して給電することにより、駆動回路との接続のための電極ピッチを大きくすることもできる。信号線 5 9 側の給電に対しても同様である。

さらに T F T 7 1 部の構造を図 1 3 に示す第 3 変形例とし 'ても良い。この T F T 7 1 では、ゲート電極 5 3 1 の輪郭線とドレイン電極 5 4 1 の輪郭線の任意の交点からゲート電極 5 3 1 の輪郭線とソース電極 5 3 5 の輪郭線との交点に至る最短間隔のうち少なくとも一つの間隔力ゲート電極 5 3 1 の輪郭線のうちドレイン電極 5 4 1 と重なる部分とソース電極 5 3 5 の重なる部分との最短間隔 L c よりも大きいことを特徴とするものである。

すなわち、 T F T のフォトリークは、チャネル部のチヤネル長方向に沿った端部（サイドチャネル）の経路に沿ってよリ多く発生する。これは、 T F T のチャネル中央部（メインチャネル）ではソース · ドレイン電極とゲート電極との重なリ部分によってフォトキヤリァの生成されにくい領域がある一方で、サイドチャネルにはそのような領域力 Sな力、つたことによるものと考えられる。従ってこの T F T の構造は、メインチャネル長（ゲート電極 5 3 1 の輪郭線のうちドレイン電極 5 4 1 と重なる部分とソース電極 5 3 5 の重なる部分との最短間隔 L c ) よりもサイドチャネル長（ゲート電極 5 3 1 の輪郭線とドレイン電極 5 4 1 の輪郭線の任意の交点からゲート電極 5 3 1 の輪郭線とソース電極 5 3 5 の輪郭線との交点に至る最短間隔のうち少なくとも一つの間隔）を長くして、サイドチャネル領域に外部光の入射しない領域を作り込むことによってフォトキヤリアの生成を抑制し、保持期間中の電流リークの低減を計つたものである。

この構造によれば、表示画電極を保持するために従来必要とされていた蓄積容量 C s の面積を低減することが可能となる。従って延在電極 5 2 と表示画素電極 5 8 との重畳部分に要求されるノ S ラメ一タの一つが軽減されることとなり、開口率を一層向上させること力 s可能となる。産業上の利用可能性

本発明はァクティブマトリクス型液晶表示素子の開口率を飛躍的に向上させることにより光源光の利用効率を高めると共に消費電力を大幅に低減することを可能にする。

Claims

求の範囲

1 . 光透過性基板上に配設された走査線および前記走査線とゲート絶縁膜を介して交差するように設けられた信号線と、前記走査線および信号線の各交点付近に薄膜トランジスタおよびこの薄膜トランジスタに接続された表示画素電極を具備する容量駆動型画素が胄配置され、

前記走査線から延在された延在電極が前記ゲ一ト絶縁膜を介して前記信号線と重畳され、かっこの延在電極の前記信号線に平行な端部と前記表示画素電極の端部とが前記ゲート絶縁膜を介して重畳された重畳部を有することを特徴とするァクティブマトリクス型表示素子。

2. 光透過性基板上に配設された走査線およびこの走査線から延在された延在電極と、前記走査線および前記延在電極を覆うように形成されたゲート絶縁膜と、前記延在電極上にゲート絶縁膜を介して重畳された信号電極と、前記走査線および信号線の各交点付近に薄膜トランジスタおよびこの薄膜トランジスタに接続された表示画素電極とを具備する容量駆動型画素が配置され、前記延在電極の前記信号線に平行な端部と前記表示画素電極の端部とが前記ゲート絶縁膜を介して重畳された重畳部を有することを特徴とするァクティブマトリクス型表示素子。

3. 光透過性基板上に配設された走査線および前記走査線とゲート絶縁膜を介して交差するように設けられた信号線と、前記走査線および信号線の各交点付近に薄膜トランジスタおよびこの薄膜トランジスタに接続された表示画素電極を具備する容量駆動型画素が配置され、

前記信号線下には前記走査線から延在されかっこの信号線よりも幅広の延在電極が前記ゲート絶縁膜を介して重畳され、かつ前記延在電極の前記信号線との重畳部からはみだした領域の端部と前記表示画素電極の端部とが前記ゲート絶縁膜を介して重畳された重畳部を有することを特徴とするァクティブマトリクス型表示素子。

4 . 前記容量駆動型画素は液品画素であることを特徴とする請求項 1 に記載のァクティブマトリクス型表示素子。

5 . 前記延在電極は遮光性材料から形成されてなることを特徴とする請求項 1 に記載のァクティブマトリクス型表示素子。

6 . 前記延在電極は第 N行の ^査線から延在されかっこの延在電極と重畳される前記表示画素電極は第 N + 1 行の走査線に前記薄膜トランジスタを介して接続されてなることを特徴とする請求項 1 に記載のァクティブマトリクス型表示素子。

7 . 前記走査線内に前記薄膜トランジスタのチャネル領域が形成されてなることを特徴とする請求項 1 に記載のァクテイブマトリクス型表示素子。

8 . 前記薄膜トランジスタは前記信号線に接続され前記走查線の一辺と少なくともゲー卜絶縁膜および半導体層を介して重畳される重畳部を有するドレイン電極および前記表示画素電極に接続され前記走査線の他辺と少なくともゲート絶縁膜および半導体層を介して重畳される重畳部を有するソース電極を具備し、前記ソース電極の重畳部と前記ドレイン電極の重畳部の距離によって薄膜トランジスタのチャネル長が規定されることを特徴とする請求項 5 に記載のァクティブマトリクス型表示素子。

9 . 前記薄膜トランジスタは前記走査線に電気的に接続されたゲート電極、前記ゲート電極上に少なくともゲート絶縁膜および半導体膜を介して積層され前記信号線に接続されるドレイン電極および前記表示画素電極に接続されるソース電極を具備し、 ·

前記ゲート電極の輪郭線と前記ドレイン電極の輪郭線の任意の交点から前記ゲート電極の輪郭線と前記ソース電極の輪郭線との交点に至る最短間隔のうち少なくとも一つの間隔力前記ゲ一ト電極の輪郭線のうち前記ドレイン電極と重なる部分と前記ソース電極と重なる部分との最短間隔より大きいことを徴とする請求項 1 に記載のアクティブマトリクス表示素子。

1 0 . 前記延在電極は前記信号線を挾んで隣接する 2 つの表示画素電極のそれぞれと重畳される重畳部を有し、かっこの重畳部は前記 2 つの表示画素電極に対し略等しい長さを有することを特徴とする請求項 1 に記載のアクティブマトリクス型表示素子。

1 1 . 前記薄膜トランジスタは前記信号線と接続されかつ遮光性材料からなるドレイン電極および前記表示画素電極と接続されかつ遮光性材料からなるソース電極を具備し、かつ前記延在電極は第 N + 1 行の前記走査線に接続される薄膜トランジスタのソース電極とドレイン電極の輪郭線のうち第 N 行の走査線に最も近接した輪郭線よりも第 N + 1 行の走査線に向かって伸びていることを特徴とする請求項 1 に記載のァクティブマトリクス型表示素子。

1 2. 前記延在電極は前記走査線よりも幅広であることを特徴とする請求項 7 に記載のアクティブマトリクス型表示素子。

1 3. 前記信号線を覆って光学的に黒の材料からなるストライプ層が設けられ、かっこのストライプ層は前記延在電極と略同一幅もしくは幅狭であることを特徴とする請求項 5 に記載のァクティブマトリクス型表示素子。

1 4. 前記走査線とこの走 S線を挟んで隣接する 2 つの前記表示画素電極との間を遮光するように遮光性材料からなるストライプ層が設けられていることを特徴とする請求項 5 に記載のァクティブマトリクス型表示素子。

1 5. 前記遮光性材料からなるストライプ層は、前記光透過性基板と液晶層を介して対向配置された光透過性基板上に設けられていることを特徴とする請求項 1 4 に記載のァクテイブマトリクス型表示素子。

1 6. 前記遮光性材料からなるストライプ層によって区画される領域に所定色の着色層が形成されてなることを特徴とする請求項 1 4 に記載のァクティブマトリクス型表示素子。

1 7. 前記薄膜トランジスタは前記信号線と接続されかつ遮光性材料からなるドレイン電極および前記表示画素電極と接続されかつ遮光性材料からなるソース電極を具備し、かつ前記延在電極は第 N + 1 行の前記走査線に接続される薄膜トランジスタのソース電極とドレイン電極の輪郭線のうち第 N 行の走査線に最も近接した輪郭線よりも第 N + 1 行の走査線に向かって伸びておリ、かつ前記遮光性材料からなるストラィプ層は前記第 N 行の走査線に最も近接した輪郭線を有する電極、前記表示画素電極および前記延在電極を横切るように配置されることを特徴とする請求項 1 4 に記載のアクティブマ卜リクス型表示素子。