JPH0566420A - アクテイブマトリクス駆動回路構造 - Google Patents

Abstract

(57)【要約】 【目的】 アクティブマトリクス駆動回路構造に関し、
配線抵抗の低減及びデータバス配線からの信号の干渉に
より画素に不都合な波形ひずみを生じるのを防止し、且
つ適切な蓄積容量を設けることを目的とする。 【構成】 画素を形成する画素電極１６と、該画素電極
を駆動するトランジスタ１４と、該トランジスタに制御
信号を与えるためのゲートバス配線１０及びデータバス
配線１２とを備え、該ゲートバス配線１０が、各画素電
極を取り囲み且つ各画素電極に部分的に重なるように形
成されている構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は例えば液晶表示装置等で
使用されるアクティブマトリクス駆動回路構造に関す
る。

【０００２】

【従来の技術】最近、テレビやＯＡ機器等のディスプレ
イとして液晶表示装置が使用されている。最近では、ア
クティブマトリクス駆動の液晶表示装置がさかんに開発
されている。

【０００３】液晶表示装置は一対の基板の間に液晶を封
入し、基板に設けた画素電極により液晶の微小区分毎の
透過光の制御をして画像を形成する。アクティブマトリ
クス駆動回路は液晶を封入した一方の基板に設けられ、
例えば図５に示されるように、マトリクス状に横縦に延
びるゲートバス配線１０及びデータバス配線１２と、こ
れらのゲートバス１０配線及びデータバス配線１２の交
差部に設けられたトランジスタ１４とからなり、各トラ
ンジスタ１４が画素電極１６を駆動する。ゲートバス配
線１０及びデータバス配線１２は各トランジスタ１４に
制御信号を与えるために外部制御回路に接続される。

【０００４】図６は１つの画素電極１６及びトランジス
タ１４の部分を拡大して示す図である。図７は同じゲー
トバス配線１０及びデータバス配線１２の交差部の拡大
図であり、図８は断面図である。最近では、画素電極１
６はＩＴＯで形成され、ゲートバス配線１０及びデータ
バス配線１２はアルミニウム等で形成される。また、ト
ランジスタ１４はＴＦＴとして形成されることが多くな
っている。

【０００５】製造工程を簡単化するために、最初に画素
電極１６を形成し、次にトランジスタ１４を形成し、次
にゲートバス配線１０及びデータバス配線１２を同時に
形成することが多い。ただし、ゲートバス配線１０及び
データバス配線１２は接触して交差することはできない
から、図７及び図８に示されるように立体交差状に形成
する。図７及び図８において、データバス配線１２は連
続的な直線として形成されるが、ゲートバス配線１０は
データバス配線１２の近傍で切断されており、この切断
端部は迂回配線部２０に接続されている。この迂回配線
部２０は、製造の最初に基板１上に画素電極１６を形成
するときに、この画素電極１６と同じ材料でゲートバス
配線１０及びデータバス配線１２の交差部に位置する小
領域に予め形成しておいたものである。そして、この迂
回配線部２０の上に絶縁層２２を設け、この絶縁層２２
に穴２２ａを設けておき、その上にゲートバス配線１０
を形成する。従って、ゲートバス配線１０の材料は絶縁
層２２の穴２２ａに進入して迂回配線部２０に達し、よ
って切断されたゲートバス配線１０は迂回配線部２０に
より電気的に連続したものとなり、データバス配線１２
とは電気的に分離される。

【０００６】

【発明が解決しようとする課題】しかし、上記した構造
では、図６に示されるように、データバス配線１２と交
差するゲートバス配線１０の迂回電極２０の部分が、使
用する材料の特性により抵抗の大きい部分となる（よっ
て抵抗記号で示されている）。すなわち、現在使用され
ているＩＴＯはアルミニウムよりも抵抗が大きい。ゲー
トバス配線１０は多数の迂回配線部２０を含み、制御信
号を受ける基板１の端部から中央寄りになるに従って抵
抗が大きくなっていく。このため、ゲートバス配線１０
に加わる信号にひずみが生じるという問題点があった。

【０００７】また、データバス配線１２は画素電極１６
の側縁部と平行するように近接して延び、両者の間に寄
生容量が形成される、という問題点があった。データバ
ス配線１２は多くの画素電極１６に電圧を供給し、その
電圧は絶えず変化しているので、寄生容量を介して画像
形成中の画素電極１６の電位を変化させ、画像のひずみ
を生じさせるという問題点があった。さらに、液晶をは
さんで配置される画素電極１６と対向電極とにより形成
される容量に対して、付加的に蓄積容量を設けてノイズ
の発生を低減するようになっているが、そのような蓄積
容量を設けるためにさらに製造工程が複雑になるという
問題点があった。本発明の目的は、配線抵抗の低減及び
データバス配線からの信号の干渉により画素に不都合な
波形ひずみを生じるのを防止し、且つ適切な蓄積容量を
設けたアクティブマトリクス駆動回路構造を提供するこ
とである。

【０００８】

【課題を解決するための手段】本発明によるアクティブ
マトリクス駆動回路構造は、図１に示されるように、画
素を形成する画素電極１６と、該画素電極を駆動するト
ランジスタ１４と、該トランジスタに制御信号を与える
ためのゲートバス配線１０及びデータバス配線１２とを
備え、該ゲートバス配線１０（１０ｐ，１０ｑ，１０
ｒ，１０ｓ）が、各画素電極１６を取り囲み且つ各画素
電極に部分的に重なるように形成されていることを特徴
とするものである。

【０００９】

【作用】上記構成では、ゲートバス配線１０（１０ｐ，
１０ｑ，１０ｒ，１０ｓ）が各画素電極１６を取り囲む
ように形成されており、ゲートバス配線はトランジスタ
１４へのアクセスが終了した後は一定のオフ電位に保た
れているので、シールド効果により、データバス配線１
２と画素電極１６との間の信号の干渉を防止する。ま
た、ゲートバス配線は各画素電極に部分的に重なるよう
に形成されて、ゲートバス配線と画素電極との間に蓄積
容量２４が形成され、この蓄積容量２４は液晶を駆動す
る電荷を蓄積し、ノイズを低減するとともに鮮明な画像
を提供する。

【００１０】

【実施例】図１は、本発明によるアクティブマトリクス
駆動回路構造を示す原理説明図兼実施例を示す図であ
る。図２は図１の１つの画素電極の近傍を示す拡大平面
図である。図３は図２の線 III−III に沿った断面図、
図４は図２の線IV−IVに沿った断面図である。

【００１１】図１及び図５に示されるように、アクティ
ブマトリクス駆動回路構造は、基本的に、ゲートバス配
線１０及びデータバス配線１２と、画素を形成する画素
電極１６と、トランジスタ１４とを備えている。ゲート
バス配線１０はデータバス配線１２の近傍で切断されて
おり、両切断端部は迂回配線部２０に接続されている。
図１においては、上記図６の従来技術の場合と同様に、
この迂回配線部２０は抵抗記号で示されている。

【００１２】図４に示されるように、迂回配線部２０は
基板（図示せず）上に画素電極１６を形成するときにこ
の画素電極１６と同じ材料（ＩＴＯ）でゲートバス配線
１０及びデータバス配線１２の交差部に位置する小領域
に予め形成しておいたものである。ゲートバス配線１０
は絶縁層２２に設けた穴２２ａを介して迂回配線部２０
に接続される。従って、迂回配線２０の部分は材料の違
いによりゲートバス配線１０の主要部分（アルミニウム
等）よりも抵抗が高い。迂回配線部２０の一部は図３に
も示されている。

【００１３】図３に示されるように、トランジスタ１４
は半導体１４ａで構成され、このトランジスタ１４のゲ
ートはゲートバス配線１０のゲート端子部１０ｘに接続
され、ドレーンは画素電極１６に接続される。トランジ
スタ１４のソース端子部２６はデータバス配線１２の下
方に画素電極１６と同じ材料で形成されている。トラン
ジスタ１４の位置する部位において、データバス配線１
２は絶縁層２２に設けた穴２２ｂを介してソース端子部
２６に接続される。画素電極１６、迂回配線部２０、及
びソース端子部２６の形成は、１工程で達成される。

【００１４】図１及び図２においては、画素電極１６は
ほぼ矩形状の形状を有する。画素電極１６はゲートバス
配線１０の下側の層であるので、図２においては、画素
電極１６は破線で示されている。同様に、迂回配線部２
０、及びソース端子部２６も破線で示されている。従っ
て、実線で示されたゲートバス配線１０の形状は、破線
で示された画素電極１６及び迂回配線部２０の形状と対
照的である。

【００１５】図１及び図２に示されるように、ゲートバ
ス配線１０は迂回配線部２０によりデータバス配線１２
と交差して横方向（行方向）に連続して延びるととも
に、各画素電極１６を取り囲み且つ各画素電極１６に部
分的に重なるように形成されている。従って、ゲートバ
ス配線１０と画素電極１６との間に蓄積容量２４が形成
される。

【００１６】さらに詳細には、２個の隣接するデータバ
ス配線１２の間の領域において、ゲートバス配線１０は
矩形状の画素電極１６を取り囲む矩形環状の形状を有
し、矩形の四辺に相当する部分１０ｐ，１０ｑ，１０
ｒ，１０ｓからなる。部分１０ｐ，１０ｒはデータバス
配線１２に沿って延び、部分１０ｑ，１０ｓはデータバ
ス配線１２に垂直に延びる。ゲートバス配線１０の部分
１０ｐと画素電極１６との重なりは、図４の右端部に明
瞭に示されている。

【００１７】このように、ゲートバス配線１０が画素電
極１６を取り囲んでおり、そして、ゲートバス配線１０
はトランジスタ１４へのアクセスが終了した後は一定の
オフ電位に保たれているので、シールド効果により、デ
ータバス配線１２と画素電極１６との間の信号の干渉を
防止する。さらに、ゲートバス配線１０は画素電極１６
を取り囲んでいるので、部分１０ｐ，１０ｒはデータバ
ス配線１２に沿って長く延びる。迂回配線部２０も同様
にデータバス配線１２に沿って長く延びるように形成す
ることができ、迂回配線部２０とゲートバス配線１０と
を長い接続領域で接続することができる。このようにし
て迂回配線部２０の面積をかなり大きくすることができ
る。迂回配線部２０の面積が大きくなると、その抵抗値
は小さくなる。従って、迂回配線部２０が抵抗になるこ
とにより起因する問題点であった、ゲートバス配線１０
に加わる信号のひずみを減少することができる。

【００１８】さらに、ゲートバス配線１０のデータバス
配線１２に沿って延びる部分１０ｐはトランジスタ１４
のベース端子部１０ｘになり、これは行方向に隣接する
画素電極１６を駆動するトランジスタ１４、すなわち走
査順番で先に駆動されるトランジスタ１４に接続され
る。例えば、図１において、２行分（上行、及び中行と
呼ぶ）の画素電極１６と３行分（上行、中行、及び下行
と呼ぶ）のトランジスタ１４が示されており、このう
ち、下行、中行、及び上行のトランジスタ１４が順次に
駆動されるとする。下行のトランジスタ１４の駆動は、
中行の画素電極１６を取り囲むゲートバス配線１０の信
号により実施され、このゲートバス配線１０の信号はパ
ルス状にオンになった後一定のオフ電位に保たれる。次
に中行のトランジスタ１４がその上のゲートバス配線１
０の信号により駆動されるが、そのときには、中行の画
素電極１６を取り囲むゲートバス配線１０は上記したよ
うにオフ電位に保たれている。従って、中行の画素電極
１６はオフ電位に保たれているゲートバス配線１０に取
り囲まれていることになり、データバス配線１２と画素
電極１６との間の信号の干渉を防止するシールド効果を
確実に達成することができる。

【００１９】

【発明の効果】以上説明したように、本発明によれば、
ゲートバス配線が各画素電極を取り囲み且つ各画素電極
に部分的に重なるように形成されている構成としたの
で、配線抵抗の低減及びデータバス配線からの信号の干
渉により画素に不都合な波形ひずみを生じるのを防止
し、且つゲートバス配線により蓄積容量とすることがで
き、画素のノイズの発生を低減し、表示特性の向上に寄
与するところが大きい。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の実施例を示す平面図である。

【図３】図２の線 III−III に沿った断面図である。

【図４】図２の線IV−IVに沿った断面図である。

【図５】従来のアクティブマトリクス回路構造の概略を
示す図である。

【図６】図５の画素電極の部分の拡大図である。

【図７】図５のゲートバス配線及びデータバス配線の交
差部の拡大図である。

【図８】図７の断面図である。

【符号の説明】

１０…ゲートバス配線 １２…データバス配線 １４…トランジスタ １６…画素電極 ２０…迂回配線部 ２２…絶縁層 ２４…蓄積容量

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大形 公士 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 沖 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画素を形成する画素電極（１６）と、該
   画素電極を駆動するトランジスタ（１４）と、該トラン
   ジスタに制御信号を与えるためのゲートバス配線（１
   ０）及びデータバス配線（１２）とを備え、該ゲートバ
   ス配線（１０）が、各画素電極を取り囲み且つ各画素電
   極に部分的に重なるように形成されているアクティブマ
   トリクス駆動回路構造。
2. 【請求項２】 ゲートバス配線（１０）は迂回配線部
   （２０）により絶縁層（２２）を介してデータバス配線
   （１２）と立体交差し、該迂回配線部はデータバス配線
   （１２）に沿って長く延びる請求項１に記載のアクティ
   ブマトリクス駆動回路構造。
3. 【請求項３】 ゲートバス配線（１０）は行方向に隣接
   する画素電極を駆動するトランジスタ（１４）のゲート
   電極に接続されている請求項１に記載のアクティブマト
   リクス駆動回路構造。