JPH10206823A - Ｘｙアドレス型表示装置 - Google Patents
Ｘｙアドレス型表示装置Info
- Publication number
- JPH10206823A JPH10206823A JP764097A JP764097A JPH10206823A JP H10206823 A JPH10206823 A JP H10206823A JP 764097 A JP764097 A JP 764097A JP 764097 A JP764097 A JP 764097A JP H10206823 A JPH10206823 A JP H10206823A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- thin film
- channel
- display device
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 Ｙドライバから離れた位置の画素程制御信号
の遅延によって表示状態になるべきタイミングに大きな
遅延が生じることを防止する。 【解決手段】 Ｘドライバ３及びＹドライバ４と各液晶
素子１との間に接続されＹドライバによりゲートを制御
されるスイッチングトランジスタ２は、Ｘドライバ３あ
るいはＹドライバ４から離れたもの程、チャネル幅Ｗ／
チャネル長Ｌの値を大きくする。
の遅延によって表示状態になるべきタイミングに大きな
遅延が生じることを防止する。 【解決手段】 Ｘドライバ３及びＹドライバ４と各液晶
素子１との間に接続されＹドライバによりゲートを制御
されるスイッチングトランジスタ２は、Ｘドライバ３あ
るいはＹドライバ４から離れたもの程、チャネル幅Ｗ／
チャネル長Ｌの値を大きくする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＸＹアドレス型表
示装置、特にＸドライバと各表示素子との間にゲートを
Ｙドライバにより制御されるスイッチングトランジスタ
が接続されたＸＹアドレス型表示装置に関する。
示装置、特にＸドライバと各表示素子との間にゲートを
Ｙドライバにより制御されるスイッチングトランジスタ
が接続されたＸＹアドレス型表示装置に関する。
【０００２】
【従来の技術】各種表示装置に液晶が広く用いられてい
る。この液晶を用いた表示装置は、複数の画素をＸ方向
及びＹ方向にマトリクス状に配列して、Ｘ方向及びＹ方
向の複数の画素を成す液晶素子を各々Ｘドライバ及びＹ
ドライバによりスイッチングトランジスタを介して駆動
可能になるように構成したものである。
る。この液晶を用いた表示装置は、複数の画素をＸ方向
及びＹ方向にマトリクス状に配列して、Ｘ方向及びＹ方
向の複数の画素を成す液晶素子を各々Ｘドライバ及びＹ
ドライバによりスイッチングトランジスタを介して駆動
可能になるように構成したものである。
【０００３】そして、Ｘ方向及びＹ方向の交点の液晶素
子毎にスイッチング素子を接続して、Ｘドライバ及びＹ
ドライバにより任意のアドレスのスイッチング素子をオ
ンさせて、このスイッチング素子に接続されている液晶
素子を選択して表示させるようになっている。
子毎にスイッチング素子を接続して、Ｘドライバ及びＹ
ドライバにより任意のアドレスのスイッチング素子をオ
ンさせて、このスイッチング素子に接続されている液晶
素子を選択して表示させるようになっている。
【０００４】このように液晶素子を用いた表示装置で
は、スイッチング素子を介してＸドライバ及びＹドライ
バにより任意の液晶素子を選択して表示させるようにし
た能動（アクティブ）マトリクス駆動方式が広く採用さ
れている。ここで、スイッチング素子としては、具体的
に、薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（Ｔ
ＦＤ）、非線形抵抗などを用いたものが一般に知られて
いるが、特に、薄膜トランジスタが広く用いられてい
る。
は、スイッチング素子を介してＸドライバ及びＹドライ
バにより任意の液晶素子を選択して表示させるようにし
た能動（アクティブ）マトリクス駆動方式が広く採用さ
れている。ここで、スイッチング素子としては、具体的
に、薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（Ｔ
ＦＤ）、非線形抵抗などを用いたものが一般に知られて
いるが、特に、薄膜トランジスタが広く用いられてい
る。
【０００５】スイッチング素子として働く薄膜トランジ
スタは、透明基板上に各液晶素子の透明電極に隣接して
形成されており、画素の数だけ形成されている。用いら
れる液晶素子の数は、液晶ＴＶのように比較的に大画面
の表示装置にあっては、数１０万個にも及んでいる。従
って、この例の場合では、一対の透明基板間に薄膜トラ
ンジスタが、マトリクス状に数１０万個形成されること
になる。ここで、用いられる薄膜トランジスタは、従
来、全て同一特性（チャネル幅Ｗ及びチャネル長Ｌが同
一のもの）となるように形成されていた。
スタは、透明基板上に各液晶素子の透明電極に隣接して
形成されており、画素の数だけ形成されている。用いら
れる液晶素子の数は、液晶ＴＶのように比較的に大画面
の表示装置にあっては、数１０万個にも及んでいる。従
って、この例の場合では、一対の透明基板間に薄膜トラ
ンジスタが、マトリクス状に数１０万個形成されること
になる。ここで、用いられる薄膜トランジスタは、従
来、全て同一特性（チャネル幅Ｗ及びチャネル長Ｌが同
一のもの）となるように形成されていた。
【０００６】
【発明が解決しようとする課題】ところで、従来のＸＹ
アドレス型表示装置では、多い場合には画素数が数１０
万個にも及び、Ｘ方向に延びるラインの長さが長くな
る。そのため、各ラインを駆動（垂直走査）する信号に
遅延が生じる。具体的には、Ｙドライバから離れた画素
程遅延が大きい。従って、かかる遅延により、画素の表
示素子が表示するタイミングが遅延し、Ｙドライバから
離れた画素になる程表示状態になるタイミングに遅れが
生じるという問題があった。
アドレス型表示装置では、多い場合には画素数が数１０
万個にも及び、Ｘ方向に延びるラインの長さが長くな
る。そのため、各ラインを駆動（垂直走査）する信号に
遅延が生じる。具体的には、Ｙドライバから離れた画素
程遅延が大きい。従って、かかる遅延により、画素の表
示素子が表示するタイミングが遅延し、Ｙドライバから
離れた画素になる程表示状態になるタイミングに遅れが
生じるという問題があった。
【０００７】この問題は、大画面化が進む程深刻化す
る。
る。
【０００８】本発明はこのような問題点を解決すべくな
されたものであり、その目的は、Ｘ方向及びＹ方向に各
々複数の表示素子がマトリクス状に配列され、該複数の
表示素子を水平及び垂直走査駆動するＸドライバ及びＹ
ドライバを有し、該Ｘドライバと各表示素子との間にＹ
ドライバによりゲートが制御されるスイッチングトラン
ジスタが接続されたＸＹアドレス型表示装置において、
Ｙドライバから離れた位置の画素程制御信号の遅延によ
って表示状態になるべきタイミングに大きな遅延が生じ
ることを防止することにある。
されたものであり、その目的は、Ｘ方向及びＹ方向に各
々複数の表示素子がマトリクス状に配列され、該複数の
表示素子を水平及び垂直走査駆動するＸドライバ及びＹ
ドライバを有し、該Ｘドライバと各表示素子との間にＹ
ドライバによりゲートが制御されるスイッチングトラン
ジスタが接続されたＸＹアドレス型表示装置において、
Ｙドライバから離れた位置の画素程制御信号の遅延によ
って表示状態になるべきタイミングに大きな遅延が生じ
ることを防止することにある。
【０００９】
【課題を解決するための手段】本発明ＸＹアドレス型表
示装置は、スイッチングトランジスタが、上記Ｙドライ
バから離れるもの程、チャネル幅Ｗ／チャネル長Ｌの値
が大きくされていることを特徴とする。
示装置は、スイッチングトランジスタが、上記Ｙドライ
バから離れるもの程、チャネル幅Ｗ／チャネル長Ｌの値
が大きくされていることを特徴とする。
【００１０】従って、本発明ＸＹアドレス型表示装置に
よれば、スイッチングトランジスタは、Ｙドライバから
離れる程チャネル幅Ｗ／チャネル長Ｌの値が大きいの
で、スイッチングトランジスタのゲートラインに生じ
る、Ｙドライバから離れる程大きくなる走査信号の遅延
をスイッチングトランジスタの駆動能力により補うこと
ができる。従って、Ｙドライバから離れた位置に形成さ
れている画素が信号遅延により表示状態になるタイミン
グに遅延が生じることを防止することができる。
よれば、スイッチングトランジスタは、Ｙドライバから
離れる程チャネル幅Ｗ／チャネル長Ｌの値が大きいの
で、スイッチングトランジスタのゲートラインに生じ
る、Ｙドライバから離れる程大きくなる走査信号の遅延
をスイッチングトランジスタの駆動能力により補うこと
ができる。従って、Ｙドライバから離れた位置に形成さ
れている画素が信号遅延により表示状態になるタイミン
グに遅延が生じることを防止することができる。
【００１１】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。
従って詳細に説明する。
【００１２】図１は本発明ＸＹアドレス型表示装置の第
１の実施の形態を示す回路図である。同図において、１
は液晶素子で、各々薄膜トランジスタからなるスイッチ
ングトランジスタ２を介してＸ方向ライン３及びＹ方向
ライン４にマトリクス状に配列されている。説明を簡単
にするために、３本のＸ方向ライン３ａ、３ｂ、３ｃ及
びＹ方向ライン４ａ、４ｂ、４ｃを設けて、各々に３個
の液晶素子１を配列した例で示している。５はＸ方向ラ
イン３に接続されたＸドライバ、６はＹ方向ライン４に
接続されたＹドライバで、各々Ｘ方向及びＹ方向の液晶
素子１を駆動する。
１の実施の形態を示す回路図である。同図において、１
は液晶素子で、各々薄膜トランジスタからなるスイッチ
ングトランジスタ２を介してＸ方向ライン３及びＹ方向
ライン４にマトリクス状に配列されている。説明を簡単
にするために、３本のＸ方向ライン３ａ、３ｂ、３ｃ及
びＹ方向ライン４ａ、４ｂ、４ｃを設けて、各々に３個
の液晶素子１を配列した例で示している。５はＸ方向ラ
イン３に接続されたＸドライバ、６はＹ方向ライン４に
接続されたＹドライバで、各々Ｘ方向及びＹ方向の液晶
素子１を駆動する。
【００１３】薄膜トランジスタ２はソース電極２ｓ、ド
レイン電極２ｄ及びゲート電極２ｇを有し、例えばソー
ス電極２ｓがＸ方向ライン３に接続され、ドレイン電極
２ｄが液晶素子１に接続され、ゲート電極２ｇがＹ方向
ライン４に接続されている。図２は液晶素子１の具体的
構造の一例を示す断面図である。液晶素子１は、ガラス
のような一対の透明基板７、８間にＩＴＯのような透明
電極９、１０を介してマトリクス状に配列されている。
一例として１つの画素を構成する構造のみを示してい
る。一方の透明基板７には全画素に共通の透明電極９が
形成され、対向する他方の透明基板８には各画素毎の透
明電極１０が形成され、この透明電極１０に隣接して薄
膜トランジスタ２が形成されている。
レイン電極２ｄ及びゲート電極２ｇを有し、例えばソー
ス電極２ｓがＸ方向ライン３に接続され、ドレイン電極
２ｄが液晶素子１に接続され、ゲート電極２ｇがＹ方向
ライン４に接続されている。図２は液晶素子１の具体的
構造の一例を示す断面図である。液晶素子１は、ガラス
のような一対の透明基板７、８間にＩＴＯのような透明
電極９、１０を介してマトリクス状に配列されている。
一例として１つの画素を構成する構造のみを示してい
る。一方の透明基板７には全画素に共通の透明電極９が
形成され、対向する他方の透明基板８には各画素毎の透
明電極１０が形成され、この透明電極１０に隣接して薄
膜トランジスタ２が形成されている。
【００１４】図３は薄膜トランジスタ２の具体的構造の
一例を示す断面図である。薄膜トランジスタ２は周知の
薄膜技術を利用して形成される。１１は透明基板８上に
形成された例えばアモルファスシリコンのようなアモル
ファス半導体で、一方の端部にはソース領域１２ｓが形
成されるとともに、他方の端部にはドレイン領域１２ｄ
が形成される。１３は例えば酸化シリコンのようなゲー
ト絶縁膜で、このゲート絶縁膜１３上にはゲート電極２
ｇが形成される。ソース領域１２ｓにはソース電極２ｓ
が形成されるとともに、ドレイン領域１２ｄにはドレイ
ン電極２ｄが形成される。また、薄膜トランジスタ２に
隣接した透明基板８上には例えばＩＴＯのような透明電
極１０が形成されて、この透明電極１０はドレイン電極
１２ｄと接続されている。
一例を示す断面図である。薄膜トランジスタ２は周知の
薄膜技術を利用して形成される。１１は透明基板８上に
形成された例えばアモルファスシリコンのようなアモル
ファス半導体で、一方の端部にはソース領域１２ｓが形
成されるとともに、他方の端部にはドレイン領域１２ｄ
が形成される。１３は例えば酸化シリコンのようなゲー
ト絶縁膜で、このゲート絶縁膜１３上にはゲート電極２
ｇが形成される。ソース領域１２ｓにはソース電極２ｓ
が形成されるとともに、ドレイン領域１２ｄにはドレイ
ン電極２ｄが形成される。また、薄膜トランジスタ２に
隣接した透明基板８上には例えばＩＴＯのような透明電
極１０が形成されて、この透明電極１０はドレイン電極
１２ｄと接続されている。
【００１５】このような表示装置においては、いづれか
一つのＹ方向ライン４（例えば４ｂ）にＹドライバ６に
より走査用の電圧を印加すると、そのライン４と、Ｘド
ライバ５から信号用の電圧を受けたＸ方向ライン３（例
えば３ａ）との交点の薄膜トランジスタ２を介して液晶
素子１が選択されてそれが表示状態になる。
一つのＹ方向ライン４（例えば４ｂ）にＹドライバ６に
より走査用の電圧を印加すると、そのライン４と、Ｘド
ライバ５から信号用の電圧を受けたＸ方向ライン３（例
えば３ａ）との交点の薄膜トランジスタ２を介して液晶
素子１が選択されてそれが表示状態になる。
【００１６】ここで、薄膜トランジスタ２の駆動能力
は、図４に示すように、チャネル領域１４のパターンに
よって決定される。すなわち、チャネル領域１４のチャ
ネル長Ｌとチャネル幅Ｗによって決定され、Ｗ／Ｌが大
きい程駆動能力が大きくなる。従来において、このチャ
ネル長Ｌとチャネル幅Ｗは全ての薄膜トランジスタ２で
同じように設定されていた。
は、図４に示すように、チャネル領域１４のパターンに
よって決定される。すなわち、チャネル領域１４のチャ
ネル長Ｌとチャネル幅Ｗによって決定され、Ｗ／Ｌが大
きい程駆動能力が大きくなる。従来において、このチャ
ネル長Ｌとチャネル幅Ｗは全ての薄膜トランジスタ２で
同じように設定されていた。
【００１７】本実施形態においては、薄膜トランジスタ
２は、Ｙドライバ６から離れる程、（チャネル幅Ｗ／チ
ャネル長Ｌ）の値が大きいものが配列されるようになっ
ている。すなわち、Ｘ方向ライン３の一つのライン３ａ
に例をとると、Ｙ方向ライン４ａ、４ｂ、４ｃに接続さ
れる各々の薄膜トランジスタ２は、順次に、図５
（ａ）、（ｂ）、（ｃ）に示すように、チャネル長Ｌ
１、Ｌ２、Ｌ３が同じ（Ｌ１＝Ｌ２＝Ｌ３）で、チャネ
ル幅Ｗ１、Ｗ２、Ｗ３がＹドライバから離れる程次第に
大きくなる（Ｗ１＜Ｗ２＜Ｗ３）ように設定されてい
る。
２は、Ｙドライバ６から離れる程、（チャネル幅Ｗ／チ
ャネル長Ｌ）の値が大きいものが配列されるようになっ
ている。すなわち、Ｘ方向ライン３の一つのライン３ａ
に例をとると、Ｙ方向ライン４ａ、４ｂ、４ｃに接続さ
れる各々の薄膜トランジスタ２は、順次に、図５
（ａ）、（ｂ）、（ｃ）に示すように、チャネル長Ｌ
１、Ｌ２、Ｌ３が同じ（Ｌ１＝Ｌ２＝Ｌ３）で、チャネ
ル幅Ｗ１、Ｗ２、Ｗ３がＹドライバから離れる程次第に
大きくなる（Ｗ１＜Ｗ２＜Ｗ３）ように設定されてい
る。
【００１８】あるいは、Ｌ１＞Ｌ２＞Ｌ３となるように
設定してもよい。要するに、Ｙドライバ６から離れる
程、チャネル幅Ｗ／チャネル長Ｌの値が大きいものが配
列されるようになっていればよい。ここで、チャネル幅
Ｗは一例として１．５μｍ以下に設定され、チャネル長
Ｌは一例として５μｍ以下に設定される。
設定してもよい。要するに、Ｙドライバ６から離れる
程、チャネル幅Ｗ／チャネル長Ｌの値が大きいものが配
列されるようになっていればよい。ここで、チャネル幅
Ｗは一例として１．５μｍ以下に設定され、チャネル長
Ｌは一例として５μｍ以下に設定される。
【００１９】このような本発明ＸＹアドレス型表示装置
によれば、薄膜トランジスタ２は、Ｙドライバ４から離
れる画素のもの程、チャネル幅Ｗ／チャネル長Ｌの値が
大きくされているので、薄膜トランジスタのゲートライ
ンにおいて生じる、信号遅延による表示状態になるタイ
ミングの遅延をトランジスタの駆動能力により補うこと
ができる。これによって、ゲートラインの走査信号のＹ
ドライバから離れる程大きくなる遅延が表示装置の動作
に与える影響をなくすことができる。
によれば、薄膜トランジスタ２は、Ｙドライバ４から離
れる画素のもの程、チャネル幅Ｗ／チャネル長Ｌの値が
大きくされているので、薄膜トランジスタのゲートライ
ンにおいて生じる、信号遅延による表示状態になるタイ
ミングの遅延をトランジスタの駆動能力により補うこと
ができる。これによって、ゲートラインの走査信号のＹ
ドライバから離れる程大きくなる遅延が表示装置の動作
に与える影響をなくすことができる。
【００２０】尚、Ｙドライバが表示領域の両側にあるタ
イプのものは、真ん中に近い画素のトランジスタ程駆動
能力を高めるようにする。
イプのものは、真ん中に近い画素のトランジスタ程駆動
能力を高めるようにする。
【００２１】尚、本文中では、液晶素子を用いた表示装
置を例にあげて説明したが、ＸＹアドレス型により構成
される表示装置であれば、特に液晶素子に限ることなく
他の表示素子を用いるようにしても良い。また、スイッ
チングトランジスタを構成する半導体材料はアモルファ
ス半導体に限ることなく、ポリシリコンのような結晶性
の半導体を用いることもできる。さらに、本発明のよう
な目的を達成する薄膜トランジスタの接続は、Ｘ方向あ
るいはＹ方向のいづれか一方向のみに接続されるように
なっていても良い。
置を例にあげて説明したが、ＸＹアドレス型により構成
される表示装置であれば、特に液晶素子に限ることなく
他の表示素子を用いるようにしても良い。また、スイッ
チングトランジスタを構成する半導体材料はアモルファ
ス半導体に限ることなく、ポリシリコンのような結晶性
の半導体を用いることもできる。さらに、本発明のよう
な目的を達成する薄膜トランジスタの接続は、Ｘ方向あ
るいはＹ方向のいづれか一方向のみに接続されるように
なっていても良い。
【００２２】
【発明の効果】以上述べたように、本発明ＸＹアドレス
型表示装置によれば、スイッチングトランジスタは、Ｙ
ドライバから離れる程チャネル幅Ｗ／チャネル長Ｌの値
が大きいので、スイッチングトランジスタのゲートライ
ンに生じる、Ｙドライバから離れる程大きくなる走査信
号の遅延をスイッチングトランジスタの駆動能力により
補うことができる。従って、Ｙドライバから離れた位置
に形成されている画素が信号遅延により表示状態になる
タイミングに遅延が生じることを防止することができ
る。
型表示装置によれば、スイッチングトランジスタは、Ｙ
ドライバから離れる程チャネル幅Ｗ／チャネル長Ｌの値
が大きいので、スイッチングトランジスタのゲートライ
ンに生じる、Ｙドライバから離れる程大きくなる走査信
号の遅延をスイッチングトランジスタの駆動能力により
補うことができる。従って、Ｙドライバから離れた位置
に形成されている画素が信号遅延により表示状態になる
タイミングに遅延が生じることを防止することができ
る。
【図１】本発明ＸＹアドレス型表示装置の第１の実施の
形態を示す回路図である。
形態を示す回路図である。
【図２】本発明ＸＹアドレス型表示装置に用いられる液
晶素子の具体的構造の一例を示す断面図である。
晶素子の具体的構造の一例を示す断面図である。
【図３】本発明ＸＹアドレス型表示装置に用いられる液
晶素子に接続される薄膜トランジスタの具体的構造の一
例を示す断面図である。
晶素子に接続される薄膜トランジスタの具体的構造の一
例を示す断面図である。
【図４】ＸＹアドレス型表示装置に用いられる液晶素子
に接続される薄膜トランジスタのチャネル領域のパター
ンを示す概略図である。
に接続される薄膜トランジスタのチャネル領域のパター
ンを示す概略図である。
【図５】本発明ＸＹアドレス型表示装置に用いられる液
晶素子に接続される異なる特性の薄膜トランジスタのチ
ャネル領域のパターンを示すもので、（ａ）乃至（ｃ）
は概略図である。
晶素子に接続される異なる特性の薄膜トランジスタのチ
ャネル領域のパターンを示すもので、（ａ）乃至（ｃ）
は概略図である。
１・・・液晶素子、２・・・スイッチングトランジス
タ、３・・・Ｘ方向ライン、４・・・Ｙ方向ライン、５
・・・Ｘドライバ、６・・・Ｙドライバ、７、８・・・
透明基板、９、１０・・・透明電極、１１・・・アモル
ファス半導体、１４・・・チャネル領域、Ｗ・・・チャ
ネル幅、Ｌ・・・チャネル長。
タ、３・・・Ｘ方向ライン、４・・・Ｙ方向ライン、５
・・・Ｘドライバ、６・・・Ｙドライバ、７、８・・・
透明基板、９、１０・・・透明電極、１１・・・アモル
ファス半導体、１４・・・チャネル領域、Ｗ・・・チャ
ネル幅、Ｌ・・・チャネル長。
Claims (1)
- 【請求項１】 Ｘ方向及びＹ方向に複数の表示素子がマ
トリクス状に配列され、該複数の表示素子を水平及び垂
直走査駆動するＸドライバ及びＹドライバを有し、該Ｘ
ドライバと各表示素子との間にＹドライバによりゲート
が制御されるスイッチングトランジスタが接続されたＸ
Ｙアドレス型表示装置であって、 上記スイッチングトランジスタは、上記Ｙドライバから
離れるもの程、チャネル幅Ｗ／チャネル長Ｌの値が大き
くされていることを特徴とするＸＹアドレス型表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP764097A JPH10206823A (ja) | 1997-01-20 | 1997-01-20 | Ｘｙアドレス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP764097A JPH10206823A (ja) | 1997-01-20 | 1997-01-20 | Ｘｙアドレス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10206823A true JPH10206823A (ja) | 1998-08-07 |
Family
ID=11671436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP764097A Pending JPH10206823A (ja) | 1997-01-20 | 1997-01-20 | Ｘｙアドレス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10206823A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426132B1 (ko) * | 2001-08-13 | 2004-04-08 | 엘지.필립스 엘시디 주식회사 | 유기전기발광소자 |
| JP2007121485A (ja) * | 2005-10-26 | 2007-05-17 | Lg Phillips Lcd Co Ltd | 液晶表示装置のフリッカ防止調整方法 |
| JP2008304659A (ja) * | 2007-06-07 | 2008-12-18 | Hitachi Displays Ltd | 表示装置 |
| CN104751820A (zh) * | 2015-04-20 | 2015-07-01 | 深圳市华星光电技术有限公司 | 显示面板及具有该显示面板的显示器 |
| US9933676B2 (en) | 2013-12-02 | 2018-04-03 | Sharp Kabushiki Kaisha | Liquid crystal panel and active matrix substrate used therefor |
-
1997
- 1997-01-20 JP JP764097A patent/JPH10206823A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426132B1 (ko) * | 2001-08-13 | 2004-04-08 | 엘지.필립스 엘시디 주식회사 | 유기전기발광소자 |
| JP2007121485A (ja) * | 2005-10-26 | 2007-05-17 | Lg Phillips Lcd Co Ltd | 液晶表示装置のフリッカ防止調整方法 |
| JP2008304659A (ja) * | 2007-06-07 | 2008-12-18 | Hitachi Displays Ltd | 表示装置 |
| US9933676B2 (en) | 2013-12-02 | 2018-04-03 | Sharp Kabushiki Kaisha | Liquid crystal panel and active matrix substrate used therefor |
| CN104751820A (zh) * | 2015-04-20 | 2015-07-01 | 深圳市华星光电技术有限公司 | 显示面板及具有该显示面板的显示器 |
| WO2016169155A1 (zh) * | 2015-04-20 | 2016-10-27 | 深圳市华星光电技术有限公司 | 显示面板及具有该显示面板的显示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036512B2 (ja) | 液晶表示装置 | |
| US9329444B2 (en) | Liquid crystal display device | |
| JP5078416B2 (ja) | 反射型液晶表示装置及び反射型液晶表示装置用の基板 | |
| KR100268615B1 (ko) | 액티브매트릭스표시장치 | |
| KR19980027501A (ko) | 액정 표시 소자 및 그 제조방법 | |
| JPH03163529A (ja) | アクティブマトリクス表示装置 | |
| CN100385324C (zh) | 液晶显示器件及其制造方法 | |
| EP0760966B1 (en) | Large aperture ratio array architecture for active matrix liquid crystal displays | |
| JPH10206823A (ja) | Ｘｙアドレス型表示装置 | |
| US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
| JPH11352520A (ja) | アクティブ駆動装置 | |
| KR100877479B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| US6559904B1 (en) | Liquid crystal display with high aperture ratio | |
| US20050030464A1 (en) | LCD display of slim frame structure | |
| JPH10293324A (ja) | 液晶表示素子 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPH08262495A (ja) | 薄膜トランジスタパネル | |
| JPH1185058A (ja) | 表示用信号伝達路および表示装置 | |
| JP4617861B2 (ja) | 液晶表示装置 | |
| KR100569271B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| JPH08114815A (ja) | Ｔｆｔアクティブマトリクス液晶基板の製造方法 | |
| JPS63313132A (ja) | 反射型液晶表示デバイス | |
| JP2000310792A (ja) | 液晶表示装置 | |
| JPH0566420A (ja) | アクテイブマトリクス駆動回路構造 | |
| KR0144951B1 (ko) | 액정표시소자 |