JP2000310792A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000310792A JP2000310792A JP11997799A JP11997799A JP2000310792A JP 2000310792 A JP2000310792 A JP 2000310792A JP 11997799 A JP11997799 A JP 11997799A JP 11997799 A JP11997799 A JP 11997799A JP 2000310792 A JP2000310792 A JP 2000310792A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- pixel
- display device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 表示品位の高い液晶表示装置を提供する。
【解決手段】 アレイ基板上にマトリクス配置された画
素電極１３と、対向基板上に形成される対向電極１９
と、画素電極１３にソースまたはドレインの一方の電極
が接続される画素ＴＦＴ１０と、複数の画素ＴＦＴ１０
のゲート電極に共通接続される走査電極１２と、画素Ｔ
ＦＴ１０のソースまたはドレインの他方の電極に共通接
続される信号電極１１と、アレイ基板上に形成されて画
素電極１３と対向電極１９間の液晶容量１４を補助する
補助容量をなすＣｓ電極１５と、画素電極１３にソース
またはドレインの一方の電極が接続されるリセットＴＦ
Ｔ１８と、リセットＴＦＴ１８のゲート電極に共通接続
されるリセット電極１７とを備える液晶表示装置１にお
いて、リセットＴＦＴ１８のソースまたはドレインの他
方の電極をＣｓ電極１５に接続する。
素電極１３と、対向基板上に形成される対向電極１９
と、画素電極１３にソースまたはドレインの一方の電極
が接続される画素ＴＦＴ１０と、複数の画素ＴＦＴ１０
のゲート電極に共通接続される走査電極１２と、画素Ｔ
ＦＴ１０のソースまたはドレインの他方の電極に共通接
続される信号電極１１と、アレイ基板上に形成されて画
素電極１３と対向電極１９間の液晶容量１４を補助する
補助容量をなすＣｓ電極１５と、画素電極１３にソース
またはドレインの一方の電極が接続されるリセットＴＦ
Ｔ１８と、リセットＴＦＴ１８のゲート電極に共通接続
されるリセット電極１７とを備える液晶表示装置１にお
いて、リセットＴＦＴ１８のソースまたはドレインの他
方の電極をＣｓ電極１５に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に、反強誘電性液晶を用いる液晶表示装置を対象
とする。
し、特に、反強誘電性液晶を用いる液晶表示装置を対象
とする。
【０００２】
【従来の技術】液晶表示装置は、薄型、軽量、低消費電
力、狭額縁の特徴を活かして、ＯＡディスプレイ用途、
テレビ表示ディスプレイ用途、モバイルツール表示デバ
イス用途、さらにはプロジェクション用光学バルブ用途
等、各種用途の表示装置として利用されている。この液
晶表示装置に関して、高速応答表示を実現するために、
液晶材料として、反強誘電性液晶を用いる方法がある。
力、狭額縁の特徴を活かして、ＯＡディスプレイ用途、
テレビ表示ディスプレイ用途、モバイルツール表示デバ
イス用途、さらにはプロジェクション用光学バルブ用途
等、各種用途の表示装置として利用されている。この液
晶表示装置に関して、高速応答表示を実現するために、
液晶材料として、反強誘電性液晶を用いる方法がある。
【０００３】
【発明が解決しようとする課題】しかしながら、反強誘
電性液晶を用いると、一回の画素書込み動作毎に、液晶
に印加される電位をO（ゼロ）にリセットする動作が必
要になる。この動作を行わない場合は、直前に書込まれ
た電位の影響が、次の画素書込みで現れ、表示不良の原
因となる。このため、リセット用に新たに電源配線を設
けることとなり、このことが画素の開口率を低下させる
こととなっていた。
電性液晶を用いると、一回の画素書込み動作毎に、液晶
に印加される電位をO（ゼロ）にリセットする動作が必
要になる。この動作を行わない場合は、直前に書込まれ
た電位の影響が、次の画素書込みで現れ、表示不良の原
因となる。このため、リセット用に新たに電源配線を設
けることとなり、このことが画素の開口率を低下させる
こととなっていた。
【０００４】本発明はこのような技術課題に対処してな
されたものであって、その目的は、反強誘電性材料を用
いる場合でも、画素の開口率を低下させることなく、表
示品位の高い液晶表示装置を提供することにある。
されたものであって、その目的は、反強誘電性材料を用
いる場合でも、画素の開口率を低下させることなく、表
示品位の高い液晶表示装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明にかかる液晶表示
装置は、絶縁基板上にマトリクス状に配置された複数の
画素電極と、列方向の該画素電極に共通して設けられる
信号電極と、対応する上記画素電極と上記信号電極との
間に接続される画素表示用トランジスタと、行方向の該
画素表示用トランジスタに共通して設けられ該画素表示
用トランジスタのオン・オフを切替制御する走査電極
と、上記画素電極との間に補助容量が形成されるように
上記画素電極に対向して上記絶縁基板上に配置されるＣ
ｓ電極と、上記画素電極に印加される電圧を初期化する
リセット用トランジスタと、行方向の該リセット用トラ
ンジスタに共通して設けられ該リセット用トランジスタ
のオン・オフを切替制御するリセット電極と、を有する
アレイ基板と、反強誘電性の液晶を介して上記アレイ基
板と対向配置される対向基板上に設けられる対向電極と
を備える液晶表示装置であって、上記リセット用トラン
ジスタが上記画素電極と上記Ｃｓ電極とを接続すること
を特徴とする。
装置は、絶縁基板上にマトリクス状に配置された複数の
画素電極と、列方向の該画素電極に共通して設けられる
信号電極と、対応する上記画素電極と上記信号電極との
間に接続される画素表示用トランジスタと、行方向の該
画素表示用トランジスタに共通して設けられ該画素表示
用トランジスタのオン・オフを切替制御する走査電極
と、上記画素電極との間に補助容量が形成されるように
上記画素電極に対向して上記絶縁基板上に配置されるＣ
ｓ電極と、上記画素電極に印加される電圧を初期化する
リセット用トランジスタと、行方向の該リセット用トラ
ンジスタに共通して設けられ該リセット用トランジスタ
のオン・オフを切替制御するリセット電極と、を有する
アレイ基板と、反強誘電性の液晶を介して上記アレイ基
板と対向配置される対向基板上に設けられる対向電極と
を備える液晶表示装置であって、上記リセット用トラン
ジスタが上記画素電極と上記Ｃｓ電極とを接続すること
を特徴とする。
【０００６】本発明にかかる液晶表示装置によれば、リ
セット用の電源配線を別途設けることなく、上記Ｃｓ電
極を介してリセット用の電圧を上記リセット用トランジ
スタに供給するので、画素の開口率を低下させることな
く、表示品位を高めることができる。
セット用の電源配線を別途設けることなく、上記Ｃｓ電
極を介してリセット用の電圧を上記リセット用トランジ
スタに供給するので、画素の開口率を低下させることな
く、表示品位を高めることができる。
【０００７】上記リセット電極は、上記走査電極と平行
に配置されることが好ましい。
に配置されることが好ましい。
【０００８】また、上記補助容量はＭＯＳ容量であり、
上記リセットトランジスタがオンするとき、上記Ｃｓ電
極の電位は上記対向電極の電位に略等しいことが望まし
い。
上記リセットトランジスタがオンするとき、上記Ｃｓ電
極の電位は上記対向電極の電位に略等しいことが望まし
い。
【０００９】上述の液晶表示装置は、上記絶縁基板上に
形成されて上記リセット電極を駆動するリセット電極駆
動回路を備えると好適である。これにより信頼性が高
く、かつ、低コストの液晶表示装置を提供することがで
きる。
形成されて上記リセット電極を駆動するリセット電極駆
動回路を備えると好適である。これにより信頼性が高
く、かつ、低コストの液晶表示装置を提供することがで
きる。
【００１０】また、上述の液晶表示装置は、上記絶縁基
板上に形成されて上記走査電極を駆動する走査電極駆動
回路を備えると好適である。これにより信頼性が高く、
かつ、低コストの液晶表示装置を提供することができ
る。
板上に形成されて上記走査電極を駆動する走査電極駆動
回路を備えると好適である。これにより信頼性が高く、
かつ、低コストの液晶表示装置を提供することができ
る。
【００１１】さらに、上述の液晶表示装置は、上記絶縁
基板上に形成されて上記信号電極を駆動する信号電極駆
動回路を備えるとさらに好適である。これにより信頼性
がさらに高く、かつ、より低コストの液晶表示装置を提
供することができる。
基板上に形成されて上記信号電極を駆動する信号電極駆
動回路を備えるとさらに好適である。これにより信頼性
がさらに高く、かつ、より低コストの液晶表示装置を提
供することができる。
【００１２】
【発明の実施の形態】以下、本発明にかかる液晶表示装
置の実施の一形態について図面を参照しながら説明す
る。
置の実施の一形態について図面を参照しながら説明す
る。
【００１３】図１は本実施形態の液晶表示装置１の画素
部２０を詳細に示した回路図である。同図に示す液晶表
示装置１は、アレイ基板と対向基板とを反強誘電性液晶
を介して対向配置させた構造となっている。アレイ基板
上には、画素電極１３がマトリクス状に配置され、各画
素電極１３には補助容量１６と画素ＴＦＴ（Thin Film
Transistor）１０のドレイン電極とが接続されている。
また、対向基板上には、画素電極１３に対応して対向電
極１９が設けられている。
部２０を詳細に示した回路図である。同図に示す液晶表
示装置１は、アレイ基板と対向基板とを反強誘電性液晶
を介して対向配置させた構造となっている。アレイ基板
上には、画素電極１３がマトリクス状に配置され、各画
素電極１３には補助容量１６と画素ＴＦＴ（Thin Film
Transistor）１０のドレイン電極とが接続されている。
また、対向基板上には、画素電極１３に対応して対向電
極１９が設けられている。
【００１４】図１の列方向に並んだ複数の画素ＴＦＴ１
０の各ソース電極には共通して信号電極（信号線）１１
が接続され、また、同図の行方向に並んだ複数の画素Ｔ
ＦＴ１０の各ゲート電極には共通して走査電極（走査
線）１２が接続されている。
０の各ソース電極には共通して信号電極（信号線）１１
が接続され、また、同図の行方向に並んだ複数の画素Ｔ
ＦＴ１０の各ゲート電極には共通して走査電極（走査
線）１２が接続されている。
【００１５】画素ＴＦＴ１０のドレイン電極には、図１
に示すように、液晶容量１４と補助容量１６が接続され
ている。液晶容量１４は、液晶を介してアレイ基板の画
素電極１３と対向基板上の対向電極１９とを対向配置さ
せることにより形成される。また、補助容量１６は、本
実施形態においてはＴＦＴの半導体層とＣｓ電極１５と
をゲート絶縁膜であるシリコン酸化膜を介して対向配置
することにより形成されるＭＯＳ（Metal Oxide Semico
nductor）構造となっている。
に示すように、液晶容量１４と補助容量１６が接続され
ている。液晶容量１４は、液晶を介してアレイ基板の画
素電極１３と対向基板上の対向電極１９とを対向配置さ
せることにより形成される。また、補助容量１６は、本
実施形態においてはＴＦＴの半導体層とＣｓ電極１５と
をゲート絶縁膜であるシリコン酸化膜を介して対向配置
することにより形成されるＭＯＳ（Metal Oxide Semico
nductor）構造となっている。
【００１６】また、図１に示す液晶表示装置１には、画
素電極１３の電圧を初期化するためのリセットＴＦＴ１
８が設けられる。リセットＴＦＴ１８は、リセット電極
１７の論理によりオン・オフする。リセットＴＦＴ１８
のソース／ドレイン電極の一方は、画素ＴＦＴ１０のド
レイン電極と画素電極１３との接続点に接続され、他方
は、Ｃｓ電極１５に接続される。各リセットＴＦＴ１８
のゲート電極１８には共通してリセット電極１７が接続
されている。リセット電極１７は、走査電極１２に平行
に配置されている。
素電極１３の電圧を初期化するためのリセットＴＦＴ１
８が設けられる。リセットＴＦＴ１８は、リセット電極
１７の論理によりオン・オフする。リセットＴＦＴ１８
のソース／ドレイン電極の一方は、画素ＴＦＴ１０のド
レイン電極と画素電極１３との接続点に接続され、他方
は、Ｃｓ電極１５に接続される。各リセットＴＦＴ１８
のゲート電極１８には共通してリセット電極１７が接続
されている。リセット電極１７は、走査電極１２に平行
に配置されている。
【００１７】図２は、本実施形態の液晶表示装置１の概
略構成を示すブロック図である。なお、同図には、説明
を簡略化するため、アレイ基板上で１２個の画素２０
（行方向４×列方向３）を配置した形態を示す。
略構成を示すブロック図である。なお、同図には、説明
を簡略化するため、アレイ基板上で１２個の画素２０
（行方向４×列方向３）を配置した形態を示す。
【００１８】図２に示すように、液晶表示装置１は、信
号電極駆動回路１０４と、走査電極駆動回路１０１と、
リセット電極駆動回路１０２と、Ｃｓ電極駆動回路１０
３とを備えている。これらの駆動電極１０１〜１０４
は、アレイ基板上に形成される。
号電極駆動回路１０４と、走査電極駆動回路１０１と、
リセット電極駆動回路１０２と、Ｃｓ電極駆動回路１０
３とを備えている。これらの駆動電極１０１〜１０４
は、アレイ基板上に形成される。
【００１９】信号電極駆動回路１０４は信号電極１１X
１〜１１X４に映像信号VＸ１〜VＸ４をそれぞれ供給
し、また、走査電極駆動回路１０１は走査電極１２Ｙ１
〜１２Ｙ３にゲート信号ＶＹ１〜ＶＹ３を供給する。さ
らに、リセット電極駆動回路１０２はリセット電極１７
Ｒ１〜１７Ｒ３にリセット制御信号ＶＲ１〜ＶＲ３を供
給し、また、Ｃｓ電極駆動回路１０３はＣｓ電極１５Ｙ
１〜Ｙ３にＣｓ電極制御信号ＶＣ１〜ＶＣ３を供給す
る。
１〜１１X４に映像信号VＸ１〜VＸ４をそれぞれ供給
し、また、走査電極駆動回路１０１は走査電極１２Ｙ１
〜１２Ｙ３にゲート信号ＶＹ１〜ＶＹ３を供給する。さ
らに、リセット電極駆動回路１０２はリセット電極１７
Ｒ１〜１７Ｒ３にリセット制御信号ＶＲ１〜ＶＲ３を供
給し、また、Ｃｓ電極駆動回路１０３はＣｓ電極１５Ｙ
１〜Ｙ３にＣｓ電極制御信号ＶＣ１〜ＶＣ３を供給す
る。
【００２０】図２に示す液晶表示装置１の動作を図３の
タイミングチャートを参照しながら説明する。
タイミングチャートを参照しながら説明する。
【００２１】図３に示すように、走査電極駆動回路１０
１が、第１行目〜第３行目の画素２０にそれぞれ走査信
号ＶＹ１〜ＶＹ３を順次供給する直前に、リセット電極
駆動回路１０２からリセット制御信号ＶＲ１〜ＶＲ３が
順次供給される。これによりリセットＴＦＴ１８がオン
となる。Ｃｓ電極１５には、Ｃｓ電極駆動回路１０３か
ら電位Ｖｃの制御信号ＶＣ１〜ＶＣ３が入力されるが、
リセットＴＦＴのオンにより、Ｃｓ電極１５の電位は対
向電極１９の電位に共通する電位Ｖcom.となる。この電
位Ｖcom.が画素電極１３に印加されることにより画素電
極１３が画素信号ＶＸ１〜ＶＸ３の書込み前にリセット
される。
１が、第１行目〜第３行目の画素２０にそれぞれ走査信
号ＶＹ１〜ＶＹ３を順次供給する直前に、リセット電極
駆動回路１０２からリセット制御信号ＶＲ１〜ＶＲ３が
順次供給される。これによりリセットＴＦＴ１８がオン
となる。Ｃｓ電極１５には、Ｃｓ電極駆動回路１０３か
ら電位Ｖｃの制御信号ＶＣ１〜ＶＣ３が入力されるが、
リセットＴＦＴのオンにより、Ｃｓ電極１５の電位は対
向電極１９の電位に共通する電位Ｖcom.となる。この電
位Ｖcom.が画素電極１３に印加されることにより画素電
極１３が画素信号ＶＸ１〜ＶＸ３の書込み前にリセット
される。
【００２２】このように、本実施形態によれば、リセッ
トＴＦＴのソース／ドレインの電極のうち、補助容量に
接続される電極と異なる他方の電極をＣｓ電極に接続す
ることにより、アレイ基板上の配線が共用化されるの
で、その分、従来の技術による液晶表示装置と異なり、
画素の開口率が低下することがない。これにより、表示
品位の高い液晶表示装置が提供される。
トＴＦＴのソース／ドレインの電極のうち、補助容量に
接続される電極と異なる他方の電極をＣｓ電極に接続す
ることにより、アレイ基板上の配線が共用化されるの
で、その分、従来の技術による液晶表示装置と異なり、
画素の開口率が低下することがない。これにより、表示
品位の高い液晶表示装置が提供される。
【００２３】以上、本発明の実施の一形態について説明
したが、本発明は上記形態に限るものではなく、その要
旨を逸脱しない範囲で種々変形して適用することができ
る。例えば、上述した実施形態では、補助容量としてＭ
ＯＳ構造のものを用いたが、これに限ることなくＭＩＳ
（Metal Insulation Semiconductor）構造を用いること
もできる。この場合は、Ｃｓ電極駆動回路１０３からは
対向電極１９の電位に共通の電位Ｖcom.を入力すればよ
い。
したが、本発明は上記形態に限るものではなく、その要
旨を逸脱しない範囲で種々変形して適用することができ
る。例えば、上述した実施形態では、補助容量としてＭ
ＯＳ構造のものを用いたが、これに限ることなくＭＩＳ
（Metal Insulation Semiconductor）構造を用いること
もできる。この場合は、Ｃｓ電極駆動回路１０３からは
対向電極１９の電位に共通の電位Ｖcom.を入力すればよ
い。
【００２４】
【発明の効果】以上詳述したように、本発明によれば、
Ｃｓ電極を介してリセットＴＦＴにリセット電位を供給
するので、画素の関口率が低下することなく表示品位の
高い液晶表示装置が提供される。
Ｃｓ電極を介してリセットＴＦＴにリセット電位を供給
するので、画素の関口率が低下することなく表示品位の
高い液晶表示装置が提供される。
【図１】本発明にかかる液晶表示装置の実施の一形態の
画素部の構成を示す回路図である。
画素部の構成を示す回路図である。
【図２】図１に示す液晶表示装置の概略構成を示すブロ
ック図である。
ック図である。
【図３】図１に示す液晶表示装置の動作を説明するタイ
ミングチャートである。
ミングチャートである。
１ 液晶表示装置 １０ 画素ＴＦＴ １１ 信号電極 １２ 走査電極 １３ 画素電極 １４ 液晶容量 １５ Ｃｓ電極 １６ 補助容量 １８ リセットＴＦＴ １９ 対向電極 ２０ 画素 １０１ 走査電極駆動回路 １０２ リセット電極駆動回路 １０３ Ｃｓ電極駆動回路 １０４ 信号電極駆動回路 ＶＣ１〜ＶＣ３ Ｃｓ電極制御信号 ＶＲ１〜ＶＲ３ リセット信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA24 JB22 JB31 JB69 NA07 QA13 QA14 RA05 2H093 NA45 NB07 ND01 ND48 5C080 AA10 BB05 DD03 DD30 EE25 FF11 JJ02 JJ03 JJ04 5C094 AA02 AA10 AA13 AA15 AA31 AA44 AA53 AA54 AA56 BA03 BA49 CA19 DA09 DA13 DB01 DB04 DB10 EA04 EA05 FA01 FA02 GA10
Claims (6)
- 【請求項１】絶縁基板上にマトリクス状に配置された複
数の画素電極と、 列方向の前記画素電極に共通して設けられる信号電極
と、 対応する画素電極と前記信号電極との間に接続される画
素表示用トランジスタと、 行方向の前記画素表示用トランジスタに共通して設けら
れ該画素表示用トランジスタのオン・オフを切替制御す
る走査電極と、 前記画素電極との間に補助容量が形成されるように前記
画素電極に対向して前記絶縁基板上に配置されるＣｓ電
極と、 前記画素電極に印加される電圧を初期化するリセット用
トランジスタと、 行方向の前記リセット用トランジスタに共通して設けら
れ該リセット用トランジスタのオン・オフを切替制御す
るリセット電極と、を有するアレイ基板と、 反強誘電性の液晶を介して前記アレイ基板と対向配置さ
れる対向基板上に設けられる対向電極とを備える液晶表
示装置であって、 前記リセット用トランジスタは、前記画素電極と前記Ｃ
ｓ電極とを接続することを特徴とする液晶表示装置。 - 【請求項２】前記リセット電極は、前記走査電極と平行
に配置されることを特徴とする請求項１に記載の液晶表
示装置。 - 【請求項３】前記補助容量はＭＯＳ容量であり、前記リ
セットトランジスタがオンするとき、前記Ｃｓ電極の電
位は前記対向電極の電位に略等しいことを特徴とする請
求項１または２に記載の液晶表示装置。 - 【請求項４】前記絶縁基板上に形成され、前記リセット
電極を駆動するリセット電極駆動回路を備えることを特
徴とする請求項１ないし３のいずれかに記載の液晶表示
装置。 - 【請求項５】前記絶縁基板上に形成され、前記走査電極
を駆動する走査電極駆動回路を備えることを特徴とする
請求項１ないし４のいずれかに記載の液晶表示装置。 - 【請求項６】前記絶縁基板上に形成され、前記信号電極
を駆動する信号電極駆動回路を備えることを特徴とする
請求項１ないし５のいずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11997799A JP2000310792A (ja) | 1999-04-27 | 1999-04-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11997799A JP2000310792A (ja) | 1999-04-27 | 1999-04-27 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000310792A true JP2000310792A (ja) | 2000-11-07 |
Family
ID=14774876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11997799A Pending JP2000310792A (ja) | 1999-04-27 | 1999-04-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000310792A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006235267A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置の駆動方法および駆動装置並びに半導体装置 |
| US7116057B2 (en) | 2001-07-12 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electron source elements and method of driving same |
| JP2007240698A (ja) * | 2006-03-07 | 2007-09-20 | Oki Electric Ind Co Ltd | 電流駆動回路 |
| KR101542401B1 (ko) | 2009-03-05 | 2015-08-07 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 액정 표시 장치의 구동 방법 |
| WO2017024548A1 (zh) * | 2015-08-07 | 2017-02-16 | 深圳市华星光电技术有限公司 | 一种液晶面板、tft基板及其检测方法 |
-
1999
- 1999-04-27 JP JP11997799A patent/JP2000310792A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116057B2 (en) | 2001-07-12 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electron source elements and method of driving same |
| CN1302448C (zh) * | 2001-07-12 | 2007-02-28 | 株式会社半导体能源研究所 | 使用电子源单元的显示装置及其驱动方法 |
| US7888878B2 (en) | 2001-07-12 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electron source elements and method of driving same |
| US8022633B2 (en) | 2001-07-12 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electron source elements and method of driving same |
| JP2006235267A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置の駆動方法および駆動装置並びに半導体装置 |
| JP2007240698A (ja) * | 2006-03-07 | 2007-09-20 | Oki Electric Ind Co Ltd | 電流駆動回路 |
| KR101542401B1 (ko) | 2009-03-05 | 2015-08-07 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 액정 표시 장치의 구동 방법 |
| WO2017024548A1 (zh) * | 2015-08-07 | 2017-02-16 | 深圳市华星光电技术有限公司 | 一种液晶面板、tft基板及其检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7372442B2 (en) | Display device | |
| US4680580A (en) | Active matrix-addressed liquid-crystal display device | |
| JP2002229532A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| US20070188432A1 (en) | Method and apparatus of driving liquid crystal display device | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JPH05188395A (ja) | 液晶表示素子 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| US6784878B2 (en) | Flat-panel display device | |
| US7084842B2 (en) | Apparatus and method for driving liquid crystal display device | |
| JP2001075503A (ja) | 表示装置 | |
| WO2011013262A1 (ja) | 液晶表示素子、液晶表示装置、及び、液晶表示素子の表示方法 | |
| JP2000310792A (ja) | 液晶表示装置 | |
| JP4322479B2 (ja) | 平面表示装置 | |
| JPH09243999A (ja) | 液晶表示装置 | |
| JP2008287258A (ja) | 電子ペーパー装置及びその駆動回路並びにその製造方法 | |
| KR20030091333A (ko) | 액정표시패널 및 그 제조 방법 | |
| JPH1138389A (ja) | 反射型の液晶表示装置 | |
| JPH11352521A (ja) | 液晶表示装置 | |
| JP2002350902A (ja) | 液晶表示装置 | |
| JP2002162947A (ja) | 表示装置 | |
| JP4455714B2 (ja) | 薄膜トランジスタ基板及びそれを用いた液晶表示パネル | |
| JPH07199215A (ja) | 表示装置及び液晶ディスプレイ | |
| JPS63313132A (ja) | 反射型液晶表示デバイス | |
| JPH10206823A (ja) | Ｘｙアドレス型表示装置 | |
| KR100542309B1 (ko) | 액정표시소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060413 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090213 |