JP3082277B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3082277B2 JP3082277B2 JP7302491A JP7302491A JP3082277B2 JP 3082277 B2 JP3082277 B2 JP 3082277B2 JP 7302491 A JP7302491 A JP 7302491A JP 7302491 A JP7302491 A JP 7302491A JP 3082277 B2 JP3082277 B2 JP 3082277B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid crystal
- scan line
- crystal display
- picture element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に属し、
その中でも各絵素毎にトランジスタを有するアクティブ
マトリクス型液晶表示装置に関する。
その中でも各絵素毎にトランジスタを有するアクティブ
マトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置を
構成する各絵素では、その中に設けられた絵素電極と対
向電極とで挟まれた部分の液晶だけが、印加された電圧
や電流に応答して透過光あるいは散乱光などを制御する
事ができる。この場合、絵素電極の無い部分が充分に遮
光されていなければ、制御できない光の漏れが発生し、
表示装置のコントラストが低下する。この事を抑止する
為には、絵素電極の無い部分にあらたに遮光膜を積層し
て設けるか、あるいは、絶縁膜を介して、遮光性のスキ
ャンラインとデータラインそれぞれに絵素電極を被せる
必要がある。前者の方法では、いわゆるアライメントマ
ージンを考慮した設計によって、遮光性膜の無い部分の
比率（以下開口率と呼ぶ）が低下する。
構成する各絵素では、その中に設けられた絵素電極と対
向電極とで挟まれた部分の液晶だけが、印加された電圧
や電流に応答して透過光あるいは散乱光などを制御する
事ができる。この場合、絵素電極の無い部分が充分に遮
光されていなければ、制御できない光の漏れが発生し、
表示装置のコントラストが低下する。この事を抑止する
為には、絵素電極の無い部分にあらたに遮光膜を積層し
て設けるか、あるいは、絶縁膜を介して、遮光性のスキ
ャンラインとデータラインそれぞれに絵素電極を被せる
必要がある。前者の方法では、いわゆるアライメントマ
ージンを考慮した設計によって、遮光性膜の無い部分の
比率（以下開口率と呼ぶ）が低下する。
【０００３】以下、従来技術の一例として、開口率を上
げる為、遮光性のスキャンラインとデータラインそれぞ
れに、絶縁膜を介して絵素電極を被せた構造のアクティ
ブマトリクス型液晶表示装置について説明する。図４は
その略平面図、図５は図４にあるＡ−Ｂ間断面図、図６
はＣ−Ｄ間断面図である。
げる為、遮光性のスキャンラインとデータラインそれぞ
れに、絶縁膜を介して絵素電極を被せた構造のアクティ
ブマトリクス型液晶表示装置について説明する。図４は
その略平面図、図５は図４にあるＡ−Ｂ間断面図、図６
はＣ−Ｄ間断面図である。
【０００４】光透過性の基板４１上には、厚さ２５０Å
の半導体層４２が島状にパターニングされて配され、そ
の上には厚さ３０００Åのゲート絶縁膜４３が全面に被
着されている。半導体層の一部と交差する形の分岐部分
４４１を備えたスキャンライン４４は、クロム等の遮光
性金属薄膜３０００Åの被着とパターニングによって形
成され、この後にＢやＰなどのイオン打ち込みを行った
結果、半導体層４２は、チャネル部分４２２と、ソース
４２３、ドレイン４２１とに分離されている。いわゆる
セルファライン構造である。厚み５０００Åの層間絶縁
膜４５を全面に被着した後、ドレインスルーホール４５
１部分の層間絶縁膜４５とゲート絶縁膜４３とを除去
し、更にこの上にデータライン４６を設ける事によっ
て、ドレイン４２１とデータライン４６とが接続されて
いる。データライン４６は、アルミニウムなどやはり遮
光性の金属薄膜４０００Åの被着とパターニングとで形
成されている。絵素絶縁膜４７は、全面に２μｍの厚み
で被着された後、ソーススルーホール４７１部分が除去
される。更に同じ部分の層間絶縁膜とゲート絶縁膜とを
除去した後に絵素電極４８が被着、パターニングされ、
ソース４２３と接続されている。絵素電極４８は、隣接
する絵素電極とのギャップを、スキャンラインあるいは
データラインの上に限定する様にパターニングされてお
り、この結果、スキャンラインとデータラインとで遮光
された部分以外の全領域の液晶に対する制御を可能にし
ている。
の半導体層４２が島状にパターニングされて配され、そ
の上には厚さ３０００Åのゲート絶縁膜４３が全面に被
着されている。半導体層の一部と交差する形の分岐部分
４４１を備えたスキャンライン４４は、クロム等の遮光
性金属薄膜３０００Åの被着とパターニングによって形
成され、この後にＢやＰなどのイオン打ち込みを行った
結果、半導体層４２は、チャネル部分４２２と、ソース
４２３、ドレイン４２１とに分離されている。いわゆる
セルファライン構造である。厚み５０００Åの層間絶縁
膜４５を全面に被着した後、ドレインスルーホール４５
１部分の層間絶縁膜４５とゲート絶縁膜４３とを除去
し、更にこの上にデータライン４６を設ける事によっ
て、ドレイン４２１とデータライン４６とが接続されて
いる。データライン４６は、アルミニウムなどやはり遮
光性の金属薄膜４０００Åの被着とパターニングとで形
成されている。絵素絶縁膜４７は、全面に２μｍの厚み
で被着された後、ソーススルーホール４７１部分が除去
される。更に同じ部分の層間絶縁膜とゲート絶縁膜とを
除去した後に絵素電極４８が被着、パターニングされ、
ソース４２３と接続されている。絵素電極４８は、隣接
する絵素電極とのギャップを、スキャンラインあるいは
データラインの上に限定する様にパターニングされてお
り、この結果、スキャンラインとデータラインとで遮光
された部分以外の全領域の液晶に対する制御を可能にし
ている。
【０００５】以上が、開口率の向上を主たる目的として
構成したアクティブマトリクス型液晶表示装置の従来例
である。
構成したアクティブマトリクス型液晶表示装置の従来例
である。
【０００６】
【発明が解決しようとする課題】上記従来例に示した構
造においては、トランジスタのゲートに接続されたスキ
ャンラインと、同じトランジスタのソースに接続された
絵素電極との積層部分が存在し、この間で、絶縁膜を介
した容量（以下ＣSPと呼ぶ）が形成される。よく知られ
ている様に、ＣSPは、トランジスタのチャネル部分でゲ
ートとソースとの間に形成される容量（以下Ｃgsと呼
ぶ）と共に、絵素電位の片側方向へのシフト（以下レベ
ルシフトと呼ぶ）の原因になっている。２回の垂直走査
期間内でのレベルシフトの様子を、他の電位と共に図７
に示す。７１がトランジスタのゲート電位であり、選択
期７０１から保持期７０２へと移行するとき、ゲート電
位７１のパルス高に比例して、絵素電位７２は、この場
合負の方向へレベルシフト７２１の分だけ移動する。図
７は１垂直走査期間毎に絵素電位を反転しているが、こ
の反転に拘らず、いずれの走査期間も同一方向にレベル
シフトが起こり、液晶層を挟んで反対側にある共通電極
の共通電位７３を、レベルシフトを含んだ絵素電位のセ
ンターに合わせる必要がある。しかし、レベルシフト
は、液晶層の容量に依存する。そして、液晶層の容量
は、透過光や散乱光の制御状態に依って異なる。つま
り、表示の状態によってレベルシフトの量は異なり、共
通電位を合わせるべき絵素電位のセンターを一律に決定
することはできない。この様にして発生した共通電位と
絵素電位のセンターとの電位差は、表示特性に対し、コ
ントラストの低下、フリッカーの発生といった影響を及
ぼし、更に液晶層の長時間動作安定性を阻害する。
造においては、トランジスタのゲートに接続されたスキ
ャンラインと、同じトランジスタのソースに接続された
絵素電極との積層部分が存在し、この間で、絶縁膜を介
した容量（以下ＣSPと呼ぶ）が形成される。よく知られ
ている様に、ＣSPは、トランジスタのチャネル部分でゲ
ートとソースとの間に形成される容量（以下Ｃgsと呼
ぶ）と共に、絵素電位の片側方向へのシフト（以下レベ
ルシフトと呼ぶ）の原因になっている。２回の垂直走査
期間内でのレベルシフトの様子を、他の電位と共に図７
に示す。７１がトランジスタのゲート電位であり、選択
期７０１から保持期７０２へと移行するとき、ゲート電
位７１のパルス高に比例して、絵素電位７２は、この場
合負の方向へレベルシフト７２１の分だけ移動する。図
７は１垂直走査期間毎に絵素電位を反転しているが、こ
の反転に拘らず、いずれの走査期間も同一方向にレベル
シフトが起こり、液晶層を挟んで反対側にある共通電極
の共通電位７３を、レベルシフトを含んだ絵素電位のセ
ンターに合わせる必要がある。しかし、レベルシフト
は、液晶層の容量に依存する。そして、液晶層の容量
は、透過光や散乱光の制御状態に依って異なる。つま
り、表示の状態によってレベルシフトの量は異なり、共
通電位を合わせるべき絵素電位のセンターを一律に決定
することはできない。この様にして発生した共通電位と
絵素電位のセンターとの電位差は、表示特性に対し、コ
ントラストの低下、フリッカーの発生といった影響を及
ぼし、更に液晶層の長時間動作安定性を阻害する。
【０００７】
【課題を解決するための手段】本発明は、基板に形成さ
れたスキャンラインと、前記スキャンラインに交差する
データラインと、前記スキャンラインとデータラインに
接続されたトランジスタと、前記トランジスタに接続さ
れた絵素電極とを有する液晶表示装置において、前記絵
素電極と前記スキャンラインとは第1絶縁膜及び第２絶
縁膜を介して積層部分を有し、前記積層部分において
は、前記データラインに接続された電極が前記第1絶縁
膜を介して前記絵素電極と重なりを有し、且つ前記第２
絶縁膜を介して前記スキャンラインと重なりを有するこ
とを特徴とする。
れたスキャンラインと、前記スキャンラインに交差する
データラインと、前記スキャンラインとデータラインに
接続されたトランジスタと、前記トランジスタに接続さ
れた絵素電極とを有する液晶表示装置において、前記絵
素電極と前記スキャンラインとは第1絶縁膜及び第２絶
縁膜を介して積層部分を有し、前記積層部分において
は、前記データラインに接続された電極が前記第1絶縁
膜を介して前記絵素電極と重なりを有し、且つ前記第２
絶縁膜を介して前記スキャンラインと重なりを有するこ
とを特徴とする。
【０００８】
【実施例】以下、本実施例を適用したアクティブマトリ
クス型液晶表示装置の実施例を説明する。図１はその略
平面図、図２は図１のＣ−Ｄ間断面図である。
クス型液晶表示装置の実施例を説明する。図１はその略
平面図、図２は図１のＣ−Ｄ間断面図である。
【０００９】光透過性の基板１１、半導体層１２、ゲー
ト絶縁膜１３、分岐部分１４１を備えたスキャンライン
１４、層間絶縁膜１５とそのドレインスルーホール１５
１、絵素絶縁膜１７とそのソーススルーホール１７１、
および絵素電極１８は、本実施例では前出の従来例と同
じ構成である。本発明の適用によって直接変更されたの
は、シールド電極１６１が新たに配された点である。こ
のとき、シールド電極が、データライン１６と同時に被
着された、データラインと同一の材料によって形成され
るものであれば、プロセスを追加する事無くシールド電
極が設けられる事になる。これはプロセスの簡略化を目
的とした請求項２に属する発明の実施例である。シール
ド電極は、データラインと分岐して接続し、絵素電極１
８とスキャンライン１４との積層部分の約９５％の領域
に配した。１００％にならないのは、隣接するデータラ
インとの短絡を避ける為である。具体的な積層構造とし
ては、図２に示す様に、シールド電極１６１を、層間絶
縁膜１５を介してスキャンライン１４１の一部と積層
し、一方、厚さ方向の反対側では、絵素絶縁膜１７を介
して絵素電極１８の一部と積層する。スキャンラインと
絵素電極との積層部分に、シールド電極の全部を含む
か、あるいは一部分を含むかは、アライメントマージン
の余裕、開口率、低減されるＣSPの量などを考えて決め
るべきである。これに合わせて、データライン１６（シ
ールド電極１６１を含む）以外の構成要素についても必
要に応じてディメンジョンを最適化すれば良く、本実施
例と従来例との関係は特許請求の範囲を更に規定するも
のではない。
ト絶縁膜１３、分岐部分１４１を備えたスキャンライン
１４、層間絶縁膜１５とそのドレインスルーホール１５
１、絵素絶縁膜１７とそのソーススルーホール１７１、
および絵素電極１８は、本実施例では前出の従来例と同
じ構成である。本発明の適用によって直接変更されたの
は、シールド電極１６１が新たに配された点である。こ
のとき、シールド電極が、データライン１６と同時に被
着された、データラインと同一の材料によって形成され
るものであれば、プロセスを追加する事無くシールド電
極が設けられる事になる。これはプロセスの簡略化を目
的とした請求項２に属する発明の実施例である。シール
ド電極は、データラインと分岐して接続し、絵素電極１
８とスキャンライン１４との積層部分の約９５％の領域
に配した。１００％にならないのは、隣接するデータラ
インとの短絡を避ける為である。具体的な積層構造とし
ては、図２に示す様に、シールド電極１６１を、層間絶
縁膜１５を介してスキャンライン１４１の一部と積層
し、一方、厚さ方向の反対側では、絵素絶縁膜１７を介
して絵素電極１８の一部と積層する。スキャンラインと
絵素電極との積層部分に、シールド電極の全部を含む
か、あるいは一部分を含むかは、アライメントマージン
の余裕、開口率、低減されるＣSPの量などを考えて決め
るべきである。これに合わせて、データライン１６（シ
ールド電極１６１を含む）以外の構成要素についても必
要に応じてディメンジョンを最適化すれば良く、本実施
例と従来例との関係は特許請求の範囲を更に規定するも
のではない。
【００１０】次に、これまでに説明してきた実施例につ
いて、更に詳細な構成例を示し、特に寄生容量の具体的
な数値を例示する。１絵素のピッチは７２μｍ×７２μ
ｍとした。
いて、更に詳細な構成例を示し、特に寄生容量の具体的
な数値を例示する。１絵素のピッチは７２μｍ×７２μ
ｍとした。
【００１１】半導体層１２は多結晶シリコンで形成す
る。形成方法としては、ＬＰＣＶＤ法や、これにレーザ
アニールまたは固相成長など結晶化の促進を加える方法
もある。膜厚は２５０Åである。半導体層として多結晶
シリコンを用いる目的は、以降で経るイオン打込プロセ
スによるソースドレイン形成を容易にし、セルファライ
ン構造として前出のＣgsを低減させる為であるが、ＣSP
の低減を実現しても並列に存在するＣgsによってその効
果がうすい場合に有効な手段となる。これは請求項１の
効果を補填する目的で、請求項３に記載した範囲に属す
る。本実施例は請求項３を含んでおり、ゲート絶縁膜を
厚み３０００Åの酸化シリコンとした場合、Ｃgsは約
０．５ｆＦ（フェムトファラド）に留まっている。
る。形成方法としては、ＬＰＣＶＤ法や、これにレーザ
アニールまたは固相成長など結晶化の促進を加える方法
もある。膜厚は２５０Åである。半導体層として多結晶
シリコンを用いる目的は、以降で経るイオン打込プロセ
スによるソースドレイン形成を容易にし、セルファライ
ン構造として前出のＣgsを低減させる為であるが、ＣSP
の低減を実現しても並列に存在するＣgsによってその効
果がうすい場合に有効な手段となる。これは請求項１の
効果を補填する目的で、請求項３に記載した範囲に属す
る。本実施例は請求項３を含んでおり、ゲート絶縁膜を
厚み３０００Åの酸化シリコンとした場合、Ｃgsは約
０．５ｆＦ（フェムトファラド）に留まっている。
【００１２】スキャンライン１４とシールド電極１６１
とは、層間絶縁膜である厚さ５０００Åの酸化シリコン
を介して積層される部分で、データラインとスキャンラ
インとのクロス容量（以下ＣCrと呼ぶ）の一部となり、
このときＣCrは約１６ｆＦになる。またシールド電極１
６１と絵素電極１８とが積層された部分も、絵素絶縁膜
１７を介して容量を形成し、絵素電極とデータラインと
の容量（以下ＣDPと呼ぶ）の一部となる。絵素絶縁膜に
は、コーティングと加熱イミド化によって形成された厚
さ２μｍのポリイミドを用いたが、これは、被着の容易
さ、基板上の平坦化および低誘電率材料である事などを
考慮して選択した例である。例えばこの比誘電率をεPI
が２．５ｔ程度であれば、ＣDPは約４ｆＦである。
とは、層間絶縁膜である厚さ５０００Åの酸化シリコン
を介して積層される部分で、データラインとスキャンラ
インとのクロス容量（以下ＣCrと呼ぶ）の一部となり、
このときＣCrは約１６ｆＦになる。またシールド電極１
６１と絵素電極１８とが積層された部分も、絵素絶縁膜
１７を介して容量を形成し、絵素電極とデータラインと
の容量（以下ＣDPと呼ぶ）の一部となる。絵素絶縁膜に
は、コーティングと加熱イミド化によって形成された厚
さ２μｍのポリイミドを用いたが、これは、被着の容易
さ、基板上の平坦化および低誘電率材料である事などを
考慮して選択した例である。例えばこの比誘電率をεPI
が２．５ｔ程度であれば、ＣDPは約４ｆＦである。
【００１３】ＣCrはデータラインやスキャンラインの伝
達特性の遅延を誘発するが、例えばＨＤＴＶやＩＢＭの
ＸＧＡなどの高速走査に応用した場合でも、本実施例の
値は問題となる範囲ではない事が判っている。これはア
ルミニウムやクロムのシート抵抗と浮遊容量、更に表示
装置自体の大きさなどにも依存する。
達特性の遅延を誘発するが、例えばＨＤＴＶやＩＢＭの
ＸＧＡなどの高速走査に応用した場合でも、本実施例の
値は問題となる範囲ではない事が判っている。これはア
ルミニウムやクロムのシート抵抗と浮遊容量、更に表示
装置自体の大きさなどにも依存する。
【００１４】ＣDPは、絵素の液晶容量（ＣLCと呼ぶ、本
実施例では３０から８０ｆＦ程度まで、表示状態に依存
して変化する）と直列に接続されたかたちで、データラ
インと共通電極との間の電位を分割する。つまり、ＣDP
によって液晶に加わる実効電圧が低下する事になる。本
実施例で低下する実効電圧は、一般的な駆動環境下では
数百ｍＶであり、これをデータ電圧によって補正した場
合でも、他の絵素へのデータ電圧印加状態などに起因し
た実効電圧の振れ（データクロストークと呼ぶ）が残留
する。本実施例ではこれが２０ｍＶ程度となり、表示特
性を損うまでには至っていない。
実施例では３０から８０ｆＦ程度まで、表示状態に依存
して変化する）と直列に接続されたかたちで、データラ
インと共通電極との間の電位を分割する。つまり、ＣDP
によって液晶に加わる実効電圧が低下する事になる。本
実施例で低下する実効電圧は、一般的な駆動環境下では
数百ｍＶであり、これをデータ電圧によって補正した場
合でも、他の絵素へのデータ電圧印加状態などに起因し
た実効電圧の振れ（データクロストークと呼ぶ）が残留
する。本実施例ではこれが２０ｍＶ程度となり、表示特
性を損うまでには至っていない。
【００１５】上述した様に、従来ＣSPとして形成されて
いた容量の殆んどをＣCrとＣDPとに変換した本実施例で
は、増加したＣCrやＣDPによる表示特性の低下が無視で
きる範囲に留まっている一方、ＣSPは約０．２ｆＦと従
来の２０分の１にまで低減されている。この結果、ＣSP
とＣgsとの並列合成容量は約０．７ｆＦとなり、前出の
絵素電位のレベルシフト自体が約２００ｍＶ以下に押え
られる。更に、共通電位を調整する事によって、絵素電
位センターと共通電位との差（表示状態で変化する液晶
の容量に依存）を±７０ｍＶ程度と、表示特性に対して
殆んど影響を及ぼさない範囲にまで低減している。
いた容量の殆んどをＣCrとＣDPとに変換した本実施例で
は、増加したＣCrやＣDPによる表示特性の低下が無視で
きる範囲に留まっている一方、ＣSPは約０．２ｆＦと従
来の２０分の１にまで低減されている。この結果、ＣSP
とＣgsとの並列合成容量は約０．７ｆＦとなり、前出の
絵素電位のレベルシフト自体が約２００ｍＶ以下に押え
られる。更に、共通電位を調整する事によって、絵素電
位センターと共通電位との差（表示状態で変化する液晶
の容量に依存）を±７０ｍＶ程度と、表示特性に対して
殆んど影響を及ぼさない範囲にまで低減している。
【００１６】
【発明の効果】本発明は上記の構成要件を具備すること
により、絶縁膜を介してスキャンラインと絵素電極との
積層部分において、データ線に接続された電極が形成さ
れているため、絵素電極の電位がスキャンラインにより
シフトすることを防ぎ、コントラストの低下やフリッカ
ーの発生を抑制することができる。
により、絶縁膜を介してスキャンラインと絵素電極との
積層部分において、データ線に接続された電極が形成さ
れているため、絵素電極の電位がスキャンラインにより
シフトすることを防ぎ、コントラストの低下やフリッカ
ーの発生を抑制することができる。
【００１７】尚、本実施例では、１垂直走査期間毎に絵
素電位を反転させる駆動方式を例示したが、２以上の複
数走査期間毎の反転であっても同様の効果が得られ、デ
ータライン毎あるいはスキャンライン毎の反転を加えた
駆動方式に対しても有効である。
素電位を反転させる駆動方式を例示したが、２以上の複
数走査期間毎の反転であっても同様の効果が得られ、デ
ータライン毎あるいはスキャンライン毎の反転を加えた
駆動方式に対しても有効である。
【図１】本発明を適用したアクティブマトリクス型液晶
表示装置の１絵素を拡大した略平面図。
表示装置の１絵素を拡大した略平面図。
【図２】図１に示したＣ−Ｄ間の断面図。本発明が適用
された部分である。
された部分である。
【図３】本発明を実施する事によって得られた絵素電位
を示したタイムチャート。他の電位も同じスケールで重
ね、２垂直走査期間について表した。
を示したタイムチャート。他の電位も同じスケールで重
ね、２垂直走査期間について表した。
【図４】従来の技術に従って構成されたアクティブマト
リクス型液晶表示装置の１絵素を拡大した略平面図。
リクス型液晶表示装置の１絵素を拡大した略平面図。
【図５】図１に示したＡ−Ｂ間の断面図。トランジスタ
部分の積層構造を示す。本発明の適用によって特に大き
く変更される部分はない。
部分の積層構造を示す。本発明の適用によって特に大き
く変更される部分はない。
【図６】図１に示したＣ−Ｄ間の断面図。本発明の適用
によって変更される部分の従来例である。
によって変更される部分の従来例である。
【図７】従来の技術によって構成されたアクティブマト
リクス型液晶表示装置を駆動した場合の絵素電位を示し
たタイムチャート。他の電位も同じスケールで重ね、２
垂直走査期間について表した。
リクス型液晶表示装置を駆動した場合の絵素電位を示し
たタイムチャート。他の電位も同じスケールで重ね、２
垂直走査期間について表した。
Claims (1)
- 【請求項１】 基板に形成されたスキャンラインと、
前記スキャンラインに交差するデータラインと、前記ス
キャンラインとデータラインに接続されたトランジスタ
と、前記トランジスタに接続された絵素電極とを有する
液晶表示装置において、 前記絵素電極と前記スキャンラインとは第1絶縁膜及び
第２絶縁膜を介して積層部分を有し、前記積層部分にお
いては、前記データラインに接続された電極が前記第1
絶縁膜を介して前記絵素電極と重なりを有し、且つ前記
第２絶縁膜を介して前記スキャンラインと重なりを有す
ることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302491A JP3082277B2 (ja) | 1991-04-05 | 1991-04-05 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302491A JP3082277B2 (ja) | 1991-04-05 | 1991-04-05 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307520A JPH04307520A (ja) | 1992-10-29 |
| JP3082277B2 true JP3082277B2 (ja) | 2000-08-28 |
Family
ID=13506363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7302491A Expired - Lifetime JP3082277B2 (ja) | 1991-04-05 | 1991-04-05 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082277B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995002847A1 (fr) * | 1993-07-13 | 1995-01-26 | Kabushiki Kaisha Toshiba | Dispositif d'affichage a matrice active |
| JPH07230104A (ja) * | 1993-12-24 | 1995-08-29 | Toshiba Corp | アクティブマトリクス型表示素子及びその製造方法 |
| US5563727A (en) * | 1994-06-30 | 1996-10-08 | Honeywell Inc. | High aperture AMLCD with nonparallel alignment of addressing lines to the pixel edges or with distributed analog processing at the pixel level |
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| US5994721A (en) | 1995-06-06 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
| FR2772499A1 (fr) * | 1997-12-15 | 1999-06-18 | Thomson Lcd | Perfectionnement aux ecrans matriciels |
| KR100529576B1 (ko) * | 1998-07-23 | 2006-02-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| JP3796072B2 (ja) | 1999-08-04 | 2006-07-12 | シャープ株式会社 | 透過型液晶表示装置 |
| JP4007338B2 (ja) | 2004-05-06 | 2007-11-14 | セイコーエプソン株式会社 | 液晶表示装置、及び電子機器 |
-
1991
- 1991-04-05 JP JP7302491A patent/JP3082277B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04307520A (ja) | 1992-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610082A (en) | Method for fabricating thin film transistor using back light exposure | |
| US20080111934A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| US5701166A (en) | Active matrix liquid crystal display having first and second display electrodes capacitively couple to second and first data buses, respectively | |
| US5463483A (en) | Electro-optical device having an anodic oxide film | |
| JP3036513B2 (ja) | 液晶表示装置 | |
| JPH05127195A (ja) | 液晶表示装置 | |
| JPH05249478A (ja) | 液晶表示装置 | |
| JPH07128685A (ja) | 液晶表示装置 | |
| EP1229379A2 (en) | Active matrix liquid crystal display element | |
| JPH05257164A (ja) | アクティブマトリクス基板 | |
| KR19980041737A (ko) | 액정디스플레이장치 및 그 제조방법 | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| JP2556253B2 (ja) | 液晶表示装置 | |
| US5604358A (en) | Device of thin film transistor liquid crystal display | |
| JPH0823640B2 (ja) | 液晶表示装置 | |
| JP3082277B2 (ja) | 液晶表示装置 | |
| JP2001281682A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20090273747A1 (en) | Liquid crystal display and method for manufacturing the same | |
| JP3084981B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| KR100205378B1 (ko) | 액티브 매트릭스 액정표시소자 | |
| JPH08211406A (ja) | アクティブマトリクス表示素子 | |
| US7312111B2 (en) | Liquid crystal display panel | |
| KR100310524B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| JP2639282B2 (ja) | 液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |